KR101420789B1 - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
KR101420789B1
KR101420789B1 KR1020120140197A KR20120140197A KR101420789B1 KR 101420789 B1 KR101420789 B1 KR 101420789B1 KR 1020120140197 A KR1020120140197 A KR 1020120140197A KR 20120140197 A KR20120140197 A KR 20120140197A KR 101420789 B1 KR101420789 B1 KR 101420789B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting portion
semiconductor layer
connection electrode
substrate
Prior art date
Application number
KR1020120140197A
Other languages
Korean (ko)
Other versions
KR20140072555A (en
Inventor
전수근
김태현
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020120140197A priority Critical patent/KR101420789B1/en
Publication of KR20140072555A publication Critical patent/KR20140072555A/en
Application granted granted Critical
Publication of KR101420789B1 publication Critical patent/KR101420789B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

각각이 전자와 정공의 재결합에 의해 빛을 생성하는 활성층, 활성층 아래에 위치하며 제1 도전성을 가지는 제1 반도체층, 및 활성층 위에 위치하며 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층을 포함하는 제1 발광부 및 제2 발광부; 제1 발광부와 제2 발광부가 마주하는 부분에서 제1 발광부와 제2 발광부를 분리하는 분리 통로; 제1 발광부 및 제2 발광부가 성장되는 기판;으로서, 분리 통로 영역이 노출되는 기판; 분리 통로를 가로질러서 제1 발광부와 제2 발광부를 전기적으로 연결하는 연결 전극; 그리고, 제1 발광부 및 제2 발광부에 각각 제2 반도체층 및 활성층의 일부가 제거되어 제1 반도체층이 노출되도록 형성되는, 전기적 연결을 위한 접촉영역;을 포함하며, 제1 발광부 및 제2 발광부 각각의 접촉영역을 제외한 제1 반도체층의 영역은 활성층과 제2 반도체층에 의해 덮여 있는 것을 특징으로 하는 반도체 발광소자에 관한 것이다. A first semiconductor layer positioned below the active layer and having a first conductivity, and a second semiconductor layer disposed on the active layer and having a second conductivity different from the first conductivity, A first light emitting portion and a second light emitting portion; A separating passage for separating the first light emitting portion and the second light emitting portion in a portion where the first light emitting portion and the second light emitting portion meet; A substrate on which a first light emitting portion and a second light emitting portion are grown, the substrate on which the isolation passage region is exposed; A connection electrode electrically connecting the first light emitting portion and the second light emitting portion across the isolation path; And a contact region for electrical connection, wherein the first semiconductor layer and the active layer are partially removed from the first semiconductor layer and the second semiconductor layer, respectively, so that the first semiconductor layer is exposed, And the region of the first semiconductor layer excluding the contact region of each of the second light emitting portions is covered with the active layer and the second semiconductor layer.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}Technical Field [0001] The present invention relates to a semiconductor light emitting device,

본 개시는 전체적으로 반도체 발광소자에 관한 것으로, 특히 광 효율이 향상된 반도체 발광소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates generally to a semiconductor light emitting device, and more particularly to a semiconductor light emitting device having improved light efficiency.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).Herein, the background art relating to the present disclosure is provided, and these are not necessarily meant to be known arts.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면이다. 3족 질화물 반도체 발광소자는 기판(10; 예; 사파이어 기판), 기판(10) 위에 성장되는 버퍼층(20), 버퍼층(20) 위에 성장되는 n형 3족 질화물 반도체층(30), n형 3족 질화물 반도체층(30) 위에 성장되는 활성층(40), 활성층(40) 위에 성장되는 p형 3족 질화물 반도체층(50), p형 3족 질화물 반도체층(50) 위에 형성되는 전류확산 전도막(60), 전류확산 전도막(60) 위에 형성되는 p측 본딩 패드(70), p형 3족 질화물 반도체층(50)과 활성층(40)이 메사 식각되어 노출된 n형 3족 질화물 반도체층(30) 위에 형성되는 n측 본딩 패드(80), 그리고 보호막(90)을 포함한다.1 is a view showing an example of a conventional Group III nitride semiconductor light emitting device. The III-nitride semiconductor light emitting device includes a substrate 10 (e.g., sapphire substrate), a buffer layer 20 grown on the substrate 10, an n-type III-nitride semiconductor layer 30 grown on the buffer layer 20, The active diffusion layer 40 formed on the p-type III nitride semiconductor layer 30 and the p-type III-nitride semiconductor layer 50 grown on the active layer 40, The p-side bonding pad 70 formed on the current spreading film 60, the p-type III-nitride semiconductor layer 50, and the active layer 40 are exposed in an mesa-etching manner to form an n-type III- An n-side bonding pad 80 formed on the substrate 30, and a protective film 90.

버퍼층(20)은 기판(10)과 n형 3족 질화물 반도체층(30) 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 기재되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al(x)Ga(1-x)N (0≤x<1) 버퍼층을 성장시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/154454호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 In(x)Ga(1-x)N (0<x≤1) 층을 성장시키는 기술이 기재되어 있다. 바람직하게는 n형 3족 질화물 반도체층(30)의 성장에 앞서 도핑되지 않는 GaN층이 성장되며, 이는 버퍼층(20)의 일부로 보아도 좋고, n형 3족 질화물 반도체층(30)의 일부로 보아도 좋다.The buffer layer 20 is intended to overcome the difference between the lattice constant and the thermal expansion coefficient between the substrate 10 and the n-type III nitride semiconductor layer 30. In U.S. Patent No. 5,122,845, US Pat. No. 5,290,393 discloses a technique of growing an AlN buffer layer having a thickness of 100 ANGSTROM to 500 ANGSTROM at a temperature of 200 to 900 DEG C, 1-x) N (0 < x < 1) buffer layer is disclosed in US Patent Application Publication No. 2006/154454, and a SiC buffer layer (seed layer) is grown at a temperature of 600 캜 to 990 캜 And growing an In (x) Ga (1-x) N (0 &lt; x? 1) layer thereon. A GaN layer which is not doped is grown before the growth of the n-type III-nitride semiconductor layer 30, which may be regarded as a part of the buffer layer 20 or a part of the n-type III-nitride semiconductor layer 30 .

전류확산 전도막(60)은 p형 3족 질화물 반도체층(50) 전체로 전류가 잘 공급되도록 하기 위해 구비된다. 전류확산 전도막(60)은 p형 3족 질화물 반도체층(50)의 거의 전면에 걸쳐서 형성되며, 예를 들어, ITO, ZnO 또는 Ni 및 Au를 사용하여 투광성 전도막으로 형성되거나, Ag를 사용하여 반사형 전도막으로 형성될 수 있다.The current diffusion conductive film 60 is provided to supply current to the entire p-type III nitride semiconductor layer 50 well. The current diffusion conductive film 60 is formed over substantially the entire surface of the p-type III nitride semiconductor layer 50. For example, ITO, ZnO, or Ni and Au may be used to form the light-transmitting conductive film, or Ag may be used Thereby forming a reflective conductive film.

p측 본딩 패드(70)와 n측 본딩 패드(80)는 전류의 공급과 외부로의 와이어 본딩을 위한 메탈 전극으로서, 예를 들어, 니켈, 금, 은, 크롬, 티타늄, 백금, 팔라듐, 로듐, 이리듐, 알루미늄, 주석, 인듐, 탄탈륨, 구리, 코발트, 철, 루테늄, 지르코늄, 텅스텐, 몰리브덴으로 이루어진 군으로부터 선택된 어느 하나 또는 이들의 조합을 사용하여 형성될 수 있다.The p-side bonding pad 70 and the n-side bonding pad 80 are metal electrodes for supplying a current and for wire bonding to the outside, for example, nickel, gold, silver, chromium, titanium, platinum, , Iridium, aluminum, tin, indium, tantalum, copper, cobalt, iron, ruthenium, zirconium, tungsten, molybdenum or any combination thereof.

보호막(90)은 이산화규소와 같은 물질로 형성되며, 생략될 수도 있다.The protective film 90 is formed of a material such as silicon dioxide and may be omitted.

도 2는 종래의 단일 기판과 직렬연결된 복수의 발광부를 포함하는 반도체 발광소자의 일 예를 나타내는 도면이다. 2 is a view showing an example of a semiconductor light emitting device including a plurality of light emitting portions connected in series with a conventional single substrate.

여러 가지 장점 때문에, 도 2에 도시된 것과 같이, 단일 기판 위에 복수의 발광부(A, B)가 직렬로 연결된 반도체 발광소자가 사용된다. 예를 들어, 단일 기판 위에 복수의 발광부(A, B)를 직렬연결하면 외부 회로와의 연결을 위한 와이어의 개수가 감소하며, 따라서 와이어로 인한 광흡수 손실이 감소된다. 또한, 직렬연결된 발광부(A, B) 전체의 동작전압이 상승하기 때문에 전원 공급 회로가 보다 단순화될 수 있다. 더불어, 개별적인 반도체 발광소자를 직렬로 연결하는 것과 비교했을 때, 점유하는 면적이 작아 설치 밀도를 향상시킬 수 있고, 따라서 반도체 발광소자를 포함하는 조명 장치 등을 구성할 때 소형화가 가능하다. Due to various advantages, as shown in Fig. 2, a semiconductor light emitting element in which a plurality of light emitting portions A and B are connected in series on a single substrate is used. For example, when a plurality of light emitting portions A and B are connected in series on a single substrate, the number of wires for connection with an external circuit is reduced, thereby reducing the light absorption loss due to the wires. In addition, since the operating voltage of the entire light emitting units A and B connected in series increases, the power supply circuit can be further simplified. In addition, as compared with the case where the individual semiconductor light emitting devices are connected in series, the occupied area is small and the mounting density can be improved. Therefore, miniaturization is possible when a lighting device or the like including the semiconductor light emitting device is constructed.

종래의 복수의 발광부를 포함하는 반도체 발광소자는, 도 2에 도시된 것과 같이, 예를 들어, 기판(10) 위에 성장되는 n형 3족 질화물 반도체층(30), n형 3족 질화물 반도체층(30) 위에 성장되는 활성층(40) 및 활성층(40) 위에 성장되는 p형 3족 질화물 반도체층(50)을 포함하는, 복수의 반도체층을 기판(10)이 노출될 때까지 식각하는 방식으로 수행되어, 전기적 절연과 형상적 분리를 달성하는 분리(isolation) 공정을 통해 형성될 수 있다. 분리된 복수의 발광부(A, B)는 이웃한 2개의 발광부(A, B) 중 하나의 p측 전극(70)과 다른 하나의 n측 전극(80)을 연결하는 형태로 증착되는 연결 전극(75)을 통해 직렬로 연결될 수 있다. 2, the conventional semiconductor light emitting device includes a plurality of n-type III-nitride semiconductor layers 30 grown on a substrate 10, an n-type III-nitride semiconductor layer 30, A plurality of semiconductor layers including an active layer 40 grown on the substrate 30 and a p-type III-nitride semiconductor layer 50 grown on the active layer 40 are etched until the substrate 10 is exposed And may be formed through an isolation process to achieve electrical isolation and shape separation. The plurality of separated light emitting portions A and B are connected to each other in such a manner as to connect one p-side electrode 70 and one n-side electrode 80 of two neighboring light emitting portions A and B, And may be connected in series through the electrode 75.

분리 공정 도중에 발광부(A)와 발광부(B) 사이의 영역(15)뿐만 아니라, 복수의 발광부(A,B) 둘레의 영역(17) 또한 식각되어 기판(10)이 노출된다. 이는 기판(10) 위에서 복수의 발광부(A,B)에 의해 덮여 있는 면적이 감소한다는 것을 의미하며, 결과적으로 빛을 발생시키는 활성층(40)의 면적이 감소하여 휘도가 감소하는 문제가 있다. Not only the region 15 between the light emitting portion A and the light emitting portion B but also the region 17 around the plurality of light emitting portions A and B is also etched to expose the substrate 10 during the separation process. This means that the area covered by the plurality of light emitting portions A and B on the substrate 10 is reduced. As a result, there is a problem that the area of the active layer 40 that generates light decreases and the brightness decreases.

또한, 복수의 발광부(A,B)는 각각 p형 3족 질화물 반도체층(50) 및 활성층(40)의 일부를 제거하여 노출시킨 n형 3족 질화물 반도체층(30) 위의 n-접촉영역(35)을 구비한다. 그러나, n-접촉영역(35)을 형성하기 위한 식각 공정 도중에, n측 전극(80)을 놓기 위한 n-접촉영역(35) 뿐만 아니라 복수의 발광부(A,B) 둘레를 따라 p형 3족 질화물 반도체층(50) 및 활성층(40)이 또한 제거되어, n형 3족 질화물 반도체층(30)의 가장자리 영역(37)이 또한 노출된다. 이는 빛이 발생하는 활성층(40)의 면적을 감소시키며, 따라서 휘도가 감소하는 문제가 있다.The plurality of light-emitting portions A and B are formed on the n-type III-nitride semiconductor layer 30 exposed by removing the p-type III-nitride semiconductor layer 50 and a part of the active layer 40, respectively, And a region 35. [ However, during the etching process for forming the n-contact region 35, the n-contact region 35 for placing the n-side electrode 80 as well as the p-type 3 The nitride semiconductor layer 50 and the active layer 40 are also removed and the edge region 37 of the n-type III nitride semiconductor layer 30 is also exposed. This reduces the area of the active layer 40 in which light is generated, and thus the luminance is reduced.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).SUMMARY OF THE INVENTION Herein, a general summary of the present disclosure is provided, which should not be construed as limiting the scope of the present disclosure. of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 각각이 전자와 정공의 재결합에 의해 빛을 생성하는 활성층, 활성층 아래에 위치하며 제1 도전성을 가지는 제1 반도체층, 및 활성층 위에 위치하며 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층을 포함하는 제1 발광부 및 제2 발광부; 제1 발광부와 제2 발광부가 마주하는 부분에서 제1 발광부와 제2 발광부를 분리하는 분리 통로; 제1 발광부 및 제2 발광부가 성장되는 기판;으로서, 분리 통로 영역이 노출되는 기판; 분리 통로를 가로질러서 제1 발광부와 제2 발광부를 전기적으로 연결하는 연결 전극; 그리고 제1 발광부 및 제2 발광부에 각각 제2 반도체층 및 활성층의 일부가 제거되어 제1 반도체층이 노출되도록 형성되는, 전기적 연결을 위한 접촉영역;을 포함하며, 제1 발광부 및 제2 발광부 각각의 접촉영역을 제외한 제1 반도체층의 영역은 활성층과 제2 반도체층에 의해 덮여 있는 것을 특징으로 하는 반도체 발광소자가 제공된다. According to one aspect of the present disclosure, there is provided a semiconductor light emitting device comprising: an active layer each of which generates light by recombination of electrons and holes; a first semiconductor layer located below the active layer and having a first conductivity; A first light emitting portion and a second light emitting portion including a second semiconductor layer located on the active layer and having a second conductivity different from the first conductivity; A separating passage for separating the first light emitting portion and the second light emitting portion in a portion where the first light emitting portion and the second light emitting portion meet; A substrate on which a first light emitting portion and a second light emitting portion are grown, the substrate on which the isolation passage region is exposed; A connection electrode electrically connecting the first light emitting portion and the second light emitting portion across the isolation path; And a contact region for electrical connection, wherein the first semiconductor layer and the active layer are partially removed from the first semiconductor layer and the second semiconductor layer to expose the first semiconductor layer, And the region of the first semiconductor layer excluding the contact region of each of the two light emitting portions is covered with the active layer and the second semiconductor layer.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 종래의 단일 기판과 직렬연결된 복수의 발광부를 포함하는 반도체 발광소자의 일 예를 나타내는 도면,
도 3은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면,
도 4는 도 3에 도시된 반도체 발광소자를 A-A 선을 따라 절단한 단면을 나타내는 도면,
도 5는 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면,
도 6은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 7은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 8은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 9는 도 8에 도시된 반도체 발광소자를 B-B 선을 따라 절단한 단면을 나타내는 도면,
도 10은 도 8에 도시된 반도체 발광소자를 C-C 선을 따라 절단한 단면을 나타내는 도면,
도 11은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면이다.FIG. 1 is a view showing an example of a conventional Group III nitride semiconductor light emitting device,
2 is a view showing an example of a semiconductor light emitting device including a plurality of light emitting portions connected in series with a conventional single substrate,
3 is a view showing an example of a semiconductor light emitting device according to the present disclosure,
FIG. 4 is a cross-sectional view of the semiconductor light emitting device shown in FIG. 3 taken along line AA,
5 is a view showing another example of the semiconductor light emitting device according to the present disclosure,
6 is a view showing still another example of the semiconductor light emitting device according to the present disclosure,
7 is a view showing still another example of the semiconductor light emitting device according to the present disclosure,
8 is a view showing still another example of the semiconductor light emitting device according to the present disclosure,
FIG. 9 is a cross-sectional view of the semiconductor light emitting device shown in FIG. 8 taken along the line BB,
10 is a cross-sectional view of the semiconductor light emitting device shown in FIG. 8 taken along the line CC;
11 is a view showing still another example of the semiconductor light emitting device according to the present disclosure.

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).The present disclosure will now be described in detail with reference to the accompanying drawings.

도 3은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면이다. 도 4는 도 3에 도시된 반도체 발광소자를 A-A 선을 따라 절단한 단면을 나타내는 도면이다.3 is a view showing an example of a semiconductor light emitting device according to the present disclosure. 4 is a cross-sectional view taken along line A-A of the semiconductor light emitting device shown in Fig.

반도체 발광소자(100)는 기판(110), 제1 발광부(103), 제2 발광부(105), 제1 발광부(103)와 제2 발광부(105)를 분리하는 분리 통로(101) 및 분리 통로(101)를 가로질러 제1 발광부(103)와 제2 발광부(105)를 연결하는 연결 전극(102)을 포함한다. 제1 발광부(103) 및 제2 발광부(105)는 각각 복수의 반도체층을 포함한다. 복수의 반도체층은 버퍼층(120), 제1 반도체층(130), 활성층(140) 및 제2 반도체층(150)을 포함한다.The semiconductor light emitting device 100 includes a substrate 110, a first light emitting portion 103, a second light emitting portion 105, a separation passage 101 for separating the first light emitting portion 103 and the second light emitting portion 105 And a connection electrode 102 connecting the first light emitting portion 103 and the second light emitting portion 105 across the separation passage 101. The first light emitting portion 103 and the second light emitting portion 105 each include a plurality of semiconductor layers. The plurality of semiconductor layers includes a buffer layer 120, a first semiconductor layer 130, an active layer 140, and a second semiconductor layer 150.

기판(110) 위에 버퍼층(120), 제1 반도체층(130), 활성층(140) 및 제2 반도체층(150)을 포함하는 복수의 반도체층이 형성된다. 기판(110) 위에 에피성장되는 반도체층들은 주로 유기금속기상성장법(MOCVD)에 의해 성장되며, 필요에 따라서 각 층들은 다시 세부 층들을 포함할 수 있다.A plurality of semiconductor layers including a buffer layer 120, a first semiconductor layer 130, an active layer 140, and a second semiconductor layer 150 are formed on a substrate 110. The semiconductor layers which are epitaxially grown on the substrate 110 are mainly grown by metal organic chemical vapor deposition (MOCVD), and each layer may again include sub-layers as required.

이후, 전기적 절연을 위한 분리(isolation) 공정에서, 제1 발광부(103)와 제2 발광부(105)를 제외한 영역의 복수의 반도체층이 제거되어 제1 발광부(103) 및 제2 발광부(105)가 분리 통로(101)를 사이에 두고 기판(110) 위에서 떨어져 형성된다. 복수의 반도체층을 제거하는 방법으로 건식식각 방법, 예를 들어 ICP(Inductively Coupled Plasma)이 사용될 수 있다. Thereafter, in an isolation process for electrical insulation, a plurality of semiconductor layers in regions excluding the first light emitting portion 103 and the second light emitting portion 105 are removed to form the first light emitting portion 103 and the second light emitting portion A portion 105 is formed on the substrate 110 with the separation passage 101 therebetween. As a method of removing a plurality of semiconductor layers, a dry etching method, for example, ICP (Inductively Coupled Plasma), may be used.

이하에서는 버퍼층(120), 제1 반도체층(130), 제2 반도체층(150) 및 활성층(140)이 III-V족 화합물 반도체로 형성된 경우로서, Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)으로 표현되는 3족 질화물 반도체로 형성된 경우를 예로 하여 설명한다.Hereinafter, the case where the buffer layer 120, the first semiconductor layer 130, the second semiconductor layer 150, and the active layer 140 are formed of a III-V compound semiconductor and Al (x) Ga (y) -xy) N (0? x? 1, 0? y? 1, 0? x + y? 1).

제1 반도체층(130)은 제1 도전성을 가지며, 제2 반도체층(150)은 제1 도전성과 다른 제2 도전성을 갖도록 구비된다. 본 예에서는, 예를 들어, 제1 반도체층(130)은 n형 질화물 반도체층(130; 예를 들어, n형 GaN층)으로, 제2 반도체층(150)은 p형 질화물 반도체층(150; 예를 들어, p형 GaN층)으로 사용한다.The first semiconductor layer 130 has a first conductivity and the second semiconductor layer 150 has a second conductivity different from the first conductivity. In this example, for example, the first semiconductor layer 130 is an n-type nitride semiconductor layer 130 (for example, an n-type GaN layer) and the second semiconductor layer 150 is a p- ; For example, a p-type GaN layer).

기판(110)은 동종기판으로 GaN계 기판, 이종 기판으로 사파이어 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 3족 질화물 반도체층이 성장될 수 있는 기판이라면 어떠한 형태이어도 좋다.As the substrate 110, a GaN-based substrate, a sapphire substrate, a SiC substrate, a Si substrate, or the like is used as the different type substrate, but any substrate may be used as long as it is a substrate on which a group III nitride semiconductor layer can be grown.

버퍼층(120)은 기판(110)과 3족 질화물 반도체 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이다. 버퍼층(120)은, 예를 들어, 상기 III-V족 화합물 반도체로 이루어지며, 저온 버퍼층 및 저온 버퍼층 위에 형성된 un-GaN층을 포함한다. The buffer layer 120 is intended to overcome the difference in lattice constant and thermal expansion coefficient between the substrate 110 and the Group III nitride semiconductor. The buffer layer 120 is made of, for example, the III-V group compound semiconductor and includes a low-temperature buffer layer and an un-GaN layer formed on the low-temperature buffer layer.

계속해서, 제1 발광부(103) 및 제2 발광부(105) 각각의 p형 질화물 반도체층(150) 및 활성층(140)의 일부가 메사 식각되어 n형 질화물 반도체층(130)이 노출되도록 형성되는 전기적 연결을 위한 접촉영역(132, 134), 즉 n-접촉영역(132,134)이 형성된다. 좀 더 상세히 설명하면, 메사 식각 공정에서 n측 전극을 놓기 위한 n-접촉영역(132, 134)이 형성되며, n형 질화물 반도체층(130)은 n-접촉영역(132, 134)에서만 노출되고, n-접촉영역(132, 134)을 제외한 n형 질화물 반도체층(130)의 영역은 모두 활성층(140)과 p형 질화물 반도체층(150)에 의해 덮여 있게 된다. 이와 같이, n-접촉영역(132, 134)을 제외한 n형 질화물 반도체층(130) 위의 모든 영역이 활성층(140)과 p형 질화물 반도체층(150)에 의해 덮이게 된다는 것은, n-접촉영역(132, 134)을 형성하기 위한 메사 식각 공정에서 활성층(140)의 면적 감소가 최소화된다는 것을 의미하며, 따라서 광추출 효율이 향상되는 효과를 얻을 수 있다.Subsequently, a part of the p-type nitride semiconductor layer 150 and the active layer 140 of the first light emitting portion 103 and the second light emitting portion 105 are mesa-etched to expose the n-type nitride semiconductor layer 130 Contact regions 132 and 134, i.e., n-contact regions 132 and 134, are formed for electrical connection to be formed. More specifically, in the mesa etching process, n-contact regions 132 and 134 for placing n-side electrodes are formed, and the n-type nitride semiconductor layer 130 is exposed only in the n- contact regions 132 and 134 and the n-type nitride semiconductor layer 130 except for the n-contact regions 132 and 134 are all covered by the active layer 140 and the p-type nitride semiconductor layer 150. The fact that all the regions on the n-type nitride semiconductor layer 130 except the n-contact regions 132 and 134 are covered by the active layer 140 and the p-type nitride semiconductor layer 150 as described above means that the n- The decrease in the area of the active layer 140 in the mesa etching process for forming the regions 132 and 134 is minimized, and thus the effect of improving the light extraction efficiency can be obtained.

이어서, 스퍼터링(Sputtering)법, 전자빔 증작법(E-beam Evaporation), 열증착법(Thermal Evaporation) 등을 이용하여, 제1 발광부(103) 및 제2 발광부(105)의 p형 질화물 반도체층(150) 위에 전류확산 전도막(160)이 형성된다. 이와 다르게, 전류확산 전도막(160)을 형성한 후에 전술된 메사 식각 공정을 할 수도 있다. 전류확산 전도막(160)은 p형 질화물 반도체층(150)의 전체적인 전류밀도 균일성을 향상시켜 면발광이 되도록 한다. 전류확산 전도막(160)은 주로 ITO, ZnO 또는 Ni/Au로 형성된다.Subsequently, the p-type nitride semiconductor layer 103 of the first light emitting portion 103 and the second light emitting portion 105 is etched by using a sputtering method, an E-beam evaporation method, a thermal evaporation method, A current diffusion conductive film 160 is formed on the gate electrode 150. Alternatively, the above-described mesa etching process may be performed after the current diffusion conductive film 160 is formed. The current diffusion conductive film 160 improves the uniformity of the current density of the p-type nitride semiconductor layer 150 as a whole so as to emit light. The current diffusion conductive film 160 is mainly formed of ITO, ZnO, or Ni / Au.

이후, 분리 통로(101)에 인접한 제2 발광부(105)의 측면에 SiO2, SiN2, SiNOx 등을 사용하여 절연체(190)가 형성된다. 절연체(190)는 분리 통로(101) 영역의 기판(110) 및 제1 발광부(103)의 측면까지 연장되어 형성되어도 무방하다. Thereafter, the insulator 190 is formed on the side surface of the second light emitting portion 105 adjacent to the isolation passage 101 by using SiO 2 , SiN 2 , SiNO x, or the like. The insulator 190 may extend to the side of the substrate 110 and the first light emitting portion 103 in the region of the isolation passage 101.

다음, 스퍼터링(Sputtering)법, 전자빔 증작법(Ebeam Evaporation), 열증착법(Thermal Evaporation) 등의 방법을 이용하여 전극이 형성된다.Next, an electrode is formed by a method such as a sputtering method, an electron beam evaporation method (Ebeam evaporation), or a thermal evaporation method.

n측 가지 전극(183)이 제1 발광부(103)의 n-접촉영역(132) 위에서 분리 통로(101) 측의 제1 발광부(103)의 측면 인근에서 뻗도록 형성되고, n측 패드 전극(180) 및 n측 가지 전극(185)이 제2 발광부(105)의 n-접촉영역(134)에 형성된다. p측 패드 전극(170) 및 p측 가지 전극(173)이 제1 발광부(103)의 전류확산 전도막(160) 위에 형성되고, p측 가지 전극(175)이 제2 발광부(105)의 전류확산 전도막(160) 위에서 분리 통로(101) 측의 제2 발광부(105)의 측면 인근에서 뻗도록 형성된다. 가지 전극 및 패드 전극의 형상 및 위치는 반도체 발광소자의 사이즈, 형상 등에 따라 변경되거나 삭제될 수 있다. the n side branch electrodes 183 are formed to extend from the n-contact region 132 of the first light emitting portion 103 near the side of the first light emitting portion 103 on the side of the separation passage 101, The electrode 180 and the n-side branch electrode 185 are formed in the n-contact region 134 of the second light emitting portion 105. the p side electrode 170 and the p side branch electrode 173 are formed on the current diffusion conductive film 160 of the first light emitting portion 103 and the p side branch electrode 175 is formed on the second light emitting portion 105, Emitting portion 105 on the side of the isolation passage 101 on the current diffusion conductive film 160 of the first light emitting portion 105. [ The shape and position of the branch electrode and the pad electrode may be changed or deleted depending on the size, shape, etc. of the semiconductor light emitting device.

연결 전극(102)은 상기 전극들이 형성되는 공정에서 함께 형성된다. 연결 전극(102)은 제1 발광부(103)의 n형 질화물 반도체층(130)과 제2 발광부(105)의 p형 질화물 반도체층(150)을 전기적으로 연결한다. 따라서 제1 발광부(103)와 제2 발광부(105)는 연결 전극(102)에 의해 전기적으로 직렬연결된다. 연결 전극(102)은 제1 발광부(103)의 n-접촉영역(132)에서 n측 가지 전극(183)과 전기적으로 연결된다. 연결 전극(102)는 절연체(190) 위에서, 제1 발광부(103)의 측면, 분리 통로(101) 영역의 기판(110) 및 제1 발광부(105)의 측면을 따라, 제2 발광부(105)의 전류확산 전도막(160) 위로 연장되어 p측 가지 전극(175)과 전기적으로 연결된다.The connection electrodes 102 are formed together in the process of forming the electrodes. The connection electrode 102 electrically connects the n-type nitride semiconductor layer 130 of the first light emitting portion 103 and the p-type nitride semiconductor layer 150 of the second light emitting portion 105. Therefore, the first light emitting portion 103 and the second light emitting portion 105 are electrically connected in series by the connection electrode 102. The connection electrode 102 is electrically connected to the n-side branch electrode 183 in the n-contact region 132 of the first light emitting portion 103. The connection electrode 102 is formed on the insulator 190 along the side surface of the first light emitting portion 103 and the side surface of the substrate 110 and the first light emitting portion 105 in the region of the isolation passage 101, Extends over the current diffusion conductive film 160 of the p-side branch electrode 105 and is electrically connected to the p-side branch electrode 175.

도 5는 본 개시에 따른 반도체 발광소자의 다른 일 예를 나타내는 도면이다.5 is a view showing another example of the semiconductor light emitting device according to the present disclosure.

반도체 발광소자(200)는 제1 발광부(203) 및 제2 발광부(205) 각각에 구비되는 접촉영역(232, 234)의 가장자리 부분(242,244)이 막혀있다는 것을 제외하고는, 도 3 및 도 4에서 설명된 반도체 발광소자(100)와 유사하다. 따라서 중복된 설명은 생략한다. The semiconductor light emitting device 200 is similar to the semiconductor light emitting device 200 except that the edge portions 242 and 244 of the contact regions 232 and 234 provided in the first light emitting portion 203 and the second light emitting portion 205 are closed, Is similar to the semiconductor light emitting device 100 described in Fig. Therefore, redundant description is omitted.

구체적으로, 제1 발광부(203)의 접촉영역(232) 및 제2 발광부(205)의 접촉영역(234)은 가장자리 부분(242,244)이 활성층 및 제2 반도체층에 의해 막혀 있도록 형성된다. 다만, 제1 발광부(203)의 접촉영역(232)은 가장자리 부분(242) 중 연결 전극이 지나가는 부분(243)만 개방되도록 형성된다. 이와 같이 가장자리 부분(242,244)이 막혀 있는 형태의 접촉영역(232,234)은 접촉영역 형성을 위한 메사 식각 공정에서 접촉 영역 가장자리 부분(242,244)에 식각되지 않고 활성층과 제2 반도체층으로 덮인 상태로 남는 부분이 있도록 함으로써 가능하게 된다. 이로 인해, 활성층의 면적 감소가 더욱 최소화될 수 있고, 광추출 효율이 더욱 향상되는 효과를 얻을 수 있다. Specifically, the contact region 232 of the first light emitting portion 203 and the contact region 234 of the second light emitting portion 205 are formed such that the edge portions 242 and 244 are closed by the active layer and the second semiconductor layer. However, the contact region 232 of the first light emitting portion 203 is formed such that only the portion 243 of the edge portion 242 through which the connection electrode passes is opened. The contact regions 232 and 234 in which the edge portions 242 and 244 are closed are not etched in the contact region edge portions 242 and 244 in the mesa etching process for forming the contact region, . As a result, the reduction of the area of the active layer can be further minimized, and the effect of further improving the light extraction efficiency can be obtained.

도 6은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면이다. 6 is a view showing another example of the semiconductor light emitting device according to the present disclosure.

반도체 발광소자(300)는 제1 발광부(303) 및 제2 발광부(305)에 더하여 제3 발광부(307)를 포함하는 것을 제외하고는 도 3 및 도 4에서 설명된 반도체 발광소자(100)와 유사하다. 따라서 중복된 설명은 생략한다. 3 and 4 except that the semiconductor light emitting device 300 includes the third light emitting portion 307 in addition to the first light emitting portion 303 and the second light emitting portion 305. [ 100). Therefore, redundant description is omitted.

제3 발광부(307)가 구비됨에 따라, 제1 발광부(303)와 제3 발광부(307)를 연결하기 위한 연결전극(302) 및 제2 발광부(305)와 제3 발광부(307)를 연결하기 위한 연결전극(302)이 구비된다. 별도로 도시하지는 않지만, 동일한 방식으로 더 많은 수의 발광부를 구비한 반도체 발광소자를 구성하는 것도 가능하다. The third light emitting unit 307 may include a connection electrode 302 for connecting the first light emitting unit 303 and the third light emitting unit 307 and a second light emitting unit 305 and a third light emitting unit 307 are connected to each other. Although not separately shown, it is also possible to construct a semiconductor light emitting element having a larger number of light emitting portions in the same manner.

도 7은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면이다. 7 is a view showing another example of the semiconductor light emitting device according to the present disclosure.

반도체 발광소자(400)는 분리 통로(401) 영역을 제외한 기판(410) 위의 모든 영역이 제1 발광부(403)와 제2 발광부(403)에 의해 덮여 있는 것을 제외하고는 도 3 및 도 4에서 설명된 반도체 발광소자(100)와 유사하다. 따라서 중복된 설명은 생략한다.3 and 4, except that all the regions on the substrate 410 except for the region of the isolation passage 401 are covered with the first light emitting portion 403 and the second light emitting portion 403, Is similar to the semiconductor light emitting device 100 described in Fig. Therefore, redundant description is omitted.

분리 공정에서, 제1 발광부(403)와 제2 발광부(105)가 마주하는 부분에 제1 발광부(403)와 제2 발광부(405)를 분리하는 분리 통로(401)가 형성되며, 기판(410)은 분리 통로(401) 영역에서만 노출되고 분리 통로(401)를 제외한 영역은 모두 제1 발광부(403) 및 제2 발광부(405)에 의해 덮여 있도록 형성된다. 이와 같이, 분리 통로(401) 영역을 제외한 기판(410) 위의 모든 영역이 제1 발광부(403) 및 제2 발광부(405)에 의해 덮이게 된다는 것은, 각 발광부(403,405)의 상대적인 면적 증가와 더불어 포함되는 활성층(40)의 면적이 증가한다는 것을 의미하며, 따라서 광추출 효율이 향상되는 효과를 얻을 수 있다. A separation passage 401 for separating the first light emitting portion 403 and the second light emitting portion 405 is formed at a portion where the first light emitting portion 403 and the second light emitting portion 105 face each other The substrate 410 is exposed only in the region of the separation passage 401 and the regions other than the separation passage 401 are all covered by the first light emitting portion 403 and the second light emitting portion 405. The fact that all the regions on the substrate 410 excluding the separation passage 401 are covered by the first light emitting portion 403 and the second light emitting portion 405 means that the relative positions of the light emitting portions 403 and 405 It means that the area of the active layer 40 included is increased along with the increase of the area, and thus the effect of improving the light extraction efficiency can be obtained.

도 8은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면, 도 9는 도 8에 도시된 반도체 발광소자를 B-B 선을 따라 절단한 단면을 나타내는 도면, 도 10은 도 8에 도시된 반도체 발광소자를 C-C 선을 따라 절단한 단면을 나타내는 도면이다.8 is a cross-sectional view of the semiconductor light emitting device taken along the line BB in FIG. 8, and FIG. 10 is a cross-sectional view of the semiconductor light emitting device shown in FIG. Sectional view taken along the CC line of the light emitting element.

반도체 발광소자(500)는 추가의 식각 공정에 의해, 분리 통로(501)를 사이에 두고 서로 대향하는 제1 발광부(503)의 측면 및 제2 발광부(505)의 측면에서, 연결 전극(502)에 의해 덮인 측면 부분이 기판(510)의 상면과 이루는 제1 사잇각(593)이 연결 전극(502)에 의해 덮이지 않은 측면 부분이 기판(510)의 상면과 이루는 제2 사잇각(595)보다 더 크게 형성되는 것을 제외하고는, 도 3 및 도 4에서 설명된 반도체 발광소자와 유사하다. 따라서 중복된 설명은 생략한다.The semiconductor light emitting element 500 is formed on the side surface of the first light emitting portion 503 and the side surface of the second light emitting portion 505 opposite to each other with the separation passage 501 therebetween by a further etching process, A first angle of inclination 593 formed by a side surface portion covered by the connection electrode 502 and a top surface of the substrate 510 is greater than a second angle 595 formed by the side surface portion of the substrate 510, 3 and 4, except that the semiconductor light emitting device is formed larger than the semiconductor light emitting device shown in Figs. Therefore, redundant description is omitted.

반도체 발광소자(500)에서, n-접촉영역(532,534)을 형성하기 위한 식각 공정 이후에 수행되는 추가의 식각 공정에 의해, 서로 대향하는 제1 발광부(503)의 측면 및 제2 발광부(505)의 측면에 연결 전극(502)이 위치하는 측면 부분이 형성된다. 연결 전극(502)이 위치하는 제1 발광부(503)의 측면 부분은 연결 전극(502)과 마주하는 제1 면(504)을 포함하고, 연결 전극(502)이 위치하는 제2 발광부(505)의 측면 부분은 연결 전극(502)과 마주하는 제2 면(506)을 포함한다.The side surface of the first light emitting portion 503 and the side surface of the second light emitting portion 503 facing each other are formed by the additional etching process performed after the etching process for forming the n- contact regions 532 and 534 in the semiconductor light emitting device 500 505 are formed on the side surfaces of the connection electrodes 502. The side portion of the first light emitting portion 503 where the connection electrode 502 is located includes the first surface 504 facing the connection electrode 502 and the second light emitting portion 505 includes a second side 506 that faces the connecting electrode 502. [

예를 들어, 건식 식각 공정에 의해 제1 발광부(503)의 n-접촉영역(532)의 n형 질화물 반도체층(530)의 가장자리 일부 및 버퍼층(520)의 일부가 식각되어 제1 면(504)이 형성된다. A part of the edge of the n-type nitride semiconductor layer 530 in the n-contact region 532 of the first light emitting portion 503 and a portion of the buffer layer 520 are etched by the dry etching process, 504 are formed.

분리 통로(501) 영역의 노출된 기판(510)의 상면과 제1 면(504)은 제1 사잇각(593)을 이루며, 제1 사잇각(593)은 둔각으로 형성됨으로써 연결 전극(502)이 완만한 단차로 형성된다.The first face 504 and the upper surface of the exposed substrate 510 in the region of the isolation passage 501 form a first angle of inclination 593 and the first angle of inclination 593 is formed at an obtuse angle, And is formed by a step.

제2 발광부(505)의 측면에 형성되는 제2 면(506)은 적어도 n형 질화물 반도체층(530)에 형성되는 것이 바람직하며, 도 9에 도시된 예에서는 p형 질화물 반도체층(550), 활성층(540) 및 n형 질화물 반도체층(530) 및 버퍼층(520)에 형성된다. 제2 면(506) 역시 기판(510)의 상면과 제1 사잇각(593)을 이루도록 형성됨으로써 연결 전극(502)이 완만한 단차로 형성된다.The second surface 506 formed on the side surface of the second light emitting portion 505 is preferably formed on at least the n-type nitride semiconductor layer 530. In the example shown in FIG. 9, the p- The active layer 540, the n-type nitride semiconductor layer 530, and the buffer layer 520. [ The second surface 506 is also formed to have a first angle of inclination 593 with the upper surface of the substrate 510 so that the connection electrode 502 is formed in a gentle step.

추가의 식각 공정에 이어서, 스퍼터링(Sputtering)법, 전자빔 증작법(E-beam Evaporation), 열증착법(Thermal Evaporation) 등을 이용하여, 제1 발광부(503) 및 제2 발광부(505)의 p형 질화물 반도체층(550) 위에 전류확산 전도막(560)이 형성된다. 이와 다르게, 전류확산 전도막(560)을 형성한 후에 전술된 메사 식각 공정을 할 수도 있다. 전류확산 전도막(560)은 p형 질화물 반도체층(550)의 전체적인 전류밀도 균일성을 향상시켜 면발광이 되도록 한다. 전류확산 전도막(560)은 주로 ITO, ZnO 또는 Ni/Au로 형성된다.Subsequent to the additional etching process, the first light emitting portion 503 and the second light emitting portion 505 are formed by a sputtering method, an E-beam evaporation method, a thermal evaporation method, A current diffusion conductive film 560 is formed on the p-type nitride semiconductor layer 550. Alternatively, after the current diffusion conductive film 560 is formed, the aforementioned mesa etching process may be performed. The current diffusion conductive film 560 improves the uniformity of the current density of the p-type nitride semiconductor layer 550 as a whole, thereby causing the surface light emission. The current diffusion conductive film 560 is mainly formed of ITO, ZnO, or Ni / Au.

이후, 제2 발광부(505)의 제2 면(506)에 SiO2, SiN2, SiNOx, 폴리이미드 등을 사용하여 절연체(590)가 형성된다. 절연체(590)는 기판(510) 및 제1 발광부(503)의 제1 면(504)까지 연장되어 형성되어도 무방하다. An insulator 590 is formed on the second surface 506 of the second light emitting portion 505 by using SiO 2 , SiN 2 , SiNO x , polyimide, or the like. The insulator 590 may extend to the substrate 510 and the first surface 504 of the first light emitting portion 503.

다음, 스퍼터링(Sputtering)법, 전자빔 증작법(Ebeam Evaporation), 열증착법(Thermal Evaporation) 등의 방법을 이용하여 전극이 형성된다.Next, an electrode is formed by a method such as a sputtering method, an electron beam evaporation method (Ebeam evaporation), or a thermal evaporation method.

n측 가지 전극(583)이 제1 발광부(503)의 n-접촉영역(532)에서 제1 면(504)의 인근에서 뻗도록 형성되고, n측 패드 전극(580) 및 n측 가지 전극(585)이 제2 발광부(505)의 n-접촉영역(534)에 형성된다. p측 패드 전극(570) 및 p측 가지 전극(573)이 제1 발광부(503)의 전류확산 전도막(560) 위에 형성되고, p측 가지 전극(575)이 제2 발광부(505)의 전류확산 전도막(560) 위에서 제2 면(506)의 인근에서 뻗도록 형성된다. 가지 전극 및 패드 전극의 형상 및 위치는 반도체 발광소자의 사이즈, 형상 등에 따라 변경되거나 삭제될 수 있다. the n side branch electrode 583 is formed to extend in the vicinity of the first side 504 in the n-contact region 532 of the first light emitting portion 503 and the n side pad electrode 580 and the n- Contact region 534 of the second light emitting portion 505 is formed. the p side electrode 570 and the p side branch electrode 573 are formed on the current diffusion conductive film 560 of the first light emitting portion 503 and the p side branch electrode 575 is formed on the second light emitting portion 505, Is formed to extend near the second surface 506 above the current diffusion conductive film 560 of FIG. The shape and position of the branch electrode and the pad electrode may be changed or deleted depending on the size, shape, etc. of the semiconductor light emitting device.

연결 전극(502)은 상기 전극들이 형성되는 공정에서 함께 형성된다. 연결 전극(502)은 제1 발광부(503)의 n형 질화물 반도체층(530)과 제2 발광부(505)의 p형 질화물 반도체층(550)을 전기적으로 연결한다. 따라서 제1 발광부(503)와 제2 발광부(505)는 연결 전극(502)에 의해 전기적으로 직렬연결된다. 연결 전극(502)은 제1 발광부(503)의 n-접촉영역(532)에서 n측 가지 전극(583)과 전기적으로 연결된다. 연결 전극(502)는 절연체(590) 위에서 제1 면(504), 기판(510) 및 제2 면(506)을 따라 제2 발광부(505)의 전류확산 전도막(560) 위로 연장되어 p측 가지 전극(575)과 전기적으로 연결된다.The connection electrodes 502 are formed together in the process of forming the electrodes. The connection electrode 502 electrically connects the n-type nitride semiconductor layer 530 of the first light emitting portion 503 and the p-type nitride semiconductor layer 550 of the second light emitting portion 505. Accordingly, the first light emitting portion 503 and the second light emitting portion 505 are electrically connected in series by the connection electrode 502. The connection electrode 502 is electrically connected to the n-side branch electrode 583 in the n-contact region 532 of the first light emitting portion 503. [ The connection electrode 502 extends over the current spreading conductive film 560 of the second light emitting portion 505 along the first surface 504, the substrate 510 and the second surface 506 on the insulator 590 to form p And is electrically connected to the lateral branch electrode 575.

도 9에 도시된 것과 같이, 연결 전극(502)은 기판(510)의 상면과 제1 사잇각(593)을 이루는 제1 면(504) 및 제2 면(506)을 따라 형성되므로 경사가 완만한 단차로 형성된다. 따라서 연결 전극(502)의 형성이 용이하고, 연결 전극(502)의 단락 등의 불량이 감소하여 전기적 연결의 신뢰성이 향상된다.9, since the connection electrode 502 is formed along the first surface 504 and the second surface 506 forming the first angle of inclination 593 with the upper surface of the substrate 510, Are formed in steps. Therefore, the connection electrode 502 can be easily formed, and defects such as short-circuiting of the connection electrode 502 can be reduced, thereby improving the reliability of the electrical connection.

본 개시는 서로 대향하는 제1 발광부(503) 측면 및 제2 발광부(505)의 측면에 있어서, 연결 전극(502)에 의해 덮인 측면 부분과 기판(510)의 상면이 이루는 각도가 연결 전극(502)에 의해 덮이지 않은 측면과 기판(510)의 상면 부분이 이루는 각도와 다르게 형성된다. 연결 전극(502)에 의해 덮이지 않은 측면과 기판(510)의 상면 부분이 이루는 각도는 제1 사잇각(593)과 다르기만 하면 무방하며 특별한 제한이 없다.The present disclosure is characterized in that the angle formed between the side surface covered by the connection electrode 502 and the upper surface of the substrate 510 on the side of the first light emitting portion 503 and the side surface of the second light emitting portion 505, Is formed differently from the angle formed by the side surface not covered by the upper surface 502 and the upper surface portion of the substrate 510. The angle formed by the side surface not covered by the connection electrode 502 and the top surface portion of the substrate 510 may be different from the first angle of inclination 593 and is not particularly limited.

본 예에서는 서로 대향하는 제1 발광부(503) 측면 및 제2 발광부(505)의 측면은 전술된 전기적 절연을 위한 분리 공정에서 형성되며, 전술된 추가의 식각 공정은 연결 전극(502)이 형성되는 부분만 수행된다. 따라서 제1 발광부(503) 측면 및 제2 발광부(505)의 측면은 각각 기판(510)의 상면과 제2 사잇각(595)을 이룬다. 제2 사잇각(595)은 제1 사잇각(593)보다 작으며 대략 직각이 된다. 또한, 제2 사잇각(595)은 거의 직각에 가까운 둔각 또는 예각으로서 제1 사잇각(593)보다 작은 각이 될 수 있다. In this example, the side surfaces of the first light emitting portion 503 and the side surfaces of the second light emitting portion 505 facing each other are formed in the above-described separation process for electrical insulation, and the above- Only the part to be formed is performed. The sides of the first light emitting portion 503 and the side surfaces of the second light emitting portion 505 form a second angle 595 with the upper surface of the substrate 510, respectively. The second angle of inclination 595 is smaller than the first angle of incidence 593 and is substantially perpendicular. In addition, the second angle of inclination 595 may be an angle that is less than the first angle of inclination 593 as an obtuse angle or an acute angle close to a nearly right angle.

따라서 반도체 발광소자(500)는 연결 전극(502)이 위치하는 제1 면(504) 및 제2 면(506)을 제외한 제1 발광부(503) 측면 및 제2 발광부(505)의 측면에 광추출효율 향상을 위해 다양한 설계를 적용할 수 있는 장점이 있다.The semiconductor light emitting device 500 is formed on the side surface of the first light emitting portion 503 except for the first surface 504 and the second surface 506 on which the connecting electrode 502 is located and the side surface of the second light emitting portion 505 Various designs can be applied to improve the light extraction efficiency.

도 11은 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면이다.11 is a view showing another example of the semiconductor light emitting device according to the present disclosure.

반도체 발광소자(600)는 제1 발광부(603)의 측면 및 제2 발광부(605)의 측면을 식각하여 제2 사잇각(695)이 예각으로 형성된 것과, 제2 발광부(605)의 측면 중 연결 전극(602)에 의해 덮힌 부분이 계단형으로 형성된 것을 제외하고는 도 8, 도 9 및 도 10에서 설명된 반도체 발광소자(500)와 유사하다. 따라서 중복된 설명은 생략한다.The semiconductor light emitting device 600 is formed by etching the side surfaces of the first light emitting portion 603 and the side surfaces of the second light emitting portion 605 so that the second angle of incidence 695 is formed at an acute angle and the side surface of the second light emitting portion 605 8, 9 and 10, except that the portion covered by the connecting electrode 602 is formed in a stepped shape. Therefore, redundant description is omitted.

메사 식각 공정에서 제2 발광부(605) 측면 중 연결 전극(602)이 위치하는 부분, 즉 제2 면(606)이 형성될 부분의 p형 질화물 반도체층(650) 및 활성층(640)을 식각하여 n형 질화물 반도체층(630)을 노출한다. 이후, 추가 식각 공정에 의해 제2 발광부(605)의 버퍼층(620) 및 제1 반도체층(630) 측면이 기판(610)의 상면과 제1 사잇각(693)을 이루고, 활성층(640) 및 p형 질화물 반도체층(650)의 측면이 기판(610)의 상면과 제1 사잇각(693)을 이루도록 형성된다. 따라서 제2 면(606)이 도 11에 도시된 것과 같이 계단형으로 형성된다. 계단형 제2 면(606)으로 인해 연결 전극(602)이 형성되는 단차가 더 낮게 되어 불량이 감소된다.The p-type nitride semiconductor layer 650 and the active layer 640 in the portion where the connection electrode 602 is located, that is, the portion where the second surface 606 is to be formed, in the side surface of the second light emitting portion 605 in the mesa etching process, And the n-type nitride semiconductor layer 630 is exposed. The buffer layer 620 and the side surfaces of the first semiconductor layer 630 of the second light emitting portion 605 form a first angle of incidence 693 with the upper surface of the substrate 610 by the additional etching process, A side surface of the p-type nitride semiconductor layer 650 is formed to have a first angle 693 with the upper surface of the substrate 610. Accordingly, the second surface 606 is formed in a stepped shape as shown in Fig. The stepped second surface 606 causes the stepped portion in which the connecting electrode 602 is formed to be lower, thereby reducing defects.

p측 가지 전극(673), n측 가지 전극(685), n측 패드 전극, p측 패드 전극(670) 및 연결 전극(602)을 형성한 이후, 제1 발광부(603) 측면 및 제2 발광부(605)의 측면을 식각하여 제1 발광부(603) 측면 및 제2 발광부(605)의 측면이 기판(610)의 상면과 제2 사잇각(695)을 이루도록 형성된다. 제2 사잇각(695)은 예각이다.After forming the p side branch electrode 673, the n side branch electrode 685, the n side pad electrode, the p side pad electrode 670, and the connecting electrode 602, the side surfaces of the first light emitting portion 603, The sides of the first light emitting portion 603 and the side surfaces of the second light emitting portion 605 are formed to form a second angle 695 with the upper surface of the substrate 610 by etching the side surface of the light emitting portion 605. The second angle 695 is an acute angle.

제1 발광부(603) 측면 및 제2 발광부(605)의 측면을 식각하는 방법으로 습식 식각 공정이 이용될 수 있다. 습식 식각에서, 예를 들어, 염산(HCl), 질산(HNO3), 불산(HF), 인산(H3PO4), BOE(Buffered Oxide Etchant) 등이 식각액으로 사용된다. 기판(610)과 버퍼층(620)의 계면은 서로 다른 물질 간의 계면이어서 불안정하여 식각이 일어난다. 한편, 절연체(690)에 의해 덮여 있는 제1 면(604) 및 제2 면(606)에서는 절연체(690)에 의해 버퍼층(620)과 기판(610)의 계면이 차폐되어 있다. 따라서 제1 면(604) 및 제2 면(606)은 습식 식각으로부터 보호되며 제1 사잇각(693)이 제2 사잇각(695)보다는 크게 유지된다.A wet etching process may be used to etch the side surfaces of the first light emitting portion 603 and the second light emitting portion 605. In wet etching, for example, hydrochloric acid (HCl), nitric acid (HNO 3 ), hydrofluoric acid (HF), phosphoric acid (H 3 PO 4 ), BOE (Buffered Oxide Etchant) Since the interface between the substrate 610 and the buffer layer 620 is an interface between different materials, the etching is unstable. On the other hand, the interface between the buffer layer 620 and the substrate 610 is shielded by the insulator 690 on the first surface 604 and the second surface 606 covered with the insulator 690. Thus, the first side 604 and the second side 606 are protected from wet etching and the first angle 693 is maintained greater than the second angle 695.

제1 발광부(603) 측면 및 제2 발광부(605)의 측면 중 제2 사잇각(695)을 이루는 측면 부분은 기판(610)의 상면과 접하는 측면의 하단으로부터 일부의 측면일 수 있으며, 식각의 정도에 따라 도 11과 같이 형성될 수도 있다.The side surface portion of the side surface of the first light emitting portion 603 and the side surface of the second light emitting portion 605 forming the second angle 695 may be a part of the side surface from the lower surface of the side surface contacting the upper surface of the substrate 610, As shown in FIG.

도 11에 도시된 것과 같이, 제1 발광부(603)의 측면 및 제2 발광부(605)의 측면이 기판과 예각인 제2 사잇각(695)를 이룬다. 따라서 기판(610)측으로 반사되어 손실되는 광량이 감소하여 광추출효율이 향상된다. As shown in FIG. 11, the side surface of the first light emitting portion 603 and the side surface of the second light emitting portion 605 form a second angle 695, which is an acute angle with the substrate. Accordingly, the amount of light reflected by the substrate 610 is reduced, thereby improving light extraction efficiency.

이와 같이, 반도체 발광소자(600)는 연결 전극(602)이 형성되는 부분과 빛이 추출되는 부분에서 발광부의 측면의 경사를 다르게 하여 연결 전극(602)의 형성시 불량이 감소하고 광추 출효율을 향상한다.
As described above, in the semiconductor light emitting device 600, the inclination of the side surface of the light emitting portion is different at the portion where the connection electrode 602 is formed and the portion where the light is extracted, thereby reducing defects in forming the connection electrode 602, Improvement.

이하, 본 개시의 다양한 실시 형태에 대하여 설명한다.Hereinafter, various embodiments of the present disclosure will be described.

(1) 기판은 분리 통로를 제외한 영역이 제1 발광부 및 제2 발광부에 덮여 있는 것을 특징으로 하는 반도체 발광소자.(1) A semiconductor light emitting device according to (1), wherein a region of the substrate excluding the separation passage is covered with the first light emitting portion and the second light emitting portion.

(2) 연결 전극은 제1 발광부의 접촉영역과 제2 발광부의 제2 반도체층을 전기적으로 연결하는 것을 특징으로 하는 반도체 발광소자. (2) The connection electrode electrically connects the contact region of the first light emitting portion and the second semiconductor layer of the second light emitting portion.

(3) 연결 전극에 의해 덮이는 제1 발광부의 측면 부분 및 제2 발광부의 측면 부분은 적어도 제1 반도체층의 측면 부분을 포함하는 것을 특징으로 하는 반도체 발광소자.(3) The semiconductor light emitting device according to (1), wherein the side portion of the first light emitting portion covered by the connecting electrode and the side portion of the second light emitting portion include at least a side portion of the first semiconductor layer.

본 개시는 제1 면 및 제2 면이 기판의 상면과 접하는 경우뿐만 아니라 제1 면 및 제2 면이 버퍼층 상부까지만 형성되고, 버퍼층 하부가 대략 수직으로 기판과 만나는 경우도 포함한다.The present disclosure includes not only the case where the first surface and the second surface are in contact with the upper surface of the substrate but also the case where the first surface and the second surface are formed only to the upper part of the buffer layer and the lower part of the buffer layer meets the substrate substantially vertically.

(4) 제1 발광부의 접촉영역 위에 형성되며 연결 전극과 전기적으로 연결되는 제1 가지 전극; 및 제2 발광부의 제2 반도체층 위에 형성되며 연결 전극과 전기적으로 연결되는 제2 가지 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.(4) a first branched electrode formed on a contact region of the first light emitting portion and electrically connected to the connection electrode; And a second branched electrode formed on the second semiconductor layer of the second light emitting portion and electrically connected to the connection electrode.

(5) 적어도 제2 발광부의 측면 부분과 연결 전극 사이에 형성된 절연체;를 포함하는 것을 특징으로 하는 반도체 발광소자.(5) An insulator formed between at least a side portion of the second light emitting portion and the connection electrode.

(6) 분리 통로를 사이에 두고 서로 대향하는 제1 발광부의 측면과 제2 발광부의 측면 중 적어도 하나에 있어서, 연결 전극에 의해 덮인 측면 부분이 기판의 상면과 이루는 제1 사잇각은 덮이지 않은 측면 부분이 기판의 상면과 이루는 제2 사잇각 보다 더 큰 것을 특징으로 하는 반도체 발광소자. (6) At least one of the side surface of the first light emitting portion and the side surface of the second light emitting portion facing each other with the separation passage therebetween, the first angle formed by the side surface portion covered by the connection electrode with the upper surface of the substrate, Is greater than a second angle formed between the upper surface of the substrate and the upper surface of the substrate.

(7) 연결 전극은 제1 발광부 측에서 기판과 제1 사잇각을 이루는 제1 반도체층의 측면 부분을 따라 식각되어 노출된 접촉영역 위로 연장되고, 제2 발광부 측에서 기판과 제1 사잇각을 이루는 제1 반도체층의 측면 부분과 활성층의 측면 부분 및 제2 반도체층의 측면 부분을 따라 제2 반도체층 위로 연장되는 것을 특징으로 하는 반도체 발광소자. (7) The connection electrode is etched along the side surface of the first semiconductor layer at a first angle of incidence with respect to the substrate at the first light-emitting portion side and extends over the exposed contact region, and the first light- And extends over the second semiconductor layer along a side portion of the first semiconductor layer, a side portion of the active layer, and a side portion of the second semiconductor layer.

(8) 연결 전극에 덮인 제1 발광부의 측면 부분은 연결 전극과 마주하는 제1 면을 포함하고, 연결 전극에 덮인 제2 발광부의 측면 부분은 연결 전극과 마주하는 제2 면을 포함하며, 제1 면과 제2 면은 각각 분리 통로에서 노출되는 기판의 상면과 제1 사잇각을 이루는 것을 특징으로 하는 것을 특징으로 하는 반도체 발광소자.(8) A side surface portion of the first light emitting portion covered with the connection electrode includes a first surface facing the connection electrode, and a side surface portion of the second light emission portion covered with the connection electrode includes a second surface facing the connection electrode, Wherein the first surface and the second surface form a first angle with the top surface of the substrate exposed in the separation path, respectively.

본 개시에 따른 하나의 반도체 발광소자에 의하면, 활성층의 면적이 증가하여 광추출 효율이 향상된다. According to one semiconductor light emitting device according to the present disclosure, the area of the active layer is increased and the light extraction efficiency is improved.

본 개시에 따른 다른 하나의 반도체 발광소자에 의하면, 연결 전극에 의해 덮히는 발광부의 측면 부분과 연결 전극에 의해 덮히지 않는 측면이 기판과 이루는 사잇각을 서로 다르게 형성함으로써 연결 전극의 형성시 불량이 감소하고 발광부 측면의 설계가 더 자유롭게 된다.According to another semiconductor light emitting device according to the present disclosure, since the side surface of the light emitting portion covered by the connection electrode and the side surface that is not covered by the connection electrode are formed at different angles from each other with respect to the substrate, And the design of the side surface of the light emitting portion becomes more free.

100, 300, 500, 600: 반도체 발광소자
101, 501: 분리 통로
102, 302, 502, 602: 연결 전극
103, 105, 303, 305, 307, 503, 505, 603, 605: 발광부
110, 510, 610: 기판
132, 134, 532, 534: 접촉영역
140, 540, 640: n형 질화물 반도체층
150, 550, 650: p형 질화물 반도체층
160, 560, 660: 전류확산 전도막
190, 590, 690 : 절연체
504, 604: 제1 면
506, 606: 제2 면
593, 693: 제1 사잇각
595, 695: 제2 사잇각100, 300, 500, 600: semiconductor light emitting element
101, 501: separation passage
102, 302, 502, 602: connecting electrodes
103, 105, 303, 305, 307, 503, 505, 603, 605:
110, 510, 610: substrate
132, 134, 532, 534: contact area
140, 540, 640: an n-type nitride semiconductor layer
150, 550, 650: a p-type nitride semiconductor layer
160, 560, 660: Current diffusion conductive film
190, 590, 690: insulator
504, 604: first side
506, 606: second side
593, 693: First angle
595, 695: Second angle

Claims (10)

각각이 전자와 정공의 재결합에 의해 빛을 생성하는 활성층, 활성층 아래에 위치하며 제1 도전성을 가지는 제1 반도체층, 및 활성층 위에 위치하며 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층을 포함하는 제1 발광부 및 제2 발광부;
제1 발광부와 제2 발광부가 마주하는 부분에서 제1 발광부와 제2 발광부를 분리하는 분리 통로;
제1 발광부 및 제2 발광부가 성장되는 기판;으로서, 분리 통로 영역이 노출되는 기판;
분리 통로를 가로질러서 제1 발광부와 제2 발광부를 전기적으로 연결하는 연결 전극; 그리고
제1 발광부 및 제2 발광부에 각각 제2 반도체층 및 활성층의 일부가 제거되어 제1 반도체층이 노출되도록 형성되는, 전기적 연결을 위한 접촉영역;을 포함하며,
제1 발광부 및 제2 발광부 각각의 접촉영역을 제외한 제1 반도체층의 영역은 활성층과 제2 반도체층에 의해 덮여 있으며,
분리 통로를 사이에 두고 서로 대향하는 제1 발광부의 측면과 제2 발광부의 측면 중 적어도 하나에 있어서, 연결 전극에 의해 덮인 측면 부분이 기판의 상면과 이루는 제1 사잇각은 덮이지 않은 측면 부분이 기판의 상면과 이루는 제2 사잇각 보다 더 큰 것을 특징으로 하는 반도체 발광소자. A first semiconductor layer positioned below the active layer and having a first conductivity, and a second semiconductor layer disposed on the active layer and having a second conductivity different from the first conductivity, A first light emitting portion and a second light emitting portion;
A separating passage for separating the first light emitting portion and the second light emitting portion in a portion where the first light emitting portion and the second light emitting portion meet;
A substrate on which a first light emitting portion and a second light emitting portion are grown, the substrate on which the isolation passage region is exposed;
A connection electrode electrically connecting the first light emitting portion and the second light emitting portion across the isolation path; And
And a contact region for electrical connection, wherein the first semiconductor layer and the active layer are partially removed from the first and second light emitting portions, respectively, so that the first semiconductor layer is exposed,
The region of the first semiconductor layer excluding the contact regions of the first light emitting portion and the second light emitting portion is covered by the active layer and the second semiconductor layer,
A first angle formed by at least one of a side surface of the first light emitting portion and a side surface of the second light emitting portion which are opposite to each other with the separation passage interposed therebetween and the side surface portion covered by the connection electrode forms an upper surface of the substrate, Is larger than a second angle formed by the upper surface of the semiconductor light emitting device. 청구항 1에 있어서,
접촉영역은 가장자리 부분이 활성층 및 제2 반도체층에 의해 막혀 있으며, 가장자리 부분 중 연결 전극이 지나가는 부분만 개방되는 것을 특징으로 하는 반도체 발광소자. The method according to claim 1,
Wherein an edge portion of the contact region is blocked by the active layer and the second semiconductor layer, and only a portion of the edge portion through which the connection electrode passes is opened. 청구항 1에 있어서,
기판은 분리 통로를 제외한 영역이 제1 발광부 및 제2 발광부에 덮여 있는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
Wherein a region of the substrate excluding the separation passage is covered with the first light emitting portion and the second light emitting portion. 청구항 1에 있어서,
연결 전극은 제1 발광부의 접촉영역과 제2 발광부의 제2 반도체층을 전기적으로 연결하는 것을 특징으로 하는 반도체 발광소자. The method according to claim 1,
And the connection electrode electrically connects the contact region of the first light emitting portion and the second semiconductor layer of the second light emitting portion. 청구항 1에 있어서,
연결 전극에 의해 덮이는 제1 발광부의 측면 부분 및 제2 발광부의 측면 부분은 적어도 제1 반도체층의 측면 부분을 포함하는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
Wherein a side portion of the first light emitting portion and a side portion of the second light emitting portion covered by the connecting electrode include at least a side portion of the first semiconductor layer. 청구항 1에 있어서,
제1 발광부의 접촉영역 위에 형성되며 연결 전극과 전기적으로 연결되는 제1 가지 전극; 및
제2 발광부의 제2 반도체층 위에 형성되며 연결 전극과 전기적으로 연결되는 제2 가지 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
A first branched electrode formed on a contact region of the first light emitting portion and electrically connected to the connection electrode; And
And a second branched electrode formed on the second semiconductor layer of the second light emitting portion and electrically connected to the connection electrode. 청구항 1에 있어서,
적어도 제2 발광부의 측면 부분과 연결 전극 사이에 형성된 절연체;를 포함하는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
And an insulator formed between at least a side portion of the second light emitting portion and the connection electrode. 삭제delete 청구항 1에 있어서,
연결 전극은 제1 발광부 측에서 기판과 제1 사잇각을 이루는 제1 반도체층의 측면 부분을 따라 식각되어 노출된 접촉영역 위로 연장되고, 제2 발광부 측에서 기판과 제1 사잇각을 이루는 제1 반도체층의 측면 부분과 활성층의 측면 부분 및 제2 반도체층의 측면 부분을 따라 제2 반도체층 위로 연장되는 것을 특징으로 하는 반도체 발광소자. The method according to claim 1,
The connection electrode extends over the exposed contact region along the side surface of the first semiconductor layer at the first light emitting portion side and at the first angle of incidence with the substrate, And extends over the second semiconductor layer along a side portion of the semiconductor layer, a side portion of the active layer, and a side portion of the second semiconductor layer. 청구항 1에 있어서,
연결 전극에 덮인 제1 발광부의 측면 부분은 연결 전극과 마주하는 제1 면을 포함하고, 연결 전극에 덮인 제2 발광부의 측면 부분은 연결 전극과 마주하는 제2 면을 포함하며, 제1 면과 제2 면은 각각 분리 통로에서 노출되는 기판의 상면과 제1 사잇각을 이루는 것을 특징으로 하는 것을 특징으로 하는 반도체 발광소자.
The method according to claim 1,
A side surface portion of the first light emitting portion covered with the connection electrode includes a first surface facing the connection electrode and a side surface portion of the second light emission portion covered with the connection electrode includes a second surface facing the connection electrode, Wherein the first and second surfaces of the semiconductor light-emitting device form a first angle with an upper surface of the substrate exposed in the separation passage.
KR1020120140197A 2012-12-05 2012-12-05 Semiconductor light emitting device KR101420789B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120140197A KR101420789B1 (en) 2012-12-05 2012-12-05 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120140197A KR101420789B1 (en) 2012-12-05 2012-12-05 Semiconductor light emitting device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020140052215A Division KR20140073470A (en) 2014-04-30 2014-04-30 Semiconductor light emitting device

Publications (2)

Publication Number Publication Date
KR20140072555A KR20140072555A (en) 2014-06-13
KR101420789B1 true KR101420789B1 (en) 2014-07-18

Family

ID=51126387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120140197A KR101420789B1 (en) 2012-12-05 2012-12-05 Semiconductor light emitting device

Country Status (1)

Country Link
KR (1) KR101420789B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160046010A (en) * 2014-10-17 2016-04-28 주식회사 세미콘라이트 Semiconductor light emitting device
KR101643688B1 (en) * 2014-11-06 2016-08-01 주식회사 세미콘라이트 Semiconductor light emitting device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005215A (en) 2004-06-18 2006-01-05 Stanley Electric Co Ltd Semiconductor light emitting device and manufacturing method therefor
KR20110057152A (en) * 2008-09-11 2011-05-31 브리지럭스 인코포레이티드 Series connected segmented led
KR101040140B1 (en) * 2010-11-03 2011-06-09 (주)더리즈 Semiconductor light emitting device array and manufacturing method thereof
KR20110067311A (en) * 2009-12-14 2011-06-22 서울옵토디바이스주식회사 Light emitting diode chip having reflectors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005215A (en) 2004-06-18 2006-01-05 Stanley Electric Co Ltd Semiconductor light emitting device and manufacturing method therefor
KR20110057152A (en) * 2008-09-11 2011-05-31 브리지럭스 인코포레이티드 Series connected segmented led
KR20110067311A (en) * 2009-12-14 2011-06-22 서울옵토디바이스주식회사 Light emitting diode chip having reflectors
KR101040140B1 (en) * 2010-11-03 2011-06-09 (주)더리즈 Semiconductor light emitting device array and manufacturing method thereof

Also Published As

Publication number Publication date
KR20140072555A (en) 2014-06-13

Similar Documents

Publication Publication Date Title
US7919784B2 (en) Semiconductor light-emitting device and method for making same
US10811564B2 (en) Light-emitting device
JP6902569B2 (en) Semiconductor light emitting element and manufacturing method of semiconductor light emitting element
US8022430B2 (en) Nitride-based compound semiconductor light-emitting device
US20120025248A1 (en) Semiconductor light emitting device and manufacturing method of the same
JP2019207925A (en) Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element
JP7146562B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
TW201312792A (en) Light emitting diode structure and method for manufacturing the same
KR101845611B1 (en) High Efficiency Light Emitting Diode Having Optical Functionalized Electrodes
KR101420789B1 (en) Semiconductor light emitting device
KR101420788B1 (en) Semiconductor light emitting device
KR101032987B1 (en) Semiconductor light emitting device
JP7296001B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP2005086137A (en) GaN-BASED LIGHT EMITTING DIODE
KR101288908B1 (en) Semiconductor light emitting device
KR101199494B1 (en) Semiconductor light emitting device
JP6689244B2 (en) Method for manufacturing semiconductor light emitting device
KR101124470B1 (en) Semiconductor light emitting device
KR20140073470A (en) Semiconductor light emitting device
KR20140073469A (en) Semiconductor light emitting device
KR101420790B1 (en) Semiconductor light emitting device
TW201535785A (en) Semiconductor light-emitting device and method of manufacturing the same
US11888091B2 (en) Semiconductor light emitting device and light emitting device package
KR101087971B1 (en) Semiconductor light emitting device
KR20110088818A (en) Vertical semiconductor light emitting device and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170623

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180625

Year of fee payment: 5