KR101279951B1 - Apparatus for contact film and method for manufacturing the same - Google Patents

Apparatus for contact film and method for manufacturing the same Download PDF

Info

Publication number
KR101279951B1
KR101279951B1 KR1020130032133A KR20130032133A KR101279951B1 KR 101279951 B1 KR101279951 B1 KR 101279951B1 KR 1020130032133 A KR1020130032133 A KR 1020130032133A KR 20130032133 A KR20130032133 A KR 20130032133A KR 101279951 B1 KR101279951 B1 KR 101279951B1
Authority
KR
South Korea
Prior art keywords
base layer
conductor
bump
via hole
contact film
Prior art date
Application number
KR1020130032133A
Other languages
Korean (ko)
Inventor
김영호
맹근영
이상협
오주엽
임수빈
정희석
Original Assignee
주식회사 기가레인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 기가레인 filed Critical 주식회사 기가레인
Priority to KR1020130032133A priority Critical patent/KR101279951B1/en
Application granted granted Critical
Publication of KR101279951B1 publication Critical patent/KR101279951B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/0735Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306Details
    • G02F1/1309Repairing; Testing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Abstract

PURPOSE: Contact film and manufacturing method thereof are provided to perform accurate inspection by improving a contact area between contact film and device. CONSTITUTION: A contact film (100) includes a base layer (110) including a plurality of via holes, a via hole in which a conductor (131) is filled, a bump (132) made of the same material with the conductor by being connected to the conductor and protruded from the top surface, a secondary bump made of a different material with the conductor and bump and prepared on the top surface of the bump, and a via hole connection line (140) connected to the conductor exposed to the bottom surface of the base layer.

Description

컨택트 필름 및 그 제조 방법{Apparatus for contact film and method for manufacturing the same}Contact film and its manufacturing method {Apparatus for contact film and method for manufacturing the same}

본 발명은 각종 소자를 검사하는 장치에 사용되는 컨택트 필름 및 이를 제조하는 방법에 관한 것으로서, 컨택트 필름과 소자간의 접촉 면적을 향상시켜 정확한 검사가 이루어질 수 있도록 하는 컨택트 필름 및 제조 방법이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a contact film used in a device for inspecting various devices and a method for manufacturing the same, and to a contact film and a manufacturing method for improving the contact area between the contact film and the device so that accurate inspection can be performed.

LCD(Liquid Crystal Display) 생산 공정은 디스플레이 패널을 제작하는 셀(cell) 공정과, 드라이버(driver), 백라이트(back light), 도광판 및 편광판을 셀 공정에서 생산된 디스플레이 패널과 조립하여 완제품을 만드는 모듈(module) 조립 공정으로 대별된다.LCD (Liquid Crystal Display) production process is a cell process for manufacturing display panels, and a module for assembling drivers, backlights, light guide plates, and polarizers with display panels produced in cell processes to make finished products. It is roughly referred to as a module assembly process.

여기서, 디스플레이 패널은 소스 전극 및 게이트 전극이 각각 형성되어 있는 면을 기판상에 마주 대하도록 배치한 화상 표시 장치로서, 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 전기장을 발생시키고, 발생된 전기장에 의해 액정분자를 움직이게 하여 빛의 투과율을 변화시킴으로써 화상을 표현한다.Here, the display panel is an image display device in which the surfaces on which the source electrode and the gate electrode are formed are disposed to face each other on a substrate. The display panel injects a liquid crystal material between the substrates, and then generates an electric field by applying a voltage to the two electrodes. The liquid crystal molecules are moved by the generated electric field to change the transmittance of light to express an image.

이때, 디스플레이 검사용 프로브 유닛(이하, “프로브 유닛”)은 셀 공정을 거쳐 생산된 디스플레이 패널에 대한 검사를 수행하여, 제조 공정상 발생할 수 있는 결함의 유무를 확인하게 된다.In this case, the display inspection probe unit (hereinafter, referred to as a “probe unit”) performs an inspection on the display panel produced through a cell process to check whether there is a defect that may occur in the manufacturing process.

예컨대, 프로브 유닛은 TFT(Thin Film Transistor), TN(Twisted Nematic), STN(Super Twisted Nematic), CSTN(Color Super Twisted Nematic), DSTN(Double Super Twisted Nematic), 유기EL(Electro Luminescence) 등의 디스플레이 패널의 전극(또는 패드)에 테스트용 전기 신호를 인가하여, 해당 디스플레이 패널이 픽셀 에러(pixel error)없이 정상적으로 작동하는지 여부를 검사하게 된다.For example, the probe unit may be a display such as thin film transistor (TFT), twisted nematic (TN), super twisted nematic (STN), color super twisted nematic (CSTN), double super twisted nematic (DSTN), organic electroluminescent (EL), or the like. A test electrical signal is applied to the electrodes (or pads) of the panel to check whether the corresponding display panel is operating normally without pixel error.

도 1은 종래 디스플레이 패널을 검사하기 위한 프로브 유닛의 전체 구성도이다.1 is an overall configuration diagram of a probe unit for inspecting a conventional display panel.

프로브 유닛(1)이 디스플레이 패널(2)에 위치하여 각 셀들의 이상 유무를 검사하게 된다. 이때, 프로브 유닛(1)은 전기 신호를 디스플레이 패널(2)의 전극에 인가하고, 그에 따른 출력 신호를 전달받아 검사 시스템으로 전달하게 된다. 이러한 과정을 통해 제조 공정상 발생할 수 있는 디스플레이 패널(2)의 점결함, 선결함, 얼룩결함 등의 결함 유무를 검사할 수 있게 된다. 프로브 유닛은 PCB부, 헤드 블록, 컨택트 필름을 포함한다. PCB부는, 디스플레이 패널의 각 셀 검사를 위한 전기 신호를 생성하여 컨택트 필름에 전달한다. 헤드 블록은 컨택트 필름의 탐침이 적당한 물리적 압력으로 디스플레이 패널의 전극과 접촉하도록 컨택트 필름을 상하로 이동시키거나 일정 위치에 고정시킨다. 컨택트 필름은 디스플레이 패널의 전극에 탐침을 접촉시켜 전기 신호를 인가하고 그에 따른 출력 신호를 검출한다. The probe unit 1 is positioned on the display panel 2 to check for abnormalities of the cells. In this case, the probe unit 1 applies an electrical signal to the electrode of the display panel 2 and receives the output signal according to the output signal to the inspection system. Through this process, it is possible to inspect the presence of defects such as point defects, predecessors, and stain defects of the display panel 2 that may occur in the manufacturing process. The probe unit includes a PCB portion, a head block, and a contact film. The PCB unit generates an electrical signal for inspecting each cell of the display panel and transmits the electrical signal to the contact film. The head block moves the contact film up and down or fixes it in a position such that the probe of the contact film contacts the electrode of the display panel at a suitable physical pressure. The contact film contacts an electrode of a display panel to apply an electrical signal and detects an output signal accordingly.

도 2는 종래의 프로브 유닛에서의 컨택트 필름의 일 예를 도시한 사시도이다.2 is a perspective view illustrating an example of a contact film in a conventional probe unit.

종래의 컨택트 필름(10)은, 복수개의 비아홀을 포함하는 베이스 필름(11)과, 베이스 필름의 비아홀에 충진되는 전도체로서 베이스 필름 일면에서 돌출된 범프(12)와, 베이스 필름의 타면에 노출된 전도체와 전기적으로 연결되는 비아홀 연결배선(13)을 포함한다. 범프(12)는 비아홀에 충진된 전도체의 일부이다. 컨택트 필름(10)은 디스플레이 패널(2)의 전극에 범프(12)를 접촉시켜 전기 신호를 인가하고 그에 따른 출력 신호를 검출하여 검사 공정을 수행한다.The conventional contact film 10 includes a base film 11 including a plurality of via holes, a bump 12 protruding from one surface of the base film as a conductor filled in the via holes of the base film, and exposed to the other surface of the base film. The via hole connecting wiring 13 is electrically connected to the conductor. The bump 12 is part of the conductor filled in the via hole. The contact film 10 contacts the bumps 12 to the electrodes of the display panel 2 to apply an electrical signal, and detects an output signal according to the test process.

비아홀에서 범프를 돌출시키기 위해서는, 비아홀의 영역을 남기고 나머지 베이스층의 영역을 식각하는 공정을 가진다. 범프를 돌출시키기 위하여 식각액을 이용하여 베이스층을 식각하는 경우, 식각액으로 인하여 범프의 상부면이 거칠어지게 된다. 이러한 범프의 거칠기는 보통 수십Å에서 수백Å의 거칠기를 가지게 되는데 이러한 범프의 거칠기로 인하여 피검사 대상체를 검사시에 검사 정확도가 떨어지는 문제가 있다. In order to protrude the bump from the via hole, a process of etching the area of the remaining base layer leaving the area of the via hole is performed. When the base layer is etched using the etchant to protrude the bumps, the top surface of the bumps becomes rough due to the etchant. The roughness of such bumps usually has roughness of several tens of micrometers to several hundred micrometers. Due to the roughness of these bumps, there is a problem that the accuracy of inspection decreases when inspecting an object to be inspected.

즉, 도 3을 참조하면, 피검사 대상체인 디스플레이 패널의 전극(P)과 컨택트 필름의 범프(12)가 서로 접촉할 때, 범프(12)의 거칠기로 인하여 접촉 면적이 감소하여 전압이 강하되고 저항이 증가하여, 결과적으로 측정값이 정확하지 않는 문제가 있다. 또한 전극(P)과 범프(12) 사이의 갭(gap)으로 인하여 마이크로 아크가 발생하여 접촉 부위가 타버리는 문제가 발생할 수 있다. 특히, 피검사 대상체인 디스플레이 패널의 경우 전극이 100Å~1000Å의 얇은 두께를 가지기 때문에, 범프의 거칠기는 더욱 문제시된다. That is, referring to FIG. 3, when the electrode P of the display panel, which is the object to be inspected, and the bump 12 of the contact film contact each other, the contact area decreases due to the roughness of the bump 12, and the voltage drops. There is a problem that the resistance increases, and as a result, the measured value is not accurate. In addition, a gap between the electrode P and the bump 12 may cause a micro arc, which may cause a problem in that the contact portion burns out. In particular, in the case of the display panel as the object to be inspected, the roughness of the bumps is more problematic because the electrodes have a thin thickness of 100 mW to 1000 mW.

특허공개번호 10-2000-0060008Patent Publication No. 10-2000-0060008

본 발명의 기술적 과제는 LCD 패널과 같은 피검사 대상체를 정확하게 검사할 수 있는 컨택트 필름 및 이를 제조하는 방법을 제공하는데 있다. 또한 본 발명의 기술적 과제는 피검사 대상체의 전극과 최대한 접촉할 수 있는 컨택트 필름의 범프를 제공하는데 있다. 또한 본 발명의 기술적 과제는 피검사 대상체의 전극과 컨택트 필름의 범프간의 접촉 저항을 최소화하는데 있다.An object of the present invention is to provide a contact film and a method of manufacturing the same that can accurately inspect a test subject, such as an LCD panel. In addition, the technical problem of the present invention is to provide a bump of the contact film that can be in maximum contact with the electrode of the test subject. In addition, the technical problem of the present invention is to minimize the contact resistance between the electrode of the inspected object and the bump of the contact film.

본 발명의 실시 형태는 복수개의 비아홀을 포함하는 베이스층과, 전도체가 충진된 비아홀과, 상기 전도체와 연결되고 상기 베이스층의 상면에서 돌출되어 있으며, 경면 연마된 상부면을 가지는 범프와, 상기 베이스층의 바닥면에 노출된 전도체와 연결된 비아홀 연결배선을 포함한다.An embodiment of the present invention provides a base layer including a plurality of via holes, a via hole filled with a conductor, a bump connected to the conductor and protruding from an upper surface of the base layer, and having a mirror-polished upper surface; And via hole connection wiring connected to the conductor exposed on the bottom surface of the layer.

또한 베이스층의 바닥면 및 비아홀 연결배선을 덮는 커버층을 포함한다.It also includes a cover layer covering the bottom surface of the base layer and the via hole connection wiring.

또한 범프의 상부면은, 경면 연마에 의하여 1Å ~ 100Å 범위의 거칠기를 가짐을 특징으로 한다.In addition, the upper surface of the bump is characterized by having a roughness in the range of 1 kPa to 100 kPa by mirror polishing.

또한 본 발명의 실시 형태는 복수개의 비아홀을 포함하는 베이스층과, 전도체가 충진된 비아홀과, 상기 전도체와 연결되어 전도체와 동일 재질로 이루어져 상기 베이스층의 상면에서 돌출된 범프와, 상기 전도체 및 범프와 다른 재질로 이루어져 상기 범프의 상부면에 마련된 2차 범프와, 상기 베이스층의 바닥면에 노출된 전도체와 연결된 비아홀 연결배선을 포함한다.In addition, the embodiment of the present invention is a base layer including a plurality of via holes, via holes filled with conductors, bumps protruding from the upper surface of the base layer made of the same material as the conductors connected to the conductors, the conductors and bumps And a second bump formed on an upper surface of the bump and a via hole connecting wiring connected to a conductor exposed on the bottom surface of the base layer.

또한 전도체 및 범프의 재질은 니켈(Ni), 코말트(Co), 니켈-코발트(Ni-Co), 구리(Cu) 및 이들의 합금 중 어느 하나의 재질로 구현되며, 상기 2차 범프는 금(Au), 로듐(Rh), 팔라듐(Pd), 백금(Pt), 루테늄(Ru) 및 이들의 합금 중 어느 하나의 재질로 구현된다.In addition, the conductors and the bumps may be formed of any one of nickel (Ni), cobalt (Co), nickel-cobalt (Ni-Co), copper (Cu), and alloys thereof. (Au), rhodium (Rh), palladium (Pd), platinum (Pt), ruthenium (Ru), and alloys thereof.

또한 본 발명의 실시 형태는, 절연체인 베이스층을 마련하고 상기 베이스층을 관통하는 복수의 비아홀들을 형성하는 과정과, 상기 비아홀들을 전도체로 각각 충진하여, 충진된 전도체의 일단이 상기 베이스층의 상면에 노출되고, 상기 전도체의 타단이 베이스층의 바닥면에 노출되는 과정과, 비아홀에 충진된 전도체의 타단을 연결시킨 비아홀 연결배선을 상기 베이스층의 바닥면에 형성하는 과정과, 상기 베이스층의 바닥면 및 상기 비아홀 연결배선을 절연체인 커버층으로 덮는 과정과, 상기 전도체의 타단을 상기 베이스층의 상면에서 돌출시켜 연마한 상부면을 가지는 범프를 형성하는 범프 형성 과정을 포함한다.In another aspect, the present invention provides a process of forming a base layer, which is an insulator, and forming a plurality of via holes penetrating the base layer, and filling the via holes with a conductor, respectively, so that one end of the filled conductor is formed on the upper surface of the base layer. Exposing the other end of the conductor to the bottom surface of the base layer; forming a via hole connecting wiring connecting the other end of the conductor filled in the via hole to the bottom surface of the base layer; Covering the bottom surface and the via hole connection wiring with a cover layer, which is an insulator, and forming a bump having a top surface polished by protruding the other end of the conductor from the upper surface of the base layer.

또한 범프 형성 과정은, 상기 베이스층의 상면 및 상기 전도체의 일단을 연마시키는 과정과, 상기 전도체의 일단만을 도금 처리한 덧도금을 형성하는 과정과, 상기 전도체의 일단을 상기 베이스층의 상면에서 돌출시켜 범프를 형성하는 과정과, 상기 덧도금을 제거하는 과정을 포함한다.The bump forming process may include polishing the upper surface of the base layer and one end of the conductor, forming an overcoating obtained by plating only one end of the conductor, and protruding one end of the conductor from the upper surface of the base layer. And forming a bump, and removing the overplating.

또한 상기 베이스층의 상면에서 돌출시키는 것은, 상기 덧도금된 상기 전도체의 일단을 제외한 베이스층의 영역을 식각하여 제거하며, 베이스층 두께의 반을 식각하여 제거한다. 또한 덧도금은 구리(Cu) 재질로 도금 처리한다.In addition, protruding from the upper surface of the base layer, the region of the base layer except for one end of the over-plated conductor is etched away, and half of the thickness of the base layer is etched away. In addition, the overcoating is plated with a copper (Cu) material.

또한 본 발명의 실시 형태는 절연체인 베이스층을 마련하고 상기 베이스층을 관통하는 복수의 비아홀들을 형성하는 과정과, 상기 비아홀내에 전도체 및 2차 범프로 순차 충진하여, 충진된 2차 범프가 상기 베이스층의 상면에 노출되고, 상기 전도체가 베이스층의 바닥면에 노출되는 과정과, 비아홀에 충진된 전도체을 연결시킨 비아홀 연결배선을 상기 베이스층의 바닥면에 형성하는 과정과, 상기 베이스층의 바닥면 및 상기 비아홀 연결배선을 절연체인 커버층으로 덮는 과정과, 상기 전도체의 일부 및 2차 범프를 상기 베이스층의 상면에서 돌출시키는 과정을 포함한다.In addition, the embodiment of the present invention is to provide a base layer which is an insulator and to form a plurality of via holes penetrating the base layer, and sequentially filled with a conductor and a secondary bump in the via holes, so that the filled secondary bump is filled with the base Exposing to the top surface of the layer and exposing the conductor to the bottom surface of the base layer; forming via hole connecting wiring connecting the conductor filled in the via hole to the bottom surface of the base layer; And covering the via hole connection wiring with a cover layer, which is an insulator, and protruding a part of the conductor and a second bump from an upper surface of the base layer.

또한 상기 전도체의 일부 및 2차 범프를 상기 베이스층의 상면에 돌출시키는 과정은, 상기 베이스층의 상면 및 상기 2차 범프의 일단을 연마시키는 과정과, 상기 2차 범프의 일단만을 도금 처리한 덧도금을 형성하는 과정과, 상기 전도체의 일부 및 2차 범프의 일단을 상기 베이스층의 상면에서 돌출시키는 과정과, 상기 덧도금을 제거하는 과정을 포함한다.In addition, the step of protruding a part of the conductor and the secondary bumps on the upper surface of the base layer, the process of polishing the upper surface of the base layer and one end of the secondary bumps, and the plating of only one end of the secondary bumps Forming a plating, protruding a portion of the conductor and one end of the secondary bumps from the upper surface of the base layer, and removing the overcoating.

본 발명의 실시 형태에 따르면 컨택트 필름의 범프의 표면을 연마 처리하여, 피검사 대상체의 전극과의 접촉 면적을 최대로 할 수 있다. 또한 피검사 대상체와의 접촉 면적을 최대로 함으로써, 접촉 저항을 최소로 하여 전압 강하를 이룰 수 있다. 이로 인하여 피검사 대상체를 정확하게 검사할 수 있다.According to embodiment of this invention, the surface of the bump of a contact film can be grind | polished and the contact area with the electrode of a test subject can be maximized. In addition, the voltage drop can be achieved by minimizing the contact resistance by maximizing the contact area with the object under test. This makes it possible to accurately test the subject under test.

도 1은 종래 디스플레이 패널을 검사하기 위한 프로브 유닛의 전체 구성도이다.
도 2는 종래의 프로브 유닛에서의 컨택트 필름의 일 예를 도시한 사시도이다.
도 3은 종래에 거칠기를 가지는 범프가 전극에 접촉되는 모습을 도시한 그림이다.
도 4는 본 발명의 실시예에 따른 프로브 유닛의 블록도를 도시한 도면이다.
도 5는 본 발명의 실시예에 따른 컨택트 필름의 사시도를 도시한 그림이다.
도 6은 본 발명의 실시예에 따른 컨택트 필름을 Y방향에서 바라본 단면도를 도시한 그림이다.
도 7은 본 발명의 실시예에 따라 연마된 범프가 피검사 대상체의 전극에 접촉된 모습을 도시한 그림이다.
도 8은 본 발명의 실시예에 따라 컨택트 필름을 제조하는 과정을 도시한 도면이다.
도 9는 연마를 미실시한 범프의 상부면과 본 발명의 실시예에 따라 연마를 실시한 범프의 상부면을 촬영한 확대 사진이다.
도 10은 본 발명의 실시예에 따라 2차 범프가 형성된 컨택트 필름의 예를 도시한 그림이다.
도 11은 본 발명의 실시예에 따라 2차 범프가 형성된 컨택트 필름을 제조하는 과정을 도시한 도면이다.
1 is an overall configuration diagram of a probe unit for inspecting a conventional display panel.
2 is a perspective view illustrating an example of a contact film in a conventional probe unit.
3 is a diagram illustrating a state in which bumps having roughness are in contact with electrodes in the related art.
4 is a block diagram of a probe unit according to an exemplary embodiment of the present invention.
5 is a view showing a perspective view of a contact film according to an embodiment of the present invention.
6 is a view showing a cross-sectional view of the contact film according to the embodiment of the present invention in the Y direction.
7 is a view illustrating a state in which a bump polished according to an embodiment of the present invention contacts an electrode of an object to be inspected.
8 is a view illustrating a process of manufacturing a contact film according to an embodiment of the present invention.
9 is an enlarged photograph of an upper surface of a bump that has not been polished and an upper surface of a bump that has been polished according to an embodiment of the present invention.
10 is a diagram illustrating an example of a contact film in which secondary bumps are formed according to an embodiment of the present invention.
FIG. 11 is a view illustrating a process of manufacturing a contact film having secondary bumps according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. It will be apparent to those skilled in the art that the present invention may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, It is provided to let you know. Wherein like reference numerals refer to like elements throughout.

도 4는 본 발명의 실시예에 따른 프로브 유닛의 블록도를 도시한 도면이다.4 is a block diagram of a probe unit according to an exemplary embodiment of the present invention.

프로브 유닛(1)은 디스플레이 패널과 같은 피검사 대상체에서 각 셀 등의 이상 유무를 검사하게 된다. 즉, 프로브 유닛(1)은 전기 신호를 디스플레이 패널의 전극에 인가하고, 또한 디스플레이 패널의 전극으로부터 출력신호를 전달받는다. 이를 위해 프로브 유닛(1)은 PCB부(300), 헤드 블록(200), 컨택트 필름(100)을 포함한다.The probe unit 1 inspects an abnormality of each cell or the like in a test subject such as a display panel. That is, the probe unit 1 applies an electrical signal to the electrodes of the display panel and receives an output signal from the electrodes of the display panel. To this end, the probe unit 1 includes a PCB unit 300, a head block 200, and a contact film 100.

PCB부(300)는 디스플레이 패널과 같은 피검사 대상체의 각 셀 검사를 위한 전기 신호를 생성하여 본 발명의 컨택트 필름(100)에 제공한다. 즉, PCB부(300)는 피검사 대상체의 검사를 위한 송전 신호를 생성하여 컨택트 필름(100)의 비아홀 연결배선을 거쳐 범프에 전달하거나, 반대로 컨택트 필름(100)의 범프로부터 수신 신호를 수신한다.The PCB unit 300 generates an electrical signal for inspecting each cell of the object under test, such as a display panel, and provides the electrical signal to the contact film 100 of the present invention. That is, the PCB unit 300 generates a transmission signal for inspection of the object to be inspected and transmits the signal to the bump through the via hole connection wiring of the contact film 100, or, conversely, receives the received signal from the bump of the contact film 100. .

헤드 블록(200)은 컨택트 필름(100)의 범프가 적당한 물리적 압력으로 디스플레이 패널의 전극과 접촉하도록 컨택트 필름을 상하로 이동시키거나 일정 위치에 고정시킨다. 만약, 컨택트 필름이 별도의 블록 하우징에 장착되어 있다면, 헤드 블록은 블록 하우징을 상하 좌우로 이동시켜 디스플레이 패널의 전극에 컨택트 필름의 범프가 접촉될 수 있도록 한다.The head block 200 moves the contact film up and down or fixes it at a predetermined position so that the bumps of the contact film 100 come into contact with the electrodes of the display panel at an appropriate physical pressure. If the contact film is mounted in a separate block housing, the head block moves the block housing up, down, left and right so that bumps of the contact film may contact the electrodes of the display panel.

헤드 블록(200)에 장착되는 컨택트 필름은 디스플레이 패널의 전극과 접촉하는 범프를 구비하는데, 본 발명의 실시예는 이러한 범프의 상부면을 연마 처리하여 상부면의 거칠기를 제거한다.
The contact film mounted on the head block 200 has bumps in contact with the electrodes of the display panel. Embodiments of the present invention remove the roughness of the upper surfaces by polishing the upper surfaces of the bumps.

도 5는 본 발명의 실시예에 따른 컨택트 필름의 사시도를 도시한 그림이며, 도 6은 본 발명의 실시예에 따른 컨택트 필름을 Y방향에서 바라본 단면도를 도시한 그림이며, 도 7은 본 발명의 실시예에 따라 연마된 범프가 피검사 대상체의 전극에 접촉된 모습을 도시한 그림이다.5 is a view showing a perspective view of a contact film according to an embodiment of the present invention, Figure 6 is a view showing a cross-sectional view of the contact film according to an embodiment of the present invention in the Y direction, Figure 7 is a view of the present invention According to the exemplary embodiment, the bump polished according to the embodiment is in contact with the electrode of the object under test.

이하 설명에서는 컨택트 필름의 층 구조를 베이스층 및 커버층이라는 두개층으로 설명하겠으나, 더 많은 복합층 구조에서도 본 발명인 연마된 범프가 적용될 수 있을 것이다. 또한 이하 설명에서는 단일의 층을 관통하는 비아홀에 형성된 범프를 예로 들어 설명하겠으나, 단일의 층 이외에 복수의 층을 관통하는 비아홀에 형성된 범프의 경우에도 연마된 범프에 해당될 수 있을 것이다.In the following description, the layer structure of the contact film will be described as two layers, a base layer and a cover layer, but the polished bumps of the present invention may also be applied to more composite layer structures. In the following description, bumps formed in via holes penetrating a single layer will be described as examples, but bumps formed in via holes penetrating a plurality of layers in addition to a single layer may correspond to polished bumps.

컨택트 필름(100)은 절연체인 베이스층(110) 및 커버층(120)을 포함한다The contact film 100 includes a base layer 110 and a cover layer 120 which are insulators.

베이스층(110) 및 커버층(120)은 폴리이미드, 실리콘 등 콘택트 필름을 제조하는 기반이 되는 소재는 어떠한 것이라도 가능하다. 예를 들어, 폴리에틸렌 테레프탈레이트(polyethylene terephathalate:PET), 리퀴드 크리스탈 폴리머(liquid crystal polymer:LCP), 폴리 이미드(polyimide:PI) 중 하나인 고분자 중합체 플렉시블 필름이 적용될 수 있을 것이다. The base layer 110 and the cover layer 120 may be any material that is a base for manufacturing a contact film such as polyimide or silicon. For example, a polymer polymer flexible film which is one of polyethylene terephathalate (PET), liquid crystal polymer (LCP), and polyimide (PI) may be applied.

베이스층(110) 및 커버층(120) 각각은, X 방향의 가로길이와, Y 방향의 세로길이를 가져 X와 Y를 곱한 면적인 XY 면적을 가진다. 또한 복합층의 두께의 Z 방향을 고려할 때 복합층은 XYZ 부피를 가지게 된다. 이하에서는 X 방향, Y 방향, Z방향은 서로 직각된 방향을 그림의 예로 들어 설명한다.Each of the base layer 110 and the cover layer 120 has a horizontal length in the X direction and a vertical length in the Y direction, and has an area XY area multiplied by X and Y. Also, considering the Z direction of the thickness of the composite layer, the composite layer has an XYZ volume. Hereinafter, the X direction, the Y direction, and the Z direction will be described using examples of directions perpendicular to each other.

비아홀(B)은 베이스층(110)을 관통하여 복수개로 형성되며, 비아홀(B)의 내부에 전도체(131)가 충진된다. 상기 비아홀(B)은 원형으로 도시되어 있지만, 사각형, 마름모형 등 다양한 형태의 홀로서 구현할 수 있어 그 형태에 제한이 없다. 비아홀(B)은 Y 방향 상에서 복수개로 일렬로 정렬 배치되는데, Y 방향의 다른 라인상에 존재하는 범프 그룹들이 이격 배치되어 다수개 존재할 수 있다.
A plurality of via holes B may be formed through the base layer 110, and a conductor 131 may be filled in the via holes B. Although the via hole B is illustrated in a circular shape, the via hole B may be embodied as various types of holes, such as a quadrangle and a rhombus, and the shape of the via hole B is not limited. The via holes B are arranged in a row in a plurality in the Y direction, and a plurality of bump groups existing on different lines in the Y direction may be spaced apart from each other.

한편, 비아홀(B)에 채워지는 전도체(131) 및 돌출된 범프(132)는 동일 물질로서 전기 전도성이 좋으면서도 강성과 내마모성을 동시에 갖는 니켈(Ni), 코발트(Co), 니켈-코발트(Ni-Co), 구리(Cu) 중 어느 하나의 재질로 구현되는 것이 바람직하다. 또한 전도체(131)는 비아홀(B)을 충진하여 형성되므로, 가늘고 긴 형태의 전도체를 정밀하게 형성할 수 있다. 또한 전도체(131)는 비아홀(B) 내부의 접촉면과 밀착됨으로써 비아홀(B)의 내부 형상과 높이가 동일하며, 충분한 결합력 및 지지력이 확보되어, 범프에 가해지는 압력으로 전도체(131)가 베이스층(110)으로부터 이탈 또는 쓰러지는 것을 방지할 수 있다.Meanwhile, the conductors 131 and the protruding bumps 132 filled in the via holes B are nickel, nickel, cobalt, and nickel-cobalt having the same material as those having good electrical conductivity and stiffness and wear resistance. -Co) and copper (Cu) is preferably implemented in any one material. In addition, since the conductor 131 is formed by filling the via hole B, the conductor 131 may be precisely formed with an elongated shape. In addition, the conductor 131 is in close contact with the contact surface inside the via hole B, and thus has the same height as the inner shape of the via hole B, and a sufficient bonding force and supporting force are ensured, and the conductor 131 is formed on the base layer by the pressure applied to the bump. It is possible to prevent the departure or collapse from the 110.

비아홀을 채우는 전도체(131)는 일단과 타단을 가지는데, 전도체(131)의 일단은 베이스층(110)의 상면에서 노출된 단을 말하며, 전도체(131)의 타단은 베이스층의 바닥면에 노출된 단을 말한다. 여기에서 노출되었다는 의미는 제품 제조 완성 후에 외부로 전도체가 실제로 노출되었다는 것을 의미하는 것이 아니라 베이스층(110)을 관통하여 베이스층의 상면 및 하측면에서 노출되어 있다는 것을 의미한다.The conductor 131 filling the via hole has one end and the other end, and one end of the conductor 131 is an end exposed from the top surface of the base layer 110, and the other end of the conductor 131 is exposed to the bottom surface of the base layer. Says sweet dan. Exposed here does not mean that the conductor is actually exposed to the outside after the completion of the product manufacturing, it means that the exposed through the base layer 110 from the top and bottom of the base layer.

범프(132)는 전도체(131)와 연결되고 베이스층(131)의 상면에서 돌출되어 있으며, 이러한 돌출된 범프의 상부면이 경면 연마되어 있다. 즉, 범프(132)는 비아홀(B)을 채우는 전도체(131)의 일단이 베이스층(110)의 상면에서 연장 돌출되어 형성된다. 따라서 범프(132)는 비아홀(B)에 충진된 전도체(131)의 일부라 할 수 있다. 베이스층(110)의 상면에서 돌출되어 형성되는 범프(132)는 피검사 대상체 소자인 디스플레이 패널의 전극과 직접 접촉하여, PCB부로부터 전달받은 송신 신호를 비아홀 연결배선(140) 및 전도체(131)를 차례로 거쳐서 디스플레이 패널의 전극으로 전달한다. 또한 범프는 디스플레이 패널의 전극으로부터의 신호를 전달받아 전도체(131) 및 비아홀 연결배선(140)을 차례로 거쳐서 외부의 PCB부에 전달할 수 있다. 범프(132)는 전도체의 일부로서 전도체(131)와 동일한 재질로 구현될 수 있다. 또는 다른 실시예로서 범프를 전도체에 부가하여 형성할 경우 전도체(131)와 다른 전도성이 좋은 다른 재질의 금속이 사용될 수 있다.
The bump 132 is connected to the conductor 131 and protrudes from the upper surface of the base layer 131, and the upper surface of the protruding bump is mirror polished. That is, the bump 132 is formed by extending one end of the conductor 131 filling the via hole B from the top surface of the base layer 110. Therefore, the bump 132 may be referred to as a part of the conductor 131 filled in the via hole (B). The bump 132 protruding from the upper surface of the base layer 110 is in direct contact with an electrode of a display panel, which is an object under test, and transmits a transmission signal received from the PCB to the via hole connection wiring 140 and the conductor 131. After passing through to the electrode of the display panel. In addition, the bump may receive a signal from the electrode of the display panel and transmit the signal through the conductor 131 and the via hole connection wiring 140 in order to be transferred to the external PCB. The bump 132 may be formed of the same material as the conductor 131 as part of the conductor. Alternatively, in another embodiment, when bumps are formed in addition to a conductor, a metal having a different conductivity from that of the conductor 131 may be used.

비아홀 연결배선(140)은 베이스층(110)의 바닥면에 노출된 전도체의 타단과 외부의 PCB부를 전기적으로 연결시킨다. 비아홀 연결배선(140)은 Y 방향의 동일한 라인에 위치한 비아홀들의 각 전도체를 서로 연결시키는데, 즉, 동일한 범프 그룹(G)에 속하는 그룹원인 범프(132)들이 형성된 비아홀(B)들의 각 전도체의 타단을 베이스층(110)의 바닥면상에서 서로 연결시킨다. 따라서 비아홀 연결배선(140)은 베이스층의 바닥면 상에 위치하게 되기 때문에, 결과적으로 베이스층(110)의 아래에 적층된 커버층(120) 내부에 매립된 형태를 가진다. 비아홀 연결배선(160)은 범프 및 전도체와 동일한 재질로 구현되거나 전도성이 좋은 다른 재질의 금속이 사용될 수 있다.The via hole connection wiring 140 electrically connects the other end of the conductor exposed to the bottom surface of the base layer 110 and the external PCB. The via hole connecting line 140 connects each conductor of the via holes located in the same line in the Y direction to each other, that is, the other end of each conductor of the via holes B in which the bumps 132 which are group members belonging to the same bump group G are formed. Are connected to each other on the bottom surface of the base layer (110). Accordingly, since the via hole connection wiring 140 is positioned on the bottom surface of the base layer, the via hole connection wiring 140 is embedded in the cover layer 120 stacked below the base layer 110. The via hole connection wiring 160 may be made of the same material as the bump and the conductor or may be made of a metal having a different conductivity.

범프의 상부면(132a)은 연마에 의하여 거칠기가 제거된 상태를 가진다. 따라서 도 7에 도시한 바와 같이, 범프(132)의 상부면(132a)은 거칠기가 완전히 제거되거나 1Å ~ 100Å 내의 범위의 작은 거칠기를 가지도록 평평한 상태를 가지게 되어, 피검사 대상체의 전극(P)과의 접촉 면적을 최대로 할 수 있다. 따라서 피검사 대상체의 전극(P)과 컨택트 필름의 범프(132) 간에 저항을 감소시켜 전압 강하를 방지할 수 있다. 따라서 연마시켜 거칠기가 없는 범프를 전극에 접촉시켜 피대상체를 검사함으로써, 정확한 검사 측정이 이루어질 수 있다.The upper surface 132a of the bump has a state in which roughness is removed by polishing. Therefore, as shown in FIG. 7, the upper surface 132a of the bump 132 may have a flat state such that the roughness is completely removed or has a small roughness within a range of 1 mm to 100 mm, and thus, the electrode P of the object to be inspected. The contact area with can be maximized. Accordingly, the voltage drop may be prevented by reducing the resistance between the electrode P of the object under test and the bump 132 of the contact film. Therefore, by inspecting the object by polishing the bumps without roughness by contacting the electrodes, accurate inspection measurement can be made.

한편, 범프의 상부면(132a)을 연마시키는 방식은 다양한 방식이 있을 수 있는데, 경면 연마(bright polishing) 방식이 사용된 수 있다. 경면 연마는 소재의 표면을 균일하고 무지향적인 고경면 반사의 평활면으로 형성하는 것을 말하는 것으로서, 기계적 연마 방식과 화학적 연마 방식이 있다. 따라서 범프(132)의 상부면인 상부면(G)을 경면 연마에 의하여 거칠기가 제거된 경면(鏡面)으로 함으로써 얇고 반사율이 좋은 표면으로 할 수 있다.
Meanwhile, the top surface 132a of the bump may be polished in various ways, and a bright polishing method may be used. Mirror polishing refers to forming a surface of a material as a smooth, non-directional, high mirror reflective smooth surface, and includes a mechanical polishing method and a chemical polishing method. Therefore, by making the upper surface G which is the upper surface of the bump 132 into the mirror surface by which the roughness was removed by mirror polishing, it can be set as a thin and favorable reflectivity surface.

도 8은 본 발명의 실시예에 따라 컨택트 필름을 제조하는 과정을 도시한 도면이다.8 is a view illustrating a process of manufacturing a contact film according to an embodiment of the present invention.

이하 설명에서는 비아홀을 한 개 형성하여 비아홀 연결배선을 형성하는 과정을 도시하겠으나, 복수개의 비아홀을 형성하여 이들을 잇는 다수의 비아홀 연결배선이 형성되는 과정도 동일하게 진행될 것이다.In the following description, a process of forming a via hole connecting wiring by forming one via hole will be described. However, a process of forming a plurality of via holes and forming a plurality of via hole connecting wirings connecting them will also be performed.

우선, 도 8(a)에 도시한 바와 같이 절연체인 베이스층(110)을 마련한다. 절연체인 베이스층의 재질은 폴리이미드, 실리콘 등 콘택트 필름을 제조하는 기반이 되는 소재는 어떠한 것이라도 가능하다.First, as shown in Fig. 8A, a base layer 110 that is an insulator is provided. The material of the base layer, which is an insulator, may be any material that is a base for manufacturing a contact film such as polyimide or silicon.

그 후 도 8(b)에 도시한 바와 같이 베이스층(110)의 양면을 관통하는 비아홀(B)을 형성한다. 비아홀(B)의 형성은, 먼저 베이스층의 상부에 포토레지스트를 도포 및 현상하여 포토레지스트에 비아홀 패턴을 생성시킨 후, 베이스층을 플라즈마 식각하여 포토레지스트에 생성된 비아홀 패턴과 단면이 동일한 비아홀을 베이스층에 생성하고 잔여 포토레지스트를 제거한다. 이밖에 비아홀 생성에 있어 다른 방식이 적용될 수 있는데, 포토레지스트 패터닝 없이 베이스층 자체를 식각하여 비아홀을 형성할 수 있다.Thereafter, as illustrated in FIG. 8B, via holes B penetrating both surfaces of the base layer 110 are formed. The via hole B may be formed by first applying and developing a photoresist on the base layer to form a via hole pattern in the photoresist. Then, the base layer is plasma-etched to form a via hole having the same cross-section as the via hole pattern generated in the photoresist. The base layer is created and the remaining photoresist is removed. In addition, other methods may be applied to the generation of the via holes. Via holes may be formed by etching the base layer itself without photoresist patterning.

비아홀(B)의 내부에는 도 8(c)에 도시한 바와 같이, 전도체(131)가 충진된다. 따라서 충진된 전도체(131)의 일단(131a)이 베이스층(110)의 상면에 노출되고, 전도체(131)의 타단(131b)이 베이스층의 바닥면에 노출되게 된다. 전도체(131)는 전기전도성이 좋으면서도 강성과 내마모성을 동시에 갖는 니켈-코발트(Ni-Co), 니켈(Ni), 구리(Cu) 및 이들의 합금 중 어느 하나의 재질로 구현하는 것이 바람직하며, 이밖에 전도성이 좋은 다른 재질의 전도체가 사용될 수 있다.The conductor 131 is filled in the via hole B, as shown in FIG. 8C. Accordingly, one end 131a of the filled conductor 131 is exposed to the top surface of the base layer 110, and the other end 131b of the conductor 131 is exposed to the bottom surface of the base layer. The conductor 131 may be made of any one of nickel-cobalt (Ni-Co), nickel (Ni), copper (Cu), and alloys thereof having good electrical conductivity and stiffness and wear resistance. In addition, other conductive materials may be used.

비아홀을 전도체(131)로 충진한 후, 도 8(d)에 도시한 바와 같이 비아홀(B)내의 전도체의 타단(131)을 연결시킨 비아홀 연결배선(140)을 베이스층(110)의 바닥면에 형성하는 비아홀 연결배선 형성 과정을 가진다. 비아홀 연결배선 형성 과정은 별도의 세부 단계 도면을 도시하지 않았지만 다양한 방식으로 형성될 수 있다. 예를 들어, 전도체로 충진된 비아홀을 가지는 베이스층(110)의 바닥면을 전도 물질로 코팅하고, 전도 물질로 코팅된 바닥면에 포토레지스트를 도포한다. 포토레지스트를 마스크 현상하여 비아홀들을 연결시킬 비아홀 연결배선 영역과 비아홀 영역을 패터닝한다. 그 후 비아홀 연결배선 영역과 비아홀 영역을 남기고 나머지 전도 물질을 제거함으로써 전도성을 가지는 비아홀 연결배선을 베이스층의 바닥면에 형성할 수 있다.After filling the via hole with the conductor 131, as shown in FIG. 8 (d), the via hole connecting wire 140 connecting the other end 131 of the conductor in the via hole B is connected to the bottom surface of the base layer 110. It has a process of forming via hole connecting wirings formed in the process. The process of forming the via hole connection wirings may be formed in various ways although not shown in the detailed step drawings. For example, the bottom surface of the base layer 110 having a via hole filled with a conductor is coated with a conductive material, and a photoresist is applied to the bottom surface coated with the conductive material. The photoresist is masked to pattern the via hole connection wiring region and the via hole region to connect the via holes. Thereafter, the via hole connecting wiring having conductivity can be formed on the bottom surface of the base layer by leaving the via hole connecting wiring region and the via hole region and removing the remaining conductive material.

비아홀 연결배선을 형성한 후에는, 도 8(e)에 도시한 바와 같이 베이스층(110)의 바닥면 및 비아홀 연결배선을 절연체인 커버층(120)으로 덮는 커버층 형성 과정을 가진다. 커버층(120)의 재질은 폴리이미드, 실리콘 등 콘택트 필름을 제조하는 기반이 되는 소재는 어떠한 것이라도 가능하다. 예를 들어, 폴리에틸렌 테레프탈레이트(polyethylene terephathalate:PET), 리퀴드 크리스탈 폴리머(liquid crystal polymer:LCP), 폴리 이미드(polyimide:PI) 중 하나인 고분자 중합체 플렉시블 필름이 적용될 수 있을 것이다. 이밖에 커버층(120)은 필름 형태가 아니라 베이스층의 바닥면을 도포하고 건조함으로써 형성할 수 있는데, 에폭시(epoxy)계, 페놀(phenol)계, 폴리이미드(polyimides)계, BCB(benzocyclobutene)계, PBO(piperonyl butoxide)계 및 실록산(siloxane) 등의 액상 감광성 폴리머 또는 액상 비감광성 폴리머를 베이스층의 바닥면에 도포하고 건조하여 형성할 수 있다.After the via hole connecting wiring is formed, a cover layer forming process is performed to cover the bottom surface of the base layer 110 and the via hole connecting wiring with the cover layer 120 which is an insulator, as shown in FIG. The material of the cover layer 120 may be any material that is a base for manufacturing a contact film such as polyimide or silicon. For example, a polymer polymer flexible film which is one of polyethylene terephathalate (PET), liquid crystal polymer (LCP), and polyimide (PI) may be applied. In addition, the cover layer 120 may be formed by applying and drying the bottom surface of the base layer, not in the form of a film. A liquid photosensitive polymer or a liquid non-photosensitive polymer such as PBO (piperonyl butoxide) and siloxane may be formed on the bottom surface of the base layer and dried.

베이스층(110)의 바닥면에 커버층(120)을 형성한 후에는, 전도체의 일단(131a)을 베이스층의 상면에서 돌출시켜 연마한 상부면을 가지는 범프를 형성하는 범프 형성 과정을 가진다. 베이스층(110)의 상면에 전도체를 돌출시켜 범프를 형성하는데, 돌출된 범프의 상부면을 연마시켜 거칠기가 없는 상태를 가지도록 한다. 거칠기를 제거한 상부면을 가짐으로써, 피검사 대상체인 디스플레이 패널의 전극과 접촉하는 범프의 상부면간에 완벽하게 접촉이 이루어져 접촉면적을 최대로 할 수 있다.After the cover layer 120 is formed on the bottom surface of the base layer 110, a bump forming process of forming a bump having an upper surface polished by protruding one end 131a from the upper surface of the base layer is performed. A conductor is formed on the top surface of the base layer 110 to form bumps. The top surface of the bumps is polished to have a roughness. By having the upper surface removed from the roughness, contact between the upper surfaces of the bumps in contact with the electrodes of the display panel as the object to be inspected can be completely made to maximize the contact area.

연마하는 방식으로서 베이스층(110)에서 먼저 전도체를 돌출시켜 범프를 형성한 후 돌출된 범프의 상부면을 연마시킬 수 있다. 그런데, 베이스층 전체 면적 중에서 범프의 상부면만을 부분적으로 연마하여야 하기 때문에 공정 어려움이 있다. 또한, 베이스층에서 전도체를 돌출시켜 범프를 형성한 후 범프의 상부면을 기계적 연마할 경우, 비아홀이 형성되지 않은 베이스층의 상면의 다른 영역 역시 연마 공정을 거치게 되어 다른 영역이 훼손될 우려가 있다.As a method of polishing, a bump may be formed by protruding a conductor from the base layer 110 first, and then the upper surface of the protruding bump may be polished. However, there is a process difficulty because only the upper surface of the bump must be partially polished in the entire base layer area. In addition, when mechanically polishing the upper surface of the bump after protruding a conductor from the base layer to form a bump, other regions of the upper surface of the base layer on which no via holes are formed may also undergo a polishing process, which may damage other regions. .

이러한 문제를 해결하기 위하여 본 발명의 실시예는 전도체를 베이스층에서 돌출시키기 전에 먼저 베이스층의 상면 전체와 전도체의 일단을 함께 연마 처리하고, 연마 처리하고 난 그 후에 전도체를 돌출시켜 범프를 형성하도록 한다. 베이스층의 상면 전체를 연마 처리한 후 범프를 형성함으로써, 부분적인 연마를 해야 하는 불편을 해소하고 아울러 베이스층의 상면 훼손을 방지할 수 있다.In order to solve this problem, an embodiment of the present invention is to polish the entire upper surface of the base layer and one end of the conductor together before protruding the conductor from the base layer, and then polish the conductor to protrude the conductor to form a bump. do. By forming the bumps after polishing the entire upper surface of the base layer, the inconvenience of partial polishing can be eliminated and the damage to the upper surface of the base layer can be prevented.

이러한 연마 후 범프를 형성하는 범프 형성 과정을 도 8(f) ~ 도 8(i)와 함께 상술한다.The bump forming process of forming the bump after polishing will be described in detail with reference to FIGS. 8 (f) to 8 (i).

상술하면, 베이스층(110)의 바닥면에 커버층(120)을 형성한 후에 도 8(f)에 도시한 바와 같이, 베이스층(110)의 상면 전체를 연마하는 과정을 가진다. 이때, 베이스층(110)의 상면 전체가 연마됨으로 인하여 베이스층의 비아홀에 충진되어 상면에 노출된 전도체의 일단(131a) 역시 베이스층의 상면과 동시에 연마된다. 베이스층(131)의 상면 전체에 대한 연마로 인하여 전도체(131)의 일단(131a) 역시 연마되어 전도체의 일단의 표면의 거칠기가 제거된다. 참고로 이렇게 연마되는 전도체의 일단은, 나중에 범프의 상부면에 해당된다.In detail, after the cover layer 120 is formed on the bottom surface of the base layer 110, as shown in FIG. 8F, the entire upper surface of the base layer 110 may be polished. At this time, since the entire upper surface of the base layer 110 is polished, one end 131a of the conductor filled in the via hole of the base layer and exposed on the upper surface is also polished simultaneously with the upper surface of the base layer. Due to the polishing of the entire upper surface of the base layer 131, one end 131a of the conductor 131 is also polished to remove the roughness of the surface of one end of the conductor. One end of the conductor thus polished corresponds to the upper surface of the bump later.

상기의 연마는, 다양한 방식이 적용될 수 있는데, 경면 연마(bright polishing) 방식이 사용된 수 있다. 경면 연마는 소재의 표면을 균일하고 무지향적인 고경면 반사의 평활면으로 형성하는 것을 말하는 것으로서, 기계적 연마 방식과 화학적 연마 방식이 있다. 따라서 범프의 상부면을 경면 연마에 의하여 거칠기가 제거된 경면(鏡面)으로 함으로써 얇고 반사율이 좋은 표면으로 할 수 있다.In the above polishing, various methods may be applied, and a bright polishing method may be used. Mirror polishing refers to forming a surface of a material as a smooth, non-directional, high mirror reflective smooth surface, and includes a mechanical polishing method and a chemical polishing method. Therefore, by making the upper surface of the bump into a mirror surface whose roughness has been removed by mirror polishing, a thin and good reflectance surface can be obtained.

베이스층의 상면 전체의 연마가 이루어지고 난 후, 도 8(g)에 도시한 바와 같이 비아홀에 충진된 전도체의 일단(131a)만을 도금 처리하여, 전도체의 일단(131a)에 덧도금(150)을 형성한다. 덧도금은 보호층의 역할을 수행한다. 이는 연마된 전도체의 일단(131a)이 거칠기가 제거된 경면(鏡面)을 가지게 되고, 덧도금(150)은 이러한 경면 형태를 띠는 전도체의 일단을 보호할 수 있다. 덧도금(150)은 구리(Cu) 등과 같은 금속 성분을 이용하여 도금 처리되어 보호층 역할을 하게 된다.After polishing of the entire upper surface of the base layer, as shown in FIG. 8 (g), only one end 131a of the conductor filled in the via hole is plated to coat the one end 131a of the conductor. To form. Overplating acts as a protective layer. This has one end 131a of the polished conductor having a mirror surface from which roughness is removed, and the overcoating 150 may protect one end of the conductor having such a mirror shape. The overcoat 150 is plated using a metal component such as copper (Cu) to serve as a protective layer.

덧도금 형성 후에는, 도 8(h)에 도시한 바와 같이 전도체(131)의 일부를 베이스층(110)의 상면에서 돌출시켜 범프(132)를 형성하는 과정을 가진다.After the over-plating is formed, a part of the conductor 131 is protruded from the upper surface of the base layer 110 as shown in FIG. 8 (h) to form a bump 132.

즉, 비아홀의 전도체에서 돌출된 구조의 전도성의 범프의 형성은, 전도체를 제외한 베이스층(110)을 일정 깊이로 식각하여 범프(132)를 형성할 수 있다. 식각 깊이는 베이스층(110)의 Z 방향의 전체 두께에서 반(1/2)의 두께를 식각함으로써, 전도체(131)가 베이스층(110)에서 돌출되어 범프(132)로서 기능할 수 있도록 한다.That is, in the formation of the conductive bumps protruding from the conductors of the via holes, the bumps 132 may be formed by etching the base layer 110 except the conductors to a predetermined depth. The etching depth etches a half (1/2) of the thickness of the base layer 110 in the total thickness in the Z direction, so that the conductor 131 protrudes from the base layer 110 to function as the bump 132. .

범프(132)를 돌출시켜 형성한 후에는, 도 8(i)에 도시한 바와 같이 범프의 상부면에 형성된 덧도금(150)을 제거하는 과정을 가진다. 덧도금(150)을 제거함으로써, 범프의 상부면은 거칠기 제거된 경면(鏡面)을 가지게 되어, 피검사 대상체의 전극과의 접촉 면적을 최대로 하여 정확한 측정이 이루어질 수 있다.After the bumps 132 are formed to protrude, the overcoat 150 formed on the upper surface of the bumps is removed as shown in FIG. 8 (i). By removing the overcoat 150, the upper surface of the bump has a mirror surface with roughness removed, so that an accurate measurement can be made by maximizing a contact area with the electrode of the object under test.

한편, 도 9는 연마를 미실시한 범프의 상부면과 본 발명의 실시예에 따라 연마를 실시한 범프의 상부면을 촬영한 확대 사진이다. 도 9(a)에 도시한 바와 같이 연마를 실시하지 않은 범프의 상부면을 나타낸 사진이며, 도 9(b)는 범프의 상부면을 연마하여 거칠기 제거된 평평한 면을 가진 모습을 나타낸 사진이다.
9 is an enlarged photograph of an upper surface of a bump that has not been polished and an upper surface of a bump that has been polished according to an embodiment of the present invention. As shown in Figure 9 (a) is a photograph showing the upper surface of the bump that has not been polished, Figure 9 (b) is a photograph showing a state having a flat surface is roughened by polishing the upper surface of the bump.

한편, 도 2와 같은 종래의 프로브 유닛의 경우 범프는 전도체와 동일 재질로 이루어져, 니켈(Ni), 코말트(Co), 니켈-코발트(Ni-Co), 구리(Cu) 및 이들의 합금 중 어느 하나의 재질로 구현된다. 그런데 이러한 재질을 갖는 범프의 경우 거칠어진 표면의 접촉 저항에 의하여 정확한 측정이 이루어질 수 없다. 이를 개선하기 위하여 도 8(f)에 도시한 바와 같이 범프 표면을 경면 연마를 하였다.Meanwhile, in the conventional probe unit as shown in FIG. 2, the bumps are made of the same material as the conductor, and among nickel (Ni), cobalt (Co), nickel-cobalt (Ni-Co), copper (Cu), and alloys thereof. It is implemented with either material. However, in the case of a bump having such a material, accurate measurement cannot be made due to the contact resistance of the roughened surface. In order to improve this, the bump surface was mirror polished as shown in FIG. 8 (f).

그런데 본 발명의 다른 실시예는 경면 연마없이 범프의 상부면에 전도성이 더 좋은 재질로 이루어진 2차 범프를 부가하여 접촉(contact) 저항을 감소시키도록 구현할 수 있다. 즉, 도 10에 도시한 바와 같이, 돌출된 범프(132)의 상부면에 전도성이 더 좋은 2차 범프(160)를 부가함으로써 접촉 저항을 감소시킬 수 있다. 전도체(131) 및 범프(132)의 재질과 다른 전도성 좋은 2차 범프(160)를 부가하여 전도성을 시킬 수 있다. 예를 들어, 전도체(131) 및 범프(132)는 니켈(Ni), 코말트(Co), 니켈-코발트(Ni-Co), 구리(Cu) 및 이들의 합금 중 어느 하나의 재질로 구현되며, 2차 범프(160)는 금(Au), 로듐(Rh), 팔라듐(Pd), 백금(Pt), 루테늄(Ru) 및 이들의 합금 중 어느 하나의 재질로 구현되어 접촉 저항을 감소시킬 수 있다.
However, another embodiment of the present invention may be implemented to reduce contact resistance by adding a secondary bump made of a material having better conductivity to the upper surface of the bump without mirror polishing. That is, as shown in FIG. 10, the contact resistance may be reduced by adding the secondary bumps 160 having higher conductivity to the upper surface of the protruding bumps 132. The conductive secondary bumps 160 that are different from the materials of the conductors 131 and the bumps 132 may be added to conduct conductivity. For example, the conductor 131 and the bump 132 may be formed of any one of nickel (Ni), cobalt (Co), nickel-cobalt (Ni-Co), copper (Cu), and alloys thereof. The secondary bumps 160 may be formed of any one of gold (Au), rhodium (Rh), palladium (Pd), platinum (Pt), ruthenium (Ru), and alloys thereof to reduce contact resistance. have.

도 11은 본 발명의 실시예에 따라 2차 범프가 형성된 컨택트 필름을 제조하는 과정을 도시한 도면이다.FIG. 11 is a view illustrating a process of manufacturing a contact film having secondary bumps according to an embodiment of the present invention.

우선, 도 11(a)에 도시한 바와 같이 절연체인 베이스층(110)을 마련한다. 절연체인 베이스층의 재질은 폴리이미드, 실리콘 등 콘택트 필름을 제조하는 기반이 되는 소재는 어떠한 것이라도 가능하다.First, as shown in Fig. 11A, a base layer 110 that is an insulator is provided. The material of the base layer, which is an insulator, may be any material that is a base for manufacturing a contact film such as polyimide or silicon.

그 후 도 11(b)에 도시한 바와 같이 베이스층(110)의 양면을 관통하는 비아홀(B)을 형성한다. 비아홀(B)의 형성은, 먼저 베이스층의 상부에 포토레지스트를 도포 및 현상하여 포토레지스트에 비아홀 패턴을 생성시킨 후, 베이스층을 플라즈마 식각하여 포토레지스트에 생성된 비아홀 패턴과 단면이 동일한 비아홀을 베이스층에 생성하고 잔여 포토레지스트를 제거한다. 이밖에 비아홀 생성에 있어 다른 방식이 적용될 수 있는데, 포토레지스트 패터닝 없이 베이스층 자체를 식각하여 비아홀을 형성할 수 있다.Thereafter, as shown in FIG. 11B, a via hole B penetrating both surfaces of the base layer 110 is formed. The via hole B may be formed by first applying and developing a photoresist on the base layer to form a via hole pattern in the photoresist. Then, the base layer is plasma-etched to form a via hole having the same cross-section as the via hole pattern generated in the photoresist. It is created in the base layer and the remaining photoresist is removed. In addition, other methods may be applied to the generation of the via holes. Via holes may be formed by etching the base layer itself without photoresist patterning.

비아홀(B)의 내부에는 도 11(c)에 도시한 바와 같이, 전도체(131) 및 2차 범프(160)가 순차적으로 충진된다. 전도체(131)를 비아홀(B)의 일정 높이 까지 충진한 후 나머지 비아홀 공간에 2차 범프(160)를 충진하여 비아홀(B) 전체를 순차적으로 채운다. 따라서 충진된 2차 범프(160)의 일단(160a)이 베이스층(110)의 상면에 노출되고, 전도체(131)의 타단(131b)이 베이스층의 바닥면에 노출되게 된다. 전도체(131)는 전기전도성이 좋으면서도 강성과 내마모성을 동시에 갖는 니켈-코발트(Ni-Co), 니켈(Ni), 구리(Cu) 및 이들의 합금 중 어느 하나의 재질로 구현하는 것이 바람직하며, 이밖에 전도성이 좋은 다른 재질의 전도체가 사용될 수 있다. 또한 2차 범프(160)는 금(Au), 로듐(Rh), 팔라듐(Pd), 백금(Pt), 루테늄(Ru) 및 이들의 합금 중 어느 하나의 재질로 구현될 수 있다.Inside the via hole B, as illustrated in FIG. 11C, the conductor 131 and the secondary bumps 160 are sequentially filled. After filling the conductor 131 to a predetermined height of the via hole B, the second bump 160 is filled in the remaining via hole space to sequentially fill the entire via hole B. Accordingly, one end 160a of the filled secondary bumps 160 is exposed to the top surface of the base layer 110, and the other end 131b of the conductor 131 is exposed to the bottom surface of the base layer. The conductor 131 may be made of any one of nickel-cobalt (Ni-Co), nickel (Ni), copper (Cu), and alloys thereof having good electrical conductivity and stiffness and wear resistance. In addition, other conductive materials may be used. In addition, the secondary bumps 160 may be formed of any one material of gold (Au), rhodium (Rh), palladium (Pd), platinum (Pt), ruthenium (Ru), and alloys thereof.

비아홀을 전도체(131) 및 2차 범프(160)으로 순차 충진한 후, 도 11(d)에 도시한 바와 같이 비아홀(B)내의 전도체의 타단(131)을 연결시킨 비아홀 연결배선(140)을 베이스층(110)의 바닥면에 형성하는 비아홀 연결배선 형성 과정을 가진다. 비아홀 연결배선 형성 과정은 별도의 세부 단계 도면을 도시하지 않았지만 다양한 방식으로 형성될 수 있다.After the via hole is sequentially filled with the conductor 131 and the secondary bumps 160, the via hole connecting wiring 140 connecting the other end 131 of the conductor in the via hole B is shown in FIG. 11 (d). The via hole connecting wiring is formed on the bottom surface of the base layer 110. The process of forming the via hole connection wirings may be formed in various ways although not shown in the detailed step drawings.

비아홀 연결배선을 형성한 후에는, 도 11(e)에 도시한 바와 같이 베이스층(110)의 바닥면 및 비아홀 연결배선을 절연체인 커버층(120)으로 덮는 커버층 형성 과정을 가진다. 커버층(120)의 재질은 폴리이미드, 실리콘 등 콘택트 필름을 제조하는 기반이 되는 소재는 어떠한 것이라도 가능하다.After the via hole connection wiring is formed, as shown in FIG. 11E, the bottom layer of the base layer 110 and the via hole connection wiring are covered with the cover layer 120 which is an insulator. The material of the cover layer 120 may be any material that is a base for manufacturing a contact film such as polyimide or silicon.

베이스층(110)의 바닥면에 커버층(120)을 형성한 후에는, 도 11(f)에 도시한 바와 같이 전도체(131)의 일부를 베이스층의 상면에서 돌출시켜 범프(132)를 형성하며, 또한 2차 범프(160)을 베이스층의 상면에서 돌출시키는 과정을 가진다.After the cover layer 120 is formed on the bottom surface of the base layer 110, as illustrated in FIG. 11F, a part of the conductor 131 is protruded from the top surface of the base layer to form the bump 132. And, it has a process of protruding the secondary bumps 160 from the upper surface of the base layer.

베이스층(110)에서 돌출된 전도성의 범프 및 2차 범프의 형성은, 전도체(131) 및 2차 범프(160)를 제외한 베이스층(110)을 일정 깊이로 식각하여 범프(132) 및 2범 범프(160)를 돌출시킬 수 있다. 식각 깊이는 베이스층(110)의 Z 방향의 전체 두께에서 반(1/2)의 두께를 식각함으로써, 전도체(131) 및 2차 범프(160)가 베이스층(110)에서 돌출되어 범프(132) 및 2차 범프(160)로서 기능할 수 있도록 한다.
The formation of the conductive bumps and the secondary bumps protruding from the base layer 110 may be performed by etching the base layer 110 except the conductors 131 and the secondary bumps 160 to a predetermined depth, thereby forming the bumps 132 and the second bumps. The bumps 160 may protrude. The etching depth etches a half (1/2) of the thickness of the base layer 110 in the total thickness in the Z direction, whereby the conductor 131 and the secondary bumps 160 protrude from the base layer 110 to bump 132. ) And secondary bumps 160.

본 발명의 실시예는 범프(132) 및 2차 범프(160)가 베이스층(110)에서 돌출되는 것을 실시예로 들었으나 필요에 따라 2차 범프(160) 또는 2차 범프(160)의 일부만을 베이스층(110)에서 돌출하는 것도 가능하다.In the embodiment of the present invention, the bump 132 and the secondary bumps 160 are protruded from the base layer 110. However, only the portions of the secondary bumps 160 or the secondary bumps 160 are needed as needed. It is also possible to protrude from the base layer (110).

또한 본 발명의 실시예에 2차 범프(160)의 상부면에 대해서 경면 연마 과정을 부가하여 접촉(contact) 저항을 더욱 감소시킬 수 있다. 이를 위해 도 11(f)와 같이 전도체(131)의 일부인 범프(132) 및 2차 범프(160)를 베이스층(110)의 상면에 돌출시키는 과정은, 베이스층(110)의 상면 및 2차 범프의 일단을 연마시키는 과정과, 2차 범프의 일단만을 도금 처리한 덧도금을 형성하는 과정과, 전도체의 일부 및 2차 범프의 일단을 베이스층의 상면에서 돌출시키는 과정과, 덧도금을 제거하는 과정을 가진다. 상기에서 설명한 이러한 실시예는 도 8의 범프(132)의 경면 연마 과정과 동일하므로 자세한 설명은 생략한다.In addition, the contact resistance may be further reduced by adding a mirror polishing process to the upper surface of the secondary bumps 160 in the embodiment of the present invention. To this end, the process of protruding the bumps 132 and the secondary bumps 160, which are part of the conductor 131, to the upper surface of the base layer 110, as shown in FIG. 11 (f), is the upper surface and the secondary of the base layer 110. Grinding one end of the bump, forming an overcoated plated with only one end of the secondary bump, protruding part of the conductor and one end of the secondary bump from the upper surface of the base layer, and removing the overplating To have a process. Since this embodiment described above is the same as the mirror polishing process of the bump 132 of FIG. 8, a detailed description thereof will be omitted.

본 발명을 첨부 도면과 전술된 바람직한 실시예를 참조하여 설명하였으나, 본 발명은 그에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명을 다양하게 변형 및 수정할 수 있다.Although the present invention has been described with reference to the accompanying drawings and the preferred embodiments described above, the present invention is not limited thereto but is limited by the following claims. Accordingly, those skilled in the art will appreciate that various modifications and changes may be made thereto without departing from the spirit of the following claims.

100:컨택트 필름 110:베이스층
120:커버층 131:전도체
132:범프 140:비아홀 연결배선
100: contact film 110: base layer
120: cover layer 131: conductor
132: bump 140: via hole connecting wiring

Claims (16)

삭제delete 삭제delete 삭제delete 복수개의 비아홀을 포함하는 베이스층;
전도체가 충진된 비아홀;
상기 전도체와 연결되어 전도체와 동일 재질로 이루어져 상기 베이스층의 상면에서 돌출된 범프;
상기 전도체 및 범프와 다른 재질로 이루어져 상기 범프의 상부면에 마련된 2차 범프;
상기 베이스층의 바닥면에 노출된 전도체와 연결된 비아홀 연결배선;
을 포함하는 컨택트 필름.
A base layer including a plurality of via holes;
Via holes filled with conductors;
A bump connected to the conductor and made of the same material as the conductor to protrude from an upper surface of the base layer;
A secondary bump made of a material different from the conductor and the bump and provided on an upper surface of the bump;
A via hole connecting wiring connected to the conductor exposed on the bottom surface of the base layer;
Contact film comprising a.
청구항 4에 있어서, 상기 전도체 및 범프의 재질은 니켈(Ni), 코말트(Co), 니켈-코발트(Ni-Co), 구리(Cu) 및 이들의 합금 중 어느 하나의 재질로 구현되며, 상기 2차 범프는 금(Au), 로듐(Rh), 팔라듐(Pd), 백금(Pt), 루테늄(Ru) 및 이들의 합금 중 어느 하나의 재질로 구현된 컨택트 필름.The material of claim 4, wherein the conductor and the bump are made of one of nickel (Ni), cobalt (Co), nickel-cobalt (Ni-Co), copper (Cu), and alloys thereof. The secondary bumps are contact films made of any one of gold (Au), rhodium (Rh), palladium (Pd), platinum (Pt), ruthenium (Ru), and alloys thereof. 청구항 5에 있어서, 상기 2차 범프는 경면 연마된 상부면을 가짐을 특징으로 하는 컨택트 필름.The contact film of claim 5, wherein the secondary bumps have a mirror polished top surface. 청구항 6에 있어서, 상기 2차 범프의 상부면은, 경면 연마에 의하여 1Å ~ 100Å 범위의 거칠기를 가짐을 특징으로 하는 컨택트 필름.The contact film according to claim 6, wherein the upper surface of the secondary bumps has a roughness in the range of 1 Pa to 100 Pa by mirror polishing. 청구항 4 내지 청구항 7 중에서 어느 하나의 청구항으로 기재된 컨택트 필름이 장착되어 피검사 대상체의 이상 유무를 검사하는 프로브 유닛.A probe unit to which the contact film according to any one of claims 4 to 7 is mounted to inspect an abnormality of an object under test. 청구항 4 내지 청구항 7 중에서 어느 하나의 청구항으로 기재된 컨택트 필름;
상기 컨택트 필름의 범프가 피검사 대상체의 전극과 접촉하도록 상기 컨택트 필름을 상하로 이동시키거나 일정 위치에 고정시키는 헤드 블록;
피검사 대상체의 검사를 위한 송전 신호를 생성하여 상기 컨택트 필름의 범프에 전달하거나, 상기 컨택트 필름의 범프로부터 수신 신호를 수신하는 PCB부;
를 포함하는 프로브 유닛.
The contact film of any one of Claims 4-7;
A head block for moving the contact film up and down or fixing it at a predetermined position such that the bump of the contact film contacts the electrode of the object under test;
A PCB unit generating a transmission signal for inspecting an object to be inspected and transmitting the signal to the bump of the contact film or receiving a received signal from the bump of the contact film;
Probe unit comprising a.
절연체인 베이스층을 마련하고 상기 베이스층을 관통하는 복수의 비아홀들을 형성하는 과정;
상기 비아홀들을 전도체로 각각 충진하여, 충진된 전도체의 일단이 상기 베이스층의 상면에 노출되고, 상기 전도체의 타단이 베이스층의 바닥면에 노출되는 과정;
비아홀에 충진된 전도체의 타단을 연결시킨 비아홀 연결배선을 상기 베이스층의 바닥면에 형성하는 과정;
상기 베이스층의 바닥면 및 상기 비아홀 연결배선을 절연체인 커버층으로 덮는 과정;
상기 전도체의 타단을 상기 베이스층의 상면에서 돌출시켜 범프를 형성하며, 연마한 상부면을 가지는 범프를 형성하는 범프 형성 과정;
을 포함하며, 상기 범프 형성 과정은,
상기 베이스층의 상면 및 상기 전도체의 일단을 연마시키는 과정;
상기 전도체의 일단만을 도금 처리한 덧도금을 형성하는 과정;
상기 전도체의 일단을 상기 베이스층의 상면에서 돌출시켜 범프를 형성하는 과정;
상기 덧도금을 제거하는 과정;
을 포함하는 컨택트 필름 제조 방법.
Providing a base layer that is an insulator and forming a plurality of via holes penetrating the base layer;
Filling each of the via holes with a conductor so that one end of the filled conductor is exposed to the top surface of the base layer and the other end of the conductor is exposed to the bottom surface of the base layer;
Forming a via hole connecting wiring connecting the other end of the conductor filled in the via hole on the bottom surface of the base layer;
Covering the bottom surface of the base layer and the via hole connection wiring with a cover layer which is an insulator;
A bump forming process of forming a bump by protruding the other end of the conductor from an upper surface of the base layer, and forming a bump having a polished upper surface;
To include, the bump forming process,
Polishing an upper surface of the base layer and one end of the conductor;
Forming an overcoating obtained by plating only one end of the conductor;
Protruding one end of the conductor from an upper surface of the base layer to form a bump;
Removing the overcoat;
Method for producing a contact film comprising a.
삭제delete 청구항 10에 있어서, 상기 베이스층의 상면에서 돌출시키는 것은,
상기 덧도금된 상기 전도체의 일단을 제외한 베이스층의 영역을 식각하여 제거하며, 베이스층 두께의 반을 식각하여 제거하는 컨택트 필름 제조 방법.
The method of claim 10, wherein protruding from the upper surface of the base layer,
And removing an area of the base layer except one end of the over-plated conductor by etching and removing half of the thickness of the base layer by etching.
청구항 12에 있어서, 상기 덧도금은 구리(Cu) 재질로 도금 처리하는 컨택트 필름 제조 방법.The method of claim 12, wherein the overcoat is plated with a copper (Cu) material. 청구항 10, 청구항 12, 청구항 13 중 어느 하나의 항에 있어서, 상기 연마는 경면 연마를 수행하는 컨택트 필름 제조 방법.The method according to any one of claims 10, 12, 13, wherein the polishing is mirror polishing. 절연체인 베이스층을 마련하고 상기 베이스층을 관통하는 복수의 비아홀들을 형성하는 과정;
상기 비아홀내에 전도체 및 2차 범프로 순차 충진하여, 충진된 2차 범프가 상기 베이스층의 상면에 노출되고, 상기 전도체가 베이스층의 바닥면에 노출되는 과정;
비아홀에 충진된 전도체을 연결시킨 비아홀 연결배선을 상기 베이스층의 바닥면에 형성하는 과정;
상기 베이스층의 바닥면 및 상기 비아홀 연결배선을 절연체인 커버층으로 덮는 과정;
상기 전도체의 일부 및 2차 범프를 상기 베이스층의 상면에서 돌출시키는 과정;
을 포함하는 컨택트 필름 제조 방법.
Providing a base layer that is an insulator and forming a plurality of via holes penetrating the base layer;
Filling the via hole sequentially with a conductor and a secondary bump so that the filled secondary bump is exposed to the top surface of the base layer and the conductor is exposed to the bottom surface of the base layer;
Forming a via hole connecting wiring connecting the conductor filled in the via hole on the bottom surface of the base layer;
Covering the bottom surface of the base layer and the via hole connection wiring with a cover layer which is an insulator;
Protruding a portion of the conductor and the secondary bumps from the upper surface of the base layer;
Method for producing a contact film comprising a.
청구항 15에 있어서, 상기 전도체의 일부 및 2차 범프를 상기 베이스층의 상면에 돌출시키는 과정은,
상기 베이스층의 상면 및 상기 2차 범프의 일단을 연마시키는 과정;
상기 2차 범프의 일단만을 도금 처리한 덧도금을 형성하는 과정;
상기 전도체의 일부 및 2차 범프의 일단을 상기 베이스층의 상면에서 돌출시키는 과정;
상기 덧도금을 제거하는 과정;
을 포함하는 컨택트 필름 제조 방법.
The process of claim 15, wherein the protruding part of the conductor and the secondary bumps on the upper surface of the base layer is performed.
Polishing an upper surface of the base layer and one end of the secondary bumps;
Forming an overcoating obtained by plating only one end of the secondary bumps;
Protruding a portion of the conductor and one end of the secondary bump from the top surface of the base layer;
Removing the overcoat;
Method for producing a contact film comprising a.
KR1020130032133A 2013-03-26 2013-03-26 Apparatus for contact film and method for manufacturing the same KR101279951B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130032133A KR101279951B1 (en) 2013-03-26 2013-03-26 Apparatus for contact film and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130032133A KR101279951B1 (en) 2013-03-26 2013-03-26 Apparatus for contact film and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR101279951B1 true KR101279951B1 (en) 2013-07-05

Family

ID=48996168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130032133A KR101279951B1 (en) 2013-03-26 2013-03-26 Apparatus for contact film and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101279951B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101617234B1 (en) * 2014-07-09 2016-05-02 임근환 Through-Film Via Bump Probe for testing electronic components

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000060008A (en) * 1999-03-10 2000-10-16 오쿠노 도시오 Contact probe
JP2006023265A (en) 2004-07-06 2006-01-26 Hirun:Kk Inspection probe
KR100967161B1 (en) * 2010-03-23 2010-07-05 (주)유비프리시젼 Probe block for having film type probe contactor
KR101215375B1 (en) * 2011-11-25 2012-12-26 (주)기가레인 Contact film, method for generating the film, probe unit and lcd pannel tester

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000060008A (en) * 1999-03-10 2000-10-16 오쿠노 도시오 Contact probe
JP2006023265A (en) 2004-07-06 2006-01-26 Hirun:Kk Inspection probe
KR100967161B1 (en) * 2010-03-23 2010-07-05 (주)유비프리시젼 Probe block for having film type probe contactor
KR101215375B1 (en) * 2011-11-25 2012-12-26 (주)기가레인 Contact film, method for generating the film, probe unit and lcd pannel tester

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101617234B1 (en) * 2014-07-09 2016-05-02 임근환 Through-Film Via Bump Probe for testing electronic components

Similar Documents

Publication Publication Date Title
KR100740026B1 (en) Thin film probe sheet and semiconductor chip inspection device
KR20010021308A (en) Probe card and method of manufacturing the same
KR101255094B1 (en) Separable film type probe block
KR101279951B1 (en) Apparatus for contact film and method for manufacturing the same
KR101175067B1 (en) Film type pin board
KR200455512Y1 (en) Film type pin board
KR200471838Y1 (en) Needle Type Pin Board for Small Size Liquid Crystal Panel
KR100839587B1 (en) Probe block for the lcd
CN201689237U (en) Array substrate of active assembly
KR200368230Y1 (en) Probe unit for testing liquid crystal display
KR20120085196A (en) Probe block
KR100977289B1 (en) Probe using semiconductor or display panel device test
JPH07199219A (en) Probe card for inspecting liquid crystal display device
KR101279952B1 (en) Apparatus for multilayer contact film and method for manufacturing the same
KR101703799B1 (en) Probe film for testing liquid crystal display panel
KR101571342B1 (en) Probe block
KR101786773B1 (en) Probe film for testing liquid crystal display panel
KR20020088450A (en) Array substrate of lcd
KR101350154B1 (en) Display panel testing socket and method of producing the testing socket
KR101255111B1 (en) Probe block and apparatus for testing panel having the same
KR101786782B1 (en) Film for testing panel
CN110596959B (en) Array substrate and friction alignment method thereof
KR100914916B1 (en) Probe Device And Fabricating Method Thereof
KR101142462B1 (en) Probe block with fine pitch tips for inspecting lcd panel and the fabrication method thereof
KR100911104B1 (en) Array substrate and the fabrication method for lcd

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160324

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170324

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190311

Year of fee payment: 7