KR101277254B1 - 실리콘 산화물 및 실리콘 질화물을 버퍼층으로 활용한 전자소자 제조방법 - Google Patents

실리콘 산화물 및 실리콘 질화물을 버퍼층으로 활용한 전자소자 제조방법 Download PDF

Info

Publication number
KR101277254B1
KR101277254B1 KR1020120114289A KR20120114289A KR101277254B1 KR 101277254 B1 KR101277254 B1 KR 101277254B1 KR 1020120114289 A KR1020120114289 A KR 1020120114289A KR 20120114289 A KR20120114289 A KR 20120114289A KR 101277254 B1 KR101277254 B1 KR 101277254B1
Authority
KR
South Korea
Prior art keywords
electronic device
buffer layer
layer
laser
separation layer
Prior art date
Application number
KR1020120114289A
Other languages
English (en)
Inventor
이상호
Original Assignee
이상호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이상호 filed Critical 이상호
Priority to KR1020120114289A priority Critical patent/KR101277254B1/ko
Application granted granted Critical
Publication of KR101277254B1 publication Critical patent/KR101277254B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laser Beam Processing (AREA)

Abstract

본 발명은 희생기판 상에 분리층을 형성하는 단계, 상기 분리층 상에 버퍼층을 형성하는 단계, 상기 버퍼층 상에 전자소자층을 형성하는 단계 및 상기 분리층의 상하 계면 중 적어도 일면을 레이저 리프트 오프 방식으로 분리하는 단계를 포함하며, 상기 버퍼층은 실리콘 산화물인 것을 특징으로 하는 전자소자의 제조방법에 관한 것이다.

Description

실리콘 산화물 및 실리콘 질화물을 버퍼층으로 활용한 전자소자 제조방법 {Methods for producing electonic devices using silicon oxides as buffer layers}
본 발명은 실리콘 산화물 및 실리콘 질화물을 버퍼층으로 활용한 전자소자 제조방법 및 그 제조방법에 의해 제조된 전자소자에 관한 것으로, 보다 상세하게는 레이저를 이용한 리프트-오프 방식으로 희생기판에서 전자소자를 분리해낼 때, 실리콘 산화물 및 실리콘 질화물을 버퍼층으로 이용하여 레이저를 이용하는 방식의 단점인 희생층 외부 영역에 발생할 수 있는 데미지를 줄이면서 희생층이 분리된 전자소자의 표면을 매끄럽게 생성할 수 있는, 실리콘 산화물 및 실리콘 질화물을 버퍼층으로 활용한 전자소자 제조방법 및 그 제조방법에 의해 제조된 전자소자에 관한 것이다.
현재 정보통신의 발달에 따라 새로운 형태의 고성능 유연 소자의 필요성이 대두되고 있다. 이러한 유연소자를 작동시키기 위해서는 고성능 반도체 소자와 더불어 에너지원을 공급하고 저장할 수 있는 유연 에너지 소자 기술이 필요한데 현재까지는 고온공정이 불가능한 플라스틱 기판의 한계에 의하여 고성능 에너지 저장 기술을 구현하는 것이 불가능하였다. 일반적으로 전자소자는 딱딱한 실리콘 기판에서 제조된 후 그 형태로 응용되고 있는데, 그 이유는 바로 이러한 소자들의 제조공정이 고온의 반도체 공정을 통하여 제조되기 때문이다. 하지만, 이러한 소자 기판의 한계는 압전소자, 이차전지 등의 응용 범위를 제한하는 문제가 있다.
특히 플렉서블 전자소자의 제조에 있어서, 실리콘이나 유리, 사파이어 등과 같은 희생기판에서 제조된 이차전지 등의 전자소자를 기판에서 분리하는 기술이 매우 중요하다. 현재 일반적으로 연구되는 기술은 습식 식각공정을 이용하는 것인데, 이 경우, 습식 공정의 제어가 어렵고, 또한 식각액 사용에 따른 공정상의 다양한 문제가 발생한다.
따라서 레이저 리프트 오프 방식으로 전자소자를 희생기판에서 분리해내는 기법이 고려될 수 있다. 다만 이러한 리프트 오프 방식은 분리 과정에서 전자 소자에도 안좋은 영향을 미칠 수 있는 문제점이 존재하였다.
본 발명은 희생기판 위에 분리층, 전자소자를 순차적으로 적층한 뒤 분리층을 이용하여 전자소자를 레이저 리프트 오프 방식으로 분리해내는 경우, 레이저의 과도한 에너지가 전자소자에 데미지를 입힐 수 있는 단점을 해결하고, 분리된 박막표면의 질을 향상시키고자 하는 발명이다.
본 발명은 상기 과제를 위하여, 희생기판 상에 분리층을 형성하고, 상기 분리층 위에 버퍼층을 형성하며, 상기 버퍼층 위에 전자소자를 형성하는 단계를 포함하며, 발명의 실시예에서 상기 버퍼층은 실리콘 산화물인 것을 특징으로 한다. 또한 발명의 또다른 실시예에서 상기 버퍼층은 실리콘 산화물을 구성요소로 포함하는 화합물 또는 혼합물일 수 있으며, 본 발명이 이루고자 하는 목적, 즉 '분리된 전자소자 박막표면 품질(flatness)의 향상'과 '레이저 리프트 오프 이용시 전자소자에 가해지는 데미지 감소'를 달성할 수 있다면, 실리콘 산화물과 화합 또는 혼합되는 물질에 특정한 제한을 두지 않는다.
발명의 또다른 실시예에서, 상기 버퍼층은 실리콘 질화물인 것을 특징으로 할 수 있다. 발명을 실시하기 위한 구체적인 내용에서 더욱 자세히 설명되겠지만 실리콘 질화물 또한 실리콘 산화물과 유사하게 본 발명의 목적을 달성하기 위한 수단으로 이용될 수 있다. 발명의 또다른 실시예에서 상기 버퍼층은 실리콘 질화물을 구성요소로 포함하는 화합물 또는 혼합물일 수 있으며, 실리콘 산화물의 예와 마찬가지로, 본 발명이 이루고자 하는 목적, 즉 '분리된 전자소자 박막표면 품질(flatness)의 향상'과 '레이저 리프트 오프 이용시 전자소자에 가해지는 데미지 감소'를 달성할 수 있다면, 실리콘 질화물과 화합 또는 혼합되는 물질에 특정한 제한을 두지 않는다.
상술한 바와 같이, 본 발명은 희생기판상에 분리층을 형성하고, 상기 분리층 위에 실리콘 산화물 또는 실리콘 질화물 등을 적층하여 버퍼층으로 활용할 수 있다. 분리층과 전자소자 사이의 버퍼층은 레이저 리프트 오프시 전자 소자에 가해질 수 있는 데미지를 완화하고, 전자 소자 표면 편평도를 좋게 함으로써 소자의 품질을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 전자소자의 평면도.
도 2은 본 발명의 실시예에 따라 희생기판 위에 분리층을 적층하는 단계를 나타낸 전자소자의 단면도.
도 3는 분리층 위에 바로 전자소자를 적층하는 종래 기술에 대한 단면도.
도 4은 종래 방식으로 적층된 전자소자를 레이저 리프트 오프하는 단계를 나타내는 단면도.
도 5는 본 발명의 실시예에 따라 적층된 전자소자를 나타내는 단면도.
도 6은 본 발명의 실시예에 따라 전자소자를 레이저 리프트 오프하는 단계를 나타내는 전자소자의 단면도.
도 7는 본 발명의 실시예에 따른 전자소자의 사시도.
도 8은 종래 기술에 따라 리프트 오프된 전자소자의 표면을 나타내는 비교사진.
도 9는 본 발명의 실시예에 따르 레이저 리프트 오프된 전자소자의 표면을 나타내는 비교사진.
본 발명의 목적을 달성하기 위한 일 실시예는 전자소자를 제조함에 있어, 희생기판 상에 분리층을 형성하는 단계, 상기 분리층 상에 버퍼층을 형성하는 단계, 상기 버퍼층 상에 전자 소자층을 형성하는 단계 및 상기 분리층의 상하 계면 중 적어도 일면을 레이저 리프트 오프 방식으로 분리하는 단계를 포함한다.
레이저 리프트 오프는 LLO(Laser Lift Off)로 불리며, 일반적으로 희생기판 위에 적층된 전자소자를 분리해내기 위해 증폭된 레이저를 이용하는 방식을 일컫는다. 기본원리는 레이저 발생기로부터 레이저 빛을 제어하여 투광기판의 이면측에서 레이저 빛을 적층된 경계(층, layer)에 순간적으로 조사하여 적층된 소자 사이의 경계면의 접착을 파괴하여 박리하는 것이다. 이러한 방식은 기존 화학공정에 의한 리프트오프에 비하여 수율향상 및 공정시간을 줄여 생산효율을 증대시킬 수 있다.
상기 논의된 바와 같이 레이저 리프트 오프 방식은 기판의 전면에 레이저빔을 조사하므로 생산성이 우수하다는 장점이 있으나, 하부층이 열적 데미지(damage)를 입을 수 있으며 레이저가 오버랩되는 부분에는 줄무늬 형태의 결함이 발생하는 문제점이 있고, 이러한 레이저의 중첩은 과도한 에너지 전달로 인해 소자의 품질을 떨어뜨린다.
이러한 단점을 피하기 위해 레이저 리프트 오프 공정에 사용되는 레이저 빔을 정밀하게 제어하는 것이 제안되었다. 그러나 일반적으로 많이 쓰이는 엑시머 레이저의 경우 엑시머 가스가 채워져 있는 튜브 내부의 압력, 온도 및 엑시머 가스의 순도에 따라 레이저의 성능이 변하게 된다. 그러므로 레이저 빔 에너지를 일정하게 유지하기 위해서는 튜브 내부의 조건을 정밀하게 제어해야 하는데, 이를 위해서는 엑시머 레이저의 구성이 복잡해지며 그 결과 좋은 성능을 갖춘 엑시머 레이저는 그 제작비용이 상승하게 된다. 또한, 엑시머 가스의 순도를 유지하기 위해서는 정기적으로 엑시머 가스를 교환해 주어야 하므로, 엑시머 레이저의 유지 비용이 많이 소요되게 된다. 결국 소자에 가해지는 데미지를 줄이기 위해 레이저 장비를 정밀하게 제어하는 단계에서 제작 및 유지비용이 많아지게 되는 문제점이 발생하였다.
본 발명은 이러한 소자에 가해지는 데미지를 제어함에 있어, 레이저 장비 자체의 개선보다 적층된 전자소자에 버퍼층을 추가하여 더 작은 비용으로 전자소자의 품질을 개선하고자 한다. 레이저 리프트 오프는 증폭된 레이저를 분리층에 조사하여 분리층을 파괴하는 것인데 이 경우 분리층과 전자 소자가 직접적으로 접착되게 되면 전자 소자의 하부에도 데미지가 가해지므로 이것을 방지하고자 함이다.
상기 분리층과 상기 전자 소자 사이의 적층되는 버퍼층은 실리콘 산화물인 것이 바람직하다. 실리콘 산화물은 절연체로서의 성질로 잘 알려져 있으며, 과거에는 실리콘 산화물을 두껍게 증착하여 절연체로서의 역할에 집중하였으나 최근에는 기술적으로 정교하게 실리콘 산화물의 적층 높이를 조절할 수 있게 되었고, 따라서 본 발명에서는 실리콘 산화물의 적층 높이 또한 설정 가능하다.
본 발명의 일 실시예에서 버퍼층으로 이용될 수 있는 실리콘 산화물은 대표적으로 SiO2 등이 있으며 이외에도 Si0, Si03, Si04, Si05, Si06, Si07, Si08, 등등 SixOy(여기서 x와 y는 1이상의 임의의 숫자를 의미한다.) 형태도 가능하다.
또한 실리콘 산화물을 포함하는 화합물 또는 혼합물 또한 상기 버퍼층으로 활용될 수 있다. 본 발명의 일 실시예에 적용될 수 있는 실리콘 산화물을 포함하는 화합물의 예로는 (SiOx - Y) 형태를 가진 화합물을 제시할 수 있으며 x는 실리콘 산화물의 산화수를 가리키며 Y는 화학적 결합이 가능한 재료가 적용될 수 있다.
본 발명의 일 실시예에서 실리콘 질화물을 버퍼층으로 이용할 수도 있다. 이용될 수 있는 실리콘 질화물은 대표적으로 SiN 등 이 있으며 이외에도 SiN2,SiN3, SiN4, SiN5, SiN6, SiN7, 등등 SixNy(여기서 x와 y는 1이상의 임의의 숫자를 의미한다.) 형태도 가능하다.
또한 실리콘 질화물을 포함하는 화합물 또는 혼합물 또한 상기 버퍼층으로 활용될 수 있다. 본 발명의 일 실시예에 적용될 수 있는 실리콘 질화물을 포함하는 화합물의 예로는 (SiNx - Y) 형태를 가진 화합물을 제시할 수 있으며 x는 실리콘 질화물의 산화수를 가리키며 Y는 화학적 결합이 가능한 재료가 적용될 수 있다.
또한 본 발명의 일 실시예에서 분리층 위에 적층되는 상기 버퍼층은 10㎚ ~ 5 ㎛ 이내로 형성되는 것을 특징으로 한다. 이는 소자의 유연성을 유지하면서도 레이저 리프트 오프 방식으로 분리층을 제거시에 전자 소자에 가해지는 데미지를 줄일 수 있는 적층 높이이다. 버퍼층이 너무 두꺼운 경우 소자의 유연성이 감소하게 되며 버퍼층이 너무 얇은 경우에는 레이저에 의해 전자 소자의 표면에 데미지가 가해지며 버퍼층의 박막표면의 품질이 나빠진다. 이는 전자소자 층간의 쇼트를 발생시킬 수 있다. 본 발명에서 실리콘 산화물 및 실리콘 질화물을 버퍼층으로 사용하는 이유 중의 하나는 실리콘 산화물과 실리콘 질화물의 박막표면 품질이 우수하기 때문이다. 박막표면 품질이 우수한 버퍼층을 사용하게 되면 레이저가 가할 수 있는 데미지를 차단하여 전자소자 박막품질을 높일 수 있는 것이다.
쇼트 오프가 발생하게 되는 경우 일반적으로 전기저항에 이상상태가 오게 되며 이때 전로에 흐르는 전류를 단락전류라 하고, 일반적으로 매우 크다. 이 때문에 전자 소자의 파괴, 연소, 과도한 열발생, 폭발 등의 사고를 일으킬 수 있다. 또, 단락과 동시에 아크를 발생하여 화상이나 감전재해를 일으키는 일도 있다.
따라서 전자 소자의 작동을 정상적인 상태로 유지하고, 단락을 일으키지 않도록 하는 것이 중요하며, 이를 위해 적정한 높이의 버퍼층 설정이 중요한 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상부에" 또는 "위에" 있다고 표현되는 경우는 각 부분이 다른 부분의 "바로 상부" 또는 "바로 위에" 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 실시예에 따른 전자소자의 평면도를 나타낸다.
도 1을 참조하면, 상기 전자 소자(400)은 희생기판(100)상에 놓이게 되는데 이 희생기판은 나중에 레이저 리프트 오프에 의해 제거되는 영역으로서 분리층과 버퍼층, 전자 소자를 차례대로 적층하기 위한 기반(base)가 되는 영역이라고 볼 수 있다. 상부에서 바라본 평면도에서는 분리층(200)과 버퍼층(300)이 도면에 도시되지 않았으나 희생기판(100)과 전자 소자(400) 사이에 적층되어 있다. 이는 다음 도면들에서 묘사되고 설명될 것이다.
도 2은 본 발명의 실시예에 따라 희생기판 위에 분리층을 적층하는 단계를 나타낸 전자소자의 단면도이다.
도 2에 도시된 분리층은 레이저 리프트 오프시 레이저에 의해 분해되어 전자 소자와 희생기판을 분리시키는 역할을 한다. 분리층은 일반적으로 표면에너지가 작은 물질들이 이용될 수 있다.
도 3은 분리층 위에 바로 전자 소자를 적층하는 종래 기술에 대한 단면도이다.
분리층 위에 바로 전자 소자를 적층하는 방식에서는 분리층의 높이를 설정하는 것이 비교적 중요하였는데, 만일, 분리층(200)이 너무 얇으면 희생기판(100)과 분리층(200) 사이 또는 희생기판(100)과 그 상부에 형성되는 전자 소자 사이의 결합력이 강해져 희생기판(100)의 분리가 어려울 수 있었기 때문이다. 그러나 본 발명에 의해 버퍼층을 활용하는 경우에는 이러한 우려가 해소될 수 있다.
도 4은 종래 방식으로 적층된 전자소자를 레이저 리프트 오프하는 단계를 나타내는 단면도이다.
분리층의 표면에너지보다 높은 증폭된 레이저를 가하면 분리층이 분리되는데 이때 분리층(200)이 전자소자(400)와 맞닿은 표면에 데미지를 가할 수 있고 이러한 데미지는 전자소자(400)의 품질에 악영향을 미친다.
도 5는 본 발명의 실시예에 따른 전자소자의 단면도이며, 도 6은 본 발명의 실시예에 따라 전자소자를 레이저 리프트 오프하는 단계를 나타내는 전자소자의 단면도를 나타낸다.
본 실시예에서는 분리층(200)과 전자 소자(400) 사이에 버퍼층(300)이 적층되게 되며 이러한 버퍼층은 실리콘 산화물 또는 실리콘 질화물이 될 수 있으며 실리콘 산화물 또는 실리콘 질화물을 포함하는 화합물 또는 혼합물이 될 수 있다. 또한 전자소자의 유연성을 확보하면서 전자 소자에 가해지는 데미지를 줄이기 위해 바람직하게는 10㎚ ~ 5㎛ 이내의 높이로 적층되어야 한다.
최근 레이저 리프트 오프 방식의 박막공정시에 전자소자에 가해지는 데미지를 줄이기 위하여, 증폭된 레이저 빔의 초점을 약간 어긋나게 조절하는 방식, 레이저 빔이 조사되는 위치를 정밀하게 제어하는 방식 등이 연구되고 있으나, 이는 레이저 오프 머신 제작 비용을 증가시키고 있으므로, 이러한 비용 증가 없이 상기 버퍼층의 활용에 의해 기존 방식의 문제점을 해결할 수 있다.
도 7는 본 발명의 실시예에 따른 전자소자의 사시도를 나타내며 본 발명의 적층 형태가 반드시 직사각형태여야 하는 것은 아니며, 공정의 다양화에 따라 여러 형태로 제작될 수 있다.
도 8은 종래 기술에 따라 리프트 오프된 전자소자의 표면을 나타내는 비교사진이다.
레이저 리프트 오프시 레이저를 균일하게 조사하는 것에는 한계가 있고, 설령 균일하게 조사하더라도 분리층이 전자 소자와 분리될 때 균일하게 분리되지 못하므로, 표면에 왜곡된 잔상이 존재하는 것을 확인할 수 있다.
도 9는 본 발명의 실시예에 따른 레이저 리프트 오프된 전자소자의 표면을 나타내는 비교사진이다.
도 9는 유리기판위에 분리층, SiO2, Au metal 필름을 차례로 증착하여 레이저 리프트 오프를 시킨 결과이며 도 8에 비해 상당히 균일한 표면을 유지하고 있는 것을 확인할 수 있다. 버퍼층의 존재로 인해, 레이저에 의해 전자소자의 표면이 손상되는 것을 막는 것과 동시에 쇼트 오프가 나는 확률을 현저히 줄일 수 있는 효과를 확인할 수 있는 것이다.
본 발명은 솔라셀, 디스플레이, 배터리, 등등 각종 전자기기에 구비되는 모든 형태의 전자소자를 만드는데 이용될 수 있으며, 특히 전자소자의 유연성을 필요로 하는 분야에 더욱 중요하게 적용될 수 있다.
이상, 본 발명에 대하여 전술한 실시예 및 첨부된 도면을 참조하여 설명하였으나, 본 발명은 이에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명을 다양하게 변형 및 수정하여 실시할 수 있다.
100 : 희생기판
200 : 분리층
300 : 버퍼층
400 : 전자소자

Claims (6)

  1. 희생기판 상에 분리층을 형성하는 단계;
    상기 분리층 상에 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 전자소자층을 형성하는 단계; 및
    상기 분리층의 상하 계면 중 적어도 일면을 레이저 리프트 오프 방식으로 분리하는 단계;를 포함하며,
    상기 버퍼층은 SiOx-Y 형태의 실리콘 산화물을 구성요소로 하며,
    x는 1이상의 임의의 숫자를 나타내며, Y는 화학적 결합이 가능한 재료로 이루어지는 것을 특징으로 하는 전자소자의 제조방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 버퍼층은 10㎚ ~ 5㎛ 이내로 형성되는 것을 특징으로 하는 전자소자 제조방법.
  4. 희생기판 상에 분리층을 형성하는 단계;
    상기 분리층 상에 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 전자소자층을 형성하는 단계; 및
    상기 분리층의 상하 계면 중 적어도 일면을 레이저 리프트 오프 방식으로 분리하는 단계;를 포함하며,
    상기 버퍼층은 SiNx-Y 형태의 실리콘 질화물을 구성요소로 하며,
    x는 1이상의 임의의 숫자를 나타내며, Y는 화학적 결합이 가능한 재료로 이루어지는 것을 특징으로 하는 전자소자의 제조방법.
  5. 삭제
  6. 제4항에 있어서,
    상기 버퍼층은 10㎚ ~ 5㎛ 이내로 형성되는 것을 특징으로 하는 것을 특징으로 하는 전자소자 제조방법.


KR1020120114289A 2012-10-15 2012-10-15 실리콘 산화물 및 실리콘 질화물을 버퍼층으로 활용한 전자소자 제조방법 KR101277254B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120114289A KR101277254B1 (ko) 2012-10-15 2012-10-15 실리콘 산화물 및 실리콘 질화물을 버퍼층으로 활용한 전자소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120114289A KR101277254B1 (ko) 2012-10-15 2012-10-15 실리콘 산화물 및 실리콘 질화물을 버퍼층으로 활용한 전자소자 제조방법

Publications (1)

Publication Number Publication Date
KR101277254B1 true KR101277254B1 (ko) 2013-06-26

Family

ID=48867443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120114289A KR101277254B1 (ko) 2012-10-15 2012-10-15 실리콘 산화물 및 실리콘 질화물을 버퍼층으로 활용한 전자소자 제조방법

Country Status (1)

Country Link
KR (1) KR101277254B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101406659B1 (ko) * 2012-11-09 2014-06-11 한국과학기술원 레이저를 이용한 소자 분리 방법, 플렉서블 소자 제조방법
KR20150043096A (ko) * 2013-10-14 2015-04-22 엘지디스플레이 주식회사 이차 전지 및 그 제조방법
US10005263B2 (en) 2015-02-26 2018-06-26 Samsung Display Co., Ltd. Display device and method of manufacturing a display device
CN113725334A (zh) * 2020-05-26 2021-11-30 Sl维奥尼斯有限公司 半导体发光器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006232655A (ja) 2005-02-22 2006-09-07 Samsung Electro Mech Co Ltd 窒化物単結晶基板の製造方法及びこれを利用した窒化物半導体発光素子の製造方法
JP2008074671A (ja) * 2006-09-21 2008-04-03 Tohoku Univ 自立窒化物基板の製造方法
KR20120021946A (ko) * 2010-08-23 2012-03-09 삼성엘이디 주식회사 질화물 단결정 제조방법 및 질화물 반도체 발광소자 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006232655A (ja) 2005-02-22 2006-09-07 Samsung Electro Mech Co Ltd 窒化物単結晶基板の製造方法及びこれを利用した窒化物半導体発光素子の製造方法
JP2008074671A (ja) * 2006-09-21 2008-04-03 Tohoku Univ 自立窒化物基板の製造方法
KR20120021946A (ko) * 2010-08-23 2012-03-09 삼성엘이디 주식회사 질화물 단결정 제조방법 및 질화물 반도체 발광소자 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101406659B1 (ko) * 2012-11-09 2014-06-11 한국과학기술원 레이저를 이용한 소자 분리 방법, 플렉서블 소자 제조방법
KR20150043096A (ko) * 2013-10-14 2015-04-22 엘지디스플레이 주식회사 이차 전지 및 그 제조방법
KR102181306B1 (ko) * 2013-10-14 2020-11-20 엘지디스플레이 주식회사 이차 전지 및 그 제조방법
US10005263B2 (en) 2015-02-26 2018-06-26 Samsung Display Co., Ltd. Display device and method of manufacturing a display device
CN113725334A (zh) * 2020-05-26 2021-11-30 Sl维奥尼斯有限公司 半导体发光器件及其制造方法

Similar Documents

Publication Publication Date Title
KR102531884B1 (ko) 디스플레이 장치 및 디스플레이 장치 형성 방법
JP4699258B2 (ja) フリップチップ発光ダイオード及びその製造方法
KR101277254B1 (ko) 실리콘 산화물 및 실리콘 질화물을 버퍼층으로 활용한 전자소자 제조방법
KR101149677B1 (ko) 플렉서블 소자 제조방법 및 이에 의하여 제조된 플렉서블 소자, 태양전지, ｌｅｄ
CN110739376B (zh) 一种led芯片、显示屏模组及其制作方法
US10546842B2 (en) Display device and method for forming the same
TW200919789A (en) Opto-electronic semiconductor chip, opto-electronic element and procedure to manufacturing an opto-electronic element
US9070819B2 (en) Method for manufacturing thin film compound solar cell
EP2257997A1 (en) Semiconductor light-emitting device with double-sided passivation
US20110140081A1 (en) Method for fabricating semiconductor light-emitting device with double-sided passivation
JP2006196577A (ja) 配向性熱電薄膜の製造方法及び配向性熱電薄膜を有する半導体デバイス
KR102152743B1 (ko) 톱 에미션형 유기 일렉트로루미네센스 표시 장치의 제조 방법, 및 톱 에미션형 유기 일렉트로루미네센스 표시 장치 형성용 덮개재
WO2015169023A1 (zh) Oled发光器件及其制备方法、显示装置
JP2012204397A (ja) 半導体発光装置およびその製造方法
TWI820558B (zh) 超薄型led元件以及包含其之噴墨用墨水及光源
JP2010225605A (ja) 化合物半導体装置の製造方法及び化合物半導体装置
KR101296263B1 (ko) 다양한 분리층 물질을 이용한 레이저 리프트 오프 방법
TW202228194A (zh) 從晶圓分離多個led結構的方法
JP2014060255A (ja) 窒化物半導体の深紫外発光素子の製造方法
KR101102662B1 (ko) Ｇａ-Ｏ-Ｎ 계열의 희생층을 이용한 플렉서블 반도체 소자의 제조 방법
CN106784174B (zh) 一种led芯片及其制作方法
JP7251672B1 (ja) 発光素子の製造方法
KR20060121428A (ko) 발광 소자 및 그의 제조 방법
JP2014007179A (ja) 縦型構造発光素子の製造方法
TWI817630B (zh) 發光元件陣列基板及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160624

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 6