JP2010225605A - 化合物半導体装置の製造方法及び化合物半導体装置 - Google Patents

化合物半導体装置の製造方法及び化合物半導体装置 Download PDF

Info

Publication number
JP2010225605A
JP2010225605A JP2009067842A JP2009067842A JP2010225605A JP 2010225605 A JP2010225605 A JP 2010225605A JP 2009067842 A JP2009067842 A JP 2009067842A JP 2009067842 A JP2009067842 A JP 2009067842A JP 2010225605 A JP2010225605 A JP 2010225605A
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
semiconductor device
type sic
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009067842A
Other languages
English (en)
Other versions
JP5212202B2 (ja
Inventor
Yuichi Minoura
優一 美濃浦
Kenji Imanishi
健治 今西
Naoya Okamoto
直哉 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009067842A priority Critical patent/JP5212202B2/ja
Publication of JP2010225605A publication Critical patent/JP2010225605A/ja
Application granted granted Critical
Publication of JP5212202B2 publication Critical patent/JP5212202B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Weting (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】化合物半導体装置の製造方法および化合物半導体装置に関し、化合物半導体装置の製造コストを低減させることができる化合物半導体装置の製造方法及び化合物半導体装置を提供する。
【解決手段】基板上に、Si炭化物層2を形成する工程と、前記Si炭化物層上に、化合物半導体層3を形成する工程と、少なくとも前記Si炭化物層に、前記Si炭化物のバンドギャップよりも高いエネルギーを有する光を照射しながら、前記Si炭化物層を選択的に溶解除去し、前記基板1と前記化合物半導体層とを分離する工程とを含む化合物半導体装置の製造方法。化合物半導体層の形成に用いた基板を化合物半導体層から分離させて再利用することができるため、化合物半導体装置の製造コストを低減させることができる。
【選択図】図6

Description

本発明は、化合物半導体装置の製造方法及び化合物半導体装置に関する。
窒化物半導体であるGaNは、青色帯を発光するバンドギャップを有し、InNやAlN等との混晶にすることで、そのバンドギャップを制御することができる。このため、青色発光ダイオードやレーザダイオードなどの発光用デバイスに用いられている。また、GaNは、SiやGaAsよりも高い絶縁破壊電界を有していることから、高電子移動度トランジスタ(HEMT:High Electron Mobility Transisitor)などの高耐圧用デバイスとしての応用も期待されている。
上述のデバイスには、結晶成長により形成したGaNやAlGaNなどの化合物半導体層が備えられている。結晶成長に用いられる基板の材料としては、Si炭化物、特にSiCが好適であると考えられている。これは、Si炭化物の格子定数が該化合物半導体層の格子定数に近く、格子欠陥の少ない結晶が成長しやすいからである。
しかし、現状では、Si炭化物基板の作製は容易でなく、基板自体が高価である。そのため、化合物半導体装置に用いると製造コストが高くなり、化合物半導体装置の普及を阻害する恐れがある。
特開2005−136001号公報 特開2006−147663号公報 特開2006−165207号公報 特開2008−251966号公報
本発明は、化合物半導体装置の製造コストを低減させることができる、化合物半導体装置の製造方法及び化合物半導体装置を提供することを目的とする。
発明の一観点によれば、基板上に、Si炭化物層を形成する工程と、前記Si炭化物層上に、化合物半導体層を形成する工程と、少なくとも前記Si炭化物層に、前記Si炭化物のバンドギャップよりも高いエネルギーを有する光を照射しながら、前記Si炭化物層を選択的に溶解除去し、前記基板と前記化合物半導体層とを分離する工程とを含む化合物半導体装置の製造方法が提供される。
上述の観点によれば、化合物半導体層の形成に用いた基板を化合物半導体層から分離させて再利用することができる。このため、化合物半導体装置の製造コストを低減させることができる。
図1は、第一の実施形態における化合物半導体装置の製造工程を示した工程断面図(その1)である。 図2は、第一の実施形態における化合物半導体装置の製造工程を示した工程断面図(その2)である。 図3は、第一の実施形態における化合物半導体装置の製造工程を示した工程断面図(その3)である。 図4は、第一の実施形態における、製造途中の化合物半導体装置を示した平面図である。 図5は、第一の実施形態における化合物半導体装置の製造工程を示した工程断面図(その4)である。 図6は、第一の実施形態における、光電気化学エッチング時の断面模式図である。 図7は、n型SiC層/電解液界面およびp型SiC基板/電解液界面の、電圧印加時におけるエネルギーバンド図である。 図8は、第一の実施形態における化合物半導体装置の製造工程を示した工程断面図(その5)である。 図9は、第一の実施形態における化合物半導体装置の製造工程を示した工程断面図(その6)である。 図10は、第一の実施形態における化合物半導体装置の製造工程を示した工程断面図(その7)である。 図11は、第二の実施形態における化合物半導体装置の製造工程を示した工程断面図(その1)である。 図12は、第二の実施形態における化合物半導体装置の製造工程を示した工程断面図(その2)である。 図13は、第二の実施形態における化合物半導体装置の製造工程を示した工程断面図(その3)である。 図14は、第二の実施形態における化合物半導体装置の製造工程を示した工程断面図(その4)である。 図15は、第二の実施形態における化合物半導体装置の製造工程を示した工程断面図(その5)である。 図16は、第二の実施形態における化合物半導体装置の、AlN層と支持基板との接合界面の断面模式図である。 図16は、第三の実施形態における化合物半導体装置の製造工程を示した工程断面図(その1)である。 図18は、第三の実施形態における化合物半導体装置の製造工程を示した工程断面図(その2)である。 図19は、第三の実施形態における化合物半導体装置の製造工程を示した工程断面図(その3)である。 図20は、第四の実施形態における化合物半導体装置の製造工程を示した工程断面図(その1)である。 図21は、第四の実施形態における化合物半導体装置の製造工程を示した工程断面図(その2)である。 図22は、第四の実施形態における化合物半導体装置の製造工程を示した工程断面図(その3)である。 図23は、第四の実施形態における化合物半導体装置の製造工程を示した工程断面図(その4)である。 図24は、第五の実施形態における化合物半導体装置の製造工程を示した工程断面図(その1)である。 図25は、第五の実施形態における化合物半導体装置の製造工程を示した工程断面図(その2)である。 図26は、第五の実施形態における、光電気化学エッチング時の断面模式図である。 図27は、第五の実施形態における化合物半導体装置の製造工程を示した工程断面図(その3)である。 図28は、第五の実施形態における化合物半導体装置の製造工程を示した工程断面図(その4)である。 図29は、第五の実施形態における化合物半導体装置の製造工程を示した工程断面図(その5)である。 図30は、第六の実施形態における化合物半導体装置の製造工程を示した工程断面図である。 図31は、第六の実施形態における、光電気化学エッチング時の断面模式図である。 図32は、第六の実施形態における、n型SiC層とn型GaN層との接合界面におけるエネルギーバンド図である。
以下、本発明の実施形態について、図面を参照して具体的に説明する。
(第一の実施形態)
第一の実施形態における化合物半導体装置の製造方法について、図1乃至図10を参照して説明する。
まず、図1(a)に示すように、基板として、例えばp型SiC基板1を用意する。p型SiCの他には、例えば半絶縁性SiCやサファイアなどを使用することもできる。
次に、図1(b)に示すように、p型SiC基板1上にSi炭化物層として、例えばn型SiC層2を形成する。基板としてサファイアを用いる場合は、Si炭化物層として、例えばp型SiCや半絶縁性SiCを用いることもできる。また、Si炭化物層として、SiCにドーパント以外の第3元素や不可避不純物が含まれている材料や、SiとCとの組成比が1:1でない材料を使用することもできる。
p型SiC基板1上にn型SiC層2を形成する場合、p型SiC基板1にドーパントのイオンを注入してn型SiC層2を形成する、イオン注入法を用いることができる。イオン注入の条件としては、例えば窒素イオン(N+)あるいはリンイオン(P+)を、エネルギー50keV、ドーズ量1015cm-2で注入し、1700℃で30minのアニール処理を行う。なお、イオン注入時に800℃で加熱を行うことにより、より結晶性の良好なn型SiC層2を得ることができる。
n型SiC層2の厚さとしては、30nm〜1μmの範囲の値が好ましい。厚さが30nmを下回ると、後述するように、エッチング中の、p型SiC基板1と化合物半導体層3との間隙への電解液の出入りが困難となるため、エッチング速度の低下やエッチング不足の原因となる。他方、厚さが1μmを上回ると、不純物の注入が困難となるため、n型SiC層2の形成が困難となる。
n型SiC層2の形成方法としては、イオン注入法の他に、エピタキシャル成長法を用いることもできる。この方法によれば、1μmを超える厚さのn型SiC層2を容易に形成することができるため、n型SiC層2の側面積が増大し、より容易にエッチングを行うことができる。また、イオン注入法を用いる場合に比べて、より大きい面積の基板を使用することができる。
n型SiC層2のエピタキシャル成長条件としては、例えば
原料ガス:SiH4(流量2sccm〜20sccm)
38(流量0.5sccm〜10sccm)
2(流量10slm)
2(流量0.001sccm〜0.5sccm)
成長温度:1550℃〜1650℃
圧力:50Torr〜80Torr
の条件を用いることができる。
次に、図1(c)に示すように、n型SiC層2上に、金属窒化物層として、例えば厚さ2nmのAlN層4を形成し、AlN層4上に、例えば厚さ2μmのn型GaN層5、厚さ100nmのAlN層6を、順次積層させる。積層方法としては、例えば有機金属化学気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)法を用いる。下地のn型SiC層2をイオン注入法またはエピタキシャル成長法を用いて形成させているため、AlN層4、n型GaN層5およびAlN層6は、格子欠陥を抑えながら積層させることができる。
次に、図2(a)に示すように、レジストマスク7aを用いたドライエッチングにより、AlN層6の電子走行部(Current Aperture)に相当する領域に、AlN開口部9を形成する。このAlN開口部9を備えたAlN層6が、電気挟搾部となる。その後、レジストマスク7aを剥離して除去する。
続いて、図2(b)に示すように、例えばMOCVD法により、AlN開口部9を含むAlN層6上に、厚さ2〜30μmのn型GaN層10、厚さ30nmのn型AlGaN層11を順次積層させる。n型AlGaN層11は、例えばSiが5×1018cm-3の濃度でドーピングされた層であり、電子供給層として用いられる。
続いて、図2(c)に示すように、レジストマスク7bを用いたドライエッチングにより、AlN層4および化合物半導体層3の、化合物半導体装置の外周部に相当する領域を除去し、n型SiC層2の上面を底面とする溝部12aを形成する。なお、本実施形態における化合物半導体層3とは、n型GaN層5からn型AlGaN層11までの層を示している。
次に、図3(a)に示すように、薬液耐性を有する絶縁層13として、例えばポリイミド樹脂を溝部12aに充填し、熱硬化させて形成する。
絶縁層13の材料としては、ポリイミド樹脂の他に、例えばフェノール樹脂、エポキシ樹脂、シリコーン樹脂等を用いることもできる。ただし、溝部12aに充填することを考慮すると、粘度はできるだけ低い方が好ましく、例えば25℃において10Pa・s以下の値を有する材料が好ましい。充填方法としては、スプレーコートやスピンコートを用いることができる。
図4は、図3(a)に示した製造途中の化合物半導体装置の平面図である。製造途中の化合物半導体装置上に形成されたn型AlGaN層11が、p型SiC基板1上に複数個並んで配置されている。そして、各々のn型AlGaN層11の周囲を囲むように、絶縁層13が配置されている。
このように、絶縁層13を、n型AlGaN層11の周囲に設けることにより、後述する光電気化学エッチング工程の際に、基板上に形成した化合物半導体層3が側面方向からエッチングされるのを防止することができる。
続いて、図3(b)に示すように、化合物半導体層3上に、金属被膜14として、例えば厚さ200nmのTi膜をスパッタ法により形成する。
その後、図3(c)に示すように、金属被膜14上に、導電層15として、例えば100μm〜1mmの範囲の厚さのTi層を、真空蒸着やイオンプレーティングなどの物理蒸着法により形成する。Ti層以外の材料としては、例えばNi層を使用することもできる。Ni層を用いれば、めっき法等の適用により厚膜化がより容易となる。
次に、図5(a)に示すように、光電気化学エッチングによりn型SiC層2を選択的に溶解除去し、p型SiC基板1から化合物半導体層3を分離する。
ここで、光電気化学エッチング装置について、図6を参照して説明する。
図6は、第一の実施形態における、光電気化学エッチング時の断面模式図である。槽35内に電解液36として、例えばフッ化水素酸溶液(HF溶液)が注入されており、その中に、製造途中の化合物半導体装置30が浸漬されている。槽35の材質としては、例えばテフロン(登録商標)が好ましい。電解液36の種類としては、Si酸化物を溶解できる材料が好ましく、HF溶液の他に、例えば水酸化カリウム溶液(KOH溶液)を用いることができる。
電解液36にHF溶液を用いる場合、濃度としては、1%〜20%の範囲の値が好ましい。濃度が1%を下回ると、エッチング速度が製造工程に適さないレベルまで低下するため、製造コストが上昇する原因となる。他方、濃度が20%を上回ると、エッチング中の濃度管理が困難となる。
製造途中の化合物半導体装置30に備えられている導電層15は、配線31を介して陽極32と接続され、陰極33には白金34が接続されている。そして、導電層15及び配線31の表面には、例えばスプレーコート法により、薬液耐性を有する図示しないレジストが被覆されている。
光電気化学エッチングを行う際は、陽極32と陰極33との間に必要に応じて電圧を印加するとともに、製造途中の化合物半導体装置30に光を照射する。使用する光としては、Si炭化物のバンドギャップよりも高いエネルギーを有する光が好ましい。例えば波長365nm、照度100mW/cm2の水銀ランプ光源(i線)を使用することができる。
図6によると、製造途中の化合物半導体装置30のp型SiC基板1側から光が照射されている。この照射方法では、p型SiC基板1からの透過光、または周辺からの反射光がn型SiC層2に照射されてエッチングが行われる。別の照射方法としては、化合物半導体層3の側面方向から照射させることもできる。化合物半導体層3の側面方向から照射させる方法によると、光を直接n型SiC層2に照射することが可能となるため、照射効率が向上し、エッチング反応を促進させることができる。
ここで、エッチング反応について説明する。
n型SiC層2に、n型SiC層2のバンドギャップよりも高いエネルギーを有する光が照射されると、n型SiC層2内で電子が励起し、正孔が生成される。正孔は、電解液36との界面に移動して蓄積される。その結果、n型SiC層2の酸化反応が容易になり、n型SiC層2の側面に、Si酸化物であるSiOやSiO2が生成される。
その後、例えば電解液36としてHF溶液を用いた場合、SiOやSiO2はHFと反応し、SiF6として電解液36中に溶解する。以上の過程を経て、n型SiC層2を溶解させることができる。
なお、化合物半導体層3の下面は、エッチング耐性を有するAlN層4で覆われているため、n型GaN層5の下面から化合物半導体層3がエッチングされるのを防止することができる。また、AlN層4の代わりの材料として、例えばAlN層4と同様のエッチング耐性を有するp型GaNを用いることもできる。
ここで、p型SiC基板1上に形成したn型SiC層2を選択的に溶解する方法を、図7のエネルギーバンド図を参照して説明する。
図7(a)はn型SiC層2/電解液36界面、図7(b)はp型SiC基板1/電解液36界面におけるエネルギーバンド図である。
n型SiC層2/電解液36界面では、図7(a)に示すように、正の電圧印加時にはn型SiC層2と電解液36との界面でバンドが上方向に曲がっている。このため、n型SiC層2と電解液36との界面に正孔が蓄積されやすくなる。その結果、n型SiC層2と電解液36との界面でSiCの酸化反応が起こりやすくなり、Si酸化物であるSiOもしくはSiO2の生成が促進される。
一方、p型SiC基板1/電解液36界面では、図7(b)に示すように、ある閾値以下の印加電圧では、p型SiC基板1と電解液36との界面で、バンドは下方向に曲がっている。この場合、正孔はバルク方向に移動しやすくなる。正孔がバルク方向に移動すると、p型SiC基板1と電解液36との界面では正孔が欠乏するため、p型SiC基板1と電解液36との界面では、SiCの酸化反応が起こりにくくなる。
以上の性質を利用すると、p型SiC基板1のエッチングを抑えながら、n型SiC層2のみを選択的にエッチングすることができる。
正孔の界面での蓄積が起こりやすくなる印加電圧の下限値は、n型SiC層2よりもp型SiC基板1の方が高い。このため、使用する印加電圧としては、n型SiC層2では正孔が界面に蓄積されやすく、p型SiC基板1では蓄積されにくいような、特定の範囲内の値を用いることが好ましい。例えば、正孔が界面に蓄積されやすい印加電圧の下限値が、n型SiC層2の場合0V、p型SiC基板1の場合+2Vである場合、印加電圧としては0Vから+2Vの範囲内の値が好適である。印加電圧が0Vを下回ると、p型SiC基板1だけでなくn型SiC層2でも界面の正孔が欠乏するため、エッチング反応が起こりにくくなる。他方、+2Vを上回ると、n型SiC層2とp型SiC基板1との両方で、正孔が電解液36との界面に蓄積されやすくなるため、両材料ともにエッチング反応が起こりやすくなる。
次に、図5(b)に示すように、AlN層4を、例えばドライエッチングにより除去する。
図5(b)によると、絶縁層13がn型GaN層5から突出しているが、絶縁層13およびn型GaN層5を含む表面の平坦性は、製造上許容できるレベルであり、その後の工程において製造歩留まりを低下させるような影響は何ら及ぼさない。しかし、ドライエッチング後の残渣を除去するなどの目的で、化学機械的研磨(CMP:Chemical Mechanical Pilishing)法などにより、化合物半導体層3の下面を研磨することもできる。
次に、図5(c)に示すように、p型SiC基板1から分離した化合物半導体層3の下面にドレイン電極16を形成する。ドレイン電極16の形成では、分離により露出した絶縁層13およびn型GaN層5を含む表面に、例えばスパッタ法によりTi,Alを順次積層する。その後、窒素雰囲気中で400℃〜1000℃の範囲内の温度、例えば600℃で熱処理を行い、ドレイン電極16のオーミックコンタクトを確立する。
次に、図8(a)に示すように、ドレイン電極16の下面に、金属層17として、例えば100μm〜1mmの範囲の厚さのCu層を形成する。金属層17の材料としては、Cuの他に、例えばAl、Ag、Auを用いることができる。CuはSiC基板と比較して高い放熱性を有しているため、化合物半導体装置の動作時に発生する熱を効果的に放散することができる。金属層17の形成法としては、例えばめっき法を用いることができる。
次に、酸素プラズマによるアッシング(O2アッシング)処理を行って、導電層15を覆っていた耐HF性を有するレジストを除去し、導電層15を露出させる。その後、図8(b)に示すように、導電層15および金属被膜14を硫酸と過酸化水素水の混合溶液を用いて除去し、化合物半導体層3の最上層であるn型AlGaN層11を露出させる。
次に、図8(c)に示すように、n型AlGaN層11および絶縁層13上にパッシベーション膜18を形成する。パッシベーション膜18としては、例えばSiNを使用し、5nm〜500nmの範囲内の厚さ、例えば100nmの厚さで形成する。形成方法としては、例えば化学気相成長(CVD:Chemical Vapor Deposition)法を用いることができる。
次に、化合物半導体装置の電極を形成する。
まず、図9(a)に示すように、レジストマスク7cを用いたドライエッチングにより、パッシベーション膜18のソース電極に相当する領域を除去し、パッシベーション膜開口部19を設ける。
次に、図9(b)に示すように、例えば蒸着及びリフトオフの技術を用いて、パッシベーション膜開口部19の底面からTi,Alを順次積層し、ソース電極20を形成する。その後、ソース電極20のオーミック性を得るため、窒素雰囲気中で400℃〜1000℃の範囲内の温度、例えば600℃で熱処理を行う。
次に、図10(a)に示すように、パッシベーション膜18上に、レジストマスク7dを用いたドライエッチングによりパッシベーション膜開口部19を設ける。
次に、図10(b)に示すように、例えば蒸着及びリフトオフの技術を用いて、開口部18の底面からNi,Auを順次積層し、ゲート電極21を形成する。このようにして、本実施形態の化合物半導体装置を製造する。
一方、AlN層4から分離した後のp型SiC基板1については、n型SiC基板2と接していた表面をCMP法などにより研磨し、平坦にする。平坦化後のp型SiC基板1に対して、図1(b)以降の処理を行うことにより、化合物半導体装置を繰り返し製造することができる。たとえば、厚さ200μmのp型SiC基板1の表面にイオン注入によって厚さ0.1μmのn型SiC層2を形成し、分離後に0.4μm分研磨すると、1サイクルあたり0.5μm分のp型SiC基板1が消費される。しかし、100サイクル後も厚さ150μmのp型SiC基板1が残存するため、製造コストの面で非常に有利となる。
エピタキシャル成長法によってn型SiC層2を形成する場合は、新たな層を成長させるため、母材のp型SiC基板1は消費されない。したがって、再利用が可能なサイクル数がイオン注入法の場合よりも長くなり、製造コストの面で有利となる。
(第二の実施形態)
第二の実施形態における化合物半導体装置の製造方法について、図1、図6、図11乃至図16を参照して説明する。
まず、第一の実施形態における図1(a)および図1(b)に示すように、p型SiC基板1上にn型SiC層2を形成するまでの処理を行う。
次に、n型SiC層2上に化合物半導体層3を形成する。図11(a)に示すように、n型SiC層2上に、金属窒化物層として、例えば厚さ2〜30nmのAlN層4をMOCVD法により形成し、AlN層4上に、厚さ3μmのn型GaN層5、厚さ30nmのn型AlGaN層11を順次積層させる。n型AlGaN層11は、例えばSiが5×1018cm-3の濃度でドーピングされた層であり、電子供給層として用いられる。なお、本実施形態における化合物半導体装置3とは、n型GaN層5からn型AlGaN層11までの層を示している。
続いて、図11(b)に示すように、例えばレジストマスク7bを用いたドライエッチングにより、n型GaN層5およびn型AlGaN層11の、デバイスの外周に相当する領域を除去し、AlN層4の上面を底面とする溝部12bを形成する。
続いて、図11(c)に示すように、レジストマスク7bを除去した後、溝部12b内に絶縁層13を充填する。
続いて、図12(a)に示すように、絶縁層13の上面およびn型AlGaN層11の上面を含む表面上に、金属被膜14として、例えば厚さ200nmのTi膜を形成する。
その後、図12(b)に示すように、金属被膜14上に、導電層15として、例えば100μm〜1mmの範囲の厚さのTi層をめっき法により形成する。
次に、図12(c)に示すように、光電気化学エッチングにより、n型SiC層2を選択的に溶解除去し、p型SiC基板1から化合物半導体層3を分離する。光電気化学エッチングで使用する装置としては、例えば図6に示す装置を用いることができる。化合物半導体層3の最下面はエッチング耐性を有するAlN層4で覆われているため、n型GaN層5が下面方向から化合物半導体層3がエッチングされるのを防止することができる。分離した後のp型SiC基板1は、AlN層4と接していた表面をCMP法などにより研磨し、平坦にすることにより再利用することができる。
次に、図13(a)に示すように、分離により露出したAlN層4の下面に、支持基板24として、例えば100μm〜1mmの範囲の厚さの多結晶SiC層を形成する。
その後、図13(b)に示すように、導電層15および金属被膜14を、硫酸と過酸化水素水の混合溶液を用いて除去し、化合物半導体層3の最上層であるn型AlGaN層11を露出させる。
次に、化合物半導体装置の電極を形成する。
まず、図13(c)に示すように、露出したn型AlGaN層11および絶縁層13を含む表面に、パッシベーション膜18として、例えば100nmの厚さのSiN膜をCVD法により形成する。
続いて、図14(a)に示すように、例えばレジストマスク7cを用いたドライエッチングによりパッシベーション膜18のソース電極およびドレイン電極に相当する領域に、n型AlGaN層11を底面とするパッシベーション膜開口部19を設ける。
その後、図14(b)に示すように、例えば蒸着及びリフトオフの技術を用いて、パッシベーション膜開口部19の底面からTi,Alを順次積層し、ソース電極20およびドレイン電極16を形成する。その後、窒素雰囲気中にて例えば600℃で熱処理を行い、ソース電極20およびドレイン電極16のオーミックコンタクトを確立する。
続いて、図15(a)に示すように、レジストマスク7dを用いたドライエッチングにより、パッシベーション膜18の、ゲート電極に相当する領域を除去し、パッシベーション膜開口部19を設ける。
続いて、図15(b)に示すように、例えば蒸着及びリフトオフの技術を用いて、パッシベーション膜開口部19の底面からNi,Auを順次積層し、ゲート電極21を形成する。このようにして、本実施形態の化合物半導体装置を製造する。
次に、第二の実施形態における、AlN層4と支持基板24との接合界面の特徴について説明する。
図16は、第二の実施形態における化合物半導体装置の、AlN層4と支持基板24との接合界面の断面模式図である。
前述の光電気化学エッチング工程でn型SiC層2を溶解除去すると、露出したAlN層4の表面が粗化され、複数の尖形突起が形成される。このため、化合物半導体装置の断面を観察すると、AlN層4の支持基板24側の面は、図16に示すように、尖形突起4aを含む鋸形状を有している。このような複数の尖形突起により、AlN層4と支持基板24との密着性を向上させることができる。
(第三の実施形態)
第三の実施形態における化合物半導体装置の製造方法について、図1、図6、図16乃至図19を参照して説明する。本実施形態の化合物半導体装置は、半導体レーザとして用いることができる。
まず、第一の実施形態における図1(a)および図1(b)に示すように、p型SiC基板1上にn型SiC層2を形成するまでの処理を行う。
次に、図17(a)に示すように、n型SiC層2上に化合物半導体層3を形成する。化合物半導体層3の形成には、例えばMOCVD法を用い、n型SiC層2上に、下側コンタクト層40、超格子層41、光ガイド層42、クラッド層43、多重量子井戸活性層44、光ガイド層45、超格子層46、上側コンタクト層47を順次積層させる。
下側コンタクト層40としては、例えば厚さ0.1μmのp型GaN、超格子層41としては、例えば厚さ0.5μmのp型AlGaN/GaN超格子を用いることができる。光ガイド層42としては、例えば厚さ20nmのp型GaN、クラッド層43としては、例えば厚さ10nmのp型AlGaNを用いることができる。多重量子井戸活性層44としては、例えば厚さ50nmのGaInN/GaN多重量子井戸活性層、光ガイド層45としては、例えば厚さ0.1μmのn型GaNを用いることができる。超格子層46としては、例えば厚さ0.1μmのn型AlGaN/GaN超格子46、上側コンタクト層47としては、例えば厚さ8μmのn型GaN層47を用いることができる。
なお、本実施形態における化合物半導体層3とは、下側コンタクト層40から上側コンタクト層47までの層を示している。
続いて、図17(b)に示すように、レジストマスク7bを用いたドライエッチングにより、化合物半導体層3の、化合物半導体装置の外周に相当する領域を除去し、n型SiC層2の上面を底面とする溝部12cを形成する。
次に、図17(c)に示すように、溝部12cに、HF溶液耐性を有する絶縁層13を充填し、上側コンタクト層47の上面と同一平面になるように平坦化する。
次に、図18(a)に示すように、n型GaN層47の上面および絶縁層13の上面を含む表面に、例えばスパッタ法により厚さ100nmのTi膜、厚さ200nmのAl膜を順次積層し、n電極61を形成する。その後、窒素雰囲気中にて600℃で熱処理を行い、n電極61のオーミックコンタクトを確立する。
続いて、図18(b)に示すように、n電極61上に、導電層15として、例えば100μm〜1mmの範囲の厚さのTi層を形成する。
次に、図19(a)に示すように、光電気化学エッチングによりn型SiC層2を選択的に溶解除去し、p型SiC基板1から化合物半導体層3を分離する。光電気化学エッチングで使用する装置としては、例えば図6に示す装置を用いることができる。化合物半導体層3の最下面はエッチング耐性を有する下側コンタクト層40で覆われているため、化合物半導体層3が下面からエッチングされるのを防止することができる。分離した後のp型SiC基板1は、下側コンタクト層40と接していた表面をCMP法などにより研磨し、平坦にすることにより再利用することができる。
次に、図19(b)に示すように、化合物半導体層3の下面にp電極62を形成する。p電極62の形成では、分離により露出した絶縁層13の下面および下側コンタクト層40の下面に、例えば蒸着及びリフトオフの技術を用いて、厚さ200nmのNi層、厚さ300nmのAu層を順次積層する。その後、窒素雰囲気中にて、例えば600℃で熱処理を行い、p電極62のオーミックコンタクトを確立する。このようにして、本実施形態の化合物半導体装置を製造する。
なお、光電気化学エッチング工程でn型SiC層2を溶解除去すると、露出した下側コンタクト層40の表面が粗化され、複数の尖形突起が形成される。このため、化合物半導体装置の断面を観察すると、下側コンタクト層40のp電極62側の面は、図16に示すような鋸形状を有している。このような複数の尖形突起により、下側コンタクト層40とp電極62との密着性を向上させることができる。また、尖形突起を備えることで下側コンタクト層40とp電極62との界面の抵抗が小さくなるため、オーミックコンタクト性も向上する。
(第四の実施形態)
第四の実施形態における化合物半導体装置の製造方法について、図1、図6、図16、図20乃至図23を参照して説明する。本実施形態の化合物半導体装置は、半導体レーザとして用いることができる。
まず、第一の実施形態における図1(a)および図1(b)に示すように、p型SiC基板1上にn型SiC層2を形成するまでの処理を行う。
次に、図20(a)に示すように、n型SiC層2上に化合物半導体層3を形成する。化合物半導体層3の形成には、n型SiC層2上に、金属窒化物層として、例えば厚さ2〜30nmのノンドープAlN層50を形成する。なお、ノンドープAlN層50とは、意図的に不純物のドーピングを行っていないAlN層である。
続いて、ノンドープAlN層50上に、例えばMOCVD法を用いて、下側コンタクト層51、超格子52、光ガイド層53、クラッド層54、多重量子井戸活性層55、光ガイド層56、超格子57、上側コンタクト層58を順次積層させる。下側コンタクト層51としては、例えば厚さ8μmのn型GaN、超格子52としては、例えば厚さ0.1μmのn型AlGaN/GaN超格子を用いることができる。光ガイド層53としては、例えば厚さ0.1μmのn型GaN、クラッド層54としては、例えば厚さ10nmのp型AlGaNを用いることができる。多重量子井戸活性層55としては、例えば厚さ50nmのGaInN/GaN多重量子井戸活性層、光ガイド層56としては、例えば厚さ20nmのp型GaNを用いることができる。超格子57としては、例えば厚さ0.5μmのp型AlGaN/GaN超格子、上側コンタクト層58としては、例えば厚さ0.1μmのp型GaN層58を用いることができる。
なお、本実施形態における化合物半導体層3とは、下側コンタクト層51から上側コンタクト層58までの層を示している。
続いて、図20(b)に示すように、レジストマスク7bを用いたドライエッチングにより、ノンドープAlN層50および化合物半導体層3の、化合物半導体装置の外周に相当する領域を除去し、n型SiC層2の上面を底面とする溝部12dを形成する。
その後、図20(c)に示すように、溝部12dに、HF溶液耐性を有する絶縁層13を充填し、上側コンタクト層58の上面と同一平面になるように平坦化する。
続いて、図21(a)に示すように、上側コンタクト層58および絶縁層13上に、例えばスパッタ法により厚さ200nmのNi膜、厚さ300nmのAu膜を順次積層し、p電極62を形成する。その後、窒素雰囲気中にて、例えば600℃で熱処理を行い、p電極62のオーミックコンタクトを確立する。
その後、図21(b)に示すように、p電極62上に、導電層15として、例えば100μm〜1mmの範囲の厚さのTi層をめっき法により形成する。
次に、図21(c)に示すように、光電気化学エッチングによりn型SiC層2を選択的に溶解除去し、p型SiC基板1から化合物半導体層3を分離する。光電気化学エッチングで使用する装置としては、例えば図6に示す装置を用いることができる。化合物半導体層3の最下面はエッチング耐性を有するノンドープAlN層50で覆われているため、化合物半導体層3が下面からエッチングされるのを防止することができる。分離した後のp型SiC基板1は、ノンドープAlN層50と接していた表面をCMP法などにより研磨し、平坦にすることにより再利用することができる。
続いて、図22(a)に示すように、分離により露出した絶縁層13およびノンドープAlN層50の下面に、支持基板24として、例えば100μm〜1mmの範囲の厚さのSi層を形成する。
その後、図22(b)に示すように、導電層15とp電極62の一部を、硫酸と過酸化水素水の混合溶液によるエッチングとイオンミリングを併用して除去し、化合物半導体層3の上面の一部を露出させる。
続いて、図23(a)に示すように、ドライエッチングにより、露出した化合物半導体層3の一部をさらにエッチングして凹部63を形成し、下側コンタクト層51の一部を露出させる。ここで、露出した下側コンタクト層51は、下側コンタクト層51の途中までエッチングすることによって表出した表面である。
その後、図23(b)に示すように、凹部63内の、露出した下側コンタクト層51の表面にTi,Alを順次積層し、n電極61を形成する。このようにして、本実施形態の化合物半導体装置を製造する。
なお、光電気化学エッチング工程でn型SiC層2を溶解除去すると、露出したノンドープAlN層50の表面が粗化され、複数の尖形突起が形成される。このため、化合物半導体装置の断面を観察すると、ノンドープAlN層50の支持基板24側の面は、図16に示すような鋸形状を有している。このような複数の尖形の突起により、ノンドープAlN層50と支持基板24との密着性を向上させることができる。
(第五の実施形態)
第五の実施形態における化合物半導体装置の製造方法について、図1、図2および図24乃至図29を参照して説明する。
まず、第一の実施形態における図1(a)乃至図2(b)に示すように、p型SiC基板1上にn型AlGaN層11を形成するまでの処理を行う。なお、本実施形態においては、n型GaN層5からn型AlGaN層11までの層を化合物半導体層3とする。
次に、図24(a)に示すように、p型SiC基板1の下面に、透明導電膜64として、例えば厚さ100nmのITO(Indium Tin Oxide)をスパッタ法により形成する。透明導電膜64の材料としては、バンドギャップが3.5eV以上で、UV透過率が95%以上の材料が好ましい。
続いて、図24(b)に示すように、レジストマスク7bを用いたドライエッチングにより、AlN層4および化合物半導体層3の、化合物半導体装置の外周に相当する領域を除去し、n型SiC層2の上面を底面とする溝部12eを形成する。
続いて、図24(c)に示すように、溝部12eに、HF溶液耐性を有する絶縁層13として、例えば感光性ポリイミドなどの感光性レジストを充填し、同時にn型AlGaN層11の上面も被覆する。絶縁層13として感光性レジストを用いると、後述するように、絶縁層13の上に形成した支持基板24の除去を、エッチング法を用いずに行うことができる。
その後、図25(a)に示すように、絶縁層13上に、支持基板24として、例えば100μm〜1mmの範囲の厚さのSi層を形成する。支持基板24としては、HF溶液耐性を有する材料が好ましく、Si層の他に、例えば多結晶SiC層を用いることもできる。
次に、図25(b)に示すように、光電気化学エッチングによりn型SiC層2を選択的に溶解除去し、p型SiC基板1から化合物半導体層3を分離する。
ここで、第五の実施形態における光電気化学エッチングについて、図26を参照して説明する。
図26は、第五の実施形態における、光電気化学エッチング時の断面模式図である。透明導電膜64は配線31に接続されており、透明導電膜64及び配線31の表面に、例えばスプレーコートにより、薬液耐性を有する図示しないレジストが被覆されている。透明導電膜64を介して、陽極32と製造途中の化合物半導体装置30とが接続されており、陰極33には白金34が接続されている。
本実施形態によれば、透明導電膜64に配線31を接続しても、透明導電膜64が光を照射する際の障害とならないため、化合物半導体層3側だけでなくp型SiC基板1側にも配線31を接続できるようになる。これにより、化合物半導体装置の構成や光電気化学エッチングに用いる装置の構成の選択肢を広げることができる。
化合物半導体層3はエッチング耐性を有するAlN層4および絶縁層13で覆われているため、化合物半導体層3がエッチングされるのを防止することができる。分離した後のp型SiC基板1は、塩酸などを用いて透明導電膜64を除去した後、p型SiC基板1の両面を研磨することにより再利用することができる。
続いて、図25(c)に示すように、AlN層4を、例えばドライエッチングにより除去する。
続いて、図27(a)に示すように、絶縁層13およびn型GaN層5の下面に、例えばスパッタ法によってTi,Alを順次積層し、ドレイン電極16を形成する。その後、窒素雰囲気中にて、例えば600℃で熱処理を行い、ドレイン電極16のオーミックコンタクトを確立する。
続いて、図27(b)に示すように、ドレイン電極16の表面に、金属層17として、例えば100μm〜1mmの範囲の厚さのCu層を、めっき法により形成する。
その後、図27(c)に示すように、支持基板24および絶縁層13を除去し、ドレイン電極16の上面の一部を露出させる。支持基板24の除去は、絶縁層13として感光性レジストを用いた場合、感光性レジスト用の現像液を用いて行うことができる。すなわち、絶縁層13を溶解させることで、支持基板24を化合物半導体装置3から分離させることができる。
次に、化合物半導体装置の電極を形成する。
まず、図28(a)に示すように、溝部12eおよびn型AlGaN層11上に、パッシベーション膜18として、例えばSiN膜をCVD法により形成し、化合物半導体層3を再び被覆する。パッシベーション膜18を形成した後、必要に応じてCMPなどの方法により上面を平坦化する。
続いて、図28(b)に示すように、レジストマスク7cを用いたドライエッチングにより、パッシベーション膜18の、ソース電極に相当する領域を除去し、n型AlGaN層11の上面を底面とするパッシベーション膜開口部19aを設ける。
続いて、図28(c)に示すように、例えば蒸着及びリフトオフの技術を用いて、パッシベーション膜開口部19aの底面からTi,Alを順次積層し、ソース電極20を形成する。その後、窒素雰囲気中にて、例えば600℃で熱処理を行い、ソース電極20のオーミックコンタクトを確立する。
次に、図29(a)に示すように、レジストマスク7dを用いたドライエッチングにより、パッシベーション膜18の、ゲート電極に相当する領域を除去し、n型AlGaN層11の上面を底面とするパッシベーション膜開口部19bを設ける。
続いて、図29(b)に示すように、例えば蒸着及びリフトオフの技術を用いて、パッシベーション膜開口部19bの底面からNi,Auを順次積層し、ゲート電極21を形成する。このようにして、本実施形態の化合物半導体装置を製造する。
なお。本実施形態ではSiN膜の溝部12eへの充填を光電気化学エッチング工程の後に行ったが、光電気化学エッチング工程の前に、感光性レジストを用いる代わりにSiNを用いて溝部12eへの充填を行うこともできる。
製造方法としては、例えば溝部12eおよびn型AlGaN層11上にSiN膜を形成した後、SiN膜上に支持基板24を形成する。続いて、光電気化学エッチングによりn型SiC層2を選択的に溶解除去し、p型SiC基板1から化合物半導体層3を分離する。その後、支持基板24を、例えば研磨、または硝酸とHFを含む混合液を用いたエッチングにより除去した後、化合物半導体装置の電極を形成する。
上述の製造方法によれば、絶縁層13を除去する工程が不要となり、溝部12eへの充填と化合物半導体装置上のパッシベーション膜の形成とを1回の工程で行うことができる。
(第六の実施形態)
第六の実施形態における、化合物半導体装置の製造方法について、図1乃至図3、図5、図8乃至図10、図16、および図30乃至図32を参照して説明する。
まず、第一の実施形態における図1(a)乃至図3(c)に示すように、p型SiC基板1上に導電層15を形成するまでの処理を行い、図30(a)に示す構成を得る。ただし、本実施形態では、化合物半導体層3を形成する際にAlN層4の形成は行わず、p型SiC基板1上にn型GaN層5を形成している。なお、本実施形態においては、n型GaN層5からn型AlGaN層11までの層を化合物半導体層3とする。
次に、図30(b)に示すように、光電気化学エッチングによりn型SiC層2を選択的に溶解除去し、p型SiC基板1から化合物半導体層3を分離する。
ここで、第六の実施形態における光電気化学エッチングについて、図31および図32を参照して説明する。
図31は、第六の実施形態における、光電気化学エッチング時の断面模式図である。本実施形態では、n型SiC層2のみを選択的に溶解除去できるエネルギーを有する光を照射するために、光学フィルタ37を用いている。光学フィルタ37は、特定の波長(エネルギー)範囲の光のみを透過し、それ以外の光を透過しない光学素子である。光学フィルタ37の構成としては、例えばガラスに光を吸収する物質を混ぜて作製されたフィルタ、またはガラスの表面に光学薄膜を成膜して作製されたフィルタを使用することができる。
図32は、n型SiC層2とn型GaN層5との接合界面におけるエネルギーバンド図である。図32(a)は、光が照射されて電子および正孔が生成された状態、図32(b)は、生成された電子および正孔の、接合界面での動きを示している。
例えば365nm〜400nmの範囲の波長を持つ光が照射された場合、照射された光のエネルギーはn型SiC層2のバンドギャップよりも大きく、n型GaN層5のバンドギャップよりも小さい。このため、図32(a)に示すように、n型GaN層5側では電子の励起は起こらず、n型SiC層2側のみにおいて電子が励起され、電子と正孔のペアが生成される。
また、n型SiC層2とn型GaN層5とが接合された状態では、n型SiC層2の伝導帯および価電子帯は、n型GaN層5の伝導帯および価電子帯よりもエネルギーが高い位置にある。このため、図32(b)に示すように、n型SiC層2側で励起された電子はn型GaN層5側に移動することができるが、正孔はn型GaN層5側に移動することができない。よって、n型GaN層5は溶解されにくく、n型SiC層2のみを選択的に溶解させることができる。
このように、光学フィルタ37を用いてn型GaN層5が溶解されにくい特定のエネルギー範囲の光を照射することにより、AlN層4、p型GaN層40、ノンドープAlN層50などの、化合物半導体層3を保護するための部材が不要となる。そして、部材コストの低減、および製造工程数の低減を図ることができる。分離した後のp型SiC基板1は、n型SiC層2と接していた表面をCMP法などにより研磨し、平坦化することにより再利用することができる。
本実施形態における光電気化学エッチング以降は、第一の実施形態における図5(c)および図8(a)乃至図10(c)に示すように処理を行い、図30(c)の構成を得ることができる。
続いて図30(c)に示すように、化合物半導体層3の下面では、ドレイン電極16および金属層17を順次形成する。化合物半導体層3の上面では、金属被膜14および導電層15を除去した後、化合物半導体層3の両側にソース電極20を形成する。その後、パッシベーション膜を介して該ソース電極と離間するようにゲート電極21を形成する。このようにして、本実施形態の化合物半導体装置を製造する。
なお、光電気化学エッチング工程でn型SiC層2を溶解除去すると、露出したn型GaN層5の表面が粗化され、複数の尖形突起が形成される。このため、化合物半導体装置の断面を観察すると、n型GaN層5のドレイン電極16側の面は、図16に示すような鋸形状を有している。このような複数の尖形の突起により、n型GaN層5とドレイン電極16との密着性を向上させることができる。また、尖形突起を備えることでn型GaN層5とドレイン電極16との界面の抵抗が小さくなるため、オーミックコンタクト性も向上する。
以上、本発明の好ましい実施の形態について詳述したが、本発明は特定の実施の形態に限定されるものではなく、種々の変形や変更が可能である。例えば、図6、図26、図31に示す装置を用いた光電気化学エッチング方法は、それぞれ上述の第一の実施形態、第五の実施形態、第六の実施形態に限られたものではなく、他の様々な実施形態にも用いることができる。
1 p型SiC基板
2 n型SiC層
3 化合物半導体層
4 AlN層
5 n型GaN層
13 絶縁層
16 ドレイン電極
17 金属層
18 パッシベーション膜
19 パッシベーション開口部
20 ソース電極
21 ゲート電極
24 支持基板
38 電解液
40 下側コンタクト層
50 ノンドープAlN層
51 下側コンタクト層
58 上側コンタクト層
61 n電極
62 p電極

Claims (7)

  1. 基板上に、Si炭化物層を形成する工程と、
    前記Si炭化物層上に、化合物半導体層を形成する工程と、
    少なくとも前記Si炭化物層に、前記Si炭化物のバンドギャップよりも高いエネルギーを有する光を照射しながら、前記Si炭化物層を選択的に溶解除去し、前記基板と前記化合物半導体層とを分離する工程と
    を含むことを特徴とする化合物半導体装置の製造方法。
  2. 前記基板と前記化合物半導体層とを分離する工程は、少なくとも前記Si炭化物層に、電圧を印加する工程を含むことを特徴とする請求項1記載の化合物半導体装置の製造方法。
  3. 前記溶解除去は、HFまたはKOHのいずれかを含む電解液中で行うことを特徴とする請求項1又は2に記載の化合物半導体装置の製造方法。
  4. 前記Si炭化物のバンドギャップよりも高いエネルギーを有する光は、前記化合物半導体のバンドギャップよりも低いエネルギーを有していることを特徴とする請求項1から3のいずれか1項に記載の化合物半導体装置の製造方法。
  5. 基板上に配置された金属窒化物層と、
    前記金属窒化物層上に形成された化合物半導体層と、
    前記化合物半導体層と電気的に接続された電極と
    を有し、
    前記金属窒化物層の前記基板側の面は、複数の尖形突起を含むことを特徴とする化合物半導体装置。
  6. 第1の電極上に配置された金属窒化物層と、
    前記金属窒化物層上に形成された化合物半導体層と、
    前記化合物半導体層と電気的に接続された第2の電極と
    を有し、
    前記金属窒化物層の前記第1の電極側の面は、複数の尖形突起を含むことを特徴とする化合物半導体装置。
  7. 前記金属窒化物層は、AlNまたはGaNのいずれかを含むことを特徴とする請求項5又は6に記載の化合物半導体装置。

JP2009067842A 2009-03-19 2009-03-19 化合物半導体装置の製造方法 Active JP5212202B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009067842A JP5212202B2 (ja) 2009-03-19 2009-03-19 化合物半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009067842A JP5212202B2 (ja) 2009-03-19 2009-03-19 化合物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010225605A true JP2010225605A (ja) 2010-10-07
JP5212202B2 JP5212202B2 (ja) 2013-06-19

Family

ID=43042540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009067842A Active JP5212202B2 (ja) 2009-03-19 2009-03-19 化合物半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5212202B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158627A (zh) * 2015-04-07 2016-11-23 苏州能屋电子科技有限公司 通过电化学腐蚀实现增强型hemt器件的方法及系统
JP2017212262A (ja) * 2016-05-23 2017-11-30 株式会社豊田中央研究所 炭化ケイ素(SiC)基板の光電気化学エッチングに用いるエッチング液、エッチング装置、およびエッチング方法
JP2020155508A (ja) * 2019-03-19 2020-09-24 株式会社豊田中央研究所 エッチング液およびエッチング方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202200002846A1 (it) * 2022-02-16 2023-08-16 St Microelectronics Srl Dispositivo hemt avente basse perdite di conduzione e relativo procedimento di fabbricazione

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158113A (ja) * 2001-11-26 2003-05-30 Mitsubishi Electric Corp 半導体装置の製造方法およびエッチング装置
JP2006060200A (ja) * 2004-07-21 2006-03-02 Nichia Chem Ind Ltd 窒化物半導体ウエハ又は窒化物半導体素子の製造方法、それにより得られる窒化物半導体ウエハ又は窒化物半導体素子、並びにそれに用いるレーザ照射装置
JP2007536732A (ja) * 2004-05-06 2007-12-13 クリー インコーポレイテッド SiC基板上に形成されたGaN膜に対するリフトオフプロセスおよびその方法により作製されたデバイス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158113A (ja) * 2001-11-26 2003-05-30 Mitsubishi Electric Corp 半導体装置の製造方法およびエッチング装置
JP2007536732A (ja) * 2004-05-06 2007-12-13 クリー インコーポレイテッド SiC基板上に形成されたGaN膜に対するリフトオフプロセスおよびその方法により作製されたデバイス
JP2006060200A (ja) * 2004-07-21 2006-03-02 Nichia Chem Ind Ltd 窒化物半導体ウエハ又は窒化物半導体素子の製造方法、それにより得られる窒化物半導体ウエハ又は窒化物半導体素子、並びにそれに用いるレーザ照射装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158627A (zh) * 2015-04-07 2016-11-23 苏州能屋电子科技有限公司 通过电化学腐蚀实现增强型hemt器件的方法及系统
CN106158627B (zh) * 2015-04-07 2019-08-02 苏州能屋电子科技有限公司 通过电化学腐蚀实现增强型hemt器件的方法及系统
JP2017212262A (ja) * 2016-05-23 2017-11-30 株式会社豊田中央研究所 炭化ケイ素(SiC)基板の光電気化学エッチングに用いるエッチング液、エッチング装置、およびエッチング方法
JP2020155508A (ja) * 2019-03-19 2020-09-24 株式会社豊田中央研究所 エッチング液およびエッチング方法
JP7186116B2 (ja) 2019-03-19 2022-12-08 株式会社豊田中央研究所 エッチング液およびエッチング方法

Also Published As

Publication number Publication date
JP5212202B2 (ja) 2013-06-19

Similar Documents

Publication Publication Date Title
US8470621B2 (en) Method for fabricating a flip-chip semiconductor optoelectronic device
CN108369974B (zh) 用于减轻非辐射复合的led侧壁处理
TWI434433B (zh) 形成發光二極體裝置的方法
CN101969089B (zh) 一种具有电流阻挡层氮化镓基发光二极管的制作方法
JP6829497B2 (ja) 窒化物半導体発光素子及びその製造方法
JP2010507262A (ja) 垂直深紫外線発光ダイオード
CN1291793A (zh) 制造半导体器件的方法
CN102203968A (zh) Iii族氮化物半导体发光器件
JP5397042B2 (ja) 半導体装置の製造方法
JP5182189B2 (ja) 半導体装置の製造方法
US20190067225A1 (en) Semiconductor device and method of manufacturing the same
US7148149B2 (en) Method for fabricating nitride-based compound semiconductor element
JP5212202B2 (ja) 化合物半導体装置の製造方法
US9034722B2 (en) Method of removing a compound semiconductor layer from a compound semiconductor device
JP2010287714A (ja) 窒化物半導体装置
KR101008268B1 (ko) 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법
KR20090105462A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
KR101239852B1 (ko) GaN계 화합물 반도체 발광 소자
KR101018280B1 (ko) 수직구조 발광다이오드 및 그 제조방법
JP2010165983A (ja) 発光チップ集積デバイスおよびその製造方法
KR100830643B1 (ko) 발광 소자의 제조 방법
KR20120135818A (ko) 발광소자 및 그의 제조방법
JP2011113877A (ja) 光電気混載基板および半導体装置
JP2020537360A (ja) 電子及び光電子デバイスのための窒化アルミニウム基板の電気化学的除去
KR20090106294A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130211

R150 Certificate of patent or registration of utility model

Ref document number: 5212202

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3