KR101102662B1 - Ｇａ-Ｏ-Ｎ 계열의 희생층을 이용한 플렉서블 반도체 소자의 제조 방법 - Google Patents

Ｇａ-Ｏ-Ｎ 계열의 희생층을 이용한 플렉서블 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR101102662B1
KR101102662B1 KR1020100063940A KR20100063940A KR101102662B1 KR 101102662 B1 KR101102662 B1 KR 101102662B1 KR 1020100063940 A KR1020100063940 A KR 1020100063940A KR 20100063940 A KR20100063940 A KR 20100063940A KR 101102662 B1 KR101102662 B1 KR 101102662B1
Authority
KR
South Korea
Prior art keywords
sacrificial layer
semiconductor device
substrate
manufacturing
flexible semiconductor
Prior art date
Application number
KR1020100063940A
Other languages
English (en)
Other versions
KR20110111211A (ko
Inventor
김한기
최광혁
최윤영
Original Assignee
경희대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경희대학교 산학협력단 filed Critical 경희대학교 산학협력단
Publication of KR20110111211A publication Critical patent/KR20110111211A/ko
Application granted granted Critical
Publication of KR101102662B1 publication Critical patent/KR101102662B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은 플렉서블 반도체 소자의 제조 방법에 관한 것으로, 보다 구체적으로 레이저 리프트 오프를 이용하여 플렉서블 반도체 소자를 제조함에 있어서 레이저 리프트 오프시 모재 기판과 희생층을 완벽하게 박리하며 저렴하고 신속하게 형성할 수 있는 희생층을 이용한 플렉서블 반도체 소자의 제조 방법에 관한 것이다.
본 발명에 따른 플렉서블 반도체 소자의 제조 방법은 157nm 내지 350nm의 넓은 파장 범위를 가지는 엑시머 레이저를 높은 흡수율로 흡수하는 희생층을 이용함으로써, 다양한 엑시머 레이저를 레이저 리프트 오프 공정에 적용 가능하다. 또한 본 발명에 따른 플렉서블 반도체 소자의 제조 방법은 스퍼터링 공정을 통해 희생층을 생성함으로써, 희생층을 생성하기 위한 고온 공정이 필요없으며 저렴한 비용으로 플렉서블 반도체 소자를 제조할 수 있다.

Description

Ｇａ-Ｏ-Ｎ 계열의 희생층을 이용한 플렉서블 반도체 소자의 제조 방법{Method for manufacturing flexible semiconductor device using GaON buffer layer}
본 발명은 플렉서블 반도체 소자의 제조 방법에 관한 것으로, 보다 구체적으로 레이저 리프트 오프를 이용하여 플렉서블 반도체 소자를 제조함에 있어서 레이저 리프트 오프시 모재 기판과 희생층을 완벽하게 박리하며 저렴하고 신속하게 형성할 수 있는 희생층을 이용한 플렉서블 반도체 소자의 제조 방법에 관한 것이다.
차세대 디스플레이로 얇고 가벼울 뿐만 아니라 충격에도 강하며 휘거나 굽힐 수 있는 다양한 형태로 제작이 가능한 플렉서블 디스플레이에 대한 연구가 활발히 진행되고 있다. 종래 유리 기판 또는 사파이어 기판을 모재 기판으로 사용하는 실리콘 트랜지스터의 경우 낮은 플렉서블 특성과 모재 기판의 제한성으로 인하여 플렉서블 디스플레이에 적용하기 곤란하다는 문제점을 가진다. 최근 들어 플렉서블 반도체 소자를 제조하는 방법으로 박형 유리판을 기판으로 이용하는 방법, 금속판을 기판으로 사용하는 방법, 플라스틱 기판을 사용하는 방법 등에 대한 연구가 진행되고 있다.
플라스틱 기판을 이용하여 플렉서블 반도체 소자를 제조하는 방법은 유리 기판 또는 사파이어에서 성막한 반도체 소자를 플라스틱 기판으로 전사하는 방법으로, 유리 기판 또는 사파이어에 제작된 반도체 소자를 레이저 리프트 오프 공정을 이용하여 플렉서블한 기판, 즉 플라스틱 기판으로 전사한다. 고성능의 플렉서블 반도체 소자를 제조하기 위하여, 유리 기판 또는 사파이어 기판에서 제작된 반도체 소자를 플라스틱 기판으로 전사하기 위한 레이저 리프트 오프 공정에 대한 연구 및 레이저 리프트 오프에서 모재 기판과 완벽하게 격리되는 희생층의 재질, 형성 공정 등에 대한 개발이 진행 중이다.
레이저 리프트 오프 공정은 유리 기판 위에 희생층을 증착하고 300℃ 공정 온도를 사용하여 우수한 특성의 반도체 소자를 제조함으로써, 기존의 공정 설비를 그대로 이용 가능함과 동시에 높은 경제성, 높은 양산성 확보가 가능하며 우수한 전기적 특성을 가지는 반도체 소자를 제조할 수 있다.
레이저 리프트 오프 공정을 통한 플렉서블 반도체 소자의 제조 기술 중 하나인 세이코 엡손(Seiko Epson)사의 SUFTLA(Surface Free Technology by Laser Annealing) 기술(이하 종래기술1)을 도 1을 참고로 살펴보면, 먼저 도 1(a)에서와 같이 유리 기판(1) 상면에 수소가 2% 이상 포함된 비결정질 실리콘(H:a-Si) 희생층(2)을 LPCVD(Low Pressure Chemical Vapor Deposition) 방식을 통하여 425℃에서 500nm로 형성하고 희생층(2) 상면에 TFT 반도체 소자(3)를 형성한다. 도 1(b)와 같이 광경화성 임시 접착층(4)을 TFT 반도체 소자(3) 위에 코팅한 후, 임시 기판(5)을 임시 접착층(4)에 UV를 이용하여 임시 접착층(4)을 경화시키며 접착시킨다. 도 1(c)와 같이 유리 기판(1)에 308nm의 파장을 가지는 XeCL 엑시머 레이저(L)를 조사하여 희생층(2)에서 레이저 에너지를 흡수시킨다. 희생층(2)에 흡수된 레이저 에너지에 의해 희생층(2)에서는 수소(H2) 가스를 발생시켜 유리 기판(1)과 희생층(2)의 계면 결합력을 약화시킨다. 도 1(d)와 같이 물리적 힘을 가하여 유리 기판(1)과 상부의 피박리층(2, 3, 4, 5)을 서로 분리시킨다. 도 1(e)와 같이 영구 접착층(7)을 플라스틱 기판(6)의 상면에 형성하고 희생층(2)이 제거된 피박리층(3, 4, 5)을 영구 접착층(7)을 통해 플라스틱 기판(6)에 접착시킨다. 도 1(f)와 같이 임시 기판(5)을 물리적으로 제거하고 TFT 반도체 소자를 플라스틱 기판(6)으로 전사시켜 플렉서블 반도체 소자를 제조한다.
종래기술1은 레이저 조사시 희생층(2)에 포함되어 있는 수소 기체를 이용하여 유리 기판(1)과 희생층(2)의 계면 결합력을 약화시켜 유리 기판(1)과 희생층(2)의 계면을 분리하지만, 유리 기판(1)과 희생층(2)의 완벽한 박리가 일어나지 않으며 희생층(2) 상면에 형성되어 있는 반도체 소자에 부하를 주어 유리 기판(1)과 희생층(2)의 물리적 분리시 반도체 소자에 다양한 결함을 일으킨다는 문제점을 가지고 있다. 더욱이 종래기술1은 유리 기판(1)과 희생층(2)의 불완전한 박리로 인하여 임시 접착층과 임시 기판이 필수적으로 요구되며 임시 접착층과 반도체 소자의 물리적 박리 과정에서 반도체 소자에 추가적인 결함을 일으킬 우려가 있다는 문제점을 가진다.
종래기술1이 가지는 문제점을 해결하기 위하여 "레이저를 이용한 플렉서블 소자의 제조방법 및 플렉서블 소자"라는 명칭으로 2006년 8월 7일 출원한 한국공개특허 제10-2008-0013068(이하 종래기술2)는 패터닝된 희생층을 이용하여 레이저 조사시 발생하는 가스를 용이하게 배출하는 기술에 대해 공개하고 있다. 종래기술2는 레이저 조사시 발생하는 수소 가스를 패터닝된 희생층으로 방출하여 반도체 소자에 발생하는 결함을 줄일 수 있지만 여전히 모재 기판과 희생층을 완벽하게 분리하지 못한다.
한편, 레이저 리프트 오프 공정을 이용한 발광다이오드(Light Emitting Diode)의 제조 공정에서 희생층으로 질화갈륨(GaN)을 사용한다. 그러나 질화갈륨(GaN)은 1000도 이상으로 고온 열처리를 하면서 박막을 에피 성장하여야 하기 때문에, 질화갈륨 희생층을 형성하는데 많은 비용과 오랜 형성 시간이 소요된다는 문제점을 가진다.
점차 플렉서블 디스플레이에 대한 수요가 증가할 것으로 예상된다. 따라서 모재기판과 희생층의 완벽한 박리가 가능하며 동시에 저렴하고 신속하게 형성 가능한 새로운 재질 또는 구조의 희생층에 대한 요구가 커지고 있다.
플렉서블 디스플레이를 구현하기 위한 핵심 기술은 크게 플렉서블 기판, 디스플레이용 표시 방식, 반도체 소자로 나눌 수 있다. 그 중 레이저 리프트 오프를 이용하여 플렉서블 디스플레이를 구현함에 있어서 플렉서블 기판의 핵심 기술은, 어떠한 재질의 플렉서블 기판을 사용하느냐, 어떠한 재질의 희생층을 어떠한 공정으로 형성하는냐, 어떠한 플렉서블 기판과 희생층의 조합을 사용하여 어떠한 공정으로 반도체 소자를 제조하는냐 등에 집중되어 있다. 특히, 레이저 리프트 오프시 사용되는 희생층의 재질 또는 제조 공정에 따라 저렴하면서도 우수한 전기적 특성을 가지는 플렉서블 디스플레이의 구현성이 달라진다.
본 발명은 종래 기술이 가지는 문제점을 해결하기 위한 것으로, 본 발명이 이루고자 하는 목적은 모재기판과 희생층의 완벽한 박리가 가능한 희생층을 이용하여 플렉서블 반도체 소자를 제조하는 방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 목적은 레이저 리프트 오프 공정시 통상적으로 사용되는, 157nm 내지 350nm 파장를 가지는 다양한 종류의 엑시머 레이저를 효과적으로 흡수하는 희생층을 이용한 플렉서블 반도체 소자의 제조 방법을 제공하는 것이다.
본 발명이 이루고자 하는 또 다른 목적은 스퍼터링 공정으로 저렴하면서도 신속하게 형성할 수 있는 Ga-O-N 계열 희생층을 이용하여 플렉서블 반도체 소자를 제조할 수 있는 방법을 제공하는 것이다.
본 발명이 이루고자 하는 목적을 달성하기 위하여, 본 발명에 따른 플렉서블 반도체 소자의 제조 방법은 모재 기판 상면에 희생층을 형성하는 단계와, 희생층 상면에 반도체 소자를 형성하는 단계와, 레이저 리프트 오프 방식으로 모재 기판과 희생층의 계면을 분리하는 단계를 포함하며, 희생층은 비정질 구조 또는 결정질 구조의 Ga-O-N 계열인 것을 특징으로 한다.
바람직하게 희생층은 GaN 타겟을 이용하여 산소 분위기에서 모재 기판 상면에 스퍼터링 방식으로 형성되거나, Ga2O3 타겟을 이용하여 질소 분위기에서 모재 기판 상면에 스퍼터링 방식으로 형성되거나, Ga2O3 타겟물질과 GaN 타겟물질을 모재 기판 상면에 동시에 스퍼터링하여 형성되는 것을 특징으로 것을 특징으로 한다.
본 발명에 따른 플렉서블 반도체 소자의 제조 방법은 종래 기술과 비교하여 다음과 같은 다양한 효과들을 가진다.
첫째, 본 발명에 따른 플렉서블 반도체 소자의 제조 방법은 모재 기판과 희생층의 완벽한 박리를 통해, 결함이 없는 플렉서블 반도체 소자를 제조할 수 있다.
둘째, 본 발명에 따른 플렉서블 반도체 소자의 제조 방법은 157nm 내지 350nm의 넓은 파장 범위를 가지는 엑시머 레이저를 높은 흡수율로 흡수하는 희생층을 이용함으로써, 다양한 엑시머 레이저를 레이저 리프트 오프 공정에 적용 가능하다.
셋째, 본 발명에 따른 플렉서블 반도체 소자의 제조 방법은 스퍼터링 공정을 통해 희생층을 생성함으로써, 희생층을 생성하기 위한 고온 공정이 필요없으며 저렴한 비용으로 플렉서블 반도체 소자를 제조할 수 있다.
넷째, 본 발명에 따른 플렉서블 반도체 소자의 제조 방법은 모재 기판과 희생층의 완벽한 박리를 통해 별도의 임시 기판 또는 임시 접착층를 이용한 물리적 박리없이도 간단한 공정으로 높은 전기적 특성을 가지는 플렉서블 반도체 소자를 제조할 수 있다.
도 1은 종래 레이저 리프트 오프 공정을 통한 플렉서블 반도체 소자의 제조 방법을 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시예에 따른 플렉서블 반도체 소자의 제조 방법을 설명하기 위한 도면이다.
도 3은 본 발명의 제1 실시예에 따라 형성된 GaON 희생층을 이용한 레이저 리프트 오프시 박리 모습을 도시하고 있다.
도 4는 본 발명의 제2 실시예에 따라 형성된 GaON 희생층을 이용한 레이저 리프트 오프시 박리 모습을 도시하고 있다.
도 5는 본 발명의 제3 실시예에 따라 형성된 GaON 희생층을 이용한 레이저 리프트 오프시 박리 모습을 도시하고 있다.
도 6는 본 발명의 제3 실시예에 따른 GaON 희생층과 종래기술에 따른 GaN 희생층을 이용한 레이저 리프트 오프시 박리 모습의 일 예를 도시하고 있다.
도 7은 본 발명에 따른 GaON 희생층의 레이저 투과율을 나타내는 도면이다.
이하 첨부한 도면을 참고로 본 발명에 따른, 레이저 리프트 오프를 위한 희생층 제조 방법에 대해 보다 구체적으로 설명한다.
도 2는 본 발명의 일 실시예에 따른 플렉서블 반도체 소자의 제조 방법을 설명하기 위한 도면이다.
도 2(a)를 참고로 살펴보면, 모재 기판(100)의 상면에는 희생층(110)이 형성되고, 희생층(110) 상면에는 반도체 소자(130)가 형성된다. 여기서 모재 기판(100)은 후술하는 레이저 리프트 오프 공정시 모재 기판(100)에 조사되는 레이저의 투과율이 높도록 레이저의 에너지 밴드갭보다 큰 에너지 밴드갭을 가지는 기판으로, 레이저보다 통상적으로 큰 에너지 밴드갭을 가지는 사파이어(sapphire) 기판 또는 쿼츠(qusrtz) 기판 중 어느 하나를 사용한다.
바람직하게 희생층(110)은 Ga-O-N계열로 GaxOyNz(0 < x,y,z < 1)이며, 더욱 바람직하게 희생층(110)은 GaON(갈륨옥시나이트라이드)이다. Ga-O-N 계열의 희생층(110)은 화학적기상증착법(chemical vapor deposition, CVD) 또는 물리적기상증착법(PVD:Physical vapor deposition)에 의해 형성될 수 있으며, 바람직하게 물리적기상성장법 중 반응성 스퍼터링 방식에 의해 형성될 수 있다.
반도체 소자(130)는 반도체 박막을 구비하는 다양한 소자를 포함하는데, 특히 활성 채널로 InGaZnO, InZnO, 금속도핑된 InZnO, ZnSnO, 금속도핑된 ZnSnO, ZnO, SnO, InO, AlSnZnO, TiO, 5족 전이 금속도핑된 TixOy을 사용하는 산화물 TFT 반도체인 것을 특징으로 한다. 반도체 소자(130)는 요구되는 전기 특성을 위하여 질소 분위기의 300℃ 온도 이상의 오븐에서 1시간 정도 열처리된다.
도 2(b)를 참고로 살펴보면, 반도체 소자(130)의 열처리 공정이 완료된 후, 반도체 소자(130)의 상면에 제1 접착층(140)을 형성하고 다시 제1 접착층(140) 상면에 지지 기판(150)을 접착한다. 본 발명이 적용되는 분야에 따라 반도체 소자(130)와 대향하는 지지 기판(150)의 일면에 제1 접착층(140)을 형성하고, 제1 접착층(140)이 형성되어 있는 지지 기판(150)과 반도체 소자(130)의 상면을 접착시킬 수 있다. 여기서 지지 기판(150)은 유연성이 있는 플렉서블 기판으로, 폴리에틸렌나프탈레이트(PEN), 폴리에틸렌테레프탈레이트(PET), 폴리카보네이트(PC), 폴리에틸렌술폰(PES), 폴리이미드(PI), 폴리아릴레이트(PAR), 폴리싸이클릭올레핀(PCO), 폴리메틸메타크릴레이트(PMMA), 가교형 에폭시(crosslinking type epoxy), 가교형 우레탄 필름(crosslinking type urethane) 중 어느 하나인 것을 특징으로 한다.
도 2(c)를 참고로 살펴보면, 레이저 리프트 오프(Laser Lift Off) 공정을 이용하여 모재 기판(100)과 희생층(110)의 계면을 분리한다. 레이저를 모재 기판(100)에 조사하면, 모재 기판(100)의 에너지 밴드갭은 레이저의 파장보다 커 조사된 레이저는 용이하게 모재 기판(100)을 통과하여 희생층(110)에 흡수된다. 레이저를 조사시 모재 기판(100)과 희생층(110) 사이에서는 플라즈마가 발생하며, 높은 온도의 플라즈마는 모재 기판(100)과 희생층(110) 계면 사이의 온도를 상승시켜 희생층(110)을 국부적인 용융 상태로 변화시킨다. 반면 용융 상태에서의 열적 에너지의 총용량은 극히 미미하여 상부에 성막된 반도체 소자로의 열적인 영향은 무시될 수 있다. 이 때 플라즈마의 높은 온도로 인한 국부적인 용융과 더불어 질소(N2) 가스가 발생하며, 질소 가스의 기화로 모재 기판(100)과 희생층(110)의 계면을 박리한다. 바람직하게, 희생층(110)을 형성시 반응성 수소 가스(H2)를 희생층(110) 성막시 유입시켜 GaON:H 조합의 희생층(110)을 제작할 수 있다. GaON:H 조합의 희생층을 형성한 경우 레이저 리프트 오프 공정시 플라즈마의 높은 온도에 따른 국부적인 용융에 따라 질소 가스(N2) 발생과 더불어 수소 가스(H2)의 기화를 통하여 희생층(110)과 모재 기판(100)의 계면이 보다 용이하게 박리된다.
도 2(d)를 참고로 살펴보면, 레이저 리프트 오프의 공정이 완료 후 모재 기판(100)과 지지 기판(150)에 서로 반대되는 방향으로 어긋나게 외력을 가해주어 모재 기판(100)과 지지 기판(150)을 분리한다. 분리시 모재 기판(100)에 형성되어 있는 반도체 소자(130)는 제1 접착층(140)이 형성되어 있는 지지 기판(150)으로 전사된다. 지지 기판(150)은 유연성이 있는 플라스틱 기판이며 지지 기판(150)에 반도체 소자(130)가 전사되므로, 이를 이용하면 휨 특성을 가지는 다양한 플렉서블 반도체 소자를 제조할 수 있다. 이 때 반도체 소자(130)에 접착되어 있는 희생층(110)은 에칭으로 제거된다.
모재 기판(100)의 에너지 밴드갭은 조사되는 레이저의 파장보다 크며 희생층(110)은 레이저를 잘 흡수하는 Ga-O-N 계열의 희생층을 사용하여 모재기판(100)과 희생층(110)의 계면 분리를 완벽하게 수행함과 동시에 지지 기판(150)의 하면에 형성된 제1 접착층(140)을 이용하여 모재 기판(100)에 형성된 반도체 소자(130)를 지지 기판(150)으로 전사함으로써, 반도체 소자(130)에 결함을 주지 않으면서 플렉서블 반도체 소자를 제조할 수 있다.
<제1 실시예>
Ga-O-N 계열 희생층을 형성하는 제1 실시예를 정리하면 아래의 표1과 같다.
타겟 물질(target material) Ga2O3
모재 기판(substrate) 사파이어 기판
시스템 압력(base pressure of system) 3×10-6 Torr 이하
혼합 가스비(flow rate) 20: 5 sccm(Ar:N2)
인가 전력(power injection) RF 100W
공정 압력(working pressure) 2m Torr
제1 실시예에 따른 Ga-O-N 계열의 희생층을 형성하는 방법을 보다 구체적으로 살펴보면, 스퍼터(sputter) 챔버의 내부 압력을 5.0×10-6 Torr로 유지하면서 사파이어 기판과 타겟물질 사이의 거리는 10cm로 유지시킨다. 여기서 타겟물질로 Ga2O3(산화갈륨)가 사용된다. 비활성가스인 아르곤가스(Ar)와 반응가스인 질소가스(N2)를 각각 20sccm, 5sccm의 혼합 가스비로 주입시키며 1m Torr 내지 9m Torr 사이의 공정 압력을 설정하고, 설정한 공정 압력을 유지한 채 플라즈마를 형성한다. 타켓물질에 10W/cm2 이하의 전류밀도를 인가한다. 타겟물질 Ga2O3으로부터 스퍼터링되어 방출되는 타겟물질 입자는 반응가스 N2와 반응하여 Ga-O-N 계열의 희생층을 생성하고 생성된 Ga-O-N 계열의 희생층은 사파이어 기판 위에 성막된다.
바람직하게 희생층의 두께는 10nm 내지 5㎛ 인 것을 특징으로 한다. 희생층의 두께가 10nm보다 작을 경우, 희생층에서 레이저의 흡수율이 떨어져 모재 기판과 희생층의 계면 분리가 완벽하게 이루어지지 않으며 희생층을 통과한 레이저가 희생층의 상면에 형성된 반도체 소자에 영향을 미치게 된다. 한편 희생층의 두께가 5㎛를 초과하는 경우, 희생층에서 흡수되는 레이저 양은 거의 차이가 없으며 두꺼운 희생층을 성막하는데 걸리는 시간과 경제성을 고려할 때 희생층의 두께는 5㎛ 이내로 형성하는 것이 바람직하다.
도 3은 제1 실시예에 의해 형성된 GaON 희생층을 이용한 레이저 리프트 오프시 박리 모습을 도시하고 있다.
<제2 실시예>
Ga-O-N 계열의 희생층을 형성하는 제2 실시예를 정리하면 아래의 표2과 같다.
타겟 물질(target material) GaN
모재 기판(substrate) 사파이어 기판
시스템 압력(base pressure of system) 3×10-6 Torr 이하
혼합 가스비(flow rate) 20: 5 sccm(Ar:O2)
인가 전력(power injection) RF 100W
공정 압력(working pressure) 2m Torr
제2 실시예에 따른 Ga-O-N 계열의 희생층을 형성하는 방법을 보다 구체적으로 살펴보면, 스퍼터(sputter) 챔버의 내부 압력을 5.0×10-6 Torr로 유지하면서 사파이어 기판과 타겟물질 사이의 거리는 10cm로 유지시킨다. 여기서 타겟물질로 GaN(갈륨나이트나이드)가 사용된다. 비활성가스인 아르곤가스(Ar)와 반응가스 산소(O2)를 각각 20sccm, 5sccm의 혼합 가스비로 주입시키며 1m Torr 내지 9m Torr 사이의 공정 압력을 설정하고, 설정한 공정 압력을 유지한 채 플라즈마를 형성한다. 타켓물질에 10W/cm2 이하의 전류밀도를 인가한다. 바람직하게 동작 압력은 2m Torr로 유지하며 타겟물질에 100W RF 전력을 인가한다. 타겟물질(GaN)으로부터 스퍼터링되어 방출되는 타겟 물질 입자는 반응가스(O2)와 반응하여 Ga-O-N 계열의 희생층을 생성하고 생성된 Ga-O-N 계열의 희생층은 사파이어 기판 위에 성막된다. 바람직하게 희생층의 두께는 10nm 내지 5㎛인 것을 특징으로 한다.
도 4는 제2 실시예에 의해 형성된 Ga-O-N 계열의 희생층을 이용한 레이저 리프트 오프시 박리 모습을 도시하고 있다.
<제3 실시예>
Ga-O-N 희생층을 형성하는 제3 실시예를 정리하면 아래의 표3과 같다.
타겟 물질(target material) Ga2O3 와 GaN
모재 기판(substrate) 사파이어 기판
시스템 압력(base pressure of system) 3×10-6 Torr 이하
가스비(flow rate) Ar 20 sccm
인가 전력(power injection) RF 100W
공정 압력(working pressure) 2m Torr
제3 실시예에 따른 Ga-O-N 계열의 희생층을 형성하는 방법을 보다 구체적으로 살펴보면, 스퍼터(sputter) 챔버의 내부 압력을 5.0×10-6 Torr로 유지하면서 사파이어 기판과 타겟물질 사이의 거리는 30cm로 유지시킨다. 여기서 타겟물질로 Ga2O3(산화갈륨)와 GaN(갈륨나이트나이드)가 사용된다. 제3 실시예는 제1 타겟물질(Ga2O3)과 제2 타켓물질(GaN)이 동시에 사용되는 공동 스터퍼링(co-sputtering) 공법을 이용한다. 비활성가스인 아르곤가스(Ar)를 20sccm, 5sccm의 가스비로 주입시키며 1m Torr 내지 9m Torr 사이의 공정 압력을 설정하고, 설정한 공정 압력을 유지한 채 플라즈마를 형성한다. 제1 타겟물질과 제2 타켓물질에 각각 10W/cm2 이하의 전류밀도를 인가한다. 바람직하게 동작 압력은 2m Torr로 유지하며 제1 타겟물질과 제2 타켓물질에 각각 10W/cm2 이하의 전류밀도를 인가한다. 제1 타겟물질과 제2 타겟물질로부터 스퍼터링되어 방출되는 제1 타겟물질 입자와 제2 타겟물질 입자는 챔버 내부에서 반응하여 Ga-O-N 계열의 희생층을 생성하고 생성한 Ga-O-N 계열의 희생층은 사파이어 기판 위에 성막된다. 바람직하게 희생층의 두께는 10nm 내지 5㎛인 것을 특징으로 한다.
도 5는 제3 실시예에 의해 형성된 Ga-O-N 계열 희생층을 이용한 레이저 리프트 오프시 박리 모습을 도시하고 있다.
도 6는 본 발명의 제3 실시예에 따른 GaON 희생층과 종래기술에 따른 GaN 희생층을 이용한 레이저 리프트 오프시 박리 모습의 일 예를 도시하고 있다.
도 6(a)에 도시되어 있는 종래기술에 따른 GaN 희생층은 사파이어 기판과의 분리가 완벽하게 이루어지지 않아 사파이어 기판에 GaN 희생층의 잔여물이 분포되어 있음을 관찰할 수 있다. 이에 반해 도 6(b)에 도시되어 있는 본 발명에 GaON 희생층은 사파이어 기판과의 분리가 완벽하게 이루어져 사파이어 기판에 GaON 희생층의 잔여물이 거의 분포되어 있지 않음을 관찰할 수 있다.
도 7은 본 발명에 따른 GaON 희생층의 레이저 투과율을 나타내는 도면이다.
도 7에 도시되어 있는 희생층의 레이저 투과율 곡선을 참고로 살펴보면, 레이저 리프트 오프를 위해 사용되는 레이저 소스들의 파장은 통상 157nm 내지 350nm이며, GaON 희생층은 157nm 내지 350nm의 파장을 가지는 레이저 소스에 대해 낮은 투과율을 보인다는 것을 알 수 있다. 즉, GaON 희생층은 157nm 내지 350nm의 파장을 가지는 레이저 소스를 대부분 흡수하기 때문에, GaON을 레이저 리프트 오프의 희생층으로 사용하는 경우 짧은 조사 시간과 약한 크기의 레이저로도 모재 기판과 희생층의 격막을 용이하게 분리시킨다.
본 발명은 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 예를 들어, 위에서 Ga-O-N 계열의 희생층은 물리적기상성장법, 그 중에서도 반응성 스터퍼링 공정에 따라 형성되는 것으로 설명하였으나, 본 발명이 적용되는 분야에 따라 Ga-O-N 계열의 희생층은 다른 물리적기상성장법 또는 화학적기상성장법에 따라 형성될 수 있다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
1: 모재 기판 2: 비결정질 실리콘 희생층
3: TFT 반도체 소자 4: 임시 접착층
5: 임시 기판 6: 플라스틱 기판
7: 영구 접착층 100: 모재기판
110:Ga-O-N 희생층 130: 반도체 소자
140: 제1 접착층 150: 지지 기판

Claims (10)

  1. 삭제
  2. 플렉시블 반도체 소자의 제조 방법에 있어서,
    모재 기판 상면에 희생층을 형성하는 단계;
    상기 희생층 상면에 반도체 소자를 형성하는 단계;
    레이저 리프트 오프 방식으로 상기 모재 기판과 희생층의 계면을 분리하는 단계를 포함하며,
    상기 희생층은 비정질 구조 또는 결정질 구조의 Ga-O-N 계열로 GaN 타겟물질을 산소 분위기에서 상기 모재 기판 상면에 스퍼터링하여 형성되는 것을 특징으로 하는 플렉시블 반도체 소자의 제조 방법.
  3. 플렉시블 반도체 소자의 제조 방법에 있어서,
    모재 기판 상면에 희생층을 형성하는 단계;
    상기 희생층 상면에 반도체 소자를 형성하는 단계;
    레이저 리프트 오프 방식으로 상기 모재 기판과 희생층의 계면을 분리하는 단계를 포함하며,
    상기 희생층은 비정질 구조 또는 결정질 구조의 Ga-O-N 계열로 Ga2O3 타겟물질을 질소 분위기에서 상기 모재 기판 상면에 스퍼터링하여 형성되는 것을 특징으로 하는 플렉시블 반도체 소자의 제조 방법.
  4. 플렉시블 반도체 소자의 제조 방법에 있어서,
    모재 기판 상면에 희생층을 형성하는 단계;
    상기 희생층 상면에 반도체 소자를 형성하는 단계;
    레이저 리프트 오프 방식으로 상기 모재 기판과 희생층의 계면을 분리하는 단계를 포함하며,
    상기 희생층은 비정질 구조 또는 결정질 구조의 Ga-O-N 계열로 Ga2O3 타겟물질과 GaN 타겟물질을 상기 모재 기판 상면에 동시에 스퍼터링하여 형성되는 것을 특징으로 하는 플렉시블 반도체 소자의 제조 방법.
  5. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 희생층의 두께는
    10nm 내지 5㎛ 인 것을 특징으로 하는 플렉시블 반도체 소자의 제조 방법.
  6. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 희생층의 형성시
    상기 희생층에 수소 가스가 주입되는 것을 특징으로 하는 플렉시블 반도체 소자의 제조 방법.
  7. 삭제
  8. 레이저 리프트 오프 공정을 위한 희생층의 형성 방법에 있어서,
    상기 형성되는 희생층은 Ga-O-N 계열로 GaN 타겟물질을 산소 분위기에서 모재 기판 상면에 스퍼터링하여 형성되는 것을 특징으로 하는 희생층의 형성 방법.
  9. 레이저 리프트 오프 공정을 위한 희생층의 형성 방법에 있어서,
    상기 형성되는 희생층은 Ga-O-N 계열로 Ga2O3 타겟물질을 질소 분위기에서 모재 기판 상면에 스퍼터링하여 형성되는 것을 특징으로 하는 희생층의 형성 방법.
  10. 레이저 리프트 오프 공정을 위한 희생층의 형성 방법에 있어서,
    상기 형성되는 희생층은 Ga-O-N 계열로 Ga2O3 타겟물질과 GaN 타겟물질을 모재 기판 상면에 동시에 스퍼터링하여 형성되는 것을 특징으로 하는 희생층의 형성 방법.
KR1020100063940A 2010-04-02 2010-07-02 Ｇａ-Ｏ-Ｎ 계열의 희생층을 이용한 플렉서블 반도체 소자의 제조 방법 KR101102662B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100030317 2010-04-02
KR20100030317 2010-04-02

Publications (2)

Publication Number Publication Date
KR20110111211A KR20110111211A (ko) 2011-10-10
KR101102662B1 true KR101102662B1 (ko) 2012-01-04

Family

ID=45027473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100063940A KR101102662B1 (ko) 2010-04-02 2010-07-02 Ｇａ-Ｏ-Ｎ 계열의 희생층을 이용한 플렉서블 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR101102662B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3079657B1 (fr) * 2018-03-29 2024-03-15 Soitec Silicon On Insulator Structure composite demontable par application d'un flux lumineux, et procede de separation d'une telle structure
CN108767048B (zh) * 2018-05-31 2020-01-21 北京镓族科技有限公司 一种柔性日盲探测器及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030067964A (ko) * 2002-02-09 2003-08-19 엘지전자 주식회사 질화갈륨 기판 제조 방법
KR20070011916A (ko) * 2005-07-22 2007-01-25 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
KR20100003321A (ko) * 2008-06-24 2010-01-08 삼성전자주식회사 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및발광 장치의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030067964A (ko) * 2002-02-09 2003-08-19 엘지전자 주식회사 질화갈륨 기판 제조 방법
KR20070011916A (ko) * 2005-07-22 2007-01-25 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
KR20100003321A (ko) * 2008-06-24 2010-01-08 삼성전자주식회사 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및발광 장치의 제조 방법

Also Published As

Publication number Publication date
KR20110111211A (ko) 2011-10-10

Similar Documents

Publication Publication Date Title
KR101120139B1 (ko) 레이저 리프트 오프를 이용한 플렉서블 반도체 소자의 제조 방법
JP2020194788A (ja) 表示装置の作製方法
KR100877153B1 (ko) 전자소자용 ＺｎＯ 반도체막 형성방법 및 상기 반도체막을포함하는 박막 트랜지스터
KR101602997B1 (ko) 폴리실리콘 박막 및 그 제조 방법, 어레이 기판 및 디스플레이 장치
JP4616359B2 (ja) 電子素子用ＺｎＯ半導体膜の形成方法及び前記半導体膜を含む薄膜トランジスタ
CN104538526A (zh) 一种基于铜衬底的氮化物led外延片结构及其制备方法
JP2003174153A (ja) 剥離方法および半導体装置の作製方法、および半導体装置
CN112768571B (zh) 一种微型发光二极管结构的制造方法
CN103915537A (zh) 硅衬底上化合物半导体外延层生长方法及其器件结构
JP2018087128A (ja) 窒化物半導体層の成長方法
JP2002246310A (ja) 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP2006196577A (ja) 配向性熱電薄膜の製造方法及び配向性熱電薄膜を有する半導体デバイス
CN104143565A (zh) 一种柔性显示基板及其制备方法与显示装置
CN104393128A (zh) 一种使用SiC衬底的氮化物LED外延结构及其制备方法
CN105967174A (zh) 一种在蓝宝石衬底上生长石墨烯的方法
US7902001B2 (en) Method of fabricating thin film device
CN204303857U (zh) 一种使用二维衍生膜的氮化物led外延片结构
KR20180050189A (ko) 그래핀을 이용한 oled(organic light emitting diode) 제작 방법
TW201543698A (zh) 薄膜太陽電池之製造方法及薄膜太陽電池
KR101102662B1 (ko) Ｇａ-Ｏ-Ｎ 계열의 희생층을 이용한 플렉서블 반도체 소자의 제조 방법
CN101060139A (zh) 非晶氧化锌薄膜晶体管及其制造方法
KR102174384B1 (ko) 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법
CN204167345U (zh) 一种使用 SiC 衬底的氮化物 LED 外延结构
JP2015512149A (ja) 多層金属支持体
KR101073727B1 (ko) 플렉서블 탑 게이트 박막 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141203

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151209

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee