KR101272334B1 - 기판 지지 장치 및 박막 트랜지스터 표시판 - Google Patents
기판 지지 장치 및 박막 트랜지스터 표시판 Download PDFInfo
- Publication number
- KR101272334B1 KR101272334B1 KR1020060088583A KR20060088583A KR101272334B1 KR 101272334 B1 KR101272334 B1 KR 101272334B1 KR 1020060088583 A KR1020060088583 A KR 1020060088583A KR 20060088583 A KR20060088583 A KR 20060088583A KR 101272334 B1 KR101272334 B1 KR 101272334B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- support
- susceptor
- electrode
- reaction chamber
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 239000010408 film Substances 0.000 claims description 30
- 238000006243 chemical reaction Methods 0.000 claims description 29
- 239000010409 thin film Substances 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 26
- 238000005229 chemical vapour deposition Methods 0.000 claims description 19
- 238000002347 injection Methods 0.000 claims description 13
- 239000007924 injection Substances 0.000 claims description 13
- 238000002161 passivation Methods 0.000 claims description 13
- 230000000903 blocking effect Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 claims description 2
- 230000008021 deposition Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 37
- 238000003860 storage Methods 0.000 description 23
- 239000007789 gas Substances 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 description 13
- 239000012535 impurity Substances 0.000 description 11
- 229910045601 alloy Inorganic materials 0.000 description 10
- 239000000956 alloy Substances 0.000 description 10
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 239000012495 reaction gas Substances 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명에 따른 기판 지지 장치는 기판을 지지하는 서셉터, 서셉터의 가장자리에 형성되어 있는 지지대, 그리고 지지대와 중첩하는 새도우 프레임를 포함한다.
CVD, 새도우프레임, 전면증착
Description
도 1은 본 발명의 한 실시예에 따른 화학 기상 증착 장치의 개략도이다.
도 2는 본 발명의 다른 실시예에 따른 화학 기상 증착 장치의 개략도이다.
도 3은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 4 및 도 5는 각각 도 3의 박막 트랜지스터 표시판을 IV-IV 선 및 V-V 선을 따라 잘라 도시한 단면도이다.
도 6은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법의 중간 단계에서의 배치도이다.
도 7 및 도 8은 도 6의 박막 트랜지스터 표시판을 VII-VII선 및 VIII-VIII선을 따라 잘라 도시한 단면도이다.
도 9는 도 6의 다음 단계에서의 배치도이다.
도 10 및 도 11은 도 9의 박막 트랜지스터 표시판을 X-X선 및 XI-XI선을 따라 잘라 도시한 단면도이다.
도 12는 도 9의 다음 단계에서의 배치도이다.
도 13 및 도 14는 도 12의 XIII-XIII선 및 XIV-XIV선을 따라 잘라 도시한 단면도이다.
도 15는 도 12의 다음 단계에서의 배치도이다.
도 16 및 도 17은 도 15의 XVI-XVI선 및 XVII-XVII선을 따라 잘라 도시한 단면도이다.
※도면 주요 부호의 설명※
10: 반응실 20: 반응실 뚜껑
30: 오링 40: 서셉터
50: 기판 60: 슬롯 밸브
70: 확산기 70a: 분사공
70b: 확산기 프레임 80a: 기체 주입관
80b: 배기관 83: 연결다리
90a: 차단 부재 확산판 100: 반응실
112: 새도우 프레임 120: 지지대
121, 129: 게이트선 124: 게이트 전극
130: 나사 131: 유지 전극선
133a, 133b: 유지 전극 140: 게이트 절연막
151, 154: 반도체 171, 179: 데이터선
173: 소스 전극 175: 드레인 전극
180: 보호막 200: 전력 발생기
300: RF 매칭기 400: 기체 배관
본 발명은 기판 지지 장치에 관한 것으로 특히, 화학 기상 증착 장치의 기판 지지 장치에 관한 것이다.
화학 기상 증착(CVD: chemical vapor deposition)은 필요한 원소를 포함하는 기체 상태의 화합물(reactant)의 반응을 통하여 기판 위에 박막을 형성하는 방법이다. 반응 기체를 반응실(reaction chamber)에 유입하면 이들이 가열된 기판 표면에서 분해, 반응하여 박막을 형성한다. TFT - LCD(thin film transistor liquid crystal display)와 같은 반도체 소자의 제조 공정에서 다양한 박막의 형성에 화학 기상 증착이 사용되고 있다.
화학 기상 증착은 서셉터(susceptor)에 기판을 정렬하기 위해서 설치되어 있는 골프티 또는 화살 핀에 기판을 놓은 후 확산기를 통해서 기체를 분산하여 증착하는 방법이다. 이때 증착기 내의 기류를 안정화시키기 위한 새도우 프레임(shadow frame)을 기판의 가장자리에 설치한다.
그러나 새도우 프레임과 중첩하는 부분에는 박막이 증착되지 않으며 박막이 증착되지 않은 부분에 존재하는 불순물 등으로 인한 단락(short) 또는 헤이즈 등이 발생한다.
또한, 돌출한 골프티 또는 화살 핀에 기판이 충돌하여 기판의 가장자리가 손상될 수 있다.
따라서 본 발명은 새도우 프레임으로 인한 헤이즈 및 단락을 감소시키며 기판의 손상을 방지하는 것이다.
상기한 기술적 과제를 달성하기 위한 본 발명에 따른 기판 지지 장치는 기판을 지지하는 서셉터, 서셉터의 가장자리에 형성되어 있는 지지대, 그리고 지지대와 중첩하는 새도우 프레임를 포함한다.
지지대는 내부 공간을 가지는 반응실 내에 설치되며, 반응실 내에 기체를 주입하는 기체 주입관 및 반응실에 기체를 분사하는 확산기를 더 포함할 수 있다.
지지대는 제1 부분, 제1 부분보다 두께가 얇은 제2 부분을 포함하여 L 자 모양을 가질 수 있다.
기판을 서셉터 위에 안착했을 때, 기판의 가장자리는 지지대의 제2 부분 위에 놓여질 수 있다.
지지대는 서셉터와 나사로 연결될 수 있다.
지지대는 서셉터와 일체형일 수 있다.
기판을 서셉터 위에 안착했을 때, 기판은 새도우 프레임과 중첩하지 않을 수 있다.
기체가 확산기의 분사공을 지나기 전에 기체 주입관으로부터의 기체를 혼합하고 분산하는 차단 부재를 더 포함할 수 있다.
서셉터는 접지 전극이고 확산기는 접지 전극의 대향 전극일 수 있다.
상기한 다른 과제를 달성하기 위한 본 발명에 따른 박막 트랜지스터 표시판 의 제조 방법은 기판 위에 게이트선을 형성하는 단계, 기판의 안착 위치를 한정하는 지지대 및 지지대와 중첩하는 새도우 프레임을 포함하는 화학 기상 증착 장치의 서셉터 위에 안착하는 단계, 화학 기상 증착 장치를 이용하여 기판의 가장자리를 포함하여 게이트선을 덮는 게이트 절연막 및 규소막을 형성하는 단계, 규소막을 패터닝하여 반도체를 형성하는 단계, 반도체 위에 데이터선 및 드레인 전극을 형성하는 단계, 데이터선 및 드레인 전극 위에 보호막을 형성하는 단계, 그리고 보호막 위에 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함할 수 있다.
지지대는 제1 부분, 제1 부분보다 두께가 얇은 제2 부분을 포함하여 L 자 모양을 가질 수 있다.
기판의 가장자리는 지지대의 제2 부분 위에 놓일 수 있다.
서셉터 위에 안착된 상태에서 기판은 새도우 프레임과 중첩하지 않을 수 있다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 층, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에' 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1은 본 발명의 한 실시예에 따른 화학 기상 증착 장치의 개략도이고, 도 2는 본 발명의 다른 실시예에 따른 화학 기상 증착 장치의 개략도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 화학 기상 증착 장치는 반응 기체에 의해 박막이 증착되는 반응 공간을 정의하는 반응실(100)을 포함한다.
반응실(100)은 반응실 본체(10) 및 반응실 뚜껑(chamber lid)(20)을 포함한다. 반응실 본체(10)는 반응 공간의 아래쪽 끝을 정의하며 반응실 뚜껑(20)은 반응 공간의 위 끝을 정의한다. 반응 공간과 외부와의 효과적인 차단을 위해 반응실 뚜껑(20)과 반응실 본체(10)의 결합 부위에는 오링(O-ring)(30)이 설치되어 있다.
반응실 본체(10)의 측벽에는 슬롯 밸브(slot valve) [또는 슬릿 밸브(slit valve)](60)가 설치되어 있으며, 로드락부(loadlock unit)(도시하지 않음)로부터 반응실 본체(10) 내로 유리 기판(50)을 이송시키기 위해서는 슬롯 밸브(60)를 열어야 한다.
반응실 본체(10)의 내부에는 서셉터(susceptor)(40)가 설치되어 있으며, 여기에 유리 기판(50)이 안착된다. 서셉터(40)는 승강 샤프트(elevator shaft) 따위의 서셉터 이송 수단(45)에 의해 상하로 이동시킬 수 있다. 서셉터(40) 내부에는 안착되는 유리 기판(50)을 가열하기 위한 히터(도시하지 않음)가 장착될 수 있다. 서셉터(40)의 가장자리는 다른 부분에 비해서 두께가 얇아 서셉터(40)의 중심이 돌출된 형태이다. 서셉터(40)의 돌출된 부분에 기판이 놓여진다.
서셉터(40)의 가장자리에는 두께가 다른 제1 부분(A)과 제2 부분(B)을 가지는 지지대(120)가 형성되어 있다. 제2 부분(B)은 제1 부분(A)보다 두께가 얇아 지지대(120)는 L자를 이룬다. 지지대(120)는 도전성 물질로 이루어지며 서셉터(40)와 동일한 물질로 형성하는 것이 바람직하다. 지지대(120)는 서셉터(40)와 나사(screw)(130)로 연결되어 있다. 지지대(120)를 서셉터(40)와 나사(130)로 연결하면 나사(130)로 연결하지 않고 지지대(40)에 놓여있을 때보다 전기장이 안정적으로 형성되어 좀 더 균일한 박막을 형성할 수 있다.
제1 부분(A)은 새도우 프레임(112)의 일부와 중첩하며, 제2 부분(B) 위에는 기판(50)이 놓여진다. 따라서 기판(50)은 새도우 프레임(112)으로 가려지지 않으므로 기판(50) 전면에 박막을 형성할 수 있다. 그리고 기판(50)의 가장자리에 불순물이 존재하더라도 박막으로 완전히 덮여 불순물로 인한 헤이즈 또는 단락 등의 현상을 방지할 수 있다.
또한, 지지대(120)의 제1 부분(A)은 기판(50)이 놓여지는 위치를 정의하기 때문에 기판(50)의 위치를 정렬하기 위한 골프티(golf tee) 또는 화살 핀 등을 필요하지 않는다. 따라서 돌출된 형태의 골프티 또는 화살 핀과 기판이 충돌할 가능성이 제거되므로 기판이 손상되지 않는다.
한편, 지지대(120)는 도 2에 도시한 바와 같이 서셉터(40)와 일체형으로 형성될 수 있다. 즉, 서셉터(40)의 윗면에 기판(50)을 수용할 수 있는 오목부(41)가 형성되어 있다. 서셉터(40)의 오목부(41)는 기판(50)의 정렬마진을 고려하여 기판(50)보다 소정 넓이만큼 더 크게 형성할 수 있다.
반응실(100) 내에 기체를 주입하기 위한 기체 배관(gas feed line)(400)이 기체 주입관(inhalation conduit)(80a)과 연결되어 있다.
그리고, 기체 주입관(80a)의 앞에는 차단 부재(blocking member, backing member)(90)가 설치되어 있고, 차단 부재(90)의 밑에는 소정 간격 이격되어 확산기(70)가 설치되어 있다.
차단 부재(90)는 확산기(70)를 지지하는 역할을 하고, 도전체로 제작되어 RF 전력을 확산기(70)로 전달하는 전달 금속이 되기도 한다. 차단 부재(90)는 확산판(spreader)(90a)을 포함하여, 기체 주입관(80a)을 통해 유입된 반응 기체가 이 확산판(90a)에 부딪혀 차단 부재(90) 내에서 충분히 혼합되고 확산판(90a)을 돌아 확산기(70)의 주위 부분까지 이르도록 한다.
확산기(70)는 자신을 관통하는 복수 개의 분사공(70a)을 통하여 반응 가스를 유리 기판(50)의 전 표면에 균일하게 분배한다. 부산물로 생긴 기체는 사용되지 않은 반응 기체와 함께 배기관(exhaust condiut)(80b)을 통하여 배출된다.
확산기(70)는 RF(radio frequency) 전력 발생기(200)에 연결되어 전력 전극(powered electrode)의 역할을 하고, 서셉터(40)는 접지되어 접지 전극(grounded electrode)의 역할을 한다. 상세하게 설명하자면, RF 전력 발생기(200)에서 생성된 전력은 RF 매칭기(match)(300)에 의해 튜닝되고 기체 주입관(80a)을 통해 차단 부재(90)로 전달되고, 이어 차단 부재(90)에 연결된 확산기(70)에 전달된다.
확산기(70)는 이러한 전력 전극의 역할을 수행해야 하므로 도전체 예컨대, 알루미늄이나 스테인리스강(stainless steel)으로 이루어져 있다. 여기서, 플라스 마에 의한 아크(arc)의 발생이나 표면 보호를 위해 확산기(70)의 금속성 표면은 산화막으로 덮여 있을 수 있다.
이상의 화학 기상 증착 장치로 다음의 박막 트랜지스터 표시판을 형성할 수 있다.
도 3은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 4 및 도 5는 각각 도 3의 박막 트랜지스터 표시판을 IV-IV 선 및 V-V 선을 따라 잘라 도시한 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗은 줄기선과 이로부터 갈라진 복수 쌍의 유지 전극(133a, 133b)을 포함한 다. 유지 전극선(131) 각각은 인접한 두 게이트선(121) 사이에 위치하며 줄기선은 두 게이트선(121) 중 아래쪽에 가깝다. 유지 전극(133a, 133b) 각각은 줄기선과 연결된 고정단과 그 반대쪽의 자유단을 가지고 있다. 한 쪽 유지 전극(133a)의 고정단은 면적이 넓으며, 그 자유단은 직선 부분과 굽은 부분의 두 갈래로 갈라진다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121) 및 유지 전극선(131)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트선(121) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30°내지 약 80°인 것이 바람직하다.
게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 게이트 전극(124)를 향하여 뻗어 나온 복수의 돌출부(154)를 포함한다.
선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다. 선형 반도체(151)는 게이트선(121) 및 유지 전극선(131) 부근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.
반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110) 면에 대 하여 경사져 있으며 경사각은 30°내지 80°정도이다.
저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 또한 유지 전극선(131)과 교차하며 인접한 유지 전극(133a, 133b) 집합 사이에 형성된다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. 각 드레인 전극(175)은 면적이 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 가지고 있다. 넓은 끝 부분은 유지 전극선(131)과 중첩하며, 막대형 끝 부분은 C자형으로 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171) 및 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(161, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 대부분의 곳에서는 선형 반도체(151)의 너비가 데이터선(171)의 너비보다 작지만, 앞서 설명하였듯이 게이트선(121)과 만나는 부분에서 너비가 넓어져 표면의 프로파일을 부드럽게 함으로써 데이터선(171)이 단선되는 것을 방지한다. 반도체(151)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(154) 부분 위에는 보호 막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소나 산화규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다. 유기 절연물과 저유전율 절연물의 유전 상수는 4.0 이하인 것이 바람직하며 저유전율 절연물의 예로는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등을 들 수 있다. 유기 절연물 중 감광성(photosensitivity)을 가지는 것으로 보호막(180)을 만들 수도 있으며, 보호막(180)의 표면은 평탄할 수 있다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181), 유지 전극(133b)의 자유단 및 유지 전극선(131) 일부를 드러내는 복수의 접촉 구멍(183a, 183b)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 다리(overpass)(83) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.
화소 전극(191)은 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)과 중첩한다. 화소 전극(191) 및 이와 전기적으로 연결된 드레인 전극(175)이 유지 전극선(131)과 중첩하여 이루는 축전기를 유지 축전기(storage capacitor)라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 데이터선(171) 및 게이트선(121)의 끝 부분(179, 129)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
연결 다리(83)는 게이트선(121)을 가로지르며, 게이트선(121)을 사이에 두고 반대쪽에 위치하는 접촉 구멍(183a, 183b)을 통하여 유지 전극선(131)의 노출된 부분과 유지 전극(133b) 자유단의 노출된 끝 부분에 연결되어 있다. 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)은 연결 다리(83)와 함께 게이트선(121)이나 데이터선(171) 또는 박막 트랜지스터의 결함을 수리하는 데 사용할 수 있다.
그러면, 도 1 및 2에 도시한 화학 기상 장치를 이용하여 도 3 내지 도 5에 도시한 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 6 내지 도 17을 참조하여 상세하게 설명한다.
도 6은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법의 중간 단계에서의 배치도이고, 도 7 및 도 8은 도 6의 박막 트랜지스터 표시판을 VII-VII선 및 VIII-VIII선을 따라 잘라 도시한 단면도이고, 도 9는 도 6의 다음 단계에서의 배치도이고, 도 10 및 도 11은 도 9의 박막 트랜지스터 표시판을 X-X선 및 XI-XI선을 따라 잘라 도시한 단면도이고, 도 12는 도 9의 다음 단계에서의 배치도이고, 도 13 및 도 14는 도 12의 XIII-XIII선 및 XIV-XIV선을 따라 잘라 도시한 단면도이고, 도 15는 도 12의 다음 단계에서의 배치도이고, 도 16 및 도 17은 도 15의 XVI-XVI선 및 XVII-XVII선을 따라 잘라 도시한 단면도이다.
먼저, 투명 유리 또는 플라스틱 따위로 이루어진 기판 위에 금속막을 형성한다. 기판은 액정 표시 장치를 이루는 기본 셀을 복수 개 형성할 수 있는 기판이다. 설명을 용이하게 하기 위해서 아래에서는 하나의 셀에 대해서 설명하지만 동시에 복수 개의 셀이 형성된다.
그 다음, 도 6 내지 도 8에 도시한 바와 같이, 금속막을 습식 식각(wet etching)하여 게이트 전극(124) 및 끝부분(129)을 포함하는 복수의 게이트선(121)과 유지 전극(133a, 133b)을 포함하는 복수의 유지 전극선(131)을 형성한다.
그리고 게이트선(121) 및 유지 전극선(131) 위에 질화규소(SiNx) 따위로 만들어진 게이트 절연막(140), 불순물이 도핑되지 않은 진성 비정질 규소(a-Si)층(150) 및 불순물이 도핑된 비정질 규소(n+ a-Si)층(160)을 적층한다.
게이트 절연막(140), 비정질 규소층은 도 1 및 도 2에 설명한 화학 기상 장치를 이용하여 형성한다.
구체적으로는, 기판을 도 1에 도시한 화학 기상 장치의 서셉터(40) 위에 안착시킨다. 그리고 기체 주입관(80a)을 통해 유입된 반응 기체가 확산판(90a)에 부딪혀 차단 부재(90) 내에서 충분히 혼합되고 확산판(90a)을 돌아 확산기(70)의 분사공(70a)을 통하여 기판(110)의 전 표면에 균일하게 분배되면서 게이트 절연막(140), 비정질 규소층(150, 160)이 형성된다. 기판(110)의 가장자리는 지지대(120)의 제2 부분(B) 위에 놓여지므로 기판(110)은 새도우 프레임(112)과 중첩하지 않는다.
본 발명에 따른 화학 기상 증착 장치를 이용하면, 기판(110)의 가장자리에도 게이트 절연막(140)이 형성된다. 따라서 게이트선을 패터닝할 때 제거되지 않고 가장자리에 남겨지는 불순물을 완전히 덮어 불순물로 인한 불량이 발생하지 않는다. 또한, 가장자리에 게이트선의 일부가 위치하면 다른 부분에 노출된 금속 사이에 밧데리 현상이 발생할 수 있으나, 본 발명에서는 가장자리를 완전히 덮여 게이트선과 같은 금속이 노출되지 않으므로 밧데리 현상이 발생하지 않는다.
이어서, 도 9 내지 도 11에 도시한 바와 같이, 불순물이 도핑된 비정질 규소 및 진성 비정질 규소를 사진 식각하여, 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 선형 진성 반도체층(151) 및 복수의 불순물 반도체 패턴(164)을 형성한다.
그 다음, 도 12 내지 도 14에 도시한 바와 같이, 불순물 반도체 패턴(164) 위에 데이터 금속층(170)을 스퍼터링 방법으로 차례로 적층한다. 그리고 습식 식각하여, 소스 전극(173) 및 끝부분(179)을 포함하는 데이터선(171) 및 드레인 전극(175)을 형성한다.
이어서, 소스 전극(173) 및 드레인 전극(175)으로 덮이지 않고 노출된 불순물 반도체층(164)을 제거하여 복수의 돌출부(163)를 포함하는 복수의 선형 저항성 접촉층(161)과 복수의 섬형 저항성 접촉층(165)을 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출시킨다. 이 경우, 노출된 진성 반도체(154) 부분의 표면을 안정화시키기 위하여 산소(O2) 플라스마를 실시할 수 있다.
그 다음, 도 15 내지 도 17에 도시한 바와 같이, 평탄화 특성이 우수하며 감광성을 가지는 유기 물질, 예컨대 질화규소(SiNx) 따위를 플라스마 화학 기상 증착(PECVD)으로 보호막(180)을 형성한다.
이어서, 보호막(180) 위에 감광막을 코팅한 후 광마스크를 통하여 감광막에 빛을 조사한 후 현상하여 복수의 접촉구(181, 182, 183a, 183b, 185)를 형성한다.
그 다음, 도 4 내지 도 6에 도시한 바와 같이, 보호막(180) 위에 ITO 따위의 투명 도전층을 스퍼터링으로 적층한 후 패터닝하여, 화소 전극(191), 접촉 보조 부재(81, 82) 및 연결 다리(83)를 형성한다.
이상 설명한 바와 같이, 본 발명의 화학 기상 장치는 기판을 가리는 영역이 없기 때문에 기판의 전면에 걸쳐서 박막을 형성할 수 있으며, 가장자리를 완전히 덮기 때문에 헤이즈 또는 단락 등의 불량이 발생하지 않는다.
또한, 기판을 고정시키고 정렬하기 위한 골프티 또는 핀 등이 없으므로 이들과 충돌하여 기판이 부서지는 현상이 발생하지 않아 불량률이 감소한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
Claims (13)
- 내부 공간을 가지는 반응실,상기 반응실 내에 위치하고 있으며 기판을 지지하는 서셉터,상기 서셉터의 가장자리에 형성되어 있는 지지대, 그리고상기 지지대와 중첩하는 새도우 프레임을 포함하고,상기 기판을 상기 서셉터 위에 안착했을 때, 상기 기판은 상기 새도우 프레임과 중첩하지 않는 기판 지지 장치.
- 제1항에서,상기 지지대는 상기 반응실 내에 설치되며,상기 반응실 내에 기체를 주입하는 기체 주입관 및 상기 반응실에 기체를 분사하는 확산기를 더 포함하는 기판 지지 장치.
- 제1항에서,상기 지지대는 제1 부분, 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하여 L 자 모양을 가지는 기판 지지 장치.
- 제3항에서,기판을 상기 서셉터 위에 안착했을 때, 상기 기판의 가장자리는 상기 지지대의 제2 부분 위에 놓여지는 기판 지지 장치.
- 제1항에서,상기 지지대는 상기 서셉터와 나사로 연결되어 있는 기판 지지 장치.
- 제1항에서,상기 지지대는 상기 서셉터와 일체형인 기판 지지 장치.
- 삭제
- 제2항에서,상기 기체가 상기 확산기의 분사공을 지나기 전에 상기 기체 주입관으로부터의 상기 기체를 혼합하고 분산하는 차단 부재를 더 포함하는 기판 지지 장치.
- 제2항에서,상기 서셉터는 접지 전극이고 상기 확산기는 상기 접지 전극의 대향 전극인 기판 지지 장치.
- 기판 위에 게이트선을 형성하는 단계,기판의 안착 위치를 한정하는 지지대 및 상기 지지대와 중첩하는 새도우 프레임을 포함하는 화학 기상 증착 장치의 서셉터 위에 안착하는 단계,상기 화학 기상 증착 장치를 이용하여 상기 기판의 가장자리를 포함하여 상기 게이트선을 덮는 게이트 절연막 및 규소막을 형성하는 단계,상기 규소막을 패터닝하여 반도체를 형성하는 단계,상기 반도체 위에 데이터선 및 드레인 전극을 형성하는 단계,상기 데이터선 및 드레인 전극 위에 보호막을 형성하는 단계, 그리고상기 보호막 위에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계포함하고,상기 서셉터 위에 안착된 상태에서 상기 기판은 상기 새도우 프레임과 중첩하지 않는 박막 트랜지스터 표시판의 제조 방법.
- 제10항에서,상기 지지대는 제1 부분, 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하여 L 자 모양을 가지는 박막 트랜지스터 표시판의 제조 방법.
- 제11항에서,상기 기판의 가장자리는 상기 지지대의 제2 부분 위에 놓이는 박막 트랜지스터 표시판의 제조 방법.
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060088583A KR101272334B1 (ko) | 2006-09-13 | 2006-09-13 | 기판 지지 장치 및 박막 트랜지스터 표시판 |
| CN2007100854435A CN101144153B (zh) | 2006-09-13 | 2007-03-05 | 衬底支持装置及薄膜晶体管阵列面板的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060088583A KR101272334B1 (ko) | 2006-09-13 | 2006-09-13 | 기판 지지 장치 및 박막 트랜지스터 표시판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080024343A KR20080024343A (ko) | 2008-03-18 |
| KR101272334B1 true KR101272334B1 (ko) | 2013-06-07 |
Family
ID=39206883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060088583A KR101272334B1 (ko) | 2006-09-13 | 2006-09-13 | 기판 지지 장치 및 박막 트랜지스터 표시판 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR101272334B1 (ko) |
| CN (1) | CN101144153B (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400695B1 (ko) * | 2001-08-01 | 2003-10-08 | 주동관 | 타조알 분말의 제조방법 |
| WO2020101804A1 (en) * | 2018-11-13 | 2020-05-22 | Applied Materials, Inc. | Processing chamber with substrate edge enhancement processing |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107435141A (zh) * | 2017-08-04 | 2017-12-05 | 武汉华星光电技术有限公司 | 化学气相沉积设备 |
| CN110923672A (zh) * | 2019-12-17 | 2020-03-27 | Tcl华星光电技术有限公司 | 加热装置及化学气相沉积设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990081757A (ko) * | 1998-04-07 | 1999-11-15 | 다니구찌 이찌로오, 기타오카 다카시 | 고 유전률 박막 형성용 cvd 장치 및 고 유전률 박막 형성방법 |
| KR20010092914A (ko) * | 2000-03-27 | 2001-10-27 | 윤종용 | 섀도우 링을 구비하는 정전척 |
| JP2002009136A (ja) * | 2000-03-16 | 2002-01-11 | Applied Materials Inc | 共通の案内部材を有するシャドウリング |
| KR20040088948A (ko) * | 2003-04-14 | 2004-10-20 | 삼성전자주식회사 | Ｒｐｓ 교체용 분리 밸브를 가지는 ｃｖｄ 장치 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050196971A1 (en) * | 2004-03-05 | 2005-09-08 | Applied Materials, Inc. | Hardware development to reduce bevel deposition |
-
2006
- 2006-09-13 KR KR1020060088583A patent/KR101272334B1/ko active IP Right Grant
-
2007
- 2007-03-05 CN CN2007100854435A patent/CN101144153B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990081757A (ko) * | 1998-04-07 | 1999-11-15 | 다니구찌 이찌로오, 기타오카 다카시 | 고 유전률 박막 형성용 cvd 장치 및 고 유전률 박막 형성방법 |
| JP2002009136A (ja) * | 2000-03-16 | 2002-01-11 | Applied Materials Inc | 共通の案内部材を有するシャドウリング |
| KR20010092914A (ko) * | 2000-03-27 | 2001-10-27 | 윤종용 | 섀도우 링을 구비하는 정전척 |
| KR20040088948A (ko) * | 2003-04-14 | 2004-10-20 | 삼성전자주식회사 | Ｒｐｓ 교체용 분리 밸브를 가지는 ｃｖｄ 장치 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400695B1 (ko) * | 2001-08-01 | 2003-10-08 | 주동관 | 타조알 분말의 제조방법 |
| WO2020101804A1 (en) * | 2018-11-13 | 2020-05-22 | Applied Materials, Inc. | Processing chamber with substrate edge enhancement processing |
| US11094511B2 (en) | 2018-11-13 | 2021-08-17 | Applied Materials, Inc. | Processing chamber with substrate edge enhancement processing |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101144153B (zh) | 2013-10-02 |
| CN101144153A (zh) | 2008-03-19 |
| KR20080024343A (ko) | 2008-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1892758A2 (en) | Manufacturing of flexible display device panel | |
| US7172913B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US9349760B2 (en) | Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer | |
| US7435629B2 (en) | Thin film transistor array panel and a manufacturing method thereof | |
| US8067774B2 (en) | Thin film transistor panel and method of manufacturing the same | |
| US7923726B2 (en) | TFT substrate for display device with a semiconductor layer that extends beyond the gate electrode structure and manufacturing method of the same | |
| KR101272334B1 (ko) | 기판 지지 장치 및 박막 트랜지스터 표시판 | |
| KR101187744B1 (ko) | 액정 표시 장치, 그의 제조 방법 및 제조 장치 | |
| US7582501B2 (en) | Thin film transistor panel and manufacturing method thereof | |
| US8143621B2 (en) | Active type display device | |
| US20070080350A1 (en) | Panel for flexible display device and manufacturing method thereof | |
| US20080090343A1 (en) | Method for manufacturing thin film transistor array panel | |
| KR101282404B1 (ko) | 액정 표시 장치의 제조 방법 | |
| US7846784B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR101230318B1 (ko) | 액정 표시 장치의 제조 방법 | |
| KR20060088617A (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
| KR100601176B1 (ko) | 박막 트랜지스터 기판 | |
| KR20070013804A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20080054583A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20070008869A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20080046814A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR20050093881A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20080024763A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20050017902A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20060122119A (ko) | 표시 장치용 배선의 제조 방법 및 박막 트랜지스터표시판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180502 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 7 |