KR101255448B1

KR101255448B1 - 기판 처리 방법 및 기판 처리 장치

Info

Publication number: KR101255448B1
Application number: KR1020110042997A
Authority: KR
Inventors: 우이 아키오; 하야시 히사타카
Original assignee: 가부시끼가이샤 도시바
Priority date: 2010-09-30
Filing date: 2011-05-06
Publication date: 2013-04-17
Also published as: JP5172928B2; US8821744B2; TW201239965A; CN102446737B; TWI487015B; CN104091747A; KR20120033953A; US20120080408A1; JP2012079886A; CN102446737A

Abstract

기판 처리 장치를 이용한 기판 처리 방법은 제1 단계 및 제2 단계를 포함한다. 제1 단계는 상기 장치에 포함된 펄스 전원으로부터 음의 전압 펄스를 인가한다. 제2 단계는 음의 전압 펄스와 음의 전압 펄스에 이어진 펄스 전원으로부터의 양의 전압 펄스 사이의 시간 간격 동안 부유 전위를 인가한다. 게다가, 상기 장치는 챔버, 제1 전극, 제2 전극, RF 전원, 및 펄스 전원을 포함한다. 제2 전극은 제1 전극을 향하도록 배치되고, 기판을 보지한다. RF 전원은 제2 전극에 50MHz이상의 주파수를 갖는 RF 전압을 인가한다. 펄스 전원은 RF 전압을 가진 전압 파형을 제2 전극에 반복해서 인가한다.

Description

기판 처리 방법 및 기판 처리 장치{SUBSTRATE PROCESSING METHOD AND SUBSTRATE PROCESSING APPARATUS}

본 출원은 2010년 9월 30일에 출원된 선행 일본특허출원 제2010-223171호를 기초로 하고 동 출원의 우선권의 이익을 주장하며, 동 출원의 전체 내용은 본 문서의 이 부분에서 참조에 의해서 통합(incorporation by reference)된다.

본 발명의 실시예는 기본적으로 플라즈마를 이용한 기판 처리 방법 및 기판 처리 장치에 관한 것이다.

일반적으로, 평행평판형 기판 처리 장치는 한 쌍의 전극의 한 쪽에 RF(radio-frequency) 전압을 인가함으로써 플라즈마를 발생시켜서, RF를 인가한 전극 상에 혹은 다른 전극 상에 놓인 기판(즉, 웨이퍼)을 처리한다.

기판 처리 동안 발생하는 대전(charging) 손상 및 국소 비정상 에칭(즉, 노칭)을 억제하기 위하여, 펄스-형태의 양의 전압을 바이어스로서 인가하는 기술이 둘 이상 개시되어 있다.

본 발명의 실시예는 기판을 효율적으로 처리할 수 있는 기판 처리 방법 및 그 방법을 이용한 기판 처리 장치를 제공한다.

본 발명의 실시예들 중의 하나에 따르면, 기판 처리 장치를 이용하는 기판 처리 방법은 제1 단계 및 제2 단계를 포함한다. 제1 단계는 상기 장치에 포함된 펄스 전원으로부터 음의 전압 펄스를 인가한다. 제2 단계는 음의 전압 펄스와 음의 전압 펄스에 이어진 상기 펄스 전원으로부터의 양의 전압 펄스와의 사이의 시간 간격 동안 부유 전위(floating potential)를 인가한다. 게다가, 상기 장치는 챔버, 제1 전극, 제2 전극, RF 전원, 및 펄스 전원을 포함한다. 제1 전극은 챔버 내부에 배치된다. 제2 전극은 제1 전극을 향하도록 배치되고, 기판을 보지한다. RF 전원은 50MHz 이상의 주파수를 갖는 RF 전압을 제2 전극에 인가한다. 펄스 전원은 RF 전압을 가진 전압 파형을 제2 전극에 반복하여 인가한다. 상기 전압 파형은 음의 전압 펄스와 양의 전압 펄스를 포함한다.

본 발명의 실시예에 따른 기판 처리 방법 및 기판 처리 장치는 효율적인 기판 처리를 가능하게 한다.

도 1은 제1 실시예에 따른 기판 처리 장치의 구성을 도시한 개략도이다.
도 2는 제1 실시예에 따른 조합 펄스 파형의 예를 도시한 도면이다.
도 3은 제1 실시예에 따른 기판 처리 장치의 펄스 전원의 내부 구성의 예를 도시한 개략도이다.
도 4는 웨이퍼를 처리하고 있는 상태를 도시한 단면도이다.
도 5는 전압 및 전류의 시간적 변화의 예를 도시한 그래프이다.
도 6은 조합 펄스 파형의 예를 도시한 도면이다.
도 7은 조합 펄스 파형의 예를 도시한 도면이다.
도 8a 내지 8c는 각각 전자 가속 전압, 전자 전류, 및 유효 전력의 시간적인 변화의 예를 도시한 그래프이다.
도 9a 내지 9b는 각각 전자 가속 전압 및 유효 전력의 시간적인 변화의 예를 도시한 그래프이다.
도 10a 내지 10c는 각각 전자 가속 전압, 유효 전력량, 및 웨이퍼 상의 음의 전압의 데드 타임에 대한 의존도의 예를 도시한 그래프이다.
도 11은 제2 실시예에 따른 조합 펄스 파형의 예를 도시한 도면이다.
도 12는 웨이퍼 상의 전압의 시간적 변화의 예를 도시한 그래프이다.
도 13은 웨이퍼 상의 전압 및 전자 전류의 접지 시간에 대한 의존도의 예를 도시한 그래프이다.
도 14는 다른 실시예의 펄스 전원의 내부 구성의 예를 도시한 개략도이다.
도 15는 다른 실시예의 펄스 전원의 내부 구성의 예를 도시한 개략도이다.
도 16은 저항이 제공된 다이오드를 도시한 회로도이다.
도 17은 전자 가속 전압의 시간적인 변화의 예를 도시한 그래프이다.
도 18은 다른 실시예에 따른 조합 펄스 파형의 예를 도시한 도면이다.
도 19a 내지 19c는 각각 전자 가속 전압, 전자 전류, 및 유효 전력의 시간적인 변화의 예를 도시한 그래프이다.
도 20은 다른 실시예에 따른 조합 펄스 파형의 예를 도시한 도면이다.

본 발명에서 개시된 관점들은 이하의 상세한 설명에 기재된 내용 및 첨부된 도면을 참조하여 명백하게 될 것이다. 상세한 설명 및 관련 도면들은 본 발명의 실시예들을 설명하기 위해서 제공되고 본 발명의 범위를 제한하기 위한 것이 아니다.

<제 1 실시예>

1. 기판 처리 장치의 구성

도 1은 제1 실시예에 따른 기판 처리 장치의 구성을 도시한 개략도이다.

기판 처리 장치(1)는 평행평판형 리액티브 이온 에칭(RIE) 장치이다. 웨이퍼(15)는 기판 처리 장치(1)의 처리대상(즉, 기판)이다. 에칭 챔버(11)는 웨이퍼(15)의 처리를 위해서 필요한 기능을 유지한다. 처리 기체 도입 파이프(12)는 웨이퍼(15)의 처리를 위해서 필요한 처리 기체를 도입한다. Ar, Kr, Xe, N₂, O₂, CO, 및 H₂ 등의 기체 외에도, SF₆, CHF₃, CH₃F, CF₄, C₂F₆, C₄F₈, C₅F₈, C₄F₆, CI₂, HBr, SiH₄, SiF₄ 등을 적절하게 이용하는 것이 가능하다.

하부 단자(16)는 웨이퍼(15)를 보지(保持)하기 위해 정전기 처크(electrostatic chuck)를 구비한다. 상부 단자(13)는 하부 단자(16)의 상부측을 향하도록 배치되고, 그 중 하나의 단자가 접지 전위이다(즉, 접지되어 있다). 상부 단자(13) 및 하부 단자(16)는 한 쌍의 평행평판 전극을 포함한다.

플라즈마(14)는 하부 전극(16)에 인가된 RF 전력에 의해서 생성된다. 플라즈마(14)를 형성하는 이온은 도 1에서의 화살표 방향으로 이동, 즉 웨이퍼(15) 상으로 입사한다. 기판 처리 장치(1)는 플라즈마(14)를 이용해서 웨이퍼(15)를 에칭한다.

배기구(17)는 도시되지 않은 압력-조정 밸브 및 배기 펌프에 접속되어 있다. 에칭 챔버(11)에서 기체는 배기구(17)를 통해서 배기되고, 에칭 챔버(11) 내의 압력은 일정하게 유지된다. RF 전원(19)은 하부 전극(16)에 인가될 RF 전압을 생성한다. RF 전압의 주파수는 50Hz이상이다. 정합기(18)는 RF 전원(19) 및 플라즈마 (14) 사이에서 임피던스 매칭을 수행하여, RF 전압을 HPF(high-pass filter)(22)로 출력한다.

펄스 전원 회로(21)는 도 2에서 도시된 파형(즉, 조합 펄스 파형)을 가진 전압을 LPF(low-pass filter)(20)로 출력한다. 도 2의 그래프에서, 수직축 및 수평축은 r각각 전압(V) 및 시간(㎲)을 나타낸다.

도 2에서 도시된 바와 같이, 조합 펄스 파형에서, 음의 전압 펄스 및 양의 전압 펄스는 조합되고, 회로는 인가된 전압 펄스들 사이의 시간 간격(즉, 점선에 의해서 도시된 바와 같이 t2와 t3 사이에 존재하는 td)동안 개방되어, 부유 전위로 된다. 다시 말해, 양의 펄스 전압, 음의 펄스 전압, 및 부유 전위는 주기적으로 반복된다. 여기서, 음의 전압 펄스 및 양의 전압 펄스는 하나의 펄스 내에서 대체로 일정한 전압(즉, 피크 전압)을 갖는 각각의 구형(rectangular) 전압 파형을 갖는다. 이에 대한 상세한 설명은 후술한다.

도 3은 펄스 전원(21)의 내부 구성의 예를 도시하는 개략도이다. 이 예에서, 펄스 전원(21)은 DC 전원들(31, 32), 스위치들(33 내지 35), 및 스위칭 유닛(36)을 구비한다.

DC 전원들(31, 32)은 각각 음의 전압 및 양의 전압을 위한 전원이다. DC 전원(31)은 음의 전압 펄스의 피크 전압에 대응하는 제1 전압을 갖는 제1 전원으로서 기능한다. DC 전원(32)은 양의 전압 펄스의 피크 전압에 해당하는 제2 전압을 갖는 제2 전원으로서 기능한다.

스위칭 유닛(36)에 의해 제어되는 스위치들(33, 34, 및 35)은 각각 음의 전압, 양의 전압, 및 접지 전위를 인가하기 위해서 사용된다. 스위치(33)는 제1 전원의 접속을 출력 단자로 스위칭하기 위한 제1 스위치로서 기능한다. 스위치(34)는 제2 전원의 접속을 출력 단자로 스위칭하기 위한 제2 스위치로서 기능한다. 스위치(35)는 접지 포텐션의 접속을 출력 단자로 스위칭하기 위한 제3 스위치로서 기능한다. 여기서, 접지 전위가 사용되지 않는다면, 스위치(35)는 요구되지 않는다.

스위치들(33 내지 35)의 스위칭을 제어하는 스위칭 유닛(36)은 제1 스위치 내지 제3 스위치를 제어하기 위한 제어 유닛으로서 기능한다. 예를 들어, 스위칭 유닛(36)이 스위치들(33 내지 35)의 조합을 각각 (ON, OFF, OFF), (OFF, ON, OFF), 및 (OFF, OFF, ON)으로서 순차적으로 제어하는 경우에, 음의 전압, 양의 전압, 및 접지 전위가 펄스 전원(21)의 출력 단자에 인가된다.

나아가, 스위칭 유닛(36)이 스위치들(33 내지 35)의 조합을 (OFF, OFF, OFF)로서 제어하는 경우에, 펄스 전원(21)의 출력 단자는 전원 유닛으로부터 전기적으로 부유상태가 되어, 부유 전위를 출력한다. 이 경우에, 플라즈마로부터의 전류 또는 플라즈마로의 전류는 차단된다.

본 실시예에서는, 스위칭 유닛(36)이 스위치들(33, 34)을 제어하여, 펄스 전원(21)이 t1과 t2 사이, t2와 t3 사이, t3과 t4 사이, t4와 t5(즉, t1) 사이의 각각의 시간 간격에서 음의 전압 펄스, 부유 전위, 양의 전압 펄스, 및 부유 전위를 출력하는 것을 허용한다.

이 경우의 스위치들(33, 34)의 동작의 진리표가 표 1에서 도시된다. 여기서, 접지 전위가 사용되지 않기 때문에, 스위치(35)를 표시하지 않았다.

여기서, LPF(20)는, RF 전원(19)으로부터 고주파수 성분들이 펄스 전원(21)을 통과하는 것을 방지하면서, 펄스 전원(21)으로부터 입력된 전압 파형으로부터의 저주파수 성분들만을 하부 전극(16)에 출력한다. 결과적으로, RF 전원(19)으로부터의 고주파수 성분들 및 펄스 전원(21)으로부터의 조합 펄스 파형은 서로 중첩되어 하부 전극(16)에 인가된다. 게다가, HPF(22)는 RF 전원(19)으로부터 입력된 전압 파형으로부터의 고주파수 성분들만을 출력하고, LPF(20)과 같은 방식으로 동작한다.

2. 기판 처리 장치의 동작

상술한 바와 같이 구성된 기판 처리 장치의 동작이 설명될 것이다.

웨이퍼(15)는, 진공화되어 소정의 압력에 도달된 에칭 챔버(11) 내로 전송 메커니즘(도시되지 않음)에 의해서 전송된다. 다음으로, 웨이퍼(15)는 하부 전극(16)에 제공된 정전기 처크에 의해서 하부 전극(16)에 보지된다.

다음으로, 웨이퍼(15)의 처리를 위해서 필요한 처리 기체가 처리 기체 도입 파이프(12)를 통해서 도입된다.

이때, 에칭 챔버(11)로 도입된 처리 기체는 배기 펌프(도시되지 않음)에 의한 압력 조정 밸브 및 배기구(17)를 통해서 미리 결정된 비율로 배기된다. 결과적으로, 에칭 챔버(11) 내에서의 압력은 일정하게 유지된다.

다음으로, RF 전력은 정합 장치(18) 및 HPF(22)를 통해서 RF 전원(19)으로부터 하부 전극(16)으로 인가된다. 나아가, 도 2에서 도시된 조합 펄스 파형이 LPF(20)을 통해서 펄스 전원(21)으로부터 공급되고 RF 전력에 중첩되어, 하부 전극(16)에 인가된다.

또한, 음의 펄스의 인가 및 양의 펄스의 인가 사이의 시간 간격(즉, 데드 타임) td는 작은 것이 바람직하다. 하지만, 큰 전류에 의해서 펄스 전원이 파괴되는 것을 막기 위해서 간격 td를 완전히 제거하는 것은 어렵다.

플라즈마 밀도는 RF 전원(19)으로부터의 RF 전력에 의해서 제어된다. 웨이퍼(15) 상으로 입사되는 이온의 입사 에너지는 펄스 전원(21)으로부터의 음의 전압 펄스의 전압에 의해서 제어된다. 웨이퍼(15)의 처리를 수행하기 위해서 문턱 에너지값 이상의 에너지를 갖는 이온에 의해서 웨이퍼(15)가 에칭된다.

이상의 동작에 있어서, 효율적인 처리를 위해 다양한 요인들이 검사될 수 있다. 요인들에 대한 상세한 설명은 후술한다.

A. RF 전압의 주파수

상술한 바와 같이, RF 전원(19)의 주파수는 50 MHz이상이다. 그 이유는 이하에서 설명될 것이다. RF 전원(19)의 주파수를 50 MHz이상으로 설정하는 것은 이하의 (1) 및 (2)의 이점이 있다.

(1) 음의 전압 펄스에 의해서만 이온의 평균 입사 에너지 Vdc를 제어

상술한 바와 같이, RF 전압 및 조합 전압 펄스는 서로 중첩되어 하부 전극(16)으로 인가된다. 플라즈마(14)는 하부 전극(16) 및 상부 전극(13) 사이의 RF 전압에 의해서 생성된다. 플라즈마(14) 내의 양이온들은 웨이퍼(15) 상으로 입사되어 웨이퍼(15)를 처리한다. 이때, 양의 입사 이온의 평균 입사 에너지 Vdc는 RF 전압에 기인한 성분 Vdc1과 음의 전압 펄스에 기인한 성분 Vdc2로 나뉜다.

여기서, 성분 Vdc1은 RF 전압의 주파수가 증가함에 따라 감소한다. 특히, RF 전력이 약 2.2W/㎠이하인 경우, 성분 Vdc1은 50MHz를 넘는 RF 주파수에서 약 50eV(즉, 웨이퍼(15)의 처리에 영향을 주지않는 문턱값)이하로 된다. 나아가, RF 전력이 2.2W/㎠를 넘는 경우에는, 성분 Vdc1의 RF-전력 의존도는 현저하게 감소한다.

따라서, RF 주파수를 50MHz이상으로 설정함으로써, 평균 입사 에너지 Vdc는 RF 전압에 의존하지 않고 음의 전압 펄스에만 의존하게 된다. 달리 말해, 음의 전압 펄스만이 입사 에너지 Vdc를 제어할 수 있다. 결과적으로, 상기 처리는 음의 전압 펄스에 의해서 생성된 협대역 에너지를 가진 이온을 가지고 정확하게 수행될 수 있다.

여기서, RF 전압을 하부 전극(16)에 인가하는 것은 플라즈마를 효율적으로 생성하기 위함이다. 절연성 막이 웨이퍼(15) 상에 증착되어 있는 경우에도, 플라즈마가 효율적으로 생성되어 웨이퍼(15)를 처리하는 것을 허용한다.

(2) 이온의 입사 에너지의 분포를 좁힘

후술할 바와 같이, RF 전압의 주파수를 증가시키는 것은 실질적으로 단일한 에너지 피크를 가진 이온을 가지고 효율적이고 정확하게 웨이퍼(15)를 처리하는 것을 허용한다.

일반적으로, 플라즈마(14) 내의 이온 에너지의 분포는 저에너지측 피크 PL과 고에너지측 피크 PH를 보인다. 이것은 플라즈마(14)가 RF 전압에 의해서 생성되기 때문이다. 피크 PL 및 PH 사이의 에너지폭 ΔE는 플라즈마를 생성하기 위한 조건에 의존하고, 수십 eV에서부터 수백 eV에 이른다. 따라서, 평균 입사 에너지 Vdc가 웨이퍼(15)를 처리하기에 적절한 값으로 조정된 경우에도, 너무 높은 에너지를 가진(즉, 높은 에너지 피크를 가진) 이온 및 너무 낮은 에너지를 가진(즉, 낮은 에너지 피크를 가진) 이온이 웨이퍼(15) 상에 입사하는 이온에 포함된다.

상술한 바와 같이 에너지의 분포가 두 개의 피크를 가진 이온을 가지고 웨이퍼(15)가 처리되는 경우에, 처리 정확성이 불충분하게 될 가능성이 존재한다. 예를 들어, 웨이퍼(15)가 높은 에너지 피크를 가진 이온을 가지고 처리되는 경우에, 처리된 홈의 어깨가 둥글게 될(즉, 숄더 드랍핑(shoulder dropping)이 발생할) 가능성이 존재한다. 이와 달리, 웨이퍼(15)가 낮은 에너지 피크를 가진 이온을 가지고 처리될 때, 표면 반응 문턱값보다 낮은 에너지를 가진 이온이 처리에 기여하지 않거나, 이온의 입사각의 열적 확산(thermal spread)의 결과로서 처리의 "이방성(anisotropy)"을 열화시킬 가능성이 존재한다.

에너지폭 ΔEi는 RF 전압 주파수가 증가함에 따라서 감소한다. 그러므로, RF 전압 주파수를 특히 50MHz이상으로 증가시키는 것은 이온의 입사 에너지의 분포를 좁힌다. 결과적으로, 웨이퍼(15)는 실질적으로 단일한 에너지 피크를 가진 이온을 가지고 처리될 수 있다. 다시 말해, 과도하게 높은 에너지를 가진 이온은 주파수가 50MHz이상인 RF 전압에 의해서 실질적으로 생성되지 않는다.

B. 홈의 바닥 등에서 대전(charging)의 발생

양의 전압 펄스를 인가한 것에 대한 효과가 설명될 것이다. 우선, 양의 전압 펄스를 인가하지 않고 음의 전압 펄스만을 인가한 경우를 설명한다.

웨이퍼(15)의 절연막에 깊은 형상(즉, 깊은 홈 또는 깊은 구멍) 또는 복잡한 형상(즉, 3차원 형상)을 제공하는 경우에, RF 전압 및 음의 전압 펄스 둘 다 인가하는(즉, 양의 전압 펄스를 인가하지 않고) 것은 특히 홈 내부에 대전을 야기한다. 홈 내부에서의 대전은 홈의 처리 정확성을 감소시키는 원인이 된다. 대전의 발생 이유에 대해 이하에서 설명한다.

도 4는 웨이퍼(15)의 처리를 도시하는 단면도이다. 여기서, 웨이퍼(15)는 기판(41) 및 절연체(42)의 적층체이다. 홈(44)은 마스크(43)를 이용해서 형성된다. 예를 들어, Si, SiOC, 및 Si₃N₄(질화 실리콘)이 각각 기판(41), 절연체(42), 및 마스크(43)를 위해서 사용될 수 있다.

플라즈마는 양이온 I⁺ 및 전자 e^-를 가지고, 둘 다 기판(41) 상에 입사한다. 동일한 수의 양이온 I⁺ 및 전자 e^-가 음의 펄스의 하나의 사이클 내에서 홈(44) 외부의 플라즈마에 노출된 기판(41)의 표면에 입사한다. 양이온 I⁺ 및 전자 e^-는 전기적으로 중성화되는 경향을 가진다. 한편, 좁은 폭 및 큰 종횡비(aspect ratio)를 가진 홈(44)의 내부 표면은 전기적으로 대전되는 경향이 있다. 양이온 I⁺ 및 전자 e^-는 홈(44)의 바닥 주변 및 홈(44)의 개구 주변 측벽에 편재되어 있고, 각각 양 및 음으로 대전된다.

대전이 홈(44)의 내부 표면상에서 쉽게 발생하는 이유는, 양이온 I⁺이 "이방성(anisotropic)"이고 전자 e^-가 "등방성(isotropic)"이기 때문이다. 양이온 I⁺은 음의 전압 펄스에 의해서 기판(41)을 향하는 방향으로 가속되어 정렬된 방향으로 움직인다(즉, 이방성이다). 한편, 전자 e^-는 랜덤하게 움직인다(즉, 등방성이다). 등방성인 전자 e^-는 좁은 홈의 깊은 함몰부로 거의 들어가지 않아서, 홈(44)의 개구 주변 측벽이 음으로 대전된다. 음으로 대전되는 것은 전자 e^-를 물리치도록 작용한다. 결과적으로, 홈(44)의 바닥부로 들어가는 전자 e^-가 수적으로 감소한다. 한편, 홈(44)의 바닥부는 이방성 양이온 I⁺이 들어가서 양으로 대전된다. 여기서, 상술한 바와 같이, 양의 전압 펄스는 인가되지 않는다.

나아가, 홈(44)의 바닥부에서 양의 대전이 발생해서, 홈(44)의 바닥부에 도달하는 양이온 I⁺의 수가 감소하고, 양이온 I⁺의 궤적이 굽어진다. 이것은 처리가 정지(즉, 에칭이 정지)되도록 하거나, 처리된 형상이 홈(44)의 바닥부의 측면 상에서 노칭(45)과 같은 결함을 가지도록 한다. 따라서, 원하는 처리가 수행되기 어렵게 된다.

음의 전압 펄스는 하부 전극(16)에 인가되어 양이온 I⁺이 기판(41) 상에 입사되도록 하지만, 음의 전압 펄스는 홈(44)의 바닥부에서의 대전을 야기한다. 상기 상태에서 균형을 이루는 대전 분포를 완화하기 위해서, 홈(또는 구멍)의 바닥부를 향하여 이온 전류를 감소시키는 것, 홈(또는 구멍)을 향하여 전자 전류를 증가시키는 것, 또는 음의 전압 펄스를 하부 전극(16)으로 인가하지 않는 기간(즉, 휴지기간)을 설정하는 것에 의해서 대전이 감소될 수 있다. 그러나, 이온 전류의 감소가 처리율의 감소를 야기한다. 나아가, 아무런 음의 전압 펄스를 인가하지 않는 것 또한 처리율의 감소를 야기하는데, 이는 아무런 음의 전압 펄스를 인가하지 않는 긴 휴지기간이 시상수와 관련해서 전하 불균형을 완화하도록 요구되기 때문이다. 전하 불균형을 완화하기 위한 방법은 홈(구멍)의 바닥에 전자 전류를 공급함으로써, 웨이퍼에 양의 전압을 인가하여 이방성 전자를 생성하도록 만드는 것이다.

C. 양의 전압 펄스를 인가함으로써 대전의 완화(이방성 전자의 생성)

양의 전압 펄스를 음의 전압 펄스에 보태서 인가함으로써 단기간에 대전을 감소시키는 것이 가능하게 된다.

도 5는 양의 펄스를 인가할 때 웨이퍼 내에서 전압 및 전류의 변화를 도시하는 도면으로서, 양의 펄스를 인가함으로써 대전을 완화하는 효과를 설명한다.

도 5는 음의 전압 펄스 및 양의 전압 펄스가 전극(16)에 주기적으로 인가되는 시뮬레이션의 예를 도시하고, 한 사이클의 인가를 위한 전압 및 전류의 계산을 제공한다.

시뮬레이션 조건은 다음과 같다고 가정한다:

펄스 주기는 1.0㎲이고;

음의 전압 펄스의 전압은 -800V이고;

음의 전압 펄스의 펄스 폭은 0.7㎲이고;

양의 전얍 펄스의 전압은 +300V이고;

양의 전압 펄스의 펄스 폭은 0.06㎲이고;

음의 전압 펄스와 양의 전압 펄스 사이의 시간 간격은 10㎱이고;

웨이퍼의 지름은 300㎜이고;

플라즈마의 전자 밀도는 1×10¹⁷/㎥이고;

플라즈마의 전자 온도는 3eV이다.

게다가, 시뮬레이션은 "PSpice"를 사용해서 플라즈마 회로로서 수행된다. 상기 시뮬레이션 조건 하에서 플라즈마-등가 회로가 더해진 펄스-인가 회로에 스위칭 유닛의 타이밍, 음의 전압 펄스, 및 양의 전압 펄스를 입력함으로써 도 5에서 도시된 시뮬레이션 결과가 얻어진다.

도 5에서 상부 도면은 개별적으로 계산된, 펄스 전원(21)으로부터의 펄스 출력 전압 Vo, 정전기 처크에 의한 웨이퍼 상의 전압 Vw, 및 플라즈마 전위 Vp를 도시한다. 도 5에서 하부 도면은 웨이퍼를 통과하는 전류(즉, 전자 전류 Ie 및 이온 전류 Ii)를 도시한다. 나아가, 도 5의 상부 도면은 정전기 처크에 의한 웨이퍼 상의 전압 Vw와 플라즈마 전압 Vp 사이의 차(즉, Vw - Vp)인 전자 가속 전압 VΔ을 도시하고, 우측의 스케일을 기초로 하여 읽힌다.

작은 펄스 폭을 가진 양의 전압을 인가하는 것은 양의 전압 펄스를 인가하는 시간 간격을 짧게 하고, 수 볼트 내지 수십 볼트 범위의 전자 가속 전압 VΔ을 생성한다. 전자 가속 전압 VΔ은 도 5의 하부 도면에서 도시된 전자 전류의 적분값 IA에서 가속화된 이방성 전자를 생성하여 가속화된 이방성 전자가 웨이퍼 상으로 입사한다.

양의 전압 펄스가 인가되는 경우에도 이온 전류, 즉 플라즈마 상태에 의해서 결정되는 전자 전류의 적분값 그 자체는 크게 변하지 않는다. 따라서, 홈 또는 구멍의 바닥부에서의 대전의 감소에의 기여를 평가하기 위한 지표가 필요하다. 이방성을 나타내는 가속 전압과 전자 전류, 즉 단위 시간당 입사 전자의 수의 곱(product)을 이용하여, 유효 전기 에너지 Ee 및 유효 전력 Pe(t)가 대전의 감소에 대한 지표로서 정의된다.

여기서, t1은 양의 전압 펄스를 인가하는 개시시간을 나타내고, t2는 인가를 종료하는 시간을 나타내고, Ie(t)는 전자 전류를 나타낸다.

D. 양의 전압 펄스를 인가할 때 부유 전위 효과

도 2에 도시된 전압 파형(즉, 펄스 파형)을 사용하는 실시예의 유효 전력 Pe(t)는 상기 수학식 1 및 수학식 2에 의해서 평가된다.

여기서, 양의 전압 펄스를 인가하지 않은 전압 파형(표 2에서의 스위칭 동작에 대한 진리표에 따라 도 6에서 도시됨) 및 음의 전압 펄스와 양의 전압 펄스 사이의 시간 간격 동안 접지 전위를 가지는 전압 파형(표 3에서의 스위칭 동작에 대한 진리표에 따라 도 7에서 도시됨)을 위한 평가 지표들이 산출된다. 그리고, 두 개의 전압 파형에 대한 평가 지표들이 본 실시예와 비교된다.

도 8a 내지 8c는 상기 3개의 패턴의 전압 파형을 이용해서 상기 시뮬레이션 및 수학식 1 및 수학식 2에 의해 얻은 계산결과를 도시한다. 도 8a는 전자 가속 전압(VΔ = Vw-Vp)의 시간에 따른 변화를 도시한다. 도 8b는 전자 전류의 시간에 따른 변화를 도시한다. 도 8c는 유효 전력 Pe(t)의 시간에 따른 변화를 도시한다. 도 8a 내지 8c에서, 음의 전압 펄스 및 양의 전압 펄스가 음의 전압 펄스 및 양의 전압 펄스 사이의 시간 간격에 대해 설정된 부유 전위와 함께 인가되는 경우에, 전자 가속 전압, 전자 전류, 및 유효 전력은 각각 ΔV1, Ie1, 및 P1으로 표기된다. 도 8a 내지 8c에서, 음의 전압 펄스 및 양의 전압 펄스가 음의 전압 펄스 및 양의 전압 펄스 사이의 시간 간격에 대해 설정된 접지 전위와 함께 인가되는 경우(표 3 및 도 7)에, 전자 가속 전압, 전자 전류, 및 유효 전력은 각각 ΔV2, Ie2, 및 P2로 표기된다. 도 8a 내지 8c에서, 양의 전압 펄스 없이 음의 전압 펄스만이 인가되는 경우(표 2 및 도 6)에, 전자 가속 전압, 전자 전류, 및 유효 전력은 각각 ΔV3, Ie3, 및 P3으로 표기된다.

도 8a 내지 8c에서 도시된 바와 같이, 모든 값들(ΔV2, Ie2, P2)는 모든 값들(ΔV3, Ie3, P3)보다 크다. 본 발명의 실시예에서, 음의 전압 펄스 및 양의 전압 펄스 사이의 시간 간격에 대해 설정된 부유 전위와 함께 양의 전압 펄스 및 음의 전압 펄스를 인가함으로써 전자 가속 전압 ΔV1 및 전자 전류 Ie1이 더욱 커진다. 전자 가속 전압 및 전자 전류가 증가한 결과, 이방성 전자에 기인한 유효 전력 P1이 현저하게 증가한다.

다시 말해, 사이클당 유효 전기 에너지 Ee와 관련하여, P1(면적부), P2(면적부), 및 P3(면적부)는 각각 6.5×10^-3[J], 3.6×10^-3[J], 및 2.1×10^-3[J]이다. 본 발명의 실시예에 따라, 유효한 처리를 수행하기 위해서 P1 및 P3의 적분 영역과 비교하여 약 80%만큼 유효 전력을 증가시킬 수 있는 기판 처리 방법 및 기판 처리 장치를 제공하는 것이 가능하다.

F. 데드 타임 의존도

본 발명의 실시예의 조건 하에서, 부유 전위가 출력되는 것을 허용하는 간격의 데드 타임(즉, 데드 타임 td라고 함)에 대한 의존도가 조사된다. 도 2에서, 부유 전위는 td의 간격(즉, t2 및 t3 사이에서) 동안 출력된다. 전자 가속 전압 VΔ (즉, Vw-Vp) 및 유효 전력 Pe(t)는 데드 타임 td의 길이에 따라서 변화한다. 도 9a 및 도 9b는 각각 데드 타임 td와 전자 가속 전압 사이의 관계 및 데드 타임 td와 유효 전력 Pe(t) 사이의 관계를 도시한다.

도 9a 및 9b는 각각 데드 타임 td(예컨대, td=0ns, 10ns, 30ns, 50ns, 100ns)의 변화에 따른 사이클당 전자 가속 전압(즉, D0, D10, D30, D50, D100)의 시뮬레이션 및 유효 전력(P0, P10, P30, P50, P100)의 시뮬레이션을 도시한다.

도 9a 및 9b로부터 알 수 있듯이, 데드 타임 td가 증가함에 따라서 전자 가속 전압 및 유효 전력이 감소한다. 50ns이상의 데드 타임 td에 대한 유효 전기 에너지(즉, 유효 전력 P50, P100)는 0ns 내지 10ns(즉, 유효 전력 P0, P10)의 데드 타임 td에 대한 유효 전기 에너지와 비교하여 약 1/6까지 현저하게 감소한다. 따라서, 유효 전기 에너지가 감소하지 않도록 하기 위해서 더 짧은 데드 타임 td가 바람직하다는 것을 알 수 있다.

도 10a는 전자 가속 전압의 피크값을 도시하는 그래프이다. 도 10b는 유효 전력 Ee [mJ]을 도시하는 그래프이다. 도 10c는 각각의 데드 타임 td에서 웨이퍼 상의 음의 펄스 전압값을 도시하는 그래프이다. 데드 타임에 따라 모든 값이 변한다는 것을 알 수 있다. 특히, 도 10b에 따르면, 데드 타임을 감소시킴에 따라서 유효 전기 에너지가 증가하고, 그래서 데드 타임 td가 50ns보다 클 때 유효 전기 에너지가 포화된다.

상술한 바와 같이, 전자 가속 전압(도 9a) 및 유효 전기 에너지(도 10b)를 고려할 때, 데드 타임을 가능한 한 짧게 하는 것이 처리 효율의 관점에서 바람직하다. 하지만, 대전의 완화에 대한 데드 타임의 영향을 고려할 때, 대전의 완화와 처리 효율 사이의 절충을 위해서 데드 타임을 50ns이하로 설정하는 것이 바람직하다. 음의 전압 펄스를 증가시키는 관점에서도, 데드 타임이 50ns이하로 설정되는 것이 바람직하다.

이러한 방식으로, 부유 전위 시간(즉, 데드 타임 td)을 50ns이하로 설정함으로써, 더 효율적인 처리를 수행하는 것이 가능하다.

<제 2 실시예>

제2 실시예가 이하에서 설명될 것이다. 여기서, 동일한 참조 번호는 제1 실시예에서와 같은 동일한 구조물을 가리키고, 그에 대한 설명을 반복하지는 않을 것이다.

제2 실시예에서, 장치 구성은 도 1 및 3에서 도시된 제1 실시예에서의 것과 동일하다. 펄스 전원 회로(21)로부터 출력된 전압 파형(즉, 조합 펄스 파형)은 제1 실시예에서의 것과 다르다. 도 11은 전압 파형을 도시하는 그래프이다. 도 11의 그래프에서, 수직축 및 수평축은 각각 전압(V) 및 시간(㎲)을 나타낸다. 펄스 전원 회로(21)에서의 스위치들(33, 34, 35)의 동작에 대한 진리표가 전압 파형에 따라 표 4에서 도시된다.

상기 표 1 내지 4에서, "개방"(Open)은 "스위치 오프"(switch off)에 대응하는 개방회로를 의미하고, "폐쇄"(Close)는 "스위치 온"(switch on)에 대응하는 폐쇄회로를 의미한다.

도 11에서 도시된 바와 같이, 펄스 전원(21)은 원하는 펄스 파형을 형성하기 위해서 시간 t1 및 t2 사이, 시간 t2 및 t3(즉, td1) 사이, 시간 t3 및 t4 사이, 시간 t4 및 t5(즉, td2) 사이, 시간 t5 및 t6 사이(즉, tg), 및 시간 t6 및 t7 사이(즉, td3)의 각각의 시간 간격에 대해서 음의 전압 펄스, 부유 전위, 양의 전압 펄스, 부유 전위, 접지 전위, 및 부유 전위를 출력한다.

이러한 펄스 파형을 출력하는 효과는 이하에서 설명할 것이다.

도 12는 상기 3개의 패턴의 전압 파형을 이용하는 경우의 웨이퍼 상의 전압을 도시하는 그래프이다. 도 12는 웨이퍼 상에서 전압 Vw1, Vw2, 및 Vw3의 시간적 변화를 도시한다. 웨이퍼 상의 전압 Vw1은 양의 전압 펄스를 인가하고 음의 전압 펄스 및 양의 전압 펄스 사이에 부유 전위(도 2에서 도시된 펄스 전압 파형)를 설정함으로써 생성된다. 웨이퍼 상의 전압 Vw2는 양의 펄스 없이 음의 전압 펄스만(즉, 도 6에서 도시된 펄스 파형)을 인가함으로써 생성된다. 웨이퍼 상의 전압 Vw3은 양의 전압 펄스를 인가하고 음의 전압 펄스 및 양의 전압 펄스 사이에 접지 전위(즉, 도 7에 도시된 펄스 파형)를 설정함으로써 생성된다.

여기서, 펄스 전원(22)이 -800V의 전압을 출력할지라도, 약 -600V가 웨이퍼 상에 Vw2 및 Vw3로서 인가된다. 이것은 웨이퍼 상의 전압 절대값이 하부 전극(16)의 정전기 처크에 의해서 포함될 임피던스를 통해서 -800V에서부터 -600V까지 감소하기 때문이다. 나아가, 음의 바이어스 전압은 Vw1과 관련하여 -400V까지 감소한다. 이것은 전자 전류의 부족에 의해서 바이어스 전위가 감소하기 때문이다. 이러한 부족은 부유 전위 시간이 긴 경우에 한 사이클의 바이어스에서 전자 전류가ㅣ 이온 전류보다 작다는 것을 의미한다. Vw1은 더욱 낮게 조정되어 전자 전류 및 이온 전류 사이의 균형을 유지시킨다. 따라서, 부유 전위 시간이 길어지면 에칭률(etching rate)이 감소하게 되는데, 이러한 것은 처리를 위해서 바람직하지 않다.

이러한 문제를 개선하기 위하여, 제2 실시예는 양의 펄스를 인가한 후의 시간의 일부가 도 12에 도시된 바와 같은 접지 전위의 인가에 할당된 펄스 파형을 이용한다. 이어서, 접지 전위의 시간 의존도가 조사될 것이다.

도 13은 접지된 시간(즉, 도 11에서 t5 및 t6 사이의 시간 tg)에 따라서 변하는 웨이퍼 상의 음의 펄스 전압 Vw 및 전자 전류 최대값 Ie 둘 다의 시뮬레이션을 도시하는 그래프이다. 나아가, 양의 전압 펄스를 포함하지 않는 인가될 웨이퍼 상의 전압 Vw0(즉, 도 6에서의 펄스 파형) 또한 도 13에서 비교를 위해 도시된다. 여기서, td1 및 td2는 10ns로 설정되고, 시간 tg는 0에서부터 200ns까지 변화하고, 시간 td3은 220 - tg (ns)이다. 다른 파라미터들은 제1 실시예에서의 것들과 동일하다.

도 13에서, 접지 시간 tg이 길 때, 웨이퍼 상의 전압 Vw는 양의 전압 펄스를 포함하는 인가될 웨이퍼 상의 전압 Vw0까지 감소(즉, 그 절대값이 증가)하는 반면, 전자 전류 Ie는 거의 변화하지 않는다.

다시 말해, 양의 펄스(t3 ~ t4)가 인가된 후, 부유 전위(td2: t4 ~ t5), 접지 전위(tg: t5 ~ t6), 및 부유 전위(td3: t6 ~ t7)를 위한 시간 간격이 순서대로 제공됨으로써, 웨이퍼 상의 전압의 절대값을 증가시킬 수 있다. 이것은 제1 실시예에 의한 효과에 부가적인 효과를 추가하여 처리 효율을 증가시킨다.

여기서, 접지된 시간의 간격 tg이 길면 길수록, 웨이퍼 상의 전압의 절대값은 증가한다. 따라서, 장치에 대한 제약조건이 허용한다면 양의 전압 펄스를 인가한 후에, 데드 타임 td2 및 td3를 가능한 한 짧게 설정하고, 다른 데드 타임을 실질적으로 접지 전위로 설정하는 것이 바람직하다.

<다른 실시예들>

다른 실시예들이 이하에서 설명될 것이다.

1. 펄스 전원의 구성

본 실시예는 도 3에서 도시된 펄스 전원 회로(21)가 다이오드를 이용한 펄스 전원 회로에 의해서 교체된다는 점에서만 제1 실시예 및 제2 실시예와 다르다. 본 실시예에서 펄스 전원 회로가 아닌 다른 구성요소들은 제1 실시예 및 제2 실시예에서와 동일하다.

다이오드를 이용하는 방법은 펄스 전원 회로로부터 접지 전위를 출력하기 위한 방법으로서 채용된다. 양의 펄스 전류(즉, 이온 전류) 없이 전자 전류만이 전원 단자로부터 플라즈마를 향하는 방향으로 흐를 수 있도록 하기 위해서, 펄스 회로는 접지 전위를 위한 스위치를 생략하는 회로 구성을 채용할 수 있다. 다시 말해, 고속 응답을 가능하게 하는 고속 다이오드가 접지 전위를 위한 스위치 대신 이용될 수 있다.

도 14는 본 실시예에 따른 다이오드를 이용한 펄스 전원 회로(23)의 예를 도시한다. 여기서, 다이오드(38)는 펄스 전원 회로(23)에서 접지 부분에 제공된다. 도 3에서 도시된 펄스 전원 회로(21)에서와 같이 3개의 스위치가 스위칭 유닛(36)에 의해서 작동된다. 양의 펄스 전원(32)에서 접지로의 쇼트 전류가 다이오드(38)에 의해서 차단되기 때문에, 도 3에서 도시된 펄스 전원 회로(21)에서 스위치(34)에서 스위치(35)로의 스위칭을 위한 데드 타임은 불필요하게 된다.

다시 말해, 제2 실시예의 도 11에서의 펄스 파형에서, 양의 전압 펄스를 접접지 전위로 스위칭하기 위한 데드 타임(즉, 도 11에서 td2)을 실질적으로 0ns로 설정하는 것이 가능하다.

이러한 방식으로, 데드 타임 t2가 실제 제거될 수 있고, 음의 전압 펄스에 이어서 양의 전압 펄스가 인가된 후에 접지 시간을 길게 설정하는 것이 가능하다. 따라서, 효율적인 처리가 가능하게 된다.

나아가, 도 15에 도시된 펄스 전원 회로(24)에서와 같이 스위치(34)를 생략하는 것 또한 가능하다.

또한, 저항-연결 다이오드(41)가 다이오드(38)로서 채택될 수 있다. 저항- 연결 다이오드(41)는 도 16에서 도시된 고속 다이오드(39)에 직렬로 연결된 저항(40)을 가져서, 저항(40)의 저항값 Rdi를 조정함으로써 전자 전류 및 음의 펄스 전압을 제어하는 것이 가능하다.

도 17은 제1 실시예에서의 조건에 부가적으로 도 14에서의 저항-연결 다이오드(41)를 이용하는 경우의 시뮬레이션을 도시하는 그래프이다.

도 17은 또한 저항값 R(100, 50, 10, 및 0.1Ω)을 각각 변화시키는 경우의 전자 가속 전압(VD1, VD2, VD3, VD4)의 시간적 변화와, 아무런 다이오드를 이용하지 않는 경우의 전자 가속 전압(VD0)의 시간적 변화 또한 도시한다. 아무런 다이오드를 이용하지 않는 경우에, 저항값을 증가시키는 것은 전자 가속 전압이 VD0에 접근하게 한다. 10Ω 내지 50Ω의 저항값을 갖는 저항 Rdi를 이용하는 것은 웨이퍼 상의 전자 가속 전압을 증가시키고, 평행평판 플라즈마가 10Ω 내지 50Ω의 임피던스를 가지게 되어, 전자 전류가 증가한다.

2. 펄스 파형의 다중화

나아가, 제1 실시예 및 제2 실시예에서 음의 전압 펄스 및 양의 전압 펄스를 짧은 시간 간격 동안 2번 이상 인가하는 것 또한 가능하다.

도 18은 음의 전압 펄스를 인가한 후 둘 이상의 양의 전압 펄스를 인가하기 위해 양의 전압 파형을 도시하는 도면이다. 도 19a 내지 19c는 제1 실시예에서의 조건에 부가적으로 도 18에서 도시된 것과 같은 사이클당 3개의 양의 전압 펄스를 인가하는 경우의 시뮬레이션을 도시한다.

도 19a는 펄스 전원(21)로부터의 펄스 출력 전압 Vo, 정전기 처크에 의한 웨이퍼 상의 전압 Vw, 플라즈마 전위 Vp를 도시한다. 도 19b는 웨이퍼를 통과하는 전류(즉, 전자 전류 Ie 및 이온 전류 Ii)를 도시한다. 도 19c는 유효 전력의 시간에 따른 변화를 도시한다.

도 19a 내지 19c에서 도시된 바와 같이, 전자 전류는 하나의 양의 전압 펄스를 인가하는 것보다 세 개의 양의 전압 펄스를 인가하는 것에 의해서 더 증가하는데, 이방성 전자가 증가한 결과이다. 사이클 당 둘 이상의 양의 전압 펄스를 인가하는 것은 대전을 완화하는 데 유효하다.

음의 전압 펄스의 인가에서 양의 전압 펄스의 인가로 변경하기 위한 데드 타임 td는 부유 전위를 위해서 50ns로 설정된다. 접지 전위를 위한 시간 간격 tg가 양이 전압 펄스와 양의 전압 펄스 다음에 이어지는 음의 전압 펄스 사이에서 제공된다. 이러한 td 및 tg의 시간 조건하에서, 들 이상의 양의 전압 펄스(두 개의 양의 전압 펄스 사이의 부유 전위)를 인가하는 것은 전자 전류 또는 유효 전력에 있어서 제1 응답 펄스, 제2 응답 펄스, 및 제3 응답 펄스의 순으로 응답 펄스들을 약간 경감시키지만, 전자 전류 또는 유효 전력을 큰 범위로 생성한다. 하나의 사이클에 대해서 전자 전류 및 유효 전력의 응답 펄스를 통합한 경우에, 통합된 전자 전류 및 통합된 유효 전력은 대전을 완화하기에 충분한 값이 도달한다.

또한, 둘 이상의 음의 전압 펄스 및 단일한 양의 전압 펄스는 서로 결합될 수 있다. 이러한 일 예가 도 20에서 도시된다. 음의 전압 펄스가 연속적으로 인가되고, 연속적인 음의 전압 인가를 중지시킨 시간 기간 동안 양의 전압 펄스가 인가된다. 도 20에서, RF 전압이 중첩된다.

나아가, 연속적으로 인가된 음의 전압 펄스 대신, 양의 전압 펄스와 음의 전압 펄스를 조합한 인가를 반복하고, 반복하는 동안 적절한 시간 간격의 부유 전위 또는 접지된 전위를 삽입하는 것이 효과적이다.

여기서, 축적된 대전을 완화하기 위해서, 다음의 단계들을 반복하는 것 또한 효과적이다:

둘 이상의 음의 전압 펄스를 인가하는 단계;

양의 전압 펄스를 인가하기 전 데드 타임 동안 50ns이하에 대해서 부유 전위를 설정하는 단계;

양의 전압 펄스를 인가한 후 시간 간격 동안 접지 진위를 설정하는 단계; 및

적어도 하나의 양의 전압 펄스를 인가하는 단계.

본 발명은 상술한 실시예에 의해서 직접 제한되지 않고, 실시 단계에서는 그 범위로부터 벗어나지 않고 구성요소를 변경시키는 것이 가능하다. 예를 들어, 본 발명은 기판 처리 장치로서 RIE뿐만 아니라 플라즈마 CVD(Chemical Vapor Deposition)와 같은 장치에 적용될 수 있다.

본 발명의 특정 실시예가 설명되는 동안, 실시예는 단지 예로서 제시된 것이며 본 발명의 범위를 한정하기 위한 것은 아니다. 실제로, 본 명세서에서 설명된 신규한 구성요소 및 장치는 다양한 형태로 구체화될 수 있고, 나아가, 본 명세서에서 설명된 형태에서 다양한 생략, 치환, 및 변경이 본 발명의 사상을 벗어나지 않고 만들어질 수 있다. 첨부된 청구항 및 그 등가물들은 그러한 형태 또는 변경을 커버하기 위한 의도이고, 본 발명의 사상 및 범위 내에 속한다.

Claims

기판 처리 장치를 이용한 기판 처리 방법으로서;
상기 방법은:
상기 상치에 포함된 펄스 전원으로부터 음의 전압 펄스를 인가하는 제1 단계; 및
음의 전압 펄스와 음의 전압 펄스에 이어진 펄스 전원으로부터의 양의 전압 펄스와의 사이의 시간 간격 동안 부유 전위를 인가하는 제2 단계를 포함하고,
상기 장치는:
챔버;
챔버 내에 배치되는 제1 전극;
제1 전극을 향하도록 배치되어, 기판을 보지하는 제2 전극;
50MHz이상의 주파수를 갖는 RF 전압을 제2 전극에 인가하는 RF 전원; 및
RF 전압을 가진 전압 파형을 제2 전극에 반복해서 인가하는 펄스 전원을 포함하고,
상기 전압 파형은 음의 전압 펄스 및 양의 전압 펄스를 포함하는 것을 특징으로 하는 기판 처리 장치를 이용한 기판 처리 방법.
제 1 항에 있어서,
상기 펄스 전원은 양의 전압 펄스와 양의 전압 펄스에 이어진 음의 전압 펄스와의 사이의 시간 간격 동안 접지 전위를 출력하고, 음의 펄스 전압 및 양의 펄스 전압 둘 다 펄스 전원에 의해서 출력되는 것을 특징으로 하는 기판 처리 장치를 이용한 기판 처리 방법.
제 1 항에 있어서,
부유 전위를 출력하기 위한 시간 간격은 10ns이상 및 50ns이하인 것을 특징으로 하는 기판 처리 장치를 이용한 기판 처리 방법.
기판 처리 장치로서,
상기 장치는:
챔버;
챔버 내에 배치되는 제1 전극;
제1 전극을 향하도록 챔버 내 배치되어, 기판을 보지하는 제2 전극;
50MHz이상의 주파수를 갖는 RF 전압을 제2 전극에 인가하는 RF 전원; 및
음의 전압 펄스 및 양의 전압 펄스를 포함하는 파형을 갖는 전압을 RF 전압에 중첩된 전압과 함께 제2 전극에 반복해서 인가하는 펄스 전원을 포함하고,
상기 펄스 전원은:
음의 전압 펄스의 피크 전압에 해당하는 제1 전압을 출력하는 제1 전원;
양의 전압 펄스의 피크 전압에 해당하는 제2 전압을 출력하는 제2 전원;
제1 전압, 제2 전압, 및 접지 전위 중 어느 하나가 인가되는 출력 단자;
제1 전원의 연결을 출력 단자로 스위칭하는 제1 스위치;
제2 전원의 연결을 출력 단자로 스위칭하는 제2 스위치;
접지 전위의 연결을 출력 단자로 스위칭하는 제3 스위치; 및
제1 스위치, 제2 스위치, 및 제3 스위치를 제어하기 위한 스위칭 유닛을 포함하는 것을 특징으로 하는 기판 처리 장치.
제 4 항에 있어서,
상기 스위칭 유닛은 제1 스위치를 폐쇄하고 제2 스위치 및 제3 스위치를 개방하여, 펄스 전원이 음의 전압 펄스를 출력 단자로 출력하도록 하고,
상기 스위칭 유닛은 제1 스위치, 제2 스위치, 및 제3 스위치를 개방하여, 펄스 전원이 부유 전위를 출력 단자로 출력하도록 하고,
상기 스위칭 유닛은 제2 스위치를 폐쇄하고 제1 스위치 및 제3 스위치를 개방하여, 펄스 전원이 양의 전압 펄스를 출력 단자로 출력하도록 하고,
상기 스위칭 유닛은 제3 스위치를 폐쇄하고, 제1 스위치 및 제2 스위치를 개방하여, 펄스 전원이 접지 전위를 출력 단자로 출력하도록 하는 것을 특징으로 하는 기판 처리 장치.