CN102446737A - 基板处理方法和基板处理设备 - Google Patents

基板处理方法和基板处理设备 Download PDF

Info

Publication number
CN102446737A
CN102446737A CN2011102813900A CN201110281390A CN102446737A CN 102446737 A CN102446737 A CN 102446737A CN 2011102813900 A CN2011102813900 A CN 2011102813900A CN 201110281390 A CN201110281390 A CN 201110281390A CN 102446737 A CN102446737 A CN 102446737A
Authority
CN
China
Prior art keywords
pulse
voltage
switch
electrode
voltage pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102813900A
Other languages
English (en)
Other versions
CN102446737B (zh
Inventor
宇井明生
林久贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102446737A publication Critical patent/CN102446737A/zh
Application granted granted Critical
Publication of CN102446737B publication Critical patent/CN102446737B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

使用基板处理设备的基板处理方法包括第一步骤和第二步骤。第一步骤是施加来自包括在设备中的脉冲电源的负电压脉冲。第二步骤是对于在负电压脉冲和在负电压脉冲之后的来自脉冲电源的正电压脉冲之间的时段，施加浮动电位。另外，设备包括室、第一电极、第二电极、RF电源和脉冲电源。第二电极被设置成第二电极面向第一电极以保持基板。RF电源将具有50MHz以上的频率的RF电压施加到第二电极。脉冲电源将具有RF电压的电压波形重复地施加到第二电极。

Description

基板处理方法和基板处理设备
相关申请的交叉引用
本申请基于并要求2010年9月30日提交的第2010-223171号在先日本专利申请的优先权的权益，其全部内容通过引用被结合在本文中。
技术领域
实施例基本上涉及使用等离子体的基板处理方法和基板处理设备。
背景技术
一般而言，平行板型基板处理设备通过将RF(射频)电压施加到一对电极中的一个电极来产生等离子体，以便处理放置在施加有RF电压的电极上或者另一个电极上的基板(即晶片)。
为了在基板处理期间抑制充电损害和局部异常蚀刻(即，切口)，已经揭示了施加脉冲状正电压作为偏压的两个以上的技术。
发明内容
本发明的实施例是提供一种能够有效地处理基板的基板处理方法和使用该方法的基板处理设备。
根据一个实施例，使用基板处理设备的基板处理方法包括第一步骤和第二步骤。第一步骤是施加来自包括在设备中的脉冲电源的负电压脉冲。第二步骤是对于在负电压脉冲和在负电压脉冲之后的来自脉冲电源的正电压脉冲之间的时段，施加浮动电位。另外，该设备包括室、第一电极、第二电极、RF电源和脉冲电源。第一电极被设置在室内。第二电极被设置成第二电极面向第一电极以保持基板。RF电源将具有50MHz以上的频率的RF电压施加到第二电极。脉冲电源将具有RF电压的电压波形重复地施加到第二电极。电压波形包括负电压脉冲和正电压脉冲。
根据实施例的基板处理方法和基板处理设备使得基板的有效处理成为可能。
附图说明
阅读以下详细的说明以及参考附图，本公开的方面将变得明显。说明和相关附图被提供以图示本发明的实施例，而不是限制本发明的范围。
图1是显示根据第一实施例的基板处理设备的构造的示意图。
图2是显示根据第一实施例的组合脉冲波形的实例的视图。
图3是显示根据第一实施例的基板处理设备的脉冲电源的内部构造的实例的示意图。
图4是显示处理晶片的状态的截面图。
图5是显示电压和电流的时间变化的实例的图表。
图6是显示组合脉冲波形的实例的视图。
图7是显示组合脉冲波形的实例的视图。
图8A到8C是分别显示电子加速电压、电子电流和有效电功率的时间变化的实例的图表。
图9A到9B是分别显示电子加速电压和有效电功率的时间变化的实例的图表。
图10A到10C是分别显示电子加速电压、有效电能和晶片上的负电压的失效时间(deadtime)的相关性的实例的图表。
图11是显示根据第二实施例的组合脉冲波形的实例的视图。
图12是显示晶片上的电压的时间变化的实例的图表。
图13是显示晶片上的电压和电子电流的接地时间的相关性的实例的图表。
图14是显示另一个实施例的脉冲电源的内部构造的实例的示意图。
图15是显示另一个实施例的脉冲电源的内部构造的实例的示意图。
图16是显示电阻供给的二极管的电路图。
图17是显示电子加速电压的时间变化的实例的图表。
图18是显示根据另一个实施例的组合脉冲波形的实例的视图。
图19A到19C是分别显示电子加速电压、电子电流和有效电功率的时间变化的实例的图表。
图20是显示根据另一个实施例的组合脉冲波形的实例的视图。
具体实施方式
第一实施例
1.基板处理设备的构造
图1是显示根据第一实施例的基板处理设备的构造的示意图。
基板处理设备1是平行板型的反应离子刻蚀(RIE)设备。晶片15是基板处理设备1的处理对象(即，基板)。蚀刻室11保持晶片15的处理所需的功能。处理气体导入管12导入晶片15的处理所需的处理气体。除了诸如Ar、Kr、Xe、N2、O2、CO和H2的气体以外，还可以适当地利用SF6、CHF3、CH3F、CF4、C2F6、C4F8、C5F8、C4F6、CI2、HBr、SiH4、SiF4等等。
下部电极16设置有保持晶片15的静电夹盘。上部电极13被设置成面向下部电极16的上侧，并且它的一个端子处于地电位(即，被接地)。上部电极13和下部电极16组成一对平行板电极。
通过将RF功率施加到下部电极16来产生等离子体14。形成等离子体14的离子沿着图1中的箭头方向移动，即被入射在晶片15上。基板处理设备1使用等离子体14蚀刻晶片15。
排气口17被连接到未显示的调压阀和排气泵。蚀刻室11中的气体经由排气口17被排出，以便蚀刻室11中的压力被保持恒定。RF电源19产生要被施加到下部电极16的RF电压。RF电压的频率是50Hz或更高。匹配装置18执行RF电源19和等离子体14之间的电阻匹配，以将RF电压输出到高通滤波器(HPF)22。
脉冲电源电路21将具有图2中所示的波形(即，组合脉冲波形)的电压输出到低通滤波器(LPF)20。在图2的图表中，纵轴和横轴分别表示电压(V)和时间(μs)。
如图2所示，在组合脉冲波形中，负电压脉冲和正电压脉冲被组合，并且电路在施加的电压脉冲之间的时间间隔(即，在如虚线所示的t2和t3之间的td)内被断开以处于浮动电位。也就是说，正脉冲电压、负脉冲电压和浮动电位被周期性地重复。这里，负电压脉冲和正电压脉冲具有各自的矩形电压波形，矩形电压波形在一个脉冲之内具有近似恒定的电压(即，峰值电压)。随后将描述其细节。
图3是显示脉冲电源21的内部构造的实例的示意图。在这个实例，脉冲电源21设置有DC电源31、32，开关33到35，和切换单元36。
DC电源31和32是分别用于负电压和正电压的电源。DC电源31用作具有与负电压脉冲的峰值电压相对应的第一电压的第一电源。DC电源32用作具有与正电压脉冲的峰值电压相对应的第二电压的第二电源。
由切换单元36控制的开关33、34和35被分别用于施加负电压、正电压和地电位。开关33用作将第一电源的连接切换到输出端子的第一开关。开关34用作将第二电源的连接切换到输出端子的第二开关。开关35用作将地电位的连接切换到输出端子的第三开关。这里，如果不使用地电位，则不需要开关35。
控制开关33到35的切换的切换单元36用作控制第一到第三开关的控制单元。例如，当切换单元36将开关33到35的组合依次分别控制为(开，关，关)、(关，开，关)和(关，关，开)时，负电压、正电压和地电位被施加到脉冲电源21的输出端子。
此外，当切换单元36将开关33到35的组合控制为(关，关，关)时，脉冲电源21的输出端子从电源单元被电浮动以输出浮动电位。在这种情况下，来自等离子体或进入等离子体的电流被阻挡。
在本实施例中，切换单元36控制开关33、34，从而允许脉冲电源21在时间t1和t2之间、时间t2和t3之间、时间t3和t4之间、以及时间t4和t5(即，时间t1)之间的各个时间间隔输出负电压脉冲、浮动电位、正电压脉冲以及浮动电位。
在这种情况下的开关33、34的操作的真值表在表1中被显示。这里，因为没有使用地电位，所以开关35未被显示。
[表1]
Figure BDA0000093030810000041
这里，LPF 20在阻止高频成分从RF电源19经过脉冲电源21的同时，仅仅将从脉冲电源21输入的电压波形当中的低频成分输出到下部电极16。结果，来自RF电源19的高频成分和来自脉冲电源21的组合脉冲波形被彼此叠加，以便被施加到下部电极16。此外，HPF 22仅仅输出从RF电源19输入的电压波形当中的高频成分，以便如LPF 20一样操作。
2.基板处理设备的操作
将说明如上所述配置的基板处理设备的操作。
晶片15通过传送机构(未显示)被传送到蚀刻室11中，蚀刻室11被抽空以达到预定压力。接下来，通过设置到下部电极16的静电夹盘，晶片15被保持在下部电极16上。
接下来，晶片15的处理所需的处理气体经由处理气体导入管12被导入。
那时，导入到蚀刻室11中的处理气体通过排气泵和调压阀(未显示)经由排气口17以预定速率被排出。结果，蚀刻室11中的压力被保持恒定。
接下来，RF功率从RF电源19经由匹配装置18和HPF 22被施加到下部电极16。此外，图2中所示的组合脉冲波形从脉冲电源21经由LPF 20被提供，以便被重叠在RF功率上，从而被施加到下部电极16。
这里，更可取的是负脉冲的施加和正脉冲的施加之间的时间间隔(即，失效时间)td是小的。然而，为了防止脉冲电源由于大量电流而被中断，难以完全地消除时间间隔td。
等离子体密度通过来自RF电源19的RF功率被控制。通过来自脉冲电源21的负电压脉冲的电压来控制要被入射在晶片15上的离子的入射能量。通过具有执行晶片15的处理的门限能量值以上的离子来蚀刻晶片15。
在以上操作中，为了有效的处理，将检查各种的因素。下面将描述关于这些因素的细节。
A.RF电压的频率
如上所述，RF电源19的频率是50MHz或更高。其原因将在下面说明。将RF电源19的频率设定为50MHz或更高具有以下(1)和(2)的优点。
(1)仅仅通过负电压脉冲对离子的平均入射能量Vdc的控制
如上所述，RF电压和组合电压脉冲被彼此叠加，以便被施加到下部电极16。通过下部电极16和上部电极13之间的RF电压产生等离子体14。等离子体14中的正离子被入射在晶片15上以处理晶片15。那时，正入射离子的平均入射能量Vdc被分成归因于RF电压的成分Vdc1和归因于负电压脉冲的成分Vdc2。
这里，成分Vdc1随着RF电压的频率增大而减小。尤其是，当RF功率是大约2.2W/cm2以下时，在RF频率超出50MHz处，成分Vdc1变成大约50eV(即，不影响晶片15的处理的门限值)以下。此外，当RF功率超过2.2W/cm2时，成分Vdc1的RF功率从属性极大地减小。
因此，通过将RF频率设定到50MHz以上，平均入射能量Vdc变得仅仅依赖于负电压脉冲，而不依赖于RF电压。换句话说，只有负电压脉冲能够控制入射能量Vdc。结果，可以利用由负电压脉冲产生的具有窄带能量的离子，精确地执行处理。
这里，施加RF电压到下部电极16将有效地产生等离子体。即使当绝缘膜被沉积在晶片15上，也有效地产生等离子体，从而允许处理晶片15。
(2)使离子的入射能量的分布变狭窄
将如下所述，增大RF电压的频率允许利用具有实质上单个能量峰值的离子来有效并且精确地处理晶片15。
一般而言，等离子体14中的离子能量的分布显示了低能量侧峰值PL和高能量侧峰值PH。这是因为等离子体14由RF电压产生。峰值PL和PH之间的能量宽度ΔE取决于产生等离子体的条件，并且从几十eV到几百eV。因此，即使平均入射能量Vdc被调整到适合于晶片15的处理的值，具有过高能量(即具有高能量峰值)的离子和具有过低能量(即，具有低能量峰值)的离子也被包括在入射在晶片15上的离子中。
当利用其能量分布具有如上所述的两个峰值的离子来处理晶片15时，存在处理准确度变得不足的可能性。例如，当利用具有高能量峰值的离子处理晶片15时，存在处理槽的肩部被削去(即，发生肩部下落)的可能性。相反，当利用具有低能量峰值的离子来处理晶片15时，存在具有比表面反应门限值低的能量的离子由于离子的入射角的热扩散而无助于处理或者使处理的“各向异性”劣化的可能性。
能量宽度ΔEi随着RF电压频率的增大而减小。因此，将RF电压频率增大到50MHz以上尤其使得离子的入射能量的分布变狭窄。结果，可以利用具有实质上单个能量峰值的离子来处理晶片15。也就是说，通过频率为50MHz以上的RF电压，实质上没有产生具有极高能量的离子。
B.在槽底部等处充电的产生
将说明施加正电压脉冲的效果。首先，描述只有负电压脉冲被施加而没有施加正电压脉冲。
当对晶片15上的绝缘膜提供深的形状(即，深槽或深孔)或者复杂形状(即，三维形状)时，施加RF电压和负电压脉冲两者(即，没有施加正电压脉冲)尤其使得槽内产生充电。槽内的充电使得槽的处理准确度降低。下面将说明充电的原因。
图4是显示晶片15的处理的截面图。这里，晶片15是基板41和绝缘体42的层压体。通过利用掩模43来形成槽44。例如，Si、SiOC和Si3N4(硅树脂氮化物)可以分别被用于基板41、绝缘体42和掩模43。
等离子体具有入射在基板41上的正离子I+和电子e-两者。具有相同数量的正离子I+和电子e-在负脉冲的一个周期之内被入射在基板41暴露于槽44外面的等离子体的表面上。正离子I+和电子e-具有电中和的倾向。同时，存在使具有狭窄的宽度和大纵横比的槽44的内表面被充电的趋向。正离子I+和电子e-被分别偏心地分布在槽44的底部附近以及槽44的开口附近的侧壁上，以便被正负充电。
在槽44的内表面上容易产生充电的理由是正离子I+是“各向异性的”，而电子e-是“各向同性的”。正离子I+通过负电压脉冲在朝向基板41的方向上加速，以在对准的方向上移动(即，为各向异性)。同时，电子e-随机地移动(即，为各向同性)。各向同性的电子e-几乎不进入狭窄的槽的深凹处，因此槽44的开口附近的侧壁被负充电。负充电起到排斥电子e-的作用。结果，进入槽44的底部部分的电子e-的数量减小。同时，作为各向异性的正离子I+进入的结果，槽44的底部部分正充电。这里，如上所述，没有施加正电压脉冲。
此外，作为在槽44的底部部分发生正充电的结果，到达槽44的底部部分的正离子I+的数量减小，并且正离子I+的轨迹将被弯曲。这造成处理停止(即，蚀刻停止)或者造成处理的形状在槽44的底部部分的侧面上具有诸如切口45的缺陷。因此，希望的处理变得难以执行。
负电压脉冲被施加到下部电极16以使得正离子I+被入射在基板41上，同时负电压脉冲在槽44的底部部分处引起充电。为了缓和在上述状态中平衡的充电分布，可以通过减少朝向槽(或孔)的底部部分的离子电流、增大朝向槽(或孔)的电子电流、或者设定不将负电压脉冲施加到下部电极16的期间(即，中断期间)，来减少充电。然而，离子电流的减少造成处理率降低。此外，不施加负电压脉冲也造成处理率降低，因为对于缓和充电不平衡的时间常数来说，需要长的不施加负电压脉冲的中断期间。缓和充电不平衡的方法是将电子电流提供到槽(孔)的基部，从而使得必需施加正电压到晶片并且产生各向异性的电子。
C.通过施加正电压脉冲的充电的缓和(各向异性的电子的产生)
通过施加除负电压脉冲以外的正电压脉冲，变得可以短时间减少充电。
图5是显示当施加正脉冲时晶片中的电压和电流的变化、说明通过施加正脉冲来缓和充电的效果的视图。
图5显示了负电压脉冲和正电压脉冲被周期地施加到电极16的模拟实例，提供在施加的一个周期上的电压和电流的计算。
假设以下模拟条件：
脉冲周期是1.0μs；
负电压脉冲的电压是-800V；
负电压脉冲的脉冲宽度是0.7μs；
正电压脉冲的电压是+300V；
正电压脉冲的脉冲宽度是0.06μs；
负电压脉冲和正电压脉冲之间的时间间隔td是10ns；
晶片的大小是300mm；
等离子体的电子密度是1×1017/m3；以及
等离子体的电子温度是3eV。
另外，使用“PSpice”将模拟实现为等离子体电路。
通过将切换单元的时刻、负电压脉冲和正电压脉冲输入到脉冲施加电路来获得图5中所示的模拟，等离子体等效电路在上述模拟条件下将等离子体等效电路加到脉冲施加电路。
图5的上部显示了已经被分别计算的来自脉冲电源21的脉冲输出电压Vo、由静电夹盘保持的晶片上的电压Vw、以及等离子体电位Vp。图5的下部显示了流过晶片的电流(即，电子电流Ie和离子电流Ii)。此外，图5的上部显示了电子加速电压VΔ，该电子加速电压VΔ是基于右侧刻度读取的作为由静电夹盘保持的晶片上的电压Vw和等离子体电压Vp之间的差值(即，Vw-Vp)。
施加具有小脉冲宽度的正电压脉冲缩短了施加正电压脉冲的时段，以产生范围从几伏到几十伏的电子加速电压VΔ。电子加速电压VΔ在图5的下部中所示的电子电流的积分值IA中产生加速的各向异性的电子，以便将加速的各向异性的电子入射在晶片上。
即使当正电压脉冲被施加时，由离子电流确定的电子电流的积分值本身，即等离子体状态也不会变化很大。因此，需要指标来评价对槽或孔的底部部分处的充电减少的贡献。通过利用指示各向异性的加速电压和电子电流的乘积，将有效电能Ee和有效电功率Pe(t)定义为减少充电的指标来，电子电流即每单位时间的入射电子的数量。
[公式1]
Pe(t)[W]＝Ie(t)×(Vw(t)-Vp(t))…(1)
[公式2]
Ee[J]＝∫t1 t2Pe(t)dt    …(2)
这里，t1表示施加正电压脉冲的开始时间，t2表示施加结束的时间，以及Ie(t)表示电子电流。
D.当施加正电压脉冲时的浮动电位效果
当利用图2中所示的电压波形(即，脉冲波形)时，用上述公式(1)、(2)评价本实施例的有效电功率Pe(t)。
这里，对没有施加正电压脉冲的电压波形(在遵循表2中的开关操作的真值表的图6中所示)，以及在负电压脉冲和正电压脉冲之间的时段具有地电位的电压波形(在遵循表3中的开关操作的图7中所示)，计算评价指标。然后，将两个电压波形的评价指标与本实施例相比较。
[表2]
[表3]
Figure BDA0000093030810000092
图8A到8C显示了通过利用电压波形的以上三个图案，由于以上模拟和公式(1)、(2)得到的计算。图8A显示了电子加速电压(VΔ＝Vw-Vp)随时间的变化。图8B显示了电子电流随时间的变化。图8C显示了有效电功率Pe(t)随时间的变化。在图8A到8C中，当使用在为负电压脉冲和正电压脉冲之间的时段设定的浮动电位施加负电压脉冲和正电压脉冲时，电子加速电压、电子电流和有效电功率分别用VΔ1、Ie1和P1表示。在图8A到8C中，当使用在为负电压脉冲和正电压脉冲之间的时段设定的地电位施加负电压脉冲和正电压脉冲(表3和图7)时，电子加速电压、电子电流和有效电功率分别用VΔ2、Ie2和P2表示。在图8A到8C中，当只施加负电压脉冲而不施加正电压脉冲(表2和图6)时，电子加速电压、电子电流和有效电功率分别用VΔ3、Ie3和P3表示。
如图8A到8C所示，所有的值(VΔ2、Ie2、P2)大于所有的值(VΔ3、Ie3、P3)。在本实施例中，使用在负电压脉冲和正电压脉冲之间的时段设定的浮动电位施加正电压脉冲和负电压脉冲，允许电子加速电压VΔ1和电子电流Ie1进一步地增大。作为电子加速电压和电子电流增大的结果，归因于各向异性的电子的有效电功率P1显著地增大。
也就是说，关于每周期的有效电能Ee，P1(累积面积)、P2(累积面积)和P3(累积面积)分别是6.5×10-3[J]、3.6×10-3[J]和2.1×10-3[J]。根据本实施例，可以提供与P1和P3的累积面积相比能够增加大约80％的有效电功率以执行有效处理的基板处理方法和基板处理设备。
F.失效时间依赖性
在本实施例的条件下检查对失效时间的依赖性，失效时间的间隔允许浮动电位被输出(即，称为失效时间td)。在图2中，对于td间隔(即在t2和t3之间)，输出浮动电位。电子加速电压VΔ(即，Vw-Vp)和有效电功率Pe(t)取决于失效时间td的长度而变化。图9A和9B分别显示了失效时间td和电子加速电压之间的关系以及失效时间td和有效电功率Pe(t)之间的关系的视图。
图9A和9B分别显示了随着失效时间td的变化(例如，td＝0ns、10ns、30ns、50ns、100ns)，电子加速电压(即，D0、D10、D30、D50、D100)每周期的模拟，以及有效电功率(P0、P10、P30、P50、P100)的模拟。
如从图9A和9B中可见，电子加速电压和有效电功率随着失效时间td的增加而减少。与对于0ns到10ns的失效时间td(即，有效电功率P0、P10)的有效电能相比，对于50ns以上的失效时间td(即，有效电功率P50、P100)的有效电能显著地降低至大约六分之一。因此，可见较短的失效时间td对于不降低有效电能是较佳的。
图10A是显示电子加速电压的峰值的图表。图10B是显示有效电功率Ee[mJ]的图表。图10C是显示分别在各个失效时间td的晶片上的负脉冲电压值的图表。可见每个值取决于失效时间而变化。特别是，根据图10B，有效电能随着失效时间的减少而增加，然后，当失效时间td大于50ns时，有效电能变得饱和。
如上所述，考虑到电子加速电压(图9A)和有效电能(图10B)，在处理效率这点上，较佳的是将失效时间设置得尽可能短。然而，当考虑到失效时间对充电缓和的影响时，为了充电缓和及处理效率之间的平衡，较佳的是将失效时间设置为50ns以下。同样，在增大负电压脉冲这点上，较佳的是将失效时间设置为50ns以下。
这样，浮动电位时间(即，失效时间td)被设置为50ns以下以允许执行更有效的处理。
第二实施例
下面将说明第二实施例。这里，相同的数字表示与第一实施例中一样的相同结构等，将不重复其说明。
在第二实施例中，设备构造与图1和3中所示的第一实施例的相同。从脉冲电源电路21输出的电压波形(即，组合脉冲波形)不同于第一实施例。图11是显示电压波形的图表。在图11的图表中，纵轴和横轴分别表示电压(V)和时间(μs)。按照电压波形，开关33、34、35在脉冲电源电路21中的操作的真值表被显示在图4中。
[表4]
Figure BDA0000093030810000101
在以上表1到4中，“开”意指与“断开”相对应的断开电路，而“关”意指与“接通”相对应的闭合电路。
如图11所示，对于时间t1和t2之间、时间t2和t3之间(即td1)、时间t3和t4之间、时间t4和t5之间(即td2)、时间t5和t6之间(即tg)以及时间t6和t7之间(即，td3)的各个时段，脉冲电源21输出负电压脉冲、浮动电位、正电压脉冲、浮动电位、地电位和浮动电位，以形成希望的脉冲波形。
下面将说明输出这种脉冲波形的效果。
图12是显示当利用以上三个图案的电压波形时的晶片上的电压。图12显示了晶片上的电压Vw1、Vw2、和Vw3中的时间变化。通过施加正电压脉冲并且将浮动电位设置在负电压脉冲和正电压脉冲之间(即，图2中所示的脉冲电压波形)，产生晶片上的电压Vw1。通过仅仅施加负电压脉冲而不施加正脉冲(即，图6中所示的脉冲波形)，产生晶片上的电压Vw2。通过施加正电压脉冲并且将地电位设置在负电压脉冲和正电压脉冲之间(即，图7中所示的脉冲波形)，产生晶片上的电压Vw3。
这里，虽然脉冲电源22输出-800V的电压，但是大约-600V被施加作为晶片上的Vw2和Vw3。这是因为晶片上的电压绝对值通过由下部电极16的静电夹盘包括的电阻而从-800V降低到-600V。此外，负偏置电压关于Vw1而降低至-400V。这是因为偏置电位由于电子电流的不足而降低。不足意指当浮动电位时间变长时，电子电流在偏压的一个周期内小于离子电流。Vw1被调低以保持电子电流和离子电流之间的平衡。因此，长的浮动电位时间使得蚀刻速率降低，这对于处理是不利的。
为了改进这个问题，第二实施例利用如图12所示的脉冲波形，在该脉冲波形中，施加正脉冲之后的一部分时间被分配给地电位的施加。在下面，将检查地电位的时间依赖性。
图13是显示晶片上的负脉冲电压Vw和电子电流最大值Ie两者随着接地时间(即，图11中t5和t6之间的时间tg)而变化的模拟的图表。此外，为了对比，没有包括要被施加的正脉冲(即，图6中的脉冲波形)的晶片上的电压Vw0也被显示在图13中。这里，td1和td2两者被设置为10ns，以及td3随着时间tg从0变化到200ns而被设置为220-tg(ns)。其他参数与第一实施例中的相同。
在图13中，当接地时间tg变长时，晶片上的电压Vw(即，其绝对值增大)下降至包括要被施加的正脉冲的晶片上的电压Vw0，同时电子电流Ie受到极少的变化。
也就是说，浮动电位的时段(作为td2：t4到t5)、地电位的时段(作为tg：t5到t6)、以及浮动电位的时段(作为td3：t6到t7)在施加正脉冲(t3到t4)之后以这个顺序被提供，从而允许增大晶片上的电压的绝对值。这提高了处理效率，以便将进一步的效果添加到第一实施例的效果。
这里，接地时间tg的间隔越长，晶片上的电压的绝对值增大得越多。因此，如果设备限制允许，更可取的是在施加正电压脉冲之后，将失效时间td2、td3尽可能设置得短，并且将其他失效时间基本上设置成地电位。
其他实施例
下面将说明其他实施例。
1.脉冲电源的构造
本实施例与第一和第二实施例的不同之处仅在于，图3中所示的脉冲电源电路21被使用二极管的脉冲电源电路替代。除了本实施例的脉冲电源电路之外的任何部件与第一和第二实施例中的相同。
使用二极管的方法被采用作为从脉冲电源电路输出地电位的方法。当只有电子电流可以在从电源端子朝向等离子体的方向上流动而没有正脉冲电流(即，离子电流)时，脉冲电路可以采用省略用于地电位的开关的电路构造。也就是说，能够实现高速应答的高速二极管可以被使用来代替用于地电位的开关。
图14是显示根据本实施例的使用二极管的脉冲电源电路23的实例的图。这里，二极管38被设置到脉冲电源电路23中的接地部分。三个开关与图3中所示的脉冲电源电路21中的一样，通过切换单元36被操作。当从正脉冲电源32到地的短路电流通过二极管38被阻挡时，用于将图3中所示的脉冲电源电路21中的开关34切换到开关35的失效时间变得不必要。
也就是说，可以在第二实施例的图11中的脉冲波形中，将用于从正电压脉冲切换到地电位的失效时间(即，图11中的td2)基本上设置为0ns。
这样，失效时间t2实际上可以被除去，以允许在负电压脉冲后施加正脉冲之后，设置长的接地时间。因此，能够实现有效处理。
此外，也可以与图15中所示的脉冲电源电路24中的一样，省略开关34。
替代地，电阻连接二极管41可以被采用作为二极管38。电阻连接二极管41具有串联连接到图16中所示的高速二极管39的电阻40，从而允许通过调整电阻40的电阻值Rdi来控制电子电流和负脉冲电压。
图17是显示与第一实施例中的一样，当在图14的电路中使用电阻连接二极管41时的模拟的图表。
图17还显示了当分别改变电阻值R(100、50、10和0.1Ω)时，电子加速电压(VD1、VD2、VD3、VD4)随时间的变化，以及当没有使用二极管时，电子加速电压(VD0)随时间的变化。当没有使用二极管时，增大电阻值使得电子加速电压接近VD0。利用具有10Ω到50Ω的电阻值的电阻Rdi增大了晶片上的电子加速电压，以允许电子电流由于平行板等离子体具有10Ω到50Ω的阻抗而增大。
2.脉冲波形的多路化
此外，还可以在第一和第二实施例的脉冲波形中在短时间内施加负电压脉冲和正电压脉冲两次以上。
图18是显示在施加负电压脉冲之后施加两个以上的正电压脉冲的脉冲电压波形的视图。图19A到19C显示了当如图18所示并且与第一实施例中的相同，每周期施加三个正电压脉冲时的模拟。
图19A显示了来自脉冲电源21的脉冲输出电压Vo、由静电夹盘保持的晶片上的电压Vw、以及等离子体电位Vp。图19B显示了流过晶片的电流(即，电子电流Ie和离子电流Ii)。图19C显示了有效电功率随时间的变化。
如图19A到19C所示，由于各向异性的电子增加，施加三个正电压脉冲与仅仅施加一个正电压脉冲相比，电子电流增大得更多。每周期施加两个以上的正电压脉冲对缓和充电是有效的。
从负电压脉冲的施加变化到正电压脉冲的施加的失效时间td被设置为用于浮动电位的50ns。用于接地电位的时间间隔tg被设置在正电压脉冲和紧接着正电压脉冲的随后的负电压脉冲之间。在这些td和tg的时间条件下，施加两个以上的正电压脉冲(两个正电压脉冲之间的浮动电位)使响应脉冲在电子电流或有效电功率中按照第一响应脉冲、第二响应脉冲和第三响应脉冲的次序稍微降低，但是在很大程度上产生电子电流或有效电功率。当在一个周期上累计电子电流和有效电功率的响应脉冲时，累计的电子电流和累计的有效电功率达到足够的值以缓和充电。
替代地，两个以上的负电压脉冲和单个正电压脉冲可以被相互组合。替换的实例在图20中被显示。负电压脉冲被连续地施加，并且正电压脉冲在中止负电压脉冲的连续施加的时间间隔期间被施加。在图20中，RF电压被叠加。
此外，代替连续地施加负电压脉冲，重复正和负电压脉冲的组合施加，以及在重复期间插入浮动电位或接地电位的适当的时间间隔是有效的。
这里，为了缓和累积的充电，重复以下步骤也是有效的：
施加两个以上的负电压脉冲；
在施加正电压脉冲之前的失效时间期间，设置50ns以下的浮动电位；
在施加正电压脉冲之后的时间间隔期间，设置接地电位；和
施加至少一个正电压脉冲。
不直接地限制于以上实施例的本发明能够利用结构元件的变形来实现，而不背离付诸实施时的其范围。例如，作为基板处理设备，本发明不仅可以被应用于RIE，而且还可以被应用于等离子体化学气相淀积(CVD)设备等等。
虽然已经描述了本发明的某个实施例，但是该实施例仅仅是通过实例的方式来呈现，而并不意欲限制发明的范围。当然，此处描述的新的元件和设备可以被具体化各种其他形成；此外，可以在没有背离本发明的精神的情况下以此处描述的方法的形式做出各种省略、替换和变化。附有的权利要求书和它们的同等物意欲覆盖这种作为将落入本发明的范围和精神之内的形式或修改。

Claims (5)

1.一种使用基板处理设备的基板处理方法，其特征在于，包括：
第一步骤，施加来自包括在所述设备中的脉冲电源的负电压脉冲；和
第二步骤，对于所述负电压脉冲和在所述负电压脉冲之后的来自所述脉冲电源的正电压脉冲之间的时段，施加浮动电位，
其中
所述设备包括：
室；
第一电极，被设置在所述室内；
第二电极，被设置成所述第二电极面向所述第一电极以保持基板；
RF电源，将具有50MHz以上的频率的RF电压施加到所述第二电极；和
所述脉冲电源，将具有所述RF电压的电压波形重复地施加到所述第二电极，所述电压波形包括负电压脉冲和正电压脉冲。
2.如权利要求1所述的基板处理方法，其特征在于，
对于在正电压脉冲和所述正电压脉冲之后的负电压脉冲之间的时段，所述脉冲电源输出地电位，所述负脉冲电压和所述正脉冲电压两者通过所述脉冲电源被输出。
3.如权利要求1所述的基板处理方法，其特征在于，
输出所述浮动电位的时段是50ns以下。
4.一种基板处理设备，其特征在于，包括：
室；
第一电极，被设置在所述室内；
第二电极，被设置在所述室内，以便所述第二电极面向所述第一电极以保持基板；
RF电源，将具有50MHz以上的频率的RF电压施加到所述第二电极；和
脉冲电源，将具有包括负电压脉冲和正电压脉冲的波形的电压重复地施加到所述第二电极，所述电压被叠加在所述RF电压上，
其中
所述脉冲电源包括：
第一电源，输出与所述负电压脉冲的峰值电压相对应的第一电压；
第二电源，输出与所述正电压脉冲的峰值电压相对应的第二电压；
输出端子，所述第一电压、所述第二电压和地电位中的任何一个被施加到所述输出端子；
第一开关，将所述第一电源的连接切换到所述输出端子；
第二开关，将所述第二电源的连接切换到所述输出端子；
第三开关，将所述地电位的连接切换到所述输出端子；和
切换单元，控制所述第一开关、所述第二开关和所述第三开关。
5.如权利要求4所述的基板处理设备，其特征在于，
所述切换单元接通所述第一开关并且切断所述第二开关和所述第三开关两者，以允许所述脉冲电源将所述负电压脉冲输出到所述输出端子；
所述切换单元切断所述第一开关、所述第二开关和所述第三开关，以允许所述脉冲电源将所述浮动电位输出到所述输出端子；
所述切换单元接通所述第二开关并且切断所述第一开关和所述第三开关两者，以允许所述脉冲电源将所述正电压脉冲输出到所述输出端子；和
所述切换单元接通所述第三开关并且切断所述第一开关和所述第二开关两者，以允许所述脉冲电源将所述地电位输出到所述输出端子。
CN201110281390.0A 2010-09-30 2011-09-21 基板处理方法和基板处理设备 Expired - Fee Related CN102446737B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-223171 2010-09-30
JP2010223171A JP5172928B2 (ja) 2010-09-30 2010-09-30 基板処理方法および基板処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410366000.3A Division CN104091747A (zh) 2010-09-30 2011-09-21 基板处理方法和基板处理设备

Publications (2)

Publication Number Publication Date
CN102446737A true CN102446737A (zh) 2012-05-09
CN102446737B CN102446737B (zh) 2014-12-17

Family

ID=45888906

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201110281390.0A Expired - Fee Related CN102446737B (zh) 2010-09-30 2011-09-21 基板处理方法和基板处理设备
CN201410366000.3A Pending CN104091747A (zh) 2010-09-30 2011-09-21 基板处理方法和基板处理设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410366000.3A Pending CN104091747A (zh) 2010-09-30 2011-09-21 基板处理方法和基板处理设备

Country Status (5)

Country Link
US (1) US8821744B2 (zh)
JP (1) JP5172928B2 (zh)
KR (1) KR101255448B1 (zh)
CN (2) CN102446737B (zh)
TW (1) TWI487015B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110473762A (zh) * 2018-05-10 2019-11-19 应用材料公司 使用具有电流返回输出级的脉冲发生器来控制离子能量分布的方法
CN110663095A (zh) * 2017-05-25 2020-01-07 Mks仪器有限公司 用于向处理腔室中的电极提供预失真的rf偏置电压信号的分段式rf功率系统和方法
CN111146086A (zh) * 2018-11-05 2020-05-12 东京毅力科创株式会社 蚀刻方法和等离子体处理装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102549724B (zh) * 2009-09-29 2015-01-28 株式会社东芝 基板处理装置
BE1021288B1 (nl) 2013-10-07 2015-10-20 Europlasma Nv Verbeterde manieren om plasma te genereren op continue vermogens wijze voor lage druk plasma processen
JP6184838B2 (ja) * 2013-11-01 2017-08-23 株式会社日立ハイテクノロジーズ 半導体製造方法
JP2016082180A (ja) * 2014-10-22 2016-05-16 株式会社日立ハイテクノロジーズ プラズマ処理装置
US10373804B2 (en) * 2017-02-03 2019-08-06 Applied Materials, Inc. System for tunable workpiece biasing in a plasma reactor
JP7507561B2 (ja) 2017-09-29 2024-06-28 株式会社フジミインコーポレーテッド 研磨用組成物
JP7296962B2 (ja) * 2017-12-07 2023-06-23 ラム リサーチ コーポレーション 半導体ｒｆプラズマ処理のためのパルス内のｒｆパルス
WO2020050647A1 (ko) * 2018-09-05 2020-03-12 재단법인 멀티스케일 에너지시스템 연구단 전자 소자의 구동 방법
KR102315244B1 (ko) * 2018-09-05 2021-10-20 재단법인 멀티스케일 에너지시스템 연구단 전자 소자의 구동 방법
JP7481823B2 (ja) 2018-11-05 2024-05-13 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
JP7068140B2 (ja) * 2018-11-05 2022-05-16 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
KR102477298B1 (ko) * 2021-02-17 2022-12-12 부산대학교 산학협력단 플라즈마 공정용 이온에너지 제어 장치
US20220399183A1 (en) * 2021-06-09 2022-12-15 Applied Materials, Inc. Method and apparatus to reduce feature charging in plasma processing chamber

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255782A (ja) * 1995-03-16 1996-10-01 Toshiba Corp プラズマ表面処理装置
CN101542857A (zh) * 2006-09-20 2009-09-23 朗姆研究公司 在脉冲rf偏置处理中测量和控制晶片电势的方法和装置
CN101685772A (zh) * 2008-09-24 2010-03-31 东京毅力科创株式会社 基板处理装置和基板处理方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3350973B2 (ja) * 1992-10-12 2002-11-25 松下電器産業株式会社 プラズマ処理方法およびプラズマ処理装置
JPH08264509A (ja) 1995-03-27 1996-10-11 Hitachi Ltd 表面処理方法および表面処理装置
JPH104085A (ja) * 1996-06-18 1998-01-06 Sony Corp ドライエッチング方法および装置
US6902646B2 (en) * 2003-08-14 2005-06-07 Advanced Energy Industries, Inc. Sensor array for measuring plasma characteristics in plasma processing environments
US20070031609A1 (en) * 2005-07-29 2007-02-08 Ajay Kumar Chemical vapor deposition chamber with dual frequency bias and method for manufacturing a photomask using the same
US7851367B2 (en) 2006-08-31 2010-12-14 Kabushiki Kaisha Toshiba Method for plasma processing a substrate
JP4714166B2 (ja) * 2006-08-31 2011-06-29 株式会社東芝 基板のプラズマ処理装置及びプラズマ処理方法
JP4660498B2 (ja) 2007-03-27 2011-03-30 株式会社東芝 基板のプラズマ処理装置
JP4607930B2 (ja) 2007-09-14 2011-01-05 株式会社東芝 プラズマ処理装置およびプラズマ処理方法
JP5224837B2 (ja) 2008-02-01 2013-07-03 株式会社東芝 基板のプラズマ処理装置及びプラズマ処理方法
JP2011525682A (ja) * 2008-05-14 2011-09-22 アプライド マテリアルズ インコーポレイテッド Ｒｆ電力供給のための時間分解チューニングスキームを利用したパルス化プラズマ処理の方法及び装置
US20110139748A1 (en) * 2009-12-15 2011-06-16 University Of Houston Atomic layer etching with pulsed plasmas

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255782A (ja) * 1995-03-16 1996-10-01 Toshiba Corp プラズマ表面処理装置
CN101542857A (zh) * 2006-09-20 2009-09-23 朗姆研究公司 在脉冲rf偏置处理中测量和控制晶片电势的方法和装置
CN101685772A (zh) * 2008-09-24 2010-03-31 东京毅力科创株式会社 基板处理装置和基板处理方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110663095A (zh) * 2017-05-25 2020-01-07 Mks仪器有限公司 用于向处理腔室中的电极提供预失真的rf偏置电压信号的分段式rf功率系统和方法
CN110663095B (zh) * 2017-05-25 2022-07-08 Mks仪器有限公司 用于向处理腔室中的电极提供预失真的rf偏置电压信号的分段式rf功率系统和方法
CN110473762A (zh) * 2018-05-10 2019-11-19 应用材料公司 使用具有电流返回输出级的脉冲发生器来控制离子能量分布的方法
CN110473762B (zh) * 2018-05-10 2024-03-05 应用材料公司 通过控制离子能量分布来处理基板的方法和处理腔室
CN111146086A (zh) * 2018-11-05 2020-05-12 东京毅力科创株式会社 蚀刻方法和等离子体处理装置
CN111146086B (zh) * 2018-11-05 2024-05-03 东京毅力科创株式会社 蚀刻方法和等离子体处理装置

Also Published As

Publication number Publication date
TWI487015B (zh) 2015-06-01
KR20120033953A (ko) 2012-04-09
JP5172928B2 (ja) 2013-03-27
US20120080408A1 (en) 2012-04-05
TW201239965A (en) 2012-10-01
KR101255448B1 (ko) 2013-04-17
CN102446737B (zh) 2014-12-17
US8821744B2 (en) 2014-09-02
JP2012079886A (ja) 2012-04-19
CN104091747A (zh) 2014-10-08

Similar Documents

Publication Publication Date Title
CN102446737B (zh) 基板处理方法和基板处理设备
US10388544B2 (en) Substrate processing apparatus and substrate processing method
US9053908B2 (en) Method and apparatus for controlling substrate DC-bias and ion energy and angular distribution during substrate etching
CN105990088B (zh) 电源系统、等离子体处理装置和电源控制方法
US9583360B2 (en) Substrate processing apparatus and substrate processing method
US8821684B2 (en) Substrate plasma processing apparatus and plasma processing method
CN111295731A (zh) 用于实现具有低角分散的峰值离子能量增强的系统和方法
CN104900511B (zh) 等离子体蚀刻方法和等离子体蚀刻装置
US20080053818A1 (en) Plasma processing apparatus of substrate and plasma processing method thereof
Schulze et al. Electron heating and the electrical asymmetry effect in dual-frequency capacitive CF4 discharges
TW200845183A (en) Plasma processing apparatus of substrate and plasma processing method thereof
JP2011211168A (ja) 半導体装置の製造方法及び半導体製造装置
Economou Tailored ion energy distributions on plasma electrodes
TW201442077A (zh) 用於處理基底的系統與方法
Kim et al. Firing and sustaining discharge characteristics in alternating current microdischarge cell with three electrodes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141217

Termination date: 20160921

CF01 Termination of patent right due to non-payment of annual fee