KR101247801B1

KR101247801B1 - 스위칭 모드 파워 서플라이

Info

Publication number: KR101247801B1
Application number: KR1020050100558A
Authority: KR
Inventors: 장경운
Original assignee: 페어차일드코리아반도체 주식회사
Priority date: 2005-10-25
Filing date: 2005-10-25
Publication date: 2013-03-26
Also published as: US7558084B2; KR20070044536A; US20070091651A1

Abstract

스위칭 모드 파워 서플라이는 전력 공급부, 피드백 회로부 및 스위칭 제어부를 포함한다. 전력 공급부는 트랜스포머의 1차 코일에 커플링되는 메인 스위치를 포함하며, 메인 스위치의 동작에 따라 트랜스포머의 2차측에 전력을 공급한다. 피드백 회로부는 트랜스 포머의 2차측에 출력되는 출력 전압에 대응하는 피드백 전압을 생성한다. 스위칭 제어부는 상기 메인 스위치를 통해 흐르는 전류에 대응하는 제1 전압에 따라 변동하는 제1 신호와 상기 피드백 전압에 대응하는 기준 전압을 비교하여 상기 메인 스위치의 턴오프를 제어한다.

포토 다이오드, 포토 트랜지스터, 트랜스포머, 듀티, SMPS, LEB

Description

스위칭 모드 파워 서플라이{SWITCHING MODE POWER SUPPLY}

도 1은 이상적인 스위칭 모드 파워 서플라이의 1차측에 연결되는 메인 스위치에 흐르는 전류를 나타내는 도면이다.

도 2는 전파 지연시간이 존재하는 경우 일반적인 스위칭 모드 파워 서플라이의 1차측에 연결되는 메인 스위치에 흐르는 전류를 나타내는 도면이다.

도 3은 본 발명의 한 실시예에 따른 스위칭 모드 파워 서플라이의 개략적인 회로도이다.

도 4는 본 발명의 한 실시예에 따른 스위칭 제어부의 상세 회로도이다.

도 5는 본 발명의 한 실시예에 따른 지연 보상부를 도시한 회로도이다.

도 6 및 도7은 본 발명의 한 실시예에 따른 스위칭 모드 파워 서플라이에서 사용되는 여러가지 전압 및 신호 파형을 도시한 파형도이다.

도 8 및 도 9는 본 발명의 한 실시예에 따른 스위칭 모드 파워 서플라이에서 입력 전압의 레벨이 다를 때 각각의 옵셋 전압, 메인 스위치에 흐르는 전류 및 클록 신호를 도시한 파형도이다.

도 10은 본 발명의 다른 실시예에 따른 스위칭 모드 파워 서플라이의 지연 보상부를 도시한 회로도이다.

본 발명은 스위칭 소자의 스위칭에 의해 전원을 공급하는 스위칭 모드 파워 서플라이(switching mode power supply: 이하 'SMPS'라 한다)에 관한 것이다. SMPS는 전력용 MOSFET등 반도체 소자를 스위치로 사용하여 직류 입력 전압을 일단 구형파 형태의 전압으로 변환한 후, 필터를 통하여 제어된 직류 출력 전압을 얻는 장치로서 반도체 소자의 스위칭 프로세서를 이용하여 전력의 흐름을 제어함으로 종래의 리니어 방식의 전원 공급장치에 비해 효율이 높고 내구성이 강하며, 소형 및 경량화에 유리한 안정화 전원 장치이다. SMPS는 통신용, 컴퓨터, OA기기 및 가전기기등 산업 전반에서 사용된다.

그러나, 종래의 SMPS에서 입력 전압이 변동하는 경우 출력파워가 일정하게 유지되지 못하는 문제가 발생한다.이는 SMPS 내부에 필연적으로 존재한 각종 소자들의 전파 지연시간(propagation delay) 즉, SMPS의 제어부의 내부 전파 지연시간, 스위치의 턴오프 지연 시간, 피드백 지연(feedback delay)등으로 인해 발생한다.

도 1은 전파 지연시간(propagation delay)이 존재하지 않는 이상적인 경우 일반적인 SMPS의 1차측에 연결되는 메인 스위치(일반적으로 MOSFET을 사용할 수 있슴)에 흐르는 전류(MOSFET의 드레인 전류)를 나타내는 도면이다. 도 1에 도시한 바와 같이 전파 지연시간이 존재하지 않는 경우에는, 입력 전압이 변화하는 경우에도 메인 스위치에 흐르는 최대전류(Imax)는 출력단의 피드백 전압을 통해 동일하게 제어된다. 즉, 전파 지연시간이 존재하지 않는 경우에는 입력 전압이 변동하는 경우 에도 1차측의 메인 스위치에 흐르는 전류의 최대값(Imax)은 일정하게 유지된다. 이는 출력단에 전달되는 최대파워(Maximum Power)가 일정하게 제어됨을 의미한다.

도 2는 전파 지연시간(propagation delay)이 존재하는 경우 일반적인 SMPS의 1차측에 연결되는 메인 스위치에 흐르는 전류(MOSFET의 드레인 전류)를 나타내는 도면이다.

도 2에 도시된 바와 같이 SMPS의 내부에 전파 지연시간(propagation delay)이 △t만큼 존재한다고 가정한 경우 메인 스위치에 흐르는 최대 전류(Imax1, Imax2)가 입력 전압에 따라 차이가 남을 알 수 있다. 입력 전압(Vin)이 각각 전압(V1) 및 전압(V2)인 경우, 최대 전류(Imax)에 도달하는 시간은 전파 지연시간이 존재하지 않는 경우에는 각각 t1, t2이다. 그러나, 전파 지연시간이 동일하게 △t만큼 존재하는 경우에는 입력 전압의 대소에 따라 각각의 최대 전류(Imax1, Imax2)가 차이가 발생한다. 즉, 입력 전압이 작은 경우에는 상대적으로 메인 스위치에 흐르는 전류의 기울기(V1/L1)가 작고 입력 전압이 큰 경우에는 전류의 기울기(V2/L1)가 크므로, 동일한 전파 지연시간(propagation delay) △t가 존재하는 경우에는 전류의 최대값이 도 2에 나타낸 바와 같이 Imax1, Imax2로 서로 차이가 발생한다. 이러한, 1차측의 메인 스위치에 흐르는 최대 전류의 차이는 출력단의 최대 출력파워가 입력 전압의 대소에 따라 영향을 받는 심각한 문제를 야기한다.

다시 말하면, 종래의 SMPS에 필연적으로 존재하는 전파 지연시간(propagation delay)으로 인해, 입력 전압이 변동하는 경우 SMPS에서 출력되는 최대 파워가 변동하는 문제가 발생한다.

본 발명의 이루고자 하는 기술적 과제는 전파 지연시간으로 인해 발생되는 최대 출력 파위의 변동을 제한함으로써 입력 전압의 변동에 관계없이 일정한 최대 출력 파워를 제공하는 SMPS를 제공하기 위한 것이다.

상기 과제를 달성하기 위하여 본 발명의 하나의 특징에 따른 스위칭 모드 파워 서플라이는 전력 공급부, 피드백 회로부 및 스위칭 제어부를 포함한다. 스위칭 모드 파워 서플라이는 트랜스포머의 1차 코일에 커플링되는 메인 스위치를 포함하며, 상기 메인 스위치의 동작에 따라 상기 트랜스포머의 2차측에 전력을 공급하는 전력 공급부, 상기 트랜스 포머의 2차측에 출력되는 출력 전압에 대응하는 피드백 전압을 생성하는 피드백 회로부 및 상기 메인 스위치를 통해 흐르는 전류에 대응하는 제1 전압에 따라 변동하는 제1 신호와 상기 피드백 전압에 대응하는 기준 전압을 비교하여 상기 메인 스위치의 턴오프를 제어하여 전달 지연을 보상하는 스위칭 제어부를 포함한다.

본 발명의 다른 특징에 따른 스위칭 모드 파워 서플라이는 트랜스포머의 1차 코일에 커플링되는 메인 스위치와 상기 트랜스 포머의 2차 측에 출력되는 출력 전압에 대응하는 피드백 전압을 생성하는 피드백 회로부를 포함한다. 스위칭 모드 파워 서플라이는 상기 메인 스위치의 제어 전극에 출력단이 연결되고, 상기 피드백 회로부 및 상기 메인 스위치의 제2 전극에 각각 제1 및 제2 입력단이 연결된 스위칭 제어부를 포함한다. 상기 스위칭 제어부는, 상기 메인 스위치의 제어 전극에 출 력단이 연결된 게이트 드라이브, 상기 게이트 드라이브의 입력단에 출력단이 연결되어 있고, 복수의 입력단 중 어느 하나에 제1 신호가 입력되는 제1 논리 연산부, 상기 논리부의 복수의 입력단 중 다른 하나에 출력단이 연결되어 있고, 복수의 입력단 중 어느 하나에 상기 제1 신호가 입력되는 제2 논리 연산부, 상기 제2 논리 연산부의 복수의 입력단 중 다른 하나에 출력단이 연결되어 있는 제3 논리 연산부, 그리고 상기 제3 논리 연산부의 복수의 입력단 중 어느 하나에 출력단이 연결되어 있고, 복수의 입력단 중 어느 하나에 상기 피드백 전압이 입력되고, 복수의 입력단 중 다른 하나는 상기 지연 보상부의 출력단과 연결된 비교기를 포함한다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

이제 본 발명의 스위칭 모드 파워 서플라이(switching mode power supply: 이하 'SMPS'라 한다)에 대한 실시예에 대하여 도면을 참고로 하여 상세하게 설명한다.

도 3은 본 발명의 한 실시예에 따른 SMPS의 개략적인 회로도이다.

도 3에 도시한 바와 같이, 본 발명의 한 실시예에 따른 SMPS는 전력 공급부(100), 출력부(200), 피드백 회로부(300) , 스위칭 제어부(400) 및 전원부(500)를 포함한다.

전력 공급부(100)는 교류 입력(AC)을 정류하기 위한 전파 브리지 정류기(BD), 정류된 전압을 평활화하기 위한 커패시터(C1), 입력 전압(Vin)에 연결되는 트랜스 포머의 1차 코일(L1), 트랜스 포머의 1차 코일(L1)에 연결되는 메인 스위치인 스위칭 모스 트랜지스터(M), 스위칭 모스 트랜지스터(M)의 소스와 접지사이에 연결되어 스위칭 모스 트랜지스터(M)를 통해 흐르는 전류를 감지하는 감지 저항(Rsense) 및 스너버 회로(snubber circuit)(110)로 이루어진다. 여기서, 도 3에서는 메인 스위치를 모스 트랜지스터(MOSFET)로 도시하였지만 동일한 동작을 수행할 수 있는 그 외의 스위칭 소자가 대체될 수 있음은 자명하다. 또한, 스위칭 모스 트랜지스터(M)의 게이트, 드레인 및 소스는 메인 스위치의 제어 전극, 제1 전극 및 제2 전극에 대응된다.

전력 공급부(100)는 입력 전압(Vin)을 입력받아 스위칭 모스 트랜지스터(M)의 듀티(duty)에 따라 트랜스 포머의 2차측에 전력을 공급함으로써, 출력부(200)에 소정의 출력 전압(Vout)이 출력되도록 한다. 여기서, SMPS는 출력 전압(Vout)을 다시 피드백시키고, 이 피드백된 값을 이용하여 전력 공급부(100)의 스위칭 모스 트랜지스터(M)의 듀티를 제어함으로서 출력 전압(Vout)을 레귤레이션(regulation)시킨다. 스너버 회로(110)는 입력 전압(Vin)의 급격한 상승을 제어하여 메인 스위치인 스위칭 모스 트랜지스터가 파손되는 것을 방지한다.

출력부(200)는 트랜스 포머의 2차측(L2)에 애노드가 연결되는 다이오드(D1), 다이오드(D1)의 캐소드와 접지 사이에 연결되는 커패시터(C2), 다이오드(D1)의 캐소드와 접지사이에 직렬로 연결되는 2개의 저항(R1, R2), 2개의 저항(R1, R2) 사이의 접점의 전압과 전압(Vr)을 각각 반전 단자(-)와 비반전 단자(+)의 입력으로 하는 오차 증폭기(Amp)와, 오차 증폭기(Amp)의 출력단자에 연결되는 포토 다이오드(PD)로 이루어진다. 출력부(200)는 부하에 일정한 출력 전압(Vout)을 출력하며, 출력 전압을 레귤레이션하기 위해 피드백 회로부(300)로 출력 전압(Vout)에 대응하는 정보를 제공한다. 여기서, 2개의 저항(R1, R2)에 의해 분배된 출력 전압({R2/(R1+R2)}*Vout)과 전압(Vr)이 각각 오차 증폭기(Amp)의 반전 단자와 비반전 단자에 입력되어 양 단자의 전압차에 대응하는 출력 전압이 포토 다이오드(PD)에 흐르는 전류를 결정한다. 포토 다이오드(PD)는 피드백 회로부(300)의 포토 트랜지스터(PT)와 함께 포토 커플러(photocoupler)를 구성하며 피드백 회로부(300)로 출력 전압(Vout)에 대응하는 정보를 제공한다.

피드백 회로부(300)는 2차측의 포토 다이오드(PD)와 포토커플러를 이루는 포토 트랜지스터(PT) 및 이 포토 트랜지스터(PT)에 병렬로 연결되는 커패시터(Cfb)로 이루어진다. 포토 트랜지스터(PT)는 오차 증폭기(Amp)의 출력 전압에 대응하는 전류를 흐르게 하며, 이 포토 트랜지스터(PT)는 등가적으로 종속 전류원으로 나타낼 수 있다. 즉, 피드백 회로부(300)의 포토 트랜지스터(PT)는 출력부(200)의 출력 전압(Vout)에 대응하는 전류를 흐르게 하여, 출력 전압(Vout)이 높은 경우에는 포토 트랜지스터(PT)로 상대적으로 많은 전류를 흐르게 하여 커패시터(Cfb)에 충전되는 피드백 전압(Vfb)을 더욱 낮추고, 출력 전압(Vout)이 낮은 경우에는 포토 트랜지스터(PT)로 상대적으로 적은 전류를 흐르게 하여 커패시터(Cfb)에 충전되는 피드백 전압(Vfb)을 높인다. 이를 통해, 출력 전압(Vout)에 대응하는 정보가 피드백 회로부(300)에 의해 감지되어 스위칭 제어부(400)에 입력되며, 스위칭 모스 트랜지스터(M)의 듀티(duty)를 조절하는데 이용된다.

스위칭 제어부(400)는 전원 전압(Vcc), 입력 전압(Vstr), 2개의 입력 단자(IN1, IN2) 각각에 피드백 전압(Vfb) 및 감지 전압(Vsense) 을 입력받는다. 스위칭 제어부(400)는 전원 전압(Vcc)의 입력을 받아 바이어싱 되어 구동을 시작하고, 피드백 전압(Vfb) 및 감지 전압(Vsense)를 받아 기준 전압(Vref)과 옵셋 전압(Voff)을 생성하여, 스위칭 모스 트랜지스터(M)의턴온 및 턴오프를 제어하는 게이트 전압(Vg)을 출력 단자(OUT)를 통해 출력한다.

전원부(500)는 커패시터(C3), 코일(L3) 및 다이오드(D2)를 포함한다. 커패시터(C3)의 일단은 접지 되어 있고, 타단은 다이오드(D3)의 캐소드 및 스위칭 제어부(400)에 연결되어 있다. 코일(L3)의 일단은 접지되어 있고, 타단은 다이오드(D3)의 애노드에 연결되어 있다. 스위칭 모스 트랜지스터(M)가 턴오프 상태인 경우에 입력 전압(Vstr)은 커패시터(C3)로 전달되고, 스위칭 모스 트랜지스터(M)가 턴온 상태이면 커패시터(C3)로 전달되지 않는다. 커패시터(C3)가 충전되어 스위칭 제어부(400) 를 구동할 수 있는 전위(Vcc)에 이르게 되면, 스위칭 제어부(400)는 구동을 시작한다.

아래에서는 도 4를 참조하여 본 발명의 한 실시예에 따른 스위칭 제어부를 설명한다. 도 4는 본 발명의 한 실시예에 따른 스위칭 제어부(400)를 나타낸 회로도이다.

도 4에 도시된 바와 같이, 본 발명의 한 실시예에 따른 스위칭 제어부(400)는 지연 보상부(410), 오실레이터(OSC), SR플립플롭(420), 비교기(430), 리딩 에지 블랭킹(leading edge blanking, 이하 'LEB'라 함)(440), 2개의NOR 게이트(450, 455), 게이트 드라이버(460), 2개의 다이오드(D2, D3), 2개의 저항(R3, R4), 전류원(470) 및 UVLO(undervoltage lockout)/밴드갭(bandgap)부(480), 고전압 레귤레이터(HV/REG, high voltage regulator)(490)를 포함한다.

UVLO/밴드갭부(480)는 전원 전압(Vcc)이 일정 레벨까지 도달하게 되면 동작을 시작하여 정전압과 바이어스를 스위칭 제어부(400)에 인가하여 스위칭 제어부(400)를 동작시킨다. 고전압 레귤레이터(490)는 UVLO/밴드갭부(480)와 함께 전원 전압(Vcc)이 일정 레벨로 조절되도록 한다.

지연 보상부(410)는 입력 단자(IN2)로부터 감지 전압(Vsense)을 입력 받고, 오실레이터(OSC)로부터 톱니 신호(sawtooth signal)(ST)를 입력받아, 옵셋 전압(Voff)을 비교기(430)의 반전 단자(-)로 출력한다.

SR 플립플롭(420)의 셋 단자(S) 및 리셋 단자(R)는 각각 오실레이터(OSC) 및 NOR 게이트(450)에 연결되고, 반전 출력단(/Q)은 NOR 게이트(455)의 제1 입력단에 연결된다. SR플립플롭(420)은 셋 단자(S) 및 리셋 단자(R)에 입력되는 신호의 로직에 따라 반전 출력 신호(/Q)를 NOR 게이트(455)로 출력한다.

오실레이터(OSC)는 톱니 신호(ST) 및 클록 신호(CLK)를 생성하여, 톱니 신호(ST)는 지연 보상부(410), 클록 신호(CLK)는 SR플립플롭(420) 및 NOR 게이트(455)로 출력한다. 본 발명의 실시예에서는 톱니 신호(ST) 및 클록 신호(CLK)가 동일한 주기와 위상을 갖는 것으로 가정한다.

LEB(440)는 NOR 게이트(450)의 제1 입력단에 연결된다. 여기서, LEB(leading edge current)는 클럭 신호(CLK)가 폴링 에지 타임(fslling edge time)에서 스위칭 모스 트랜지스터(M)가 턴온되어 드레인 전류(Idrain)가 갑자기 상승하여 다시 스위칭 모스 트랜지스터(M)가 턴오프되는것을 방지한다. LEB(440)는 일반적으로 RC 필터로 이루어질 수 있으며, 구체적인 구성은 당업자라면 알 수 있는바 이하에서 설명은 생략한다.

비교기(430)는 비반전 단자(+)와 반전 단자(-)를 포함하며, 비반전 단자(+)는 저항(R3)과 저항(R4)의 접점에 연결되며, 반전 단자(-)는 지연 보상부(410)의 출력단에 연결된다. 다이오드(D3)의 캐소드의 전압은 피드백 회로부(300)로부터 입력된 피드백 전압(Vfb)이 다이오드(D2)의 문턱전압과 다이오드(D3)의 문턱전압이 상쇄된 레벨을 갖는다. 다이오드(D2)와 다이오드(D3)의 문턱전압이 동일하다고 가정하면, 다이오드(D3)의 캐소드 전압은 피드백 전압(Vfb)과 동일한 레벨의 전압일 수 있다. 이 전압(즉, 피드백 전압(Vfb))이 저항(R3) 및 저항(R4)에 의해 전압 분배된 기준 전압(Vref)이 생성되어 비반전단자(+)로 입력된다.

NOR 게이트(450)는 LEB(440) 및 비교기(430)로부터 출력되는 신호를 각각 제1 및 제2 입력단자로 입력받아, NOR논리 연산을 수행할 결과에 따른 신호를 SR플립플롭(420)의 리셋 단자(R) 단자로 출력한다.

NOR 게이트(455)는 오실레이터(OSC)의 클록신호(CLK) 및 SR플립플롭(420)의 반전 출력 신호(/Q)를 입력받아, NOR논리 연산을 수행한 결과에 따른 신호를 게이트 드라이브(460)로 출력한다.

게이트 드라이버(460)는 NOR 게이트(455)로부터 출력되는 신호 레벨에 따라 스위칭 모스 트랜지스터(M)의 턴온/턴오프 시키는 게이트 전압(Vg)을 출력한다. 즉, 게이트 드라이버(460)는 NOR 게이트(455)로부터 하이 레벨의 신호가 출력되면 스위칭 모스 트랜지스터(M)를턴온시키고, 로우 레벨인 경우 턴오프시킨다.

다음으로, 도5를 참고하여 본 발명의 한 실시예에 지연 보상부(410)를 설명한다.

도 5는 본 발명의 한 실시예에 따른 지연 보상부(410)를 도시한 회로도이다.

도 5에 도시된 바와 같이, 지연 보상부(410)는 스위칭 소자인 바이폴라 접합 트랜지스터(bipolar junction transistor : 이하 'BJT'라 함) (Q), 5개의 저항(R5-R9)을 포함한다. 본 발명의 제1 실시예에 따른 스위칭 소자는 BJT를 사용하였으나, 이와 동일한 동작을 수행할 수 있는 다른 스위칭 소자를 사용할 수 있음은 당업자에게 자명하다. 또한, BJT의 베이스, 콜렉터 및 에미터는 각각 스위칭 소자(Q)의 제어전극, 제1 전극 및 제2 전극에 대응한다.

BJT(Q)의 컬렉터는 오실레이터(OSC)에 연결되어 있다. 저항(R5)의 양단은 각 각 BJT(Q)의 베이스와 컬렉터 사이에 연결되어 있으며, 저항(R6)의 일단은 BJT(Q)의 베이스에 연결되어 있고 타단은 접지되어 있다. 저항(R5) 및 저항(R6)의 접점(a)의 전압(Va)은 BJT(Q)의 베이스에 인가된다. 저항(R7)의 양단은 각각 BJT(Q)의 컬렉터 및 에미터에 연결되어 있다. 저항(R8)의 일단은 BJT(Q)의 에미터에 연결되어 있고 타단은 저항(R9)의 일단에 연결되어 있다. 저항(R9)의 타단은 스위칭 모스 트랜지스터(M)의 소스단에 연결되어 있어, 저항(R9)의 타단에는 감지 전압(Vsense)이 인가된다. 저항(R8) 및 저항(R9)의 접점(c)은비교기(430)의 반전단자(-)에연결되어 있다. 여기서, 접점(c)의 전압인 옵셋 전압(Voff)은 접점(b)의 전압(Vb), 감지 전압(Vsense), 저항(R8, R9)의 저항 값에 의해 결정된다. BJT(Q)의 에미터 및 저항(R8)의 접점(b)의전압(Vb)과 전압(Vsense)은 저항(R8) 및 저항(R9)의 저항비에 따라 전압 분배되어 옵셋 전압(Voff)을 생성한다. 이 옵셋 전압(Voff)은 비교기(430)의 반전단자(-)에 인가된다.

이하, 도6내지 도 8을 참조하여 본 발명의 한 실시예에 따른 SMPS의 작동 방법을 설명한다.

도 6은 본 발명의 한 실시예에 따른 톱니 신호(ST) 및 감지 전압(Vsense), 접점(도 5의 접점(b))의 전압(Vb) 및 지연 보상부(410)에서 생성되는 옵셋 전압(Voff)의 파형을 도시한 파형도이다. 톱니 신호(ST)는 클록신호(CLK)와 동일한 주기를 갖을 수 있다. 감지전압(Vsense)은 드레인 전류(Idrain)가 저항(Rsense)에 흐르면서 생성되는 전압이다. 도 6에서 감지 전압(Vsense)의 파형에서, 피크 전류(PC)는 스위칭 모스 트랜지스터(M)의턴온시 써지 전류(surge current)를 도시한 것 이다. 전압(Vb)은 톱니 신호(ST)의 전압이 복수의 저항에 의해 분배되는 전압 레벨을 갖는다. 이때, BJT(Q)가 턴온/턴오프됨에 따라 톱니 신호(ST)의 전압을 분배하는 복수의 저항이 달라지므로, BJT(Q)의 턴온/턴오프에 따라 다른 기울기를 갖는 전압 파형을 갖는다. 옵셋 전압(Voff)은 전압(Vb)과 감지 전압(Vsense)이 저항(R8)과 저항(R9)에 의해 분배된 전압이다.

지연 보상부(410)는 오실레이터(OSC)로부터 출력되는 톱니 신호(ST)의 전압(Vt) 레벨에 따라 변동하는 전압(Vb)과 감지 전압(Vsense)을 이용하여 옵셋 전압(Voff)을 출력한다. 톱니 신호(ST)의 전압(Vt)은 저항(R5) 및 저항(R6)의 저항비에 따라 분배되고, 접점(a)에서의 전압(Va)은 아래 수학식1과 같다.

우선, 전압(Va)이 BJT(Q)의 문턱 전압보다 작은 구간 t11및 t13에서는 , BJT(Q)는 턴오프된다. 이때, 전압(Vt)과 감지 전압(Vsense)은 저항(R7), 저항(R8) 및 저항(R9)의 저항 비에 따라 분배되고, 이에 따라 전압(Vb)은 아래의 수학식 2와 같이 되고 전압(Voff)은 아래의 수학식 3과 같이 된다. 다만, 구간 t11에서는 전압(Vsense)이 발생하지 않으므로, 수학신 2 및 수학식 3에서 오른쪽 항은 0이된다. 그러면, 구간 t11에서는 옵셋 전압(Voff)은 톱니 신호(ST)의 전압과 유사한 파형으로 절대치가 감소한 파형을 보인다. 구간 t13에서는 입력전압의 레벨에 따라 감지 전압(Vsense)이 0인 구간과 0이 아닌 구간이 같이 있을 수도 있고, t13 전 구간에 서 감지 전압(Vsense)가 모두 0일 수 있다. 도 6에서는 감지 전압(Vsense)이 0인 구간과 0이 아닌 구간이 같이 있는 경우를 도시하였다. 옵셋 전압(Voff)은 감지 전압(Vsense)이 0이 되기 전까지는 전압(Vb)과 감지 전압(Vsense)사이의 전압이 저항(R8)과 저항(R9) 비에 의해 분배된 전압이 되고, 감지 전압(Vsense)이 0이 되면, 전압(Vt)과 유사한 파형을 갖고 절대값이 감소한 파형을 나타낸다. 이때, 복수의 저항(R7, R8, R9)들은 옵셋 전압(Voff)이 감지 전압(Vsense)보다 높은 레벨을 갖을 수 있는 저항 값을 갖는다. 이하, 본 발명에 따른 실시예에서 동일하다.

다음으로, 전압(Va)이 문턱전압보다 큰 구간 t12에서는, BJT(Q)는 턴온된다. 여기서, 턴온된 BJT(Q)의 온(ON)저항은 저항(R7)에 비해 매우 작은 값이므로, 병렬로 연결된BJT(Q)의 온저항과 저항(R7)의 총합은 거의 무시할 수 있다. 이에 따라, 실질적으로 전압(Vb)는 전압(Vt)와 동일하다고 가정할 수 있으며, 따라서 옵셋 전압(Voff)은 저항(R8) 및 저항(R9)의 접점(c)에서 출력되는 전압으로 아래 수학식 4와 같이 된다.

도 6에서 옵셋 전압(Voff)을 도시한 그래프에서 점선은 감지 전압(Vsense)을 나타낸다. 옵셋 전압(Voff)은 전압(Vb)과 감지 전압(Vsense)사이의 전압이 저항(R8)과 저항(R9)에 의해 분배된 전압 레벨을 갖는다. 구간 t12에서 스위칭 모스 트랜지스터(M)가 턴온되기 전 구간에서는 감지 전압(Vsense)이 0이며, 옵셋 전압(Voff)은 전압(Vb)과 유사한 파형을 갖고, 절대값이 줄어든 전압 레벨을 갖는다. 스위칭 모스 트랜지스터(M)가 턴온되고, 감지 전압(Vsense)이 생성되면, 전압(Vb)과 감지 전압(Vsense)이 저항들(R8, R9)의 저항비에 의해 분배된 전압이 옵셋 전압(Voff)이 된다. 도 6에서 도시된 바와 같이, 옵셋 전압(Voff)은 감지 전압(Vsense)보다 높은 레벨을 갖는다. 그러면, 감지 전압(Vsense)의 최대치(Vmax)인 지점과 같아지는 시간이 toff만큼 당겨진다.

이와 같이, 지연 보상부(410)는 감지 전압(Vsense) 및 톱니 신호(ST)를 입력받아 옵셋 전압(Voff)을 생성한다. 옵셋 전압(Voff)은 비교기(430)의 반전 단자(-)에 입력되며, 비교기(430)는 기준 전압(Vref)을 비반전 단자(+)로 입력받아 두 전압차에 대응하는 신호를 출력한다. 비반전 단자(+)에 입력되는 기준 전압(Vfb)의 레벨이 반전 단자(-)에 입력되는 옵셋 전압(Voff)보다 큰 레벨인 경우, 비교기(430)는 하이 레벨의 신호를 출력하고, 그렇지 않은 경우 로우 레벨의 신호를 출력한다.

NOR 게이트(450)는 LEB(440)로부터 출력되는 신호와 비교기(430)로부터 출력되는 신호를 입력받아 NOR 연산을 수행하고 그 결과에 따른 신호를 출력한다. NOR 연산은 두 입력 신호가 모두 로우 레벨인 경우에만 하이 레벨을 출력하고, 두 입력 신호중 적어도 하나의 하이 레벨 신호가 입력되는 경우 로우 레벨의 신호를 출력한다.

SR플립플롭(420)은 NOR게이트(450)로부터 출력되는 신호 및 클록 신호(CLK)를 각각 리셋 단자(R) 및 셋 단자(S)로 각각 입력받아 논리 연산을 수행한 결과에 따른 신호를 반전 출력 단자(/Q)로 출력한다. [표 1]은 SR플립플롭의 입력에 따른 논리 연산 결과를 나타낸 것이다.

[표 1]에서 현재 상태가 Q(t)와 같다면, 리셋 단자(R) 및 셋 단자(S)에 입력되는 신호에 따라 다음 상태가 결정되며, /Q(t+1)에 해당하는 논리 값에 대응하는 신호 레벨이 반전 출력단(/Q)으로부터 출력된다. 리셋 단자(R) 및 셋 단자(S)에 입력되는 신호가 둘다 하이 레벨인 경우는 허용되지 않는다.

NOR 게이트(455)는 SR플립플롭(430)으로부터 출력되는 신호 및 클록 신호(CLK)를 입력받아 NOR 연산을 수행한 결과에 따른 신호를 게이트 드라이버(460)로 출력한다. 게이트 드라이버(460)는 입력 신호가 하이 레벨인 경우 스위칭 모스 트랜지스터(M)를 턴온시키고, 로우 레벨인 경우 스위칭 모스 트랜지스터(M)를턴오프시킨다.

도 7은 본 발명의 제1 실시예에 따른 SMPS에서 사용되는 클록 신호(CLK), SR플립플롭(430)의 반전 출력신호(/Q) 및 NOR 게이트(455)의 출력 신호(NOR)의 파형을 도시한 파형도이다.

구간 T1에서 SET(S)단으로 하이 레벨의 클록 신호가 입력되므로, 리셋 단자(R)에 입력되는 신호레벨에 관계없이 출력 신호(Q)는 하이 레벨이다. 그러면 반전 출력 신호(/Q)는 로우 레벨이다. NOR 게이트(455)는 하이 레벨의 클록 신호와 반전 출력 신호(/Q)를 입력받아 로우 레벨의 출력 신호(NOR)를 게이트 드라이버(460)에 출력한다. 게이트 드라이버(460)는 스위칭 모스 트랜지스터(M)를 턴오프 상태로 유지한다.

구간 T2에서 셋 단자(S)로 로우 레벨의 클록 신호가 입력된다. LEB(440)로부터 출력되는 신호는 스위칭 모스 트랜지스터(M)가 턴온되는 시점에서 하이 레벨을 갖는다. 즉, 클록 신호가 폴링 타임일 때, 하이 레벨을 갖고 나머지 구간에서는 로우 레벨의 신호를 출력한다. 구간 T2에서 기준 전압(Vref)은 옵셋 전압(Voff)보다 높은 레벨을 갖는다. 그러면 비교기(430)로부터 하이 레벨의 신호가 출력된다. NOR 게이트(450)는 비교기(430) 및 LEB(440)로부터 각각 하이 및 로우 레벨의 신호를 입력받아 로우 레벨의 신호를 출력한다. SR플립플롭(420)의 리셋 단자(R) 및 셋 단자(S)에 모두 로우 레벨의 신호가 입력되면, [표1]에서와 같이 출력 신호(Q)는 종전 출력신호(Q)의레벨에 따라 다른 출력신호(Q)를 갖는다. 구간 T1에서 출력신호(Q)는 하이 레벨의 신호였으므로, 구간 T2에서 출력신호(Q)는 하이 레벨의 신호를 갖고, 반전 출력신호(/Q)는 로우 레벨을 갖는다. 그러면 NOR 게이트(455)는 로우 레벨 신호를 양 입력단으로 입력받아 하이 레벨의 출력 신호(NOR)를 생성하고 게이트 드라이버(460)로 출력한다. 게이트 드라이버(460)는 입력된 하이 레벨 신호에 대응하여 스위칭 모스 트랜지스터(M)를 턴온시킨다.

구간 T2이후에는 기준 전압(Vref)이 옵셋 전압(Voff)의 레벨 이하가 되어 비교기(430)는 로우 레벨의 신호를 출력하고, NOR 게이트(450)는 LEB(440)및 비교기(430)로부터 각각 로우 레벨의 신호를 입력받아, 하이 레벨의 신호를 출력한다. SR플립플롭(420)의 리셋 단자(R)는 하이 레벨의 신호를 입력받아, 반전 출력신호(/Q)로 하이 레벨의 신호를 출력한다. NOR 게이트(455)는 양 입력단으로 각각 로우 레벨의 클록 신호 및 하이 레벨의 반전 출력신호(/Q)를 입력받아 로우 레벨의 신호를 출력한다. 게이트 드라이버(460)는 로우 레벨의 신호에 대응하여 스위칭 모스 트랜지스터(M)를 턴오프시킨다.

이와 같이, 옵셋 전압(Voff)과 피드백 전압에 대응하는 기준 전압(Vref)의 레벨에 따라 비교기(430)의 출력 신호의 레벨을 조정하여 게이트 드라이버(460)를 제어함으로서, 스위칭 모스 트랜지스터(M)의 턴온/턴오프를 조절할 수 있다. 그러면, 입력 전압의 레벨에 관계없이 일정한 레벨의 출력 전류를 얻을 수 있다.

이하, 도 8 및 도 9을 참조하여 본 발명의 한 실시예에 따른 SMPS에서 입력 전압이 다를 때, 스위칭 모스 트랜지스터(M)에 흐르는 전류가 일정한 레벨로 출력되는 것을 각각 설명한다.

도 8 및 9는 본 발명의 한 실시예에 따른 SMPS에서 입력 전압(V21, V22)의 레벨이 다를 때 감지 전압(Vsense1, Vsense2), 지연 보상에 의해 생성된 각각의 옵셋 전압(Voff1, Voff2), 스위칭 모스 트랜지스터(M)의 드레인에 흐르는 전류(I21, I21', I22, I22') 및 클록 신호(CLK)를 도시한 파형도이다. 입력 전압(V21)은 입력 전압(V22)보다 낮은 레벨의 전압으로 가정한다. 일정한 피드백 전압(Vfb)에 대응하는 기준 전압(Vref)으로 설정하여 입력 전압이 다를 때, 드레인 전류(I21, I21', I22, I22')의 파형을 살펴본다.

도 8에 도시된 바와 같이, 클록 신호(CLK)의 폴링 타임 에지에서 스위칭 모스 트랜지스터(M)가 턴온되면, 드레인 전류(I21)가 발생한다. 드레인 전류(I21)가 발생하면, 저항(Rsense)에 의해 감지 전압(Vsense)도 발생한다. 도 8에서 (a)는 감지 전압(Vsense)과 피드백 전압(Vfb)에 대응하는 기준 전압(Vref)을 이용하여 턴오프를 결정하는 경우를 도시한 것이다. 시점 T21에서 감지 전압(Vsense)은 기준 전압(Vref)과 동일한 전압 레벨이 되고, PWM 발생부(430)에서 로우 레벨의 출력 신호가 NOR 게이트(450)로 입력되고, NOR 게이트(450)는 LEB(440)로부터 로우 레벨의 출력 신호를 더 입력받아 하이 레벨의 출력 신호를 SR플립플롭(420)의 리셋 단자(R)로 출력한다. 그러면, 게이트 드라이버(460)는 로우 레벨의 신호를 출력하고, 스위칭 모스 트랜지스터(M)는 턴오프된다. 그러나 전달 지연에 의해 디레이 시간(△d)만큼 전류는 상승하게 되어 최대 전류치(IMAX)보다 더 큰 전류가 흐르게 된다.

반면에, (b)는 옵셋 전압(Voff1)과 기준 전압(Vref)을 이용하여 스위칭 모스 트랜지스터(M)의 턴오프를 결정하는 경우를 도시하였는데, (b)에서는 시점 T21보다 디레이 시간(△d)만큼 먼저 턴오프가 결정되며, 디레이 시간(△d)만큼 지연되더라도 드레인 전류(I21')는 최대 전류치(IMAX)와 동일한 레벨까지만 흐르고 최대 전류치(IMAX)와 동일해지는 시점에서 스위칭 모스 트랜지스터(M)는 턴오프되어, 드레인 전류는 더 이상 흐르지 않는다.

도 9에서는 입력 전압이 도 8에서의 입력 전압(V21)보다 더 높은 입력 전압(V22)을 갖을 때를 도시한 것이다. 도8과 마찬가지로, (a)는 감지 전압(Vsense)과 피드백 전압(Vfb)에 대응하는 기준 전압(Vref)을 이용하여 턴오프를 결정하는 경우를 도시한 것이고, (b)는 옵셋 전압(Voff2)과 기준 전압(Vref)을 이용하여 스위칭 모스 트랜지스터(M)의 턴오프를 결정하는 경우를 도시하였다. 앞에서 설명한 바와 같이, 입력 전압의 레벨이 더 높으면, 듀티는 줄고 기울기는 증가된 드레인 전류(I22) 파형이 생성된다. 이 때, (b)에서 옵셋 전압(Voff2)은 디레이 시간(△d)만큼 먼저 스위칭 모스 트랜지스터(M)의 턴오프를 결정하므로, 디레이 시간(△d)만큼 지연되더라도 최대 전류치(IMAX)와 동일한 전류 레벨에서 스위칭 모스 트랜지스터(M)는 턴오프된다. 따라서 입력 전압의 레벨이 달라지더라도 동일한 최대 전류치(IMAX)를 갖도록 스위칭 모스 트랜지스터(M)를 제어할 수 있다.

이와 같이, 입력 전압이 다른 레벨을 갖더라도 스위칭 모스 트랜지스터(M)의 드레인에 흐르는 전류의 최대치는 동일한 값을 갖는다. 따라서, 입력 전압의 레벨에 관계없이 일정한 출력 전력을 유지할 수 있다.

도 10은 본 발명의 제2 실시예에 따른 SMPS의 지연 보상부(410)를 도시한 회로도이다.

도 10에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 SMPS의 지연 보상부는 본 발명의 제1 실시예에 따른 SMPS의 지연 보상부에 비해 BJT(Q)의 에미터에 직렬 연결된 저항(R10)을 더 포함한다.

직렬 연결된 저항(R10)은 BJT(Q)의 온도에 따른 특성을 보완하는 기능을 수행한다. 즉, SMPS의 온도가 상승하면, BJT(Q)의 문턱 전압(Vbe)이 온도에 따라 감소하고, BJT(Q)는 보다 낮은 전압(Va)에서 턴온될 수 있다. 그러면, 전압(Vb)의 기울기 변환점(도6의 P1)이 설계 예상보다 앞당겨 지고, 기울기 변환점(도 6의 P2)이 늦추어 질 수 있다. 따라서, 전압(Vb)이 변함에 따라, 옵셋 전압(Voff)도 의도한 바와는 다른 지점에서 기준 전압 이상의 레벨이 될 수 있다. 그러면 트랜지스터(M)의 드레인 전류의 레벨을 일정하게 유지할 수 없다. 따라서 감소된 문턱 전압만큼 BJT(Q)의 에미터 전압을 증가시키기 위해서 저항(R10)을 BJT(Q)의 에미터에 직렬 연결한다. 저항은 온도가 상승하면 그 저항값이 온도에 비례하여 증가하는, 양의 온도 상수(Positive Temperature Coefficient, 이하 'PTC'라 함)를 갖는 저항을 사용한다. 증가된 저항(R10)은 BJT(Q)의 감소된 문턱전압(Vbe)만큼 에미터 전압을 증가시킨다. 이때, 저항(R10)의 PTC 레벨은 온도의 상승에 따른 BJT(Q)의 문턱 전압(Vbe) 강하를 보상할 수 있는 레벨이다.

이와 같이, 스위칭 모스 트랜지스터(M)의 드레인에 흐르는 전류의 증가로 온도가 상승하더라도 보상 저항(R10)을 갖는 지연 보상부(410)는 일정한 최대치를 갖는 스위칭 모스 트랜지스터(M)의 드레인 전류를 제공할 수 있다.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

본 발명의 한 실시예에 따르면, 입력 전압의 레벨에 관계없이 일정한 최대 출력 전력을 공급하는 스위칭 모드 파워 서플라이를 제공한다.

본 발명의 다른 실시예에 따르면, 온도 증가에 따른 전압 감소를 보상하여 일정한 최대 출력 전력을 공급하는 스위칭 모드 파워 서플라이를 제공한다.

Claims

삭제
삭제
삭제
트랜스포머의 1차 코일에 커플링되는 메인 스위치를 포함하며, 상기 메인 스위치의 동작에 따라 상기 트랜스포머의 2차측에 전력을 공급하는 전력 공급부,

상기 트랜스 포머의 2차측에 출력되는 출력 전압에 대응하는 피드백 전압을 생성하는 피드백 회로부 및

상기 메인 스위치를 통해 흐르는 전류에 대응하는 제1 전압에 따라 변동하는 제1 신호와 상기 피드백 전압에 대응하는 기준 전압을 비교하여 상기 메인 스위치의 턴오프를 제어하여 전달 지연을 보상하는 스위칭 제어부를 포함하고,

상기 스위칭 제어부는,

하이 레벨 및 로우 레벨을 교대로 가지는 클록 신호의 폴링 타임 에지에서 상기 메인 스위치를 턴 온 시키고,

상기 제1 신호가 상기 기준 전압 이상이 될 때 상기 메인 스위치를 턴 오프 시켜 상기 전달 지연에 대응하는 시간만큼 상기 메인 스위치가 먼저 턴 오프되는 스위칭 모드 파워 서플라이.
제4항에 있어서,

상기 제1 신호는 일정한 주기를 갖고 반복되며 톱니 모양의 톱니 신호에 대응하는 전압과 상기 제1 전압을 이용하여 생성되고,

상기 톱니 신호가 하이 레벨에서 로우 레벨로 떨어지는 제1 기간은 순차적으로 제2 및 제3 기간을 포함하며, 상기 톱니 신호에 대응하는 전압은 상기 제2 기간 및 제3 기간 동안 각각 다른 기울기를 가지며,

상기 제2 기간 및 상기 제3 기간은,

상기 톱니 신호가 입력되는 제1 전극을 가지는 BJT의 턴 온 시점에 따라 구분되는 스위칭 모드 파워 서플라이.
제5항에 있어서,

상기 클록 신호와 상기 톱니 신호는 동일한 주기 및 위상을 갖는 스위칭 모드 파워 서플라이.
삭제
제5항에 있어서,

상기 톱니 신호에 대응하는 전압은 상기 제2 기간 동안의 기울기가 상기 제3 기간 동안의 기울기 보다 더 큰 스위칭 모드 파워 서플라이.
제5항에 있어서,

상기 제1 신호는 상기 톱니 신호에 대응하는 전압 및 상기 제1 전압 신호를 각각 양단에 인가받고 복수의 저항을 이용하여 저항비에 따른 분배된 전압 레벨을 갖는 스위칭 모드 파워 서플라이.
트랜스포머의 1차 코일에 커플링되는 메인 스위치와 상기 트랜스 포머의 2차 측에 출력되는 출력 전압에 대응하는 피드백 전압을 생성하는 피드백 회로부를 포함하는 스위칭 모드 파워 서플라이에 있어서,

상기 메인 스위치의 제어 전극에 출력단이 연결되고, 상기 피드백 회로부 및 상기 메인 스위치의 제2 전극에 각각 제1 및 제2 입력단이 연결된 스위칭 제어부를 포함하고,

상기 스위칭 제어부는,

상기 메인 스위치의 제어 전극에 출력단이 연결된 게이트 드라이브,

상기 게이트 드라이브의 입력단에 출력단이 연결되어 있고, 복수의 입력단 중 어느 하나에 제1 신호가 입력되는 제1 논리 연산부,

상기 제1 논리 연산부의 복수의 입력단 중 다른 하나에 출력단이 연결되어 있고, 복수의 입력단 중 어느 하나에 상기 제1 신호가 입력되는 제2 논리 연산부,

상기 제2 논리 연산부의 복수의 입력단 중 다른 하나에 출력단이 연결되어 있는 제3 논리 연산부, 그리고

상기 제3 논리 연산부의 복수의 입력단 중 어느 하나에 출력단이 연결되어 있고, 복수의 입력단 중 어느 하나에 상기 피드백 전압이 입력되고, 복수의 입력단 중 다른 하나는 지연 보상부의 출력단과 연결된 비교기를 포함하는 스위칭 모드 파워 서플라이.
제10항에 있어서,

상기 비교기는 반전 단자가 상기 지연 보상부의 출력단과 연결되고, 비반전 단자로 상기 피드백 전압에 대응하는 전압이 인가되는 스위칭 모드 파워 서플라이.
제11항에 있어서,

상기 제3 논리 연산부는 NOR 게이트를 사용하고 다른 하나의 입력단으로 상기 메인 스위치의 턴온되는 때를 제외한 나머지 기간동안 로우 레벨 신호가 입력되는 스위칭 모드 파워 서플라이.
제12항에 있어서,

상기 제2 논리 연산부는 SR플립플롭이고, 상기 제1 신호는 클록 신호로 셋 단으로 입력되고, 상기 제3 논리 연산부의 출력단에 리셋 단이 연결되어 있는 스위칭 모드 파워 서플라이.
제13항에 있어서,

상기 제1 논리 연산부는 NOR 게이트이고, 상기 SR플립플롭의 반전 출력단에 복수의 입력단 중 어느 하나가 연결된 스위칭 모드 파워 서플라이.
제10항에 있어서,

상기 지연 보상부는,

상기 제2 입력단에 일단이 연결되고, 타단에 상기 지연 보상부의 출력단이 연결된 제9 저항,

상기 제9 저항의 타단에 일단이 직렬 연결되어 있는 제8 저항,

상기 제8 저항의 타단에 일단이 연결되어 있는 제7 저항,

상기 제8 저항의 타단에 제2 전극이 연결되어 있고, 상기 제7 저항의 타단에 제1 전극이 연결되어 있는 스위칭 소자,

상기 스위칭 소자의 제1 전극 및 제어 전극에 병렬 연결되어 있는 제5 저항,

상기 스위칭 소자의 제어 전극과 접지점 사이에 연결되어 있는 제6 저항, 그리고

상기 스위칭 소자의 제1 전극으로 톱니 신호가 입력되는 스위칭 모드 파워 서플라이.
제15항에 있어서,

상기 톱니 신호는 톱니 모양의 전압 레벨을 갖는 스위칭 모드 파워 서플라이.
제15항에 있어서,

상기 스위칭 소자는 N형 타입의 채널을 갖는 트랜지스터인 스위칭 모드 파워 서플라이.
제17항에 있어서,

상기 트랜지스터의 제2 전극과 상기 제8 저항 사이에 연결되어 있는 제10 저항을 더 포함하는 스위칭 모드 파워 서플라이.
제18항에 있어서

상기 제10 저항은,

상기 트랜지스터의 온도 상승에 따른 문턱 전압 강하를 보상하기 위해 상기 트랜지스터의 제2 전극의 전압을 강하된 문턱 전압에 대응하여 증가시키는 저항값을 갖는 스위칭 모드 파워 서플라이.