KR101236889B1 - Semiconductor wafer chip inspection system - Google Patents

Semiconductor wafer chip inspection system Download PDF

Info

Publication number
KR101236889B1
KR101236889B1 KR1020110022711A KR20110022711A KR101236889B1 KR 101236889 B1 KR101236889 B1 KR 101236889B1 KR 1020110022711 A KR1020110022711 A KR 1020110022711A KR 20110022711 A KR20110022711 A KR 20110022711A KR 101236889 B1 KR101236889 B1 KR 101236889B1
Authority
KR
South Korea
Prior art keywords
semiconductor chips
wafer
chip
semiconductor
test device
Prior art date
Application number
KR1020110022711A
Other languages
Korean (ko)
Other versions
KR20120105120A (en
Inventor
송현
김재광
Original Assignee
(주)쓰리피아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)쓰리피아이 filed Critical (주)쓰리피아이
Priority to KR1020110022711A priority Critical patent/KR101236889B1/en
Publication of KR20120105120A publication Critical patent/KR20120105120A/en
Application granted granted Critical
Publication of KR101236889B1 publication Critical patent/KR101236889B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명의 반도체 웨이퍼 칩 검사 시스템은 웨이퍼가 수납된 웨이퍼 카세트가 탑재되어 순차적으로 웨이퍼를 공급하는 웨이퍼 로더, 두 개의 노즐이 구비되며, 상기 웨이퍼 로더로부터 공급받은 웨이퍼 상의 반도체 칩들을 상기 두 개의 노즐을 이용하여 일회에 두 개 씩 이송시키는 픽업수단, 칩 실장 프레임이 탑재되어 회전하며, 상기 픽업수단에 의해 하나의 칩 실장 프레임에 두 개의 반도체 칩을 공급받아 이동시키는 인덱스 레일, 상기 인덱스 레일을 통해 이동하는 두 개의 반도체 칩 중 하나의 반도체 칩 성능을 테스트하는 제1 테스트 장치, 상기 인덱스 레일을 통해 이동하는 두 개의 반도체 칩 중 상기 제1 테스트 장치에서 테스트되지 않은 다른 하나의 반도체 칩을 테스트하는 제2 테스트 장치, 상기 인덱스 레일을 통해 이동하는 두 개의 반도체 칩 중 하나가 상기 제1 테스트 장치로 공급되기 전에 상기 두 개의 반도체 칩을 정렬하는 제1 칩 정렬부, 상기 인덱스 레일을 통해 이동하는 두 개의 반도체 칩 중 다른 하나가 상기 제2 테스트 장치로 공급되기 전에 상기 두 개의 반도체 칩을 정렬하는 제2 칩 정렬부를 포함한다.
이를 통해 본 발명은 두 개의 노즐이 구비된 픽업장치를 구비하여 웨이퍼 상의 다수의 반도체 칩들을 테스트할 때 한번에 두 개씩 이송하여 테스트하고, 테스트가 완료된 반도체 칩들도 한번에 두 개씩 이송하여 분류할 수 있어 다수의 반도체 칩을 빠르게 이송 및 분류할 수 있는 효과가 있다.
또한 본 발명은 두 개의 노즐이 구비된 픽업장치를 통해 두 개씩 이송되는 반도체 칩들을 두 개의 테스트 장치를 통해 각각 테스트함으로써, 웨이퍼 상의 반도체 칩을 빠르게 테스트할 수 있는 효과가 있다.The semiconductor wafer chip inspection system of the present invention is equipped with a wafer loader, which is equipped with a wafer cassette containing a wafer, to sequentially supply wafers, and two nozzles. Pick-up means for transferring two at a time by using, the chip mounting frame is mounted and rotated, the index rail for receiving and moving two semiconductor chips to one chip mounting frame by the pickup means, moving through the index rail A first test device for testing the performance of one of the two semiconductor chips, and a second test device for testing another semiconductor chip not tested in the first test device among the two semiconductor chips moving through the index rail. Test device, two peninsulas moving through the index rail The first chip aligner for aligning the two semiconductor chips before one of the chips is supplied to the first test device, the other one of the two semiconductor chips moving through the index rail is supplied to the second test device And a second chip aligner for aligning the two semiconductor chips before.
Through this, the present invention is provided with a pickup device having two nozzles, and when testing a plurality of semiconductor chips on the wafer by transferring two at a time, and testing the tested semiconductor chips can also be transferred to two at a time to classify It is effective to quickly transfer and classify semiconductor chips.
In addition, the present invention has the effect of quickly testing the semiconductor chip on the wafer by testing each of the semiconductor chips that are transferred two by two through the pick-up device provided with two nozzles, respectively.

Description

반도체 웨이퍼 칩 검사 시스템{SEMICONDUCTOR WAFER CHIP INSPECTION SYSTEM}Semiconductor Wafer Chip Inspection System {SEMICONDUCTOR WAFER CHIP INSPECTION SYSTEM}

본 발명은 반도체 웨이퍼 칩 검사 시스템에 관한 것으로, 특히 웨이퍼 상의 반도체 칩들을 두 개씩 픽업하여 두 개의 테스트 장치를 통해 각각 테스트하고, 테스트 결과값에 따라 반도체 칩들을 분류하는 반도체 웨이퍼 칩 검사 시스템에 관한 것이다.
The present invention relates to a semiconductor wafer chip inspection system, and more particularly, to a semiconductor wafer chip inspection system which picks up two semiconductor chips on a wafer and tests them through two test apparatuses and classifies the semiconductor chips according to test results. .

최근들어 방대한 데이터를 저장 및 방대한 데이터를 단 시간 내 처리하는 것이 가능한 반도체 칩이 개발되고 있다.Recently, semiconductor chips capable of storing massive data and processing massive data in a short time have been developed.

반도체 칩은 박막 증착 공정, 박막 패터닝 공정 및 이온 주입 공정 등과 같은 반도체 칩 제조 공정에 의하여 웨이퍼 상에 복수개가 형성된다.A plurality of semiconductor chips are formed on the wafer by a semiconductor chip manufacturing process such as a thin film deposition process, a thin film patterning process, and an ion implantation process.

반도체 칩 제조 공정에 의하여 웨이퍼 상에 형성된 반도체 칩들은 반도체 칩 테스트 장치에 의하여 테스트된 후 개별화 및 패키지 공정을 통해 패키징된다.The semiconductor chips formed on the wafer by the semiconductor chip manufacturing process are tested by the semiconductor chip test apparatus and then packaged through individualization and packaging processes.

그러나, 반도체 웨이퍼 상에 형성된 다수의 반도체 칩들을 하나씩 테스트 장치로 이송하고, 이송된 반도체 칩들을 하나씩 테스트하는데에는 많은 시간이 소요되는 문제점이 있었다.
However, there is a problem in that it takes a long time to transfer a plurality of semiconductor chips formed on the semiconductor wafer to the test apparatus one by one, and test the transferred semiconductor chips one by one.

본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 두 개의 노즐이 구비된 픽업장치를 구비하여 웨이퍼 상의 반도체 칩들을 테스트할 때 한번에 두 개씩 테스트 장치로 이송하고, 테스트가 완료된 반도체 칩들도 한번에 두 개씩 분류할 수 있어 다수의 반도체 칩을 빠르게 이송 및 분류할 수 있는 반도체 웨이퍼 칩 검사 및 분류 시스템을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and includes a pick-up device having two nozzles, and transfers them to the test device two at a time when testing the semiconductor chips on the wafer, and the tested semiconductor chips are also placed at once. It is an object of the present invention to provide a semiconductor wafer chip inspection and sorting system that can be sorted by each other and can quickly transfer and sort a plurality of semiconductor chips.

또한 본 발명은 두 개의 노즐이 구비된 픽업장치를 통해 두 개씩 이송되는 반도체 칩들을 두 개의 테스트 장치를 통해 각각 테스트함으로써, 웨이퍼 상의 반도체 칩을 빠르게 테스트할 수 있는 반도체 웨이퍼 칩 검사 및 분류 시스템을 제공하는데 그 목적이 있다.
In another aspect, the present invention provides a semiconductor wafer chip inspection and classification system that can quickly test the semiconductor chip on the wafer by testing each of the semiconductor chips conveyed two by two through the test device through a pickup device equipped with two nozzles. Its purpose is to.

전술한 목적을 달성하기 위한 본 발명의 반도체 웨이퍼 칩 검사 시스템은 웨이퍼가 수납된 웨이퍼 카세트가 탑재되어 순차적으로 웨이퍼를 공급하는 웨이퍼 로더, 두 개의 노즐이 구비되며, 상기 웨이퍼 로더로부터 공급받은 웨이퍼 상의 반도체 칩들을 상기 두 개의 노즐을 이용하여 일회에 두 개 씩 이송시키는 픽업수단, 칩 실장 프레임이 탑재되어 회전하며, 상기 픽업수단에 의해 하나의 칩 실장 프레임에 두 개의 반도체 칩을 공급받아 이동시키는 인덱스 레일, 상기 인덱스 레일을 통해 이동하는 두 개의 반도체 칩 중 하나의 반도체 칩 성능을 테스트하는 제1 테스트 장치, 상기 인덱스 레일을 통해 이동하는 두 개의 반도체 칩 중 상기 제1 테스트 장치에서 테스트되지 않은 다른 하나의 반도체 칩을 테스트하는 제2 테스트 장치, 상기 인덱스 레일을 통해 이동하는 두 개의 반도체 칩 중 하나가 상기 제1 테스트 장치로 공급되기 전에 상기 두 개의 반도체 칩을 정렬하는 제1 칩 정렬부, 상기 인덱스 레일을 통해 이동하는 두 개의 반도체 칩 중 다른 하나가 상기 제2 테스트 장치로 공급되기 전에 상기 두 개의 반도체 칩을 정렬하는 제2 칩 정렬부를 포함한다.The semiconductor wafer chip inspection system of the present invention for achieving the above object is provided with a wafer loader that is equipped with a wafer cassette containing the wafer to supply the wafer sequentially, two nozzles, the semiconductor on the wafer supplied from the wafer loader Pick-up means for transferring chips two at a time by using the two nozzles, the chip mounting frame is mounted and rotated, the index rail for receiving two semiconductor chips in one chip mounting frame by the pickup means to move A first test device for testing the performance of one of the two semiconductor chips moving through the index rail, and the other of the two semiconductor chips moving through the index rail, the other of which is not tested in the first test device A second test device for testing a semiconductor chip, the index rail A first chip aligner for aligning the two semiconductor chips before one of the two semiconductor chips moving through the first test apparatus, and the other one of the two semiconductor chips moving through the index rail And a second chip aligner for aligning the two semiconductor chips before being fed to a test device.

삭제delete

또한 상기 제1 테스트 장치 및 상기 제2 테스트 장치를 통해 테스트를 마친 반도체 칩들을 배출하는 버퍼 스테이지, 상기 버퍼 스테이지를 통해 배출된 반도체 칩들을 테스트 결과값에 따라 등급별로 분류 및 보관하는 분류 스테이지, 상기 버퍼 스테이지로 이송된 반도체 칩들을 상기 분류 스테이지로 이송하는 트렌스퍼를 더 포함한다.In addition, a buffer stage for discharging the semiconductor chips tested through the first test device and the second test device, a classification stage for classifying and storing the semiconductor chips discharged through the buffer stage for each grade according to the test result value, The semiconductor device may further include a transfer unit transferring the semiconductor chips transferred to the buffer stage to the sorting stage.

또한 상기 버퍼 스테이지는 상기 테스트를 마친 반도체 칩들을 한번에 두 개씩 상기 버퍼 스테이지로 이송시키기 위해 픽업장치를 포함한다.The buffer stage also includes a pickup device for transferring the tested semiconductor chips to the buffer stage two at a time.

또한 상기 분류 스테이지는 상기 버퍼 스테이지를 통해 이송되어진 반도체 칩들을 테스트 결과값에 따라 한번에 두 개씩 등급별로 분류하기 위헤 픽업장치를 포함한다.The sorting stage may further include a pickup device for classifying the semiconductor chips transferred through the buffer stage, two at a time, according to test results.

또한 상기 제1 테스트 장치 및 상기 제2 테스트 장치는 반도체 칩의 광 및 전류 성능을 테스트한다.
The first test device and the second test device also test optical and current performance of the semiconductor chip.

본 발명은 두 개의 노즐이 구비된 픽업장치를 구비하여 웨이퍼 상의 다수의 반도체 칩들을 테스트할 때 한번에 두 개씩 이송하여 테스트하고, 테스트가 완료된 반도체 칩들도 한번에 두 개씩 이송하여 분류할 수 있어 다수의 반도체 칩을 빠르게 이송 및 분류할 수 있는 효과가 있다.The present invention includes a pick-up device having two nozzles to test a plurality of semiconductor chips on a wafer at a time when testing them, and transfer and classify the tested semiconductor chips by two at a time. It has the effect of quickly transferring and sorting chips.

또한 본 발명은 두 개의 노즐이 구비된 픽업장치를 통해 두 개씩 이송되는 반도체 칩들을 두 개의 테스트 장치를 통해 각각 테스트함으로써, 웨이퍼 상의 반도체 칩을 빠르게 테스트할 수 있는 효과가 있다.
In addition, the present invention has the effect of quickly testing the semiconductor chip on the wafer by testing each of the semiconductor chips that are transferred two by two through the pick-up device provided with two nozzles, respectively.

도 1은 본 발명의 실시 예에 따른 반도체 웨이퍼 칩 검사 시스템을 나타낸 평면도,
도 2는 본 발명의 실시 예에 따라 반도체 웨이퍼 칩 검사 시스템에서 반도체 칩을 검사 및 분류하는 과정을 나타낸 흐름도.1 is a plan view showing a semiconductor wafer chip inspection system according to an embodiment of the present invention,
2 is a flowchart illustrating a process of inspecting and classifying semiconductor chips in a semiconductor wafer chip inspection system according to an exemplary embodiment of the present invention.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세하게 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도 1은 본 발명의 실시 예에 따른 반도체 웨이퍼 칩 검사 시스템을 나타낸 평면도이다.1 is a plan view showing a semiconductor wafer chip inspection system according to an embodiment of the present invention.

도 1을 참고하면, 반도체 웨이퍼 칩 검사 시스템은 웨이퍼 스테이지, 버퍼 스테이지, 분류 스테이지로 구성된다.Referring to FIG. 1, a semiconductor wafer chip inspection system includes a wafer stage, a buffer stage, and a sorting stage.

먼저, 웨이퍼 스테이지는 복수의 웨이퍼가 수납된 웨이퍼 카세트(110)와 웨이퍼 카세트(110)에서 순차적으로 웨이퍼를 공급받고, 공급받은 웨이퍼를 수직으로 세워서 픽업장치(120)에게 제공하는 웨이퍼 로더(100)를 포함한다.First, the wafer stage receives the wafer sequentially from the wafer cassette 110 and the wafer cassette 110 in which the plurality of wafers are stored, and the wafer loader 100 which vertically provides the supplied wafer to the pickup device 120. It includes.

그리고 웨이퍼 스테이지는 웨이퍼 로더(100)로부터 웨이퍼가 수직으로 공급되면, 웨이퍼 상의 반도체 칩들을 테스트 장치로 이송시키기 위한 픽업장치(120)를 포함한다.The wafer stage includes a pickup device 120 for transferring the semiconductor chips on the wafer to the test apparatus when the wafer is vertically supplied from the wafer loader 100.

이때 웨이퍼 스테이지에 포함되는 픽업장치(120)는 두 개의 노즐 및 간격조절수단을 구비하며, 제1 노즐이 웨이퍼 상의 반도체 칩들 중 어느 하나를 픽업하면, 간격조절수단을 이용하여 픽업한 반도체 칩 좌측 또는 우측에 위치한 또 다른 반도체 칩을 제2 노즐이 픽업할 수 있도록 간격을 조절한다.At this time, the pickup device 120 included in the wafer stage includes two nozzles and a gap adjusting means. When the first nozzle picks up any one of the semiconductor chips on the wafer, the left side of the semiconductor chip picked up using the gap adjusting means or The gap is adjusted so that the second nozzle picks up another semiconductor chip located on the right side.

그리고 픽업장치(120)는 제2 노즐을 이용하여 제1 노즐이 픽업한 반도체 칩의 좌측 또는 우측에 위치한 반도체 칩을 픽업하고, 제1 노즐 및 제2 노즐이 픽업한 반도체 칩을 인덱스 레일(200)의 칩 실장 프레임으로 이송한다.The pickup device 120 picks up the semiconductor chip located on the left or right side of the semiconductor chip picked up by the first nozzle using the second nozzle, and the index rail 200 picks up the semiconductor chip picked up by the first nozzle and the second nozzle. ) To the chip mounting frame.

웨이퍼 스테이지에 포함되는 인덱스 레일(200)은 웨이퍼 상의 반도체 칩들을 두 개씩 테스트 장치로 이송시키기 위해 다수개의 칩 실장 프레임을 구비하며, 하나의 칩 실장 프레임에는 픽업장치(120)가 제1 노즐 및 제2 노즐을 이용하여 흡입한 두 개의 반도체 칩이 놓여진다.The index rail 200 included in the wafer stage includes a plurality of chip mounting frames for transferring two semiconductor chips on a wafer to a test apparatus, and the pick-up device 120 includes a first nozzle and a first nozzle. Two semiconductor chips sucked using two nozzles are placed.

또한 웨이퍼 스테이지의 인덱스 레일(200)은 칩 실장 프레임에 두 개의 반도체 칩이 놓여지면 시계방향 또는 시계 반대방향으로 회전하여 이동하고, 본 발명의 실시 예에서는 시계반대방향으로 회전한다.In addition, when the two semiconductor chips are placed on the chip mounting frame, the index rail 200 of the wafer stage rotates in a clockwise or counterclockwise direction, and in the embodiment of the present invention, rotates counterclockwise.

웨이퍼 스테이지는 칩 실장 프레임에 놓여진 두 개의 반도체 칩의 성능을 테스트하기 위해 인덱스 레일(200) 중간에 제1 테스트 장치(220) 및 제2 테스트 장치(240)를 포함한다.The wafer stage includes a first test device 220 and a second test device 240 in the middle of the index rail 200 to test the performance of two semiconductor chips placed in the chip mounting frame.

여기서 제1 테스트 장치(220) 및 제2 테스트 장치(240)는 인덱스 레일(200)을 통해 두 개의 반도체 칩이 이동되면, 두 개의 반도체 칩 중 하나의 반도체 칩에 대해 광 및 전류에 해당하는 기능을 동시에 테스트한다.Here, when two semiconductor chips are moved through the index rail 200, the first test apparatus 220 and the second test apparatus 240 correspond to light and current with respect to one of the two semiconductor chips. Test at the same time.

예를 들어 제1 테스트 장치(220)는 칩 실장 프레임의 우측에 위치한 반도체 칩에 대한 광 및 전류 테스트를 수행하고, 제2 테스트 장치(240)는 칩 실장 프레임의 좌측에 위치한 반도체 칩에 대한 광 및 전류 테스트를 수행한다.For example, the first test device 220 performs an optical and current test on a semiconductor chip located on the right side of the chip mounting frame, and the second test device 240 performs an optical test on the semiconductor chip located on the left side of the chip mounting frame. And current test.

즉 제1 테스트 장치(220) 및 제2 테스트 장치(240)는 칩 실장 프레임에 놓여진 두 개의 반도체 칩 중 각각 다른 반도체 칩의 광 및 전류 기능을 한번에 테스트한다.That is, the first test device 220 and the second test device 240 test the light and current functions of each of the two semiconductor chips placed in the chip mounting frame at one time.

또한 웨이퍼 스테이지는 제1 테스트 장치(220)로 칩 실장 프레임에 놓여진 두 개의 반도체 칩이 이동하기 전에 반도체 칩을 정렬하는 제1 칩 정렬부(210)를 포함하며, 제1 테스트 장치(220)와 제2 테스트 장치(240) 사이에 칩 실장 프레임에 놓여진 두 개의 반도체 칩이 제2 테스트 장치(240)로 이동하기 전에 반도체 칩을 정렬하는 제2 칩 정렬부(230)를 포함한다.
The wafer stage also includes a first chip aligning unit 210 for aligning the semiconductor chips before the two semiconductor chips placed on the chip mounting frame move to the first test apparatus 220. Two semiconductor chips placed in the chip mounting frame between the second test device 240 include a second chip alignment unit 230 for aligning the semiconductor chips before moving to the second test device 240.

버퍼 스테이지는 제1 테스트 장치(220) 및 제2 테스트 장치(240)를 통해 테스트를 마친 다수의 반도체 칩들을 분류 스테이지로 이송하기 위한 빈 플레이트를 포함한다.The buffer stage includes a blank plate for transferring a plurality of semiconductor chips tested through the first test device 220 and the second test device 240 to the sorting stage.

그리고 버퍼 스테이지는 제1 테스트 장치(220) 및 제2 테스트 장치(240)를 통해 테스트를 마친 반도체 칩들을 칩 실장 프레임에서 빈 플레이트로 옮기기 위한 픽업장치(250)를 포함한다.The buffer stage includes a pickup device 250 for transferring the semiconductor chips, which have been tested through the first test device 220 and the second test device 240, from the chip mounting frame to the empty plate.

버퍼 스테이지에 포함되는 픽업장치(250)는 웨이퍼 스테이지에 포함되는 픽업장치(120)와 동일한 기능을 수행하며, 칩 실장 프레임에 놓여진 두 개의 반도체 칩을 한번에 빈 플레이트로 이송한다.The pickup device 250 included in the buffer stage performs the same function as the pickup device 120 included in the wafer stage, and transfers two semiconductor chips placed on the chip mounting frame to the empty plate at once.

버퍼 스테이지는 픽업장치(250)를 통해 테스트를 마친 반도체 칩들이 채워진 빈 플레이트를 분류 스테이지로 이송하기 위한 트렌스퍼(260)를 포함한다. The buffer stage includes a transfer unit 260 for transferring the empty plate filled with the tested semiconductor chips to the sorting stage through the pickup device 250.

이때 제1 테스트 장치(220) 및 제2 테스트 장치(240)는 반도체 칩의 테스트 결과값과 빈 플레이트에 놓여진 반도체 칩의 위치값을 반도체 칩 고유번호와 함께 설비 pc로 전달한다.At this time, the first test device 220 and the second test device 240 transmits the test result value of the semiconductor chip and the position value of the semiconductor chip placed on the empty plate together with the semiconductor chip unique number to the equipment pc.

때문에 설비 pc는 반도체 칩을 테스트 결과에 따라 등급별로 분류할 때 테스트 결과값 및 빈 플레이트의 위치값을 이용하여 등급별로 분류할 수 있다.Therefore, the equipment pc may classify the semiconductor chip by the class using the test result and the position of the empty plate when classifying the semiconductor chip according to the test result.

테스트 장치가 반도체 칩의 테스트 결과값 및 빈 플레이트의 위치값을 설비 pc로 전송하는 과정은 종래 기술과 동일함으로 상세한 설명은 생략한다.
The process in which the test device transmits the test result value of the semiconductor chip and the position value of the empty plate to the equipment pc is the same as in the prior art, and thus detailed description thereof will be omitted.

분류 스테이지는 다수의 반도체 칩이 채워진 빈 플레이트가 버퍼 스테이지의 트렌스퍼(260)에 의해 이송되면 빈 플레이트에 채워진 반도체 칩들을 미리 설정된 등급에 따라 두 개씩 픽업하여 분류하기 위한 픽업장치(300)를 포함한다.The sorting stage includes a pick-up device 300 for picking up and sorting two semiconductor chips filled in the empty plates according to a predetermined grade when the empty plates filled with the plurality of semiconductor chips are transferred by the transfer unit 260 of the buffer stage. do.

분류 스테이지에 포함되는 픽업장치(300)는 웨이퍼 스테이지에 설치된 픽업장치(120) 및 버퍼 스테이지에 설치된 픽업장치(250)와 동일한 기능을 수행한다.The pickup device 300 included in the sorting stage performs the same function as the pickup device 120 installed in the wafer stage and the pickup device 250 installed in the buffer stage.

또한 분류 스테이지는 픽업장치(300)를 통해 동일한 등급에 해당하는 반도체 칩들이 분류되면, 반도체 칩들을 등급별로 보관한다.
In addition, when the classification stage classifies the semiconductor chips corresponding to the same class through the pickup device 300, and stores the semiconductor chips for each class.

도 2는 본 발명의 실시 예에 따라 반도체 웨이퍼 칩 검사 시스템에서 반도체 칩을 검사 및 분류하는 과정을 나타낸 흐름도이다.2 is a flowchart illustrating a process of inspecting and classifying semiconductor chips in a semiconductor wafer chip inspection system according to an exemplary embodiment of the present invention.

가. 웨이퍼 로딩단계end. Wafer Loading Step

웨이퍼 스테이지에 구비된 웨이퍼 로더(100)는 S201단계에서 복수의 웨이퍼가 수납된 웨이퍼 카세트(110)로부터 순차적으로 웨이퍼를 공급받아 수직으로 로딩한다.The wafer loader 100 provided in the wafer stage receives wafers sequentially from the wafer cassette 110 in which a plurality of wafers are stored in step S201 and vertically loads the wafers.

웨이퍼 스테이지의 픽업장치(120)는 웨이퍼 로더(100)가 웨이퍼를 수직으로 로딩하면 S202단계에서 90˚회전하여 웨이퍼 상에 위치한 복수개의 반도체 칩 중 두 개의 반도체 칩을 두 개의 노즐을 이용하여 각각 픽업하고, 픽업한 두 개의 반도체 칩을 인덱스 레일(200)의 칩 실장 프레임에 내려놓는다 When the wafer loader 100 loads the wafer vertically, the pick-up device 120 of the wafer stage picks up two semiconductor chips of the plurality of semiconductor chips positioned on the wafer by using two nozzles by rotating 90 ° in step S202. Then, the picked up two semiconductor chips are placed on the chip mounting frame of the index rail 200.

픽업장치(120)는 반복적인 동작을 통해 웨이퍼 상의 복수개의 반도체 칩을 두 개씩 인덱스 레일(200)의 칩 실장 프레임으로 옮기고, 인덱스 레일(200)이 시계반대 방향으로 회전하면서, 칩 실장 프레임에 놓여진 반도체 칩들을 제1 칩 정렬부(210)로 이송한다.
The pickup device 120 transfers a plurality of semiconductor chips on the wafer to the chip mounting frame of the index rail 200 by repetitive operation, and the index rail 200 is rotated in the counterclockwise direction and placed on the chip mounting frame. The semiconductor chips are transferred to the first chip alignment unit 210.

나. 웨이퍼 테스트단계I. Wafer Test Step

제1 칩 정렬부(210)는 S203단계에서 칩 실장 프레임에 놓여져 인덱스 레일(200)을 통해 이송되어 지는 두 개의 반도체 칩을 정렬한다.The first chip alignment unit 210 aligns two semiconductor chips which are placed on the chip mounting frame in step S203 and transferred through the index rail 200.

그리고 제1 테스트 장치(220)는 S204단계에서 제1 칩 정렬부(210)를 통해 정렬되어진 두 개의 반도체 칩이 인덱스 레일(200)을 통해 이송되어지면 칩 실장 프레임에 놓여진 두 개의 반도체 칩 중 어느 하나의 반도체 칩의 광 및 전류를 테스트한다.In operation S204, when the two semiconductor chips aligned through the first chip alignment unit 210 are transferred through the index rail 200, any one of the two semiconductor chips placed on the chip mounting frame may be used. Test the light and current of one semiconductor chip.

그리고 제2 칩 정렬부(230)는 S205단계에서 제1 테스트 장치(220)를 통과 한 후 두 개의 반도체 칩이 인덱스 레일(200)을 통해 이송되어지면, 칩 실장 프레임에 놓여진 두 개의 반도체 칩을 정렬한다.When the two chip chips are transferred through the index rail 200 after passing through the first test device 220 in operation S205, the second chip alignment unit 230 may replace the two semiconductor chips placed on the chip mounting frame. Sort it.

그리고 제2 테스트 장치(240)는 S206단계에서 제2 칩 정렬부(230)를 통해 정렬되어진 두 개의 반도체 칩 중 제1 테스트 장치(220)에서 테스트 되지 않은 다른 하나의 반도체 칩에 대해 광 및 전류를 테스트한다.
In operation S206, the second test apparatus 240 may transmit light and current to another semiconductor chip that is not tested in the first test apparatus 220, among the two semiconductor chips aligned through the second chip alignment unit 230. Test

다. 웨이퍼 분류All. Wafer classification

제1 테스트 장치(220) 및 제2 테스트 장치(240)를 통해 테스트 되어진 두 개의 반도체 칩들이 인덱스 레일(200)의 칩 실장 프레임에 놓여져 버퍼 스테이지로 이송되어지면, 버퍼 스테이지에 구비된 픽업장치(250)는 S207단계에서 칩 실장 프레임에 놓여져 이송되어 지는 두 개의 반도체 칩들을 버퍼 스테이지에 준비된 빈 플레이트로 이송한다.When the two semiconductor chips tested by the first test device 220 and the second test device 240 are placed on the chip mounting frame of the index rail 200 and transferred to the buffer stage, the pickup device provided in the buffer stage ( In operation S207, the two semiconductor chips, which are placed on the chip mounting frame and transferred, are transferred to the empty plate prepared in the buffer stage.

그리고 버퍼 스테이지의 픽업장치(250)는 반복된 동작을 통해 칩 실장 프레임에 놓여져 이송되어 지는 반도체 칩들을 계속해서 빈 플레이트로 옮기고, 트렌스퍼(260)는 빈 플레이트가 채워지면 S208단계에서 반도체 칩들로 채워진 빈 플레이트를 분류 스테이지로 이송한다.Then, the pickup device 250 of the buffer stage continuously moves the semiconductor chips that are placed on the chip mounting frame to be transferred to the empty plate through repeated operations, and the transfer unit 260 transfers the semiconductor chips to the semiconductor chips in step S208 when the empty plate is filled. The filled empty plate is transferred to the sorting stage.

분류 스테이지에 구비된 픽업장치(300)는 트렌스퍼(260)를 통해 빈 플레이트가 이송되어지면, S209단계에서 빈 플레이트에 채워진 복수개의 반도체 칩들을 미리 설정된 등급별로 분류한다.When the empty plate is transferred through the transfer unit 260, the pickup device 300 provided in the sorting stage sorts the plurality of semiconductor chips filled in the empty plate by preset grades in operation S209.

이때 픽업장치(300)를 이용하여 반도체 칩을 등급별로 분류하는 방식은 빈 플레이트의 위치값을 이용하여 분류할 등급에 해당하는 반도체 칩들을 먼저 분류하고, 다음으로 분류할 등급에 해당하는 반도체 칩들을 픽업하여 분류하는 방식으로 분류 과정을 수행한다.In this case, the semiconductor chip is classified by the class using the pickup device 300. The semiconductor chips corresponding to the class to be classified are classified first by using the position value of the empty plate, and then the semiconductor chips corresponding to the class to be classified next. The classification process is performed by picking up and sorting.

그리고 분류 스테이지는 S210단계에서 등급별로 분류되어진 반도체 칩을 보관한다.The classification stage stores the semiconductor chips classified by grade in step S210.

이렇게 함으로써 반도체 웨이퍼 칩 검사 및 분류 시스템은 두 개의 노즐이 구비된 픽업장치를 이용하여 한번에 두 개의 반도체 칩을 빠르게 이송할 수 있다.This allows the semiconductor wafer chip inspection and sorting system to quickly transfer two semiconductor chips at a time using a pick-up device with two nozzles.

또한 인덱스 레일의 칩 실장 프레임에 두 개의 반도체 칩을 실장하여 제1 테스트장치 및 제2 테스트장치를 통과시킴으로써, 두 개의 반도체 칩의 광 및 전류성능을 빠르게 테스트할 수 있다. In addition, by mounting two semiconductor chips on the chip mounting frame of the index rail and passing through the first test device and the second test device, the optical and current performance of the two semiconductor chips can be quickly tested.

이상의 설명에서는 본 발명의 바람직한 실시예를 제시하여 설명하였으나, 본 발명이 반드시 이에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있음을 쉽게 알 수 있을 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It will be readily apparent that various substitutions, modifications, and alterations can be made herein.

100: 웨이퍼 로더 110: 웨이퍼 카세트
120: 픽업장치 200: 인덱스 레일
210: 제1 칩 정렬부 220: 제1 테스트 장치
230: 제2 칩 정렬부 240: 제2 테스트 장치
250: 픽업장치 260: 트렌스퍼
300: 픽업장치100: wafer loader 110: wafer cassette
120: pickup device 200: index rail
210: first chip alignment unit 220: first test device
230: second chip alignment unit 240: second test apparatus
250: pickup device 260: transfer
300: pickup device

Claims (6)

웨이퍼가 수납된 웨이퍼 카세트가 탑재되어 순차적으로 웨이퍼를 공급하는 웨이퍼 로더;
두 개의 노즐이 구비되며, 상기 웨이퍼 로더로부터 공급받은 웨이퍼 상의 반도체 칩들을 상기 두 개의 노즐을 이용하여 일 회에 두 개 씩 이송시키는 픽업수단;
칩 실장 프레임이 탑재되어 회전하며, 상기 픽업수단에 의해 하나의 칩 실장 프레임에 두 개의 반도체 칩을 공급받아 이동시키는 인덱스 레일;
상기 인덱스 레일을 통해 이동하는 두 개의 반도체 칩 중 하나의 반도체 칩 성능을 테스트하는 제1 테스트 장치;
상기 인덱스 레일을 통해 이동하는 두 개의 반도체 칩 중 상기 제1 테스트 장치에서 테스트되지 않은 다른 하나의 반도체 칩을 테스트하는 제2 테스트 장치;
상기 인덱스 레일을 통해 이동하는 두 개의 반도체 칩 중 하나가 상기 제1 테스트 장치로 공급되기 전에 상기 두 개의 반도체 칩을 정렬하는 제1 칩 정렬부;
상기 인덱스 레일을 통해 이동하는 두 개의 반도체 칩 중 다른 하나가 상기 제2 테스트 장치로 공급되기 전에 상기 두 개의 반도체 칩을 정렬하는 제2 칩 정렬부를 포함하는 반도체 웨이퍼 칩 검사 시스템.
A wafer loader on which a wafer cassette containing a wafer is mounted to sequentially supply wafers;
Pick-up means provided with two nozzles, for transferring the semiconductor chips on the wafer supplied from the wafer loader two at a time using the two nozzles;
An index rail on which a chip mounting frame is mounted and rotated to move two semiconductor chips to one chip mounting frame by the pick-up means;
A first test device for testing the performance of one of the two semiconductor chips moving through the index rail;
A second test device for testing another semiconductor chip not tested in the first test device among two semiconductor chips moving through the index rail;
A first chip alignment unit to align the two semiconductor chips before one of the two semiconductor chips moving through the index rail is supplied to the first test device;
And a second chip alignment unit for aligning the two semiconductor chips before the other one of the two semiconductor chips moving through the index rail is supplied to the second test apparatus.
삭제delete 제1 항에 있어서,
상기 제1 테스트 장치 및 상기 제2 테스트 장치를 통해 테스트를 마친 반도체 칩들을 배출하는 버퍼 스테이지;
상기 버퍼 스테이지를 통해 배출된 반도체 칩들을 테스트 결과값에 따라 등급별로 분류 및 보관하는 분류 스테이지;
상기 버퍼 스테이지로 이송된 반도체 칩들을 상기 분류 스테이지로 이송하는 트렌스퍼를 더 포함하는 것을 특징으로 하는 반도체 웨이퍼 칩 검사 시스템.
The method according to claim 1,
A buffer stage for discharging the tested semiconductor chips through the first test device and the second test device;
A classification stage configured to classify and store semiconductor chips discharged through the buffer stage by grades according to test results;
And a transfer unit for transferring the semiconductor chips transferred to the buffer stage to the sorting stage.
제3 항에 있어서, 상기 버퍼 스테이지는,
상기 테스트를 마친 반도체 칩들을 한번에 두 개씩 상기 버퍼 스테이지로 이송시키기 위해 픽업장치를 포함하는 것을 특징으로 하는 반도체 웨이퍼 칩 검사 시스템.
The method of claim 3, wherein the buffer stage,
And a pickup device for transferring the tested semiconductor chips to the buffer stage two at a time.
제3 항에 있어서, 상기 분류 스테이지는,
상기 버퍼 스테이지를 통해 이송되어진 반도체 칩들을 테스트 결과값에 따라 한번에 두 개씩 등급별로 분류하기 위헤 픽업장치를 포함하는 것을 특징으로 하는 반도체 웨이퍼 칩 검사 시스템.
The method of claim 3, wherein the classification stage,
And a pickup device for classifying the semiconductor chips transferred through the buffer stage into two at a time according to test results.
제1 항에 있어서, 상기 제1 테스트 장치 및 상기 제2 테스트 장치는,
반도체 칩의 광 및 전류 성능을 테스트하는 것을 특징으로 하는 반도체 웨이퍼 칩 검사 시스템.
The method of claim 1, wherein the first test device and the second test device,
A semiconductor wafer chip inspection system for testing the optical and current performance of a semiconductor chip.
KR1020110022711A 2011-03-15 2011-03-15 Semiconductor wafer chip inspection system KR101236889B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110022711A KR101236889B1 (en) 2011-03-15 2011-03-15 Semiconductor wafer chip inspection system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110022711A KR101236889B1 (en) 2011-03-15 2011-03-15 Semiconductor wafer chip inspection system

Publications (2)

Publication Number Publication Date
KR20120105120A KR20120105120A (en) 2012-09-25
KR101236889B1 true KR101236889B1 (en) 2013-02-27

Family

ID=47112189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110022711A KR101236889B1 (en) 2011-03-15 2011-03-15 Semiconductor wafer chip inspection system

Country Status (1)

Country Link
KR (1) KR101236889B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102708044B1 (en) * 2022-06-17 2024-09-20 주식회사 쎄믹스 System for inspecting multiple wafers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080029444A (en) * 2006-09-29 2008-04-03 미래산업 주식회사 Handler for testing electronic parts

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080029444A (en) * 2006-09-29 2008-04-03 미래산업 주식회사 Handler for testing electronic parts

Also Published As

Publication number Publication date
KR20120105120A (en) 2012-09-25

Similar Documents

Publication Publication Date Title
KR100910355B1 (en) Electronic component testing apparatus
KR101334766B1 (en) Handling System for Semiconductor device
WO2008032983A1 (en) Tray handling apparatus and semiconductor device inspecting method using the same
TWI534440B (en) Semiconductor component test sorting machine and test support method in the sorting machine
JP2007333739A (en) Burn-in sorter and burn-in sorting method using it
KR101496047B1 (en) Apparatus for sorting semiconductor packages
JP5628372B2 (en) Semiconductor element handling system
KR101236889B1 (en) Semiconductor wafer chip inspection system
US12046498B2 (en) Method and apparatus for continuous substrate cassette loading
KR20060041454A (en) Apparatus for automatically inspecting exterior of chip
KR101987822B1 (en) In-line inspection system for inspecting object related to display module
KR102548782B1 (en) Apparatus for testing semiconductor devices
JPS59128125A (en) Loader unloader
TW202045427A (en) Electronic module handler
JPH07218581A (en) Processing apparatus and processing method for semiconductor device
KR100739223B1 (en) Sorting handler for burn-in test having sorting tray stacking part for stacking sorting trays and method for sorting semiconductor device using the handler
TW201632904A (en) Operating device of electronic components
KR101551351B1 (en) Method for Inspecting Lead Frame of LED
JP2741043B2 (en) Semiconductor element sorting method
KR102272469B1 (en) Battery cell classification equipment
KR100924573B1 (en) The semiconductor Inspection apparatus
TW202333277A (en) A system and method for selective unloading of ic packages
KR102124318B1 (en) LED module sorting system
TW201828380A (en) Detecting and classifying apparatus for wafers and the detecting and classifying thereof
KR20080102745A (en) Semiconductor device tester and method for transferring tested semiconductor device thereby

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170104

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181210

Year of fee payment: 7