KR101218850B1 - 유기 전자 소자 - Google Patents

유기 전자 소자 Download PDF

Info

Publication number
KR101218850B1
KR101218850B1 KR1020067001368A KR20067001368A KR101218850B1 KR 101218850 B1 KR101218850 B1 KR 101218850B1 KR 1020067001368 A KR1020067001368 A KR 1020067001368A KR 20067001368 A KR20067001368 A KR 20067001368A KR 101218850 B1 KR101218850 B1 KR 101218850B1
Authority
KR
South Korea
Prior art keywords
conductive
layer
organic
conductive member
substrate
Prior art date
Application number
KR1020067001368A
Other languages
English (en)
Other versions
KR20060056339A (ko
Inventor
시바 프라카시
Original Assignee
이 아이 듀폰 디 네모아 앤드 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이 아이 듀폰 디 네모아 앤드 캄파니 filed Critical 이 아이 듀폰 디 네모아 앤드 캄파니
Publication of KR20060056339A publication Critical patent/KR20060056339A/ko
Application granted granted Critical
Publication of KR101218850B1 publication Critical patent/KR101218850B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/17Passive-matrix OLED displays
    • H10K59/179Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/17Passive-matrix OLED displays
    • H10K59/173Passive-matrix OLED displays comprising banks or shadow masks

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 유기 전자 소자는 (a) 전도성 도선, (b) 유기층, (c) 유기층 위에 놓여 있는 제1 전도성 부재, 및 (d) 제1 전도성 부재를 전도성 도선에 전기적으로 연결하는 제2 전도성 부재를 포함하며, 전도성 도선에 가장 가까운 제1 전도성 부재의 한 면 및 전도성 도선에 가장 가까운 유기층의 한 면은 실질적으로 서로 경계가 접해 있고; 평면도에서는, 전도성 도선과 제1 전도성 부재가 서로 이격된다.
Figure R1020067001368
전도성 부재, 유기층, 전도성 도선

Description

유기 전자 소자 {ORGANIC ELECTRONIC DEVICE}
본 발명은 일반적으로 유기 전자 소자, 및 더욱 특히 유기 전자 소자의 성능을 개선시키는 소자 구조체에 관한 것이다.
유기 전자 소자, 예를 들어 유기 발광 다이오드 디스플레이 (OLED)의 경우에, 소자의 원하지 않는 성능 민감성 영역으로부터 유기 물질을 제거하는데 레이저 제거 공정이 사용되었다. 설명을 위해서, 한 기술에 있어서, OLED 소자의 제조에서 제1 단계는 전도성 부재 (예를 들어, 애노드(anode)와 같은 전극) 및 전도성 도선의 침착 및 패턴화이다. 애노드는 전형적으로 인듐 주석 산화물 (ITO)이며, 전도성 도선은 접착제 층, 낮은-저항률 전도 층, 및 보호 캡핑 층을 포함하는 3-층 샌드위치를 포함할 수 있다. 전형적인 OLED 전도성 도선 구조체는 Cr/Cu/Cr이다. 애노드 및 전도성 도선이 형성된 후에, 공정은 기판의 전체 표면에 걸쳐, 캐쏘드(cathode)-분리 층을 형성하고 이어서 유기층, 예컨대 완충 층 (또한 전하 수송 층으로 공지됨) (BL) 및 전기발광 층 (EL)을 형성하는 것을 포함한다. 현재 이 분야에서 관행적으로, 기판은 이어서 유기층의 제거가 필요한 영역 상에 레이저 비임의 초점을 맞추는 레이저 제거 시스템을 거치게 된다. 이들은 캡슐화 리드(lid)에 대해 접착제가 분배되어 있는 능동(active) 영역 부근에 OLED의 성능 민감성 영역의 일례인, 전극-대-전도성 도선 전기 접촉 패드, 결합 패드, 및 골격 (종종 레일로 칭함)을 포함한다.
레이저 제거 공정은 심각한 결점을 가지며 대용량의 OLED 소자의 제조에서 약한 결합이다. 레이저 제거기는 비싸고, 이의 모듈을 유지하기가 곤란하며, 전반적으로 다른 공정 도구가 접속하기 어렵다.
또한, 재료의 관점에서, 레이저 제거 공정은 유기층의 제거에 그다지 적합하지 않은데, 이는 레이저 제거 공정이 휘발성 산화물 종의 형성을 보조하기 위해서 산소와 같은 기체가 첨가되지 않으면, 제거하기가 곤란한 끈기 있는 탄소질 잔류물을 남기기 때문이다. 그러나, 민감성 EL 유기 능동 층이 제거 공정 동안에 통상 순수 질소인 분위기에 노출되므로 산소의 사용은 위험하다. 잔류물 문제는 높은 레이저 용량 (mJ/펄스로 측정됨)을 사용하여 다소 완화될 수 있으나, 이의 바람직하지 않은 부작용은 밑에 있는 도선 구조체의 균열이다. 따라서 소자의 신뢰성이 희생된다.
공정을 더욱 복잡하게 하면, 엑시머 레이저 비임의 이용가능한 파장은 몇몇 특정값으로 제한되므로, 목적 유기 재료 (예를 들어, BL 및 EL)가 동일한 파장 영역에서 흡수 밴드를 갖게 한다. 이것은 중요한 자유도를 제거하며, 제거 효율이 불가피하게 희생된다.
제거 공정의 말미 무렵에, 접촉부가 형성될 전도성 도선은 전체 레이저 에너지를 정면으로 받아 부분적으로 제거될 수 있다. 일부 경우에, 전도성 도선에 의한 레이저 광자의 흡수는 유기층보다 더 높을 수 있고, 이러한 경우에 공정은 쓸모 없게 된다.
용매 및 재료에 의한 표면의 습식은 세정 전자 소자의 제조 공정에 다양한 문제를 초래한다.
따라서, 유기 전자 소자의 성능 민감성 영역으로부터 모든 유형의 유기 재료를 제거하기 위한 개선된 공정이 필요하다.
<발명의 요약>
유기 전자 소자는 (a) 전도성 도선, (b) 유기층, (c) 유기층 위에 놓여 있는 제1 전도성 부재, 및 (d) 제1 전도성 부재를 전도성 도선에 전기적으로 연결하는 제2 전도성 부재를 포함하며, 전도성 도선에 가장 가까운 제1 전도성 부재의 한 면과 전도성 도선에 가장 가까운 유기층의 한 면은 실질적으로 서로 경계가 접해 있고, 평면도에서는 전도성 도선과 제1 전도성 부재가 서로 이격된다.
본 발명은 비제한적인 첨부 도면을 참조로 예시적으로 설명된다.
도 1은 주변 또는 원격 회로에 전도성 부재 및 전도성 도선을 형성한 후의 기판의 일부의 평면도이다.
도 2는 캐쏘드 분리 영역을 형성한 후의 도 1의 기판의 평면도이다.
도 3은 정공(hole)-수송 층 및 유기 능동 층을 형성한 후의 선 3-3으로 절취한 도 2의 기판의 일부의 단면도이다.
도 4는 본 발명의 한 실시양태에 따른 패턴화된 전도성 층 형성에 사용된 섀도우 마스크의 도면이다.
도 5는 본 발명의 한 실시양태에 따라 도 4의 섀도우 마스크를 사용하여 패턴화된 전도성 층을 형성한 후의 도 2의 기판의 평면도이다.
도 6은 본 발명의 한 실시양태에 따른 선 6-6으로 절취한 도 5의 기판의 일부의 단면도이다.
도 7은 본 발명의 한 실시양태에 따라 정공-수송 층 및 유기 능동 층의 일부분을 건식 에칭한 후의 도 5의 기판의 평면도이다.
도 8은 본 발명의 한 실시양태에 따른 전도성 부재를 위해 제2 전도성 층 형성에 사용된 섀도우 마스크의 도면이다.
도 9는 본 발명의 한 실시양태에 따라 도 8의 섀도우 마스크를 사용하여 패턴화된 전도성 층을 형성한 후의 도 7의 기판의 평면도이다.
도 10은 패턴화된 전도성 층을 형성한 후의 선 10-10으로 절취한 도 9의 기판의 단면도이다.
도 11은 유기층을 형성하고 유기층의 일부분을 레이저 제거하여 전도성 도선의 일부분을 노출시킨 후의 선 11-11로 절취한 도 2의 기판의 단면도이다.
도 12는 하부 전극 위에 놓여 있는 전도성 부재를 형성하고 캐쏘드 부재에 접촉시킨 후의 도 11의 기판의 단면도이다.
당업자는 도면에서의 구성요소는 간단하고 명확하게 설명하기 위한 것이며 크기를 조정하여 묘사할 필요가 없음을 이해해야 한다. 예를 들어, 본 발명의 실시양태의 이해를 돕기 위해서 도면에서 일부 구성요소의 치수는 다른 요소에 비해 과장될 수 있다.
유기 전자 소자의 형성 동안에 유기층을 건식 에칭하는 공정이 개발되었다.
건식 에칭은 기판 또는 다른 특징부, 특히 후속의 전기적 연결부 또는 주변 시일(seal)이 형성될 특징부의 영역 (예를 들어, 전도성 도선, 결합 패드, 및 레일)을 노출시키기 위해 수행될 수 있다. 유기 전자 소자의 제조에서 신규 공정을 사용할 때의 장점은 건식 에칭 공정은 유기 재료를 제거하는데 비교적 더 깨끗하고 더 저렴한 기술을 제공하고, 공정 설비를 유지하기가 용이하고, 대용량으로 제조할 수 있으며, (임의로) 전도성 도선의 레이저 제거 또는 결합 패드의 습식 에칭이 필요 없다는 점이다. 더욱이, 건식 에칭은 제거된 재료의 재-침착을 방지하도록 제어될 수 있고, 소자의 캡슐화보다 양호하게 균일한 접촉 저항 및 구축될 유기 전자 소자 및 장치의 적용 분야에 따라 다른 장점을 제공한다. 신규 공정을 사용하여 제조된 소자는 개선된 성능을 나타낸다. 예를 들어, OLED 디스플레이에서, 수명 개선, 소자 효율 개선, 및 누출 전류의 감소가 관찰된다.
본 발명의 건식 에칭은 단일 단계 또는 다중-단계 공정으로 및 일정한 조건하에서 또는 사용된 기체를 변화시키거나 다른 공정 변수, 예컨대 압력, 전력 밀도, 온도, 기체 유속, 기체의 상대적 조성 및 전압을 변경함으로써 가변적 조건하에서 수행될 수 있다. 2 단계가 사용되는 경우에, 제1 단계가 수행되어 유기층의 노출된 부분을 제거하고, 제2 단계가 수행되어 바람직하지 않은 물질(들), 예컨대 비-휘발성 에칭 생성물 및 오염물질을 제거할 수 있다. 본 발명의 건식 에칭은 레이저 제거 및 습식 에칭을 완전히 대신할 수 있거나 임의로, 현재 유기 전자 소자의 제조에 사용되는 레이저 제거 및 습식 에칭 기술과 조합으로 사용될 수 있다.
본 발명의 다른 특징 및 장점은 하기 상세한 설명 및 청구항으로부터 명백할 것이다.
상세한 설명은 일차로 정의에 이어서 예비-건식 에칭 공정, 건식 에칭, 및 후-건식 에칭 공정을 다룬다. 다른 단락은 다른 실시양태, 장점, 및 최종적으로 실시예를 포함한다.
1. 정의
하기에 기재된 실시양태의 세부 사항을 다루기 이전에, 일부 용어가 정의되고 명료해진다. 본원에 사용된 용어 "어레이(array)," "주변 회로" 및 "원격 회로"는 유기 전자 소자의 상이한 영역 또는 구성요소를 의미하는 것을 의도한다. 예를 들어, 어레이는 다수의 픽셀, 셀, 또는 규칙적인 배열 (보통 행렬로 나타냄) 내의 다른 구조체를 포함할 수 있다. 픽셀, 셀, 또는 어레이 내의 다른 구조체는 어레이와 동일한 유기 전자 소자 내에 위치하지만 어레이 자체의 외부에 위치하는 주변 회로에 의해 국부적으로 제어될 수 있다. 원격 회로는 전형적으로 주변 회로로부터 떨어져서 위치하고 신호를 (전형적으로 주변 회로를 통해) 어레이에 송신하거나 어레이로부터의 신호를 수신할 수 있다. 원격 회로는 또한 어레이와 무관한 기능을 수행할 수 있다. 원격 회로는 어레이를 갖는 기판 상에 존재하거나 존재하지 않을 수 있다.
용어 "유기 전자 소자"는 하나 이상의 유기 반도체 층 또는 재료를 포함한 소자를 의미한다. 유기 전자 소자는 (1) 전기 에너지를 복사에너지로 전환시키는 소자 (예를 들어, 발광 다이오드, 발광 다이오드 디스플레이, 또는 다이오드 레이저), (2) 전자적 프로세스를 통해 신호를 검출하는 소자 (예를 들어, 광검출기 (예를 들어, 광전도성 전지, 포토레지스터, 광스위치(photoswitch), 광트랜지스터, 광전관, IR 검출기)), (3) 복사에너지를 전기 에너지로 전환시키는 소자 (예를 들어, 광전지 소자 또는 태양 전지), 및 (4) 하나 이상의 유기 반도체 층을 포함하는 하나 이상의 전자 구성성분 (예를 들어, 트랜지스터 또는 다이오드)을 포함하는 소자를 포함한다.
본원에 사용된 용어 "건식 에칭"은 기체(들)을 사용하여 수행되는 에칭을 의미한다. 건식 에칭은 이온화된 기체(들)을 사용하거나 이온화된 기체(들)을 사용하지 않고 수행될 수 있다. 건식 에칭은 에칭하는데 액체를 사용하는 "습식 에칭"과 대비될 있다. 건식 에칭에 대한 추가 세부사항은 이후 본 명세서에 설명된다.
용어 "전자 끌기(electron withdrawing)"는 "정공 주입"과 동의어이다. 사실상, 정공은 전자의 부족을 나타내고 전형적으로 전자를 제거하여 형성되어 정공이라 지칭하는 양전하 캐리어(carrier)가 생성되거나 주입된다는 오해를 일으킨다. 정공은 전자의 이동에 의해 이동하므로, 전자가 부족한 영역은 이웃한 층으로부터의 전자로 충전되고, 이는 정공이 이웃한 영역으로 이동하는 형상을 제공한다. 간략하게, 용어 정공, 정공 주입, 정공 수송, 및 이들의 변형이 사용될 것이다.
용어 "전하 수송 재료"는 전하를 수용하여 상대적 효율 및 낮은 전하 손실로 재료의 두께를 통해 전하의 이동을 촉진할 수 있는 재료이다.
용어 "플루오로카본 기체"는 탄소 및 불소를 포함한 분자로 구성된 기체를 의미한다. 분자는 수소, 산소, 질소, 또는 (불소와 상이한) 다른 할로겐을 포함하거나 포함하지 않을 수 있다. 전형적으로, 건식 에칭에 사용된 플루오로카본 기체는 필요한 경우에 추가 탄소 원자가 사용될 수 있지만, 2개 초과의 탄소 원자를 갖지 않는다.
용어 "할로겐간 화합물(interhalogen)"은 2개 이상의 상이한 할로겐 원자로 이루어진 분자 화합물을 의미한다. 할로겐간 화합물은 ClF, ClF3, ClF5, BrF3, BrF5, 및 IF5을 포함한다.
용어 "등방성 에칭"은 단면도로부터 기판을 볼 때 수직 및 수평 방향으로 동일하게 이루어지는 에칭을 의미한다. 용어 "이방성 에칭"은 단면도로부터 기판을 볼 때 수직 방향으로만 이루어지는 에칭을 의미한다. 에칭이 전체적으로 등방성 또는 이방성이 아닐지라도, 에칭은 (이방성 또는 등방성의) 다른 것에 비해서 유의하게 더욱 등방성 또는 이방성이 되는 경향이 있다.
용어 "낮은 일함수 재료"는 약 4.4 eV 미만의 일함수를 갖는 재료를 의미함을 의도한다. 용어 "높은 일함수 재료"는 약 4.4 eV 이상의 일함수를 갖는 재료를 의미함을 의도한다.
용어 "성능 민감성 구성요소"는 소자의 전기적 또는 전도성 기능 성능, 소자 수명, (공기 및 수분을 비롯한) 주변 영향으로부터 소자를 밀봉한 영역, 전극의 혼선(cross-talk)에 영향을 끼치는 유기 전자 소자의 면(aspect), 특징부 또는 구조체를 의미하는 것을 의도하며 전도성 도선, 픽셀 어레이, 레일 및 접촉 패드를 포함하되, 이에 국한되지 않는다.
본원에 사용된, 용어 "포함하다," "포함하는," "비롯하다," "비롯한," "갖다," "갖는" 또는 이들의 임의의 다른 변형은 비-배타적인 포함함을 포괄함을 의도한다. 예를 들어, 구성요소의 목록을 포함하는 공정, 방법, 물품, 또는 장치는 단지 이들 구성요소로 제한되지 않으며 명시적으로 열거되지 않거나 이러한 공정, 방법, 물품, 또는 장치에 고유한 다른 구성요소를 포함할 수 있다. 또한, 명백히 반대로 기재하지 않는 한, "또는"은 배타적인 논리합이 아니라 포섭적인 논리합을 나타낸다. 예를 들어, 조건 A 또는 B는 하기 중 임의의 하나를 충족시키는 것이다: A가 사실이고 (또는 존재하고) B는 거짓이고 (또는 존재하지 않고), A는 거짓이고 (또는 존재하지 않고) B는 사실이고 (또는 존재하고), A 및 B 둘다 사실이라는 (또는 존재하는) 의미이다. 또한, "부정관사(a)" 또는 "부정관사(an)"의 사용은 본 발명의 구성성분 및 구성요소를 기재하기 위해 적용된다. 이것은 단지 편의를 위한 것이고 본 발명의 일반적인 의미를 부여한다. 상기 설명은 하나 또는 적어도 하나를 포함하고 단수는 또한 다른 것을 의미하는 것이 명백하지 않으면 복수를 의미하는 것으로 판독해야 한다.
원소의 주기율표 내에 열에 상응하는 족 번호는 문헌[CRC Handbook of Chemistry and Physics, 81st Edition (2000)]에 나타낸 "신규 표기법(New Notation)"을 사용한다.
별도로 정의되지 않는 한, 본원에 사용된 모든 기술적 및 과학적 용어는 본 발명이 속하는 분야의 당업자에 의해 통상적으로 이해되는 것과 동일한 의미를 갖는다. 본원에 기재된 것과 유사하거나 등가인 방법 및 재료가 본 발명의 실시 또는 시험에서 사용될 수 있더라도, 적합한 방법 및 재료는 하기에 기재된다. 본원에 언급된 모든 공보, 특허 출원, 특허, 및 다른 인용문헌은 그의 전문이 참고로 도입된다. 분쟁이 있는 경우에, 정의를 비롯하여 본 명세서는 조절될 수 있다. 또한, 재료, 방법, 및 실시예는 오직 예시를 위한 것이지 제한되는 것을 의도하지는 않는다.
본원에 기재되지 않은 범위까지, 구체적 재료, 처리 행위, 및 상황에 대한 다수의 세부사항은 통상적이며 교본 및 예를 들어 유기 발광 다이오드 디스플레이, 광검출기, 광전지, 및 반도체 분야 내의 다른 공급원에서 발견할 수 있다.
2. 예비-건식 에칭 공정
유기 전자 소자의 성능 민감성 구성요소가, 특히 하나 이상의 밑에 있는 유기 재료를 건식 에칭하는 경우에 마스크로서 패턴화된 전도성 층을 사용하여, 건식 에칭되는, 도 1-10에 기재되고 나타내는 제1 세트의 실시양태에 대한 세부 사항에 대해 논의할 것이다. 현재 유기 전자 소자 형성에 사용되는 재료가 사용될 수 있다. 따라서, 새로운 재료로 인한 공정 개발 및 집적 문제는 피할 수 있다.
도 1-10에 예시된 실시양태는 단색성 수동(passive) 매트릭스 OLED 디스플레이 제조에 사용될 수 있다. 다색(multi-color) 또는 전색(full-color) 수동 매트릭스 및 능동 매트릭스 OLED 디스플레이에 사용하기 위해 행해질 수 있는 변형은 이후 본 명세서에서 기재된다.
도 1은 기판 (10)의 일부분의 평면도이다. 도 1은 OLED의 어레이의 일부분을 포함한다는 것을 주목하라. 어레이는 전형적으로 훨씬 더 크지만, 본 발명을 더욱 잘 설명하기 위해서 더 적은 어레이가 기재되어 있다. 기판 (10)은 전도성, 반도체성, 또는 절연성 재료를 비롯한 거의 임의의 형태 및 임의의 수의 재료를 포함할 수 있다. 기판 (10)이 전도성 베이스 재료를 포함하는 경우에, 구성요소의 부품 간의 적당한 전기적 절연을 보장하기 위해서 주의를 기울일 필요가 있다. 전도성 베이스 재료는 위에 놓여 있는 전극 또는 전도체와 밑에 있는 전도성 베이스 재료 간의 와류 전기 용량의 영향을 감소시키기 위해 충분한 두께를 갖는 절연 층으로 피복될 수 있다.
기판 (10)은 유리 또는 세라믹 재료 (예를 들어, 알루미나, 또는 사파이어) 또는 1개 이상의 중합체 필름을 포함하는 가요성 기판일 수 있다. 중합체 필름에 적합한 중합체의 예는 본질적으로 폴리올레핀 (예를 들어, 폴리에틸렌 또는 폴리프로필렌); 폴리에스테르 (예를 들어, 폴리에틸렌 테레프탈레이트 또는 폴리에틸렌 나프탈레이트); 폴리이미드; 폴리아미드; 폴리아크릴로니트릴 및 폴리메타크릴로니트릴; 퍼플루오르화 및 부분적 플루오르화 중합체 (예를 들어, 폴리테트라플루오로에틸렌, 테트라플루오로에틸렌과 폴리스티렌의 공중합체); 폴리카르보네이트; 폴리비닐 클로라이드; 폴리우레탄; 아크릴산 또는 메타크릴산의 에스테르의 단일 중합체 및 공중합체를 비롯한 폴리아크릴 수지; 에폭시 수지; 노볼락(Novolac) 수지; 및 이들의 임의의 조합을 함유하는 1종 이상의 재료로부터 선택될 수 있다. 다중 필름이 사용되는 경우에, 이들은 적합한 접착제에 의해 결합되거나 공지된 코팅, 공-압출, 또는 다른 유사한 공정을 비롯한 통상적인 층 제조 공정에 의해 함께 결합될 수 있다. 중합체 필름의 두께는 일반적으로 약 12-250 마이크론의 범위이다. 1개 이상의 필름 층이 존재하는 경우에, 각각의 두께는 훨씬 적을 수 있다.
중합체 필름(들)이 본질적으로 상기에 기재된 1종 이상의 중합체를 함유할 수 있더라도, 필름(들)은 또한 1종 이상의 통상적인 첨가제(들)을 포함할 수 있다. 예를 들어, 다수의 시판 중합체 필름은 대형 롤로서 저장되는 경우에 필름의 층이 서로 접착되는 것을 방지하기 위해 미끄럼제(slip agent) 또는 매트제(matte agent)를 함유한다.
기판 (10)이 중합체 필름을 포함하는 경우에, 배리어 층 (나타내지 않음)이 기판 (10) 위에 형성될 수 있다. 배리어 층은 후속으로 형성되고 건식 에칭될 유기층과 상이한 에칭 속도를 갖는 전기적 절연체를 포함할 수 있다. 배리어 층은 에칭 정지부(etch stop)로서 사용되어 밑에 있는 기판을 보호할 수 있다. 예시적인 배리어 재료는 SiO2, Si3N4, 절연 금속 산화물 또는 질화물 (예를 들어, TiO2, Al2O3, Al2O3SiO2, 3Al2O32SiO2, AlN), 또는 이들의 조합을 포함할 수 있으며, 두께는 약 2-500 nm 범위이다.
배리어 층은 플라즈마 강화 화학적 증착 또는 물리적 증착 (통상의 저주파 (RF) 마그네트론 스퍼터링(sputtering) 또는 유도-결합 플라즈마 물리적 증착 (IMP-PVD))을 사용하여 형성될 수 있다. 배리어 층이 유기 전자 소자로부터 방출되거나 유기 전자 소자에 의해 수용된 복사에너지에 대해 충분히 투명하지 않은 경우에, 배리어 층은 복사에너지가 통과할 영역 (예를 들어, 픽셀 어레이의 경우 픽셀 영역)에서 개구부를 갖도록 패턴화될 수 있다.
본 명세서를 판독한 후에, 당업자는 기판 (10)에 사용될 수 있는 물질(들)의 선택은 광범위하게 다양하다는 것을 알게 된다. 본 명세서를 판독한 후에, 당업자는 이들의 물리적, 화학적, 및 전기적 특성을 기초로 하여 적절한 물질(들)을 선택할 수 있다. 간략화를 위해, 상기 베이스(base)에 사용된 재료(들)은 기판 (10)으로 언급될 수 있다.
도 1에 나타낸 바와 같이 이어서 전도성 부재 (12)가 기판 (10) 위에 형성될 수 있다. 전도성 부재 (12)는 거의 임의의 전도성 재료를 포함할 수 있다. 이러한 특수한 실시양태에서, 전도성 부재 (12)는 형성될 유기 전자 소자에 대한 애노드로서 작용한다. 일반적으로, 전도성 부재 (12)의 재료는 캐쏘드로서 작용하는 후속으로 형성된 전도성 부재보다 비교적 더 높은 일함수를 갖는 애노드를 형성한다. 복수 개의 전도성 층이 형성되어 전도성 부재 (12)를 생성할 수 있다. 이러한 특수한 실시양태에서, 전도성 부재 (12)는 유기 전자 소자의 사용자 측과 후속으로 형성된 유기 능동 층 사이에 놓여 있다. 따라서, 전도성 부재 (12)는 전도성 부재 (12)를 통해 복사에너지가 투과하도록 투명해야 한다. 예시적인 재료로는 ITO, 지르코늄 주석 산화물 ("ZTO"), 금속 원소, 금속 합금, 및 이들의 조합을 들 수 있다. ITO 및 ZTO는 전도성 부재 (12)로서 사용되는 경우에 더 두꺼울 수 있고 여전히 복사에너지의 충분한 투과를 허용할 수 있다. 예를 들어, ITO 또는 ZTO가 전도성 부재 (12)로서 사용되는 경우에, 전도성 부재 (12)의 두께는 약 100-200 nm 범위이다. 전도성 부재 (12)는 통상의 기술을 사용하여 형성된다.
전도성 도선 (14)이 형성되어 어레이 및 주변 및 원격 회로에서 캐쏘드로서 작용하는 후속으로 형성된 전도성 부재 사이에 전기적 연결부를 제공할 수 있다. 도 2에서, 전도성 도선 (14)은 측면 근처에 위치한다. 전도성 부재 (12) 및 전도성 도선 (14)은 서로 이격된다. 위에 놓여 있는 층에 대한 전도성 도선 (14)의 중요성은 이후에 기재될 것이다. 전도성 도선 (14)은 통상의 기술을 사용하여 형성될 수 있고 Cr, Al, Mo, Cu, Ti, Ta, 전도성 질화물, 귀금속 (Pt, Pd, 또는 Au), 전도성 산화물을 형성할 수 있는 금속 (Ru, Rh, Ir, 및 Os) 또는 이들의 혼합물의 1개 이상의 층을 포함할 수 있다. 한 실시양태에서, 전도성 도선 (14)은 접착제 층, 낮은-저항률 전도 층, 및 보호 캡핑 층을 비롯한 복수 개의 층을 포함할 수 있다. 복수 개의 층은 Cr/Al/Cr, Cr/Cu/Cr, 또는 Mo/Cu/Mo일 수 있다. 다른 실시양태에서, 도 2에 나타낸 전도성 도선 (14)의 최상위 층은 귀금속을 포함하여 이후에 기재된 건식 에칭 공정 동안에 금속 산화물 형성 가능성을 감소시킬 수 있다. 또 다른 실시양태에서, 전도성 금속 산화물을 형성할 수 있는 금속이 귀금속 대신에 사용되거나 귀금속 위에 사용될 수 있다. 전도성 도선 (14)의 두께는 약 10-600 nm 범위일 수 있다. 도선 (14) 및 전도성 부재 (12)가 형성되는 순서는 일부 실시양태에서 반대일 수도 있음을 주목하라.
나타내지는 않았지만, 전기적 절연 재료 층이 기판 위에서 전도성 부재 (12)와 전도성 도선 (14) 사이에 형성될 수 있다. 이 재료는 전도성 부재 (12)와 전도성 도선 (14)을 전기적으로 절연시키거나, 후속으로 형성된 층의 평면성을 개선시키거나, 또는 가능하게는 다른 목적으로 사용되는데 도움이 될 수 있다. 이 재료는 유기물 또는 무기물일 수 있다. 어레이 내의 전도성 부재 (12)의 상부 면은 전자 소자 내의 임의의 다른 층을 형성하기 이전에 노출되어야 한다.
캐쏘드-분리 층 (22)이 약 2-5 ㎛의 두께로 절연 층을 회전 코팅, 캐스팅, 또는 증착함으로써 형성되며 층을 패턴화하여 도 2에 예시된 구조체를 형성할 수 있다. 어레이 내에서, 캐쏘드-분리 층 (22)은 전도성 도선 (14)이 위치하고 전도성 부재가 후속으로 형성될 곳을 제외하고 전체 어레이를 덮는다. 개구부 내에서, 기판 (10), 전도성 부재 (12), 및 전도성 도선 (14)의 일부분이 노출된다. 주변 및 원격 회로 영역은 노출되며 캐쏘드-분리 층 (22)에 의해 덮히지 않는다.
캐쏘드-분리 층 (22)는 포토레지스트 또는 폴리이미드를 비롯한 광형상성(photoimageable) 재료를 포함할 수 있다. 한 실시양태에서, 이미지 반전(reversal) 성질을 갖는 노볼락 포지티브형 광형상성 레지스트가 사용될 수 있다.
유기 재료 (30)은 도 3에 나타낸 바와 같이 형성될 수 있다. 유기 재료 (30)은 1개 이상의 층을 포함할 수 있다. 예를 들어, 유기 재료 (30)는 완충 층 (32) 및 유기 능동 층 (34), 또는 완충 층 (32) 없는 유기층 (34)을 포함할 수 있다. 완충 층 (32)은 유기 능동 층 (34) 위에 놓여 있거나 아래에 놓여 있고 위에 놓일 수 있음을 주목하라. 완충 층 (32)이 전도성 부재 (12)와 유기 능동 층 사이에 놓여 있는 경우에, 완충 층은 정공-수송 층이며, 완충 층 (32)이 유기 능동 층과 캐쏘드로서 작용하는 후속으로 형성된 전도성 부재 사이에 놓여 있는 경우에, 완충 층은 전자-수송 층이다. 다른 실시양태에서, 완충 층은 유기 능동 층 (34)의 양면에 놓일 수 있다. 도 3에 나타낸 실시양태는 정공-수송 층으로 작용하는 완충 층 (32)를 갖는다. 유기 전자 소자 내의 유기 재료 (30)은 다양한 유기 재료, 예컨대 전하 수송 재료, 켄칭방지(anti-quenching) 재료, 다양한 능동 재료 (예를 들어 발광기, 광검출기, IR 검출기 및 다른 복사에너지 민감성 재료)를 포함할 수 있다는 것을 더욱 이해할 수 있다.
완충 층 (32) 및 유기 능동 층 (34)이 전도성 부재 (12), 전도성 도선 (14), 및 캐쏘드-분리 층 (22)의 일부분 위에 순차적으로 형성된다. 각각의 완충 층 (32) 및 유기 능동 층 (34)는 하기에 기재된 적합한 재료를 회전 코팅, 캐스팅, 또는 증착시켜 형성될 수 있다. 완충 층 (32) 및 유기 능동 층 (34) 중 하나 또는 둘 다는 도포된 후에 경화될 수 있다. 유기층 (30)은 캐쏘드-분리 층 (22)의 상부 위에 및 캐쏘드-분리 층 (22) 내의 개구부의 저부를 따라 놓여 있고, 추가로 캐쏘드-분리 층 (22) 내의 구조체의 벽을 따라 존재한다. 도 3에서 나타내지는 않았지만, 유기층 (30)의 매우 얇은 부분이 개구부 내의 유기층 (30) 위에 위치에서 캐쏘드-분리 층 (22)의 측면을 따라 놓일 수 있다. 캐쏘드-분리 층 (22)를 위한 구조체는 기판 (10) 근처에서 더 좁고 기판 (10)으로부터 멀수록 더욱 넓어진다는 것을 주목하라. 다른 실시양태에서, 구조체는 더욱 둥근 첨점(cusp)-형 또는 T 형태를 가질 수 있다.
이 실시양태에서, 완충 층 (32)은 정공-수송 층이다. 정공-수송 층은 전도성 부재 (12)가 유기 능동 층 (34)와 직접적으로 접촉하는 소자에 비해서 손상 정도를 감소시키고 잠재적으로 소자의 수명 및 신뢰성을 증가시키는데 사용될 수 있다. 한 특수한 실시양태에서, 정공-수송 층은 유기 중합체, 예컨대 폴리아닐린 ("PANI"), 폴리(3,4-에틸렌디옥시티오펜) ("PEDOT"), 또는 유기 전하 수송 화합물, 예컨대 테트라티아풀발렌 테트라시아노퀴노디메탄 (TTF-TCQN)을 포함할 수 있다. 정공-수송 층은 전형적으로 두께가 약 100-250 nm 범위이다.
정공-수송 층은 전형적으로 전도성이어서 후속으로 형성된 능동 영역으로부터 전자가 제거되어 전도성 부재 (12)로 전달된다. 전도성 부재 (12) 및 임의적 정공-수송 층이 전도성이더라도, 전형적으로 전도성 부재 (12)의 전도도는 정공-수송 층보다 유의하게 더 크다.
유기 능동 층 (34)의 조성은 전형적으로 유기 전자 소자의 적용 분야에 의존적이다. 유기 능동 층 (34)가 복사에너지-방출 유기 전자 소자에 사용되는 경우에, 유기 능동 층 (34)의 재료(들)은 충분한 바이어스 전압이 전기적 접촉 층에 가해질 때 복사에너지를 방출할 것이다. 복사에너지-방출 능동 층은 거의 임의의 유기 전기발광성 또는 다른 유기 복사에너지-방출 재료를 함유할 수 있다.
이러한 재료는 저 분자 재료 또는 중합체 재료일 수 있다. 저 분자 재료는 예를 들어, 미국 특허 제4,356,429호 및 미국 특허 제4,539,507호에 기재된 것을 포함할 수 있다. 별법으로, 중합체 재료는 미국 특허 제5,247,190호, 미국 특허 제5,408,109호, 및 미국 특허 제5,317,169호에 기재된 것을 포함할 수 있다. 예시적인 재료는 반도체성 공액 중합체이다. 이러한 중합체의 예는 "PPV"로 나타내는 폴리(페닐렌비닐렌)이다. 발광 재료는 다른 재료의 매트릭스 중에서, 첨가제와 함께 또는 첨가제 없이 분산될 수 있지만, 전형적으로 단독으로 층을 형성한다. 유기 능동 층은 일반적으로 두께가 약 40-100 nm 범위이다.
유기 능동 층 (34)가 복사에너지 수용 유기 전자 소자에 도입되는 경우에, 유기 능동 층 (34)의 재료(들)은 다수의 공액 중합체 및 전기발광성 재료를 포함할 수 있다. 이러한 재료는 예를 들어, 다수의 공액 중합체 및 전기- 및 광-발광 재료를 포함한다. 구체적 예로는 폴리(2-메톡시,5-(2-에틸-헥실옥시)-1,4-페닐렌 비닐렌) ("MEH-PPV") 및 CN-PPV와의 MEH-PPV 복합체를 들 수 있다. 유기 능동 층 (34)은 전형적으로 두께가 약 50-500 nm 범위이다.
나타내지는 않았지만, 임의적 전자-수송 층이 유기 능동 층 (34) 위에 형성될 수 있다. 전자-수송 층은 완충 층의 다른 예이다. 전자-수송 층은 전형적으로 전도성이어서 후속으로 형성된 캐쏘드로부터 전자를 주입하여 유기 능동 층 (34)으로 전달할 수 있다. 후속으로 형성된 캐쏘드 및 임의적 전자-수송 층이 전도성이더라도, 전형적으로 캐쏘드의 전도도는 전자-수송 층보다 유의하게 더 크다.
한 특수한 실시양태에서, 전자-수송 층은 금속-킬레이트화 옥시노이드 화합물 (예를 들어, Alq3); 페난트롤린-기재 화합물 (예를 들어, 2,9-디메틸-4,7-디페닐-1,10-페난트롤린 ("DDPA"), 4,7-디페닐-1,10-페난트롤린 ("DPA")); 아졸 화합물 (예를 들어, 2-(4-비페닐)-5-(4-t-부틸페닐)-1,3,4-옥사디아졸 ("PBD"), 3-(4-비페닐)-4-페닐-5-(4-t-부틸페닐)-1,2,4-트리아졸 ("TAZ"); 또는 이들 중 임의의 하나 또는 하나 이상의 조합을 포함할 수 있다. 별법으로, 임의적 전자-수송 층은 무기물일 수 있으며 BaO, LiF, 또는 Li2O를 포함할 수 있다. 전자-수송 층은 전형적으로 두께가 약 30-500 nm 범위이다.
도 4는 패턴화된 전도성 층 형성에 사용된 제1 섀도우 마스크 (40)의 일부분의 도해를 포함한다. 제1 섀도우 마스크 (40)은 개구부 (42)를 포함한다. 마스크 (40)의 부분 (44)는 고체 재료를 포함한다. 개구부 (42)는 어레이의 일부분 위에 놓이도록 배치될 것이고, 및 부분 (44)는 어레이의 다른 부분 및 주변 및 원격 회로 영역 위에 놓이도록 배치될 것이다.
도 5 및 6에 나타낸 바와 같이, 제1 섀도우 마스크 (40)가 침착 동안에 사용되어 패턴화된 전도성 층 (52)을 개구부 (42)를 통해 침착시켜 전도성 부재 (522) 및 (524)를 형성할 수 있다. 패턴화된 전도성 층 (52)의 전도성 부재 (522)는 캐쏘드로서 작용하며 도 6에 나타낸 바와 같이 유기 능동 층 (34) 및 전도성 부재 (12) 위에 놓여 있다. 층 (52)의 전도성 부재 (524)는 도 6에서 나타낸 바와 같이 캐쏘드-분리 층 (22) 위에 놓여 있다. 패턴화된 전도성 층 (52)는 물리적 증착 (예를 들어, 증발, 스퍼터링)을 사용하여 형성될 수 있다. 물리적 증착의 방향성 및 캐쏘드-분리 층 (22) 내의 구조체의 형태 때문에, 전도성 부재 (522)는 서로 또는 전도성 부재 (524)와 전기적으로 연결되지 않는다. 캐쏘드-분리 층 (22)의 벽이 수직에 근접하는 경우에, 임의적 조준기(collimater)가 침착 동안에 사용되어 임의의 전도성 부재 (522) 및 (524) 사이에 의도하지 않은 전기적 단락 또는 누전 경로의 가능성을 감소시킬 수 있다.
도 5에서, 유기 능동 층 (34)의 일부분은 전도성 부재 (522)와 도 5의 측면 사이에 노출된다. 전도성 도선 (14)는 도 5의 측면 근처에서 유기 능동 층 (34) 아래에 놓여있지만 나타내지 않았음을 주목하라. 마찬가지로, 어레이 외부에 소자를 밀봉하는데 사용된 레일을 비롯한, 주변 및 원격 회로 영역 위에 놓여 있는 유기 능동 층 (34)의 일부분이 노출된다.
일반적으로, 패턴화된 전도성 층 (52)는 고 일함수를 갖는 전도성 스트립 (12) 보다 더 낮은, 저 일함수를 갖는 금속-함유 층을 포함할 수 있다. 패턴화된 전도성 층 (52)을 위한 재료는 1족 금속 (예를 들어, Li, Cs), 2족 금속 (알칼리 토금속), 란탄 계열 원소 및 악티니드를 비롯한 희토류 금속으로부터 선택될 수 있다. 패턴화된 전도성 층 (52)의 두께는 약 300-600 nm 범위이다. 한 특수한, 비-제한적인 실시양태에서, 약 10 nm 미만의 Ba 층에 이어서 약 500 nm의 Al 층이 침착될 수 있다. Al 층은 전도성 도선 (14)에 대해 기재된 임의의 금속 및 금속 합금으로 대체되거나 이들과 조합으로 사용될 수 있다.
도 6에서 나타낸 바와 같이, 전도성 부재 (522) 및 (524)의 최상위 층은 실질적으로 모든 후속의 건식 에칭 공정 동안에 노출될 것이다. 귀금속 또는 전도성 금속 산화물을 형성할 수 있는 금속의 층이 사용되어 후속의 건식 에칭 공정 동안에 산소-함유 기체를 사용함으로써 초래되는 악영향을 감소시킬 수 있다. 유기층 (30)의 노출되지 않은 부분은 전도성 부재 (522) 및 (524)에 의해 덮히며, 유기층 (30)의 노출된 부분은 임의의 전도성 부재 (522) 및 (524)에 의해 덮히지 않는다.
3. 건식 에칭
한 실시양태에서, 유기 전자 소자의 성능 민감성 구성요소의 건식-에칭 방법은 (a) 기판 상에 제1 전도성 부재로부터 이격된 전도성 도선인 하나 이상의 성능 민감성 구성요소를 배치하고; (b) 성능 민감성 구성요소 및 제1 전도성 부재 상에 유기 재료를 배치하고; (c) 패턴화된 전도성 층을 유기 재료 위에 형성하여 성능 민감성 구성요소의 예정된 부분을 노출시키며; (d) 1종 이상의 산소-함유 기체를 사용하여 성능 민감성 구성요소의 노출된 영역에서 유기 재료를 건식 에칭하는 단계를 포함한다.
본 발명의 한 실시양태에서, 유기 전자 소자의 성능 민감성 구성요소는 기판 위에 서로 이격된 제1 전도성 부재 및 전도성 도선을 형성하고; 기판, 제1 전도성 부재, 및 전도성 도선 위에 유기층을 형성하고; 유기층 위에 제2 전도성 부재를 포함하는 패턴화된 전도성 층을 형성하고; 패턴화된 전도성 층이 유기층의 노출된 부분 및 유기층의 노출되지 않는 부분을 생성하며; 1종 이상의 산소-함유 기체를 사용하여 유기층의 노출된 부분을 건식 에칭하여 전도성 도선의 일부분을 노출시키는 단계를 포함하는, 유기 전자 소자를 형성하기 위한 건식 에칭 공정을 사용하여 임의의 유기 재료가 제거된다.
본 발명의 다른 실시양태에서, 유기 전자 소자를 형성하는 공정은 기판 위에 제1 전도성 부재 및 전도성 도선을 형성하는 단계를 포함한다. 제1 전도성 부재 및 전도성 도선은 서로 이격된다. 공정은 또한 기판, 제1 전도성 부재, 및 전도성 도선 위에 유기층을 형성하는 단계를 포함한다. 공정은 유기층 위에 패턴화된 전도성 층을 형성하는 단계를 더 포함한다. 패턴화된 전도성 층은 제2 전도성 부재를 포함하며 유기층의 노출된 부분 및 유기층의 노출되지 않는 부분을 생성한다. 공정은 또한 1종 이상의 산소-함유 기체를 사용함으로써, 유기층의 노출된 부분을 건식 에칭하여 전도성 도선의 일부분을 노출시키는 것을 더 포함한다.
본 발명의 다른 실시양태에서, 본 공정은 기판 위에 전도성 도선을 형성하고, 전도성 도선 위에 유기층을 형성하며, 유기층 위에 제1 전도성 부재를 형성하는 단계를 특징으로 한다. 제1 전도성 부재는 전도성 도선으로부터 이격되며, 유기층의 노출된 부분은 제1 전도성 부재에 의해 덮히지 않는다. 본 발명의 공정은 또한 1종 이상의 산소-함유 기체를 사용함으로써 유기층의 노출된 부분을 건식 에칭하고 건식 에칭 후에 제2 전도성 부재를 형성하는 단계를 포함한다. 제2 전도성 부재는 위에 놓여 있으며 제1 전도성 부재 및 전도성 도선에 전기적으로 연결된다.
본 발명의 또 다른 실시양태에서, 본 발명의 공정은 기판 위에 유기층을 형성하고, 기판의 일정 영역에서 유기층을 제거하며, 기판의 상이한 영역에서 유기층을 건식 에칭하는 단계를 특징으로 한다. 제거 및 건식 에칭 단계를 별도로 수행된다. 특정 실시양태에서, 제거 단계는 레이저 제거를 사용하여 행해질 수 있다. 또한, 영역 중 일부는 픽셀 어레이에 상응할 수 있고 나머지 영역은 픽셀 어레이 외부에 놓여 있다.
건식 에칭은 제1 단계, 제2 단계, 또는 2 이상의 단계 동안에 행해질 수 있다. 건식 에칭 공정의 조건은 건식 에칭의 공정 내내 균일하게 유지될 필요는 없다. 오히려, 기체 혼합물, 기체 압력, 전압, 전력 밀도 및 온도는 건식 에칭 동안에 시간에 따라 다양할 수 있다. 건식 에칭 공정은 잘-정의된 출발 및 중단 시점을 갖는 개별 단계를 포함할 수 있으며 오직 하나의 초기 출발 시점을 갖고 건식 에칭 공정이 완료되면 중단하는 하나의 연속 공정 내의 다양한 단계를 포함할 수 있다. "단계" 또는 "단계들"의 사용은 개별 출발 및 중단 시점을 갖는 공정과 하나의 연속 공정 동안에 한 번 이상 조건이 변하는 단일 건식 에칭 공정 둘 다를 사용한다는 것을 포함함을 의미한다.
유기 재료는 제1 단계 동안에 제거될 수 있으며, 비-휘발성 재료와 같은 바람직하지 않은 재료는 제2 단계 동안에 제거될 수 있다. 1종 이상의 산소-함유 기체는 제1 단계 동안에 사용된 기체 중에 존재해야 한다. 예시적인 산소-함유 기체로는 O2, COF2, CO, O3, NO, N2O, 및 이들의 혼합물이 포함된다. 1종 이상의 할로겐-함유 기체가 또한 제1 단계 동안에 1종 이상의 산소-함유 기체와 조합으로 사용될 수 있다. 할로겐-함유 기체는 불소-함유 기체, 염소-함유 기체, 브롬-함유 기체, 또는 요오드-함유 기체 및 이들의 혼합물 중 임의의 1종 이상을 포함할 수 있다.
불소-함유 기체가 사용되는 경우에, 불소-함유 기체는 임의의 1종 이상의 플루오로카본 기체를 포함할 수 있고, 플루오로카본 기체는 포화되거나 포화되지 않을 수 있으며 다른 할로겐 원자, F2, HF, SF6, NF3, 금속 불화물 (WF6, MoF6, TaF5), 불소-함유 할로겐간 화합물 (ClF, ClF3, ClF5, BrF3, BrF5, 및 IF5), 및 이들의 혼합물을 포함하거나 포함하지 않을 수 있다. 염소-함유 기체는 포화되거나 포화되지 않을 수 있으며 다른 할로겐 원자 (예를 들어, F, Br, 및 I), Cl2, HCl, BCl3, 금속 염화물 (TiCl4, TaCl5, MoCl5, 및 WCl5), 염소-함유 할로겐간 화합물 (ClF, ClF3, 및 ClF5), 및 이들의 혼합물을 포함하거나 포함하지 않을 수 있는 클로로카본으로 이루어진 군으로부터 선택될 수 있다. 브롬-함유 기체는 포화되거나 포화되지 않을 수 있으며 다른 할로겐 원자 (예를 들어, F, Cl, 및 I), Br2, HBr, BBr3, 브롬-함유 할로겐간 화합물 (BrF3 및 BrF5), 및 이들의 혼합물을 포함하거나 포함하지 않을 수 있는 브로모카본으로 이루어진 군으로부터 선택될 수 있다. 요오드-함유 기체는 포화되거나 포화되지 않을 수 있으며 다른 할로겐 원자 (예를 들어, F, Cl, 및 Br), I2, HI, 금속 요오드화물, 요오드-함유 할로겐간 화합물 (IF5), 및 이들의 혼합물을 포함하거나 포함하지 않을 수 있는 요오도카본으로 이루어진 군으로부터 선택될 수 있다.
한 실시양태에서, 할로겐-함유 기체는 불소-함유 기체일 수 있다. 다른 실시양태에서, 불소-함유 기체는 포화되거나 포화되지 않을 수 있으며 다른 할로겐 원자를 포함하거나 포함하지 않을 수 있는 플루오로카본을 포함할 수 있다. 또 다른 실시양태에서, 플루오로카본은 화학식 CaFbHc (식 중, a는 1 또는 2이고, b는 1 이상이고, a가 1인 경우에 b+c는 4이고 a가 2인 경우에 b+c는 4 또는 6임)으로 나타낼 수 있다. CF4는 예시적인 플루오로카본 기체이다.
금속 할라이드 기체가 사용될 수 있는 반면에, 금속 할라이드 기체로부터 금속을 침착시키지 않으면서 에칭을 수행하도록 주의할 필요가 있다. 유사한 관점에서, 불소 이외의 할로겐이 사용되는 경우, 다른 할로겐은 전형적으로 금속-함유 재료에 대해 불량한 선택도를 가지며 금속-에칭 기체로서 사용되기 때문에 주의할 필요가 있을 것이다.
불활성 또는 환원 기체가 제1 및 제2 건식 에칭 단계 중 하나 또는 둘 다 동안에 다른 기체와 함께 사용될 수 있다. 불활성 기체는 0족 기체, N2, 및 이들의 혼합물 중 임의의 1종 이상을 포함할 수 있으며 환원 기체는 H2, NH3, N2H4, N2H2, 및 이들의 혼합물 중 임의의 1종 이상을 포함할 수 있다.
불활성 기체는 비-휘발성 에칭 생성물 또는 오염물을 물리적으로 제거하는 것을 돕는데 사용될 수 있다. 또 다른 실시양태에서, 환원 기체는 첨가되어 형성될 수 있는 임의의 금속 산화물을 상응하는 금속 (예를 들어, Al2O3는 Al로 환원됨)으로 환원시키는데 도움이 될 수 있다. 환원 기체는 H2, NH3, N2H4, 및 N2H2 및 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다. 또한 1개 이상의 수소 원자를 갖는 플루오로카본 기체가 사용되는 경우에 수소가 생성될 수 있음을 주목하라. 측벽 중합체 형성을 방지하려면, 환원 기체는 사용될 수 없다. 한 특수한 실시양태에서, 제1 건식 에칭 단계 동안에 사용된 기체는 본질적으로 O2, CF4, 및 Ar의 혼합물로 이루어질 수 있으며 제2 건식 에칭 단계의 기체는 본질적으로 Ar로 이루어질 수 있다. 건식 에칭은 약 10 내지 5000 mW/cm2 범위의 전력 밀도 및 약 7.5 내지 5000 mTorr 범위의 압력에서 행해질 수 있다. 온도는 성능 민감성 구성요소 및 제거될 유기 재료에 따라서 다양할 수 있다. 건식-에칭은 전형적으로 약 80℃를 초과하지 않는 온도에서 행해진다.
본 발명의 또 다른 실시양태에서, 유기 전자 소자는 제1 전도성 부재 (애노드로서 작용함), 유기층 및 제2 전도성 부재 (캐쏘드로서 작용함)를 포함할 수 있다. 기판 위에 제1 전도성 부재, 전도성 도선, 및 유기층을 형성한 후에, 공정은 유기층 위에 패턴화된 제1 전도성 층을 형성하는 단계를 포함한다. 패턴화된 제1 전도성 층은 제2 전도성 부재를 포함한다. 패턴화된 제1 전도성 층은 물리적 증착 동안에 섀도우 마스크를 사용하여 형성된다. 유기층의 노출된 부분은 패턴화된 제1 전도성 층에 의해 덮히지 않는다. 공정은 또한 유기층의 노출된 부분을 건식 에칭하여 전도성 도선의 일부분을 노출시키는 단계를 포함한다. 건식 에칭은 상기에 기재된 연속 2-단계 건식 에칭을 사용하여 행해진다. 공정은 패턴화된 제1 전도성 층 위에 패턴화된 제2 전도성 층을 형성하는 단계를 더 포함한다. 패턴화된 제2 전도성 층은 물리적 증착 동안에 상이한 섀도우 마스크를 사용하여 형성된다. 패턴화된 제2 전도성 층은 제3 전도성 부재를 포함하며, 각각의 제3 전도성 부재는 실질적으로 모든 상응하는 제2 전도성 부재 위에 놓여 있고 전도성 도선의 일부분 위에 놓여 있다. 각각의 제3 전도성 부재는 상응하는 제2 전도성 부재 및 전도성 도선 중 하나와 접촉하며 개구부 내로 연장된다.
본 발명의 다른 실시양태는 전도성 도선, 유기층, 유기 능동 층 위에 놓여 있는 제1 전도성 부재, 및 제2 전도성 부재를 포함하는 유기 전자 소자를 포함한다. 전도성 도선에 가장 가까운 제1 전도성 부재의 한 면 및 전도성 도선에 가장 가까운 유기층의 한 면은 실질적으로 서로 경계가 접해 있다. 평면도에서는, 전도성 도선과 제1 전도성 부재는 서로 이격된다. 제2 전도성 부재는 제1 전도성 부재를 전도성 도선에 전기적으로 연결한다.
일부 재료의 조성은 다양할 수 있다. 예를 들어, 기판은 중합체 필름을 포함할 수 있으며, 유기층은 완충 층 및 유기 능동 층을 포함한다.
본 발명의 실시양태는 발광 디스플레이, 복사에너지 민감성 소자, 광전도성 전지, 포토레지스터, 광스위치, 광검출기, 광트랜지스터, 및 광전관을 비롯한 다수의 상이한 유기 전자 소자에서 사용될 수 있다. 별법으로, 유기 전자 소자는 가시광선 스펙트럼 내에서 또는 가시광선 스펙트럼 외부에서 작동되도록 설계될 수 있는 디스플레이, 검출기, 및 볼타 전지를 포함할 수 있다.
앞선 일반적인 기재 및 하기 상세한 설명은 단지 본 발명을 예시하고 설명하는 것이지 첨부된 청구항에 정의된 바와 같이, 제한하는 것은 아니다.
건식 에칭은 유기층 (30)의 노출된 부분을 제거하기 위해 수행될 수 있다. 건식 에칭을 수행한 후에, 기판 (10), 패턴화된 전도성 층 (52)에 의해 덮히지 않은 전도성 부재 (12), 및 전도성 도선 (14)의 일부분은 도 7에서 나타낸 바와 같이 노출될 수 있다. 건식 에칭은 하나 이상의 단계를 사용하여 수행될 수 있다. 한 실시양태에서, 건식 에칭은 유기층 (30)을 제거하는 제1 단계 및 바람직하지 않은 재료(들) 예컨대 비-휘발성 에칭 생성물 및 오염물질을 제거하는 제2 단계를 사용하여 수행될 수 있다. 전도성 부재 (522)의 상부 표면이 절연 산화물을 형성하지 않는 경우, 및 유기층 (30)이 임의의 유의한 양의 비-휘발성 오염물 (예를 들어, 나트륨, 규소, 황 등)을 함유하지 않는 경우에, 단일 단계가 사용될 수 있다. 그러나, 다른 실시양태에서, 전도성 부재 (522)의 상부 표면은 절연 산화물을 형성하거나 유기층 (30)은 유의한 양의 비-휘발성 에칭 생성물 또는 오염물질을 함유할 수 있다. 2 단계 공정이 사용될 수 있다. 제1 단계는 실질적으로 모든 유기층 (30)을 제거하고, 제2 단계는 바람직하지 않은 재료 예컨대 비-휘발성 에칭 생성물 및 오염물질을 제거하기 위해 수행된다. 제1 단계는 존재하거나 제1 단계 동안에 노출되는 다른 재료에 대한 양호한 선택도를 여전히 유지하면서, 유기층 (30)을 제거하는 것이다. 선택도는 보통 존재하거나 제1 단계 동안에 노출되는 다른 재료의 에칭 속도에 대한 제거될 목적하는 재료 (본 실시양태에서 유기층 (30))의 에칭 속도의 비율 또는 분율로서 나타낸 값이다. 더 높은 선택도가 바람직하지만 설비 처리량과 같은 다른 고려해야 할 사항에 의해 제한될 수 있고 이방성 에칭이 바람직한 경우에, 에칭의 이방성 특성을 감소시킬 수 있다. 또한, 전도성 부재 (522)에 대한 유기층 (30)의 선택도가 최적화되는 동안, 제1 단계의 말미에 근처에서 복수 개의 상이한 재료가 노출되면, 캐쏘드-분리 층 (22)에 대한 유기층 (30)의 선택도는 너무 낮을 수 있다. 선택도는 전형적으로 사용된 에칭 화학의 함수이다. 에칭 화학은 하기에 더욱 상세히 논의된다.
전도성 부재 (522) 및 (524)는 실질적으로 모든 제1 단계 동안에 노출된다. 전도성 도선 (14), 기판 (10) (또는 존재하는 경우, 이의 배리어 층)은 유기층 (14)가 제거된 이후에 노출된다. 캐쏘드-분리 층 (22)의 면은 실질적으로 모든 제1 에칭 동안에 노출된다. 캐쏘드-분리 층 (22)의 일부분은 패턴화된 전도성 층 (52)에 의해 덮히지 않는다. 이러한 부분의 상부 표면은 유기층 (30)이 제거된 후에 노출된다.
제1 단계 동안에 공급 기체의 비율은 부분적으로 원하는 선택도를 달성하기 위해 선택될 수 있다. 한 실시양태에서, 산소-함유 기체는 공급 기체의 약 1 내지 100 부피%이고, 할로겐-함유 기체는 0 내지 50 부피%이고, 불활성 기체는 0 내지 40 부피%이며, 환원 기체는 0 내지 30 부피%이다. 다른 실시양태에서, 산소-함유 기체는 O2를 포함하며 공급 기체의 30 내지 95 부피%이고, 할로겐-함유 기체는 플루오로카본을 포함하며 1 내지 30 부피%이며, 불활성 기체는 N2, He, 및 Ar로 이루어진 군으로부터 선택될 수 있고 4 내지 30 부피%이고, 환원 기체는 H2 및 NH3으로 이루어진 군으로부터 선택될 수 있고 0 내지 10 부피%이다. 또 다른 실시양태에서, 산소-함유 기체는 O2이고 공급 기체의 60 내지 95 부피%이고, 할로겐-함유 기체는 CF4이고 공급 기체의 4 내지 20 부피%이고, 불활성 기체는 Ar이고 공급 기체의 10 내지 20 부피%이며, 환원 기체는 사용되지 않는다.
공정 변수는 사용된 반응기의 유형, 에칭 챔버의 크기, 또는 에칭될 기판의 크기에 따라 다양할 수 있다. 배럴 에칭기 (때때로 또한 어셔(asher)로서 나타냄) 및 6극진공관 반응기와 같은 배치 에칭 시스템이 사용될 수 있다. 별법으로, 단일 기판 시스템, 예컨대 평면의 평행 플레이트를 갖는 것이 사용될 수 있다. 에칭 동안에, 플라즈마는 직접 기판에 노출될 수 있으며 하류 플라즈마가 사용될 수 있다. 제1 단계를 시작할 때, 기판 (10)은 건식 에칭 시스템으로 적재될 수 있다. 공급 기체(들)은 건식 에칭 챔버 내로 흐르고 압력은 안정화된다. 압력은 약 7.5 내지 5000 mTorr 범위이다. 이들 압력에서, 공급 기체(들)은 분당 약 10 내지 1000 표준 입방 센티미터 ("sccm") 범위의 속도로 흐를 수 있다. 다른 실시양태에서, 압력은 약 100 내지 500 mTorr 범위이고, 공급 기체(들)은 약 100 내지 500 sccm 범위의 속도로 흐를 수 있다.
전압 및 전력이 인가되어 플라즈마를 발생할 수 있다. 전력은 전형적으로 기판의 표면적의 선형 또는 거의 선형 함수이다. 따라서, 전력 밀도 (기판의 단위 면적당 전력)가 주어진다. 전압은 약 10 내지 1000 V 범위이고, 전력 밀도는 약 10 내지 5000 mW/cm2 범위이다. 전압 및 전력 밀도의 하한은 플라즈마 유지를 곤란하게 하거나 또는 허용할 수 없게 낮은 에칭 속도를 발생할 수 있다. 전압 및 전력 밀도의 상한은 너무 공격적이어서 건식 에칭을 제어할 수 없고, 재현할 수 없거나 (제조시 중요함), 허용할 수 없게 낮은 선택도를 갖도록 한다. 한 실시양태에서, 전압은 약 20 내지 300 V 범위이고, 전력 밀도는 약 50 내지 500 mW/cm2 범위일 수 있다. 전압 및 전력은 전형적으로 통상의 광 스위치와 유사하게 켜지고 꺼지기 때문에 전압 및 전력의 상승 속도는 상당히 높을 수 있다.
제1 단계는 종말점 검출 또는 종말점 검출 및 과잉에칭을 위한 설정 시간의 조합을 사용하여, 설정된 시간 동안 수행될 수 있다. 제1 단계가 너무 짧은 경우에, 전도성 도선 (14) 전부가 노출되지 않아 최종 소자에서 개방 회로 또는 저항이 높은 회로의 형성을 초래한다. 제1 단계가 너무 긴 경우에, 패턴화된 전도성 층 (52)에 의해 덮히지 않은 캐쏘드-분리 층 (24), 특히 캐쏘드-분리 층 (24)의 더 넓은 부분이 과다하게 에칭될 수 있고 전기적 단락 또는 누전 경로를 유발할 수 있다. 또한, 제1 단계가 너무 긴 경우에, 전도성 도선 (14), 전도성 부재 (522), 및 기판 (10)은 공식(pitting)될 수 있거나, 전도성 도선 (14) 및 전도성 부재 (522)의 경우에, 후속으로 형성된 전도성 부재에 대해 허용할 수 없게 높은 접촉 저항을 초래할 수 있다.
한 실시양태에서, 기체, 이들의 압력, 유속, 전력 밀도, 및 전압은 건식 에칭 공정 동안에 시간에 따라 다양할 수 있다.
제1 단계에 설정 시간이 사용되는 경우에, 배치 반응기의 경우에 시간은 약 2 내지 30분 범위일 수 있다. 다른 실시양태에서, 배치 반응기의 경우에 설정 시간은 약 5 내지 10분 범위일 수 있다. 단일-기판 건식 에칭 챔버인 경우에, 에칭 시간은 상기 시간의 절반보다 더 적거나 상기에 주어진 시간보다 더 짧을 수 있다. 종말점 검출은 통상의 기술을 사용하여 수행될 수 있다.
제2 단계는 모두 상기에 기재되어 있는 불활성 기체, 및 임의로 환원 기체를 사용하여 수행될 수 있다. 불활성 기체는 제1 단계 이후에 남겨진 바람직하지 않은 재료를 제거하는 것을 돕고, 환원 기체는 제1 단계 동안에 형성된 금속 산화물이 이의 상응하는 금속으로 환원되는 것을 도울 수 있다. 한 실시양태에서, 제2 단계는 50 내지 100 부피%의 불활성 기체, 및 0 내지 50 부피%의 환원 기체를 포함한다. 다른 실시양태에서, 제2 단계는 70 내지 100 부피%의 불활성 기체 및 0 내지 30 부피%의 환원 기체를 포함한다. 또 다른 실시양태에서, 불활성 기체는 90 내지 100 부피%의 Ar이고, 환원 기체는 0 내지 10 부피%의 H2이다.
제2 단계 동안에 공정 조건은 제1 단계에 대해 상기에 주어진 광범위한 범위 내에 속한다. 제2 단계 동안에 사용된 실제 공정 조건은 제1 단계와 상이할 수 있다. 예를 들어, 전압 및 전력 밀도는 바람직하지 않은 재료가 화학적으로 에칭되는 것이 아니라 물리적으로 제거되기 때문에 더 높을 수 있다. 제2 단계 동안에, 전압은 약 10 내지 600 V 범위이고, 전력 밀도는 약 100 내지 1000 mW/cm2 범위일 수 있다. 전압 또는 전력 밀도가 너무 높은 경우에, 제2 단계는 밑에 있는 재료를 과다하게 제거할 수 있고, 제어할 수 없거나 재현할 수 없을 수 있다. 제2 단계는 전형적으로 시간 조절된 에칭으로서 수행된다. 제2 단계 후에, 전압, 전력, 및 기체 공급은 중단된다. 건식 에칭 챔버는 펌핑되고 퍼징된다. 퍼징 후에, 건식 에칭 챔버는 거의 대기 압력으로 통기되며 기판이 제거된다.
에칭 공정이 완료된 후에, 기판 (10) (또는 존재하는 경우에 배리어 층) 및 전도성 도선 (14)의 일부분은 도 7에 나타낸 바와 같이 가시적이다. 도 7에 나타내지는 않았지만, 유기층 (30) 이전에 형성된 전도성 도선 또는 전도성 부재 (예를 들어, 전도성 부재 (12) 또는 전도성 도선 (14)과 동시에 형성됨)의 다른 부분이 노출될 수 있다. 유기층 (30)은 주변 및 원격 회로 영역으로부터 제거된다. 이들 영역의 일부는 레일를 포함하고, 레일은 후속으로 형성된 캡슐화 층이 부착되는 영역이다. 도 7에 나타내지 않은 전도성 부재 또는 도선의 노출된 부분은 결합 패드에 대응하여 전기적 연결부가 기판 (10) 상의 또는 내의 회로에 형성되도록 할 수 있다.
건식 에칭에 대한 다수의 상이한 기체 및 공정 조건이 기재되었지만, 건식 에칭은 바람직하지 않은 재료의 허용가능한 에칭 속도 및 제거 속도를 여전히 유지하면서 가능한 완만하게 진행되어야 한다. 유기 전자 소자는 이들의 무기 전자 소자 대응부에 비해서 공정 조건에 더욱 민감성인 경향이 있다.
우낙시스(Unaxis)의 플라즈마 섬(Therm) 790 시리즈 및 마치(March) 플라즈마 시스템즈의 마치 PX-500를 비롯한 다수의 시판 건식 에칭 시스템이 본 발명에 사용하기에 적합하다.
4. 후-건식 에칭 공정
패턴화된 전도성 층은 도 8에 나타낸 바와 같이 제1 섀도우 마스크 (40)의 패턴과 상이한 패턴을 갖는 제2 섀도우 마스크 (80)을 사용하여 형성된다. 개구부 (82)는 전도성 부재가 후속으로 형성되는 영역에 상응한다. 개구부 (82)는 유기 전자 소자의 평면도를 볼 때, 전도성 부재 (522) 및 (524)의 길이에 대해 평행한 방향으로 더 길다는 것을 제외하고, 개구부 (42)와 유사하다. 점선 (42)는 마스크 (40)내 개구부의 측면 연부에 상응한다. 개구부 (82) 내에 재료가 존재하지 않기 때문에, 점선은 단지 참조를 위해 사용된다는 것을 주목하라. 전도성 부재 (522) 및 (524)의 길이에 대해 수직 방향에 있는 개구부 (82)의 폭은 실질적으로 개구부 (42)와 동일하거나 더 좁을 수 있다. 개구부 (82)의 길이의 중요성은 본 명세서에서 이후 논의될 것이다. 고체 재료 (84)는 실질적으로 임의의 재료가 기판 (10)의 바람직하지 않은 부분 위에 침착되는 것을 방지하기 위해 사용된다. 주변 및 원격 회로 영역에서, 개구부 (나타내지 않음)가 존재하며 어레이 및 어레이 외부의 회로를 서로 전기적으로 연결하는데 사용된다.
제2 마스크 (80)이 기판 (10)에 대해 정렬된 후에, 도 9 및 10에 예시된 바와 같이 패턴화된 전도성 층 (92)이 물리적 증착 (예를 들어, 증발 또는 스퍼터링)을 사용하여 형성되어 어레이 내에서 구조체를 형성한다. 패턴화된 전도성 층 (92)는 임의의 하나 이상의 전도성 도선 (14) 및 전도성 부재 (14), (522), 및 (524)에 대해 기재된 재료 또는 층을 포함할 수 있다. 두께는 50-1000 nm 범위일 수 있다. 한 특수한, 비-제한적인 실시양태에서, 두께가 약 100-300 nm 범위인 Al 층이 침착될 것이다.
도 9는 패턴화된 전도성 층 (92)의 평면도를 포함한다. 전도성 부재 (922)는 캐쏘드 분리 구조체 사이에 놓여 있다. 전도성 부재 (924)는 캐쏘드-분리 층 (22) 위에 놓여 있고 전도성 부재 (922)로부터 이격된다. 도 5에 나타낸 바와 같이, 전도성 부재 (922)는 전도성 부재 (522) 및 전도성 도선 (14)의 일부분 상에 침착될 것이고, 전도성 부재 (924)는 전도성 부재 (524) 상에 침착될 것이다. 패턴화된 전도성 층 (52) 형성에 사용된 방향성은 패턴화된 전도성 층 (92)에 사용되어야 한다. 이러한 방식에서는, 전기적 단락 또는 누전 경로가 형성되지 않는다.
각각의 픽셀은 기판 (10)의 평면도에 나타낸 바와 같이 전도성 부재 (12) 및 전도성 부재 (522)가 교차하는 영역으로 정의된다. 누적으로 전도성 부재 (922)는 실질적으로 모든 (픽셀) 영역 위에 놓여 있음을 주목하라.
도 10은 선 10-10으로 절취된 도 9의 단면도의 설명을 포함한다. 전도성 부재 (922)는 계면 (102)에서 실질적으로 전체 전도성 부재 (522) 위에 놓여 있다. 전도성 부재 (922)는 전도성 부재 (522)보다 더 길기 때문에, 부재 (922)는 또한 계면 (104)에서 전도성 도선 (14)과 접촉한다. 따라서, 전도성 부재 (922)는 상응하는 전도성 부재 (522) 및 전도성 도선 (14)를 전기적으로 연결하고 접촉시키는 전도성 브리지를 형성한다. 비교적 낮은 접촉 저항이 계면 (102) 및 (104)에서 실현될 수 있는데 이는 전도성 도선 (14) 및 전도성 부재 (522)의 표면이 레이저 제거를 사용할 때만큼 손상되지 않기 때문이다. 주변 및 원격 회로 영역 내에서 전도성 부재 및 전도성 도선의 노출된 부분 (나타내지 않음)은 마찬가지로 손상되지 않아서, 후속의 전도성 부재의 다른 일부분 또는 와이어 결합부에 대한 접촉부 (나타내지 않음)는 마찬가지로 양호한 접촉 저항 특성을 가질 것이다.
도 10에 나타낸 다른 특징부를 주목하라. 유기층 (30) (유기 능동 층 (34) 및 정공-수송 층 (32)를 포함함)을 통한 개구부가 도 10에 나타난다. 전도성 부재 (522)의 한 면은 실질적으로 밑에 있는 유기층 (30)의 면 (도 10에서 면 (1022)으로 예시됨)과 인접한다. 전도성 도선 (14)는 면 (1022)과 대면하는 면 (1014)를 갖는다. 전도성 부재 (922)의 일부분은 유기층 (30)에서 개구부 내로 연장되며, 이 특수한 실시양태에서, 표면 (1000)에서 면 (1014) 및 (1022) 및 기판 (10)과 접촉한다는 것을 주목하라.
도 1-10에서 예시되지 않은 다른 회로는 다수의 이전에 기재된 또는 추가 층을 사용하여 형성될 수 있다. 나타내지는 않았지만, 추가 절연 층(들) 및 상호연결 층(level)(들)이 형성되어 어레이 외부에 놓일 수 있는 주변 영역 (나타내지 않음)에서 회로를 허용할 수 있다. 이러한 회로는 로우 또는 컬럼 데코더(decoder), 스트로브(strobe) (예를 들어, 로우 어레이 스트로브, 컬럼 어레이 스트로브), 또는 감지 증폭기를 포함할 수 있다.
캡슐화 층 (나타내지 않음)이 어레이 및 주변 및 원격 회로 위에 형성되어 실질적으로 완성된 전기적 구성성분, 예컨대 전자 디스플레이, 복사에너지 검출기, 및 볼타 전지를 형성할 수 있다. 캡슐화 층은 레일에서 유기층이 캡슐화 층과 기판 (10) 사이에 놓이지 않도록 부착될 수 있다. 복사에너지는 캡슐화 층을 통해 투과될 수 있다. 이런 경우에, 캡슐화 층은 복사에너지에 대해 투명해야 한다.
5. 다른 실시양태
다른 실시양태에서, 전색 능동 매트릭스 디스플레이가 형성될 수 있다. 유기 웰(well) 구조체의 절연 층은 전도성 부재 (12) 및 전도성 도선 (14)를 형성한 후에 순차적으로 형성될 수 있다. 또한, 유기 능동 층 (34)의 일부분은 잉크젯을 사용하여 유기 염료(들)을 선택적으로 수용하여 픽셀 내에서 상이한 색상을 실현시킬 수 있다. 능동 매트릭스의 경우, 통상의 캐쏘드가 사용될 수 있기 때문에 캐쏘드-분리 층 (22)는 형성되지 않을 수 있는데 이는 애노드가 스트립과는 반대로, 패드의 형태일 수 있기 때문이다. 능동 매트릭스 OLED 디스플레이가 형성되는 경우에, 박막 회로가 기판 (10)과 함께 존재할 수 있다. 이러한 박막 회로는 통상적이다.
한 실시양태에서, 다색 또는 전색 수동 매트릭스 디스플레이가 형성될 수 있다. 2개의 삽입된 픽셀의 6개의 서브픽셀은 유기 웰 구조체를 제외하고 도 1-10에 나타낸 것과 유사한 구조로 형성될 수 있다. 예를 들어, 도 1에 나타낸 바와 같이, 제1 및 제4 전도성 부재 (12)는 상이한 픽셀에서 청색 서브픽셀에 상응하고, 제2 및 제5 전도성 부재 (12)는 이들 상이한 픽셀에서 녹색 서브픽셀에 상응하며, 제3 및 제6 전도성 부재 (12)는 상이한 픽셀에서 적색 서브픽셀에 상응할 수 있다. 도 5에 나타낸 바와 같이, 제1, 제2, 및 제3 전도성 부재 (522)는 하나의 픽셀 내의 적색, 녹색, 및 청색 서브픽셀일 수 있고, 제4, 제5, 및 제6 전도성 부재 (522)는 다른 픽셀 내의 적색, 녹색, 및 청색 서브픽셀일 수 있다.
또 다른 실시양태에서, 전도성 부재 (12) 및 (522)에 사용된 재료는 반대일 수 있다. 이러한 방식에서, 애노드 및 캐쏘드는 실제로 반대이다 (캐쏘드가 애노드보다 사용자 측에 더 근접함). 캐쏘드가 사용자 측에 더 근접하여 놓여 있는 경우에, 전자 소자에 의해 방출 또는 수용된 복사에너지에 대해 실질적으로 투명해야 할 필요가 있다는 것을 주목하라.
추가의 실시양태에서, 도 11-12에 예시된 바와 같이 레이저 제거 및 건식 에칭의 조합이 사용될 수 있다. 도 2에 나타낸 바와 같이, 절취 선 11-11은 기준점으로서 사용될 수 있다. 도 2로 출발하여, 유기층 (30)이 앞서 기재된 바와 같이 형성될 수 있다. 이전 실시양태와는 다르게, 레이저 제거를 사용하여 어레이 내에서 유기층 (30)의 일부분을 제거하여 개구부 (112)를 형성할 수 있다. 전도성 도선 (14)의 일부분은 개구부 (112)의 저부를 따라서 노출된다는 것을 주목하라. 어레이로부터 이격된 영역 (즉, 주변 및 원격 회로 영역)에서 유기층 (30)의 일부분은 레이저 제거를 사용하여 제거되지 않는다.
오직 섀도우 마스크 (80)가 도 12에 나타낸 바와 같이 패턴화된 전도성 층의 침착에 사용되어 전도성 부재 (122)를 형성할 수 있다. 앞서 기재된 마스크 (40)이 필요하지 않음을 주목하라.
앞서 기재된 것과 유사한 건식 에칭 공정은 전도성 부재 (122)가 형성된 후에 어레이 외부에서 유기층 (30)의 일부분을 제거하는데 사용될 수 있다. 제거되는 유기층 (30)의 일부분은 결합 패드 및 레일에 상응한다. 후속의 전기적 연결부가 결합 패드에 대해 형성될 수 있으며, 캡슐화 층이 레일에서 부착될 수 있다. 유기 재료가 제거되었기 때문에, 수분 및 산소를 캡슐화 리드 아래에 유입하는 한 가지 수단이 유사하게 제거된다.
상기에 기재된 실시양태는 통상의 기술에 비해 이점을 갖는다. 레이저 제거는 필요하지 않지만 임의로 사용될 수 있다. 건식 에칭 공정이 유기층의 일부분을 제거하는데 사용되고, 건식 에칭 공정은 실질적으로 레이저 제거에 비해 유기층 (30) 밑에 있는 재료 또는 층에 대해 더 양호한 선택도를 가지며, 레이저 제거는 선택도가 있더라도 매우 적다. 레이저 제거가 사용되지 않기 때문에, 소자 성능을 저해하지 않으면서 소자 수율 및 제조가능성이 유의하게 개선된다. 레이저 제거 동안 과잉-제거로 인해 나타나는 도선의 균열은 실질적으로 제거될 수 있다.
레이저 제거는 공정의 물리적 성질로 인하여 미리 제거된 유기 전자 소자의 다른 영역 상에 유기층 (30)의 일부분을 재침착할 수 있다. 레이저 제거와 다르게, 건식 에칭은 에칭 생성물이 전형적으로 휘발성이기 때문에, 기판 (10)의 다른 부분 상에 기판 (10)의 한 부분으로부터의 재료가 재침착되는 가능성이 적다. 한 실시양태에서, 유기층으로부터 재침착된 재료를 제거하기 위해 습식 세정 공정이 필요하지 않다.
공정의 다른 이점은 새로운 재료 및 새로운 재료와 관련된 공정 통합 문제가 방지되는 것이다. 건식 에칭 공정은 레이저 제거 공정을 대체한다. 패턴화된 전도성 층 (52) 및 캐쏘드-분리 층 (22)는 유기층 (30)의 에칭 동안에 에칭 마스크로서 작용한다. 분리 레지스트 층이 형성되고, 패턴화되고, 후속으로 제거될 필요가 없다. 또한, 전도성 부재 (522) 및 전도성 부재 (922)를 위한 재료는 통상의 공정에 사용된 것을 변화시킬 필요가 없다.
본 발명은 흐린/밝은 선의 발생을 감소시키기 위해 사용될 수 있다. 한 실시양태에서, 건식 에칭 공정은 한번에 실질적으로 모든 기판 위에서 수행된다. 이러한 공정은 상이한 지점에서 일련의 분리 단계로서 수행되는 레이저 제거에 비해서 더욱 균일함을 허용한다. 따라서, 접촉부 저항은 더욱 균일해야 하며, 흐린/밝은 선과 반대로, 더욱 균일한 조명의 형태로 나타난다.
전도성 도선 (14)는 전도성 부재 (522) 이전에 제조된다. 본원에 기재된 한 실시양태에서, 접촉 영역 (도 10에서 표면 (102) 및 (104))은 전도성 부재 (922)가 형성되기 이전에 제거되어야 한다. 감소된 접촉 저항이 달성되어 더 양호한 소자 성능을 초래할 수 있다.
본원에 기재된 실시양태는 캐쏘드-분리 층 (22)의 베이스에 트랩핑된(trapped) 중합체의 제거로 인해 소자 수명 및 전기적 특성을 개선시킬 수 있다. 캐쏘드-분리 층 (22)의 베이스가 밑에 있는 층과 접촉하는 곳에서 유기층 (30)의 일부분이 트랩핑될 수 있다. 유기층 (30)의 이들 트랩핑된 부분은 시간에 걸쳐 방출되는 수분의 저장조로서 작용하여 픽셀 수축을 유발할 수 있다. 소자의 수명은 캐쏘드-분리 층 (22) 연부에 접촉하는 픽셀 연부를 공격하는 수분에 의해 감소된다. 건식 에칭 동안에 중합체의 이들 부분을 에칭하는 것은 수명을 증가시키는데 도움이 된다. 트랩핑된 부분의 제거는 또한 스핀-온(spin-on) 중합체 소자 (PLED)에서 문제점일 수 있는, 캐쏘드 라인 간의 혼선을 감소시킨다.
본 발명은 하기 실시예에서 더욱 기재할 것이며, 이는 청구항에 기재된 본 발명의 범주를 제한하지 않는다.
OLED는 도 1-10에 예시된 실시양태에 따라서 제조될 수 있으며, 유기층을 제거하기 위해 광범위한 레이저 제거에 의한 통상의 공정을 사용하여 제조된 OLED와 비교하였다. 전기용량적으로 커플링된 마치 PX-500 (미국 캘리포니아주 콘코드 소재의 마치 플라즈마 시스템즈)을 400 mTorr 및 100 mW/cm2 및 20 내지 100 V의 전압에서 운전되는 2-단계 건식 에칭 공정에서 사용할 수 있다. O2 50%, Ar 45%, 및 CF4 5%의 기체 혼합물을 100 내지 500 sccm의 유속으로 제1 단계에서 10분 동안 사용하고, Ar 기체는 단독으로 제2 단계에서 10분 동안 사용할 수 있다. 제1 단계에서 유속은 각각의 기체에 대한 유속의 조합이며 원하는 비율의 기체를 유지하는 반응기의 총 유속을 나타낸다. 반응기의 온도를 에칭 공정의 착수시 실온에서 건식 에칭 공정의 종결시 약 70℃로 상승시킬 수 있다.
별법으로, 전도성 도선의 레이저 제거 및 캐쏘드 층의 침착은 400 mTorr 및 150 mW/cm2 및 20 내지 100 V의 전압에서 유속이 100 내지 500 sccm인 O2 기체를 사용하는 단일 10분 건식 에칭 이후에 수행할 수 있다. 다시 한번, 공정 온도를 최대 약 70℃로 유지한다.
아래에 일부 전기적 특성을 비교하였다. 나타낸 바와 같이, 본 발명의 실시양태를 사용하여 제조된 OLED는 우수한 전자 특성, 특히 더 낮은 누전 전류 및 더 높은 정류비를 갖는다.
상기에 기재된 신규 공정을 사용하여 제조된 OLED 통상적인 OLED
(단지 레이저 제거, 건식 에칭 안함)
효율 > 6 Cd/Amp > 6 Cd/Amp
누전 전류 < 5 ㎂ > 20 ㎂
정류비 > 300,000 < 500,000
앞선 명세서에서, 본 발명은 구체적 실시양태를 참조로 기재되었다. 그러나, 당업자는 하기 청구항에 기술된 바와 같이 본 발명의 범주를 벗어나지 않으면서 다양한 변형 및 변화가 이루어질 수 있다는 것을 인식한다. 따라서, 명세서 및 도면은 제한된 의미가 아니라 예시하는 것으로 간주되며 이러한 모든 변형은 본 발명의 범주 내에 포함되는 것을 의도한다.
이점, 다른 장점, 및 풀어야할 해결책은 구체적 실시양태에 관하여 상기에 기재되었다. 그러나, 이점, 장점, 풀어야할 해결책, 및 임의의 이점, 장점, 또는 해결책을 발생시키거나 더욱 명확하게 하는 임의의 구성요소(들)은 임의의 또는 모든 청구항의 중요하고, 요구되며 필수적인 특징으로서 간주되어서는 안된다.

Claims (7)

  1. 전도성 도선 (14);
    유기층 (30);
    유기층 위에 놓여 있는 제1 전도성 부재 (522); 및
    제1 전도성 부재를 전도성 도선에 전기적으로 연결하는 제2 전도성 부재 (922)를 포함하며, 전도성 도선에 가장 가까운 제1 전도성 부재의 한 면 및 전도성 도선에 가장 가까운 유기층의 한 면은 실질적으로 서로 경계가 접해 있고 (1022); 평면도에서는, 전도성 도선과 제1 전도성 부재가 서로 이격되어 있는 유기 전자 소자.
  2. 제1항에 있어서,
    기판 (10);
    기판 위에 놓여 있는 제3 전도성 부재 (12)
    를 더 포함하며, 제3 전도성 부재 (12)는 전도성 도선 (14)으로부터 이격되어 있고 제1 전도성 부재 (522) 또는 제2 전도성 부재 (922)와 접촉하지 않는 유기 전자 소자.
  3. 제2항에 있어서, 유기층 (30)이 제3 전도성 부재 (12) 위에 놓여 있고 정공 수송 층 (32) 및 유기 능동 층 (34)을 포함하는 유기 전자 소자.
  4. 제2항에 있어서, 기판 (10)이 중합체 필름을 포함하는 유기 전자 소자.
  5. 제1항 또는 제2항에 있어서, 유기층 (30)이 전하 수송, 켄칭방지(anti-quenching), 발광, 또는 광검출기 재료인 1종 이상의 재료를 포함하는 유기 전자 소자.
  6. 제1항 또는 제2항에 있어서, 발광 다이오드, 발광 디스플레이, 복사에너지 민감성 소자, 광전도성 전지, 광볼타 전지, 포토레지스터, 광스위치(photoswitch), 광검출기, 광트랜지스터, 또는 광전관인 유기 전자 소자.
  7. 제1항에 있어서, 유기 발광 다이오드 디스플레이인 유기 전자 소자.
KR1020067001368A 2003-07-22 2004-07-22 유기 전자 소자 KR101218850B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/625,037 US7002292B2 (en) 2003-07-22 2003-07-22 Organic electronic device
US10/625,037 2003-07-22

Publications (2)

Publication Number Publication Date
KR20060056339A KR20060056339A (ko) 2006-05-24
KR101218850B1 true KR101218850B1 (ko) 2013-01-07

Family

ID=34080120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067001368A KR101218850B1 (ko) 2003-07-22 2004-07-22 유기 전자 소자

Country Status (7)

Country Link
US (1) US7002292B2 (ko)
EP (1) EP1647055A1 (ko)
JP (1) JP2006528413A (ko)
KR (1) KR101218850B1 (ko)
CN (1) CN100505255C (ko)
TW (1) TWI353194B (ko)
WO (1) WO2005010991A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271534B2 (en) * 2003-11-04 2007-09-18 3M Innovative Properties Company Segmented organic light emitting device
US7432124B2 (en) * 2003-11-04 2008-10-07 3M Innovative Properties Company Method of making an organic light emitting device
JP2005311205A (ja) * 2004-04-23 2005-11-04 Nec Corp 半導体装置
US7355204B2 (en) * 2004-12-30 2008-04-08 E.I. Du Pont De Nemours And Company Organic device with environmental protection structure
DE102006033713A1 (de) 2006-05-30 2007-12-06 Osram Opto Semiconductors Gmbh Organisches lichtemittierendes Bauelement, Vorrichtung mit einem organischen lichtemittierenden Bauelement und Beleuchtungseinrichtung sowie Verfahren zur Herstellung eines organischen lichtemittierenden Bauelements
US7923837B2 (en) * 2007-10-31 2011-04-12 Hewlett-Packard Development Company, L.P. Microelectronic device patterned by ablating and subsequently sintering said microelectronic device
JP5759669B2 (ja) * 2008-12-01 2015-08-05 株式会社半導体エネルギー研究所 発光素子、発光装置、電子機器、および照明装置
WO2011108113A1 (ja) * 2010-03-05 2011-09-09 パイオニア株式会社 有機elパネル及びその製造方法
CN102082238B (zh) * 2010-09-16 2013-03-20 昆山维信诺显示技术有限公司 一种有机电致发光器件,显示器及其应用
US9041198B2 (en) * 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
CN104766933B (zh) * 2015-04-30 2016-11-16 京东方科技集团股份有限公司 一种隔离柱及其制作方法、显示面板及显示装置
JP6823735B2 (ja) * 2017-05-17 2021-02-03 アップル インコーポレイテッドApple Inc. 横方向の漏れを低減した有機発光ダイオードディスプレイ
GB201718897D0 (en) 2017-11-15 2017-12-27 Microsoft Technology Licensing Llc Superconductor-semiconductor fabrication
US11024792B2 (en) 2019-01-25 2021-06-01 Microsoft Technology Licensing, Llc Fabrication methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235890A (ja) * 1999-02-16 2000-08-29 Idemitsu Kosan Co Ltd エレクトロルミネッセンス表示装置
JP2000243558A (ja) * 1999-02-16 2000-09-08 Tohoku Pioneer Corp 発光ディスプレイパネル及びその製造方法
JP2003152299A (ja) * 2001-07-10 2003-05-23 Canon Inc 配線接続構造及びその製造方法
JP2003178880A (ja) * 2001-12-13 2003-06-27 Nippon Seiki Co Ltd 有機電界発光素子

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2734464B2 (ja) 1990-02-28 1998-03-30 出光興産株式会社 エレクトロルミネッセンス素子及びその製造方法
JP2776040B2 (ja) * 1990-04-27 1998-07-16 凸版印刷株式会社 有機薄膜el素子
US5703436A (en) 1994-12-13 1997-12-30 The Trustees Of Princeton University Transparent contacts for organic devices
US6358631B1 (en) * 1994-12-13 2002-03-19 The Trustees Of Princeton University Mixed vapor deposited films for electroluminescent devices
US5707745A (en) 1994-12-13 1998-01-13 The Trustees Of Princeton University Multicolor organic light emitting devices
US5550066A (en) * 1994-12-14 1996-08-27 Eastman Kodak Company Method of fabricating a TFT-EL pixel
US6037712A (en) * 1996-06-10 2000-03-14 Tdk Corporation Organic electroluminescence display device and producing method thereof
US6011352A (en) * 1996-11-27 2000-01-04 Add-Vision, Inc. Flat fluorescent lamp
US6060728A (en) * 1998-01-12 2000-05-09 Fed Corporation Organic light emitting device structure and process
US6106352A (en) * 1998-03-18 2000-08-22 Sanyo Electric Co., Ltd. Method for fabrication of organic electroluminescent device
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3707290B2 (ja) * 1999-04-06 2005-10-19 富士電機ホールディングス株式会社 有機エレクトロルミネッセンスディスプレイパネルおよびその製造方法
US6265319B1 (en) * 1999-09-01 2001-07-24 Taiwan Semiconductor Manufacturing Company Dual damascene method employing spin-on polymer (SOP) etch stop layer
JP2001110566A (ja) 1999-10-04 2001-04-20 Sanyo Electric Co Ltd El表示装置の製造方法
JP2001148291A (ja) * 1999-11-19 2001-05-29 Sony Corp 表示装置及びその製造方法
GB9928014D0 (en) 1999-11-26 2000-01-26 Cambridge Display Tech Ltd Method of producing an organic light-emissive device
CA2291302A1 (en) 1999-11-30 2001-05-30 National Research Council Of Canada An inorganic separator stack to micro-pattern organic layers
JP2002008859A (ja) 2000-06-16 2002-01-11 Sony Corp パターン形成装置、パターン形成方法、有機電界発光素子ディスプレイの製造装置及び製造方法
US6867539B1 (en) * 2000-07-12 2005-03-15 3M Innovative Properties Company Encapsulated organic electronic devices and method for making same
US6626721B1 (en) * 2000-09-22 2003-09-30 Eastman Kodak Company Organic electroluminescent device with supplemental cathode bus conductor
US6617186B2 (en) * 2000-09-25 2003-09-09 Dai Nippon Printing Co., Ltd. Method for producing electroluminescent element
TW474115B (en) * 2000-11-07 2002-01-21 Helix Technology Inc Manufacturing method of organic light emitting diode
DE20106283U1 (de) 2001-04-10 2001-07-19 Prec Instr Dev Ct Nat Science Thermische Vakuum-Aufdampf-Anlage für organische Elektrolumineszenzdioden
DE10133684A1 (de) 2001-07-11 2003-02-13 Osram Opto Semiconductors Gmbh Organisches, farbiges, elektrolumineszierendes Display und dessen Herstellung
JP4545385B2 (ja) * 2002-03-26 2010-09-15 株式会社半導体エネルギー研究所 発光装置の作製方法
US6811897B2 (en) * 2002-03-29 2004-11-02 Kabushiki Kaisha Toshiba Ink for forming a hole injection layer of organic EL display devices and manufacturing method thereof, organic EL display devices, and manufacturing method of the same
US6743524B2 (en) * 2002-05-23 2004-06-01 General Electric Company Barrier layer for an article and method of making said barrier layer by expanding thermal plasma
JP2004241165A (ja) * 2003-02-04 2004-08-26 Tohoku Pioneer Corp 発光表示装置の形成方法、成膜用マスク及び発光表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235890A (ja) * 1999-02-16 2000-08-29 Idemitsu Kosan Co Ltd エレクトロルミネッセンス表示装置
JP2000243558A (ja) * 1999-02-16 2000-09-08 Tohoku Pioneer Corp 発光ディスプレイパネル及びその製造方法
JP2003152299A (ja) * 2001-07-10 2003-05-23 Canon Inc 配線接続構造及びその製造方法
JP2003178880A (ja) * 2001-12-13 2003-06-27 Nippon Seiki Co Ltd 有機電界発光素子

Also Published As

Publication number Publication date
CN100505255C (zh) 2009-06-24
JP2006528413A (ja) 2006-12-14
US7002292B2 (en) 2006-02-21
US20050017628A1 (en) 2005-01-27
EP1647055A1 (en) 2006-04-19
KR20060056339A (ko) 2006-05-24
WO2005010991A1 (en) 2005-02-03
CN1816912A (zh) 2006-08-09
TW200509746A (en) 2005-03-01
TWI353194B (en) 2011-11-21

Similar Documents

Publication Publication Date Title
US6953705B2 (en) Process for removing an organic layer during fabrication of an organic electronic device
KR101218850B1 (ko) 유기 전자 소자
KR101290497B1 (ko) 유기 전자 소자용 재료의 퇴적을 위한 테이퍼형 마스크
KR101314421B1 (ko) 제1 워크피스, 제2 워크피스, 및 상기 제1 및 제2워크피스들에 실질적으로 직접 접합된 도전성 부재를포함하는 전자 장치
JP3979395B2 (ja) 有機エレクトロルミネッセンス装置の製造方法、有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置用基板、及び電子機器
KR20070093137A (ko) 전극을 기판 내의 다른 전도성 부재에 연결시키는 전도성부재를 포함하는 전자 장치 및 이 전자 장치를 형성하는프로세스
KR20070094814A (ko) 전자 장치 및 이를 형성하는 프로세스
KR101240776B1 (ko) 코팅된 기판 및 그의 제조 방법
TW507470B (en) Method of producing an organic light-emissive device
KR20220129601A (ko) 미러를 갖는 oled(organic light-emitting diode) 디스플레이 디바이스들 및 이를 제조하기 위한 방법
US20070181944A1 (en) Electronic device including space-apart radiation regions and a process for forming the same
WO2012111595A1 (ja) 有機エレクトロルミネッセンス装置とその製造方法
JP2001338771A (ja) 有機エレクトロルミネッセンス素子およびその製造方法
JP4634379B2 (ja) 有機電子デバイス製造の際の有機層の除去方法およびその方法によって形成される有機電子デバイス
JP2008071608A (ja) 有機エレクトロルミネッセンス素子の製造方法
JP4539679B2 (ja) 有機エレクトロルミネッセンス装置の製造方法
KR20060093205A (ko) 드라이 에칭을 이용한 유기 발광소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee