KR101211732B1 - 방열성이 우수한 연성 회로 기판 - Google Patents

방열성이 우수한 연성 회로 기판 Download PDF

Info

Publication number
KR101211732B1
KR101211732B1 KR1020060096738A KR20060096738A KR101211732B1 KR 101211732 B1 KR101211732 B1 KR 101211732B1 KR 1020060096738 A KR1020060096738 A KR 1020060096738A KR 20060096738 A KR20060096738 A KR 20060096738A KR 101211732 B1 KR101211732 B1 KR 101211732B1
Authority
KR
South Korea
Prior art keywords
circuit board
flexible circuit
heat dissipation
semiconductor integrated
integrated circuit
Prior art date
Application number
KR1020060096738A
Other languages
English (en)
Other versions
KR20080030397A (ko
Inventor
소현주
성기범
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020060096738A priority Critical patent/KR101211732B1/ko
Publication of KR20080030397A publication Critical patent/KR20080030397A/ko
Application granted granted Critical
Publication of KR101211732B1 publication Critical patent/KR101211732B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

방열성이 우수한 연성 회로 기판이 개시된다.
본 발명은 폴리이미드(polyimide)필름층;
상기 폴리이미드필름층의 상부에는 반도체 집적회로의 범프와 대응되는 복수개의 내부리드를 가진 반도체회로탑재부와 상기 내부리드에서 연장되어 상기 폴리이미드필름의 일단부와 타단부중 적어도 하나에 마련되는 복수개의 외부리드를 구비하는 금속성 도전체; 및
상기 금속성 도전체의 상부에 적층되고 소정 개구부를 가지는 솔더레지스트층;을 구비하는 것을 특징으로 하는 방열성이 우수한 연성 회로 기판으로서, 반도체 집적회로에서 발생하는 과도한 열을 효과적으로 방출시켜서 상기 반도체 집적회로의 전기적 신뢰도를 향상시키는 특징이 있다.

Description

방열성이 우수한 연성 회로 기판{Flexible Printed Circuit Board with excellent radiant heat property}
도 1은 종래의 연성 회로 기판을 나타내는 도면으로서, (a) 평면도이고, (b)는 도 1a의 A-B선을 따라 절취한 단면도이다.
도 2는 본 발명의 바람직한 일실시예에 따른 연성 회로 기판의 평면도(a)와 X-Y선을 따라 절취한 단면도(b)이다
도 3은 본 발명의 다른 실시예에 따르는 연성 회로 기판의 평면도(a)와 X'-Y'선을 따라 절취한 단면도(b)이다.
도 4는 본 발명의 다른 실시예에 따르는 연성 회로 기판의 평면도(a)와 α- β선을 따라 절취한 단면도(b)이다.
도 5는 본 발명의 다른 실시예에 따르는 방열부재를 구비한 연성 회로 기판의 단면도이다.
도 6은 본 발명의 다른 실시예에 따르는 강제방열부재를 구비한 연성 회로 기판의 단면도이다
본 발명은 방열성이 우수한 연성 회로 기판에 관한 것으로서, 더욱 상세하게는 반도체 집적회로에서 발생하는 과도한 열을 효과적으로 방출시켜서 상기 반도체 집적회로의 전기적 신뢰도를 향상시키는 방열성이 우수한 연성 회로 기판에 관한 것이다.
최근 디스플레이(Display) 시장 규모가 국내는 물론 유수 국가에서 기하급수적으로 증대하고 있다. 디스플레이 시장은 디스플레이 장치를 중심으로 형성되는 시장을 의미하는데, 상기 디스플레이 장치라 함은 플라즈마 디스플레이 패널(Plasma Display Panel:PDP), 전계 방출 디스플레이(Field Emission Display:FED), 진공 형광 표시 장치(Vacuum Fluorescent Display:VFD), 유기 발광 다이오드(Organic Light Emitting Diode:OLED)등이 있고, 액체와 고체의 중간상태인 액정의 전기적 성질을 표시장치에 응용한 디스플레이(Display)로서 액정이 셔터(Shutter)의 역할을 하여 전압의 스위칭에 따라 빛을 투과 또는 차단하는 원리를 이용하여 정보를 표시하는 액정표시장치(Liquid Crystal Display:LCD)가 있다.
이러한 디스플레이 장치는 화상을 표시하는 화면표시부와 전기적 신호를 처리하여 상기 화면표시부로 화상을 전송하는 전기회로부로 나누어 볼 수 있다.
예를 들면, 피디피 장치는 전면에 화면표시부에 해당하는 플라즈마 디스플레이 패널(Plasma Display Panel:PDP)을 위치시키고, 그 후면에 다수의 구동회로 기판을 탑재하는 섀시 베이스를 배치하여, PDP와 섀시 베이스의 전, 후방에 각각 프런트 캐비넷(front cabinet)과 백 커버(back cover)를 두어 PDP 패널과 섀시 베이스의 외각 부분을 고정하는 장치이다.
이러한 PDP에서는 상기 피디피 패널에 있는 RGB 픽셀에 발광을 유도하는 전극에 연결 부재를 통해 해당 구동회로와 전기적으로 연결되는데, 상기 연결 부재는 통상적으로 연성 회로 기판(Flexible Printed Circuit Board)에 반도체 집적회로(Integrated Circuit:IC)가 실장된 형태로 이루어진다.
상기 연성 회로 기판과 반도체 집적 회로를 이용한 전압 인가 구조는 인쇄 회로 기판(Printed Circuit Board:PCB)의 유무에 따라 크게 칩 온 보드(Chip On Board:COB)와 연성 회로 기판(Flexible Printed Circuits Board:FPCB)으로 나누어 진다. 이 중 칩 온 보드는 반도체 집적 회로가 인쇄 회로 기판상에 실장 된 것을 말하고, 연성 회로 기판은 인쇄 회로 기판 상이 아닌 연성 회로 기판을 구성하는 폴리이미드(PopyImide:PI)와 같은 고분자 필름상에 반도체 집적회로가 직접 실장 된 것을 말하는 것인데, 최근 회로 구조가 복잡해 짐에 따라 FPCB가 COB와는 달리 미세한 패턴을 가지는 피치에 대응 가능하고, 회로의 불량 발생시 기판 전체를 바꾸지 않고 해당되는 불량 부분만 교환하는 등 대응이 용이하므로 널리 사용되고 있는 추세에 있다.
한편, 테이프 캐리어 패키지(Tape Carrier Package:TCP) 역시 FPCB와 같이 PI 필름을 쓰지만 FPCB가 피치(Pitch)가 좁은 고정세에 우수하므로 LCD용 드라이버 집적 회로의 경우 TCP보다 널리 사용되고 있는 추세에 있다.
이러한 연성 회로 기판에 대한 종래기술을 도 1을 통하여 살펴본다.
도 1은 종래의 연성 회로 기판을 나타내는 도면으로서, (a)는 평면도이고, (b)는 도 1a의 A-B선을 따라 절취한 단면도이다.
도 1을 참조하면, 종래의 연성 회로 기판(100)은 폴리이미드필름층(110), 그 상부에 소정의 패터닝(patterning)된 금속성 도전체(120) 및 솔더레지스트층(130)이 순차적으로 적층되어 있다.
또한, 반도체회로탑재부에는 소정 반도체 집적회로가 탑재된다. 상기 반도체 회로탑재되는 반도체 집적회로의 범프(미도시)와 상기 금속성 도전체(120)는 열압착에 의하여 전기적으로 통전될 수 있다.
한편, 도 1에서 솔더레지스트층(SolderResist Layer:SR Layer)(130)을 볼 수 있는데, 상기 솔더레지스트층은 금속성 도전체의 산화, 부식을 방지하는 역할을 한다. 그러나, 상기 솔더레지스트층으로 사용되는 재료는 통상 아크릴계 수지를 이용하는데, 상기 반도체 집적회로에서 발생된 과도한 열은 차단하는 효과도 아울러 가지게 되므로 반도체 집적회로 소자상에서 발생되는 열을 효과적으로 방출하지 못하게 되므로, 상기 반도체 집적회로의 전기적 신뢰도가 떨어지게 된다.
더욱이, 이러한 연성 회로 기판이 특히 싱글 스캔(single scan)방식으로 구동하는 고화질급 PDP 장치에 장착되어 전압을 인가하는 경우에는, 듀얼스캔(dual scan)방식에 의한 것보다 4배 정도의 더 많은 열이 발생하게 되는 문제가 있어서, 이에 대한민국등록특허공보 제529101호에서는 연성 회로 기판과 같은 연결 부재로부터 발생되는 열을 별도의 냉각 장치를 구비하여 과도한 열을 방출하고 있는 기술을 개시하고 있으나, 이에 의할 때 최근 디스플레이 장치의 중요한 트렌드(trend)인 슬림화에 반하는 부피가 큰 문제가 생기고, 조립공정 수가 증가하는 단점이 있다.
또한, 상기 액정표시장치는 컴퓨터용 모니터, 노트북 모니터, 산업 기계 조정판 등으로 사용될 뿐만 아니라, 최근에는 대형화의 기술적 한계로 받아들이던 100인치급 TV가 시장에 나타나는 등 디스플레이 시장에서 관심을 끌고 있다.
이러한 액정표시장치는 시야각이 넓고 콘트라스트(Contrast)가 우수할 뿐만 아니라 응답속도가 빠르다는 장점도 아울러 가지고 있다.
그러나, 대형 액정표시장치로서 영상을 표현하는데 있어서 중요한 특성 중 하나인 동영상 응답속도가 약 5 밀리세크(ms)가 되기 위해서는 대형 액정표시장치의 구동전압이 현재에 비하여 상승되어야 한다. 이러한 구동전압의 상승과 응답속도의 고속화에 의한 동영상 프레임 레이트(frame rate)의 증가에 따라 구동반도체 집적회로에 과도한 열이 발생한다. 이러한 과도한 열은 상기 구동반도체 집적회로에 열 부하를 주게 되어 집적회로 자체의 동작특성에 신뢰성을 감소시키는 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는 반도체 집적회로에서 발생하는 과도한 열을 효과적으로 방출시켜서 상기 반도체 집적회로의 전기적 신뢰도를 향상시키는 방열성이 우수한 연성 회로 기판을 제공하는 것이다.
본 발명은 상기 기술적 과제를 달성하기 위하여,
폴리이미드(polyimide)필름층;
상기 폴리이미드필름층의 상부에는 반도체 집적회로의 범프와 대응되는 복수 개의 내부리드를 가진 반도체회로탑재부와 상기 내부리드에서 연장되어 상기 폴리이미드필름의 일단부와 타단부중 적어도 하나에 마련되는 복수개의 외부리드를 구비하는 금속성 도전체; 및
상기 금속성 도전체의 상부에 적층되고 소정 개구부를 가지는 솔더레지스트층;을 구비하는 것을 특징으로 하는 방열성이 우수한 연성 회로 기판을 제공한다.
또한, 본 발명의 바람직한 일실시예에 의하면, 상기 소정 개구부는 상기 반도체 집적회로의 더미핀(dummy pin)과 그라운드핀(ground pin)에 대응되는 복수개의 내부리드에서 연장되는 복수개의 외부리드로 이루어진 금속성 도전체의 상부에 형성는 것일 수 있다.
아울러, 상기 개구부에는 열 전도성이 공기보다 큰 금속으로 이루어진 흡열부재가 배치될 수 있다.
또한, 상기 솔더레지스트층의 상부에는 열전도성이 공기보다 큰 금속으로 이루어진 흡열부재가 배치될 수 있다.
여기서, 상기 흡열부재는 상기 솔더레지스트층의 일부에 배치될 수 있다.
또한, 상기 폴리이미드필름층의 하부에 외부로 열의 방출을 수행하는 방열부재가 배치될 수 있다.
아울러, 상기 폴리이미드필름층의 하부, 상부 또는 측단부에 외부로 열의 방출을 강제로 수행하는 강제방열부재가 배치될 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 상세히 설명하기로 한다.
그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형할 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공된다. 또한 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장된 것이므로 이에 한정되는 것은 아니라고 할 것이다.
도 2는 본 발명의 바람직한 일실시예에 따른 연성 회로 기판의 평면도(a)와 단면도(b)이다. 도 2를 참조하면, 본 발명에 따르는 연성 회로 기판(200)은 폴리이미드필름층(210)이 구비되고, 그 상부에는 소정의 패터닝(patterning)된 금속성 도전체(220)가 적층되어 있으며, 상기 금속성 도전체의 상부에는 솔더레지스트층이 적층되어 있다.
상기 솔더레지스트층(230)은 반도체회로탑재부(240)의 외곽 전체에 적층되어 있는데, 이러한 솔더레지스트층은 전술한 바와 같이, 금속성 도전체의 부식 및 산화를 방지하기 위하여 마련된다. 상기 반도체회로탑재부에는 반도체 집적회로가 실장된다. 상기 반도체 집적회로는 다양한 디스플레이장치의 특성에 따라 구동능력을 가지도록 설계되는 반도체소자이다. 상기 반도체 집적회로는 상기 금속성 도전체(220)와 전기적, 물리적 접착되는 범프를 구비하고 있는데, 상기 범프는 금(Au)으로 형성할 수 있다. 도면에서 도시하지는 않았지만, 상기 범프에 대응되는 위치에는 상기 금속성 도전체(220)의 범프를 향한 단부에 복수개의 내부리드가 구비되어 있어서 상기 범프와 열압착에 의하여 부착될 수 있다.
상세하게는, 상기 금속성 도전체(220)는 세 부분으로 구분할 수 있는데, 상기 범프를 향한 일단부에 형성되는 복수개의 내부리드, 상기 내부리드가 형성된 폴리이미드필름층의 타단부에 형성된 복수개의 외부리드 및 상기 내부리드와 외부리드가 통전가능하도록 연장되어 있는 배선부로 구비된다. 여기서, 상기 외부리드는 반도체 집적회로와 전기적 신호의 입출력을 할 수 있는 여타의 전기소자, 예를 들면 인쇄회로기판(PCB)과 연결된다. 아울러, 상기 금속성 도전체의 외부리드는 폴리이미드필름층의 일단부와 타단부 중 적어도 하나에까지 연장되어 구비되는데, 반도체 집적회로의 구동회로 설계에 따라 디스플레이장치에 다양한 형태로 부착될 수 있다.
또한, 상기 금속성 도전체(220)는 통전가능한 금속성 재질로 통상 사용하는 것인 한 특별히 제한할 것은 아니나, 통상 구리(Cu)와 그 표면에 주석(Sn)을 도금하여 사용한다. 이러한 금속성 도전체와 상기 범프를 열압착하여, 양자의 접착계면에서 금과 주석이 녹으면서 합금의 형태로 용출되어 전기적, 물리적 접착이 이루어진다.
상기 솔더레지스트층(230)은 반도체 집적회로의 범프와 금속성 도전체가 열압착에 의하여 부착하는 공정에서 공정 오차가 허용하는 범위에서 고려되어 적층되는데, 통상 상기 범프가 금속성 도전체에 부착하는 영역에는 솔더레지스트층이 연장되지 않도록 적층된다.
또한, 상기 솔더레지스트층(230)의 일부에는 소정 개구부(231)을 구비한다. 상기 개구부(231)는 반도체 집적회로의 더미핀(dummy pin)과 그라운드핀(ground pin)에 대응되는 금속성 도전체의 상부에 형성된다. 즉, 상기 반도체 집적회로의 더미핀(dummy pin)과 그라운드핀(ground pin)에 대응되는 복수개의 내부리드, 상기 내부리드가 형성된 폴리이미드필름층의 타단부에 형성된 복수개의 외부리드 및 상기 내부리드와 외부리드가 통전가능하도록 연장되는 배선부의 상부에 형성되는 것이다.
상기 개구부(231)는 반도체 집적회로에서 발생되는 과도한 열을 효과적으로 외부로 방출하는데, 상기 솔더레지스트층(230)으로 사용되는 재질은 통상 아크릴계 수지(acrylic resin)를 사용하는데, 상기 아크릴계 수지는 반도체 집적회로에서 발생된 열을 외부로 방출하는 열전도성이 낮다. 통상 솔더레지스트층(230)을 적층한 구조와 적층하지 아니한 구조를 비교하면, 적층한 구조가 약 5℃ 정도의 열을 차단한다.
상기 솔더레지스트층(230)이 이러한 열 차단효과에 의하여 반도체 집적회로에서 발생되는 열을 효과적으로 방출하지 못함에도 불구하고, 전술한 바와 같이 금속성 도전체의 부식 및 산화방지의 필요에 의하여 사용하고 있다.
도 3은 본 발명의 다른 실시예에 따르는 연성 회로 기판(300)의 평면도(a)와 X'-Y'선을 따라 절취한 단면도(b)이다. 도 3을 참조하면, 폴리이미드필름층(310)의 상부에 금속성 도전체(320)가 형성되어 있고, 상기 금속성 도전체의 상부에는 소정 개구부를 구비한 솔더레지스트층(330)이 적층되어 있다. 상기 개구부에는 열전도성이 공기보다 큰 금속재인 흡열부재(350)가 배치되어 있음을 볼 수 있다. 상기 흡열부재는 외부의 공기보다 열 전도성이 큰 것인 한 특별하게 한정할 것은 아니나, 가 격이 저렴한 구리(Cu)를 사용하는 것이 바람직하다. 상기 개구부에 금속재를 사용하는 경우에 인접한 금속성 도전체간에 전기적 단락이 발생된다. 따라서, 전기적 단락이 문제되지 않고 반도체 집적회로의 회로구동과는 무관한 더미핀(dummy pin)과 그라운드 핀(ground pin)에 대응되는 금속성 도전체의 상부에만 개구부를 형성한다.
도 4는 본 발명의 다른 실시예에 따르는 연성 회로 기판(400)의 평면도(a)와 α- β선을 따라 절취한 단면도(b)이다. 도 4를 참조하면, 본 발명에 따르는 연성 회로 기판(400)은 폴리이미드필름층(410), 그 상부에 금속성 도전체(420)가 적층되고, 상기 금속성 도전체(420)의 상부에는 개구부를 구비한 솔더레지스트층(430)이 형성되어 있음을 볼 수 있다.
또한, 상기 솔더레지스트층의 상부에는 흡열부재(450)가 적층되어 있는데, 상기 흡열부재는 전술한 바와 같이 솔더레지스트층의 개구부에 형성된 것뿐만 아니라, 솔더레지스트층의 상부에도 형성되어 있음을 알 수 있다. 흡열부재는 솔더레지스트층의 일부 영역에만 적층되거나 솔더레지스트층의 개구부가 형성된 영역을 포함하는 범위에서 형성될 수 있다. 상기 개구부와 그 이외의 다른 영역에 형성되는 흡열부재는 동일한 금속재이어도 무방하다. 예를 들면, 개구부가 형성된 솔더레지스트층이 있는 면을 증착면으로 하여 구리(Cu)를 타겟(target)으로 하여 스퍼터(sputter)에 의하여 구리를 흡열부재로 증착할 수 있다. 물론, 스퍼터 방법을 이용하는 경우에 증착하고자 하는 영역만이 개구된 증착용 마스크(mask)를 솔더레지스트층의 전면에 배치할 수 있음은 당연하다.
한편, 본 발명에 따르는 연성 회로 기판은 개구부가 형성된 솔더레지스트층을 구비하는 외에도 상기 연성 회로 기판에서 발생되는 과도한 열은 강제로 외부로 방출할 수 있는 강제방열수단을 더 구비할 수 있다. 이를 도 5 및 도 6을 통하여 설명한다.
도 5는 본 발명의 다른 실시예에 따르는 방열부재를 구비한 연성 회로 기판의 단면도이다. 도 5를 참조하면, 본 발명에 따르는 연성 회로 기판(500)은 폴리이미드필름층(510)과 그 상부에 형성된 금속성 도전체(520)와 그 상부에 솔더레지스트층(530)이 적층되어 있다. 또한, 상기 솔더레지스트층은 소정 개구부를 구비하고 있으며, 상기 솔더레지스트층의 상부에는 흡열부재(550)가 적층되어 있음을 알 수 있다.
여기서, 솔더레지스트층(530), 개구부, 흡열부재(550)에 관하여는 전술한 바와 동일하여 그 상세한 설명을 생략한다.
또한, 상기 폴리이미드필름층(510)의 하부에는 방열부재(560)가 배치되어 있다. 상기 방열부재는 반도체 집적회로에서 발생된 과도한 열을 연성 회로 기판(500) 자체에 의하여 방출하는 이외에, 열의 방출경로를 증가시켜 반도체 집적회로의 오작동을 방지하는 역할을 한다.
한편, 방열부재는 도 5에 도시된 바와 같은 형상뿐만 아니라, 복수의 요출부가 구비되어 패터닝된 형상을 가질 수 있다. 상기 방열부재가 패터닝된 형상을 가질 경우 공기와 접촉하는 표면적이 증가하므로, 표면적 증가에 따른 추가적인 방열효과를 가질 수 있다.
상기 방열부재의 재질은 당업계에서 통상 사용하는 것인 한 특별하게 한정할 것은 아니나, 열전도성이 우수한 금속재 또는 카본(Carbon)재 등 폭 넓게 사용할 수 있다.
도 6은 본 발명의 다른 실시예에 따르는 강제방열부재(670)를 구비한 연성 회로 기판의 단면도이다. 도 6을 참조하면, 본 발명에 따르는 연성 회로 기판(600)은 폴리이미드필름층(610), 금속성 도전체(620), 솔더레지스트층(630) 및 흡열부재(650)가 순차적으로 적층되고, 상기 솔더레지스트층에는 소정 개구부가 구비되어 있으며, 상기 폴리이미드필름층(610)의 하부에는 방열부재(660)가 구비되어 있다. 여기서, 상기 폴리이미드필름층(610), 금속성 도전체(620), 솔더레지스트층(630), 흡열부재(650), 개구부 및 방열부재(660)에 관하여는 상술한 바와 동일하여 상세한 설명은 생략한다.
또한, 상기 강제방열부재(670)는 연성 회로 기판에서 발생되는 과도한 열을 외부로 배출하는 수단을 의미한다. 예를 들면, 상기 폴리이미드필름층의 하부에 배기팬(fan)을 설치하고 구동시키면 반도체 집적회로에서 발생되는 과도한 열의 배기 속도가 증가되어 반도체 집적회로의 동작신뢰성이 높아진다. 한편, 강제방열부재(670)를 구비한 경우에는 방열부재(660)를 생략할 수 있다. 또한, 강제방열부재는 상기 폴리이미드필름층의 상부 또는 측면에 구비될 수 있다.
<실시예>
본 발명에 따른 연성 회로 기판의 열 방출 정도를 알아보기 위하여 전자 제품 냉각 전용 열해석 소프트웨어인 ICEPAK Ver. 4. 2를 이용하여 외부 온도가 50℃ 인 환경에서 200㎜×200㎜인 연성 회로 기판에 있어서 연성 회로 기판의 상부에 솔더레지스트(SR)층 및 흡열부재가 형성되는 패턴 변화 형태에 따라 연성 회로 기판의 온도를 측정하였다.
본 실시예에 적용되는 흡열부재는 구리(Cu)를 사용하였고, 구리로 이루어진 흡열부재의 열 전도도가 본 실시예에서 385(w/m-k)로 측정되었다.
한편, 본 발명에 따른 흡열부재가 형성되는 패턴 변화 형태에 따라 연성 회로 기판의 온도를 측정한 값은 하기의 표 1과 같다.
Figure 112006071868404-pat00001
상기 표 1을 참조하면, 구성 1에 따른 폴리이미드 필름의 상부 전체에 솔더레지스트(SR)층을 형성한 경우는 상기 도 1과 같은 형상을 가지며, 이 경우의 반도체 집적 회로 소자를 구동시 연성 회로 기판의 최고 온도는 97.61℃로 측정되었다.
그리고, 상기 도 2에 도시된 바와 같이 구성 2에 따른 개구부의 패턴 형상을 포함한 SR층을 형성한 경우, 즉, 반도체 집적회로의 더미핀(dummy pin)과 그라운드핀(ground pin)에 대응되는 금속성 도전체의 상부에 솔더레지스트층의 개구부를 형성한 경우, 반도체 집적 회로 소자를 구동시 연성 회로 기판의 최고 온도는 95.35℃로 구성 1과 비교하여 개구부 형성에 의한 2.26℃의 추가적인 방열 효과를 나타냄을 확인할 수 있었다.
한편, 상기 도 3에 도시된 바와 같이 구성 3에 따라 개구부에 구리(Cu)로 이루어진 흡열부재를 추가적으로 형성한 경우, 반도체 집적 회로 소자를 구동시 연성 회로 기판의 최고 온도는 90.26℃로 구성 1과는 7.35℃의 온도 차이를 나타내었고, 구성 2와 비교하여 상기 개구부에 형성된 흡열부재에 의해 5.09℃의 추가적인 방열 효과를 나타냄을 확인할 수 있었다.
또한, 상기 도 5에 도시된 바와 같이 구성 4에 따른 개구부를 포함한 SR층 상부 전체에 흡열부재를 형성한 경우, 연성 회로 기판의 최고 온도는 88.56℃로 구성 1과는 9.05℃의 온도 차이를 나타내었고, 구성 2와 비교하여 6.79℃의 온도 차이를 나타내었으며, 구성 3과 비교하여 솔더레지스트층 상부 전체에 흡열부재를 형성함으로써 1.7℃의 추가적인 방열효과를 나타냄을 확인할 수 있었다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사항에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명은, 반도체 집적회로에서 발생하는 과도한 열을 효과적으로 방출시켜서 상기 반도체 집적회로의 전기적 신뢰도를 향상시키는 효과가 있다.

Claims (7)

  1. 폴리이미드(polyimide)필름층;
    상기 폴리이미드필름층의 상부에는 반도체 집적회로의 범프와 대응되는 복수개의 내부리드를 가진 반도체회로탑재부와 상기 내부리드에서 연장되어 상기 폴리이미드필름의 일단부와 타단부중 적어도 하나에 마련되는 복수개의 외부리드를 구비하는 금속성 도전체; 및
    상기 금속성 도전체의 상부에 적층되고 소정 개구부를 가지는 솔더레지스트층;을 구비하며,
    상기 소정 개구부는 상기 반도체 집적회로의 더미핀(dummy pin)과 그라운드핀(ground pin)에 대응되는 복수개의 내부리드에서 연장되는 복수개의 외부리드로 이루어진 금속성 도전체의 상부에 형성되는 것을 특징으로 하는 방열성이 우수한 연성 회로 기판.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 개구부에는 열전도성이 공기보다 큰 금속으로 이루어진 흡열부재가 배치되는 것을 특징으로 하는 방열성이 우수한 연성 회로 기판.
  4. 제 1 항에 있어서,
    상기 솔더레지스트층의 상부에는 열전도성이 공기보다 큰 금속으로 이루어진 흡열부재가 배치되는 것을 특징으로 하는 방열성이 우수한 연성 회로 기판.
  5. 제 4 항에 있어서,
    상기 흡열부재는 상기 솔더레지스트층의 일부에 배치되는 것을 특징으로 하는 방열성이 우수한 연성 회로 기판.
  6. 제 1 항에 있어서,
    상기 폴리이미드필름층의 하부에 외부로 열의 방출을 수행하는 방열부재가 더 배치되는 것을 특징으로 하는 방열성이 우수한 연성 회로 기판.
  7. 제 1 항에 있어서,
    상기 폴리이미드필름층의 하부, 상부 또는 측단부 중 적어도 어느 하나의 단부에 외부로 열의 방출을 강제로 수행하는 강제방열부재가 더 배치되는 것을 특징으로 하는 방열성이 우수한 연성 회로 기판.
KR1020060096738A 2006-09-30 2006-09-30 방열성이 우수한 연성 회로 기판 KR101211732B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060096738A KR101211732B1 (ko) 2006-09-30 2006-09-30 방열성이 우수한 연성 회로 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060096738A KR101211732B1 (ko) 2006-09-30 2006-09-30 방열성이 우수한 연성 회로 기판

Publications (2)

Publication Number Publication Date
KR20080030397A KR20080030397A (ko) 2008-04-04
KR101211732B1 true KR101211732B1 (ko) 2012-12-12

Family

ID=39532534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060096738A KR101211732B1 (ko) 2006-09-30 2006-09-30 방열성이 우수한 연성 회로 기판

Country Status (1)

Country Link
KR (1) KR101211732B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018016829A1 (ko) * 2016-07-20 2018-01-25 스템코 주식회사 연성 회로 기판 및 그 제조 방법
US9949358B2 (en) 2015-12-02 2018-04-17 Samsung Display Co., Ltd. Circuit board and display device having the same
US10905009B2 (en) 2018-07-11 2021-01-26 Samsung Display Co., Ltd. Display module and display device including the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133897A (ja) 1998-10-27 2000-05-12 Matsushita Electric Ind Co Ltd 樹脂成形基板
JP2003078220A (ja) 2001-06-18 2003-03-14 Canon Inc 樹脂成形基板
JP2003188485A (ja) * 2001-12-14 2003-07-04 Seiko Instruments Inc 電子回路製品及び製造方法
JP2005166780A (ja) * 2003-12-01 2005-06-23 Nissan Motor Co Ltd フレキシブル回路基板および複合回路基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133897A (ja) 1998-10-27 2000-05-12 Matsushita Electric Ind Co Ltd 樹脂成形基板
JP2003078220A (ja) 2001-06-18 2003-03-14 Canon Inc 樹脂成形基板
JP2003188485A (ja) * 2001-12-14 2003-07-04 Seiko Instruments Inc 電子回路製品及び製造方法
JP2005166780A (ja) * 2003-12-01 2005-06-23 Nissan Motor Co Ltd フレキシブル回路基板および複合回路基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9949358B2 (en) 2015-12-02 2018-04-17 Samsung Display Co., Ltd. Circuit board and display device having the same
WO2018016829A1 (ko) * 2016-07-20 2018-01-25 스템코 주식회사 연성 회로 기판 및 그 제조 방법
US10905009B2 (en) 2018-07-11 2021-01-26 Samsung Display Co., Ltd. Display module and display device including the same

Also Published As

Publication number Publication date
KR20080030397A (ko) 2008-04-04

Similar Documents

Publication Publication Date Title
JP4686643B2 (ja) 半導体発光素子搭載用基板、バックライトシャーシ、表示装置、及び、テレビ受信装置
KR101263802B1 (ko) 방열성이 우수한 연성 회로 기판 및 이를 포함하는 칩 온필름
JP6082922B2 (ja) 表示装置
JP2008091714A (ja) 半導体装置
JP2008205142A (ja) Ｃｏｆ用配線基板とその製造方法、並びに半導体装置
JP2015082576A (ja) 電子装置、電子機器及び電子装置の製造方法
KR101450950B1 (ko) 드라이버 패키지
KR101211732B1 (ko) 방열성이 우수한 연성 회로 기판
US7943855B2 (en) Flexible printed circuit board and electronic component assembly
KR101396433B1 (ko) 연성 회로 기판, 이를 포함한 반도체 패키지 및 디스플레이 장치
US11197377B2 (en) Flexible circuit board and method for producing same
JP4455074B2 (ja) 電気光学装置
US20100265665A1 (en) Electronic device having a heat sink
JP2011101054A (ja) 半導体発光素子搭載用基板、バックライトシャーシ、表示装置、及び、テレビ受信装置
KR101369300B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
JP2006013230A (ja) フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、電子機器
KR20200141321A (ko) 방열 칩 온 필름 패키지
KR101427131B1 (ko) 영상표시장치용 연성인쇄회로
KR101040737B1 (ko) 연성 회로 기판, 패키지, 및 평판 표시 장치
US9591761B2 (en) Screen control module having greater anti-warp strength of a mobile electronic device and controller thereof
US20240107843A1 (en) Display module, method of manufacturing the same, and electronic device
US20230217757A1 (en) Display device and multi-panel display device
US20230044345A1 (en) Layout structure of flexible circuit board
US7939951B2 (en) Mounting substrate and electronic apparatus
KR100625975B1 (ko) 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151105

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171107

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191111

Year of fee payment: 8