KR101202110B1 - 발광 장치 - Google Patents

발광 장치 Download PDF

Info

Publication number
KR101202110B1
KR101202110B1 KR1020100088043A KR20100088043A KR101202110B1 KR 101202110 B1 KR101202110 B1 KR 101202110B1 KR 1020100088043 A KR1020100088043 A KR 1020100088043A KR 20100088043 A KR20100088043 A KR 20100088043A KR 101202110 B1 KR101202110 B1 KR 101202110B1
Authority
KR
South Korea
Prior art keywords
light
light emitting
layer
wavelength conversion
emitting device
Prior art date
Application number
KR1020100088043A
Other languages
English (en)
Other versions
KR20110073230A (ko
Inventor
도시끼 히꼬사까
다까히로 사또
이와오 미쯔이시
신야 누노우에
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20110073230A publication Critical patent/KR20110073230A/ko
Application granted granted Critical
Publication of KR101202110B1 publication Critical patent/KR101202110B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 실시 형태에 따르면, 제1 광을 방출하는 반도체 발광 소자, 실장 부재, 제1 파장 변환층, 제2 파장 변환층, 및 투광층을 구비한 발광 장치가 제공된다. 상기 제1 파장 변환층은 상기 소자와 상기 실장 부재의 사이에 설치되고, 상기 실장 부재에 접한다. 상기 제1 파장 변환층은 제1 광을 흡수해서 상기 제1 광의 파장보다 긴 파장을 갖는 제2 광을 방출한다. 상기 반도체 발광 소자는 제2 파장 변환층과 제1 파장 변환층 사이에 설치된다. 상기 제2 파장 변환층은 상기 제1 광을 흡수해서 상기 제1 광의 파장보다 긴 파장을 갖는 제3 광을 방출한다. 상기 투광층은 상기 소자와 상기 제2 파장 변환층의 사이에 설치된다. 상기 투광층은 상기 제1 광, 제2 광 및 제3 광에 대하여 투광성을 갖는다.

Description

발광 장치{LIGHT EMITTING DEVICE}
관련 출원의 상호 참조
본 출원은 선행 일본 특허 출원 제2009-290554호(2009년 12월 22일 출원)를 기초로 하여 우선권의 이익을 청구하고, 상기 특허의 전체 내용은 본 명세서에 참조로 포함된다.
본 명세서에 설명된 실시 형태는 일반적으로 발광 장치에 관한 것이다.
저소비 전력의 소형 발광 장치로서, 청색 LED와 같은 반도체 발광 소자와 형광체를 조합함으로써 백색광을 발하는 백색 LED 발광 장치가 개발되어 있다.
JP-A 2001-210874(공개)는 기판을 포함하고, 기판의 하면에 미리 형광체층을 설치한 LED 칩을 리드 프레임에 실장하고, LED 칩의 표면에 형광체를 도포하는 구성을 개시한다. 그러나, 이 구성에서는 효율의 향상이 불충분하다. 또한, LED 칩과 리드 프레임의 사이에 형광체층 및 다이 본드용 접착 재료가 있기 때문에 방열성이 나쁘고, 발열에 의해 발광 효율이 저하되고, 신뢰성이 바람직하지 않게 저하된다.
발광 장치의 고효율화에 대한 요구가 높아짐에도 불구하고, 종래 기술로는 고효율화가 불충분하다.
도 1은 발광 장치를 나타내는 모식적 단면도이다.
도 2는 발광 장치에 사용되는 반도체 발광 소자를 나타내는 모식적 단면도이다.
도 3은 발광 장치의 동작을 도시하는 모식도이다.
도 4는 비교예의 발광 장치를 나타내는 모식적 단면도이다.
도 5는 비교예의 발광 장치를 나타내는 모식적 단면도이다.
도 6은 비교예의 발광 장치를 나타내는 모식적 단면도이다.
도 7은 비교예의 발광 장치를 나타내는 모식적 단면도이다.
도 8은 발광 장치를 나타내는 모식적 단면도이다.
도 9는 발광 장치의 동작을 도시하는 모식도이다.
도 10a, 도 10b 및 도 10c는 발광 장치를 나타내는 모식적 단면도이다.
도 11a 및 도 11b는 발광 장치를 나타내는 모식적 단면도이다.
본 발명의 실시 형태에 따르면, 대체로 반도체 발광 소자, 실장 부재, 제1 파장 변환층, 제2 파장 변환층, 제1 투광층을 구비한 발광 장치가 제공된다. 상기 반도체 발광 소자는 제1 광을 방출한다. 상기 반도체 발광 소자는 실장 부재 상에 배치된다. 상기 제1 파장 변환층은 상기 반도체 발광 소자와 상기 실장 부재 사이에 설치되고, 상기 실장 부재에 접한다. 상기 제1 파장 변환층은 방출되는 제1 광을 흡수해서 상기 제1 광의 파장보다 긴 파장을 갖는 제2 광을 방출한다. 반도체 발광 소자는 제2 파장 변환층의 적어도 일부와 제1 파장 변환층 사이에 설치된다. 상기 제2 파장 변환층은 상기 제1 광을 흡수해서 상기 제1 광의 파장보다 긴 파장을 갖는 제3 광을 방출한다. 상기 제1 투광층은 상기 반도체 발광 소자와 상기 제2 파장 변환층 사이 및 상기 제1 파장 변환층과 상기 제2 파장 변환층 사이에 설치된다. 상기 제1 투광층은 상기 제1 광, 상기 제2 광 및 상기 제3 광에 대하여 투광성을 갖는다. 상기 제2 파장 변환층은 상기 제1 투광층에 의해 상기 제1 파장 변환층으로부터 이격되어 있다.
이하, 본 발명의 실시 형태에 대해서 도면을 참조하여 상세하게 설명한다.
도면은 모식적 또는 개념적인 것이며, 각 부분의 두께와 폭의 관계, 부분간의 크기의 비율 등은 반드시 현실의 것과 동일하다고는 할 수 없다. 또한, 동일한 부분을 나타낼 경우라도 도면에 따라 서로의 치수나 비율이 상이하게 나타내질 경우도 있다.
본원 명세서와 도면에 있어서, 상기 도면에 관해서 전술한 것과 마찬가지의 요소에는 동일한 부호를 부여하고, 상세한 설명은 적절히 생략한다.
(제1 실시 형태)
도 1은 본 발명의 제1 실시 형태에 관한 발광 장치의 구성을 예시하는 모식적 단면도이다.
도 2는 본 발명의 제1 실시 형태에 관한 발광 장치에 사용되는 반도체 발광 소자의 구성을 예시하는 모식적 단면도이다.
도 1에 나타낸 것 같이, 본 실시 형태에 관한 발광 장치(210)는 반도체 발광 소자(10), 실장 부재(20), 제1 파장 변환층(30), 제2 파장 변환층(80) 및 제1 투광층(60)을 구비한다.
반도체 발광 소자(10)는 실장 부재(20) 상에 배치된다. 제1 파장 변환층(30)은 반도체 발광 소자(10)와 실장 부재(20)의 사이에 설치되고, 실장 부재(20)에 접하고 있다. 제1 파장 변환층(30)은 반도체 발광 소자(10)로부터 방출되는 제1 광을 흡수해서 제1 광의 파장보다 긴 파장을 갖는 제2 광을 방출한다. 즉, 제2 광의 파장대는 제1 광의 파장대보다 길다. 예를 들어, 제2 광의 파장대의 가장 짧은 파장은 제1 광의 파장대의 가장 짧은 파장보다 길다. 예를 들어, 제2 광의 파장대의 가장 긴 파장은 제1 광의 파장대의 가장 긴 파장보다 길다. 예를 들어, 제2 광의 파장대의 가장 짧은 파장은 제1 광의 파장대의 가장 긴 파장보다 길다. 예를 들어, 제2 광의 피크 파장은 제1 광의 피크 파장보다 길다.
제2 파장 변환층(80)은 반도체 발광 소자(10)의 제1 파장 변환층(30)과 반대인 측에 설치되고, 제1 광을 흡수한다. 즉, 반도체 발광 소자(10)는 제2 파장 변환층(80)의 적어도 일부와 제1 파장 변환층(30) 사이에 설치된다. 제2 파장 변환층(80)은 제1 광의 파장보다 긴 파장을 갖는 제3 광을 방출한다. 즉, 제3 광의 파장대는 제1 광의 파장대보다 길다. 예를 들어, 제3 광의 파장대의 가장 짧은 파장은 제1 광의 파장대의 가장 짧은 파장보다 길다. 예를 들어, 제3 광의 파장대의 가장 긴 파장은 제1 광의 파장대의 가장 긴 파장보다 길다. 예를 들어, 제3 광의 파장대의 가장 짧은 파장은 제1 광의 파장대의 가장 긴 파장보다 길다. 예를 들어, 제3 광의 피크 파장은 제1 광의 피크 파장보다 길다. 제3 광은 제2 광과 실질적으로 동일한 파장 특성을 갖고 있어도 되고, 제2 광과 다른 파장 특성을 갖고 있어도 된다. 또한, 제2 파장 변환층(80)은 제2 광을 흡수하고, 이에 의해 제2 파장 변환층(80)으로부터 방출되는 제3 광은 제1 광 및 제2 광과 다른 파장 특성을 갖고 있어도 된다.
제1 투광층(60)은 반도체 발광 소자(10)와 제2 파장 변환층(80)의 사이에 설치되고, 제1 광, 제2 광 및 제3 광에 대하여 투광성을 갖는다.
도 2에 나타낸 것 같이, 반도체 발광 소자(10)는 기판(90) 위에 순차 적층된 버퍼층(101), n형 콘택트층(102), 발광층(103), p형 전자 블록층(104) 및 p형 콘택트층(105)을 포함하는 적층 구조체를 갖는다. 버퍼층(101)에는, 예를 들어 다결정 GaN이 사용되고, n형 콘택트층(102)에는, 예를 들어 Si가 도핑된 GaN이 사용된다. 발광층(103)은, 예를 들어 장벽층과 웰층이 교대로 복수 적층된 양자 웰 구조를 갖는다. 장벽층에는 예를 들어 GaN이 사용되고, 웰층에는 예를 들어 InGaN이 사용된다. p형 전자 블록층(104)에는, 예를 들어 Mg가 도핑된 AlGaN이 사용된다. p형 콘택트층(105)에는, 예를 들어 Mg가 도핑된 GaN이 사용된다.
본 구체예에서는, 반도체 발광 소자(10)의 적층 구조체에 있어서, n형 콘택트층(102)의 일부, 및 발광층(103), p형 전자 블록층(104) 및 p형 콘택트층(105)의 일부가 제거되어서, n형 콘택트층(102)의 일부가 노출되어 있다. 그리고, n형 콘택트층(102)에 접속된 n측 전극(108)과, p형 콘택트층(105)에 접속된 p측 전극(107)이 더 설치되어 있다. 즉, 반도체 발광 소자(10)의 p형 반도체층(p형 콘택트층(105)) 측의 제1 주면(10a)에, p형 반도체층(p형 콘택트층(105))에 접해서 p측 전극(107)이 설치되어 있다. 반도체 발광 소자(10)의 n형 반도체층(n형 콘택트층(102)) 측의 제2 주면(10b)이, 실장 부재(20)에 대향하는 측의 면이 된다.
반도체 발광 소자(10)의 각 반도체층은 질화물계 반도체를 포함할 수 있다. 즉, 반도체 발광 소자(10)에는, 예를 들어 청색 발광 다이오드(LED), 청자색 LED, 자색 LED 및 자외 LED 등이 사용된다. 단, 본 발명의 실시 형태는 이에 한정되지 않는다. 임의의 반도체 발광 소자(10)가 사용될 수 있다.
본 구체예에서는, 도 1에 나타낸 것 같이, 실장 부재(20)에는 p측 기판 전극(107e) 및 n측 기판 전극(108e)이 설치된다. p측 기판 전극(107e) 및 n측 기판 전극(108e)는 각각 p측 배선(107w) 및 n측 배선(108w)을 통해 반도체 발광 소자(10)의 p측 전극(107) 및 n측 전극(108)에 접속되어 있다. 단, 상기는 일례이며, 본 발명의 실시 형태는 이에 한정되지 않는다. 반도체 발광 소자(10) 및 실장 부재(20)의 배치나 전기적 접속의 형태는 다양한 변형이 가능하다.
본 구체예에서는, 실장 부재(20)는 반도체 발광 소자(10)가 실장되는 컵 모양의 부재이지만, 실장 부재(20)는 반도체 발광 소자(10)가 실장되는 것이면 충분하다. 실장 부재(20)의 형상은 임의다. 실장 부재(20)에는 무기 재료 및 유기 재료 등의 임의의 재료를 사용할 수 있다.
실장 부재(20)의 반도체 발광 소자(10)의 측(제1 파장 변환층(30)의 측)의 면은 높은 반사율을 갖는 면일 수 있다. 예를 들어, 실장 부재(20)의 반도체 발광 소자(10) 측의 면, 즉 실장 부재(20)의 실장면(반도체 발광 소자(10)가 실장되는 면)에는 Ag 등의 반사막(도시 생략)이 설치되어 있다.
제1 파장 변환층(30)은 제1 광을 흡수해서 제2 광을 방출하는 제1 파장 변환 입자(31)와, 제1 파장 변환 입자(31)가 분산된 제1 수지(32)를 가질 수 있다.
제1 파장 변환 입자(31)에는, 예를 들어 형광체의 미립자나 질화물계 반도체의 미립자 등을 사용할 수 있다. 또한, 질화물계 반도체는 AlxGayIn1-x-yN(0≤x≤1, 0≤y≤1, x+y≤1)을 포함한다. 이러한 질화물계 반도체는 상기의 x 및 y의 값을 변화시킴으로써 방출되는 광의 파장을 변화시킬 수 있다. 상기의 질화물계 반도체에 있어서, III족 원소의 일부를 B 또는 Tl 등으로 치환할 수 있다. 또한, N의 일부는 P, As, Sb 또는 Bi 등으로 치환할 수 있다.
또한, 제1 파장 변환 입자(31)는 1종류의 재료에 한하지 않고, 2종류 이상의 재료를 포함할 수 있다.
제1 파장 변환층(30)의 제1 수지(32)로서는, 예를 들어 실리콘계의 수지 등이 사용된다.
제1 파장 변환층(30)은 반도체 발광 소자(10)와 실장 부재(20)를 접착시키는 접착 기능을 가질 수 있다. 즉, 제1 수지(32)로서 접착 기능을 갖는 재료를 사용할 수 있다. 이에 의해, 별도 접착제를 형성하지 않고, 반도체 발광 소자(10)를 실장 부재(20)에 고정할 수 있고, 별도로 설치되는 접착제에 기인하는 발광 효율의 저하를 억제하고, 공정이 간략화된다.
제2 파장 변환층(80)은 제1 광을 흡수해서 제3 광을 방출하는 제2 파장 변환 입자(도시 생략)와, 제2 파장 변환 입자가 분산된 제2 수지(도시 생략)를 가질 수 있다.
제2 파장 변환 입자는 1종류의 재료에 한하지 않고, 2종류 이상의 재료를 포함할 수 있다.
제2 파장 변환 입자에는, 예를 들어 형광체의 미립자나 질화물계 반도체의 미립자 등을 사용할 수 있다. 제2 파장 변환층(80)의 제2 수지로서는, 예를 들어 실리콘계의 수지 등이 사용된다.
제2 파장 변환층(80)에 의해 방출되는 제3 광의 발광 특성(예를 들어, 발광 파장)은 반도체 발광 소자(10)에 의해 방출되는 제1 광의 발광 특성(예를 들어, 발광 파장) 및 제1 파장 변환층(30)에 의해 방출되는 제2 광의 발광 특성(예를 들어, 발광 파장)에 기초하여 적절하게 설정된다.
제3 광의 파장은 제2 광의 파장 이하이다. 예를 들어, 제1 광이 청색광일 경우, 제2 광은 황색광일 수 있고, 제3 광도 황색광일 수 있다. 또한, 예를 들어 제1 광이 청색광일 경우, 제2 광은 적색광일 수 있고, 제3 광은 녹색광일 수 있다. 또한, 예를 들어 제1 광이 근자외광인 경우, 제2 광은 황색광일 수 있고, 제3 광은 청색 및 녹색광일 수 있다.
제1 투광층(60)에는 제1 광, 제2 광 및 제3 광에 대하여 투광성을 갖는 임의의 재료를 사용할 수 있다. 즉, 제1 투광층(60)은 반도체 발광 소자(10)의 발광 파장 근방 및 이것보다 장파장 영역에서 실질적으로 투명하다. 제1 투광층(60)에는, 예를 들어 실리콘계 수지 등의 임의의 유기 재료 등을 사용할 수 있다.
제1 투광층(60)으로서, 반도체 발광 소자(10)를 덮도록, 예를 들어 위로(실장 부재(20)로부터 반도체 발광 소자(10)를 향하는 방향을 따라) 볼록한 곡면 형상의 외면을 갖는 예를 들어 투명 수지층이 설치된다. 위로 볼록한 곡면의 단면의 곡선으로서는, 예를 들어 반원호 형상이나 포물선 형상 등, 임의의 형상의 곡선으로 할 수 있다.
본 구체예에서는, 제1 투광층(60)의 단부는 실장 부재(20)에 접하고 있다. 이와 같이, 제1 투광층(60)을, 반도체 발광 소자(10)를 덮도록 설치함으로써, 반도체 발광 소자(10)를 제1 투광층(60)에 의해 보호할 수 있고, 발광 장치(210)의 신뢰성이 향상된다. 단, 본 발명의 실시 형태는 이에 한정되지 않는다. 경우에 따라서는 제1 투광층(60)의 단부의 적어도 일부가 실장 부재(20)로부터 이격될 수 있다.
도 3은 본 발명의 제1 실시 형태에 관한 발광 장치의 동작을 예시하는 모식도다.
도 3에 나타낸 것 같이, 반도체 발광 소자(10)의 발광층(103)에 의해 방출된 제1 광(L1)의 일부는 p형 반도체층 측의 제1 주면(10a)(상면)을 향해 진행하고, 제1 투광층(60) 및 제2 파장 변환층(80)을 통과하고, 발광 장치(210)의 외부로 취출된다.
제1 주면(10a)을 향해 진행한 제1 광(L1)이 제1 투광층(60)을 통과해서 제2 파장 변환층(80)에 입사했을 때, 제2 파장 변환층(80)에 있어서 제1 광(L1)의 일부가 흡수되어, 제1 광(L1)보다 장파장의 파장 특성을 갖는 제3 광(L3)이 방출되고, 제3 광(L3)이 발광 장치(210)의 외부로 취출된다.
이때, 제3 광(L3)이 제2 파장 변환층(80)에 의해 방출되는 때에, 열이 제2 파장 변환층(80)에 발생하지만, 반도체 발광 소자(10)를 덮도록 제1 투광층(60)이 설치되고, 그 위에 제2 파장 변환층(80)이 설치된다. 따라서, 제2 파장 변환층(80)에 의해 발열해도, 제2 파장 변환층(80)과 반도체 발광 소자(10) 사이의 열전도가 억제되어, 반도체 발광 소자(10)의 온도의 상승을 억제할 수 있고, 반도체 발광 소자(10)의 발광 효율은 높은 값을 유지할 수 있다.
또한, 제1 광(L1)의 다른 일부는 n형 반도체층(n형 콘택트층(102)) 측의 제2 주면(10b)(하면)을 향해 진행하고, 제1 파장 변환층(30)에 입사한다. 제1 파장 변환층(30)에서는 제1 광(L1)이 흡수되어, 제1 광(L1)보다 장파장의 파장 특성을 갖는 제2 광(L2)이 방출된다.
제1 파장 변환층(30)을 설치하지 않는 경우에는, 반도체 발광 소자(10)로부터 실장 부재(20)의 측에 방출되는 제1 광(L1)이 실장 부재(20)에 의해 반사되어 반도체 발광 소자(10)의 내부에 복귀하고, 반도체 발광 소자(10)의 특히 발광층(103)에 의해 바람직하지 않게 재흡수되기 때문에, 효율이 저하한다.
반대로, 제1 파장 변환층(30)을 설치함으로써, 반도체 발광 소자(10)로부터 실장 부재(20)의 측에 방출되는 제1 광(L1)을, 제1 광(L1)보다 장파장의 제2 광(L2)으로 변환시킨다. 이에 의해, 제2 광(L2)이 실장 부재(20)에 의해 반사되어 반도체 발광 소자(10)의 내부에 복귀하고, 반도체 발광 소자(10)(특히, 발광층(103))에 입사했을 때에도, 제2 광(L2)은 제1 광(L1)보다 파장이 길기 때문에, 제2 광(L2)은 반도체 발광 소자(10)(특히, 발광층(103))로 재흡수되기 어렵다. 이로 인해, 제2 광(L2)은 반도체 발광 소자(10)로부터 외부로 출사하기 쉽고, 손실이 적다.
또한, 제1 파장 변환층(30)에 의해 제2 광(L2)이 방출될 경우에, 제1 파장 변환층(30)에서 발열한다. 이때, 제1 파장 변환층(30)은 실장 부재(20)에 접한다. 따라서, 제1 파장 변환층(30)의 열은 실장 부재(20)에 효율적으로 전도되어 방열된다. 이로 인해, 제1 파장 변환층(30)의 열에 의해 반도체 발광 소자(10)의 온도가 상승하는 것을 억제할 수 있고, 반도체 발광 소자(10)의 발광 효율은 높은 값을 유지할 수 있다.
그리고, 발광 장치(210)에 있어서는, 반도체 발광 소자(10)의 제2 주면(10b)의 측에 제1 파장 변환층(30)을 설치하고, 제1 주면(10a)의 측에 제2 파장 변환층(80)을 설치한다. 따라서, 제1 파장 변환층(30)과 제2 파장 변환층(80)의 사이의 거리가 이격된다. 따라서, 예를 들어 제2 파장 변환층(80)에 의해 방출된 제3 광(L3)이 제1 파장 변환층(30)에 입사해서 재흡수되는 것을 억제한다. 따라서, 발광 효율이 또한 향상된다. 　
이와 같이, 발광 장치(210)에 의하면, 발광 효율이 높은 발광 장치를 제공할 수 있다.
또한, 제3 광(L3)의 파장을 제2 광(L2)의 파장 이하로 함으로써 발광 효율이 향상된다. 즉, 제2 광(L2)의 파장이 제3 광(L3)의 파장보다 짧을 때는, 제2 광(L2)이 제2 파장 변환층(80)을 통과할 때에 제2 광(L2)이 제2 파장 변환층(80)에 의해 흡수되어, 효율이 저하될 수 있다. 그러나, 제3 광(L3)의 파장을 제2 광(L2)의 파장 이하로 함으로써, 제2 광(L2)이 제2 파장 변환층(80)으로 흡수되는 것이 억제되어, 효율이 향상된다.
(제1 비교예)
도 4는 제1 비교예의 발광 장치의 구성을 나타내는 모식적 단면도이다.
도 4에 나타낸 것 같이, 제1 비교예의 발광 장치(219a)에 있어서는 제1 투광층(60)이 설치되지 않고, 제2 파장 변환층(80)이 반도체 발광 소자(10) 위에 직접 설치되어 있다. 그리고, 실장 부재(20) 위에 실리콘계 투명 다이 본드 재료층(41)(다이 본드용 접착 재료)이 설치되고, 그 위에 제1 파장 변환층(30)이 설치되고, 또한 그 위에 반도체 발광 소자(10)가 설치된다. 이 구성은 JP-A 2001-210874(공개)에 기재되어 있는 구성에 상당한다.
제1 비교예의 발광 장치(219a)에 있어서는, 반도체 발광 소자(10) 위에 제2 파장 변환층(80)이 직접 설치되므로, 제2 파장 변환층(80)에 의해 발생하는 열에 의해, 반도체 발광 소자(10)의 온도가 상승한다. 또한, 제1 파장 변환층(30)과 실장 부재(20)의 사이에 실리콘계 투명 다이 본드 재료층(41)이 설치되기 때문에, 제2 파장 변환층(80)에 의해 발생하는 열이 실장 부재(20)에 전도되기 어렵고, 방열되기 어려워져, 이것에 의해서도 반도체 발광 소자(10)의 온도가 상승한다. 이와 같이, 제1 비교예의 발광 장치(219a)에 있어서는, 반도체 발광 소자(10)의 온도가 상승하고, 발광 효율은 저하한다.
(제2 비교예)
도 5는 제2 비교예의 발광 장치의 구성을 나타내는 모식적 단면도이다.
도 5에 나타낸 것 같이, 제2 비교예의 발광 장치(219b)에 있어서는, 본 실시 형태에 관한 발광 장치(210)의 실장 부재(20)과 제1 파장 변환층(30)의 사이에 실리콘계 투명 다이 본드 재료층(41)이 설치되어 있다.
제2 비교예의 발광 장치(219b)에 있어서는, 반도체 발광 소자(10) 위에 제1 투광층(60)이 설치되므로, 제2 파장 변환층(80)에 의해 발생하는 열의 영향이 저감되지만, 제1 파장 변환층(30)과 실장 부재(20)의 사이에는 실리콘계 투명 다이 본드 재료층(41)이 설치되어 있다. 따라서, 제2 파장 변환층(80)에 의해 발생하는 열이 실장 부재(20)을 통해서 방열되기 어렵고, 예상되는 바와 같이 반도체 발광 소자(10)의 온도가 상승한다. 이로 인해, 제2 비교예의 발광 장치(219b)에 있어서도, 반도체 발광 소자(10)의 온도가 상승하고, 발광 효율은 저하한다.
(제3 비교예)
도 6은 제3 비교예의 발광 장치의 구성을 나타내는 모식적 단면도이다.
도 6에 나타낸 것 같이, 제3 비교예의 발광 장치(219c)에 있어서는, 제1 파장 변환층(30)이 설치되지 않는 것이다. 그리고, 반도체 발광 소자(10)는 실리콘계 투명 다이 본드 재료층(41)에 의해 실장 부재(20)에 접착되어 있다. 그리고, 제1 투광층(60) 위에 제2 파장 변환층(80c)이 설치되어 있다.
제3 비교예의 발광 장치(219c)에 있어서는, 반도체 발광 소자(10) 위에 제1 투광층(60)이 설치된다. 따라서, 제2 파장 변환층(80c)에 의해 발생하는 열의 영향이 저감된다. 그러나, 제1 파장 변환층(30)이 설치되지 않기 때문에, 반도체 발광 소자(10)로부터 실장 부재(20)의 측에 방출되는 제1 광(L1)이 실장 부재(20)에 의해 반사되어 반도체 발광 소자(10)의 내부에 복귀하고, 반도체 발광 소자(10)의 특히 발광층(103)에 의해 재흡수되어, 효율이 저하한다.
(제4 비교예)
도 7은 제4 비교예의 발광 장치의 구성을 나타내는 모식적 단면도이다.
도 7에 나타낸 것 같이, 제4 비교예의 발광 장치(219d)에 있어서는, 반도체 발광 소자(10)와 실장 부재(20)의 사이에 제1 파장 변환층(30)이 설치되지 않고, 실리콘계 투명 다이 본드 재료층(41)이 설치되어 있다. 그리고, 제1 투광층(60)과 제2 파장 변환층(80)이 설치되어 있다. 그리고, 제1 투광층(60)의 내측에, 내측 파장 변환층(80d)이 설치되고, 내측 파장 변환층(80d)과 반도체 발광 소자(10)의 사이에 내측 투광층(60d)이 설치되어 있다.
이와 같은 구성의 발광 장치(219d)에 있어서는, 내측 파장 변환층(80d)은 제2 파장 변환층(80)에 근접해서 배치되어 있다. 이로 인해, 제2 파장 변환층(80)에 의해 방출된 제3 광(L3)이, 내측 파장 변환층(80d)에 의해 흡수되기 쉽다. 또한, 내측 파장 변환층(80d)은 반도체 발광 소자(10)로부터의 제1 광(L1)에 의해 직접 여기되므로 효율적으로 발광시킬 수 있지만, 외측의 제2 파장 변환층(80)은 반도체 발광 소자(10)로부터의 제1 광(L1)에 의해 직접 여기될 경우와, 내측 파장 변환층(80d)에 의해 반사 또는 산란된 제1 광(L1)에 의해 여기되는 경우가 있다. 따라서, 내측 파장 변환층(80d)에서의 반사 또는 산란에 의해 발생한 손실량만큼 제2 파장 변환층(80)에 있어서의 발광의 효율이 저하한다. 이로 인해, 발광 효율은 낮다.
그리고, 발광 장치(219d)의 경우, 제1 파장 변환층(30)이 설치되어 있지 않다. 따라서, 반도체 발광 소자(10)로부터 실장 부재(20)을 향해 출사하는 제1 광(L1)은 실장 부재(20)에 의해 반사되어, 반도체 발광 소자(10) 내에 다시 입사하고, 반도체 발광 소자(10)의 특히 발광층(103)에서의 재흡수에 의해 손실되어, 발광 효율이 저하한다.
이에 대해, 발광 장치(210)에 있어서는, 제1 파장 변환층(30)에 의해 제1 광(L1)을 제1 광(L1)보다 장파장의 제2 광(L2)으로 변환시킴으로써, 실장 부재(20)에 의해 반사되어 반도체 발광 소자(10)의 내부에 복귀되는 광이 반도체 발광 소자(10)의 발광층(103)에 의해 재흡수되어서 효율이 저감되는 것을 억제할 수 있다. 그리고, 제1 파장 변환층(30)이 실장 부재(20)에 접하고 있으므로 방열성이 높고, 열에 의한 효율의 저하를 억제할 수 있다.
또한, 제2 파장 변환층(80)과 반도체 발광 소자(10)의 사이에 제1 투광층(60)을 설치함으로써, 제2 파장 변환층(80)에 있어서의 파장 변환 동안에 발생하는 열에 의한 반도체 발광 소자(10)의 온도 상승을 억제하고, 반도체 발광 소자(10)의 온도 상승에 의한 발광 효율의 저하를 억제할 수 있다. 그리고, 반도체 발광 소자(10)의 하측에 제1 파장 변환층(30)을 배치하고, 상측에 제2 파장 변환층(80)을 배치함으로써 제1 파장 변환층(30)과 제2 파장 변환층(80)의 거리가 이격된다. 따라서, 예를 들어 제2 파장 변환층(80)에 의해 방출된 제3 광(L3)이 제1 파장 변환층(30)에 입사해서 재흡수되는 것을 억제할 수 있다. 따라서, 발광 효율이 향상된다.
또한, 제2 파장 변환층(80)과 반도체 발광 소자(10)의 사이에 제1 투광층(60)을 설치함으로써 제2 파장 변환층(80)의 막 두께의 조정이 용이하게 되고, 막 두께를 최적으로 조정함으로써 제2 광(L2)의 제2 파장 변환층(80)에서의 재흡수를 억제할 수 있다. 이에 의해, 발광 효율이 높은 발광 장치가 얻어진다.
제2 파장 변환층(80)의 단부는, 예를 들어 실장 부재(20)에 접하게 설치할 수 있다. 이에 의해, 제2 파장 변환층(80)에 의해 발생한 열을 실장 부재(20)에 효율적으로 전도시켜, 반도체 발광 소자(10)의 온도 상승을 추가로 저감하고, 반도체 발광 소자(10)의 발광 효율을 높이고, 발광 장치(210)의 효율을 더욱 향상시킬 수 있다.
그러나, 본 발명의 실시 형태는 이에 한정되지 않는다. 제2 파장 변환층(80)에 의한 발열이 적은 경우나, 반도체 발광 소자(10)의 온도가 상승하기 어려울 경우나, 반도체 발광 소자(10)의 온도가 상승해도 발광 효율이 저하하기 어려울 경우 등에 있어서는, 제2 파장 변환층(80)의 단부의 적어도 일부가 실장 부재(20)로부터 이격해서 있어도 된다.
제1 투광층(60)은 가스(공기 포함)를 포함하는 층을 포함할 수 있다. 이에 의해, 제2 파장 변환층(80)에 의해 발생한 열이 반도체 발광 소자(10)에 전도하기 어려워져, 효율이 향상된다. 제1 투광층(60)이 가스(공기 포함)의 층인 경우에는, 예를 들어 제2 파장 변환층(80)은 제2 파장 변환층(80) 자체로 형태가 유지될 수 있도록, 다이 등을 사용해서 성형되고, 성형된 제2 파장 변환층(80)이 반도체 발광 소자(10)를 덮도록 반도체 발광 소자(10) 위에 배치될 수 있다.
제1 파장 변환층(30) 및 제2 파장 변환층(80)과 같이 파장 변환층을 복수 설치함으로써, 발광 장치(210)에 의해 발광하는 광의 파장 특성을 제어하기 쉬워져, 연색성이 높은 원하는 발광의 실현이 보다 용이해진다.
이미 설명한 바와 같이, 본 실시 형태에 관한 발광 장치(210)에 있어서, 제3 광(L3)의 파장대는 제2 광(L2)의 파장대 이하인 것이 바람직하다. 예를 들어, 제3 광(L3)의 파장대의 가장 짧은 파장은 제2 광(L2)의 파장대의 가장 짧은 파장 이하이다. 예를 들어, 제3 광(L3)의 파장대의 가장 긴 파장은 제2 광(L2)의 파장대의 가장 긴 파장 이하이다. 예를 들어, 제3 광(L3)의 파장대의 가장 긴 파장은 제2 광(L2)의 파장대의 가장 짧은 파장 이하로 할 수 있다.
예를 들어, 반도체 발광 소자(10)로부터 방출되는 제1 광(L1)이 청색 영역에 발광 피크를 갖는 광일 경우에는, 제1 파장 변환층(30)은 황색 제2 광(L2)(예를 들어, 형광)을 방출하고, 제2 파장 변환층(80)도 황색 제3 광(L3)을 방출한다. 이에 의해, 발광 장치(210)는 백색광을 발광할 수 있다.
또한, 반도체 발광 소자(10)로부터 방출되는 제1 광(L1)이 청색 영역에 발광 피크를 갖는 광일 경우에는, 제1 파장 변환층(30)은 적색의 제2 광(L2)(예를 들어, 형광)을 방출하고, 제2 파장 변환층(80)은 녹색의 제3 광(L3)을 방출한다. 이에 의해, 발광 장치(210)는 적색, 녹색 및 청색의 3색 광을 방출하고, 백색광을 발광할 수 있다.
따라서, 반도체 발광 소자(10)로부터 방출되는 제1 광(L1)이 근자외 영역에 발광 피크를 갖는 광일 경우에는, 제1 파장 변환층(30)은 적색의 제2 광(L2)(예를 들어, 형광)을 방출하고, 제2 파장 변환층(80)은 녹색 및 청색의 제3 광(L3)을 방출한다. 이에 의해, 발광 장치(210)는 적색, 녹색 및 청색의 3색 광을 방출하고, 백색광을 발광할 수 있다.
이와 같이, 예를 들어 제1 파장 변환층(30)의 제1 파장 변환 입자(31)로서 황색 형광체를 사용하고, 제2 파장 변환층(80)에도 황색 형광체를 사용할 수 있다. 또한, 예를 들어 제1 파장 변환층(30)의 제1 파장 변환 입자(31)로서 적색 형광체를 사용하고, 제2 파장 변환층(80)의 제2 파장 변환 입자로서 녹색 형광체를 사용할 수 있다. 또한, 제1 파장 변환층(30)의 제1 파장 변환 입자(31)로서 적색 형광체를 사용하고, 제2 파장 변환층(80)의 제2 파장 변환 입자로서 청색 형광체 및 녹색 형광체의 2종류를 사용할 수 있다.
그러나, 상기는 발광 장치(210)로서 백색을 발광시킬 경우의 구성의 예이다. 제1 광(L1), 제2 광(L2) 및 제3 광(L3)의 발광 특성의 조합은 임의이다. 발광 장치에 의해 발광되는 광의 사양에 기초하여 제1 광(L1), 제2 광(L2) 및 제3 광(L3)의 발광 특성은 적절하게 설정된다.
예를 들어, 본 실시 형태에 있어서 제1 파장 변환층(30) 및 제2 파장 변환층(80)에는 적색 형광체층, 황색 형광체층, 녹색 형광체층 및 청색 형광체층 중 어느 하나를 사용할 수 있다.
적색 형광체층은, 예를 들어 600nm 내지 780nm의 파장 영역의 광을 방출한다. 황색 형광체층은, 예를 들어 550nm 내지 590nm의 파장 영역의 광을 방출한다. 녹색 형광체층은, 예를 들어 475nm 내지 520nm의 파장 영역의 광을 방출한다. 청색 형광체층은, 예를 들어 430nm 내지 475nm의 파장 영역의 광을 발한다.
적색 형광체층은, 예를 들어 질화물계 형광체 CaAlSiN3:Eu 또는 사이알론계 형광체를 함유할 수 있다. 사이알론계 형광체를 사용하는 경우,
조성식 (1)
(M1-x, Rx)a1AlSib1Oc1Nd1
을 사용하는 것이 바람직하고, 여기서 M은 Si 및 Al을 제외한 1종 이상의 금속 원소이며, M은 특히 Ca 및 Sr 중 하나 이상이 바람직하고, R은 발광 중심 원소이며, R은 특히 Eu가 바람직하고, x, a1, b1, c1 및 d1은 다음 관계를 만족한다: 0<x≤1, 0.6<a1<0.95, 2<b1<3.9, 0.25<c1<0.45, 4<d1<5.7.
조성식 (1)로 나타내지는 사이알론계 형광체를 사용함으로써, 파장 변환 효율의 온도 특성이 향상되고, 고전류 밀도 영역에서의 효율을 더욱 향상시킬 수 있다.
황색 형광체층은, 예를 들어 실리케이트계 형광체(Sr, Ca, Ba)2SiO4:Eu를 함유할 수 있다.
녹색 형광체층은, 예를 들어 할로인산계 형광체(Ba, Ca, Mg)10(PO4)6?Cl2:Eu 또는 사이알론계 형광체를 함유할 수 있다. 사이알론계 형광체를 사용하는 경우,
조성식 (2)
(M1-x, Rx)a2AlSib2Oc2Nd2
를 사용하는 것이 바람직하고, 여기서 M은 Si 및 Al을 제외한 1종 이상의 금속 원소이며, M은 특히 Ca 및 Sr 중 하나 이상이 바람직하고, R은 발광 중심 원소이며, R은 특히 Eu가 바람직하고, x, a2, b2, c2 및 d2는 다음 관계를 만족한다: 0<x≤1, 0.93<a2<1.3, 4.0<b2<5.8, 0.6<c2<1, 6<d2<11. 　조성식 (2)로 나타내지는 사이알론계 형광체를 사용함으로써, 파장 변환 효율의 온도 특성이 향상되고, 고전류 밀도 영역에서의 효율을 더욱 향상시킬 수 있다.
청색 형광체층은, 예를 들어 산화물계 형광체 BaMgAl10O17:Eu를 함유할 수 있다.
제1 파장 변환층(30) 및 제2 파장 변환층(80)에 사용되는 수지(제1 수지(32) 및 제2 수지)로서는, 반도체 발광 소자(10)가 방출하는 제1 광(L1)의 발광 파장 근방 및 이것보다 장파장 영역에서 실질적으로 투명하면, 그 종류를 막론하고 임의의 수지를 사용할 수 있다. 이 수지로서는, 예를 들어 실리콘 수지, 에폭시 수지, 에폭시기를 갖는 폴리디메틸실록산 유도체, 옥세탄 수지, 아크릴 수지, 시클로올레핀 수지, 우레아 수지, 플루오로 카본 수지 및 폴리이미드 수지 등을 사용할 수 있다.
제2 파장 변환층(80)은 상이한 발광 파장의 복수의 형광체층이 적층된 구성을 가질 수 있다. 그 때, 파장이 긴 형광체층이 파장이 짧은 형광체층보다 반도체 발광 소자(10)의 측에 배치되도록 복수의 형광체층이 적층되는 것이 바람직하다.
또한, 제2 파장 변환층(80)의 외측(반도체 발광 소자(10)의 반대측)에 또한 다른 투광층을 설치하는 것이 바람직하다. 하나의 다른 투광층을 설치함으로써, 외부로 취출되는 광의 비율이 높아지고, 효율이 더욱 향상된다. 즉, 제2 파장 변환층(80)과 외부 매체(예를 들어, 공기)의 계면에 발생하는 형광체 입자의 함몰부 및 돌출부에 의한 반사 및 산란이 억제되어, 제2 파장 변환층(80)에 의한 재흡수가 저감하고, 외부로 취출되는 광의 비율이 높아지고, 효율이 향상된다. 또한, 하나의 다른 투광층(예컨대, 제3 투광층)을 설치함으로써, 신뢰성을 향상시킬 수 있다.
하나의 다른 투광층은 굴절률이 다른 복수의 층으로부터 형성될 수 있다. 그 경우, 굴절률은 제2 파장 변환층(80)의 측으로부터 외측을 향해 작아지도록 적층되어 있는 것이 바람직하다. 이렇게 함으로써, 제2 파장 변환층(80)과 외부 매체(예를 들어, 공기)의 계면에서의 반사 및 산란이 억제되어, 효율이 향상된다.
또한, 제1 파장 변환 입자(31)의 입자 크기는 1마이크로미터(μm) 이상, 50μm 이하인 것이 바람직하다. 제1 파장 변환 입자(31)의 입자 크기를 1μm 이상, 50μm 이하로 함으로써, 제1 파장 변환층(30)에 있어서의 파장 변환 효율이 향상되고, 발광 효율이 향상된다. 제1 파장 변환 입자(31)의 입자 크기가 1μm 미만인 경우에는, 제1 파장 변환층(30)에 있어서의 제1 광(L1)의 흡수율이 저하되고, 발광 효율이 저하하기 쉽다. 또한, 제1 파장 변환 입자(31)의 입자 크기가 50μm 초과인 경우에는, 방열성이 나빠지고, 발광 효율이 저하할 수 있다. 또한, 제1 파장 변환층(30)의 접착 강도가 저하하고, 발광 장치의 신뢰성이 악화되는 경우가 있다.
또한, 제1 파장 변환층(30) 및 제2 파장 변환층(80) 중 하나 이상은 복수의 층을 포함해도 좋다. 예를 들어 제2 파장 변환층(80)은, 예를 들어 녹색 형광체를 포함하는 녹색 형광체층과, 녹색 형광체층에 적층된 청색 형광체를 포함하는 청색 형광체층을 포함해도 좋다. 또한 제2 파장 변환층(80)은 상기의 녹색 형광체층과 상기의 청색 형광체층의 사이에 설치된 다른 투광층을 더 포함해도 좋다. 이에 의해, 광학적인 특성과 제조의 용이함 양자 모두를 더욱 향상시킬 수 있다.
(제1 실시예)
본 실시 형태에 관한 제1 실시예의 발광 장치의 특성에 대해서 비교예와 비교하면서 설명한다. 제1 실시예의 발광 장치(210a)는 반도체 발광 소자(10)로부터 방출되는 제1 광(L1)이 청색광이며, 제1 파장 변환층(30) 및 제2 파장 변환층(80)으로부터 방출되는 광(제2 광(L2) 및 제3 광(L3))이 양자 모두 황색광인 예이다.
제1 실시예의 발광 장치(210a)는 도 1에 예시한 발광 장치(210)의 구성과 마찬가지의 구성을 갖는다. 발광 장치(210a)는 이하와 같이 제작되었다.
실장 부재(20)로서 AlN제의 실장 기판을 사용했다. 즉, 실장 부재(20)는 AlN 재료를 성형 가공함으로써 제작된다.
한편, 반도체 발광 소자(10)로서 InGaN계 화합물 반도체를 포함하는 발광층(103)을 갖는 청색 LED 칩을 사용했다. 반도체 발광 소자(10)의 발광 파장(제1 광(L1)의 파장)의 피크는 450nm(나노미터)이다.
실장 부재(20)의 실장면에 제1 파장 변환층(30)을 형성했다. 제1 파장 변환층(30)의 제1 파장 변환 입자(31)로는 560nm에 발광 피크를 가지는 실리케이트계 황색 형광체((Sr, Ca, Ba)2SiO4:Eu의 조성을 가짐)를 사용했다. 제1 수지(32)로는 실리콘계 투명 다이 본드 재료를 사용했다. 입자 크기가 10μm 정도인 제1 파장 변환 입자(31)를 50wt%(중량 퍼센트)의 농도로 제1 수지(32)에 분산시키고, 이것을 실장 부재(20)의 실장면에 도포하여 제1 파장 변환층(30)을 형성하였다.
반도체 발광 소자(10)를 제1 파장 변환층(30) 상에 적재하고, 제1 파장 변환층(30)을 건조시켜서, 반도체 발광 소자(10)를 실장 부재(20)에 접착하여 고정했다. 그 후, 실장 부재(20)의 p측 기판 전극(107e) 및 n측 기판 전극(108e)과, 반도체 발광 소자(10)의 p측 전극(107) 및 n측 전극(108)을 각각 p측 배선(107w) 및 n측 배선(108w)에 의해 전기적으로 접속했다.
또한, 반도체 발광 소자(10) 위에 제1 투광층(60)이 되는 실리콘 수지층을 형성했다. 즉, 대기중 상압에서 실장 부재(20)를 150℃의 온도로 가열하면서 디스펜서를 사용하여 반도체 발광 소자(10)를 덮도록 실리콘 수지를 도포했다. 이 실리콘 수지의 정상부의 두께와 단부면의 두께의 비는 거의 1:1이고, 실리콘 수지는 위로 볼록한 곡선 형상으로 도포되었다. 그리고, 상압에서 150℃로 60분간 실리콘 수지를 건조시켜, 제1 투광층(60)이 형성되었다.
한편, 실리콘계의 투명 수지에 실리케이트계 황색 형광체((Sr, Ca, Ba)2SiO4:Eu의 조성을 가짐)를 분산시키고, 제2 파장 변환층(80)이 되는 황색 형광체 분산 수지를 제조했다. 대기중 상압에서 실장 부재(20)를 150℃로 가열하면서 디스펜서를 사용하여 제1 투광층(60)의 전체를 덮도록 황색 형광체 분산 수지를 도포했다. 황색 형광체 분산 수지의 막 두께는 실질적으로 균일한 것이고, 황색 형광체 분산 수지의 형상은 제1 투광층(60)의 형상에 따라 위로 볼록한 곡면 형상이 된다. 그 후 상압에서, 150℃로 60분간 황색 형광체 분산 수지를 건조시켜, 제2 파장 변환층(80)이 형성되었다. 제2 파장 변환층(80)에 있어서는, 정상부의 두께와 단부면의 두께의 비는 거의 1:1이다.
이와 같이 하여, 제1 실시예의 발광 장치(210a)가 제작되었다.
발광 장치(210a)의 발광 특성을 측정했다. 20mA의 전류로 구동했을 때의 발광 효율은 84.9(lm/W)의 높은 효율을 나타냈다.
한편, 도 5에 예시한 제2 비교예의 발광 장치(219b)를 제작했다. 즉, 실장 부재(20)의 실장면에 실리콘계 투명 다이 본드 재료층(41)을 설치하고, 그 위에 제1 파장 변환층(30)을 형성하고, 그 위에 반도체 발광 소자(10)를 적재했다. 이와 같은 구성의 발광 장치(219b)에 있어서는, 20mA의 전류로 구동했을 때의 발광 효율은 83.8(lm/W)이며, 제1 실시예의 발광 장치(210a)에 비하여 효율은 낮았다.
또한, 도 6에 예시한 제3 비교예의 발광 장치(219c)를 제작했다. 즉, 실장 부재(20)의 실장면에 실리콘계 투명 다이 본드 재료층(41)을 설치하고, 그 위에 반도체 발광 소자(10)를 적재하고, 전기적 접속 후에, 제1 투광층(60) 및 제2 파장 변환층(80c)을 형성했다. 이때, 발광 장치(219c)의 발광색을 제1 실시예의 발광 장치(210a)의 발광색에 맞추도록 발광 장치(219c)의 제2 파장 변환층(80c)의 사양이 조정되어 있다. 즉, 발광 장치(219c)에 있어서의 제2 파장 변환층(80c)의 두께는, 제1 실시예의 발광 장치(210a)에 있어서의 제2 파장 변환층(80)의 두께보다 두껍다. 이와 같은 구성의 발광 장치(219c)에 있어서는, 20mA의 전류로 구동했을 때의 발광 효율은 80.7(lm/W)이며, 제2 비교예보다 효율은 낮았다.
이와 같이, 본 실시 형태에 따르면, 발광 효율이 높은 발광 장치를 제공할 수 있다.
또한, 제1 실시예의 발광 장치(210a), 제2 비교예의 발광 장치(219b) 및, 제3 비교예의 발광 장치(219c)의 발광색의 색도 좌표는 (0.34, 0.35)이다. 이들의 발광 장치의 발광색은 모두 백색광이다. 제1 실시예의 발광 장치(219a)에 의하면 효율이 높고, 백색광을 발하는 발광 장치를 제공할 수 있다.
또한, 도 4에 예시한 제1 비교예의 발광 장치(219a)에 있어서는, 제1 투광층(60)을 설치하지 않기 때문에, 제2 파장 변환층(80)의 발열에 의해 반도체 발광 소자(10)의 온도가 상승하고 반도체 발광 소자(10)의 발광 효율이 저하한다. 또한, 제2 파장 변환층(80)의 막 두께의 조정이 곤란하여, 제2 파장 변환층(80)에서의 재흡수가 증가하고, 발광 효율이 저하되어, 색 불균일이나 휘도의 편차가 발생한다. 따라서, 이 구성은 제2 비교예보다 효율이 더 저하되는 것으로 생각된다.
(제2 실시 형태)
도 8은 본 발명의 제2 실시 형태에 관한 발광 장치의 구성을 예시하는 모식적 단면도이다. 　
도 8에 나타낸 것 같이, 제2 실시 형태에 관한 발광 장치(220)는 제2 투광층(40)을 더 구비한다. 제2 투광층(40)은 반도체 발광 소자(10)와 제1 파장 변환층(30)의 사이에 설치되고, 반도체 발광 소자(10) 및 제1 파장 변환층(30)에 접한다. 제2 투광층(40)은 제1 광(L1) 및 제2 광(L2)에 대하여 투광성을 갖는다.
제2 투광층(40)에는 제1 광 및 제2 광에 대하여 투광성을 갖는 임의의 재료를 사용할 수 있다. 즉, 제2 투광층(40)은 반도체 발광 소자(10)의 발광 파장 근방 및 이것보다 장파장 영역에서 실질적으로 투명하다. 제2 투광층(40)에는, 예를 들어 실리콘계의 수지 등의 임의의 유기 재료나, SiO2 등의 산화물이나, SiN 등의 질화물이나, SiON 등의 산 질화물을 포함하는 임의의 무기 재료를 사용할 수 있다.
본 실시 형태에 관한 발광 장치(220)에 있어서는, 제2 투광층(40)을 설치함으로써, 실장 부재(20)에 의해 반사된 광은 반도체 발광 소자(10)에 복귀되지 않고 직접 외부로 출사하고, 광 취출 효율이 더욱 향상된다.
도 9는 본 발명의 제2 실시 형태에 관한 발광 장치의 동작을 예시하는 모식도이다.
도 9에 나타낸 것 같이, 제1 파장 변환층(30)에 의해 방출된 제2 광(L2)은 반도체 발광 소자(10)에 입사하기 전에 제2 투광층(40)에 입사한다. 그리고, 제2 광(L2)은 제2 투광층(40)을 통해 전파하고, 제2 투광층(40)의 측면으로부터 외계로 취출된다.
예를 들어, 제2 광(L2)은 제2 투광층(40)과, 반도체 발광 소자(10)의 제2 투광층(40) 측의 제2 주면(10b) 사이의 계면과, 제2 투광층(40)과 제1 파장 변환층(30) 사이의 계면, 또는 제2 투광층(40)과 제2 주면(10b) 사이의 계면, 및 제1 파장 변환층(30)과 실장 부재(20) 사이의 계면에 의해 반사되고, 제2 투광층(40)을 통해 전파한다.
이에 의해, 제2 광(L2)은 반도체 발광 소자(10)의 내부(특히, 발광층(103))에 실질적으로 진입하지 않고, 제2 광(L2)이 반도체 발광 소자(10)의 내부(특히, 발광층(103))에 흡수되어, 손실이 억제된다. 이에 의해, 효율이 더욱 향상된다.
또한, 반도체 발광 소자(10)로부터 방출된 제1 광(L1)도, 제2 투광층(40)을 통해 전파하고, 제2 투광층(40)의 측면으로부터 외계로 취출될 수 있다.
예를 들어, 제1 광(L1)은 제2 투광층(40)과, 반도체 발광 소자(10)의 제2 투광층(40) 상의 제2 주면(10b) 사이의 계면과, 제2 투광층(40)과 제1 파장 변환층(30) 사이의 계면, 또는 제2 투광층(40)과 제2 주면(10b) 사이의 계면, 및 제1 파장 변환층(30)과 실장 부재(20) 사이의 계면에 의해 반사되고, 제2 투광층(40)을 통해 전파한다.
이에 의해, 제1 광(L1)은 실장 부재(20) 측으로부터 반도체 발광 소자(10)의 내부(특히, 발광층(103))에 실질적으로 진입하지 않고, 제1 광(L1)이 반도체 발광 소자(10)의 내부(특히, 발광층(103))에 흡수되어서, 손실이 억제된다. 이에 의해, 효율이 향상된다.
제1 광(L1) 및 제2 광(L2)이 제2 투광층(40)의 내부를 전파하는 것을 촉진하기 위해서, 제2 투광층(40), 제1 파장 변환층(30), 및 반도체 발광 소자(10)(특히, 제2 투광층(40) 측의 부분)의 굴절률을 적절하게 설정하는 것이 바람직하다.
즉, 반도체 발광 소자(10)의 제2 투광층(40)에 접하는 부분(즉, 제2 주면(10b) 측의 부분이며, 본 구체예에서는 기판(90))의 굴절률(제1 굴절률 n1)은 제2 투광층(40)의 굴절률(제2 굴절률 n2)보다 큰 것이 바람직하다. 그리고, 제1 파장 변환층(30)의 제2 투광층(40)에 접하는 부분의 굴절률(제3 굴절률 n3)은 제2 투광층(40)의 굴절률(제2 굴절률 n2) 이하인 것이 바람직하다. 즉, n3≤n2<n1인 것이 바람직하다.
제1 굴절률 n1을 제2 굴절률 n2보다 크게 설정함으로써, 제2 투광층(40)으로부터 반도체 발광 소자(10)를 향해 진행하는 제2 광(L2)을 효율적으로 제2 투광층(40) 측에 반사시킬 수 있다. 또한, 제2 투광층(40)에 입사한 제1 광(L1)을 제2 투광층(40)을 통해 효율적으로 전파시킬 수 있다.
또한, 제3 굴절률 n3을 제2 굴절률 n2 이하로 설정함으로써, 제2 광(L2)을 제1 파장 변환층(30)으로부터 제2 투광층(40)에 효율적으로 입사시킨다. 또한, 제2 투광층(40)으로부터 제1 파장 변환층(30)을 향하는 제2 광(L2)을 제2 투광층(40)과 제1 파장 변환층(30)의 사이의 계면에서 반사시키고, 제2 광(L2)을 제2 투광층(40)을 통해 효율적으로 전파시킬 수 있다.
또한, 제3 굴절률 n3이 제2 굴절률 n2와 동등할 경우에는, 제2 투광층(40)으로부터 제1 파장 변환층(30)을 향하는 제1 광(L1)을, 제2 투광층(40)과 제1 파장 변환층(30)의 사이의 계면에서 손실없이 통과시켜, 제1 파장 변환층(30)에 의해 제2 광(L2)을 효율적으로 방출시킨다. 또한, 실장 부재(20)의 제1 파장 변환층(30) 측의 면에 의해 반사된 제2 광(L2)을 제2 투광층(40)에 효율적으로 입사시키고, 제2 광(L2)을 제2 투광층(40)을 통해 효율적으로 전파시킬 수 있다. 또한, 제2 투광층(40)에 입사한 제1 광(L1)을 제2 투광층(40)을 통해 효율적으로 전파시킬 수 있다.
예를 들어, 본 구체예에서는, 반도체 발광 소자(10)의 제2 투광층(40)에 접하는 측(제2 주면(10b) 측)의 부분인 기판(90)에는 사파이어가 사용된다. 이러한 경우, 제1 굴절률 n1은 약 1.8이다. 또한, 반도체 발광 소자(10)의 제2 투광층(40)에 접하는 측(제2 주면(10b)의 측)의 부분이 n형 콘택트층(102)(예를 들어 GaN층)일 경우에는, 제1 굴절률 n1은 약 2.5가 된다.
한편, 제2 투광층(40)에는, 예를 들어 실리콘계의 수지가 사용되고, 제2 굴절률 n2는 약 1.5로 할 수 있다. 또한, 제1 파장 변환층(30)에는, 제1 파장 변환 입자(31)가 제1 수지(32)에 분산되고, 제1 수지(32)에는 실리콘계의 수지가 사용되고, 제3 굴절률 n3은 약 1.4로 할 수 있다. 이와 같이 하여, n3≤n2<n1의 관계를 실현할 수 있다.
굴절률을 이러한 관계로 설정함으로써, 제1 광(L1) 및 제2 광(L2)이 제2 투광층(40)의 반도체 발광 소자(10) 측의 계면 및 제2 투광층(40)의 제1 파장 변환층(30) 측의 계면에 의해 효율적으로 반사된다(예를 들어, 전반사된다). 이에 의해, 제1 광(L1) 및 제2 광(L2)을 효율적으로 제2 투광층(40)을 통해 전파시켜, 이러한 광을 반도체 발광 소자(10)에 입사시키지 않고 외부로 출사시켜, 광 취출 효율을 높이고, 효율을 향상시킬 수 있다.
이와 같이, 제1 굴절률 n1, 제2 굴절률 n2 및 제3 굴절률 n3의 상호의 관계를 제어함으로써, 효율이 더욱 향상된다.
또한, 발광 장치(220)의 경우도 제1 파장 변환층(30)은 실장 부재(20)에 접하고 있어, 제1 파장 변환층(30)에 의해 발생한 열은 효율적으로 실장 부재(20)에 전도되어 방열된다.
(제2 실시예)
제2 실시 형태에 관한 제2 실시예의 발광 장치(220a)는 도 8에 예시한 발광 장치(220)와 마찬가지의 구성을 갖고 있다. 제2 실시예의 발광 장치(220a)는 반도체 발광 소자(10)로부터 방출되는 제1 광(L1)이 청색광이며, 제1 파장 변환층(30) 및 제2 파장 변환층(80)으로부터 방출되는 광(제2 광(L2) 및 제3 광(L3))이 모두 황색광인 예이다. 발광 장치(220a)는 이하와 같이 제작되었다.
제1 실시예와 마찬가지로, 실장 부재(20)로서 AlN제의 실장 기판을 사용하고, 반도체 발광 소자(10)로서 InGaN계 화합물 반도체를 포함하는 발광층(103)을 갖는 청색 LED 칩(발광 파장의 피크는 450nm)을 사용했다.
우선, 반도체 발광 소자(10)의 하면(제2 주면(10b))에 제2 투광층(40)을 형성했다. 제2 투광층(40)에는 투명한 실리콘 수지를 사용했다. 즉, 반도체 발광 소자(10)의 하면(제2 주면(10b))에 실리콘 수지를 도포하고, 150℃로 10분 내지 90분간 상압에서 건조함으로써, 제2 투광층(40)이 얻어진다. 이 실리콘 수지의 굴절률(제2 굴절률 n2)은 1.54이며, 이는 후술하는 제1 파장 변환층(30)의 굴절률(제3 굴절률 n3)인 1.41 보다 크고, 반도체 발광 소자(10)의 기판(90)의 굴절률(제1 굴절률 n1)인 1.78 보다 작다.
한편, 제1 실시예와 마찬가지로 하여, 실장 부재(20)의 실장면에 제1 파장 변환층(30)을 형성했다. 그리고, 제2 투광층(40)이 설치된 반도체 발광 소자(10)를 제1 파장 변환층(30) 상에 적재하고, 제1 파장 변환층(30)을 건조시켜서, 제1 파장 변환층(30)에 의해 반도체 발광 소자(10)를 실장 부재(20)에 접착하여 고정했다.
그 후, 제1 실시예와 마찬가지로 하여 전기적 접속을 행하고, 또한 제1 투광층(60) 및 제2 파장 변환층(80)을 형성하고, 제2 실시예의 발광 장치(220a)가 제작되었다.
발광 장치(220a)의 발광 특성을 측정했다. 20mA의 전류로 구동했을 때의 발광 효율은 87.7(lm/W)로, 제1 실시예의 발광 장치(210a)보다 더욱 높은 효율을 나타냈다.
이와 같이, 본 실시 형태에 따르면, 발광 효율이 높은 발광 장치를 제공할 수 있다.
또한, 제2 실시예의 발광 장치(220a)의 발광색의 색도 좌표도 (0.34, 0.35)이며, 발광 장치(220a)의 발광색은 백색광이다.
(제3 실시예)
제2 실시 형태에 관한 제3 실시예의 발광 장치(220b)는 도 8에 예시한 발광 장치(220)와 마찬가지의 구성을 갖고 있다. 단, 제3 실시예의 발광 장치(220b)에 있어서는, 반도체 발광 소자(10)로부터 방출되는 제1 광(L1)이 청색광이며, 제1 파장 변환층(30)으로부터 방출되는 제2 광(L2)이 적색광이며, 제2 파장 변환층(80)으로부터 방출되는 제3 광(L3)이 녹색광인 예다.
발광 장치(220b)는 이하와 같이 제작되었다. 　
제2 실시예와 마찬가지의 방법으로, 반도체 발광 소자(10)의 하면(제2 주면(10b))에 실리콘 수지제 제2 투광층(40)을 형성했다.
한편, 실장 부재(20)의 실장면에 제1 파장 변환층(30)을 형성했다. 제1 파장 변환층(30)의 제1 파장 변환 입자(31)에는 620nm에 발광 피크를 가지는 사이알론계 적색 형광체(Sr2Si7Al3ON13:Eu2+의 조성을 갖는다)를 사용하고, 제1 수지(32)에는, 실리콘계 투명 다이 본드 재료를 사용했다. 제1 파장 변환 입자(31)를 50wt%(중량 퍼센트)의 농도로 제1 수지(32)에 분산시키고, 제1 수지(32)를 실장 부재(20)의 실장면에 도포하여 제1 파장 변환층(30)을 형성하였다. 그리고, 제1 실시예와 마찬가지의 방법으로, 반도체 발광 소자(10)를 실장 부재(20)에 접착해서 고정하고, p측 기판 전극(107e) 및 n측 기판 전극(108e)과, 반도체 발광 소자(10)의 p측 전극(107) 및 n측 전극(108)을 각각 p측 배선(107w) 및 n측 배선(108w)에 의해 전기적으로 접속했다.
그 후, 제2 실시예와 마찬가지의 방법으로, 반도체 발광 소자(10) 위에 제1 투광층(60)을 형성한 후, 제1 투광층(60) 위에 녹색의 제2 파장 변환층(80)을 형성했다. 즉, 실리콘계의 투명 수지에 520nm에 발광 피크를 가지는 사이알론계 녹색 형광체(Sr3Si13Al3O2N21:Eu2+의 조성을 갖는다)를 분산시켜, 제2 파장 변환층(80)이 되는 녹색 형광체 분산 수지를 제조했다. 그리고, 제2 실시예와 마찬가지의 방법으로, 제1 투광층(60)의 전체를 덮도록 녹색 형광체 분산 수지를 도포했다. 녹색 형광체 분산 수지의 막 두께는 실질적으로 균일한 것이고, 녹색 형광체 분산 수지의 형상은 제1 투광층(60)의 형상에 따라 위로 볼록한 곡면 형상이 된다. 그 후, 상압에서 150℃로 60분간, 녹색 형광체 분산 수지를 건조시켜, 제2 파장 변환층(80)이 형성되었다. 이 경우도, 제2 파장 변환층(80)에 있어서는, 정상부의 두께와 단부면의 두께의 비는 거의 1:1이다.
이와 같이 하여, 제3 실시예의 발광 장치(220b)가 제작되었다.
한편, 도 7에 예시한 제4 비교예의 발광 장치(219d)가 이하와 같이 제작되었다. 　즉, 반도체 발광 소자(10)를 실리콘계 투명 다이 본드 재료층(41)을 사용해서 실장 부재(20)에 실장한 후, 전기적 접속을 행하고, 투명한 실리콘 수지를 제1 투광층(60)과 마찬가지의 방법으로 형성하여 내측 투광층(60d)을 형성했다. 그 후, 제2 파장 변환층(80)과 마찬가지의 방법으로, 내측 투광층(60d)을 덮도록 사이알론계 적색 형광체(Sr2Si7Al3ON13:Eu2+의 조성을 갖는다)를 함유하는 적색 형광체층을 형성하여 내측 파장 변환층(80d)을 형성했다. 그 후, 제3 실시예와 마찬가지의 방법으로, 내측 파장 변환층(80d)을 덮도록 제1 투광층(60)을 형성하고, 또한 제1 투광층(60)을 덮도록 사이알론계 녹색 형광체(Sr3Si13Al3O2N21:Eu2+의 조성을 갖는다)를 함유하는 녹색 형광체층을 형성하여 제2 파장 변환층(80)을 형성했다. 이와 같이 하여, 발광 장치(219d)가 제작되었다.
즉, 제4 비교예의 발광 장치(219d)의 내측 투광층(60d)에는, 제3 실시예의 발광 장치(220b)의 제2 투광층(40)과 같은 투명한 실리콘 수지가 사용되었다. 그리고, 제4 비교예의 발광 장치(219d)의 내측 파장 변환층(80d)에는, 제3 실시예의 발광 장치(220b)의 제1 파장 변환층(30)과 같은 재료가 사용되고, 내측 파장 변환층(80d)은 사이알론계 적색 형광체(Sr2Si7Al3ON13:Eu2+의 조성을 갖는다)를 함유하는 적색 형광체층이다.
제4 비교예의 발광 장치(219d)의 제1 투광층(60)에는, 제3 실시예의 발광 장치(220b)의 제1 투광층(60)과 같은 재료가 사용되었다. 그리고, 제4 비교예의 발광 장치(219d)의 제2 파장 변환층(80)에는, 제3 실시예의 발광 장치(220b)의 제2 파장 변환층(80)과 같은 사이알론계 녹색 형광체(Sr3Si13Al3O2N21:Eu2+의 조성을 갖는다)를 함유하는 녹색 형광체층이 사용되었다.
상기와 같은 제3 실시예의 발광 장치(220b) 및 제4 비교예의 발광 장치(219d)의 광학 특성을 평가했다.
발광 장치(220b) 및 발광 장치(219d)의 발광색의 색도 좌표는 (0.34, 0.35)이며, 이들 발광 장치는 모두 백색광을 발광했다.
제3 실시예의 발광 장치(220b)에 있어서는, 20mA의 전류로 구동했을 때의 발광 효율은 69.4(lm/W)의 높은 효율을 나타냈다.
한편, 제4 비교예의 발광 장치(219d)에 있어서는, 20mA의 전류로 구동했을 때의 발광 효율은 60.1(lm/W)이며, 효율은 낮았다.
제4 비교예의 발광 장치(219d)의 경우, 적색의 형광체층인 내측 파장 변환층(80d)이 녹색의 형광체층인 제2 파장 변환층(80)에 근접해서 배치되어 있다. 이로 인해, 제2 파장 변환층(80)에 의해 방출된 녹색의 형광인 제3 광(L3)이 내측 파장 변환층(80d)에 흡수되기 쉽다. 또한, 내측 파장 변환층(80d)에 있어서는, 반도체 발광 소자(10)로부터의 제1 광(L1)에 의해 직접 여기되므로 효율적으로 발광시킬 수 있지만, 외측의 제2 파장 변환층(80)에 있어서는, 반도체 발광 소자(10)로부터 제1 광(L1)에 의해 직접 여기되는 경우와, 내측 파장 변환층(80d)에 의해 반사 또는 산란된 제1 광(L1)에 의해 여기되는 경우가 있다. 따라서, 내측 파장 변환층(80d)에서의 반사 또는 산란에 의해 발생한 손실량만큼 제2 파장 변환층(80)에 있어서의 발광의 효율이 저하한다. 이에 의해, 효율이 저하되는 것으로 생각된다. 그리고, 발광 장치(219d)의 경우, 제1 파장 변환층(30)이 설치되지 않는다. 따라서, 반도체 발광 소자(10)로부터 실장 부재(20)를 향해 출사하는 제1 광(L1)은 실장 부재(20)에 의해 반사되어, 반도체 발광 소자(10) 내에 다시 입사하고, 반도체 발광 소자(10)의 특히 발광층(103)에서의 재흡수에 의해 손실되어, 효율이 저하된다.
한편, 제2 투광층(40)이 설치된 제3 실시예의 발광 장치(220b)에 있어서는, 적색의 제1 파장 변환층(30)에 의해 방출된 제2 광(L2)(적색광)이 반도체 발광 소자(10)의 내부에는 입사하지 않고 제2 투광층(40)을 전파해서 직접 외부로 취출되어, 반도체 발광 소자(10)의 특히 발광층(103)에서의 재흡수 손실이 억제되고 재흡수에 의한 발열이 억제되어, 효율이 향상된다.
그리고, 제3 실시예의 발광 장치(220b)에 있어서는, 적색의 형광체층인 제1 파장 변환층(30)이 반도체 발광 소자(10)와 실장 부재(20)의 사이에 설치되고, 제1 파장 변환층(30)은 녹색의 형광체층인 제2 파장 변환층(80)과 이격되어서 배치되어 있다. 이로 인해, 제2 파장 변환층(80)에 의해 방출된 녹색의 형광인 제3 광(L3)은 제1 파장 변환층(30)에는 실질적으로 도달하지 않는다. 이에 의해, 제2 파장 변환층(80)에 의해 방출된 녹색의 제3 광(L3)의 대부분은 제1 파장 변환층(30)이나 반도체 발광 소자(10)로 흡수되지 않고 외부에 방출되고, 높은 효율이 얻어진다.
이렇게 본 실시 형태에 관한 발광 장치(220)의 형태를 적용한 제3 실시예의 발광 장치(220b)에 의해, 연색성이 높은 백색광을 고효율로 방출하는 발광 장치를 제공할 수 있다.
(제3 실시 형태)
도 10a, 도 10b 및 도 10c는 본 발명의 제3 실시 형태에 관한 발광 장치의 구성을 예시하는 모식적 단면도이다.
도 10a에 나타낸 것 같이, 본 실시 형태에 관한 발광 장치(214)에 있어서는 반도체 발광 소자(10)의 기판(90)(및 버퍼층(101))이 제거되고, 반도체 발광 소자(10)의 n형 반도체층(n형 콘택트층(102))이 제2 투광층(40)에 접촉하고, 제2 투광층(40)과 실장 부재(20)의 사이에 제1 파장 변환층(30)이 설치되어 있다. 이와 같이, 본 발명의 실시 형태에 관한 발광 장치에 사용되는 반도체 발광 소자(10)는 n형 반도체층(예를 들어, n형 콘택트층(102))과 p형 반도체층(예를 들어, p형 콘택트층(105))의 사이에 발광층(103)이 설치되는 구성이면 충분한데, 예를 들어 기판(90) 등은 필요에 따라서 생략된다.
발광 장치(214)에 있어서도, 제2 파장 변환층(80), 제1 투광층(60) 및 제1 파장 변환층(30)이 설치되어, 효율이 향상된다. 그리고, 본 구체예에서는 제2 투광층(40)을 설치함으로써, 또한 효율이 향상된다.
또한, 발광 장치(214)의 구조에 있어서, 제2 투광층(40)은 생략될 수 있다. 따라서, 이러한 경우에는 반도체 발광 소자(10)의 n형 반도체층(n형 콘택트층(102))이 제1 파장 변환층(30)에 접한다.
도 10b에 나타낸 것 같이, 본 실시 형태에 관한 다른 발광 장치(215)에 있어서는, 반도체 발광 소자(10)의 p측 전극(107) 및 n측 전극(108)이 실장 부재(20)에 대향하도록, 반도체 발광 소자(10)가 실장 부재(20)에 실장되어 있다. 즉, 반도체 발광 소자(10)의 p형 반도체층(p형 콘택트층(105)) 측의 제1 주면(10a)이 실장 부재(20)에 대향한다. 그리고, 반도체 발광 소자(10)의 p측 전극(107)이 p측 범프(107b)에 의해 실장 부재(20)의 p측 기판 전극(107e)에 전기적으로 접속되고, 반도체 발광 소자(10)의 n측 전극(108)이 n측 범프(108b)에 의해, 실장 부재(20)의 n측 기판 전극(108e)에 전기적으로 접속되어 있다.
도 10c에 나타낸 것 같이, 본 실시 형태에 관한 다른 발광 장치(216)에 있어서는, 반도체 발광 소자(10)의 기판(90)(및 버퍼층(101))이 제거되고, 또한 반도체 발광 소자(10)의 p측 전극(107) 및 n측 전극(108)이 실장 부재(20)에 대향하도록, 반도체 발광 소자(10)가 실장 부재(20)에 실장되어 있다.
발광 장치(215 및 216)에 있어서도, 제2 파장 변환층(80), 제1 투광층(60) 및 제1 파장 변환층(30)이 설치되어, 효율이 향상된다. 그리고, 이들의 구체예에서는, 제2 투광층(40)을 설치함으로써, 또한 효율이 향상된다.
플립 칩 구조를 채용한 발광 장치(215 및 216)에 있어서는, 와이어(p측 배선(107w) 및 n측 배선(108w))이 불필요하다는 점에서, 제1 투광층(60) 중의 응력 등에 의해 발생하는 와이어의 단선 불량 등이 없어지므로, 발광 장치의 신뢰성을 향상시킬 수 있는 이점이 있다.
또한, 발광 장치(215 및 216)의 구조에 있어서, 제2 투광층(40)은 생략될 수 있다. 이러한 경우에는 반도체 발광 소자(10)의 p형 반도체층(p형 콘택트층(105)) 및 n형 반도체층(n형 콘택트층(102))의 일부가 제1 파장 변환층(30)에 접한다. n측 전극(108)으로서 예를 들어 투명 전극을 사용하는 경우에는, n측 전극(108)이 제1 파장 변환층(30)에 접하는 구조로 할 수 있다.
도 11a 및 도 11b는 본 발명의 제3 실시 형태에 관한 다른 발광 장치의 구성을 예시하는 모식적 단면도이다.
도 11a에 나타낸 것 같이, 본 실시 형태에 관한 발광 장치(218)에 있어서는, 반도체 발광 소자(10)의 기판(90)(및 버퍼층(101))이 제거되고, 반도체 발광 소자(10)의 n형 반도체층(n형 콘택트층(102)) 측의 제2 주면(10b)에 n측 전극(108)이 설치되어 있다. n측 전극(108)으로서, 예를 들어 투명 전극을 사용할 수 있다. 또한, p형 반도체층(p형 콘택트층(105)) 측의 제1 주면(10a)에 p측 전극(107)이 설치되어 있다. 그리고, 반도체 발광 소자(10)의 n측 전극(108)이 n측 범프(108b)에 의해 실장 부재(20)의 n측 기판 전극(108e)에 전기적으로 접속되어 있고, 반도체 발광 소자(10)의 p측 전극(107)은 p측 배선(107w)에 의해 실장 부재(20)의 p측 기판 전극(107e)에 전기적으로 접속되어 있다.
그리고, 반도체 발광 소자(10)의 제1 파장 변환층(30)과 반대인 측에 제2 파장 변환층(80)이 설치되고, 반도체 발광 소자(10)와 제2 파장 변환층(80)의 사이에 제1 투광층(60)이 설치되고, 반도체 발광 소자(10)의 제2 주면(10b)의 측에 제1 파장 변환층(30)이 설치되어 있다. 그리고, 본 구체예에서는, 제2 투광층(40)이 더 설치되어 있다. 이와 같은 구성을 갖는 발광 장치(218)에 있어서도 효율이 향상된다.
또한, 이러한 구조에 있어서, 제2 투광층(40)은 생략될 수 있다. 이러한 경우에는, 반도체 발광 소자(10)의 n형 반도체층(n형 콘택트층(102))이 제1 파장 변환층(30)에 접한다. n측 전극(108)으로서 예를 들어 투명 전극을 사용하는 경우에는, n측 전극(108)이 제1 파장 변환층(30)에 접하는 구조로 할 수 있다.
도 11b에 나타낸 것 같이, 본 실시 형태에 관한 발광 장치(218a)에 있어서는, 반도체 발광 소자(10)의 기판(90)이 도전성을 갖고, 기판(90)이 제2 투광층(40)에 접촉하고, 제2 투광층(40)과 실장 부재(20)의 사이에 제1 파장 변환층(30)이 설치되어 있다. 기판(90)에는, 예를 들어 SiC 기판이 사용된다. n측 전극(108)은 기판(90) 측의 제2 주면(10b)에 설치되어 있다. 또한, p형 반도체층(p형 콘택트층(105)) 측의 제1 주면(10a)에 p측 전극(107)이 설치되어 있다. 반도체 발광 소자(10)의 n측 전극(108)이 n측 범프(108b)에 의해 실장 부재(20)의 n측 기판 전극(108e)에 전기적으로 접속되어 있고, 반도체 발광 소자(10)의 p측 전극(107)은 p측 배선(107w)에 의해 실장 부재(20)의 p측 기판 전극(107e)에 전기적으로 접속되어 있다.
이러한 경우에도, 제2 파장 변환층(80), 제1 투광층(60) 및 제1 파장 변환층(30)이 설치되고, 제2 투광층(40)이 더 설치되어 있다. 이와 같은 구성을 갖는 발광 장치(218a)에 있어서도, 효율이 향상된다.
또한, 이 구조에 있어서, 제2 투광층(40)은 생략될 수 있다. 이러한 경우에는, 반도체 발광 소자(10)의 기판(90)이 제1 파장 변환층(30)에 접한다. n측 전극(108)으로서 예를 들어 투명 전극을 사용하는 경우에는, n측 전극(108)이 제1 파장 변환층(30)에 접하는 구조로 할 수 있다.
또한, 발광 장치(218 및 218a)에 있어서도, 파장 변환층을 복수(제1 파장 변환층(30) 및 제2 파장 변환층(80)) 설치함으로써, 발광 장치가 발광하는 광의 파장 특성이 제어하기 쉬워져, 연색성이 높은 원하는 발광의 실현이 보다 용이해진다.
이와 같이, 본 발명에 관한 발광 장치에 있어서는, 반도체 발광 소자(10)의 하면에 설치된 제1 파장 변환층(30)에 의해, 반도체 발광 소자(10)로부터 실장 부재(20)의 측으로 방출되는 제1 광(L1)을 파장 변환하고, 반도체 발광 소자(10)의 발광 파장(제1 광(L1)의 파장)보다 긴 파장을 갖는 제2 광(L2)을 발생시킴으로써, 실장 부재(20)에 의해 반사된 복귀광이 반도체 발광 소자(10)의 발광층(103)에 의해 재흡수되는 손실을 억제한다. 제1 파장 변환층(30)을 실장 부재(20)에 접촉시킴으로써 방열성을 높이고, 반도체 발광 소자(10)의 온도 상승을 억제하고, 효율을 향상시킨다.
반도체 발광 소자(10)의 상면에 제1 투광층(60)을 설치함으로써, 제2 파장 변환층(80)에 의해 방출된 제3 광(L3)이 제1 파장 변환층(30)에 재흡수되는 것을 억제해 효율을 향상시킨다. 또한, 반도체 발광 소자(10)와 제2 파장 변환층(80)의 사이에 제1 투광층(60)을 설치함으로써, 제2 파장 변환층(80)과 제1 파장 변환층(30)의 사이의 거리를 증가시켜 상기의 재흡수를 더 억제하고, 제2 파장 변환층(80)에 의해 발생하는 열에 의해 반도체 발광 소자(10)의 온도가 상승하는 것을 억제하여 효율을 향상시킨다.
또한, 반도체 발광 소자(10)와 제1 파장 변환층(30)의 사이에 제2 투광층(40)을 설치함으로써, 실장 부재(20)에 의해 반사된 광(제1 광(L1) 및 제2 광(L2))을 반도체 발광 소자(10)를 경유하지 않고 직접 외부로 출사시켜서 광 취출 효율을 높인다. 　이에 의해, 고효율의 발광 장치가 제공된다.
이상, 구체예를 참조하면서, 본 발명의 예시적 실시 형태에 대해서 설명했다. 그러나, 본 발명은 이들 구체예에 한정되는 것이 아니다. 예를 들어, 발광 장치를 구성하는 반도체 발광 소자, 실장 부재, 제1 파장 변환층, 제2 파장 변환층, 제2 투광층, 제1 투광층, 반도체층, 발광층, 전극, 배선 등 각 요소가 구체적인 구성의 형상, 크기, 재질, 배치 관계 등에 관해서 당업자가 각종 변경을 가한 것을 포함하여, 당업자가 공지의 범위로부터 적절히 선택함으로써 본 발명을 마찬가지로 실시될 수 있다. 이러한 실시는 마찬가지의 효과를 얻는 것이 가능한 한, 본 발명의 범위에 포함된다.
또한, 각 구체예 중 임의의 2개 이상의 요소를 기술적으로 가능한 범위에서 조합한 것도, 본 발명의 요지를 포함하는 한 본 발명의 범위에 포함된다.
그 외, 본 발명의 실시 형태로서 상술한 발광 장치를 기초로 하고, 당업자가 적절히 설계 변경해서 실시할 수 있는 모든 발광 장치도, 본 발명의 요지를 포함하는 한, 본 발명의 범위에 속한다.
그 외, 본 발명의 사상의 범주에 있어서, 각종 변경예 및 수정예는 당업자라면 쉽게 이해할 것이다. 이러한 모든 변경예 및 수정예에 대해서도 본 발명의 범위에 속하는 것이라고 이해된다.
본 발명의 몇개의 실시 형태를 설명했지만, 이들 실시 형태는 예로서 제시한 것이며, 발명의 범위를 한정하는 것으로 의도되지 않는다. 이들 신규한 실시 형태는 그 밖의 여러가지 형태로 실시되는 것이 가능하고, 발명의 요지를 일탈하지 않는 범위에서 다양한 생략, 치환, 변경을 행할 수 있다. 이들 실시 형태나 그의 변형은 발명의 범위나 요지에 포함되는 동시에, 특허 청구 범위에 기재된 발명과 그의 균등한 범위에 포함된다.

Claims (20)

  1. 발광 장치로서,
    제1 광을 방출하는 반도체 발광 소자,
    실장 부재 - 상기 반도체 발광 소자는 상기 실장 부재 위에 배치됨 -,
    상기 반도체 발광 소자와 상기 실장 부재 사이에 설치되고, 상기 실장 부재에 접하며, 제1 광을 흡수해서 상기 제1 광의 파장보다 긴 파장을 갖는 제2 광을 방출하는 제1 파장 변환층,
    상기 제1 광을 흡수해서 상기 제1 광의 파장보다 긴 파장을 갖는 제3 광을 방출하는 제2 파장 변환층 - 상기 반도체 발광 소자는 상기 제2 파장 변환층의 적어도 일부와 상기 제1 파장 변환층 사이에 설치됨 -, 및
    상기 반도체 발광 소자와 상기 제2 파장 변환층 사이 및 상기 제1 파장 변환층과 상기 제2 파장 변환층 사이에 설치되고, 상기 제1 광, 제2 광 및 제3 광에 대하여 투광성을 갖는 제1 투광층을 포함하고,
    상기 제2 파장 변환층은 상기 제1 투광층에 의해 상기 제1 파장 변환층으로부터 이격되어 있고,
    상기 제2 파장 변환층의 외측에 설치되는 제3 투광층을 더 포함하고,
    상기 제3 투광층은, 굴절률이 다른 복수의 층으로부터 형성되며,
    상기 굴절률이 다른 복수의 층은, 상기 굴절률이 상기 제2 파장 변환층의 외측면으로부터 외측을 향해 작아지도록 적층되어 있는, 발광 장치.
  2. 제1항에 있어서, 상기 제3 광의 파장이 상기 제2 광의 상기 파장 이하인, 발광 장치.
  3. 제1항에 있어서, 상기 반도체 발광 소자와 상기 제1 파장 변환층 사이에 설치되고, 상기 반도체 발광 소자 및 상기 제1 파장 변환층에 접하며, 상기 제1 광 및 상기 제2 광에 대하여 투광성을 갖는 제2 투광층을 더 포함하는, 발광 장치.
  4. 제3항에 있어서,
    상기 반도체 발광 소자의 상기 제2 투광층에 접하는 부분의 굴절률이 상기 제2 투광층의 굴절률보다 크고,
    상기 제1 파장 변환층의 상기 제2 투광층에 접하는 부분의 굴절률이 상기 제2 투광층의 굴절률 이하인, 발광 장치.
  5. 제1항에 있어서,
    상기 제1 파장 변환층이, 상기 제1 광을 흡수해서 상기 제2 광을 방출하는, 수지에 분산된 제1 파장 변환 입자를 포함하고,
    상기 제1 파장 변환 입자의 입자 크기가 1 마이크로미터 이상, 50 마이크로미터 이하인, 발광 장치.
  6. 제5항에 있어서, 상기 제1 파장 변환 입자가 형광체 미립자 및 질화물계 반도체 미립자로부터 선택된 적어도 하나를 포함하는, 발광 장치.
  7. 제5항에 있어서, 상기 제1 파장 변환 입자가 분산되어 있는 상기 수지가 실리콘계 수지를 포함하는, 발광 장치.
  8. 제1항에 있어서, 상기 제1 파장 변환층이 상기 반도체 발광 소자의 적어도 일부와 상기 실장 부재의 적어도 일부를 접착시키는, 발광 장치.
  9. 제1항에 있어서,
    상기 제2 파장 변환층이, 상기 제1 광을 흡수해서 상기 제3 광을 방출하는, 수지에 분산된 제2 파장 변환 입자를 포함하고,
    상기 제2 파장 변환 입자가 형광체 미립자 및 질화물계 반도체 미립자로부터 선택된 적어도 하나를 포함하는, 발광 장치.
  10. 제9항에 있어서, 상기 제2 파장 변환 입자가 분산되어 있는 상기 수지가 실리콘계의 수지를 포함하는, 발광 장치.
  11. 제1항에 있어서, 상기 제2 파장 변환층의 단부의 적어도 일부가 상기 실장 부재에 접하는, 발광 장치.
  12. 제1항에 있어서, 상기 제1 투광층이 상기 반도체 발광 소자를 덮고, 상기 제1 투광층이 상기 실장 부재로부터 상기 반도체 발광 소자를 향하는 방향을 따라 볼록한 곡면 형상의 외면을 갖는, 발광 장치.
  13. 제1항에 있어서, 상기 제1 투광층의 단부의 적어도 일부가 상기 실장 부재에 접하는, 발광 장치.
  14. 제1항에 있어서, 상기 제1 투광층이, 가스를 포함하는 층을 포함하는, 발광 장치.
  15. 제1항에 있어서, 상기 제1 파장 변환층 및 상기 제2 파장 변환층으로부터 선택된 적어도 하나는 실리콘 수지, 에폭시 수지, 에폭시기를 갖는 폴리디메틸실록산 유도체, 옥세탄 수지, 아크릴 수지, 시클로올레핀 수지, 우레아 수지, 플루오로 카본 수지 및 폴리이미드 수지로 구성되는 군으로부터 선택된 적어도 하나를 포함하는, 발광 장치.
  16. 제1항에 있어서,
    상기 제2 파장 변환층이
    제1 형광체층, 및
    상기 제1 형광체층의 상기 반도체 발광 소자의 측 상에 상기 제1 형광체층이 적층된 제2 형광체층을 포함하고,
    상기 제1 형광체층의 발광 파장이 상기 제2 형광체층의 발광 파장보다 짧은, 발광 장치.
  17. 제1항에 있어서, 상기 제1 광이 청색광이고, 상기 제2 광이 황색광이며, 상기 제3 광이 황색광인, 발광 장치.
  18. 제1항에 있어서, 상기 제1 광이 청색광이고, 상기 제2 광이 적색광이며, 상기 제3 광이 녹색광인, 발광 장치.
  19. 제1항에 있어서, 상기 제1 광이 근자외광이고, 상기 제2 광이 적색광이며, 상기 제3 광이 청색 및 녹색광인, 발광 장치.
  20. 제1항에 있어서, 상기 실장 부재가, 상기 실장 부재의 상기 반도체 발광 소자 측의 면에 설치된 반사막을 포함하는, 발광 장치.
KR1020100088043A 2009-12-22 2010-09-08 발광 장치 KR101202110B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009290554A JP5050045B2 (ja) 2009-12-22 2009-12-22 発光装置
JPJP-P-2009-290554 2009-12-22

Publications (2)

Publication Number Publication Date
KR20110073230A KR20110073230A (ko) 2011-06-29
KR101202110B1 true KR101202110B1 (ko) 2012-11-15

Family

ID=43602855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100088043A KR101202110B1 (ko) 2009-12-22 2010-09-08 발광 장치

Country Status (6)

Country Link
US (2) US8368104B2 (ko)
EP (2) EP3270426B1 (ko)
JP (1) JP5050045B2 (ko)
KR (1) KR101202110B1 (ko)
CN (1) CN102104107B (ko)
TW (2) TW201419592A (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5047264B2 (ja) 2009-12-22 2012-10-10 株式会社東芝 発光装置
TW201238406A (en) * 2011-03-11 2012-09-16 Ind Tech Res Inst Light emitting devices
US8952402B2 (en) * 2011-08-26 2015-02-10 Micron Technology, Inc. Solid-state radiation transducer devices having flip-chip mounted solid-state radiation transducers and associated systems and methods
CN103378274A (zh) * 2012-04-27 2013-10-30 台达电子工业股份有限公司 发光装置及其制造方法
CN102709453B (zh) * 2012-05-30 2015-06-10 上舜照明（中国）有限公司 一种双层荧光粉结构的led光源及制作方法
CN103545404B (zh) * 2012-07-09 2016-12-21 奇菱光电股份有限公司 量子点堆叠结构及其制造方法及发光元件
WO2014053953A1 (en) * 2012-10-04 2014-04-10 Koninklijke Philips N.V. Light emitting device
JP2014120514A (ja) * 2012-12-13 2014-06-30 Sharp Corp 半導体発光装置
JP2014139999A (ja) * 2013-01-21 2014-07-31 Toshiba Corp 半導体発光装置
US9484504B2 (en) * 2013-05-14 2016-11-01 Apple Inc. Micro LED with wavelength conversion layer
TWI510741B (zh) * 2013-05-27 2015-12-01 Genesis Photonics Inc 發光裝置
TW201445082A (zh) * 2013-05-29 2014-12-01 Genesis Photonics Inc 發光裝置
US9111464B2 (en) 2013-06-18 2015-08-18 LuxVue Technology Corporation LED display with wavelength conversion layer
US8928021B1 (en) * 2013-06-18 2015-01-06 LuxVue Technology Corporation LED light pipe
TWI676300B (zh) * 2013-06-27 2019-11-01 晶元光電股份有限公司 發光二極體組件
JP2015166416A (ja) * 2014-03-03 2015-09-24 株式会社東芝 蛍光体、蛍光体の製造方法およびそれを用いた発光装置
CN103915550B (zh) * 2014-03-14 2016-08-31 苏州晶品光电科技有限公司 基于荧光粉的半导体发光器件
CN103887406B (zh) * 2014-03-14 2016-06-15 苏州晶品光电科技有限公司 多层次多介质led发光器件封装结构
JP6217705B2 (ja) * 2015-07-28 2017-10-25 日亜化学工業株式会社 発光装置及びその製造方法
DE102016124526A1 (de) * 2016-12-15 2018-06-21 Osram Opto Semiconductors Gmbh Bauteil mit einem optoelektronischen Bauelement
DE102017101729A1 (de) * 2017-01-30 2018-08-02 Osram Opto Semiconductors Gmbh Strahlungsemittierende Vorrichtung
CN207834349U (zh) 2018-01-16 2018-09-07 漳州立达信光电子科技有限公司 一种led封装结构
US10069047B1 (en) * 2018-01-16 2018-09-04 Leedarson Lighting Co. Ltd. LED device
US10256376B1 (en) * 2018-01-16 2019-04-09 Leedarson Lighting Co. Ltd. LED device
US10243116B1 (en) * 2018-01-16 2019-03-26 Leedarson Lighting Co. Ltd. LED device
TWI671558B (zh) * 2019-02-21 2019-09-11 友達光電股份有限公司 發光裝置與液晶顯示器
WO2021205716A1 (ja) * 2020-04-09 2021-10-14 シャープ株式会社 波長変換素子及び光学機器
WO2021243463A1 (en) * 2020-06-03 2021-12-09 Vuereal Inc. Color conversion solid state device
DE102021112359A1 (de) 2021-05-12 2022-11-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische leuchtvorrichtung

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163527A (ja) * 1996-11-27 1998-06-19 Matsushita Electron Corp 面状光源
WO2000079605A1 (en) * 1999-06-23 2000-12-28 Citizen Electronics Co., Ltd. Light emitting diode
JP3748355B2 (ja) 2000-01-27 2006-02-22 シャープ株式会社 発光ダイオード
JP2001223388A (ja) * 2000-02-09 2001-08-17 Nippon Leiz Co Ltd 光源装置
JP4254266B2 (ja) 2003-02-20 2009-04-15 豊田合成株式会社 発光装置及び発光装置の製造方法
JP3872490B2 (ja) * 2004-12-24 2007-01-24 京セラ株式会社 発光素子収納パッケージ、発光装置および照明装置
TWI433344B (zh) 2004-12-24 2014-04-01 Kyocera Corp 發光裝置及照明裝置
US7341878B2 (en) * 2005-03-14 2008-03-11 Philips Lumileds Lighting Company, Llc Wavelength-converted semiconductor light emitting device
CN101208811A (zh) * 2005-08-05 2008-06-25 松下电器产业株式会社 半导体发光装置
US7514721B2 (en) * 2005-11-29 2009-04-07 Koninklijke Philips Electronics N.V. Luminescent ceramic element for a light emitting device
JP2007273562A (ja) 2006-03-30 2007-10-18 Toshiba Corp 半導体発光装置
TWI472595B (zh) * 2006-08-22 2015-02-11 Mitsubishi Chem Corp Semiconductor component components and semiconductor light emitting components
JP4905009B2 (ja) * 2006-09-12 2012-03-28 豊田合成株式会社 発光装置の製造方法
JP5044329B2 (ja) 2007-08-31 2012-10-10 株式会社東芝 発光装置
JP2009141219A (ja) * 2007-12-07 2009-06-25 Panasonic Electric Works Co Ltd 発光装置
JP5133120B2 (ja) * 2008-04-24 2013-01-30 シチズン電子株式会社 発光装置
JP2009267289A (ja) * 2008-04-30 2009-11-12 Citizen Electronics Co Ltd 発光装置

Also Published As

Publication number Publication date
US20110147775A1 (en) 2011-06-23
TW201128815A (en) 2011-08-16
US20130069098A1 (en) 2013-03-21
JP5050045B2 (ja) 2012-10-17
TWI430480B (zh) 2014-03-11
TW201419592A (zh) 2014-05-16
EP2339656A3 (en) 2013-07-10
EP2339656A2 (en) 2011-06-29
KR20110073230A (ko) 2011-06-29
US8592850B2 (en) 2013-11-26
EP2339656B1 (en) 2017-10-25
CN102104107B (zh) 2013-09-25
US8368104B2 (en) 2013-02-05
EP3270426B1 (en) 2019-12-18
JP2011134762A (ja) 2011-07-07
CN102104107A (zh) 2011-06-22
EP3270426A1 (en) 2018-01-17

Similar Documents

Publication Publication Date Title
KR101202110B1 (ko) 발광 장치
KR101186388B1 (ko) 발광 장치
JP5044329B2 (ja) 発光装置
JP6062431B2 (ja) 半導体発光装置
US8310145B2 (en) Light emitting device including first and second red phosphors and a green phosphor
US20110012141A1 (en) Single-color wavelength-converted light emitting devices
JP2014524669A (ja) 高電流駆動用発光素子
JP2012186414A (ja) 発光装置
JP2009224538A (ja) 半導体発光装置
US20140070243A1 (en) Light-emitting device and method of manufacturing the same
JP4213168B2 (ja) 発光装置
JP5380588B2 (ja) 発光装置
JP5546589B2 (ja) 発光装置
JP2024061410A (ja) 発光装置
KR20230109578A (ko) 발광 패키지

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170126

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181018

Year of fee payment: 7