KR101202020B1

KR101202020B1 - 웨이퍼 수준의 집적회로 칩 조정 시스템 및 집적회로 칩 조정 방법

Info

Publication number: KR101202020B1
Application number: KR1020080113434A
Authority: KR
Inventors: 현석봉; 이희태; 박경환; 강성원; 이형섭
Original assignee: 한국전자통신연구원
Priority date: 2008-11-14
Filing date: 2008-11-14
Publication date: 2012-11-16
Also published as: US20100125761A1; KR20100054486A

Abstract

본 발명은 웨이퍼 수준의 집적회로 칩 조정 시스템 및 집적회로 칩 조정 방법에 관한 것으로, 칩 성능조정시에는 외부로부터 수신되는 조정값에 따라 칩 성능을 조정하고, 칩 성능조정 완료시에는 내부에 저장된 조정값에 따라 칩 성능을 조정 완료하는 복수개의 집적회로 칩들과, 복수개의 탐침 단자들이 배치된 탐침 영역과, 상기 탐침 영역의 탐침 단자들과 상기 복수개의 집적회로 칩간을 전기적으로 연결하는 복수개의 신호라인들이 배치된 신호전송 영역을 포함하는 반도체 웨이퍼; 및 상기 탐침 영역을 통해 적어도 하나의 집적회로 칩과 전기적으로 연결되어, 칩 성능조정시에는 상기 집적회로 칩에 제공되는 상기 조정값을 가변하면서 상기 집적회로 칩의 성능을 측정 및 조정하고, 칩 성능조정 완료시에는 상기 조정값을 상기 집적회로 칩의 내부에 저장시키는 조정 제어기를 포함한다.

웨이퍼 조정, 웨이퍼 수준 테스트, 집적회로 칩, 태그 칩, RFID, 칩 성능조정, 공정 변화

Description

웨이퍼 수준의 집적회로 칩 조정 시스템 및 집적회로 칩 조정 방법{System and method for wafer level tuning of integrated circuit chips}

본 발명은 웨이퍼 수준에서 집적회로 칩의 성능을 균일하게 조정하기 위한 웨이퍼 수준의 집적회로 칩 조정 시스템 및 집적회로 칩 조정 방법에 대한 것으로, 보다 상세하게는 무선주파수 식별(Radio Frequency Identification; RFID) 또는 센서 네트워크(Ubiquitous Sensor Network; USN) 집적회로 칩의 성능을 사전에 설정된 규격 범위에 적합하도록 조정하기 위한 웨이퍼 수준의 집적회로 칩 조정 시스템 및 집적회로 칩 조정 방법에 관한 것이다.

본 발명은 지식경제부 및 정보통신연구진흥원의 IT성장동력기술개발의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2005-S-106-04, 과제명: RFID/USN용 센서 태그 및 센서 노드 기술 개발].

일반적으로 RFID는 무선주파수(RF)를 이용하여 태그(tag)가 가지고 있는 정보를 도출하거나 태그에 정보를 기록하는 기술로서, 태그가 부착된 물건이나 동물, 사람 등을 식별, 추적 및 관리하는 데 이용되며, 모든 사물에 부착되기 위해서는 1 센트 대의 초저가(extremely low cost) 태그 칩 양산 기술이 핵심적으로 요구된다.

RFID나 USN 태그 칩과 같이 초저가화가 핵심인 반도체 칩 양산을 위해서는 개별 칩 면적과 전력소모를 최소화하면서 웨이퍼 상태에서 칩의 성능을 균일하게 조정할 수 있는 방법이 필요하다.

일반적으로 반도체 공정을 통해 제조되는 RF/아날로그 칩의 성능은 공정변화(process variation) 영향에 의해 완전히 균일하지 않으며, 칩을 구성하는 기본 소자인 트랜지스터 및 저항, 캐패시터 등의 특성 값이 웨이퍼에 따라 10% 이상 변동될 수 있다.

디지털 로직 회로로만 구성된 칩은 상기한 공정변화의 영향을 적게 받지만, 캐패시터 소자를 이용한 클럭 생성용 발진기나 저항 소자를 이용한 바이어스 회로 등과 같은 아날로그 회로는 공정변화의 영향을 크게 받는다.

종래에는 이러한 공정변화 영향을 보정해 주기 위해 레이저 트리밍(laser trimming) 방법이나 별도의 보정(calibration) 회로를 칩 내부에 추가하였다.

그러나 상기와 같은 조정 방법은 많은 시간을 요하거나 부가적인 칩 면적을 요구하여, 초저가화가 핵심인 RFID/USN 태그 칩에는 부적합한 문제가 있었다.

또한 칩의 절단(sawing) 및 패키징(packing) 단계까지 완료한 후에 칩을 시험하게 되면 웨이퍼 상의 불량인 칩까지 패키징하게 되어 불필요한 비용이 추가되므로, 가능하면 웨이퍼 상에서 온 웨이퍼(on-wafer) 테스트와 조정을 마치는 것이 바람직하다.

그러나 종래에는 웨이퍼 수준의 태그 칩의 불량 여부만을 조정해주는 테스트 시스템만이 개발되어 있을 뿐, 웨이퍼 수준의 태그 칩의 성능을 조정해주기 위한 시스템은 아직 개발되지 못한 실정이다.

이에 본 발명에서는 태그 칩 등과 같은 집적회로 칩에 추가되는 회로를 최소화하면서도, 웨이퍼 수준에서 칩 성능을 테스트하고 조정해 줄 수 있도록 웨이퍼 수준의 집적회로 칩 조정 시스템 및 집적회로 칩 조정 방법을 제공하고자 한다.

본 발명의 제1 측면에 따르면 상기와 같은 문제점을 해결하기 위한 수단으로써, 칩 성능조정시에는 외부로부터 수신되는 조정값에 따라 칩 성능을 조정하고, 칩 성능조정 완료시에는 내부에 저장된 조정값에 따라 칩 성능을 조정 완료하는 복수개의 집적회로 칩들과, 복수개의 탐침 단자들이 배치된 탐침 영역과, 상기 탐침 영역의 탐침 단자들과 상기 복수개의 집적회로 칩간을 전기적으로 연결하는 복수개의 신호라인들이 배치된 신호전송 영역을 포함하는 반도체 웨이퍼; 및 상기 탐침 영역을 통해 적어도 하나의 집적회로 칩과 전기적으로 연결되어, 칩 성능조정시에는 상기 집적회로 칩에 제공되는 상기 조정값을 가변하면서 상기 집적회로 칩의 성능을 측정 및 조정하고, 칩 성능조정 완료시에는 상기 조정값을 상기 집적회로 칩 의 내부에 저장시키는 조정 제어기를 포함하는 웨이퍼 수준의 집적회로 칩 조정 시스템을 제공한다.

상기 집적회로 칩들 각각은 칩 성능조정 완료시에 상기 조정 제어기로부터 제공되는 조정값을 저장하는 조정 메모리; 칩 성능조정시에는 상기 조정 제어기로부터 직접 제공되는 조정값을 선택하여 출력하고, 칩 성능조정 완료시에는 상기 조정 메모리에 저장된 조정값을 선택하여 출력하는 멀티플렉서; 및 상기 멀티플렉서의 출력 신호에 따라 칩 성능을 조정하고, 조정된 성능에 따라 센싱 동작을 수행하는 칩 구동회로를 포함할 수 있다.

상기 조정 메모리는 1회 프로그래머블 메모리인 것을 특징으로 한다.

상기 집적회로 칩들 각각은 상기 조정 제어기로부터 직렬 데이터 형태로 전송되는 조정값을 병렬 데이터 형태로 변환하는 직병렬 변환기; 및 상기 칩 구동회로의 출력 신호들과 상기 조정값을 버퍼하는 적어도 하나의 버퍼를 더 포함할 수 있다.

상기 칩 구동회로는 상기 멀티플렉서의 출력 신호에 따라 안테나의 중심 주파수를 가변하고 상기 안테나를 통해 신호를 송수신하는 신호정합부; 상기 신호정합부를 통해 송수신되는 신호를 변복조하는 신호 변환부; 상기 신호정합부를 통해 수신되는 신호를 직류 전원으로 변환하는 전압 체배부; 상기 멀티플렉서의 출력 신호에 따라 상기 칩 구동회로에서 필요로 하는 바이어스 전압들 및 동작 전압의 전압값을 가변하는 전력 관리부; 상기 멀티플렉서의 출력 신호에 따라 클럭의 주파수를 가변하는 클럭 발생부; 상기 집적회로 칩의 센싱 동작을 수행하는 디지털 컨트 롤러; 및 상기 디지털 컨트롤러의 동작에 필요한 데이터와 상기 디지털 컨트롤러의 동작에 의해 생성되는 데이터를 저장하는 비휘발성 메모리를 포함할 수 있다.

상기 신호전송 영역은 칩 절단단계에서 손실되는 스크라이브(scribe) 영역에 형성되며, 상기 신호 라인상에 배치되는 상기 칩 구동회로의 출력 신호들과 상기 조정값을 버퍼하는 적어도 하나의 버퍼를 더 포함할 수 있다.

본 발명의 제2 측면에 따르면 상기와 같은 문제점을 해결하기 위한 수단으로써, 복수개의 집적회로 칩들; 조정 제어기의 탐침 핀들이 접촉되는 복수개의 탐침 단자가 배치된 탐침 영역; 및 상기 탐침 단자와 상기 집적회로 칩간을 전기적으로 연결하는 복수개의 신호라인들이 배치된 신호전송 영역을 포함하며, 상기 집적회로 칩들 각각은 칩 성능조정 완료시에 상기 조정 제어기로부터 제공되는 조정값을 저장하는 조정 메모리; 칩 성능조정시에는 상기 조정 제어기로부터 직접 제공되는 조정값을 출력하고, 칩 성능조정 완료시에는 상기 조정 메모리에 저장된 조정값을 출력하는 멀티플렉서; 및 상기 멀티플렉서의 출력값에 따라 칩 성능을 조정하고, 조정된 성능에 따라 센싱 동작을 수행하는 칩 구동회로를 포함하는 것을 특징으로 하는 집적회로 칩의 측정 및 조정을 지원하는 반도체 웨이퍼를 제공한다.

상기 집적회로 칩들 각각은 칩 성능조정 완료시에 상기 조정 제어기로부터 제공되는 조정값을 저장하는 조정 메모리; 칩 성능조정시에는 상기 조정 제어기로부터 직접 제공되는 조정값을 선택하여 출력하고, 칩 성능조정 완료시에는 상기 조정 메모리에 저장된 조정값을 선택하여 출력하는 멀티플렉서; 및 상기 멀티플렉서의 출력 신호에 따라 칩 성능을 조정하고, 조정된 성능에 따라 센싱 동작을 수행하 는 칩 구동회로를 포함할 수 있다.

상기 칩 구동회로는 상기 멀티플렉서의 출력 신호에 따라 안테나의 중심 주파수를 가변하고 상기 안테나를 통해 신호를 송수신하는 신호정합부; 상기 신호정합부를 통해 송수신되는 신호를 변복조하는 신호 변환부; 상기 신호정합부를 통해 수신되는 신호를 직류 전원으로 변환하는 전압 체배부; 상기 멀티플렉서의 출력 신호에 따라 상기 칩 구동회로에서 필요로 하는 바이어스 전압들 및 동작 전압의 전압값을 가변하는 전력 관리부; 상기 멀티플렉서의 출력 신호에 따라 클럭의 주파수를 가변하는 클럭 발생부; 상기 집적회로 칩의 센싱 동작을 수행하는 디지털 컨트롤러; 및 상기 디지털 컨트롤러의 동작에 필요한 데이터와 상기 디지털 컨트롤러의 동작에 의해 생성되는 데이터를 저장하는 비휘발성 메모리를 포함할 수 있다.

본 발명의 제3 측면에 따르면 상기와 같은 문제점을 해결하기 위한 수단으로써, 복수개의 집적회로 칩들, 복수개의 탐침 단자들이 배치된 탐침 영역 및 상기 탐침 영역의 탐침 단자들과 상기 복수개의 집적회로 칩간을 전기적으로 연결하는 복수개의 신호라인들이 배치된 신호전송 영역으로 이루어진 반도체 웨이퍼와 상기 반도체 웨이퍼의 외부에 위치되는 조정 제어기를 포함하는 웨이퍼 수준의 집적회로 칩 조정 시스템의 집적회로 칩 조정 방법에 있어서, 상기 조정 제어기가 상기 탐침 영역 및 상기 신호전송 영역을 통해 집적회로 칩과 전기적으로 연결되는 단계; 상기 조정 제어기가 상기 집적회로 칩의 성능을 조정하기 위한 조정값을 가변하여 제공하면서, 상기 집적회로 칩의 성능이 사전에 설정된 규격 조건을 만족하는지 판단하는 단계; 상기 조정 제어기가 상기 집적회로 칩의 성능이 사전에 설정된 규격 조건을 만족할 때의 조정값을 상기 집적회로 칩에 저장시키는 단계; 및 상기 집적회로 칩이 상기 저장된 조정값에 따라 성능조정을 완료하는 단계를 포함하는 집적회로 칩 조정 방법을 제공한다.

상기 집적회로 칩의 성능이 사전에 설정된 규격 조건을 만족하는지 판단하는 단계는 상기 조정 제어기가 상기 집적회로 칩의 성능을 조정하기 위한 조정값을 계산하여 상기 집적회로 칩을 제공하는 단계; 상기 집적회로 칩이 조정값에 따라 상기 집적회로 칩의 성능을 조정한 후, 조정 결과값을 상기 조정 제어기로 출력하는 단계; 및 조정 결과값이 규격 조건을 만족시키기 못하면 상기 조정 제어기가 상기 조정값을 가변하여 상기 집적회로 칩에 다시 제공하는 단계를 포함하는 것을 특징으로 한다.

상기 조정값을 상기 집적회로 칩에 저장시키는 단계는 상기 집적회로 칩에 구비된 1회 프로그래머블 메모리에 상기 조정값을 저장시키는 것을 특징으로 한다.

상기 집적회로 칩의 성능은 기준 바이어스 전압, 클럭의 주파수 및 안테나의 중심 주파수 중 적어도 하나에 의해 결정되는 것을 특징으로 한다.

이와 같이 본 발명의 웨이퍼 수준의 집적회로 칩 조정 시스템 및 집적회로 칩 조정 방법은 집적회로 칩 내부에서 공정변화에 민감한 아날로그 회로와 반도체 웨이퍼 외부의 조정제어기간을 집적회로 칩 내부의 디지털 컨트롤러를 거치지 않고 집적회로 칩 외부의 탐침 영역 및 신호전송 영역을 통해 직접 연결한 후, 조정 제어기를 통해 집적회로 칩의 성능 측정 및 조정을 모두 수행하고, 최종적인 조정 데이터만을 칩 내부의 조정 메모리에 저장한다.

이에 웨이퍼 수준의 집적회로 칩의 성능 측정 및 조정을 동시에 수행할 수 있도록 하면서도, 집적회로 칩 내부에는 최소한 회로(즉, 멀티플렉서 및 1회 프로그래머블 메모리)만이 추가되도록 한다.

즉, 공정 변화의 영향을 받지 않고 균일한 성능을 갖는 집적회로 칩을 양산할 수 있도록 하면서도, 집적회로 칩의 면적 증가 부담(area overhead)을 최소화시켜 집적회로 칩의 양산 비용 증가 부담 또한 획기적으로 낮춰준다.

또한 공정변화 영향을 보정하는 기능 외에도 국가별로 서로 다른 주파수 규격을 맞추기 위해 안테나의 중심 주파수를 조정하거나, 센서를 포함하는 태그의 경우 센서의 초기값을 조정해 줄 수도 있도록 함으로써, 활용 범위도 확대시켜 준다.

이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.

도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

또한, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

도1은 본 발명의 일실시예에 따른 웨이퍼 수준의 태그 칩 조정 시스템의 블럭도이고, 도2는 도1의 반도체 웨이퍼의 상세 회로도이다.

이하에서는 설명의 편이를 위해 집적회로 칩의 일예로서 태그 칩을 설명하기로 한다.

계속하여 도1을 참조하면, 본 발명의 웨이퍼 수준의 집적회로 칩 조정 시스템은 반도체 웨이퍼(300)와 상기의 반도체 웨이퍼(300)에 외부에 위치되어 반도체 웨이퍼(300)내 태그 칩(310)의 성능을 테스트하고 조정하는 조정 제어기(400)로 구성되며, 반도체 웨이퍼(300)는 다시 복수개의 태그 칩(310), 탐침 영역(320) 및 신호전송 영역(330)로 구성된다. 여기서, '웨이퍼 수준'이란 칩 제조 공정 중 절단(sawing) 공정 등의 후공정을 거치기 전의, 전 공정이 완료된 웨이퍼를 의미한다.

그리고 태그 칩(310)은 도2에 도시된 바와 같이, 조정 제어기(400)로부터 직렬 데이터 형태로 전송되는 조정값을 병렬 데이터 형태로 변환하는 직병렬 변환기(311), 조정 제어기(400)의 제어하에 조정 제어기(400)로부터 제공되는 조정값을 저장하는 조정 메모리(312), 조정 제어기(400)의 제어하에 칩 성능조정시에는 조정 제어기(400)로부터 직접 제공되는 조정값을 선택하여 출력하고, 칩 성능조정 완료시에는 조정 메모리(312)에 저장된 조정값을 선택하여 출력하는 멀티플렉서(313), 멀티플렉서(313)의 출력값에 따라 태그 칩(310)내 아날로그 회로들의 동작 특성(예를 들어, 기준 바이어스 전압, 클럭 주파수 등)을 조정하여 칩 성능을 조정하고, 조정된 칩 성능에 따라 센싱 동작을 수행하는 칩 구동회로(314)를 포함한다.

이때, 조정 메모리(312)는 안티-퓨즈(anti-fuse) 또는 퓨즈(fuse) 방식으로 데이터를 저장하는 1회 프로그래머블(one-time programmable, OTP) 메모리로 구현하는 것이 바람직하다. 이는 최소한의 면적과 비용으로 조정 제어기(400)로부터 제공되는 조정값을 저장할 수 있도록 하기 위함이다.

그리고 칩 구동회로(314)는 임피던스 정합 동작과 안테나 주파수 설정 동작을 수행하여, 안테나(Ant)를 통해 신호를 송수신하는 신호정합부(314-1), 신호정합부(314-1)를 통해 수신된 미약한 RF신호를 정류하여 직류 전원으로 변환하는 전압 체배부(314-2), 디지털 컨트롤러(314-6)와 신호정합부(314-1)간에 송수신되는 변복 조하는 신호 변환부(314-3), 멀티플렉서(313)의 출력값에 따라 기준 바이어스 전압을 가변하고, 가변된 기준 바이어스 전압을 기준으로 칩 구동회로(314)에서 필요로 하는 각종 바이어스 전압들 및 동작 전압을 생성하는 전력 관리부(314-4), 멀티플렉서(313)의 출력값에 따라 클럭의 주파수를 가변하는 클럭 발생부(314-5), 멀티플렉서(313)의 출력값에 따라 조정된 칩 성능에 따라 태그 칩(310)의 센싱 동작을 수행하는 디지털 컨트롤러(314-6), 및 디지털 컨트롤러(314-6)의 동작에 필요한 데이터와 디지털 컨트롤러(314-6)의 동작에 의해 생성되는 데이터를 저장하는 비휘발성 메모리(314-7)를 포함한다.

또한, 칩 구동회로(314)는 멀티플렉서(313)의 출력값에 응답하여 공정 변화 영향을 조정하는 기능이외에도, 신호정합부(314-1)의 안테나(Ant)의 중심 주파수를 멀티플렉서(313)의 출력값에 따라 조정함으로써, 국가별로 서로 다른 주파수 규격을 맞추어 줄 수도 있다.

이와 같은 멀티플렉서(313)의 출력값에 따라 자신의 동작 특성을 조정하는 신호정합부(314-1), 전력 관리부(314-4) 및 클럭 발생부(314-5)는 아날로그 회로로 구현되며, 이때의 동작 특성 조정 동작은 공지된 기술에 따르도록 한다.

예를 들어, 신호정합부(314-1)는 공진 회로의 캐패시터를 멀티플렉서(313)의 출력값에 따라 캐패시터 값이 가변되는 가변 캐패시터 또는 캐패시터 어레이로 구현함으로써, 안테나의 중심 주파수를 조정해줄 수 있다. 그리고 전력 관리부(314-4)는 기준 바이어스 회로의 저항을 멀티플렉서(313)의 출력값에 따라 저항값이 가변되는 가변 저항 또는 저항 어레이로 구현함으로써, 기준 바이어스의 전압값을 조정해줄 수 있다. 또한 클럭 발생부(314-5)도 발진 회로의 캐패시터를 멀티플렉서(313)의 출력값에 따라 캐패시터 값이 가변되는 가변 캐패시터 또는 캐패시터 어레이로 구현함으로써, 클럭의 중심 주파수를 조정해줄 수 있다.

탐침 영역(320)에는 적어도 하나의 태그 칩(310)에 대응되며 조정 제어기(400)의 탐침 핀들(410)이 전기적으로 접촉되는 복수개의 탐침 단자들이 배치된다.

신호전송 영역(330)에는 탐침 영역(320)에 배치된 복수개의 탐침 단자들과 태그 칩(310)간을 전기적으로 연결하기 위한 복수개의 신호라인들(SL1~SLn)이 배치된다.

이러한 신호전송 영역(330)은 스크라이브(scribe) 영역에 형성되어, 실제 칩 면적에 영향을 주지 않고 반도체 공정의 최종 단계인 칩 절단 단계에서 절단 장치에 의해 자동 삭제되도록 하는 것이 바람직하다.

참고로, 반도체 웨이퍼의 하나의 레티클내에는 수십 내지 수백개의 동일한 형태의 태그 칩(310)들이 배치되므로, 테스트하고자 하는 태그 칩(310)의 수에 따라 상기 신호라인의 수는 수십 내지 수백개까지 증가될 수 있다. 그러나 신호라인의 개수가 상기한 방식으로 증가하더라도 칩의 절단에 필요한 스크라이브 영역은 일반적으로 수십 μm 이상의 폭을 가지므로, 실제 칩 면적에는 별다른 영향을 주지 않는다.

또한, 탐침 영역(320)과 태그 칩(310)간 거리가 멀어 신호라인의 길이가 길어지는 경우에는, 신호의 버퍼링 동작을 수행하는 버퍼(331~336)를 신호라인들(SL1~SLn) 상에 추가하거나 태그 칩(310) 내부에 추가할 수 있다. 이는 탐침 영역(320)과 태그 칩(310)간 거리가 멀어 신호라인의 길이가 길어지는 경우에 발생할 수 있는 각종 기생 효과(노이즈 발생, 신호 감쇄 등)를 제거하기 위함이다.

조정 제어부(400)는 태그 칩(310)의 성능을 테스트하고 조정하기 위한 절차 및 규격 조건이 사전에 정의된 조정 프로그램을 내장하고, 복수개의 탐침 핀들(410)을 탐침 영역(320)내에 배치된 탐침 단자들에 접촉시킴으로써 칩 성능조정 대상인 태그 칩(310)과 전기적으로 연결한다.

그리고 칩 성능 조정시에는 태그 칩(310)에 인가되는 조정값을 변경하면서 태그 칩(310)의 성능이 사전에 설정된 규격 조건을 만족하는지를 반복적으로 확인한다. 이러한 반복 과정을 통해 칩의 성능이 규격을 만족하게 되면, 칩 성능 완료과정으로 진입하여 마지막 조정과정을 통해 획득된 조정값을 조정 메모리(312)에 저장해준다.

덧붙여, 조정 제어부(400)는 칩 성능 조정시에는 칩 성능 조정 중임을 통보하는 제어 신호를 제공하여 태그 칩(310)의 멀티플렉서(313)가 조정 제어부(400)로부터 직접 전송되는 조정값을 아날로그 회로들, 예를 들면, 신호 정합부(314-1), 전력 관리부(314-4), 및 클럭 발생부(314-5)에 제공하도록 한다. 반면, 칩 성능 조정 완료시에는 칩 성능 조정이 완료되었음을 통보하는 제어 신호와 함께 조정 메모리(312)의 쓰기 동작을 위한 메모리 전압을 제공해준다. 이에 조정 메모리(312)는 동작이 활성화되어 조정 제어부(400)로부터 전송되는 조정값을 저장하고, 멀티플렉서(313)는 조정 제어부(400)로부터 직접 전송되는 조정값대신에 조정 메모리(312)에 저장된 조정값을 아날로그 회로들, 예를 들면, 신호 정합부(314-1), 전력 관리부(314-4), 및 클럭 발생부(314-5)에 제공해준다.

이와 같이, 본 발명의 웨이퍼 수준의 집적회로 칩 조정 시스템은 반도체 웨이퍼(300)내에 별도의 탐침 영역(320) 및 신호전송 영역(330)을 추가하고, 이들 영역을 통해 반도체 웨이퍼(300)내 태그 칩(310)과 조정 제어기(400)간을 전기적으로 연결시킨다.

그리고 조정 제어기(400)를 통해 웨이퍼 상태에서 태그 칩(310)의 성능을 테스트하고 조정하는 제반 과정을 모두 수행하도록 하고, 최종적인 조정 완료 값만을 태그 칩(310)에 저장되도록 한다.

이에 본 발명의 웨이퍼 수준의 집적회로 칩 조정 시스템은 태그 칩(310) 내부에는 최소한의 회로(즉, 멀티플렉서 및 조정 메모리)만을 추가되도록 함으로써, 성능 측정 및 조정 동작에 필요한 집적회로 칩내 면적 증가 부담이 최소화되도록 해준다.

도3은 본 발명의 일실시예에 따른 집적회로 칩 조정 방법을 설명하기 위한 동작 흐름도이다.

먼저, 조정 제어기(400)의 탐침 핀들(410)을 탐침 영역(320)의 탐침 단자들에 접촉시켜, 조정 제어기(400)와 칩 성능 조정 대상이 되는 태그 칩(310)간을 전기적으로 연결시킨다(S1).

조정 제어기(400)는 칩 성능 조정 대상인 태그 칩(310)을 선택하고(S2), 해당 태그 칩(310)에 동작 초기화 값을 태그 칩(310)에 제공한다(S3). 이때, 동작 초기화 값은 칩 성능조정 동작의 기준점을 획득하기 위한 것이다.

해당 태그 칩(310)은 조정 제어기(400)의 탐침 핀들(410), 반도체 웨이퍼(300)의 탐침 영역(320) 및 신호전송 영역(330)을 거쳐 전송되는 동작 초기화 값을 수신하고, 동작 초기화 값에 따른 센싱 동작을 수행한 후 동작 결과값을 다시 조정 제어기(400)에 제공한다(S4).

조정 제어기(400)는 태그 칩(310)의 동작 결과값을 분석하여, 해당 태그 칩(310)내 아날로그 회로들(즉, 신호정합부(314-1), 전력 관리부(314-4) 및 클럭 발생부(314-5)) 각각의 동작 특성이 사전에 정해진 규격 조건을 만족하도록 하는 조정값을 계산한 후, 이를 태그 칩(310)에 제공한다(S5).

태그 칩(310)은 조정값에 따라 상기의 아날로그 회로들 각각은 동작 특성을 조정한 후, 조정 결과값을 조정 제어기(400)로 출력한다(S6).

그러면, 조정 제어기(400)는 조정 결과값을 분석하여, 조정 결과값이 규격 조건을 만족시키는지 확인한 후(S7), 조정 결과값이 규격 조건을 만족시키지 못하면, 단계 S5로 재진입하여 조정 결과값이 상기의 규격 조건을 만족할 때까지 단계 S5 내지 단계 S7을 반복 수행하도록 한다.

반면 단계 S5 내지 단계 S7의 칩 성능조정 과정을 통해 조정 결과값이 상기의 규격 조건을 만족시키게 되면, 태그 칩(310)의 성능조정 동작이 성공적으로 수행되었음을 확인하고, 이때의 조정값을 조정 완료값으로써 태그 칩(310)에 제공한다(S8).

태그 칩(310)은 조정 제어기(400)로부터 제공되는 조정값을 자신의 조정 메모리(312)에 저장한 후(S9), 칩 성능조정 동작을 완료한다(S10).

이와 같은 도3의 집적회로 칩 조정 방법은 하나의 집적회로 칩에 대해서만 수행될 수도 있고 복수개의 집적회로 칩에 대해 동시에 수행될 수 있다.

그리고 반도체 웨이퍼(또는 래티클)내에서 인접한 집적회로 칩들 중에서 일부 집적회로 칩만을 샘플링하고 칩의 성능조정 동작을 수행하여 조정값을 획득하고, 인접한 집적회로 칩들에 조정값을 동시에 인가함으로써 조정 시간을 대폭 단축시켜줄 수 도 있다. 이는 동일한 반도체 웨이퍼내에서 인접한 칩들은 공정 변화에 의한 영향을 동일하게 받으므로, 인접한 칩끼리는 서로 동일한 칩 성능을 가지게 되기 때문이다.

또한, 상기의 실시예에서는 태그 칩(310)에 구비되는 아날로그 회로의 동작 특성을 조정함으로써 태그 칩(310)의 성능을 조정하는 경우에 대해서만 한정하여 설명하였지만, 이외의 경우에도 다양하게 적용될 수 있음은 물론 당연하다. 예를 들어, 태그 칩(310)이 센서를 포함하는 경우에는 상기에서와 동일한 원리로 센서의 초기값도 조정해줄 수 있음은 당연하다.

이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 당업자에게 있어 명백할 것이다.

도1은 본 발명의 일실시예에 따른 웨이퍼 수준의 집적회로 칩 조정 시스템의 블록도이다.

도2는 본 발명의 일실시예에 따른 반도체 웨이퍼의 상세 구성도이다.

Claims

조정동작시에는 외부로부터 수신되는 조정값에 따라 내부에서 사용되는 기준 바이어스 전압 및 클럭 주파수 중 적어도 하나를 조정하고, 상기 조정동작이 완료되면 내부에 저장된 조정 완료값에 따라 상기 기준 바이어스 전압 및 상기 클럭 주파수 중 적어도 하나가 결정되는 복수개의 집적회로 칩들과, 복수개의 탐침 단자들이 배치된 탐침 영역과, 상기 탐침 영역의 탐침 단자들과 상기 복수개의 집적회로 칩간을 전기적으로 연결하는 복수개의 신호라인들이 배치된 신호전송 영역을 포함하는 반도체 웨이퍼; 및

상기 탐침 영역을 통해 적어도 하나의 집적회로 칩과 전기적으로 연결되어, 상기 조정동작시에는 상기 집적회로 칩에 제공되는 상기 조정값을 가변하면서 상기 집적회로 칩으로부터 동작 결과를 수신하고 상기 동작 결과를 분석하여 상기 조정 완료값을 획득하고, 상기 조정동작이 완료되면 상기 조정 완료값을 상기 집적회로 칩의 내부에 저장시키는 조정 제어기를 포함하고,

상기 조정값 및 상기 조정 완료값은 상기 기준 바이어스 전압 및 상기 클럭 주파수 중 적어도 하나를 보정하기 위한 데이터이고,

상기 조정 제어기에 의해 가변되는 상기 조정값 및 상기 조정 제어기에 의해 획득된 상기 조정 완료값은 상기 탐침 영역에 배치된 상기 복수개의 탐침 단자들 및 상기 신호전송 영역에 배치된 상기 복수개의 신호라인들을 통하여 상기 집적회로 칩으로 전송되는 웨이퍼 수준의 집적회로 칩 조정 시스템.
제1항에 있어서, 상기 집적회로 칩들 각각은

상기 조정동작이 완료되면 상기 조정 제어기로부터 제공되는 상기 조정 완료값을 저장하는 조정 메모리;

상기 조정동작시에는 상기 조정 제어기로부터 직접 제공되는 상기 조정값을 선택하여 출력하고, 상기 조정동작이 완료되면 상기 조정 메모리에 저장된 상기 조정 완료값을 선택하여 출력하는 멀티플렉서; 및

상기 멀티플렉서의 출력 신호에 따라 센싱 동작을 수행하는 칩 구동회로를 포함하는 것을 특징으로 하는 웨이퍼 수준의 집적회로 칩 조정 시스템.
제2항에 있어서, 상기 조정 메모리는

1회 프로그래머블 메모리인 것을 특징으로 하는 웨이퍼 수준의 집적회로 칩 조정 시스템.
제1항에 있어서, 상기 집적회로 칩들 각각은

상기 조정 제어기로부터 직렬 데이터 형태로 전송되는 상기 조정값 또는 상기 조정 완료값을 병렬 데이터 형태로 변환하는 직병렬 변환기를 더 포함하는 것을 특징으로 하는 웨이퍼 수준의 집적회로 칩 조정 시스템.
제2항에 있어서, 상기 집적회로 칩들 각각은

상기 칩 구동회로의 출력 신호들과 상기 조정값 또는 상기 조정 완료값을 버퍼하는 적어도 하나의 버퍼를 더 포함하는 것을 특징으로 하는 웨이퍼 수준의 집적회로 칩 조정 시스템.
제2항에 있어서, 상기 칩 구동회로는

상기 멀티플렉서의 출력 신호에 따라 안테나의 중심 주파수를 가변하고 상기 안테나를 통해 신호를 송수신하는 신호정합부;

상기 신호정합부를 통해 송수신되는 신호를 변복조하는 신호 변환부;

상기 신호정합부를 통해 수신되는 신호를 직류 전원으로 변환하는 전압 체배부;

상기 멀티플렉서의 출력 신호에 따라 발생되는 클럭 신호의 상기 클럭 주파수를 가변하는 클럭 발생부;

상기 클럭 발생부에서 발생된 상기 클럭 신호 및 상기 신호 변환부를 통해 복조된 신호를 입력하고, 상기 집적회로 칩의 센싱 동작을 수행하며, 상기 신호 변환부를 통해 변조될 신호를 출력하는 디지털 컨트롤러;

상기 디지털 컨트롤러의 동작에 필요한 데이터와 상기 디지털 컨트롤러의 동작에 의해 생성되는 데이터를 저장하는 비휘발성 메모리; 및

상기 전압 체배부로부터 상기 직류 전원을 공급받고, 상기 멀티플렉서의 출력 신호에 따라 상기 신호 변환부, 상기 클럭 발생부, 및 상기 디지털 컨트롤러 각각으로 바이어스 전압들 및 동작 전압의 전압값을 가변하여 공급하는 전력 관리부를 포함하는 것을 특징으로 하는 웨이퍼 수준의 집적회로 칩 조정 시스템.
제2항에 있어서, 상기 신호전송 영역은

칩 절단단계에서 손실되는 스크라이브(scribe) 영역에 형성되는 것을 특징으로 하는 웨이퍼 수준의 집적회로 칩 조정 시스템.
제2항에 있어서, 상기 신호전송 영역은

상기 신호 라인상에 배치되는 상기 칩 구동회로의 출력 신호들과 상기 조정값을 버퍼하는 적어도 하나의 버퍼를 더 포함하는 것을 특징으로 하는 웨이퍼 수준의 집적회로 칩 조정 시스템.
복수개의 집적회로 칩들;

조정 제어기의 탐침 핀들이 접촉되는 복수개의 탐침 단자가 배치된 탐침 영역; 및

상기 탐침 단자와 상기 집적회로 칩간을 전기적으로 연결하는 복수개의 신호라인들이 배치된 신호전송 영역을 포함하며,

상기 집적회로 칩들 각각은

조정동작이 완료되면 상기 조정 제어기로부터 제공되는 조정 완료값을 저장하는 조정 메모리;

상기 조정동작시에는 상기 조정 제어기로부터 직접 제공되는 조정값을 출력하고, 상기 조정동작이 완료되면 상기 조정 메모리에 저장된 상기 조정 완료값을 출력하는 멀티플렉서; 및

상기 멀티플렉서의 출력값에 따라 상기 집적회로 칩 내부에서 사용되는 기준 바이어스 전압 및 클럭 주파수 중 적어도 하나가 조정되고, 조정된 상기 기준 바이어스 전압, 조정된 상기 클럭 주파수, 또는 조정된 상기 기준 바이어스 전압 및 조정된 상기 클럭 주파수에 따라 센싱 동작을 수행하는 칩 구동회로를 포함하고,

상기 조정동작시에는 상기 조정 제어기로부터 제공되는 상기 조정값은 상기 상기 탐침 영역에 배치된 상기 복수개의 탐침 단자들 및 상기 신호전송 영역에 배치된 상기 복수개의 신호라인들을 통하여 상기 멀티플렉서로 인가되고, 상기 조정동작이 완료되면 상기 조정 제어기로부터 제공되는 상기 조정 완료값은 상기 탐침 영역에 배치된 상기 복수개의 탐침 단자들 및 상기 신호전송 영역에 배치된 상기 복수개의 신호라인들을 통하여 상기 조정 메모리로 인가되는 집적회로 칩의 측정 및 조정을 지원하는 반도체 웨이퍼.
제9항에 있어서, 상기 조정 메모리는

1회 프로그래머블 메모리인 것을 특징으로 하는 반도체 웨이퍼.
제9항에 있어서, 상기 집적회로 칩들 각각은

상기 조정 제어기로부터 직렬 데이터 형태로 전송되는 상기 조정값 또는 상기 조정 완료값을 병렬 데이터 형태로 변환하는 직병렬 변환기를 더 포함하는 것을 특징으로 하는 반도체 웨이퍼.
제9항에 있어서, 상기 집적회로 칩들 각각은

상기 칩 구동회로의 출력 신호들과 상기 조정값 또는 상기 조정 완료값을 버퍼하는 적어도 하나의 버퍼를 더 포함하는 것을 특징으로 하는 반도체 웨이퍼.
제9항에 있어서, 상기 칩 구동회로는

상기 멀티플렉서의 출력 신호에 따라 안테나의 중심 주파수를 가변하고 상기 안테나를 통해 신호를 송수신하는 신호정합부;

상기 신호정합부를 통해 송수신되는 신호를 변복조하는 신호 변환부;

상기 신호정합부를 통해 수신되는 신호를 직류 전원으로 변환하는 전압 체배부;

상기 멀티플렉서의 출력 신호에 따라 발생되는 클럭 신호의 상기 클럭 주파수를 가변하는 클럭 발생부;

상기 클럭 발생부에서 발생된 상기 클럭 신호 및 상기 신호 변환부를 통해 복조된 신호를 입력하고, 상기 집적회로 칩의 센싱 동작을 수행하며, 상기 신호 변환부를 통해 변조될 신호를 출력하는 디지털 컨트롤러;

상기 디지털 컨트롤러의 동작에 필요한 데이터와 상기 디지털 컨트롤러의 동작에 의해 생성되는 데이터를 저장하는 비휘발성 메모리; 및

상기 전압 체배부로부터 상기 직류 전원을 공급받고, 상기 멀티플렉서의 출력 신호에 따라 상기 신호 변환부, 상기 클럭 발생부, 및 상기 디지털 컨트롤러 각각으로 바이어스 전압들 및 동작 전압의 전압값을 가변하여 공급하는 전력 관리부를 포함하는 것을 특징으로 하는 반도체 웨이퍼.
제9항에 있어서, 상기 신호전송 영역은

칩 절단단계에서 손실되는 스크라이브(scribe) 영역에 형성되는 것을 특징으로 하는 반도체 웨이퍼.
제9항에 있어서, 상기 신호전송 영역은

상기 신호 라인상에 배치되는 상기 칩 구동회로의 출력 신호들과 상기 조정값을 버퍼하는 적어도 하나의 버퍼를 더 포함하는 것을 특징으로 하는 반도체 웨이퍼.
복수개의 집적회로 칩들, 복수개의 탐침 단자들이 배치된 탐침 영역 및 상기 탐침 영역의 탐침 단자들과 상기 복수개의 집적회로 칩간을 전기적으로 연결하는 복수개의 신호라인들이 배치된 신호전송 영역으로 이루어진 반도체 웨이퍼와 상기 반도체 웨이퍼의 외부에 위치되는 조정 제어기를 포함하는 웨이퍼 수준의 집적회로 칩 조정 시스템의 집적회로 칩 조정 방법에 있어서,

상기 조정 제어기가 상기 탐침 영역 및 상기 신호전송 영역을 통해 상기 집적회로 칩과 전기적으로 연결되는 단계;

상기 조정 제어기가 조정값을 가변하여 제공하면서, 조정 완료값을 획득하는 단계;

상기 조정 제어기가 상기 조정 완료값을 상기 집적회로 칩에 저장시키는 단계; 및

상기 집적회로 칩이 저장된 상기 조정 완료값에 따라 동작을 수행하는 단계를 포함하고,

상기 조정값 및 상기 조정 완료값은 상기 탐침 영역에 배치된 상기 탐침 단자들 및 상기 신호전송 영역에 배치된 상기 복수개의 신호라인들을 통하여 상기 조정 제어기로부터 상기 집적회로 칩으로 전송되는 집적회로 칩 조정 방법.
제16항에 있어서, 상기 조정 완료값을 획득하는 단계는

상기 조정 제어기가 상기 조정값을 계산하여 상기 집적회로 칩에 제공하는 단계;

상기 집적회로 칩이 상기 조정값에 따라 동작을 수행한 후, 동작 결과값을 상기 조정 제어기로 출력하는 단계; 및

상기 조정 제어기가 상기 동작 결과값을 분석하고, 상기 동작 결과값이 규격조건을 만족시키기 못하면 상기 조정값을 가변하여 상기 집적회로 칩에 다시 제공하고, 상기 동작 결과값이 상기 규격 조건을 만족시키면 그 때의 상기 조정값을 상기 조정 완료값으로 획득하는 단계를 포함하는 것을 특징으로 하는 집적회로 칩 조정 방법.
제16항에 있어서, 상기 조정 완료값을 상기 집적회로 칩에 저장시키는 단계는

상기 집적회로 칩에 구비된 1회 프로그래머블 메모리에 상기 조정 완료값을 저장시키는 것을 특징으로 하는 집적회로 칩 조정 방법.
제16항에 있어서,

상기 조정값에 의해 상기 집적회로 칩 내부에서 사용되는 기준 바이어스 전압, 상기 집적회로 칩 내부에서 사용되는 클럭의 주파수 및 상기 집적회로 칩의 안테나의 중심 주파수 중 적어도 하나가 조정되는 것을 특징으로 하는 집적회로 칩 조정 방법.