KR101201940B1 - Method for manufacturing multilayer wiring board having cable part - Google Patents
Method for manufacturing multilayer wiring board having cable part Download PDFInfo
- Publication number
- KR101201940B1 KR101201940B1 KR1020060106337A KR20060106337A KR101201940B1 KR 101201940 B1 KR101201940 B1 KR 101201940B1 KR 1020060106337 A KR1020060106337 A KR 1020060106337A KR 20060106337 A KR20060106337 A KR 20060106337A KR 101201940 B1 KR101201940 B1 KR 101201940B1
- Authority
- KR
- South Korea
- Prior art keywords
- hole
- layer
- forming
- outer layer
- wiring board
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 집적도가 높고 협피치 CSP를 탑재할 수 있는 케이블부를 가지는 다층 배선기판을 저가이면서 안정적으로 제조하는 방법을 제공한다. 적어도 한 쪽 준외층에 케이블부를 가지는 다층 플렉시블 배선기판의 제조방법에 있어서, a) 내층 코어기판(8,58)을 제조하는 공정, b) 가요성을 가지는 양면형 동장적층판에서의 외층 쪽의 도통용 구멍형성부위에 동박의 개구를 형성하고, 상기 양면형 동장적층판의 내층 쪽에 도통용 구멍형성부위의 개구를 포함하는 회로패턴(10,60)을 형성하는 공정, c) 상기 회로패턴 위에 커버레이(22,70)를 형성하여 외층 빌드업층(23,67)으로 하는 공정, d) 상기 외층 빌드업층을, 커버레이를 형성한 측을 상기 내층 코어기판 쪽으로 향하게 하고, 상기 내층 코어기판에 접착재를 통하여 적층하여 적층 회로기재(25,73)를 형성하는 공정, e) 상기 적층 회로기재에 대하여, 상기 외층 쪽의 도통용 구멍형성부위를 향하여 상기 동박의 개구를 통하여 레이저 가공을 하고 도통용 구멍(26,27,28,74,75,76)을 형성하는 공정, f) 상기 적층 회로기재에 대하여, 상기 외층 쪽의 도통용 구멍형성부위를 향하여 상기 동박의 개구, 및 상기 회로패턴에서의 상기 도통용 구멍형성부위의 개구를 레이저 차광용 마스크로 하여 레이저 가공하고, 도통용 구멍을 형성하는 공정, g) 상기 도통용 구멍에 대하여 도전화 처리를 하여 전해 도금에 의해 비아홀(29,30,31,77,78,79)을 형성하는 공정을 구비한 제조방법이다. 양면형 동장적층판을 한면형 동장적층판으로 바꾸어도 좋다.The present invention provides a low cost and stable method for manufacturing a multilayer wiring board having a high integration density and a cable section capable of mounting a narrow pitch CSP. A method for producing a multilayer flexible wiring board having a cable section on at least one quasi-outer layer, the method comprising: a) manufacturing the inner core boards 8 and 58; b) conduction to the outer layer side in a flexible double-sided copper clad laminate. Forming an opening of the copper foil in the hole forming portion for forming the circuit, and forming a circuit pattern (10,60) including an opening in the through hole forming portion in the inner layer side of the double-sided copper clad laminate, c) a coverlay over the circuit pattern (22,70) to form an outer layer build-up layer (23,67), d) The outer layer build-up layer, with the coverlay formed side toward the inner layer core substrate, the adhesive material is applied to the inner layer core substrate Laminating through to form laminated circuit substrates (25, 73), e) the laminated circuit substrate is subjected to laser processing through the opening of the copper foil toward the through hole forming portion on the outer layer side, and a conductive tool A step of forming the yoke (26, 27, 28, 74, 75, 76), f) the opening of the copper foil toward the conductive hole forming portion on the outer layer side with respect to the laminated circuit substrate, and the circuit pattern Forming a hole for conduction by laser processing the opening of the through hole forming portion as a laser shielding mask, g) conducting treatment to the hole for conduction and conducting a via hole 29,30, 31,77,78,79) is a manufacturing method provided with the process of forming. The double-sided copper clad laminate may be replaced with a single-sided copper clad laminate.
플렉시블 배선기판, 동장적층판 Flexible Wiring Boards, Copper Clad Laminated Boards
Description
도 1은 본 발명의 실시예 1을 나타내는 개념적 단면구성도이다.1 is a conceptual cross-sectional view showing a first embodiment of the present invention.
도 2는 본 발명의 실시예 1을 나타내는 개념적 단면구성도이다.2 is a conceptual cross-sectional view showing the first embodiment of the present invention.
도 3은 본 발명의 실시예 1을 나타내는 개념적 단면구성도이다.3 is a conceptual cross-sectional view showing the first embodiment of the present invention.
도 4는 본 발명의 실시예 1을 나타내는 개념적 단면구성도이다.Figure 4 is a schematic cross-sectional view showing a first embodiment of the present invention.
도 5는 본 발명의 실시예 1을 나타내는 개념적 단면구성도이다.5 is a schematic cross-sectional view showing the first embodiment of the present invention.
도 6은 본 발명의 실시예 2를 나타내는 개념적 단면구성도이다.6 is a schematic cross-sectional view showing a second embodiment of the present invention.
도 7은 본 발명의 실시예 2를 나타내는 개념적 단면구성도이다.7 is a schematic cross-sectional view showing a second embodiment of the present invention.
도 8은 본 발명의 실시예 2를 나타내는 개념적 단면구성도이다.8 is a schematic cross-sectional view showing a second embodiment of the present invention.
도 9는 본 발명의 실시예 2를 나타내는 개념적 단면구성도이다.9 is a schematic cross-sectional view showing a second embodiment of the present invention.
도 10은 종래방법에 따른 케이블부를 가지는 다층 배선기판의 제조방법의 개념적 단면구성도이다.10 is a schematic cross-sectional view of a method for manufacturing a multilayer wiring board having a cable section according to the conventional method.
도 11은 종래방법에 따른 케이블부를 가지는 다층 배선기판의 제조방법의 개념적 단면구성도이다.11 is a conceptual cross-sectional view of a method for manufacturing a multilayer wiring board having a cable section according to the conventional method.
도 12는 종래방법에 따른 케이블부를 가지는 다층 배선기판의 제조방법의 개념적 단면구성도이다.12 is a schematic cross-sectional view of a method for manufacturing a multilayer wiring board having a cable section according to the conventional method.
도 13은 종래방법에 따른 케이블부를 가지는 다층 배선기판의 제조방법의 개념적 단면구성도이다.13 is a schematic cross-sectional view of a method for manufacturing a multilayer wiring board having a cable section according to the conventional method.
도 14는 종래방법에 따른 케이블부를 가지는 다층 배선기판의 제조방법의 개념적 단면구성도이다.14 is a schematic cross-sectional view of a method for manufacturing a multilayer wiring board having a cable section according to the conventional method.
도 15는 종래방법에 따른 케이블부를 가지는 다층 배선기판의 제조방법의 개념적 단면구성도이다.15 is a schematic cross-sectional view of a method for manufacturing a multilayer wiring board having a cable section according to the conventional method.
**주요 도면부호의 부호설명**** Description of Major Reference Codes **
1: 동박 2: 니켈박1: copper foil 2: nickel foil
3: 동박 4: 금속기재3: copper foil 4: metal base
5: 도전성 돌기 6: 프리프레그5: conductive projection 6: prepreg
7: 도전성 돌기의 꼭대기부7: top of conductive protrusion
8: 도전성 돌기가 프리프레그를 관통한 회로기재8: Circuit board through which conductive protrusion penetrates prepreg
9: 금속박 10: 회로패턴9: metal foil 10: circuit pattern
11: 양면 코어기판 12: 가요성 절연 베이스재11: double-sided core board 12: flexible insulating base material
13,14: 동박 15: 양면 동장적층판13, 14: copper foil 15: double-sided copper clad laminate
16: 레지스트층 17: 컨포멀 마스크(conformal mask)16: resist layer 17: conformal mask
18: 도통용 구멍형성부위의 개구를 포함하는 내층회로18: inner layer circuit including the opening of the hole-forming part for conduction
19: 빌드업층 20: 폴리이미드 필름19: build up layer 20: polyimide film
21: 접착재 22: 커버레이(coverlay)21: adhesive 22: coverlay
23: 커버레이 부착 빌드업층 24: 접착재23: Buildup layer with coverlay 24: Adhesive material
25: 적층 회로기재 26: 제 1 도통용 구멍25: laminated circuit substrate 26: first through hole
27: 제 2 도통용 구멍 28: 제 3 도통용 구멍27: second through hole 28: third through hole
29: 비아홀 30: 스택 비아홀29: via hole 30: stack via hole
31: 스킵 비아홀 32: 적층 회로기재31: skip via hole 32: laminated circuit board
33: 외층 회로패턴 34: 준외층 케이블33: outer circuit pattern 34: quasi-outer layer cable
35: 본 발명에 따른 케이블부를 가지는 다층 배선기판35: multilayer wiring board having cable section according to the present invention
51: 동박 52: 니켈박51: copper foil 52: nickel foil
53: 동박 54: 금속기재53: copper foil 54: metal base
55: 도전성 돌기 56: 프리프레그55: conductive protrusion 56: prepreg
57: 도전성 돌기의 꼭대기부57: top of the conductive protrusion
58: 도전성 돌기가 프리프레그를 관통한 회로기재58: circuit board with conductive protrusions penetrating the prepreg
59: 금속박 60: 회로패턴59: metal foil 60: circuit pattern
61: 양면 코어기판 62: 가요성 절연 베이스재61: double-sided core board 62: flexible insulating base material
63: 동박 64: 일면 동장적층판63: copper foil 64: one side copper clad laminate
65: 레지스트층65: resist layer
66: 도통용 구멍형성부위의 개구를 포함하는 내층회로66: inner layer circuit including openings in the through hole-forming portion
67: 빌드업층 68: 폴리이미드 필름67: build-up layer 68: polyimide film
69: 접착재 70: 커버레이69: adhesive 70: coverlay
71: 커버레이 부착 빌드업층 72: 접착재71: build-up layer with coverlay 72: adhesive material
73: 적층 회로기재 74: 제 1 도통용 구멍73: laminated circuit substrate 74: first through hole
75: 제 2 도통용 구멍 76: 제 3 도통용 구멍75: second through hole 76: third through hole
77: 비아홀 78: 스택 비아홀77: via hole 78: stack via hole
79: 스킵 비아홀 80: 외층 회로패턴79: skip via hole 80: outer circuit pattern
81: 준외층 케이블81: sub-layer cable
82: 본 발명에 따른 케이블부를 가지는 다층 배선기판82: multilayer wiring board having cable section according to the present invention
131: 가요성 절연 베이스재 132,133: 동박층131: flexible
134: 양면 동장적층판 135: 회로패턴134: double-sided copper clad laminate 135: circuit pattern
136: 내층회로 137: 폴리이미드 필름136: inner layer circuit 137: polyimide film
138: 접착제 139: 커버138: adhesive 139: cover
140: 케이블부 141: 가요성 절연 베이스재140: cable portion 141: flexible insulating base material
142: 동박층 143: 일면 동장적층판142: copper foil layer 143: copper clad laminate
144: 접착제 145: 본떠진 일면 동장적층판144: adhesive 145: one-sided copper clad laminate
146: 도통용 구멍 147: 쓰루홀146: through hole 147: through hole
148: 회로패턴 149: 내층 코어기판148: circuit pattern 149: inner core board
150: 접착성 절연수지 151: 도전층150: adhesive insulating resin 151: conductive layer
152: 일면 동장적층판 153: 천공 가공된 일면 동장적층판152: one side copper clad laminate 153: perforated one side copper clad laminate
154: 도통용 구멍 155: 비아홀154: through hole 155: via hole
156: 회로패턴156: circuit pattern
157: 종래방법에 의한 케이블부를 가지는 다층 배선기판157: multilayer wiring board having cable section according to conventional method
본 발명은 빌드업형 다층 배선기판의 제조방법에 관한 것으로, 특히 가요성(可撓性) 케이블부를 가지는 빌드업형 다층 플렉시블 배선기판의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a buildup type multilayer wiring board, and more particularly, to a method for manufacturing a buildup type multilayer flexible wiring board having a flexible cable part.
근래, 전자기기의 소형화 및 고기능화가 점점 촉진되고 있으며, 그 때문에 배선기판에 대한 고밀도화 요구가 늘어나고 있다. 그래서, 배선기판을 한면부터 양면이나 3층 이상의 다층 배선기판으로 함으로써, 배선기판의 고밀도화를 꾀하고 있다.In recent years, miniaturization and high functionalization of electronic devices are increasingly promoted, and as a result, demand for higher density of wiring boards is increasing. Therefore, the wiring board is made to be a double-sided or multi-layered wiring board having three or more layers from one side, thereby increasing the density of the wiring board.
그 일환으로서, 휴대전화 등의 소형 전자기기를 중심으로, 각종 전자기기를 실장하는 다층 배선기판이나 경질 배선기판의 사이를, 커넥터 등을 통하여 접속하는 별체의 플렉시블 배선기판이나 플렉시블 플랫 케이블을 일체화한 가요성 케이블부를 가지는 다층 플렉시블 배선기판이 널리 보급되고 있다(예를 들어, 일본특허 제2631287호 공보의 도 5 참조).As a part thereof, a separate flexible wiring board or flexible flat cable which connects between a multilayer wiring board or a rigid wiring board on which various electronic devices are mounted, mainly through small electronic devices such as a mobile phone, is connected through a connector or the like. Multilayer flexible wiring boards having a flexible cable portion have been widely used (see, for example, FIG. 5 of Japanese Patent No. 2631287).
그 중에서도 휴대전화의 고기능화가 눈에 띄며, 이에 따라 다층 플렉시블 배선기판에 실장되는 부품도 CSP(칩사이즈 패키지)로 바뀌어, 고기능이면서 고밀도로 패키징하여 기판 크기를 늘리지 않고 고기능을 부여하려는 흐름에 있다. 이 CSP의 패드 피치도 당초에는 0.8mm였던 것이, 최근에는 0.5mm 이하의 협(狹)피치를 탑재하고자 하는 요구가 제기되기 시작하고 있다. Among them, high-performance of mobile phones is noticeable, and accordingly, components mounted on multilayer flexible wiring boards are also changed to CSP (chip size package), and high-performance and high-density packaging are in a trend to provide high-performance without increasing board size. The pad pitch of this CSP was also 0.8 mm initially, and recently, there has been a demand for mounting a narrow pitch of 0.5 mm or less.
다층 플렉시블 배선기판에 협피치 CSP를 탑재하는데 있어서의 필수요건으로 는 아래와 같은 것들이 있다.The following are the requirements for mounting a narrow pitch CSP on a multilayer flexible wiring board.
(a) CSP 실장 랜드에 관통구멍이 없을 것.(a) There should be no through holes in the CSP mounting land.
: 실장에 필요한 땜납이 흐르지 않도록 하기 위해서이다. : This is to prevent the solder necessary for mounting from flowing.
(b) 도통부의 고밀도 배치가 가능할 것.(b) High density arrangement of conductive parts should be possible.
: 협피치 CSP 실장 랜드로부터 직접 아래의 배선층에 접속하기 위하여 요구되는 최소 피치로서 탑재할 CSP의 패드 피치와 동일한 피치가 필요하다. : Pitch equal to the pad pitch of the CSP to be mounted as the minimum pitch required for connecting to the wiring layer below directly from the narrow pitch CSP mounting land.
(c) 미세 배선의 형성(c) formation of fine wiring
: 외층, 내층에 상관없이, 100 패드 이상의 많은 패드로부터의 배선인출이 필요하기 때문이다. 또한, CSP 실장 랜드 사이에 인출되는 배선의 수는, 탑재가능한 CSP의 사양을 결정하는 중요한 요소이다. 특히 CSP 탑재시에는 CSP 실장 랜드가 존재하는 외층의 배선보다, 아래에 있는 내층의 배선을 미세화하는 것이 효과적이다. This is because wire drawing out from many pads of 100 pads or more is necessary regardless of the outer layer or the inner layer. In addition, the number of wires drawn out between the CSP mounting lands is an important factor in determining the specification of the mountable CSP. In particular, at the time of CSP mounting, it is effective to make the wiring of the inner layer below finer than the wiring of the outer layer in which the CSP mounting land exists.
(d) CSP 실장 랜드의 평탄성(d) Flatness of CSP Mount Lands
: CSP를 다층 플렉시블 배선기판 위에 페이스 다운으로 플립 칩 실장할 때, CSP측 패드 위의 땜납 볼의 높이로, CSP 실장 랜드의 요철을 흡수할 필요가 있기 때문이다. 다층 플렉시블 배선기판에서는, 각 층의 반도체의 두께에 의한 단차를 접착재 등으로 충전하여 평탄성을 확보할 필요가 있다. This is because, when flip chip mounting the CSP face down on the multilayer flexible wiring board, it is necessary to absorb the unevenness of the CSP mounting land at the height of the solder balls on the CSP side pads. In a multilayer flexible wiring board, it is necessary to fill the step by the thickness of the semiconductor of each layer with an adhesive or the like to ensure flatness.
다층 플렉시블 배선기판의 대표적인 구조는, 양면 또는 한면의 플렉시블 배선기판을 내층으로 하고, 이것에 외층이 되는 플렉시블 또는 경질 베이스의 배선기판을 적층하며, 도금 등에 의한 쓰루홀 접속을 실시하여 4~8층 정도의 다층 플렉시 블 배선기판으로 하는 구조이다(예를 들어, 일본특허 제2631287호 공보의 도 5 참조).The typical structure of a multilayer flexible wiring board is a four- to eight-layer layer having a double-sided or one-sided flexible wiring board as an inner layer, a flexible or rigid base wiring board as an outer layer, and a through-hole connection by plating or the like. The structure is a multilayer flexible wiring board having a degree of precision (see, for example, FIG. 5 of Japanese Patent No. 2631287).
단, 쓰루홀 접속은 모든 층을 관통해 버리기 때문에 고밀도화가 어려운 것이나, 부품 실장 랜드를 쓰루홀 위에 설치하면 땜납이 흘러버려 랜드를 쓰루홀 위에는 배치할 수 없다는 문제가 있다. 이 때문에, 상술한 협피치 CSP 탑재의 요건을 만족하지 못하여, 협피치 CSP를 탑재하는 것이 불가능하다.However, the through-hole connection penetrates all the layers, which makes it difficult to increase the density, but there is a problem in that when the component mounting land is installed on the through hole, solder flows and the land cannot be placed on the through hole. For this reason, it is impossible to mount a narrow pitch CSP because the above-mentioned requirement of narrow pitch CSP is not satisfied.
그 중에서도 10 패드×10 패드 이상의 CSP의 패드가 풀 그리드(full grid)로 배치되어 있는 협피치 CSP를 탑재하는 것은, 종래의 다층 플렉시블 배선기판에서는 매우 어려웠다.Among them, it has been very difficult to mount a narrow pitch CSP in which CSP pads of 10 pads or more and 10 pads or more are arranged in a full grid, in a conventional multilayer flexible wiring board.
그래서, 고밀도 실장을 실현하기 위하여, 다층 플렉시블 배선기판을 코어기판으로 하고, 1~2층 정도의 빌드업층을 양면 또는 한면에 가지는 빌드업형 다층 플렉시블 배선기판도 실용화되고 있다.Therefore, in order to realize high-density mounting, build-up type multilayer flexible wiring boards having a multilayer flexible wiring board as a core board and having a buildup layer of about one or two layers on both sides or one side have also been put into practical use.
하지만, 다층 플렉시블 코어기판에 빌드업하는 경우, 케이블부 등의 유연한 구성재료가 코어기판의 평탄성을 손상시키기 때문에 빌드업이 어렵다. 또한, 코어기판에 쓰루홀 도금을 하였기 때문에, 도체층 두께가 두꺼워져 미세회로의 형성이 어렵다.However, when building up a multilayer flexible core board, it is difficult to build up because a flexible component such as a cable part impairs the flatness of the core board. In addition, since through-hole plating is performed on the core substrate, the thickness of the conductor layer is increased, making it difficult to form a fine circuit.
또한, 빌드업용 접착재로 상술한 두꺼운 도체층을 충전하여 평탄성을 확보할 필요도 있기 때문에, 필요한 접착재 두께가 두꺼워지며, 접속 신뢰성을 확보하기 위해서는 필요한 빌드업층의 비아홀(via hole) 도금 두께도 두껍게 할 필요가 있다. 그 결과, 역시 미세회로의 형성이 어렵기 때문에, 상술한 협피치 CSP 탑재의 요건을 만족하지 않으며, 협피치 CSP를 탑재하는 것이 불가능하다.In addition, since it is necessary to secure the flatness by filling the above-mentioned thick conductor layer with the build-up adhesive material, the required adhesive material thickness is increased, and the via-hole plating thickness of the build-up layer required for securing the connection reliability is also increased. There is a need. As a result, since the formation of the fine circuit is also difficult, it does not satisfy the requirements of the above-mentioned narrow pitch CSP mounting, and it is impossible to mount the narrow pitch CSP.
그래서, 미세회로 형성능력의 부족을 층 수를 늘림으로써 보충하기 위하여, 두번째 단을 더욱 빌드업하는 방법이 제안되고 있다. 하지만, 이 방법을 사용하여 2단 빌드업형 다층 플렉시블 배선기판을 제작하기 위해서는 여러차례 적층을 반복하기 때문에, 층수가 늘어남에 따라 공정이 번잡해져 수율이 떨어진다는 문제가 있다.Therefore, in order to compensate for the lack of microcircuit forming ability by increasing the number of layers, a method of further building up the second stage has been proposed. However, in order to fabricate a two-stage build-up type multilayer flexible wiring board using this method, stacking is repeated several times. As the number of layers increases, the process becomes complicated and the yield decreases.
또한, 도전성 돌기에 의한 첫번째 단의 빌드업층을 코어기판에 적층하여 평탄성을 확보한 후, 다시 두번째 단을 빌드업하는 방법도 생각할 수 있다(일본특허공개 2003-129259호 공보, 단락 0020~0030 참조).In addition, a method of stacking the first stage build-up layer by the conductive protrusion on the core substrate to ensure flatness and then building up the second stage can also be considered (see Japanese Patent Application Laid-Open No. 2003-129259, paragraphs 0020 to 0030). ).
하지만, 케이블부 등의 유연한 구성재료로 이루어지는 다층 플렉시블 코어기판에 도전성 돌기를 맞닿게 하면, 코어기판이 변형되거나 코어기판의 쓰루홀에 대한 손상이 있으며, 또한 역시 여러 차례 적층을 반복하여 층수가 늘어남에 따라 공정이 번잡해져 수율이 떨어지기 때문에, 문제 해결에는 이르지 못하였다.However, when the conductive protrusion is brought into contact with the multilayer flexible core board made of a flexible component such as a cable part, the core board may be deformed or damage may be caused to the through hole of the core board. Due to this, the process is complicated and the yield is lowered, and thus the problem cannot be solved.
이 때문에, 집적도가 높고 협피치의 CSP를 탑재할 수 있는 케이블부를 가지는 다층 배선기판을, 저가이면서 안정적으로 제조하는 방법이 요구되고 있다.For this reason, there is a demand for a method of manufacturing a multilayer wiring board having a high integration density and a cable portion capable of mounting a narrow pitch CSP, at low cost and in a stable manner.
도 10 내지 도 15는 종래의 케이블부를 가지는 다층 배선기판의 제조방법(일본특허공개 제2004-20026호 공보, 도 3)을 나타내는 단면공정도로서, 먼저 도 10의 (1)에 나타내는 바와 같이, 폴리이미드 등의 가요성 절연 베이스재(131)의 양면에 동박 등의 도전층(132,133)을 가지는 소위 양면 동장적층판(銅張積層板;134)을 준비한다.10 to 15 are cross-sectional process diagrams illustrating a conventional method for manufacturing a multilayer wiring board having a cable section (Japanese Patent Laid-Open No. 2004-20026, FIG. 3). First, as shown in FIG. What is called a double-sided copper clad
이어서, 도 10의 (2)에 나타내는 바와 같이, 이 양면형 동장적층판(134)의 동박층(132,133)에 대해 통상의 포토패브리케이션(Photo Fabrication) 방법에 의한 에칭 방법을 사용하여, 케이블 등의 회로패턴(135)을 형성하여 내층 회로(136)로 한다.Subsequently, as shown in FIG. 10 (2), the copper foil layers 132 and 133 of the double-sided copper clad
이어서, 도 10의 (3)에 나타내는 바와 같이, 케이블 등의 회로패턴(135)에 접착재(138)를 통하여 폴리이미드필름(137)을 맞붙임으로써 커버(139)를 형성하여 케이블부(140)를 형성한다.Subsequently, as shown in FIG. 10 (3), the
이어서, 도 10의 (4)에 나타내는 바와 같이, 절연 베이스재(141)의 한 쪽 면에 동박 등의 도전층(142)을 가지는 이른바 일면 동장적층판(143) 및 이것을 금형 등에 의해 원하는 형상으로 본뜨기 가공한 도 10의 (3)의 케이블부(140)에 맞붙이기 위한 접착재(144)를 준비한다.Subsequently, as shown in FIG. 10 (4), what is called a one-sided copper clad
이 때의 도전층(142)의 두께로는 50㎛ 이하, 가능하면 35㎛ 이하가 바람직하다. 이 후, 도 10의 (5)에 나타내는 바와 같이, 일면 동장적층판(143)과 접착재(144)를 맞붙이고, 이것을 금형 등에 의해 원하는 형상으로 본뜰 수 있다.As thickness of the
이어서, 도 11의 (6)에 나타내는 바와 같이, 도 10의 (3)의 케이블부(140)에 접착재(144)를 통하여 도 10의 (5)의 본뜨기 가공한 일면 동장적층판(145)을 적층한다. 이어서, 도 11의 (7)에 나타내는 바와 같이, NC 드릴 등으로 도통용 구멍(146)을 형성한다.Subsequently, as shown in FIG. 11 (6), the one-sided copper clad
이 때, 내층 커버(139)의 폴리이미드 필름(137) 및 접착제(138)가 드릴 가공시에 열처짐(heat sag)을 일으켜, 내층 회로(136)의 동박층(132,133)으로의 쓰루홀 도금부착성이 악화되기 때문에, 디스미어(desmear) 처리를 한다. 도통용 구멍(146)의 직경으로는 150~500㎛ 정도가 바람직하다.At this time, the
단, 도통용 구멍의 직경과 접속 신뢰성의 사이에는 상관관계가 있어(일본특허공개 2002-84069호 공보, 단락 0005~0008 참조), 집적도를 향상시킬 목적으로 도통용 구멍의 직경을 작게 설계하면, 신뢰성을 확보하기 위하여 필요한 도금 두께가 두꺼워지는 것이 알려져 있다.However, there is a correlation between the diameter of the through hole and the connection reliability (see Japanese Patent Application Laid-Open No. 2002-84069, paragraphs 0005 to 0008). If the diameter of the through hole is designed to be small in order to improve the degree of integration, It is known that the plating thickness required to secure the reliability becomes thick.
이어서, 도 12의 (8)에 나타내는 바와 같이, 도통용 구멍(146)에 무전해 도금 또는 도전화 처리 등을 실시한 후, 전기 도금으로 쓰루홀(147)을 형성한다. 이 때의 쓰루홀(147)의 도금 두께로는, 30~50㎛ 정도가 신뢰성을 확보하기 위하여 바람직하다.Subsequently, as shown in FIG. 12 (8), the through
그 후, 도 12의 (9)에 나타내는 바와 같이, 상기 쓰루홀면에 대하여, 통상의 포토패브리케이션 방법에 의한 에칭 방법을 사용하여 회로 패턴(148)을 형성하고, 빌드업형 다층 플렉시블 배선기판의 케이블부를 가지는 내층 코어기판(149)을 얻는다.Thereafter, as shown in FIG. 12 (9), a
이어서, 도 13의 (10)에 나타내는 바와 같이, 로우 플로우 타입(Low Flow Type)의 프리프레그(prepreg)나 본딩시트 등의 유출이 적은 접착성 절연수지(150)의 한 쪽 면에 동박 등의 도전층(151)을 가지는 소위 일면 동장적층판(152)을 준비한다.Subsequently, as shown in (10) of FIG. 13, copper foil or the like is formed on one surface of the adhesive insulating
접착성 절연수지(150)의 두께로는, 도 2의 (8)의 두꺼운 쓰루홀 도금을 포함하는 도체층을 충전하고 평탄성을 확보할 필요가 있기 때문에, 적어도 50㎛ 이상의 두께가 필요하며, 여기서는 두께 100㎛의 것을 사용하였다.As the thickness of the adhesive insulating
이어서, 도 13의 (11)에 나타내는 바와 같이, 일면 동장적층판(152)을 금형 등으로 본뜨기 가공한다. 이어서, 도 13의 (12)에 나타내는 바와 같이, 도 12의 (9)에서 얻은 내층 코어기판(149)에 본뜨기 가공한 일면 동장적층판(153)을 적층한다.Subsequently, as shown in FIG. 13 (11), one surface copper clad
그 후, 도 14의 (13)에 나타내는 바와 같이, 레이저 등으로 도통용 구멍(154)을 형성한다. 도통용 구멍(154)의 직경으로는, 0.5mm 피치 이하의 협피치 CSP를 탑재하기 위하여 100~300㎛ 정도가 바람직하다.Thereafter, as shown in FIG. 14 (13), the
단, 상술한 바와 같이, 도통용 구멍의 직경을 작게 설계하면, 신뢰성을 확보하는데 필요한 도금의 두께가 두꺼워진다. 한편, 구멍 직경을 크게 설계하면 집적도가 떨어질 뿐만 아니라, 레이저 가공에 필요한 가공시간이 늘어나 생산성이 악화된다.However, as mentioned above, when the diameter of the through hole is designed to be small, the thickness of the plating required for securing reliability is increased. On the other hand, when the hole diameter is designed to be large, not only the degree of integration decreases, but also the processing time required for laser processing increases, which leads to deterioration in productivity.
이어서, 도 14의 (14)에 나타내는 바와 같이, 도통용 구멍(154)에 무전해 도금 또는 도전화 처리 등을 실시한 후, 전기 도금으로 비아홀(155)을 형성한다. 접착성 절연수지(150)의 두께를 고려하면, 이 때의 비아홀(155)의 도금 두께는 비아홀(155)의 직경에도 의존하지만, 신뢰성을 확보하기 위해서는 30㎛ 이상이 바람직하다.Subsequently, as shown in FIG. 14 (14), the via
그 후, 도 15의 (15)에 나타내는 바와 같이, 상기 도금 금속층면을 포함하는 가장 바깥쪽 도전층에 대하여, 통상의 포토패브리케이션 방법에 의한 에칭 방법을 사용하여 회로 패턴(156)을 형성한다.Thereafter, as shown in FIG. 15 (15), the
이어서, 필요에 따라 기판 표면에 포토 솔더레지스트층의 형성, 납땜, 니켈도금, 금도금 등의 표면처리를 실시하고, 외형가공을 함으로써, 케이블부를 가지는 다층 배선기판(157)을 얻는다.Subsequently, if necessary, the surface of the substrate is subjected to surface treatment such as formation of a photo solder resist layer, soldering, nickel plating, gold plating, and the like, and externally processed to obtain a
이와 같이, 쓰루홀 도금 및 비아홀 도금의 두께를 두껍게 할 필요가 있기 때문에, 6개의 층들 중 바깥쪽으로부터 첫 번째, 두 번째의 도체층의 두께가 두꺼워져, 그 결과 이 층들의 미세 배선형성을 어렵게 하고, 집적도의 저하나 수율의 저하를 초래한다. 이 때문에, 그립 수가 많은 풀그립의 협피치 CSP는 탑재할 수 없으며, 자유도가 낮은 기판 사양이 되어 버린다는 문제가 있다.As such, since the thickness of the through hole plating and the via hole plating needs to be thickened, the thickness of the first and second conductor layers from the outside of the six layers becomes thicker, and as a result, it is difficult to form fine wiring of these layers. This results in lowering the degree of integration and lowering the yield. For this reason, the narrow-pitch CSP of the full-grip with a large number of grips cannot be mounted, and there exists a problem that it becomes the board | substrate specification with low freedom.
또한, 도시하지 않았지만, 도 13의 (10)으로부터의 공정을 반복함으로써 2단 빌드업이 가능하며, 이에 의해 얻어진 다층 플렉시블 기판을 탑재할 수 있는 협피치 CSP의 사양의 자유도가 높아지지만, 역시 바깥쪽으로부터 첫 번째, 두 번째의 도체층의 두께가 두꺼워지기 때문에, 이 층들의 미세 배선형성을 어렵게 한다. 더구나, 상술한 바와 같이 순차 적층을 반복하기 때문에, 층 수가 늘어남에 따라 공정이 번잡해져, 수율이 떨어진다는 문제가 발생한다.Although not shown, a two-stage build-up is possible by repeating the process from FIG. 13 (10), and the degree of freedom of the specification of the narrow-pitch CSP that can mount the multilayer flexible substrate thus obtained increases, but also outside Since the thickness of the first and second conductor layers from the side becomes thicker, it is difficult to form fine lines of these layers. Moreover, since the lamination is repeated as described above, the process becomes more complicated as the number of layers increases, which causes a problem that the yield falls.
상술한 바와 같이 종래의 제조방법을 사용하여 직접도가 높고 협피치 CSP를 탑재할 수 있는 케이블부를 가지는 다층 배선기판을 제조할 때의 문제로는, 번잡한 천공 가공 도금을 여러번 해야 하기 때문에 생산성이나 수율에 문제가 있는 것, 도금의 두께를 두껍게 하는 배선층이 많아 미세 회로의 형성이 어렵기 때문에 여러 단의 빌드업을 하거나 어쩔 수 없이 배선 밀도가 저하된다는 것을 들 수 있다.As described above, a problem in manufacturing a multilayer wiring board having a high directivity and a cable section capable of mounting a narrow pitch CSP by using a conventional manufacturing method is that the complicated perforated plating is required several times. It is mentioned that there is a problem in yield, and there are many wiring layers that increase the thickness of the plating, so that it is difficult to form a fine circuit, so that the build density of several stages is inevitably lowered.
본 발명은 상술한 점을 고려하여 이루어진 것으로, 집적도가 높고 협피치 CSP를 탑재할 수 있는 케이블부를 가지는 다층 배선기판을, 저가이면서 안정적으로 제조하는 방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the foregoing, and an object of the present invention is to provide a method for manufacturing a multilayer wiring board having a high integration density and a cable portion capable of mounting a narrow pitch CSP, at low cost and in a stable manner.
상기 목적을 달성하기 위하여 본 발명에서는 다음의 각 발명을 제공한다.In order to achieve the above object, the present invention provides each of the following inventions.
제 1 발명에 따르면,According to the first invention,
적어도 한 쪽 준(準)외층에 케이블부를 가지고, CPS 실장 랜드에 관통홀이 없는 다층 플렉시블 배선기판의 제조방법에 있어서,In the manufacturing method of the multilayer flexible wiring board which has a cable part in at least one quasi outer layer, and a through hole in a CPS mounting land,
a) 내층 코어기판을 제조하는 공정,a) a process for manufacturing the inner core board,
b) 가요성을 가지는 양면형 동장적층판에서의 외층 쪽의 도통용 구멍형성부위에 동박의 개구를, 또한 상기 양면형 동장적층판의 내층 쪽에 도통용 구멍형성부위의 개구를 포함하는 회로패턴을 형성하는 공정,b) forming a circuit pattern including an opening of the copper foil in the conductive hole forming portion on the outer side of the flexible double-sided copper clad laminate, and an opening of the conductive hole forming portion in the inner layer of the double-sided copper clad laminate; fair,
c) 상기 회로패턴 위에 커버레이를 형성하여 외층 빌드업층으로 하는 공정,c) forming a coverlay on the circuit pattern to form an outer layer buildup layer,
d) 상기 커버레이를 형성한 측을 상기 내층 코어기판 쪽으로 향하게 하고, 상기 외층 빌드업층을 상기 내층 코어기판에 접착재를 통하여 적층하여, 적층 회로기재를 형성하는 공정,d) forming a laminated circuit substrate by directing the side on which the coverlay is formed toward the inner core board, and laminating the outer layer build-up layer on the inner core board through an adhesive;
e) 상기 적층 회로기재에 대하여, 상기 외층 쪽의 도통용 구멍형성부위를 향하여 상기 동박의 개구, 및 상기 회로패턴에서의 상기 도통용 구멍형성부위의 개구를 레이저 차광용 마스크로 하여 레이저 가공하고, 도통용 구멍을 형성하는 공정,e) laser-processing the said laminated circuit base material using the opening of the said copper foil toward the conduction hole formation site of the said outer layer, and the opening of the said conduction hole formation site in the said circuit pattern as a laser shielding mask, Forming a hole for conduction,
삭제delete
f) 상기 도통용 구멍에 대하여 도전화 처리를 하고, 전해 도금을 실시하여 비아홀을 형성하는 공정f) a step of conducting a conductive process on the conductive hole and electroplating to form a via hole
을 구비한 것을 특징으로 한다.And a control unit.
또한, 제 2 발명에 따르면,Furthermore, according to the second invention,
적어도 한 쪽 준외층에 케이블부를 가지고, CPS 실장 랜드에 관통홀이 없는 다층 플렉시블 배선기판의 제조방법에 있어서,In the manufacturing method of the multilayer flexible wiring board which has a cable part in at least one quasi-outer layer, and a through hole in a CPS mounting land,
a) 내층 코어기판을 제조하는 공정,a) a process for manufacturing the inner core board,
b) 가요성을 가지는 한면형 동장적층판의 동박층에 도통용 구멍형성부위의 개구를 포함하는 회로패턴을 형성하는 공정,b) forming a circuit pattern including an opening in the hole-forming portion for conducting in the copper foil layer of the flexible single-sided copper clad laminate;
c) 상기 회로패턴 위에 커버레이를 형성하여 외층 빌드업층으로 하는 공정,c) forming a coverlay on the circuit pattern to form an outer layer buildup layer,
d) 상기 커버레이를 형성한 측을 상기 내층 코어기판 쪽으로 향하게 하고, 상기 외층 빌드업층을 상기 내층 코어기판에 접착재를 통하여 적층하여, 적층 회로기재를 형성하는 공정,d) forming a laminated circuit substrate by directing the side on which the coverlay is formed toward the inner core board, and laminating the outer layer build-up layer on the inner core board through an adhesive;
e) 상기 적층 회로기재에 대하여, 상기 외층 쪽의 도통용 구멍형성부위 및 상기 회로패턴에서의 상기 도통용 구멍형성부위의 개구를 레이저 차광용 마스크로 하여 레이저 가공하고, 도통용 구멍을 형성하는 공정,e) A process of forming a through hole with respect to the laminated circuit substrate by laser processing the opening of the through hole forming portion on the outer layer side and the through hole forming portion in the circuit pattern as a laser shielding mask. ,
삭제delete
f) 상기 도통용 구멍에 대하여 도전화 처리를 하고, 전해 도금을 실시하여 비아홀을 형성하는 공정f) a step of conducting a conductive process on the conductive hole and electroplating to form a via hole
을 구비한 것을 특징으로 한다.And a control unit.
이하, 도 1 내지 도 9를 참조하여 본 발명의 실시예를 설명한다.Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 to 9.
(실시예 1)(Example 1)
도 1 내지 도 5는 본 발명의 실시예 1을 나타내는 단면공정도로서, 먼저 도 1의 (1)에 나타내는 바와 같이, 양면 가요성 배선기판의 제조시에 동박(1)(예를 들어, 두께 100㎛)/니켈박(2)(예를 들어, 두께 2㎛)/동박(3)(예를 들어, 두께 1㎛)의 3층 구조를 가지는 금속기재(4)를 준비한다.1 to 5 are cross-sectional process charts showing the first embodiment of the present invention, and as shown in FIG. 1 (1), the copper foil 1 (for example, thickness 100 at the time of manufacture of a double-sided flexible wiring board) is shown. A
이어서, 도 1의 (2)에 나타내는 바와 같이, 도전성 돌기(5)를 동박(3) 위에 선택적인 에칭 방법으로 형성한다. 이 때의 에칭액으로는 통상의 구리 에칭 공정에서 사용되는 에칭액, 예를 들어 염화제2구리를 포함하는 에칭액을 사용하여, 동박(1)의 전체 두께의 80~90% 정도를 에칭하고, 이어서 니켈에 대한 부식성이 낮고, 구리를 선택적으로 에칭하는 에칭액, 예를 들어 암모니아를 포함하는 알칼리성 에칭액을 사용하여, 동박(1)의 잔존부를 에칭 제거하여 니켈박을 노출시키며, 이어서 구리에 대한 부식성이 낮고, 니켈을 선택적으로 에칭하는 에칭액, 예를 들어 과산화수소나 질산을 포함하는 에칭액을 사용하여, 노출된 니켈박(2)을 에칭제거한다. 이에 의해 도 1의 (2)에 나타내는 구조를 얻을 수 있다.Next, as shown to Fig.1 (2), the
이어서, 도 1의 (3)에 나타내는 바와 같이, B 스테이지 상태의 프리프레그(6)를 도전성 돌기가 설치된 면에 프레스, 라미네이트 등으로 부착시킨다. 프리프레그(6) 대신에, 양면에 열가소성 폴리이미드를 가지는 폴리이미드필름 등의 접 착성을 가지는 절연성 수지를 적용할 수도 있다. 그리고, 도 1의 (4)에 나타내는 바와 같이, 도전성 돌기의 꼭대기부(7)를 프리프레그(6)로부터 노출시키기 위하여, 롤 연마 등의 기계연마, CMP 등의 화학연마 등을 한다. 여기까지의 공정으로, 도전성 돌기(5)가 프리프레그(6)를 관통한 회로기재(8)를 얻는다.Subsequently, as shown in Fig. 1 (3), the
이어서, 도 1의 (5)에 나타내는 바와 같이, 금속박(9)에 도전성 돌기(5)가 프리프레그(6)를 관통한 회로기재(8)를 적층한다. 여기서, 프리프레그(6)가 완전히 열경화하여 C 스테이지 상태가 된다. 그 후, 도 1의 (6)에 나타내는 바와 같이, 적층한 기재의 동박에 회로패턴(10)을 형성하여, 여기까지의 공정으로, 다층 배선기판의 코어기판이 되는 필드비아(filled via) 구조를 가지는 양면 코어기판(11)을 얻는다.Subsequently, as shown in FIG. 1 (5), the
이 실시예 1과 같이, 도전성 돌기에 의한 층간 도통을 가지는 양면 코어기판의 경우, 도금을 두껍게 할 필요가 없으며, 코어기판의 배선층 두께를 얇게 할 수 있기 때문에, 배선의 미세화가 가능하다. 또한, 이후의 빌드업층과의 접착에 사용하는 접착재에 대해서는, 두께가 얇은 것으로 충전가능하기 때문에 유출량이 적어진다. 그리고, 빌드업층과의 층간 접속거리가 짧아지기 때문에, 같은 도금 두께인 경우, 상대적으로 접속 신뢰성이 향상된다.As in the first embodiment, in the case of a double-sided core substrate having interlayer conduction by conductive protrusions, there is no need to increase the thickness of the plating, and the thickness of the wiring layer of the core substrate can be reduced, so that the wiring can be miniaturized. Moreover, about the adhesive material used for adhesion | attachment with a subsequent buildup layer, since it can fill with a thin thickness, the outflow amount becomes small. And since the interlayer connection distance with a buildup layer becomes short, connection reliability improves comparatively when it is the same plating thickness.
필드비아 구조는 여러가지 것으로 적용가능하며, 에칭 가공에 의해 형성한 금속제 도전성 돌기 뿐만 아니라, 도금법에 의한 금속제 도전성 돌기, 도전성 페이스트?잉크 등을 인쇄하여 형성한 도전성 돌기, 또한 비아홀 도금시에 내벽으로의 도금 석출을 늘린 비아필링(via filling) 도금에 의해 제조된 양면 코어기판, 이것들을 조합한 것도 포함하여 적용할 수 있다.The field via structure can be applied in various ways, and not only the metal conductive protrusions formed by the etching process, but also the conductive protrusions formed by printing the metal conductive protrusions, the conductive paste and the ink by the plating method, and the inner walls during the via hole plating. It is possible to apply, including a double-sided core substrate manufactured by via filling plating with increased plating precipitation, and a combination of these.
더욱이, 코어기판이 필드비아 구조를 가짐으로써, 다음 공정에서 빌드업했을 때 필드비아 위에 쌓아올리는 구조로 하는 것이 가능하여 고밀도화에 유리하다. 또한, 고속신호 전송시의 접속부의 반사를 떨어뜨리는 효과도 기대할 수 있다.Furthermore, since the core substrate has a field via structure, it is possible to have a structure that is stacked on the field via when built up in the next step, which is advantageous for high density. In addition, the effect of reducing the reflection of the connecting portion during high-speed signal transmission can also be expected.
그 후, 도 2의 (7)에 나타내는 바와 같이, 가요성 절연 베이스재(12)(여기서는, 두께 25㎛의 폴리이미드)의 이양면에 두께 12㎛의 동박(13,14)을 가지는 소위 양면 동장적층판(15)을 준비한다. 가요성 절연 베이스재(12)의 재질이나 두께는 25㎛의 폴리이미드로 한정되지 않으며, 용도에 따라 나누어 사용할 수 있다. 예를 들어, 고속신호 전송시의 유전체 손실을 줄일 필요가 있는 적용예에서는, 저유전 정접(正接)의 액정 폴리머 등을 베이스로 한 양면 동장적층판을 사용할 수 있으며, 고굴절 요구에 대해서는 폴리이미드의 막두께를 12.5㎛ 등 얇은 것을 선택할 수 있다.Then, as shown to (7) of FIG. 2, what is called double-sided copper field which has the copper foils 13 and 14 of thickness 12micrometer on the both sides of the flexible insulating base material 12 (here, polyimide of thickness 25micrometer). The
이어서, 도 2의 (8)에 나타내는 바와 같이, 양면 동장적층판(15)의 동박(13)의 레이저 가공시의 컨포멀 마스크 및 동박(14)에, 도통용 구멍형성부위의 개구를 포함하는 내층 회로패턴을 포토패브리케이션 방법에 의해 형성하기 위한 레지스트층(16)을 양면 동장적층판(15)의 양면에 형성한다. 이 때 양면의 위치맞춤은 전체 재료에 대하여 실시하기 때문에, 재료의 신축 등에 영향을 받지 않고 쉽게 위치정밀도를 확보할 수 있다. 필요에 따라, 고정밀도의 위치맞춤이 가능한 노광기를 사용하는 것도 가능하다.Subsequently, as shown in (8) of FIG. 2, the inner layer which includes the opening of the hole formation site | part for conduction in the conformal mask and
또한, 동박(13,14)의 두께는 5~12㎛ 정도가 바람직하고, 이 두께 범위내이 면, 협피치 CSP의 탑재에 필요한 내층 피치 100㎛ 이하의 미세한 배선을 형성할 수 있어, 다음 레이저 가공시의 레이저 차광용 마스크로서도 기능한다. 또한, 그 후의 커버레이 접착재에 대해서는, 두께가 얇은 것으로 평탄성을 확보한 후에 충전가능하기 때문에, 빌드업층과의 층간 접속거리가 짧아져, 도금 두께가 동일한 경우, 상대적으로 접속 신뢰성이 향상된다.In addition, the thickness of the copper foils 13 and 14 is preferably about 5 to 12 μm, and within this thickness range, fine wiring having an inner layer pitch of 100 μm or less necessary for mounting the narrow pitch CSP can be formed, and then laser processing. It also functions as a laser light shielding mask in the city. In addition, since the coverlay adhesive material can be charged after securing flatness with a thin thickness, the connection distance between layers with a buildup layer becomes short, and when the plating thickness is the same, connection reliability improves relatively.
이어서, 도 2의 (9)에 나타내는 바와 같이, 레지스트층(16)을 사용하여 포토패브리케이션 방법에 의해 레이저 가공시의 컨포멀 마스크(17) 및 도통용 구멍형성부위의 개구를 포함하는 내층 회로패턴(18)을 형성하고, 다시 레지스트층을 박리한다. 필요에 따라, 빌드업 접착재와의 밀착성을 향상시키기 위한 조면화(roughening)처리를 한다.Subsequently, as shown in FIG. 2 (9), an inner layer circuit including the
한편, 도전성 돌기 위에 블라인드 비아홀(blind-via hole)을 형성하면, 빌드업 후에 레이저 등에 의해 형성되는 도통용 구멍의 검사를 용이하게 하거나, 또는 레이저 열에 의한 영향을 완화시키기 위하여, 흑화처리나 흑화환원처리보다는 산을 이용한 에칭에 의한 조면화가 바람직하다. 지금까지의 공정으로 다층 배선기판의 빌드업층(19)을 얻는다.On the other hand, when blind-via holes are formed on the conductive protrusions, blackening treatment or blackening reduction is performed to facilitate inspection of the conductive holes formed by the laser or the like after the build-up, or to mitigate the effects of laser heat. Roughening by etching with acid is preferred rather than treatment. The
그 후, 도 2의 (10)에 나타내는 바와 같이, 예를 들어 12㎛ 두께의 폴리이미드 필름(20) 위에 두께 15㎛의 아크릴?에폭시 등의 접착재(21)를 가지는 소위 커버레이(22)를 준비한다.Then, as shown to (10) of FIG. 2, the so-called
이어서, 도 2의 (11)에 나타내는 바와 같이, 다층 배선기판의 빌드업층(19)의 내층 쪽에 진공 프레스, 라미네이트 등에 의해 커버레이(22)를 부착한다. 지금 까지의 공정으로 커버레이 부착 빌드업층(23)을 얻는다. 한편, 도 2의 (7)~(11)까지의 공정은 롤투롤(roll-to-roll) 공법이 가능하며, 생산성이 더욱 향상되는 것을 기대할 수 있다.Subsequently, as shown in FIG. 2 (11), the
그 후, 도 3의 (12)에 나타내는 바와 같이, 이어서 커버레이 부착 빌드업층(23)을 양면 코어기판(11)에 빌드업하기 위한 접착재(24)를 미리 본떠내어 위치맞춤한다. 접착재(24)로서는 로우 플로우 타입의 프리프레그나 본딩시트 등의 유출이 적은 것이 바람직하다. 접착재(24)의 두께는 충전성 및 평탄성을 고려하여도 15~20㎛의 얇은 것을 선택할 수 있다.Thereafter, as shown in Fig. 3 (12), the
이어서, 도 3의 (13)에 나타내는 바와 같이, 접착재(24)를 통하여 커버레이 부착 빌드업층(23)과 양면 코어기판(11)을 진공 프레스 등으로 적층한다. 지금까지의 공정으로 적층 회로기재(25)를 얻는다.Subsequently, as shown in FIG. 3 (13), the
이어서, 도 4의 (14)에 나타내는 바와 같이, 미리 제작한 레이저 가공시의 컨포멀 마스크(17)를 사용하여 레이저 가공하고, 3종류의 도통용 구멍(26,27,28)을 형성한다. 제 2 도통용 구멍(27)을 형성할 때는, 미리 제작한 회로패턴(18)의 도통용 구멍형성부위의 개구를 레이저 가공시의 레이저 차광용 마스크로서 사용하여 레이저 가공을 한다. 레이저 가공에는 UV-YAG 레이저, 탄산 레이저, 엑시머 레이저 등을 선택하여 사용한다.Next, as shown to Fig.4 (14), it laser-processes using the
각 도통용 구멍의 직경은 아래와 같이 설정하였다. 먼저 제 1 도통용 구멍(26)은 가요성 절연 베이스재(12)에 25㎛ 두께의 폴리이미드를 사용한 경우, 직경 50㎛이어도 제조가능하며, 신뢰성을 확보하기 위한 필요 도금 두께가 10㎛ 정도 이기 때문에, 여기서는 직경 50㎛으로 하였다.The diameter of each conduction hole was set as follows. First, when the first
제 2, 제 3 도통용 구멍(27,28)은 집적도 및 층간 접속 신뢰성의 문제가 있는데, 이 실시예 1에서는 도체층 6층 중, 두번째 층(준외층)으로부터 다섯번째 층까지는, 도체층 두께의 증가로 이어지는 도금이 필요없어 도체층을 얇게 할 수 있다. 이 때문에, 충전에 필요한 접착재(21)나 접착재(24)의 두께를 얇게 할 수 있어, 비교적 얇은 도금 두께로도 신뢰성을 확보할 수 있다. 도금 두께 15~20㎛ 정도로 신뢰성을 확보할 수 있는 구멍 직경으로는, 제 2 도통용 구멍(27)에서는 아랫구멍의 직경이 150㎛, 윗구멍의 직경은 아랫구멍과의 위치맞춤을 고려하여 아랫구멍의 직경에 50㎛를 더한 200㎛로 하고, 제 3 도통용 구멍(28)에서는 구멍직경 150㎛로 하였다. 이에 의해, 미세 배선형성을 가능하게 하면서 집적도를 향상시켜, 각 도통용 구멍 모두 협피치로 형성할 수 있다.The second and third
또한, 전해도금에 의해 층간 접속을 하기 위한 디스미어 처리, 도전화 처리를 한다. 한편, 레이저 가공에는 상기와 같이 컨포멀 마스크를 사용한 가공 이외에도, 미리 레이저의 빔 직경보다 크게 구리 마스크를 오프셋시켜 레이저 가공을 하는 라지 윈도우법도 적용할 수 있다. 물론, 동박 및 수지를 직접 레이저광으로 관통시키는 다이렉트 레이저법도 적용할 수 있다.Moreover, the desmear process and electroconductive process for interlayer connection are performed by electroplating. On the other hand, in addition to the process using a conformal mask as mentioned above, the laser processing can also apply the large window method which laser-processes by offsetting a copper mask larger than the beam diameter of a laser previously. Of course, the direct laser method which penetrates copper foil and resin directly with a laser beam can also be applied.
또한, 상기 컨포멀 마스크를 사용한 가공을 라지 윈도우법, 다이렉트 레이저법과 조합하여도 좋다. 한편, 다이렉트 레이저법을 사용하는 경우, 동박의 두께는 20㎛ 이하인 것이 바람직하다.Moreover, you may combine the process using the said conformal mask with the large window method and the direct laser method. On the other hand, when using the direct laser method, it is preferable that the thickness of copper foil is 20 micrometers or less.
이어서, 도 4의 (15)에 나타내는 바와 같이, 도통용 구멍(26,27,28)들을 가 지는 적층 회로기재(25)에 15~20㎛ 정도의 전해 도금을 하고 층간 도통한다. 지금까지의 공정 즉, 1회의 레이저 가공 및 도금 공정으로, 제 1 도통용 구멍(26)에 의해 얻어진 비아(29), 제 2 도통용 구멍(27)에 의해 얻어진 스택 비아(30), 제 1 도통용 구멍(26)에 의해 얻어진 스킵 비아(31)를 일거에 형성하고, 외층으로부터 내층까지의 모든 층간 도통을 얻는 것이 가능하다.Subsequently, as shown in Fig. 4 (15), the
지금까지의 공정에 의해, 층간 도통이 완료한 적층 회로기재(32)를 얻는다. 또한, 삽입부품 등의 실장용 관통구멍이 필요한 경우에는, 도통용 구멍 형성시에 NC 드릴 등으로 관통구멍을 형성하고, 상기 비아홀 도금시에 쓰루홀을 동시에 형성하는 것도 가능하다.By the above processes, the
이어서, 도 5의 (16)에 나타내는 바와 같이, 외층의 패턴(33)을 통상의 포토패브리케이션 방법에 의해 형성한다. 이 때, 빌드업층(23)의 내층 쪽에 위치하는 커버필름(20) 위에 석출한 도금층이 있으면, 이것도 제거된다. 그 후, 필요에 따라 기판 표면에 땜납 도금, 니켈 도금, 금 도금 등의 표면처리를 하고, 포토솔더레지스트층을 형성하며, 케이블의 외층 쪽으로의 실드층을 은 페이스트, 필름 등을 사용하여 형성하고, 외형 가공을 함으로써 외층에 케이블부(34)를 가지는 다층 배선기판(35)을 얻는다.Subsequently, as shown in Fig. 5 (16), the
이 실시예 1에 의한 케이블부를 가지는 다층 배선기판은, 케이블이 도금층이 없는 준외층인 두번째 층에 배치되어 있기 때문에, 직경이 50㎛인 비아(29)를 피치 0.3mm 이하로 배치할 수 있어, 피치 100㎛ 이하의 미세 배선형성이 가능하다. 이 때문에, 협피치 CSP를 탑재할 수 있는 케이블부를 가지는 다층 배선기판을 저가이 면서 안정적으로 제조하는 방법을 제공할 수 있다. 또한, CSP 실장 랜드에 관통구멍이 없어 CSP 실장가능한 평탄성도 충분히 확보된다.In the multilayer wiring board having the cable section according to the first embodiment, since the cables are arranged in the second layer, which is a quasi-external layer without a plating layer, vias 29 having a diameter of 50 µm can be arranged at a pitch of 0.3 mm or less. Fine wiring with a pitch of 100 µm or less is possible. For this reason, it is possible to provide a method for producing a multi-layered wiring board having a cable section on which a narrow pitch CSP can be mounted at low cost and stably. In addition, there is no through hole in the CSP mounting land, thereby ensuring sufficient flatness of CSP mounting.
또한, 상술한 바와 같이 CSP로부터 케이블으로 감은 배선의 대부분은, 제1층과 제2층(준외층)에서 처리할 수 있기 때문에, 제3층 및 제4층은, 전원, 그라운드층이 된다.As described above, most of the wiring wound from the CSP to the cable can be processed in the first layer and the second layer (quasi-external layer), so that the third layer and the fourth layer serve as power sources and ground layers.
본 발명에서는 도전성 돌기에 의해 제3층, 제4층을 접속하는데, 이 도전성 돌기의 직경은 임의로 변경할 수 있으며, 예를 들어 전원에 대한 전류용량의 확보, 특성 임피던스의 정합, 접속부에서의 신호의 반사억제를 위한 최적의 직경, 그 밖의 설계요소를 고려하여 선택하면 좋다.In the present invention, the third and fourth layers are connected by conductive projections, and the diameter of the conductive projections can be arbitrarily changed, for example, to secure the current capacity to the power supply, match the characteristic impedance, and adjust the signal at the connection portion. The optimum diameter for reflection suppression and other design factors may be considered.
(실시예 2)(Example 2)
도 6 내지 도 9는 본 발명의 실시예 2를 나타내는 단면 공정도로서, 먼저 도 6의 (1)에 나타내는 바와 같이, 양면 가요성 배선기판의 제조시에, 동박(51)(예를 들어, 두께 100㎛)/니켈박(52)(예를 들어, 두께 2㎛)/동박(53)(예를 들어, 두께 12㎛)의 3층 구조를 가지는 금속기재(54)를 준비한다.6 to 9 are cross-sectional process charts showing the second embodiment of the present invention. First, as shown in FIG. 6 (1), the copper foil 51 (for example, thickness at the time of manufacture of the double-sided flexible wiring board) is shown. A metal base 54 having a three-layer structure of 100 µm) / nickel foil 52 (for example, 2 µm thick) / copper foil 53 (for example, 12 µm thick) is prepared.
이어서, 도 6의 (2)에 나타내는 바와 같이, 도전성 돌기(55)를 동박(53) 위에 선택적인 에칭 방법으로 형성한다. 이 때의 에칭액으로는 먼저 통상의 구리 에칭 공정에서 사용되는 에칭액, 예를 들어 염화제2구리를 포함하는 에칭액을 사용하여 동박(1)의 전체 두께의 80~90% 정도를 에칭하고, 이어서 니켈에 대한 부식성이 낮고, 구리를 선택적으로 에칭하는 에칭액, 예를 들어 암모니아를 포함하는 알칼리성 에칭액을 사용하여, 동박(1)의 잔존부를 에칭 제거하고 니켈박을 노출시키며, 이어서 구리에 대한 부식성이 낮고, 니켈을 선택적으로 에칭하는 에칭액, 예를 들어, 과산화수소나 질산을 포함하는 에칭액을 사용하여, 노출된 니켈박(2)을 에칭 제거함으로써 도 6의 (2)에 나타내는 구조로 한다.Next, as shown to Fig.6 (2), the
이어서, 도 6의 (3)에 나타내는 바와 같이, B 스테이지 상태의 프리프레그(6)를 도전성 돌기가 설치된 면에 프레스, 라미네이트 등으로 부착한다. 프리프레그(56) 대신에, 양면에 열가소성 폴리이미드를 가지는 폴리이미드 필름 등의 접착성을 가진 절연성 수지를 적용할 수도 있다.Subsequently, as shown in Fig. 6 (3), the
이어서, 도 6의 (4)에 나타내는 바와 같이, 도전성 돌기의 꼭대기부(57)를 프리프레그(56)로부터 노출시키기 위하여, 롤 연마 등의 기계연마, CMP 등의 화학연마 등을 한다.Next, as shown in FIG. 6 (4), in order to expose the
여기까지의 공정에 의해 도전성 돌기(55)가 프리프레그(56)를 관통한 회로기재(58)를 얻는다.By the process so far, the
이어서, 도 6의 (5)에 나타내는 바와 같이, 금속박(59)에 도전성 돌기(55)가 프리프레그(56)를 관통한 회로기재(58)를 적층한다. 여기서, 프리프레그(56)가 완전히 열경화하여, C 스테이지 상태가 된다.Subsequently, as shown in FIG. 6 (5), the
그 후, 도 6의 (6)에 나타내는 바와 같이, 적층한 기재의 동박에 회로패턴(60)을 형성하며, 여기까지의 공정으로 다층 배선기판의 코어기판이 되는 필드비아 구조를 가지는 양면 코어기판(61)을 얻는다.Then, as shown in FIG. 6 (6), the
이 실시예 2와 같이, 도전성 돌기에 의한 층간 도통을 가지는 양면 코어기판인 경우, 도금을 두껍게 할 필요가 없어 코어기판의 배선층 두께를 얇게 할 수 있 기 때문에, 배선의 미세화가 가능하다. 또한, 이후의 빌드업층과의 접착에 사용하는 접착재에 대해서는, 두께가 얇은 것으로 충전가능하기 때문에 유출량이 적어지거나, 빌드업층과의 층간 접속거리가 짧아지기 때문에, 같은 도금 두께인 경우, 상대적으로 접속 신뢰성이 향상된다.As in the second embodiment, in the case of a double-sided core substrate having interlayer conduction by conductive projections, the thickness of the wiring layer of the core substrate can be reduced because the plating is not required to be thick, so that the wiring can be miniaturized. In addition, the adhesive used for bonding to the subsequent build-up layer can be filled with a thin thickness so that the amount of outflow is reduced or the distance between layers with the build-up layer is shortened. Reliability is improved.
필드비아 구조는, 에칭 가공에 의해 형성한 금속제의 도전성 돌기뿐만 아니라, 도금법에 의한 금속제 도전성 돌기, 도전성 페이스트 잉크 등을 인쇄하여 형성한 도전성 돌기, 또한 비아홀 도금시에 내벽으로의 도금석출을 늘린 비아필 도금에 의해 제조된 양면 코어기판, 이것들을 조합한 것도 포함하여 적용할 수 있다. 또한, 코어기판이 필드비아 구조를 가짐으로써, 다음 공정에서 빌드업했을 때 필드비아 위에 쌓아올리는 구조로 할 수 있어, 고밀도화에 유리하다. 또한, 고속신호 전송시의 접속부의 반사를 줄이는 효과도 기대할 수 있다.The field via structure includes not only metal conductive protrusions formed by etching, but also conductive protrusions formed by printing metal conductive protrusions, conductive paste inks and the like by the plating method, and vias having increased plating precipitation to the inner wall during via hole plating. It can be applied including a double-sided core substrate manufactured by peel plating and a combination of these. In addition, since the core substrate has a field via structure, the core substrate can be stacked on the field via when built up in the next step, which is advantageous for high density. In addition, the effect of reducing the reflection of the connecting portion during high-speed signal transmission can also be expected.
이어서, 도 7의 (7)에 나타내는 바와 같이, 가요성 절연 베이스재(62)(여기서는 두께 25㎛의 폴리이미드)의 일면에 두께 12㎛의 동박(63)을 가지는, 소위 일면 동장적층판(64)을 준비한다. 가요성 절연 베이스재(62)의 재질이나 두께는 25㎛의 폴리이미드에 한정되지 않고, 용도에 따라 나누어 사용할 수 있다.Subsequently, as shown in FIG. 7 (7), a so-called one-sided copper clad
예를 들어, 고속신호 전송시의 유전체 손실을 줄일 필요가 있는 적용예에서는, 저유전 정접의 액정 폴리머 등을 베이스로 한 양면 동장적층판을 사용할 수 있고, 고굴절 요구에 대해서는 폴리이미드의 막두께를 12.5㎛ 등 얇은 것으로 선택할 수 있다.For example, in applications where it is necessary to reduce dielectric loss during high-speed signal transmission, a double-sided copper clad laminate based on a liquid crystal polymer having a low dielectric loss tangent can be used, and a film thickness of polyimide is set to 12.5 for high refractive index requirements. It may be selected to be thin, such as μm.
이어서, 도 7의 (8)에 나타내는 바와 같이, 일면 동장적층판(64)의 동박(63)에 내층 회로패턴을 포토패브리케이션 방법에 의해 형성하기 위한 레지스트층(65)을, 일면 동장적층판(64)의 한 쪽 면에 형성한다. 동박(63)의 두께는 5~12㎛ 정도가 바람직하고, 이 두께의 범위이면, 협피치 CSP 탑재에 필요한 내층 피치 100㎛ 이하의 미세 배선형성이 가능하고, 다음 레이저 가공시의 레이저 차광용 마스크로서도 기능하다.Subsequently, as shown in FIG. 7 (8), a resist
또한, 그 후의 커버레이 접착재에 대해서는, 두께가 얇은 것으로 평탄성을 확보한 후에 충전할 수 있기 때문에, 빌드업층과의 층간 접속거리가 짧아져, 동일한 도금두께인 경우, 상대적으로 접속 신뢰성이 향상된다.In addition, since the coverlay adhesive material can be charged after securing flatness with a thin thickness, the connection distance between layers with a buildup layer becomes short, and connection reliability improves relatively, when it is the same plating thickness.
이어서, 도 7의 (9)에 나타내는 바와 같이, 레지스트층(65)을 사용하여 포토패브리케이션 방법에 의해 도통용 구멍형성부위의 개구를 포함하는 회로 패턴(66)을 형성하고, 다시 레지스트층을 박리한다. 필요에 따라, 빌드업 접착재와의 밀착을 향상시키기 위한 조면화 처리를 한다.Subsequently, as shown in FIG. 7 (9), the resist
한편, 도전성 돌기 위에 블라인드 비아홀을 형성하면, 빌드업 후에 레이저 등에 의해 형성되는 도통용 구멍의 검사를 용이하게 하거나, 또는 레이저의 열에 의한 영향을 완화시키기 위하여, 흑화처리나 흑화환원처리보다는 산을 이용한 에칭에 의한 조면화가 바람직하다. 지금까지의 공정에 의해 다층 배선기판의 빌드업층(67)을 얻는다.On the other hand, if a blind via hole is formed on the conductive protrusion, an acid rather than a blackening treatment or a blackening reduction treatment is used to facilitate the inspection of the conductive holes formed by the laser or the like after the buildup, or to mitigate the effects of the laser heat. Roughening by etching is preferred. By the above processes, the buildup layer 67 of the multilayer wiring board is obtained.
그 후, 도 7의 (10)에 나타내는 바와 같이, 예를 들어 12㎛ 두께의 폴리이미드 필름(68) 위에 두께 15㎛의 아크릴?에폭시 등의 접착재(69)를 가지는 소위 커버레이(70)를 준비한다.Then, as shown to (10) of FIG. 7, the so-called
이어서, 도 7의 (11)에 나타내는 바와 같이, 다층 배선기판의 빌드업층(67)의 내층 쪽에 진공 프레스, 라미네이트 등으로 커버레이(70)를 부착한다. 지금까지의 공정에 의해, 커버레이 부착 빌드업층(71)을 얻는다. 한편, 도 7의 (7)~(11)까지의 공정은 롤투롤 공법으로 실시할 수 있으며, 이에 의해 생산성이 더욱 향상되는 것을 기대할 수 있다.Subsequently, as shown in FIG. 7 (11), the
이어서 도 8의 (12)에 나타내는 바와 같이, 이어서 커버레이 부착 빌드업층(71)을 양면 코어기판(61)에 빌드업하기 위한 접착재(72)를 미리 본떠내어 위치를 맞춘다. 접착재(72)로서는 로우 플로우 타입의 프리프레그나 본딩 시트 등의 유출이 적은 것이 바람직하다. 접착재(72)의 두께는 충전성 및 평탄성을 고려하여도 15~20㎛의 얇은 것을 선택할 수 있다.Subsequently, as shown in FIG. 8 (12), the
이어서, 도 8의 (13)에 나타내는 바와 같이, 접착재(72)를 통하여 커버레이 부착 빌드업층(71) 및 양면 코어기판(61)을 진공 프레스 등으로 적층한다. 지금까지의 공정에 의해 적층 회로기재(73)를 얻는다.Subsequently, as shown in FIG. 8 (13), the
그 후, 도 9의 (14)에 나타내는 바와 같이, 도통용 구멍이 되는 위치에 대하여 레이저 가공을 하고, 3종류의 도통용 구멍(74,75,76)을 형성한다. 제 2 도통용 구멍(75)을 형성할 때에는 미리 제작한 회로패턴(66)의 도통용 구멍형성부위의 개구를, 레이저 가공시의 레이저 차광용 마스크로 하여 레이저 가공을 한다. 레이저 가공법은 UV-YAG 레이저, 탄산 레이저, 엑시머 레이저 등을 선택할 수 있다. 각 도통용 구멍의 직경은 아래와 같이 설정하였다. 먼저 제 1 도통용 구멍(74)은 가요성 절연 베이스재(62)에 25㎛ 두께의 폴리이미드를 사용한 경우, 직경 50㎛이어도 제 조할 수 있으며, 신뢰성을 확보하기 위한 필요 도금 두께가 10㎛ 정도이기 때문에, 여기서는 직경 50㎛로 하였다.Thereafter, as shown in Fig. 9 (14), the laser processing is performed at the position which becomes a through hole, and three kinds of through
제 2, 제 3 도통용 구멍(75,76)은 집적도 및 층간 접속 신뢰성의 문제가 있는데, 이 실시예 2에서는 도체층 6층 중, 두번째 층으로부터 다섯번째 층까지는 도체층 두께의 증가로 이어지는 도금을 할 필요가 없어, 도체층을 얇게 할 수 있기 때문에, 충전에 필요한 접착재(69)나 접착재(72)의 두께를 얇게 할 수 있어, 비교적 얇은 도금 두께로도 신뢰성을 확보할 수 있다.The second and third
도금두께 15~20㎛ 정도로 신뢰성을 확보할 수 있는 구멍 직경으로는, 제 2 도통용 구멍(75)에서는 아랫구멍 직경이 150㎛, 윗구멍 직경은 아랫구멍과의 위치맞춤을 고려하여 아랫구멍 직경에 50㎛를 더한 200㎛로 하고, 제 3 도통용 구멍(76)에서는 구멍직경 150㎛로 하였다. 이 때문에, 미세 배선형성을 가능하게 하면서, 집적도도 향상시켜, 각 도통용 구멍 모두 협피치로 형성할 수 있다.As the hole diameter which can ensure the reliability about 15-20 micrometers of plating thickness, in the 2nd through
또한, 전해 도금에 의해 층간 접속을 얻기 위한 디스미어 처리, 도전화 처리를 한다. 한편, 레이저 가공에는 상기와 같이 컨포멀 마스크를 사용한 가공 이외에도, 동박 및 수지를 직접 레이저 광으로 관통시키는 다이렉트 레이저법도 적용할 수 있다.Moreover, the desmear process and electroconductive process for obtaining interlayer connection by electroplating are performed. On the other hand, in addition to the process using a conformal mask as mentioned above, the laser processing can also use the direct laser method which penetrates copper foil and resin directly with a laser beam.
또한, 상기 컨포멀 마스크를 사용한 가공과 다이렉트 레이저법을 조합하여도 좋다. 한편, 다이렉트 레이저법을 사용한 경우, 동박의 두께는 20㎛ 이하인 것이 바람직하다.Moreover, you may combine the process using the said conformal mask and the direct laser method. On the other hand, when using the direct laser method, it is preferable that the thickness of copper foil is 20 micrometers or less.
이어서, 도 9의 (15)에 나타내는 바와 같이, 도통용 구멍(74,75,76)들을 가 지는 적층 회로기재(73)에 15~20㎛ 정도의 전해 도금을 하고 층간 도통을 얻는다. 지금까지의 공정 즉, 1회의 레이저 가공 및 도금 공정으로, 제 1 도통용 구멍(74)에 의해 얻어진 비아(77), 제 2 도통용 구멍(75)에 의해 얻어진 스택 비아(78), 제 3 도통용 구멍(76)에 의해 얻어진 스킵 비아(79)를 일거에 형성하고, 외층으로부터 내층까지의 모든 층간 도통을 얻는 것이 가능하다.Subsequently, as shown in Fig. 9 (15), the
또한, 삽입부품 등의 실장용 관통구멍이 필요한 경우에는, 도통용 구멍 형성시에 NC 드릴 등으로 관통구멍을 형성하고, 상기 비아홀 도금시에 쓰루홀을 동시에 형성하는 것도 가능하다.In addition, in the case where mounting holes such as insert parts and the like are required, through holes may be formed by NC drill or the like at the time of forming the through hole, and through holes may be simultaneously formed when plating the via holes.
도전화 처리후에 드라이 필름 레지스트 등의 도금 레지스트층을 통상의 포토패브리케이션 방법에 의해 형성하고, 비아홀 및 외층 패턴을 도금에 의해 형성하며, 도전화 처리 피막을 제거하는, 소위 세미 어디티브(semi-additive) 방법에 의해 층간 도통을 얻는 동시에, 회로패턴(80)을 미세하게 형성할 수 있기 때문에, 실시예 1에 비하여 그립수가 보다 많은 협피치 CSP 탑재가 가능하다.After the conductive treatment, a plating resist layer such as a dry film resist is formed by a conventional photofabrication method, a via hole and an outer layer pattern are formed by plating, and a so-called semi-additive which removes the conductive coating film. The interlayer conduction can be obtained by an additive method, and the
한편, 외층 패턴을 형성하는 방법으로서는, 상술한 비아홀 도금을 패널 도금으로 하고, 그 후 통상의 포토패브리케이션 방법에 의해 형성하는 것도 가능하다. 이 때, 빌드업층(71)의 내층 쪽에 위치하는 커버 필름(68) 위에 석출한 도금층이 있으면, 이것도 제거된다.On the other hand, as a method of forming an outer layer pattern, it is also possible to make via-hole plating mentioned above into panel plating, and to form by a normal photofabrication method after that. At this time, if there is a plating layer deposited on the
이 후, 필요에 따라 기판 표면에 땜납 도금, 니켈 도금, 금 도금 등의 표면처리를 하고, 포토솔더레지스트층을 형성하며, 케이블의 외층 쪽으로의 실드층을 은 페이스트, 필름 등을 사용하여 형성하고, 외형 가공을 함으로써 외층 쪽에 케이 블부(81)를 가지는 다층 배선기판(82)을 얻는다.Thereafter, if necessary, the surface of the substrate is subjected to surface treatment such as solder plating, nickel plating, and gold plating, to form a photosolder resist layer, and a shield layer toward the outer layer of the cable is formed using silver paste, film, or the like. By performing the external processing, a
이 실시예 2에 의한 케이블부를 가지는 다층 배선기판은, 케이블이 도금층이 없는 준외층(제2층)에 배치되어 있기 때문에, 비아를 협피치로 배치할 수 있어 미세 배선형성이 가능하기 때문에, 협피치 CSP를 탑재할 수 있는 케이블부를 가지는 다층 배선기판을 저가이면서 안정적으로 제조할 수 있다. 또한, CSP 실장 랜드에 관통구멍이 없어 CSP 실장가능한 평탄성도 충분히 확보한다.In the multilayer wiring board having the cable section according to the second embodiment, since the cables are arranged in the quasi-outer layer (second layer) without the plating layer, the vias can be arranged at a narrow pitch and fine wiring can be formed. A multilayer wiring board having a cable section capable of mounting a pitch CSP can be manufactured at low cost and stably. In addition, there is no through hole in the CSP mounting land to ensure sufficient flatness of CSP mounting.
또한, 상술한 바와 같이 CSP로부터 케이블로 배선으로 감은 배선의 대부분은, 제1층과 제2층(준외층)에서 처리할 수 있기 때문에, 제3층 및 제4층은, 전원, 그라운드층이 된다. 본 발명에서는 도전성 돌기에 의해 제3층, 제4층을 접속하는데, 이 도전성 돌기의 직경은 임의로 변경할 수 있으며, 예를 들어 전원에 대해서는 전류용량을 확보하기 위하여, 그리고 특성 임피던스의 정합, 접속부에서의 신호의 반사억제에 최적인 직경을 그 밖의 설계요소를 고려하여 선택할 수 있다.As described above, since most of the wiring wound from the CSP to the cable can be processed in the first layer and the second layer (quasi-external layer), the third layer and the fourth layer have a power source and a ground layer. do. In the present invention, the third and fourth layers are connected by conductive projections, and the diameter of the conductive projections can be arbitrarily changed, for example, in order to ensure a current capacity for the power supply, and to match the characteristic impedance and the connection portion. The optimum diameter for the reflection suppression of the signal can be selected in consideration of other design factors.
상술한 특징들에 의해 본 발명은 다음와 같은 효과를 나타낸다.The present invention has the following effects by the above-described features.
제 1 발명에 따르면, 양면 동장적층판을 사용한 다층 회로기판을 도전성 돌기에 의해 층간 접속하기 때문에, 내층 코어기판에 배선밀도의 저하를 초래하는 도금의 두께 증가에 따른 층간 접속이 불필요해져, 제1층과 준외층인 제2층을 접속하는 비아를 협피치로 배치할 수 있고, 준외층의 배선을 미세하게 할 수 있어, 신뢰성을 확보할 수 있다. 또한, CSP 실장 랜드에 관통구멍이 없어, CSP 실장 가능한 평탄성이 충분히 확보된다.According to the first invention, since the multilayer circuit board using the double-sided copper-clad laminate is connected between layers by conductive projections, the interlayer connection due to the increase in the thickness of the plating, which causes a decrease in wiring density, becomes unnecessary on the inner core board, and thus the first layer Vias connecting the second layer, which is the semi-outer layer, can be arranged at a narrow pitch, and the wiring of the quasi-outer layer can be made fine, thereby ensuring reliability. In addition, there is no through hole in the CSP mounting land, and the flatness that can be mounted by CSP is sufficiently secured.
또한, 제 2 발명에 따르면, 일면 동장적층판을 사용한 다층 회로기판을 도전성 돌기에 의해 층간접속하기 때문에, 내층 코어기판에 배선밀도의 저하를 초래하는 도금의 두께 증가에 따른 층간 접속이 불필요해져, 외층의 회로패턴을 제 1 발명보다 더욱 미세하게 형성할 수 있고, 그립 수가 보다 많은 협피치 CSP 탑재가 가능하다.Further, according to the second invention, since the multilayer circuit board using the one-side copper-clad laminate is connected between layers by conductive projections, the interlayer connection due to the increase in the thickness of the plating, which causes a decrease in wiring density, becomes unnecessary on the inner core board, and the outer layer The circuit pattern can be formed more finely than in the first invention, and a narrow pitch CSP with a larger number of grips can be mounted.
또한, 외층 빌드업층의 내외층의 레이저 차광용 마스크 및 내층 회로패턴을 동시에 가공하여 내층 코어기판에 적층한 후, 1회의 레이저 가공에 의해 6층 기판의 모든 층간 도통구멍을 형성할 수 있고, 도금 공정도 1회이기 때문에, 생산성이 좋고 수율도 높다.In addition, the laser shielding mask and the inner circuit pattern of the inner and outer layers of the outer layer build-up layer are simultaneously processed and laminated on the inner core board, and then all interlayer conduction holes of the six-layer substrate can be formed by one laser processing. Since a process is also once, productivity is high and a yield is high.
게다가, 배선밀도의 저하로 이어지는 도금의 두께 증가가 필요한 층이 가장 바깥층 뿐이기 때문에, 그 밖의 모든 층에서는 미세 배선을 형성할 수 있다. 또한, 코어기판 및 빌드업층을 별도로 제조할 수 있기 때문에 생산성이 더욱 향상된다.In addition, since only the outermost layer is required to increase the thickness of the plating leading to a decrease in wiring density, fine wiring can be formed in all other layers. In addition, since the core substrate and the buildup layer can be manufactured separately, the productivity is further improved.
그 결과, 본 발명에 따르면, 종래의 제조방법보다 집적도가 높고, 협피치 CSP를 탑재할 수 있는 케이블부를 가지는 다층 배선기판을, 저가이면서 안정적으로 제조하는 방법을 제공할 수 있다.As a result, according to the present invention, it is possible to provide a method for manufacturing a multi-layered wiring board having a higher integration degree than a conventional manufacturing method and having a cable portion on which a narrow pitch CSP can be mounted, at low cost.
Claims (4)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2005-00318532 | 2005-11-01 | ||
JP2005318532A JP4527045B2 (en) | 2005-11-01 | 2005-11-01 | Method for manufacturing multilayer wiring board having cable portion |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070047219A KR20070047219A (en) | 2007-05-04 |
KR101201940B1 true KR101201940B1 (en) | 2012-11-16 |
Family
ID=38113079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060106337A KR101201940B1 (en) | 2005-11-01 | 2006-10-31 | Method for manufacturing multilayer wiring board having cable part |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP4527045B2 (en) |
KR (1) | KR101201940B1 (en) |
CN (1) | CN1972571B (en) |
TW (1) | TW200740335A (en) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5080234B2 (en) * | 2007-12-19 | 2012-11-21 | 新光電気工業株式会社 | Wiring board and manufacturing method thereof |
JP5198105B2 (en) * | 2008-03-25 | 2013-05-15 | 日本メクトロン株式会社 | Manufacturing method of multilayer flexible printed wiring board |
JP5259240B2 (en) * | 2008-04-21 | 2013-08-07 | 日本メクトロン株式会社 | Multilayer flexible printed wiring board and manufacturing method thereof |
JP2010016339A (en) * | 2008-06-03 | 2010-01-21 | Nippon Mektron Ltd | Module using multilayer flexible printed circuit board and method of manufacturing the same |
JP2010278067A (en) * | 2009-05-26 | 2010-12-09 | Nippon Mektron Ltd | Method of manufacturing multilayer flexible printed circuit board, and multilayer circuit base material |
CN102083272B (en) * | 2009-11-30 | 2012-07-04 | 富葵精密组件(深圳)有限公司 | Circuit board with grounding structure |
JP5710152B2 (en) * | 2010-04-15 | 2015-04-30 | 日本メクトロン株式会社 | Manufacturing method of multilayer flexible printed wiring board |
JP5450272B2 (en) | 2010-06-10 | 2014-03-26 | 日本メクトロン株式会社 | LASER PROCESSING METHOD AND MULTILAYER FLEXIBLE PRINTED WIRING BOARD MANUFACTURING METHOD USING THE LASER PROCESSING METHOD |
WO2012014339A1 (en) | 2010-07-26 | 2012-02-02 | 日本メクトロン株式会社 | Flexible printed circuit board and method of manufacturing thereof |
JP5693339B2 (en) * | 2011-04-06 | 2015-04-01 | 日本メクトロン株式会社 | Multilayer printed wiring board and manufacturing method thereof |
JP5672381B2 (en) * | 2011-07-06 | 2015-02-18 | 株式会社豊田自動織機 | Multilayer wiring board |
KR101977088B1 (en) | 2013-01-08 | 2019-05-10 | 엘지전자 주식회사 | Wireless power transmitter |
CN106385761A (en) * | 2016-11-29 | 2017-02-08 | 珠海杰赛科技有限公司 | Manufacture method for multilayer flexible circuit board and multilayer flexible circuit board |
CN106793585A (en) * | 2016-12-06 | 2017-05-31 | 深圳市景旺电子股份有限公司 | A kind of high density interconnection semi-flexible printed circuit board and preparation method thereof |
KR102268389B1 (en) | 2019-09-11 | 2021-06-23 | 삼성전기주식회사 | Printed circuit board and antenna module comprising the same |
TWI804017B (en) * | 2021-10-25 | 2023-06-01 | 健鼎科技股份有限公司 | Method for manufacturing circuit board |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0682924B2 (en) * | 1987-11-09 | 1994-10-19 | シャープ株式会社 | Manufacturing method of composite substrate |
JPH06334284A (en) * | 1993-05-20 | 1994-12-02 | Toshiba Corp | Printed wiring board |
JPH09172261A (en) * | 1995-12-20 | 1997-06-30 | Nippon Avionics Co Ltd | Manufacture of multilayered printed wiring board |
CN1494120A (en) * | 2002-10-28 | 2004-05-05 | 华泰电子股份有限公司 | Metal electroplating method of integrated circuit packaging substrate |
JP2005166764A (en) * | 2003-11-28 | 2005-06-23 | Toshiba Corp | Multilayer printed wring board and its manufacturing method |
-
2005
- 2005-11-01 JP JP2005318532A patent/JP4527045B2/en active Active
-
2006
- 2006-10-24 TW TW095139214A patent/TW200740335A/en unknown
- 2006-10-31 KR KR1020060106337A patent/KR101201940B1/en active IP Right Grant
- 2006-11-01 CN CN2006101718310A patent/CN1972571B/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20070047219A (en) | 2007-05-04 |
JP2007128970A (en) | 2007-05-24 |
JP4527045B2 (en) | 2010-08-18 |
CN1972571B (en) | 2010-05-19 |
CN1972571A (en) | 2007-05-30 |
TWI365694B (en) | 2012-06-01 |
TW200740335A (en) | 2007-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101201940B1 (en) | Method for manufacturing multilayer wiring board having cable part | |
KR101014228B1 (en) | Flexible multilayer wiring board and manufacture method thereof | |
US8586875B2 (en) | Wiring board and method for manufacturing the same | |
US7256495B2 (en) | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same | |
JP5259240B2 (en) | Multilayer flexible printed wiring board and manufacturing method thereof | |
JP5313202B2 (en) | Build-up type multilayer printed wiring board and manufacturing method thereof | |
JPWO2004103039A1 (en) | Double-sided wiring board and method for manufacturing double-sided wiring board | |
US20110209911A1 (en) | Wiring board and method for manufacturing the same | |
JP2009088469A (en) | Printed circuit board and manufacturing method of same | |
WO2008004382A1 (en) | Method for manufacturing multilayer printed wiring board | |
US20200305289A1 (en) | Flexible substrate and method for fabricating the same | |
KR100633855B1 (en) | Method for manufacturing a substrate with cavity | |
KR100633852B1 (en) | Method for manufacturing a substrate with cavity | |
JP2005236067A (en) | Wiring substrate, its manufacturing method and semiconductor package | |
TWI459879B (en) | Method for manufacturing multilayer flexible printed wiring board | |
JP2011216519A (en) | Method of manufacturing wiring board | |
JP4187049B2 (en) | Multilayer wiring board and semiconductor device using the same | |
KR100803960B1 (en) | Package on package substrate and the manufacturing method thereof | |
KR20100095742A (en) | Manufacturing method for embedded pcb, and embedded pcb structure using the same | |
JP2005236220A (en) | Wiring substrate and its manufacturing method, and semiconductor package | |
JP4926676B2 (en) | Manufacturing method of multilayer printed wiring board | |
JP5000742B2 (en) | Method for manufacturing multilayer wiring board having cable portion | |
JP2004111578A (en) | Process for producing build-up printed wiring board with heat spreader and build-up printed wiring board with heat spreader | |
KR100797669B1 (en) | Printed Circuit Board and Fabricating Method of the same | |
JP3994952B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20161028 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20171018 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20181018 Year of fee payment: 7 |