KR101197806B1

KR101197806B1 - 데드타임 발생회로

Info

Publication number: KR101197806B1
Application number: KR1020100124808A
Authority: KR
Inventors: 한대훈; 천정인; 최중호; 이강윤; 조후현; 홍성화
Original assignee: 서울시립대학교 산학협력단; 삼성전기주식회사
Priority date: 2010-12-08
Filing date: 2010-12-08
Publication date: 2012-11-05
Also published as: KR20120063714A

Abstract

본 발명은 데드타임 발생회로에 관한 것으로, 주기적 펄스신호를 제 1 입력으로, 피드백 신호를 제 2 입력으로 받는 NOR 게이트, 상기 NOR 게이트의 출력에 일단이 연결되고, 전원공급부에 타단이 연결되어 충전 또는 방전하는 캐패시터, 상기 제 1 입력의 변화에 따라 소정 시간동안 상기 캐패시터를 방전시키기 위한 제어신호를 생성하는 방전제어부, 상기 방전제어부의 제어신호에 따라 상기 캐패시터를 방전시키는 방전부 및 상기 캐패시터의 상기 타단의 전압과 기설정된 기준전압을 비교하여 데드타임(dead-time) 펄스를 생성하는 비교부를 포함하며, 상기 데드타임 펄스는 상기 피드백 신호인 것을 특징으로 한다. 이를 통해 주파수 발생기의 출력에 영향을 주지 않으며, 일정한 데드타임의 공급이 가능하다.

Description

데드타임 발생회로{DEAD-TIME GENERATING CIRCUIT}

본 발명은 LLC 공진컨버터(LLC Resonant converter)에 적용될 수 있는 데드타임 발생회로에 관한 것으로서, 특히 주파수 생성기의 출력인 주기적 펄스신호를 입력으로 받으므로 출력주파수에 영향을 주지 않으며, 방전제어부와 방전부를 포함하여 캐패시터가 완전히 방전할 수 있도록 하여 일정한 데드타임을 생성하고, 또한 데드타임을 조절 할 수 있는 단안정(mono-stable) 구조의 데드타임 발생회로에 관한 것이다.

최근, 평면 디스플레이 기술이 발전하면서 디스플레이 장치들이 대형화되는 추세이다. 이러한 추세에 따라 상기 장치들에 대한 전력공급의 측면에서 전력밀도 및 효율특성이 중요시되어 LLC 공진컨버터(LLC Resonant converter)가 많이 적용되고 있다. LLC 공진컨버터를 제어하기 위한 장치로 주파수 발생기 및 데드타임을 발생시키는 회로등이 요구된다. 여기서 데드타임이란 ZVS(Zero Voltage switching)을 구현하기 위해 LLC 공진컨버터의 스위칭 소자에 입력되는 값이 모두 0(off)이 되는 시간을 말한다.

종래의 데드타임 발생회로는 주파수 발생기에서 생성되는 톱니파의 하강시간을 캐패시터의 방전전류를 조절하여 데드타임을 발생시켜 이용하였다. 또는 단안정(mono-stable)구조의 데드타임 발생회로는 NOR게이트로만 캐패시터의 전하를 방전시키는 구조였다.

그러나, 이와 같은 종래의 주파수 발생기에서의 데드타임 생성은 방전전류에 따라 발생되는 톱니파의 출력 주파수가 함께 변한다는 문제점이 있었다. 또한 단안정 구조의 데드타임 발생회로 역시 캐패시터의 방전이 완전히 이루어지기 전에 충전이 시작되어 데드타임에 오차가 생기는 문제점이 있었다.

본 발명의 과제는 상기 종래기술의 문제점을 해결하기 위한 것으로써, 본 발명의 목적은 데드타임을 생성해도 주파수 변동이 없는 데드타임 발생회로를 제공함에 있다. 또한 단안정 구조에서 캐패시터의 불완전 방전에 따른 오차를 제거하여 일정한 데드타임을 생성하는 데드타임 발생회로를 제공하는데 있다.

상기한 본 발명의 과제를 해결하기 위한 본 발명의 기술적인 측면은,

주기적 펄스신호를 제 1 입력으로, 피드백 신호를 제 2 입력으로 받는 NOR 게이트; 상기 NOR 게이트의 출력에 일단이 연결되고, 전원공급부에 타단이 연결되어 충전 또는 방전하는 캐패시터; 상기 제 1 입력의 변화에 따라 소정 시간동안 상기 캐패시터를 방전시키기 위한 제어신호를 생성하는 방전제어부; 상기 방전제어부의 제어신호에 따라 상기 캐패시터를 방전시키는 방전부; 및 상기 캐패시터의 상기 타단의 전압과 기설정된 기준전압을 비교하여 데드타임(dead-time) 펄스를 생성하는 비교부를 포함하며, 상기 데드타임 펄스는 상기 피드백 신호인 것을 특징으로 하는 데드타임 발생회로를 제안한다.

또한, 방전제어부는 상기 주기적 펄스신호를 입력받으며, 상기 캐패시터가 방전할 시간을 결정하는 딜레이 회로부; 상기 딜레이 회로부의 출력과 접속된 인버터 및 상기 인버터의 출력을 제1입력으로 받고, 상기 주기적 펄스신호를 제2입력으로 받는 AND 게이트를 포함하는 것을 특징으로 한다.

또한, 방전부는 게이트(Gate)가 상기 방전제어부에 접속되고, 드레인(Drain)이 상기 캐패시터의 타단에 접속되고, 소스(Source)가 접지에 접속된 n채널 MOSFET(Metal oxide semiconductor field effect transistor)을 포함하는 것을 특징으로 한다.

또한, 비교부는 상기 캐패시터의 상기 타단의 전압이 상기 기설정된 기준전압보다 작으면 데드타임 펄스를 출력하는 비교기를 포함하는 것을 특징으로 한다.

또한, 데드타임 펄스는 상기 주기적 펄스신호의 주기보다 짧은 시간인 것을 특징으로 한다.

본 발명에 의하면, 주파수 생성기의 출력인 주기적 펄스신호를 입력으로 받으므로 출력주파수에 영향을 주지 않으며, 방전제어부와 방전부를 포함하여 캐패시터가 완전히 방전할 수 있도록 하여 일정한 데드타임을 생성하고, 또한 데드타임을 조절 할 수 있다.

도 1은 본 발명의 일 실시 형태에 따른 데드타임 발생회로의 블록도.
도 2는 본 발명의 일 실시 형태에 따른 데드타임 발생회로의 회로도.
도 3은 본 발명의 일 실시 형태에 따른 주기적 펄스신호, 방전제어부의 출력전압, 캐패시터 타단의 전압 및 데드타임 펄스의 파형도.

이하, 본 발명의 실시 예를 첨부한 도면을 참조하여 설명한다.

본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 실시 예는 본 발명의 기술적 사상에 대한 이해를 돕기 위해서 사용된다. 본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.

도 1은 본 발명의 일 실시 형태에 따른 데드타임 발생회로의 블록도이며 NOR게이트(110), 캐패시터(C1), 전원공급부(120), 방전제어부(130), 방전부(140) 및 비교부(150)를 포함할 수 있다. 도 2는 본 발명의 일 실시 형태에 따른 데드타임 발생회로의 구체적인 회로도이다.

도 1 내지 도 2를 참조하면, NOR 게이트(110)는 주기적 펄스신호(Din)를 제 1 입력으로 하고, 본 발명에 따른 데드타임 발생회로에서 생성된 데드타임 펄스(Dout)가 피드백된 신호를 제 2 입력으로 받아서 NOR 연산한 값을 캐패시터(C1)에 연결된 출력단으로 출력한다. 여기서 제 1 입력인 주기적 펄스신호(Din)는, 예를 들면 주파수 생성기의 출력신호일 수 있다.

캐패시터(C1)는 일단이 NOR 게이트(110)의 출력단에 연결되고, 타단이 전원공급부(120), 방전부(140) 및 비교부(150)의 접속노드(이하, 제1노드(Vc)라 한다)에 연결되어 충전 또는 방전하게 된다.

전원공급부(120)는 캐패시터(C1)의 충전에 필요한 전하를 공급하며, 예를 들면 독립전류원(121)을 포함할 수 있다.

방전제어부(130)는 주기적 펄스신호(Din)를 입력으로 받으며, 주기적 펄스신호(Din)의 변화에 따라 소정 시간동안 방전부(140)를 동작시키도록 방전제어부(130)와 방전부(140)의 접속노드(이하, 제2노드(Vd)라 한다)에 전압을 출력한다.

구체적으로 방전제어부(130)는, 주기적 펄스신호(Din)를 입력받으며 캐패시터(C1)가 방전할 시간을 결정하는 딜레이 회로부(131); 딜레이 회로부(131)의 출력단과 접속된 인버터(133); 및 인버터(133)의 출력을 제 1 입력으로 받고, 주기적 펄스신호(Din)를 제 2 입력으로 받는 AND 게이트(135);를 포함할 수 있다.

방전부(140)는 일단이 방전제어부(130)에 연결되고, 타단이 제1노드(Vc)에 연결된다. 방전제어부(130)의 제어신호인 제2노드(Vd)의 전압에 따라 캐패시터(C1)의 전하를 방전시킨다.

구체적으로 방전부(140)는, 게이트(Gate)가 방전제어부(130)에 접속되고, 드레인(Drain)이 제1노드(Vc)에 접속되고, 소스(Source)가 접지부에 접속된 n채널 MOSFET(Metal oxide semiconductor field effect transistor)(141);을 포함할 수 있다.

비교부(150)는 제1노드(Vc)와 본 발명에 따른 데드타임 발생회로의 출력단의 중간에 연결된다. 상기 출력단은 NOR게이트(110)의 제2입력으로 피드백되는 경로에 연결된다. 또한, 비교부(150)는 캐패시터(C1)의 타단의 전압인 제1노드(Vc) 전압과 기 설정된 기준전압(Vref)을 비교하여 출력단으로 데드타임 펄스(Dout)를 출력한다.

구체적으로 비교부(150)는, 캐패시터(C1)의 타단의 전압인 제1노드(Vc) 전압이 기 설정된 기준전압(Vref)보다 작으면 출력단으로 데드타임 펄스(Dout)를 출력하는 비교기(151)를 포함할 수 있다.

데드타임 펄스(Dout)는, 주기적 펄스신호(Din)의 주기보다 짧은 시간으로 이루어질 수 있다.

도 3은 본 발명의 일 실시 예에 따른 주요 부분에서의 파형도이다. 도 3을 참조하면, 주기적 펄스신호(Din), 방전제어부(130)의 출력전압인 제2노드(Vd)의 전압, 캐패시터(C1)의 타단의 전압인 제1노드(Vc)의 전압 및 비교부(150)의 출력단 전압인 데드타임 펄스(Dout)의 각 파형을 나타낸다.

이하 본 발명의 작용 및 효과를 첨부한 도 1 내지 도 3에 의거하여 상세히 설명한다.

T1 구간은 본 발명의 일 실시 예에 따른 데드타임 발생회로의 최초 상태(initial state)를 나타낸다. T1 구간에서 주기적 펄스신호(Din)는 로우(Low), 피드백되는 데드타임 펄스(Dout)도 로우(Low)이므로, NOR게이트(110)의 출력은 하이(high)가 된다(이하 하이신호는 5V, 로우신호는 0V로 표기하기로 한다). 그리고 캐패시터(C1)의 전압, 즉 제1노드(Vc)의 전압은 NOR게이트(110)와 비교기(151)에 구동전압이 인가되는 동안 전원공급부(120)에 의해 충전되어 주기적 펄스신호(Din)의 변화가 있을 때까지 5V를 유지한다. 이 때 제2노드(Vd) 전압은 0V이다.

T2 구간에서 주기적 펄스신호(Din)가 0V에서 5V로 바뀌면 NOR게이트(110)의 입력이 각각 5V, 0V이므로 출력은 0V로 바뀌게 된다. 방전제어부(130)의 출력, 즉 제2노드(Vd)의 전압은 5V가 되어 방전부(140)를 동작시켜 캐패시터(C1)에 충전되어 있는 전하를 급속히 완전방전시키게 된다. 캐패시터(C1)가 방전되면서 제1노드(Vc)의 전압이 비교부(130)의 기 설정된 기준전압(Vref) 이하로 떨어지면 비교부(130)는 5V를 출력하게 된다. 도2 내지 도3을 참조하여 방전제어부(130)의 동작에 대해 보다 더 자세히 설명하면, T2 구간에서 딜레이회로(131)는 주기적 펄스신호(Din)가 0V에서 5V로 바뀌는 순간부터 기 설정된 시간(Tdis)동안 0V를 유지한다. 여기서 딜레이회로(133)는 예를 들면 인버터 체인 등의 회로를 포함할 수 있다. 기 설정된 시간(Tdis)동안 딜레이회로(131)에 연결된 인버터(133)의 출력이 5V가 되고, 따라서 인버터(135)와 연결된 AND게이트는 입력이 각각 5V, 5V가 되어 5V를 출력하게 된다. 즉, 제2노드(Vd)의 전압이 T2 구간에서 5V가 된다. 부연 설명하면, 제2노드(Vd)의 전압은 딜레이회로(131)에서 기 설정된 시간(Tdis)동안 5V를 유지하는데, 이 기 설정된 시간(Tdis)은 T2 구간의 시간간격과 동일하다. 또한 도 2에서의 방전부(140)는 n채널 MOSFET(141)로 이루어지므로, 제2노드(Vd)의 전압이 게이트 전압이 된다. 따라서 제2노드(Vd)의 전압이 5V가 되는 T2 구간에서 MOSFET이 턴-온(trun-on) 되어 캐패시터(C1)에 충전되어 있던 전하를 접지부로 급속히 완전방전시키게 된다. 또한, 도2와 도3을 참조하면 비교기(151)는 (+)입력단에 0V보다 크고 5V보다 작게 기 설정된 기준전압(Vref)이 입력되고, (-)입력단에 제1노드(Vc)의 전압이 입력된다. T2 구간에서, 제1노드(Vc)의 전압이 캐패시터(C1)의 완전방전으로 급속히 0V로 떨어져서 기 설정된 기준전압(Vref)보다 낮아지므로, 비교기(151)의 출력인 데드타임 펄스(Dout)은 5V가 되어 데드타임 펄스(Dout)의 제 1 부분을 구성한다.

T3 구간에서 주기적 펄스신호(Din)는 계속 5V를 유지되고 피드백되는 데드타임 펄스(Dout) 역시 5V를 유지하므로 NOR게이트(110)의 출력은 0V가 된다. 또한 딜레이회로(131)를 완전히 통과한 5V 신호가 인버터(133)를 통과하므로 방전제어부(130)의 출력인 제2노드(Vd)의 전압은 0V가 된다. 따라서 방전부(140)는, MOSFET(141)이 턴-오프(turn-off)되므로 동작하지 않는다. 캐패시터(C1)는 독립전류원(121)의 전류(Id)에 의해 충전이 이루어지기 시작한다. 캐패시터(C1)가 충전되면서 제1노드(Vc)의 전압도 증가하는데, 이 제1노드(Vc)의 전압이 기 설정된 기준전압(Vref)보다 커질때까지 비교부(150)의 출력인 데드타임 펄스(Dout)가 5V를 유지하므로, 데드타임 펄스의 제 2 부분을 구성한다.

T4 구간에서 주기적 펄스신호(Din)는 0V이지만, 피드백되는 데드타임 펄스(Dout)가 5V를 유지하므로, NOR게이트(110)의 출력은 0V이다. 그리고 방전제어부(130)는 주기적 펄스신호(Din)의 상승에지(rising edge)에서만 동작하므로 제2노드(Vd)의 전압을 0V로 유지시키며, 따라서 방전부(140)는 동작하지 않는다. 결국 T3 구간에서와 마찬가지로 캐패시터(C1)는 충전을 계속하게 된다. 비교부(150)는 캐패시터(C1)가 계속 충전되다가 제1노드(Vc)의 전압이 기 설정된 기준전압(Vref)을 넘어서는 순간 0V를 출력하게 된다.

따라서, 본 발명의 일 실시 예에 따른 데드타임 발생회로는, 데드타임 펄스(Dout)가 5V가 되는 구간, 즉 T2 부터 T4 구간에서 데드타임을 발생시킨다. 데드타임 발생시간을 수학식으로 정리하면 다음과 같다.

상기 수학식에서 본 발명에 따른 데드타임은, 방전부(130)의 딜레이회로(131)에서 결정되는 시간(Tdis), 캐패시터(C1)의 용량 그리고 독립전류원(121)에서 공급되는 전류(Id)를 종속변수로 가지는 것을 알 수 있다. 따라서 주파수 발생기의 출력에 영향을 주지 않고, 방전부(130)의 딜레이회로(131)에서 결정되는 캐패시터(C1)가 완전 방전할 시간(Tdis)이 제공되므로 일정한 데드타임 생성이 가능하다. 또한, 본원 발명에 따른 데드타임 발생회로는 종속변수들, 즉 방전부(130)의 딜레이회로(131)에서 결정되는 기 설정된 시간(Tis), 캐패시터(C1)의 용량 및 독립전류원(121)에서 공급되는 전류(Id)를 제어하여 출력되는 데드타임을 조절 할 수 있다.

한편, 데드타임의 조절은 주기적 펄스신호(Din)의 주기 이내에서 이루어져야 한다. 캐패시터(C1)가 충전되고 있는 도중에 주기적 펄스신호(Din)이 0V에서 5V로 바뀌면 상기 방전부(140)가 동작해서 캐패시터(C1)을 방전시켜버리기 때문이다. 또한, 방전부(140)는 효과적인 방전이 이루어져야 하므로 제1노드(Vc)의 전압이 언더슈트(undershoot)가 발생하지 않도록 MOSFET(141)의 사이즈를 정할 때 주의를 기울여야 한다.
이와 같은 본 발명의 데드타임 발생회로에서 생성되는 데드타임 펄스는 전술한 바와 같이, LLC 공진 컨버터에 제공될 수 있으며, 이 경우, 상기 LLC 공진 컨버터는 ZVS(Zero Voltage Switching) 수행시 본 발명의 데드타임 펄스를 이용하여 스위칭 신호를 생성할 수 있다.

전술한 바와 같이, 본 발명에 의하면, 주파수 생성기의 출력인 주기적 펄스신호를 입력으로 받으므로 출력주파수에 영향을 주지 않으며, 방전제어부와 방전부를 포함하여 캐패시터가 완전히 방전할 수 있도록 하여 일정한 데드타임을 생성하고, 또한 데드타임을 조절 할 수 있다.

110 : NOR 게이트 120 : 전원공급부
121 : 독립전류원 130 : 방전제어부
131 : 딜레이 회로 133 : 인버터
135 : AND 게이트 140 : 방전부
141 : n channel MOSFET 150 : 비교부
151 : 비교기 C1 : 캐패시터
Id : 독립전류원의 전류 Vref : 기준전압
Vc : 제1노드 전압 Vd : 제2노드 전압
Din : 주기적 펄스신호 Dout : 데드타임 펄스

Claims

주기적 펄스신호를 제 1 입력으로, 피드백 신호를 제 2 입력으로 받는 NOR 게이트;
상기 NOR 게이트의 출력에 일단이 연결되고, 전원공급부에 타단이 연결되어 충전 또는 방전하는 캐패시터;
상기 제 1 입력의 변화에 따라 소정 시간동안 상기 캐패시터를 방전시키기 위한 제어신호를 생성하는 방전제어부;
상기 방전제어부의 제어신호에 따라 상기 캐패시터를 방전시키는 방전부; 및
상기 캐패시터의 상기 타단의 전압과 기설정된 기준전압을 비교하여 데드타임(dead-time) 펄스를 생성하는 비교부
를 포함하며,
상기 데드타임 펄스는 상기 피드백 신호인 것을 특징으로 하는 데드타임 발생회로.
제 1 항에 있어서,
상기 방전제어부는,
상기 주기적 펄스신호를 입력받으며, 상기 캐패시터가 방전할 시간을 결정하는 딜레이 회로부;
상기 딜레이 회로부의 출력과 접속된 인버터; 및
상기 인버터의 출력을 제1입력으로 받고, 상기 주기적 펄스신호를 제2입력으로 받는 AND 게이트
를 포함하는 것을 특징으로 하는 데드타임 발생회로.
제 1 항 또는 제 2 항에 있어서,
상기 방전부는,
게이트(Gate)가 상기 방전제어부에 접속되고, 드레인(Drain)이 상기 캐패시터의 타단에 접속되고, 소스(Source)가 접지에 접속된 n채널 MOSFET(Metal oxide semiconductor field effect transistor)
을 포함하는 것을 특징으로 하는 데드타임 발생회로.
제 3 항에 있어서,
상기 비교부는,
상기 캐패시터의 상기 타단의 전압이 상기 기설정된 기준전압보다 작으면 데드타임 펄스를 출력하는 비교기
를 포함하는 것을 특징으로 하는 데드타임 발생회로.
제1항에 있어서,
상기 데드타임 펄스는,
상기 주기적 펄스신호의 주기보다 짧은 시간인 것을 특징으로 하는 데드타임 발생회로.