KR101195388B1 - 데드 픽셀 보상 테스트 장치 - Google Patents

데드 픽셀 보상 테스트 장치 Download PDF

Info

Publication number
KR101195388B1
KR101195388B1 KR1020100106634A KR20100106634A KR101195388B1 KR 101195388 B1 KR101195388 B1 KR 101195388B1 KR 1020100106634 A KR1020100106634 A KR 1020100106634A KR 20100106634 A KR20100106634 A KR 20100106634A KR 101195388 B1 KR101195388 B1 KR 101195388B1
Authority
KR
South Korea
Prior art keywords
dead pixel
pixel compensation
compensation
data
test pattern
Prior art date
Application number
KR1020100106634A
Other languages
English (en)
Other versions
KR20120045223A (ko
Inventor
김건표
김종박
김명관
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100106634A priority Critical patent/KR101195388B1/ko
Priority to US13/273,321 priority patent/US8531529B2/en
Publication of KR20120045223A publication Critical patent/KR20120045223A/ko
Application granted granted Critical
Publication of KR101195388B1 publication Critical patent/KR101195388B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects

Abstract

본 발명은, 적어도 하나의 데드 픽셀에 대한 데이터를 포함하는 프로그램 가능한 테스트 패턴을 생성하는 패턴 생성부와, 테스트 패턴을 저장하는 레지스터 어레이와, 레지스터 어레이에 저장된 테스트 패턴을 입력받아 데드 픽셀 보상 알고리즘을 수행하여 보상 데이터를 출력하는 데드 픽셀 보상부와, 테스트 패턴과 보상 데이터를 비교하여 데드 픽셀 보상 알고리즘의 불량 여부를 판정하는 판정부와, 레지스터 어레이에 저장된 테스트 패턴과 이미지 센서에서 공급되는 이미지 데이터 중 어느 하나를 선택하여 데드 픽셀 보상부에 제공하는 멀티플렉서를 포함하고, 이미지 센서에서 공급되는 이미지 데이터에서 이미지 센서의 데드 픽셀을 보상하기 위한 데드 픽셀 보상 알고리즘을 테스트하는 데드 픽셀 보상 테스트 장치를 제공한다.

Description

데드 픽셀 보상 테스트 장치{DEAD PIXEL COMPENSATION TESTING APPARATUS}
본 발명은 데드 픽셀 보상 테스트 장치에 관한 것으로, 더욱 상세하게는, 데드 픽셀 보상 알고리즘을 효율적으로 테스트하는 데드 픽셀 보상 테스트 장치에 관한 것이다.
디지털 카메라는 피사체의 빛 신호를 디지털 신호로 변환하여 처리하는데, 이를 위해 가장 필요한 것 중의 하나가 이미지 센서이며, 현재 이미지 센서는 복수의 단위 픽셀을 포함하는 CCD(Charged Coupled Device)와 CMOS(Complementary Metal Oxide Semiconductor)가 주로 사용되고 있다.
CCD 및 CMOS는 포토 다이오드와 같은 광전 변환 수단을 통해 각 픽셀에서 피사체로부터 입사된 광을 전기적 신호(전하)로 축적하고, 이를 디지털 신호로 변환 출력하는 방식으로 이미지를 캡쳐하게 되는데, 이미지 센서의 제조 과정에서 이물질 및 그 밖의 제조 공정상의 불안정 요인으로 인해 특정 픽셀에 결함이 존재할 수 있으며, 결함 픽셀에 의해 고정 패턴 노이즈가 발생할 수 있다.
이와 같이, 이미지 센서의 제조 과정에서 다양한 유형의 결함 픽셀이 존재할 수 있기 때문에 일반적으로 이미지 처리 장치는 결함 픽셀을 검출하여 이를 적절히 보정하는 과정을 수행한다. 픽셀 어레이 상에 결함 픽셀이 존재하는 경우, 이미지 센서에서 입력되는 데이터를 이용하여 이미지 프로세서가 결함 픽셀을 검출하여 해당 결함 픽셀의 위치 정보를 메모리에 기록한 후 결함 픽셀에 대한 보정을 수행한다.
이러한 이미지 센서의 구성은 크게 픽셀 어레이, 아날로그 리드 회로, 타이밍 제너레이터, ISP 등으로 나눌 수 있는데, 각각의 블록은 서로 유기적으로 연결되어 모든 블록이 하나로 연결되어 있을 때 정상적인 기능을 수행하게 된다. 그러나, 한 블록의 기능 이상으로 전체가 정상적으로 동작하기 않을 때에는 각 블록에 대한 테스트를 진행하여 고장 원인을 파악해야 하는데, 이를 위하여 각 블록들은 셀프 테스트 기능 등 다양한 테스트 스킴을 가지고 있다. 그 중, ISP 블록 내에는 테스트 패턴 생성 블록을 구비하여, 실제 이미지 데이터가 입력으로 들어오지 않더라도 내부에 저장되어 있는 테스트 이미지를 실제 이미지 데이터 대신에 ISP의 입력으로서 전달하여 ADC(Analog to Digital Converter) 이후에 진행되는 기능에 대하여 검증을 수행할 수 있다.
즉, 여러 가지 테스트 패턴(예를 들어, 풀 블랙(full black), 컬러 바(color bar), 크로스 헤지 어레이 바(cross hedge array bar), 컬러 램프(color ramp) 등)을 가지고 있어서 베이어 로우 데이터(bayer raw data)가 들어올 수 없는 상황(예를 들어, 픽셀 어레이 페일, 아날로그 리드 회로 페일, 타이밍 제너레이터 페일 등)에서는 내부에 가지고 있던 다양한 테스트 패턴을 출력시켜 각 기능 블록에 대한 검증을 진행하였다.
그러나, ISP 내부의 다른 기능과는 달리 데드 픽셀 보상(DPC, dead pixel compensation) 기능에서 요구되는 셀프 테스트 패턴의 수는 라인 메모리를 사용하는 대부분의 알고리즘과 멀티 데드 픽셀을 고려한 DPC 설계시 급격하게 증가하게 된다. 이러한 경우에, 제공되어야할 테스트 패턴의 수도 급격히 증가하게 되어 로직 카운트(logic count) 수의 증가로 이어지는 문제점이 있다.
본 발명의 일 실시예는, 상술한 문제점들을 해결하기 위해 안출된 것으로, 데드 픽셀 보상 알고리즘을 간단하게 테스트할 수 있는 데드 픽셀 보상 테스트 장치를 제공한다.
본 발명의 일 양태에 따르면, 적어도 하나의 데드 픽셀에 대한 데이터를 포함하는 프로그램 가능한 테스트 패턴을 생성하는 패턴 생성부와, 테스트 패턴을 저장하는 레지스터 어레이와, 레지스터 어레이에 저장된 테스트 패턴을 입력받아 데드 픽셀 보상 알고리즘을 수행하여 보상 데이터를 출력하는 데드 픽셀 보상부와, 테스트 패턴과 보상 데이터를 비교하여 데드 픽셀 보상 알고리즘의 불량 여부를 판정하는 판정부와, 레지스터 어레이에 저장된 테스트 패턴과 이미지 센서에서 공급되는 이미지 데이터 중 어느 하나를 선택하여 데드 픽셀 보상부에 제공하는 멀티플렉서를 포함하고, 이미지 센서에서 공급되는 이미지 데이터에서 이미지 센서의 데드 픽셀을 보상하기 위한 데드 픽셀 보상 알고리즘을 테스트하는 데드 픽셀 보상 테스트 장치를 제공한다.
본 발명의 일 실시예에 따르면, 데드 픽셀 보상 알고리즘을 이미지 센서의 ADC에서 출력되는 실제 이미지 데이터 대신에 이보다 해상도가 매우 낮은 패턴 데이터에 대하여 수행시켜 데드 픽셀 보상 알고리즘을 테스트할 수 있기 때문에, 종래 기술에 비하여 데드 픽셀 보상 알고리즘을 더욱 신속하고 효율적으로 테스트할 수 있다.
또한, 테스트 패턴이 사용자 등에 의해 프로그램 가능하기 때문에 다양한 테스트 패턴을 생성하여 데드 픽셀 보상 알고리즘을 테스트할 수 있어, 결과적으로 생성되는 이미지의 품질을 더욱 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 데드 픽셀 보상 테스트 장치의 블록도를 도시한다.
도 2a는 본 발명의 다른 실시예에 따른 데드 픽셀 보상 테스트 장치의 블록도이며, 도 2b는 도 2a의 데드 픽셀 보상 테스트 장치의 어드레서 디코드, 데이터 디코더 및 레지스터 어레이의 구체적인 블록도를 도시한다.
도 3은 본 발명의 실시예에 따른 데드 픽셀 보상 테스트 장치를 구비한 이미지 처리 장치의 블록도를 도시한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 데드 픽셀 보상 테스트 장치를 설명한다.
도 1은 본 발명의 일 실시예에 따른 데드 픽셀 보상 테스트 장치(100)의 블록도를 도시한다. 도 1에 도시된 바와 같이, 데드 픽셀 보상 테스트 장치(100)는, 이미지 센서에서 공급되는 갖는 이미지 데이터에서 이미지 센서의 데드 픽셀 보상하기 위한 데드 픽셀 보상 알고리즘을 테스트하는 데드 픽셀 보상 테스트 장치(100)로서, 적어도 하나의 데드 픽셀에 대한 데이터를 포함하는 프로그래밍 가능한 테스트 패턴을 생성하는 패턴 생성부(110)와, 테스트 패턴을 저장하는 레지스터 어레이(120)와, 레지스터 어레이(120)에 저장된 테스트 패턴을 입력받아 데드 픽셀 보상 알고리즘을 수행하여 보상 데이터를 출력하는 데드 픽셀 보상부(130)와, 테스트 패턴과 보상 데이터를 비교하여 데드 픽셀 보상 알고리즘의 불량 여부를 판정하는 판정부(140)를 포함한다.
이러한 구성을 갖는 데드 픽셀 보상 테스트 장치(100)는 다음과 같이 동작한다.
이미지 센서의 데드 픽셀 보상 알고리즘의 테스트가 필요한 경우에 사용자 등으로부터의 명령에 의해, 데드 픽셀 보상 테스트 장치(100)가 동작한다.
먼저, 패턴 생성부(110)에서 데드 픽셀 보상 알고리즘을 테스트하기 위한 프로그래밍 가능한 테스트 패턴을 생성한다. 이미지 센서는 복수의 단위 픽셀을 포함하는 화소 어레이를 포함하며, 화소 어레이로부터 복수의 행과 열을 갖는 이미지 데이터가 얻어진다. 화소 어레이로부터의 아날로그 신호는 이미지 센서의 이미지 처리 블록에 포함된 ADC 블록을 통해 디지털 데이터로 변환되어 이미지 데이터로서 출력된다. 그러나, 데드 픽셀 보상 알고리즘의 테스트 시에는, 화소 어레이가 동작을 할 필요가 없으며, 이에 따라 ADC 블록은 그 기능이 차단되어 이미지 데이터가 출력되지 않는다. 이 대신에, 패턴 생성부(110)에서 이미지 데이터를 대신하는 프로그래밍 가능한 테스트 패턴이 생성되어 공급된다.
이미지 센서는, 예를 들어, VGA의 경우 33만 픽셀(640×480), SVGA의 경우 130만 픽셀(1280×1024) 등과 같이 매우 큰 크기의 화소 어레이를 포함하며, 이에 따라 이러한 화소 어레이로부터 제공되는 이미지 데이터의 크기도 매우 크다. 따라서, 이러한 이미지 데이터와 크기가 유사한 데이터를 테스트 패턴으로서 사용하는 경우에는 전술한 바와 같은 로직 카운트의 증가가 문제된다.
따라서, 테스트 패턴은 이미지 데이터보다 매우 적은 수의 열과 행을 갖도록 구성된다. 예를 들어, 테스트 패턴이 5×5의 데이터 어레이를 구비하여도 된다. 따라서, 이러한 매우 적은 크기의 테스트 패턴으로부터 데드 픽셀 보상 알고리즘을 테스트하는 경우 로직 카운트를 매우 감소시킬 수 있으며, 따라서, 테스트 시간을 절감할 수 있다.
한편, 이 테스트 패턴에는 데드 픽셀을 가상으로 나타내기 위하여 적어도 하나의 의사(pseudo) 데드 픽셀이 구현되며, 각 픽셀에 대응되는 데이터는 고조도값, 저조도값 등을 다양하게 설정될 수 있다. 이 의사 데드 픽셀의 개수는 하나 또는 여러 개일 수 있다. 따라서, 하나의 데드 픽셀에 대한 데드 픽셀 보상 알고리즘뿐만 아니라 멀티 데드 픽셀에 대한 데드 픽셀 보상 알고리즘을 테스트하기 위한 테스트 패턴이 패턴 생성부(110)에서 생성될 수 있다. 이러한 테스트 패턴은 사용자 등에 의해 프로그래밍 가능하며, 패턴 생성부(110)는 사용자 등이 테스트 패턴을 프로그래밍할 수 있는 도시되지 않은 입력부를 더 포함할 수 있다.
패턴 생성부(110)에서 생성된 패턴 데이터는 레지스터 어레이(120)에 저장된다. 레지스터 어레이(120)는 데드 픽셀 보상 알고리즘을 테스트하기 위한 테스트 패턴의 각 픽셀에 하나의 레지스터가 대응하는 복수의 레지스터를 포함한다. 또한, 레지스터 어레이(120)는 라인 메모리로 이루질 수 있다.
데드 픽셀 보상부(130)는 데드 픽셀 보상 알고리즘이 수행되는 블록으로, 통상적인 동작시에는 이미지 센서가 동작하는 동안 ADC블록에서 출력되는 이미지 데이터를 라인 메모리를 경유하여 입력받아 이미지 데이터에서 데드 픽셀을 검출하고, 데드 픽셀의 화소값을 주위 픽셀의 화소값을 이용하여 보정한다. 한편, 도시되지 않았지만, 레지스터 어레이(120)에 저장된 테스트 패턴과 이미지 센서로부터의 이미지 데이터 중 어느 하나를 선택하여 데드 픽셀 보상부(130)에 제공하는 멀티플렉서를 더 포함할 수 있다. 이 때, 통상의 경우에는 이미지 센서로부터의 이미지 데이터가 선택되어 데드 픽셀 보상부(130)에 제공되나, 데드 픽셀 보상 알고리즘의 테스트 시에는 레지스터 어레이(120)에 저장된 테스트 패턴이 선택되어 데드 픽셀 보상부(130)에 제공된다.
한편, 레지스터 어레이(120)가 통상의 이미지 데이터가 경유하는 라인 메모리와 마찬가지로 라인 메모리로 이루어지면, 데드 픽셀 보상부(130)는 통상의 이미지 센서에 포함되는 데드 픽셀 보상부(130)를 별도의 설계 변경 없이 사용할 수 있는 이점이 있다. 테스트 패턴이 입력되면, 데드 픽셀 보상부(130)는 내장된 데드 픽셀 보상 알고리즘을 수행하여 테스트 패턴에 포함되어 있는 데드 픽셀의 화소값을 보상하고, 테스트 패턴에서 데드 픽셀에 대한 화소값이 보상된 대한 보상 데이터를 판정부(140)로 출력한다.
판정부(140)는 레지스터 어레이(120)에서 출력된 테스트 패턴과 데드 픽셀 보상부(130)에서 출력된 보상 데이터를 비교하여 데드 픽셀 보상 알고리즘의 불량 여부를 판정한다. 이 때, 판정부(140)는 테스트 패턴을 입력받고, 입력된 테스트 패턴에 대한 데드 픽셀 보상 예측값을 연산하는 예측값 연산기와, 데드 픽셀 보상 예측값과 데드 픽셀 보상부(130)로부터의 보상 데이터를 비교하는 비교기 및 비교기의 비교 결과로부터 데드 픽셀 보상 알고리즘의 불량 여부를 판정하는 보정 여부 판단기를 더 포함할 수 있다.
또한, 이 대신에 또는 추가로, 판정부(140)는 상기 테스트 패턴과 상기 보상 데이터를 표시하는 표시부(미도시)를 포함하고, 사용자가 표시된 출력된 테스트 패턴 및 보상 데이터를 육안으로 검사하여 데드 픽셀 보상 알고리즘의 불량 여부를 판정하도록 할 수 있다. 이 외에, 별도의 데드 픽셀 검출 알고리즘을 이용하여 보상 데이터에서 데드 픽셀이 검출되는지 여부를 판단하고, 데드 픽셀이 검출되면 데드 픽셀 보상 알고리즘을 불량으로 판정하고, 데드 픽셀이 검출되지 않으면 데드 픽셀 보상 알고리즘이 양호한 것으로 판정할 수 있다.
이와 같이, 데드 픽셀 보상 알고리즘을 이미지 센서의 ADC에서 출력되는 실제 이미지 데이터 대신에 이보다 해상도가 매우 낮은 패턴 데이터에 대하여 수행시켜 데드 픽셀 보상 알고리즘을 테스트할 수 있기 때문에, 종래 기술에 비하여 데드 픽셀 보상 알고리즘을 더욱 신속하고 효율적으로 테스트할 수 있다.
다음으로, 본 발명의 다른 실시예에 따른 데드 픽셀 보상 테스트 장치를 도 2a 및 2b를 참조하여 설명한다. 도 2a는 본 발명의 다른 실시예에 따른 데드 픽셀 보상 테스트 장치(100')의 블록도를 도시하며, 도 2b는 도 2a의 데드 픽셀 보상 테스트 장치(100')의 어드레서 디코드(150), 데이터 디코더(160) 및 레지스터 어레이(120)의 보다 구체적인 블록도를 도시한다.
도 2a에 도시된 바와 같이, 데드 픽셀 보상 테스트 장치(100')는 데이터 디코더(150)와 어드레스 디코더(160)를 더 포함하는 점을 제외하고는 도 1에 도시된 데드 픽셀 보상 테스트 장치(100)와 거의 동일하다. 이하 차이점에 대하여 도 2a 도 2b를 참조하여 설명한다.
어드레스 디코더(160)는 레지스터 어레이(120) 중 해당 레지스터의 어드레스를 입력받아 디코딩하며, 데이터 디코더(150)는 패턴 데이터를 디코딩하여 어드레스 디코더(160)에서 디코딩된 어드레스에 대응하는 레지스터 어레이(120)의 레지스터에 디코딩된 테스트 패턴을 출력한다.
또한, 도 2b의 레지스터 어레이(120)는 도 1에 도시된 레지스터 어레이(120)의 일례로서, 도시된 바와 같이, 5×5의 어레이 구조를 가지며, 모두 25개의 레지스터를 포함한다. 또한, 레지스터 어레이(220)의 각 레지스터는 본 실시예에서 플립플롭 회로로 구성된다. 여기에서, 레지스터 어레이(220)는 5×5의 어레이 구조의 25개의 레지스터를 갖는 것으로 도시되었지만, 본 발명은 이에 한정되지 않으며 다른 개수의 어레이 구조를 가질 수 있다.
이와 같은 구성을 포함하는 데드 픽셀 보상 테스트 장치에서, 패턴 데이터를 레지스터 어레이(120)의 각 레지스터에 패턴 데이터를 저장하기 위하여, 각 레지스터에 대응하는 레지스터 어드레스가 어드레스 디코더(160)에 입력되며, 어드레스 디코더(160)는 입력된 레지스터 어드레스를 디코딩하여 그 결과를 데이터 디코더(150)에 전송한다. 데이터 디코더(150)는 패턴 데이터를 디코딩하며, 디코딩된 패턴 데이터를 어드레스 디코더(160)에서 입력된 레지스터 어드레스를 디코딩한 결과에 대응하여 레지스터 어레이(120)의 각 레지스터에 출력한다. 이러한 과정을 거쳐, 패턴 데이터가 레지스터 어레이(120)에 저장된다.
레지스터 어레이(120)에 저장된 테스트 패턴은 도 1을 참조하여 설명된 바와 같이 데드 픽셀 보상부(130)와 판정부(140)에 각각 공급되고, 데드 픽셀 보상부(130)에서 데드 픽셀 보상 알고리즘이 수행되어 생성된 보상 데이터로서 판정부(140)에 공급되어, 판정부(140)가 공급된 테스트 패턴과 보상 데이터를 비교하여 데드 픽셀 보상 알고리즘의 불량 여부를 판정한다.
다음으로, 도 3을 참조하여, 본 발명의 실시예에 따른 데드 픽셀 보상 테스트 장치가 적용된 이미지 처리 장치(300)에 대하여 설명한다. 특히, 도 3은 본 발명의 실시예에 따른 데드 픽셀 보상 테스트 장치를 구비한 이미지 처리 장치(300)의 블록도를 도시한다. 도 3에 도시된 바와 같이, 이미지 처리 장치(300)는 패턴 생성부(310)와, 레지스트 어레이(320), 기타 테스트 패턴 생성부(330), ADC(340) 및 이미지 처리부(350)를 포함한다. 한편, 이미지 처리부(350)는 데드 픽셀 보상부(351) 및 기타 ISP 처리부(352)를 포함한다. 도 3에서, 패턴 생성부(310), 레지스터 어레이(320) 및 데드 픽셀 보상부(351)는 도 1에 도시된 본 발명의 실시예에 따른 데드 픽셀 보상 테스트 장치(100)의 패턴 생성부(110), 레지스터 어레이(120) 및 데드 픽셀 보상부(130)에 각각 대응하며, 도 1의 판정부(140)는 도 3에서는 도시되지 않았다.
이러한 이미지 처리 장치(300)의 동작을 간단히 살펴보면, 이미지 처리 장치(300)가 정상 동작시에는, 화소 어레이(도시되지 않음)로부터의 화소 데이터가 ADC(340)를 거쳐 베이어 이미지 데이터로서 이미지 처리부(350)로 입력된다. 입력된 베이어 이미지 데이터는 데드 픽셀 보상부(351)를 거쳐 데드 픽셀 보상 알고리즘에 의해 데드 픽셀이 보상된 다음, 기타 ISP 처리부(352)를 통해 이미지가 각종 이미지 처리 알고리즘에 의해 처리되어 최종 이미지로서 출력된다.
한편, 이미지 처리 장치(300)가 테스트 모드일 때에는, 테스트의 종류에 따라 서로 다른 테스트 패턴이 이미지 처리부(350)에 입력된다. 데드 픽셀 보상 알고리즘의 테스트의 경우, 패턴 생성부(310)에서 생성되고 레지스터 어레이(320)에 저장된 데드 픽셀 테스트 패턴이 이미지 처리부(350)의 데드 픽셀 보상부(351)로 입력되고, 데드 픽셀 보상부(351)에서 픽셀 보상 알고리즘에 의해 데드 픽셀이 보상된 다음 보상된 데이터가 출력된다.
그리고, 데드 픽셀 보상 알고리즘 테스트 이외의 테스트의 경우에는, 기타 테스트 패턴 생성부(330)에서 기타 테스트 패턴을 생성하여 이미지 처리부(350)의 기타 ISP 처리부(352)에 입력되고, 기타 ISP 처리부(352)에서 여러 가지 이미지 처리 알고리즘에 의해 처리된 다음 이미지 데이터가 출력된다.
이와 같이, 본 발명의 실시예에 따른 데드 픽셀 보상 테스트 장치를 이미지 처리 장치에 사용하는 경우, 데드 픽셀 보상 알고리즘을 이미지 센서의 ADC에서 출력되는 실제 이미지 데이터 대신에 이보다 해상도가 매우 낮은 패턴 데이터에 대하여 수행시켜 데드 픽셀 보상 알고리즘을 테스트할 수 있기 때문에, 종래 기술에 비하여 데드 픽셀 보상 알고리즘을 더욱 신속하고 효율적으로 테스트할 수 있다.
또한, 테스트 패턴이 사용자 등에 의해 프로그램 가능하기 때문에 다양한 테스트 패턴을 생성하여 데드 픽셀 보상 알고리즘을 테스트할 수 있어, 결과적으로 생성되는 이미지의 품질을 더욱 향상시킬 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해서만 한정되는 것으로 의도된다. 따라서, 청구범위에 기재된 범위 및 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100, 100': 데드 픽셀 보상 테스트 장치
110: 패턴 생성부 120: 레지스터 어레이
130: 데드 픽셀 보상부 140: 판정부
150: 데이터 디코더 160: 어드레스 디코더
300: 이미지 처리 장치 310: 패턴 생성부
320: 레지스터 어레이 330: 기타 테스트 패턴 생성부
340: ADC 350: 이미지 처리부
351: 데드 픽셀 보상부 352: 기타 ISP 처리부

Claims (7)

  1. 적어도 하나의 데드 픽셀에 대한 데이터를 포함하는 프로그램 가능한 테스트 패턴을 생성하는 패턴 생성부;
    상기 테스트 패턴을 저장하는 레지스터 어레이;
    상기 레지스터 어레이에 저장된 상기 테스트 패턴을 입력받아 데드 픽셀 보상 알고리즘을 수행하여 보상 데이터를 출력하는 데드 픽셀 보상부;
    상기 테스트 패턴과 상기 보상 데이터를 비교하여 상기 데드 픽셀 보상 알고리즘의 불량 여부를 판정하는 판정부; 및
    상기 레지스터 어레이에 저장된 테스트 패턴과 이미지 센서에서 공급되는 이미지 데이터 중 어느 하나를 선택하여 상기 데드 픽셀 보상부에 제공하는 멀티플렉서를 포함하고,
    상기 이미지 센서에서 공급되는 이미지 데이터에서 상기 이미지 센서의 데드 픽셀을 보상하기 위한 데드 픽셀 보상 알고리즘을 테스트하는,
    데드 픽셀 보상 테스트 장치.
  2. 제1항에 있어서,
    상기 레지스터 어레이 중 해당 레지스터의 어드레스를 입력받아 디코딩하는 어드레스 디코더; 및
    상기 패턴 데이터를 디코딩하여 상기 어드레스 디코더에서 디코딩된 어드레스에 대응하는 상기 레지스터 어레이의 레지스터에 상기 디코딩된 상기 테스트 패턴을 출력하는 데이터 디코더;
    를 더 포함하는,
    데드 픽셀 보상 테스트 장치.
  3. 제1항에 있어서,
    상기 레지스터 어레이는 라인 메모리로 이루어진,
    데드 픽셀 보상 테스트 장치.
  4. 제1항에 있어서,
    상기 레지스터 어레이의 각 레지스터는 플립플롭 회로인,
    데드 픽셀 보상 테스트 장치.
  5. 제1항에 있어서,
    상기 판정부는,
    상기 테스트 패턴에 대한 데드 픽셀 보상 예측값을 연산하는 예측값 연산기;
    상기 데드 픽셀 보상 예측값과 상기 데드 픽셀 보상부로부터의 보상 데이터를 비교하는 비교기;
    상기 비교기의 비교 결과로부터 상기 데드 픽셀 보상 알고리즘의 불량 여부를 판정하는 보정 여부 판단기
    를 포함하는,
    데드 픽셀 보상 테스트 장치.
  6. 제1항에 있어서,
    상기 판정부는 상기 테스트 패턴 및 상기 보상 데이터를 표시하는 표시부를 포함하는,
    데드 픽셀 보상 테스트 장치.
  7. 삭제
KR1020100106634A 2010-10-29 2010-10-29 데드 픽셀 보상 테스트 장치 KR101195388B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100106634A KR101195388B1 (ko) 2010-10-29 2010-10-29 데드 픽셀 보상 테스트 장치
US13/273,321 US8531529B2 (en) 2010-10-29 2011-10-14 Dead pixel compensation testing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100106634A KR101195388B1 (ko) 2010-10-29 2010-10-29 데드 픽셀 보상 테스트 장치

Publications (2)

Publication Number Publication Date
KR20120045223A KR20120045223A (ko) 2012-05-09
KR101195388B1 true KR101195388B1 (ko) 2012-10-29

Family

ID=45996290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100106634A KR101195388B1 (ko) 2010-10-29 2010-10-29 데드 픽셀 보상 테스트 장치

Country Status (2)

Country Link
US (1) US8531529B2 (ko)
KR (1) KR101195388B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9445085B2 (en) * 2013-05-17 2016-09-13 Canon Kabushiki Kaisha Imaging apparatus, method for controlling imaging apparatus, and system therefor
KR20150014556A (ko) 2013-07-29 2015-02-09 에스케이하이닉스 주식회사 데드 픽셀 보정 장치 및 그 방법과 그를 이용한 씨모스 이미지 센서
EP2960854A1 (en) * 2014-06-27 2015-12-30 Thomson Licensing Method and device for determining a set of modifiable elements in a group of pictures
US9843794B2 (en) * 2015-04-01 2017-12-12 Semiconductor Components Industries, Llc Imaging systems with real-time digital testing capabilities
CN105718849B (zh) * 2015-10-21 2019-06-11 深圳芯启航科技有限公司 应用于指纹传感器的像素点扫描方法和装置
WO2019196009A1 (zh) * 2018-04-10 2019-10-17 深圳市大疆创新科技有限公司 图像传感器坏点检测方法、拍摄装置、无人机及存储介质
KR20210085262A (ko) * 2019-12-30 2021-07-08 에스케이하이닉스 주식회사 이미지 센싱 장치, 그 이미지 센싱 장치를 포함하는 이미지 시스템, 및 그 이미지 시스템의 테스트 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6219467B1 (en) * 1997-07-15 2001-04-17 Fuji Photo Film Co. Ltd. Image processing device
US7129975B2 (en) * 2001-02-07 2006-10-31 Dialog Imaging System Gmbh Addressable imager with real time defect detection and substitution
FR2833743B1 (fr) * 2001-12-17 2004-02-20 Eldim Procede et dispositif a faible resolution d'acquisition pour le controle d'un ecran d'affichage
US7362355B1 (en) * 2003-08-04 2008-04-22 Pixim, Inc. Digital CMOS image sensor incorporating a programmable multi-functional lookup table
KR20050081939A (ko) 2004-02-17 2005-08-22 엘지이노텍 주식회사 이차원 적외선 검출기의 데드 픽셀 보상장치
JP4533124B2 (ja) * 2004-12-21 2010-09-01 イーストマン コダック カンパニー 画素欠陥補正装置
US7676084B2 (en) * 2006-06-19 2010-03-09 Mtekvision Co., Ltd. Apparatus for processing dead pixel
US7649555B2 (en) * 2006-10-02 2010-01-19 Mtekvision Co., Ltd. Apparatus for processing dead pixel
KR20080038991A (ko) 2006-10-31 2008-05-07 주식회사 하이닉스반도체 메모리 소자의 테스트 장치 및 방법
KR100936798B1 (ko) 2007-11-29 2010-01-14 주식회사 하이닉스반도체 어드레스 디코더 및 그를 포함하는 반도체 메모리 장치
WO2011024287A1 (ja) * 2009-08-28 2011-03-03 キヤノン株式会社 情報処理装置、情報処理システム、情報処理方法及び情報処理方法を実行するためのコンピュータプログラム

Also Published As

Publication number Publication date
US20120105648A1 (en) 2012-05-03
KR20120045223A (ko) 2012-05-09
US8531529B2 (en) 2013-09-10

Similar Documents

Publication Publication Date Title
KR101195388B1 (ko) 데드 픽셀 보상 테스트 장치
US9906748B2 (en) Analog-digital conversion circuit drive method, analog-digital conversion circuit, imaging device, imaging system, and analog-digital conversion circuit inspection method
EP2026563A1 (en) System and method for detecting defective pixels
JP4247514B2 (ja) 欠陥ピクセルの補正方法及びシステム
US8736684B1 (en) System and method for sensor failure detection
US9654716B2 (en) Image pickup apparatus, image pickup system, driving method for the image pickup apparatus, and inspection method for the image pickup apparatus
US9092845B2 (en) Image processing device with defect correcting circuit and image processing method
US9191592B2 (en) Imaging sensor anomalous pixel column detection and calibration
US20120105689A1 (en) Image processor, method of controlling the same, and storage medium
US9900533B2 (en) Image processing apparatus and method, and image capturing apparatus
JP5980377B2 (ja) アナログデジタル変換回路、アナログデジタル変換回路の検査方法、撮像装置、撮像装置を有する撮像システム、撮像装置の検査方法
US20080055601A1 (en) Image sensor defect identification using optical flare
KR20130040483A (ko) 이미지 센서 및 상기 이미지 센서를 포함하는 이미지 처리 장치
US9191594B2 (en) Dead pixel correction apparatus, image sensor having the same, and operation method of image sensor
JP4347721B2 (ja) 画素欠陥検出装置と方法および撮像装置
KR101559724B1 (ko) 센서 어레이의 불량 픽셀 검출과 에러 은폐를 위한 방법 및 장치
US20090195677A1 (en) Method and apparatus for storing location address of defective pixel
US10742914B2 (en) Head-wearable imaging apparatus with two imaging elements corresponding to a user left eye and right eye, method, and computer readable storage medium for correcting a defective pixel among plural pixels forming each image captured by the two imaging elements based on defective-pixel related position information
JP5762193B2 (ja) アナログデジタル変換回路、アナログデジタル変換回路の検査方法、撮像装置、撮像装置を有する撮像システム、撮像装置の検査方法
US20100231763A1 (en) Defective pixel detector for a digital video camera and associated methods
KR100853025B1 (ko) 결함 픽셀 보정 방법 및 그 장치
JP5222654B2 (ja) 撮像装置の欠陥画素検出装置および撮像装置のマーキング装置
JP2011171892A (ja) 撮像装置
KR100854722B1 (ko) 결함 픽셀 보정 방법 및 그 장치
JP2007134890A (ja) 固体撮像装置の検査方法及び検査装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 7