KR101187139B1 - 마스크 레이아웃 내 개선된 어시스트 특징부 구성을결정하기 위한 방법 및 그 장치 - Google Patents
마스크 레이아웃 내 개선된 어시스트 특징부 구성을결정하기 위한 방법 및 그 장치 Download PDFInfo
- Publication number
- KR101187139B1 KR101187139B1 KR1020060017139A KR20060017139A KR101187139B1 KR 101187139 B1 KR101187139 B1 KR 101187139B1 KR 1020060017139 A KR1020060017139 A KR 1020060017139A KR 20060017139 A KR20060017139 A KR 20060017139A KR 101187139 B1 KR101187139 B1 KR 101187139B1
- Authority
- KR
- South Korea
- Prior art keywords
- assist feature
- mask layout
- assist
- feature configuration
- model
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/13—Hollow or container type article [e.g., tube, vase, etc.]
- Y10T428/131—Glass, ceramic, or sintered, fused, fired, or calcined metal oxide or metal carbide containing [e.g., porcelain, brick, cement, etc.]
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명의 한 실시 예가 교정된 또는 교정되지 않은 마스크 레이아웃 내 하나 또는 둘 이상의 어시스트 특징부 위치 그리고 크기를 결정하는 시스템을 제공한다. 작업중에, 상기 시스템은 한 마스크 레이아웃을 수용한다. 다음에 상기 시스템은 한 세트의 후보 어시스트 특징부 구성을 발생시키며, 이 같은 구성이 상기 마스크 레이아웃 내 하나 또는 둘 이상의 어시스트 특징부에 대한 위치 그리고 크기를 명시하게 된다. 다음에, 상기 시스템은 한 세트의 후보 어시스트 특징부 구성 그리고 처리-민감도 정보를 포함하는 멀티 크기 함수 기능에 의해 대표될 수 있는 처리-민감도 모델을 사용하여 개선된 어시스트 특징부 구성을 결정한다. 상기 개선된 어시스트 특징부 구성을 바탕으로 하여 상기 마스크 레이아웃 내 어시스트 특징부들을 위치기킴으로써, 상기 마스크 레이아웃의 생산 가능성을 개선 시킨다. 또한, 상기 개선된 어시스트 특징부 구성을 결정하기 위해 상기 처리-민감도 모델을 사용함으로써, 상기 마스크 레이아웃 내 개선된 어시스트 특징부 구성을 결정하기 위해 필요한 계산 시간을 줄일 수 있도록 한다.
Description
도 1은 본 발명의 한 실시 예에 따른 집적 회로 디자인 및 생산에서의 다양한 단계를 설명하는 도면.
도 2는 본 발명의 실시 예에 따른 마스크 레이아웃 내 어시스트 특징부 위치 정함과 크기 정함을 설명하는 도면.
도 3은 본 발명의 실시 예에 따라 디자인 규칙들을 사용하여 어시스트 특징부 위치 정함과 크기 정함을 설명하는 도면.
도 4A는 본 발명의 실시 예에 따라 생산 가능성을 개선 시키기 위해 마스크 레이아웃내에 어시스트 특징부가 어떻게 위치하여 질 수 있는 가를 설명하는 도면
도 4B는 본 발명의 실시 예에 따라 상호 교차하는 영역을 제거하기 위해 디자인 규칙들이 어시스트 특징부를 잘라내기 위해 어떻게 사용될 수 있는 가를 설명하는 도면.
도 5A는 본 발명의 실시 예에 따른 표적 적중의 처리 모델을 대표하는 2-D 함수 기능 플롯을 도시한 도면.
도 5B는 본 발명의 실시 예에 따른 표적 비-적중의 처리 모델을 대표하는 2- D 함수 기능 플롯을 도시한 도면.
도 5C는 본 발명의 실시 예에 따른 처리-민감도 모델을 대표하는 2-D 함수 기능 플롯을 도시한 도면.
도 6은 본 발명의 실시 예에 따라 처리-민감도 모델을 사용하여 개선된 어시스트 특징부 구성을 결정하기 위한 한 처리를 설명하는 흐름도를 도시한 도면.
도 7A, 도 7B, 도 7C, 그리고 도 7D는 상기 본원 발명의 실시 예에 따른 한 세트의 후보 어시스트 특징부 구성을 설명하는 도면.
도 8은 본 발명의 한 실시 예에 따라 별도의 최적 문제가 각 영역에 대하여 공식화 될 수 있도록 한 마스크 레이아웃이 어떻게 다수의 영역으로 나뉘어 질 수 있는 가를 설명하는 도면.
본 발명은 2005년 2월 24일 James P. Shiely가 출원한 출원 미국 특허 출원 제 11/065409호, "METHOD AND APPARATUS FOR IDENTIFYING A MANUFACTURING PROBLEM AREA IN A LAYOUT USING A PROCESS-SENSITIVITY MODEL," 의 일부 연속 출원이다.
본 발명은 반도체 생산에 대한 것이다. 특히, 본 발명은 처리-민감도 모델을 사용하여 마스크 레이아웃 내 개선된 어시스트 구성을 결정하기 위한 방법 및 장치에 대한 것이다.
관련된 기술
반도체 집적 밀도에 대한 최근의 급격한 개선은 반도체 생산 기술에서의 상응하는 개선이 이루어지도록 하였다.
한 가지 그와 같은 생산 기술로는 어시스트 특징부를 마스크 레이아웃 내에 위치시킴을 포함한다. 어시스트 특징부는 프린팅(가령, 슈퍼-해상도 어시스트 특징부) 또는 비-프린팅(가령, 서브-해상도 어시스트 특징부) 일 수 있다. 어느 한 경우에서든, 상기 어시스트 특징부는 웨이퍼 상에 프린트되어질 상기 마스크 레이아웃 에서의 패턴 초점 깊이를 개선하도록 하는 것이다.
어시스트 특징부를 위치시키기 위한 현재의 기술은 특징부 폭 그리고 공간 파라미터의 조합을 기초로 하여 어시스트 특징부를 위치시키고 크기를 정하는 디자인 규칙을 사용한다. 이들 특징은 2D 특징부에 대한 초점 깊이를 개선시키기 위한 상기 어시스트 특징부 길이를 가장 적합하게 하기위하도록 하는 것은 아니다.
또한, 규칙을 바탕으로 하는 이 같은 접근 방법은 어시스트 특징부의 서브-최적(실패한) 위치 정함 및/또는 크기 정함을 결국 일으키게 한다. 추가로 크고 복작한 레이아웃은 관리하기가 매우 곤란할 수 있는 많은 수의 디자인 규칙을 필요로 할 수 있다. 게다가 디자인 규칙은 디자인너들이 가장 좋은 소자 성능을 달성하는 것을 막을 수 있는 과도한 제한이 될 수 있다.
상기 디자인 규칙을 기초로 하는 기술은 패턴의 1-D 영역 생산 가능성을 개선시키도록 하는 것이다. 결과적으로, 규칙-이용(rule-based) 기술은 패턴 내 2-D 영역의 초점 깊이를 개선하는 데 대개 효과적이지 못하다.
따라서, 상기 설명된 문제를 일으킴이 없이 마스크 레이아웃 내 어시스트 특 징부의 위치 그리고 크기를 결정하기 위한 방법 그리고 장치를 제공할 수 있을 것이 필요하다.
본 발명의 한 실시 예가 교정된 또는 교정되지 않은 마스크 레이아웃 내 하나 또는 둘 이상의 어시스트 특징부 위치 그리고 크기를 결정하는 시스템을 제공한다. 작업중에, 상기 시스템은 한 마스크 레이아웃을 수용한다. 다음에 상기 시스템은 한 세트의 후보 어시스트 특징부 구성을 발생시키며, 이 같은 구성이 상기 마스크 레이아웃 내 하나 또는 둘 이상의 어시스트 특징부에 대한 위치 그리고 크기를 명시하게 된다. 다음에, 상기 시스템은 한 세트의 후보 어시스트 특징부 구성 그리고 처리-민감도 정보를 포함하는 멀티 크기 함수 기능에 의해 대표될 수 있는 처리-민감도 모델을 사용하여 개선된 어시스트 특징부 구성을 결정한다. 상기 개선된 어시스트 특징부 구성을 바탕으로 하여 상기 마스크 레이아웃 내 어시스트 특징부들을 위치기킴으로써, 상기 마스크 레이아웃의 생산 가능성을 개선 시킨다. 또한, 상기 개선된 어시스트 특징부 구성을 결정하기 위해 상기 처리-민감도 모델을 사용함으로써, 상기 마스크 레이아웃 내 개선된 어시스트 특징부 구성을 결정하기 위해 필요한 계산 시간을 줄일 수 있도록 한다.
이 같은 실시 예의 한 변경으로, 상기 시스템은: 상기 마스크 레이아웃 내 한 세트의 평가 포인트를 선택하고; 상기 평가 포인트 세트에서 후보 어시스트 특징부 구성에 대한 처리-변경 값들을 계산하며; 상기 처리-변경 값들을 기초로 하여 최적 문제를 공식화하여, 상기 최적화 문제에 대한 해결이 어시스트 특징부 구성과 관련이 있도록 하고; 상기 최적 문제에 대한 최적 해결을 계산하며; 그리고 상기 개선된 어시스트 특징부 구성을 상기 최적 문제에 대한 상기 최적 해결을 기초로 하여 결정함으로써, 상기 개선된 어시스트 특징부 구성을 결정한다. 상기 시스템은 먼저 상기 후보 어시스트 특징부 구성 세트로부터의 한 어시스트 특징부 구성을 바탕으로 하여 상기 마스크 레이아웃 내 대표 어시스트 특징부를 위치시키고, 그런 다음 (대표적인 어시스트 특징부를 포함하는) 상기 마스크 레이아웃을 표현하는 다기능 함수와 상기 처리-민감도 모델을 합성(convolving)하여 상기 평가 포인트 세트에서 처리-변경 모델을 평가함으로써 처리-변경 값들을 계산할 수 있다. 또한, 한 실시 예에서, 상기 최적 문제에 대한 목적 함수(objective function)는 상기 평가 포인트들에서 처리-변경 값들과 관련된 변수들의 선형 조합이다.
이 같은 실시 예의 한 변경에서, 상기 시스템은 만족스러운 처리 조건하에서 반도체 제조 프로세스를 모델로 하는 표적 적중의 처리 모델을 발생시키고; 만족스러운 처리 조건과는 다른 하나 또는 둘 이상의 처리 조건하에서 반도체 제조 프로세스를 모델로 하는 하나 또는 둘 이상의 표적에서 벗어난 처리 모델을 발생시키며; 그리고 상기 표적 적중의 처리 모델 그리고 상기 하나 또는 둘 이상의 표적에서 벗어난 처리 모델을 사용하여 상기 처리-민감도 모델을 계산함에 의해 상기 처리-민감도 모델을 계산할 수 있다. 상기 시스템은 상기 표적 적중의 처리 모델 그리고 하나 또는 둘 이상의 표적에서 벗어난 처리 모델 선형 조합을 계산함으로써 상기 처리-민감도 모델을 계산할 수 있다. 또한, 상기 반도체 제조 프로세스는 포토리소그래피, 에칭, 화학적-기계적 폴리싱(CMP), 트랜치 충전, 또는 레티클 생산을 포함할 수 있다.
본 발명의 또다른 실시 예는 교정되지 않은 또는 교정된 마스크 레이아웃 내 하나 또는 둘 이상의 어시스트 특징부 크기를 결정하는 시스템을 제공한다. 작업중에, 상기 시스템은 상기기 마스크 레이아웃 2-D 영역내에 위치하는 한 세트의 어시스트 특징부를 수용한다. 상기 시스템은 다음에 한 세트의 후보 어시스트 특징부 구성을 발생시키며, 이 같은 구성이 상기 어시스트 특징부 세트내 하나 또는 둘 이상의 어시스트 특징부에 대한 크기를 명시한다. 다음에, 상기 시스템은 후보 어시스트 특징부 구성 세트 그리고 하나 또는 둘 이상의 반도체 제조 프로세스들을 모델로 하는 처리 모델을 사용하여 개선된 어시스트 특징부 구성을 결정한다. 상기 개선된 어시스트 특징부 구성을 바탕으로 하는 마스크 레이아웃 내 어시스트 특징부를 크기를 정함으로써, 상기 마스크 레이아웃의 생산 가능성을 개선 시킨다. 또한, 상기 개선된 어시스트 특징부 구성을 결정하기 위해 상기 처리-민감도 모델을 사용함으로써, 상기 마스크 레이아웃 내 개선된 어시스트 특징부 구성을 결정하는 데 필요한 계산 시간을 줄인다.
도 1은 본 발명의 한 실시 예에 따라 집적 회로의 디자인 및 생산에서 다양한 단계를 설명하는 도면이다. 이 프로세스는 제품 아이디어로부터 시작된다. (단계 100). 다음에, 상기 제품 아이디어가 전자 디자인 자동화(EDA) 소프트웨어를 사용하여 디자인되는 집적 회로를 사용하여 실현된다. 상기 회로 디자인이 일단 끝나게 되면, 디자인이 분류된다 (단계 140). 상기 분류 이후에, 상기 처리는 생산(단계 150), 패키징 그리고 어셈블리(단계 160) 단계를 거친다. 상기 처리는 칩의 생산으로 정점에 이르게 된다(170).
상기 EDA 소프트웨어 디자인 단계(112)는 다음에 다수의 서브-단계, 즉 시스템 디자인(단계 112), 논리 디자인 그리고 함수 기능 입증(단계 114), 검사를 위한 합성 및 디자인(단계 116), 디자인 플랜닝(단계 118), 네트 리스트 입증(단계 120), 물리적 실시(단계 122), 분석 및 추출(단계 124), 물리적 입증(단계 126), 해상도 향상(단계 128), 그리고 마스크 데이터 준비(단계 130)를 포함한다.
본 발명은 하나 또는 둘 이상의 상기 설명된 단계들 중에 사용될 수 있다. 특히, Syonpsys, Inc. 로부터의 AFGen(상표) 제품은 본 발명을 사용하도록 적절히 사용되어 마스크 레이아웃 내 문제 영역을 식별하도록 할 수 있다.
반도체 생산 기술은 복잡한 물리적 그리고 화학적 상호 작용을 포함하는 다수의 처리를 포함한다. 이들 복잡한 물리적 그리고 화학적 상호작용은 처리 변경들을 발생시킬 수 있으며, 이들 처리 변경들은 대개 바람직한 특성으로부터 실제 집적 회로 특성이 다르도록 할 수 있다. 이 같은 차이가 너무 크다면, 이는 산출 율을 줄이거나 집적 회로의 성능을 줄 일 수 있는 생산 문제로 이어지게 할 수 있다.
처리 변경은 여러 가지의 이유 때문에 발생 될 수 있다. 가령, 포토리소그라피에서, 스핀들의 회전 속도 변경은 레지스트의 두께가 변하게 할 수 있으며, 이는 반사도의 변경을 일으키고, 이는 다시 상기 패턴 영상으로 원하지 않은 변경을 일으킬 수 있다. 이와 유사하게, 상기 웨이퍼로부터 용매를 빼내도록 하고 포토 레지스트내에 상기 패턴을 형성시키도록 사용된 베이크 플레이트는, 고온 또는 냉각 점 을 가질 수 있으며, 이는 임계 값(CD)의 변동을 발생시킬 수 있다. 마찬가지로, 스핀 코팅중에 상기 웨이퍼를 고정하는 척(chuck)은 상기 웨이퍼의 표면에서 "힐(hills)"을 발생시킬 수 있으며, 이는 리소그래피중에 디포커스를 발생시킬 수 있다. 이 같은 디포커스는 상기 척이 높이가 맞지 않거나, 렌즈가 탈선하거나, 혹은 상기 웨이퍼가 완전히 평편하지 않은 등의 이유가 있는 때 발생될 수 있다.
처리 변동을 두 개의 타입으로 분류하는 것이 도움이 된다: 랜덤 및 체계적인 처리 변동. ("초점 깊이" 는 랜덤 및 체계적인 처리 변동의 양을 설명하도록 설명된다.) 랜덤 처리 변동은 분석 모델을 사용하여 현재 모델 되지 않은 처리 변동이다. 반면에, 체계적인 처리 변동은 분석 모델을 사용하여 모델 되는 처리 변동이다. 가령, 스핀들 속도 변동은 랜덤 처리 변동으로 분류되고, 웨이퍼 지형학적 변동은 체계적인 처리 변동으로 분류된다. 이 분야 연구는 계속하여 랜덤 처리 변동을 랜덤 처리 변동을 모델 하는 새로운 분석 모델을 발생시킴으로써 체계적인 처리 변동으로 변환시키도록 노력을 경주하고 있다.
생산 문제
경제성을 갖도록 하기 위해, 반도체 제조 프로세스는 처리 변동과 관련하여 견고하여야 하는데, 즉 충분히 큰 범위의 처리 변동을 허용할 수 있어야 한다. 처리의 견고함을 개선시키도록 함(가령, 초점깊이를 개선 시킴으로써)은 결국 생산 비용을 절감시키도록 하는 것이다. 이는 초점깊이를 개선시키는 것이 장비의 검사, 유지 및 보수의 시간을 시간을 줄이고, 이에의해 실행되는 웨이퍼의 수를 증가 시키기 때문이다. 또한, 초점 깊이를 증가 시키는 것은 산출 율을 증가시킨다. 이와 같은 이유로 인하여, 초점 깊이를 증가시키는 것은 이익을 크게 증가시킬 수 있다.
또한 제조 프로세스가 더욱 작은 크기로 이동함에 따라 이들 처리에서의 고유한 초점 깊이가 더욱 신속하게 작아지기 때문에 초점 깊이를 개선시켜야 하는 중대성은 더욱 증가하고 있다. 특히, 깊은 서브마이크론 크기에서는 초점 깊이를 조금만 개선하더라도 생산비용이 수백만 달러가 절약될 수 있다.
어시스트 특징부
어시스트 특징부는 자주 마스크 레이아웃 내 초점 깊이를 개선시키기 위해 사용된다. 특히, 서브-해상도 어시스트 특징부( SRAFs)는 게이트 구조 및 다른 일차원 특징부에 적용되는 때 특히 효과적이다. (설명의 명확을 위해, 기술 및 시스템은 서브-해상도 어시스트 특징부 와 관련하여 설명된다. 그러나, 이들 기술 및 시스켐은 슈퍼-해상도 어시스트 특징부와 같은 다른 종류의 어시스트 특징부에도 용이하게 적용될 수 있다. 본원 발명의 설명에서, "어시스트 특징부(assist feature)"란 서브-해상도 어시스트 특징부를 의미하는 것이다.)
도 2는 본 발명의 실시 예에 따라 마스크 레이아웃 내 어시스트 특징부 위치정함(placement) 및 크기 정함(dimensioning)을 설명한다.
라인(202) 및 (204)는 마스크 레이아웃 부분이다. 라인(204)는 컴플렉스 특징부(206)를 포함한다. 어시스트 특징부 위치 정함 및/또는 크기 정함은 한 레이아웃이 컴플렉스 특징부를 포함하는 때 더욱 어려운 문제가 있는 것이다. 가령, 상기 컴플렉스 특징부(206)로 인해, 단 하나의 어시스트 특징부 대신, 엇갈리도록 된 두 개의 어시스트 특징부(208, 210)를 위치시킬 필요가 있다. 가변의 피치를 갖는 멀 티플 라인으로 구성된 한 레이아웃은 컴플렉스 레이아웃의 또다른 예이다.
어시스트 특징부를 위치시키기 위한 본 발명 방법은 특징 부 폭 그리고 공간 파라미터의 조합을 바탕으로하여 어시스트 특징부 위치 정함 및 크기 정함을 나타내는 처리 규칙을 사용하는 것이 일반적이다.
도 3은 본원 발명의 실시 예에 따라 처리 규칙을 사용하는 어시스트 특징부 위치 정함 그리고 크기 정함을 설명한다.
라인(302, 304, 306 그리고 308)은 마스크 레이아웃의 일부이다. 규칙-바탕 접근 방법에서, 어시스트 특징부(AF)(318) 위치정함/크기정함은 규칙 테이블의 형태로 구성되는 다양한 팩터에 따라 정해진다. 가령, 상기 AF 거리(320)는 임계 크기(CD)(310), 공간(312), 길이(314), 그리고 갭(316)과 같은 다양한 팩터를 포함하는 규칙 테이블에 바탕을 두어 결정될 수 있다.
도 4A는 어시스트 특징부가 한 마스크 레이아웃내에 어떻게 위치하여 져서 본원 발명의 실시 예에 따라 생산 가능성을 개선하도록 하는가를 설명한다.
가령, 어시스트 특징부(AF)(404, 406, 및 408)는 한 마스크 레이아웃 내에 위치하여져서 패턴(402)의 생산 가능성을 개선시키도록 한다. 상호 교차하는 영역(410)이 프린트될 수 있는데, 이는 바람직 하지 않다. 이것이 규칙에 바탕을 둔 접근 방법이 어시스트 특징부를 잘라내어 그와 같은 상호 교차 영역을 제거시키도록 한다.
도 4B는 디자인 규칙이 어시스트 특징부를 잘라내기 위해 어떻게 사용되어 본 발명에 따라 교차 영역을 제거시키도록 하는가를 설명한다.
불행하게도, 처리 규칙을 사용하는 어시스트 특징부를 위치시키는 것은 결국 어시스트 특징부의 서브-최적(실패한) 위치정함 및/또는 크기 정함을 발생시킬 수 있다.
또한, 크고 컴플렉스한 레이아웃의 경우, 상기 규칙 테이블은 극도로 크고 다루기 어렵도록 하는 문제가 있다.
처리-민감도 모델(Process-Sensitivity Model)
반도체 생산의 일차적인 한 목적은 한 측정에서, 마스크 레이아웃 한 포인트에서 모든 처리 변동 정보를 얻을 수 있도록 하여야 한다는 것이다. 만약 이것이 달성될 수 있다면, 어시스트 특징부를 적절히 위치시킴으로써, 상기 마스크 레이아웃의 생산 가능성을 개선시킴으로써 처리 변동을 줄일 수 있다. 가령, 디자이너가 한 라인-엔드가 처리 변동에 크게 민감하다면, 그리고 생산중에 40mm를 끌어당길(pull back) 수 있다면, 이 같은 정보를 사용하여 상기 생산 문제를 해결하도록 어시스트 특징부를 추가하거나 조정할 수 있다는 것을 알 수 있다.
또한, 이 같은 문제 영역을 상당한 양의 계산을 사용하지 않고도 식별할 수 있어야 하는 것이 중요하다. 문제 영역은 분리하여 다양한 처리 조건들을 모의 함으로써, 그리고 상기 결과의 패턴들을 비교하여 생산 가능성 문제들을 발생시킬 수 있는 영역을 결정하도록 함으로써 식별될 수 있다. 불행하게도, 이같은 접근 방법은 멀티플 컴플렉스 모의 모델들을 실행함을 포함하기 때문에 상당한 양의 계산 시간을 필요로 할 수 있다.
대신에, 디자이너가 필요한 것은 어시스트 특징이 작업가능 처리 윈도우내 한 구조의 안정도를 개선할 것인가를 말 할 수 있는 처리-민감도 모델이다. (한 구조가 안정적인가 아니면 상기 층의 타입에 의존하지 않는 가를 결정하는 것을 주목한다. 가령, 한 금속 층에서, 상당한 CD 변동이 회로의 단락 또는 개방을 발생시키지 않는 한은 허용될 수 있다. 이와는 대조적으로, 폴리실리콘 층에서는 매우 작은 CD 변동도 허용될 수 없다. )
한 실시 예에서, 상기 시스템은 먼저 만족스러운 처리 조건하에서 반도체 제조 프로세스를 모델로 하는 표적 적중의 처리 모델을 발생시킨다. 상기 반도체 처리 기술은 포토리소그래피, 에칭, 화학적-기계적 폴리싱(CMP), 트랜치 채우기 및/또는 이들 기술 및 다른 기술의 조합을 포함할 수 있다.
다음으로, 상기 시스템은 만족스러운 처리 조건과는 다른 하나 또는 둘 이상의 처리 조건하에서 상기 반도체 처리 기술을 모델로 하는 하나 또는 둘 이상의 표적에서 벗어난 처리 모델을 발생시킨다.
특히, 표적에 적중하는 (또는 표적에서 벗어난) 처리 모델은 멀티 크기 함수 기능에 의해 표시될 수 있다. 또한, 표적에 적중하는 (또는 표적에서 벗어난) 처리 모델이 한 세트의 기본 함수 기능을 사용하여 근접 계산될 수 있다. 또한 한 실시 예에서, 표적에 적중하는 처리 모델을 발생시키는 것은 만족스러운 처리 조건하에서 상기 반도체 제조 프로세스를 위한 처리 데이터에 한 분석 모델을 맞춤을 포함한다. 마찬가지로, 하나 또는 둘 이상의 표적에서 벗어난 처리 모델을 발생시키는 것은 만족스러운 처리 조건과는 다른 처리 조건하에서 상기 반도체 제조 프로세스를 위한 처리 데이터에 한 분석 모델을 맞춤을 포함할 수 있다. 또한, 한 실시 예에서, 하나 또는 둘 이상의 표적에서 벗어난 처리 모델은 상기 표적에 적중하는 처리 모델을 분석적으로 방해함으로써 발생 될 수 있다.
도 5A는 본 발명의 실시 예에 따라 표적에 적중하는 처리 모델을 대표하는 2-D 함수 기능의 플롯을 도시한다(즉, .
도 5B는 본 발명의 실시 예에 따라 표적에서 벗어난 처리 모델을 대표하는 2-D 함수 기능의 플롯을 도시한다.
도 5C는 본 발명의 실시 예에 따른 처리-민감도 모델의 플롯을 설명한다.
상기 도 5A 및 도 5B에서 도시된 상기 2D 함수 기능은 표적에 적중하는 처리모델 그리고 표적에서 벗어난 처리 모델 각각을 공간 주파수 도메인으로 도시한다. 또한 도 5A, 도 5B, 그리고 도 5C 에서, 상기 X 및 Y축은 한 공간-주파수 컴포넌트(라디안/마이크론 단위로)를 식별시키며, 반면에 상기 Z축은 특정 공간 주파수 컴포넌트의 크기(가령, 스펙트럼)를 나타낸다. 이들 처리 모델은 극 좌표와 같은 다른 좌표로 표시될 수 있기도 하다.
특히, 광학적 리소그래피 경우을 생각해 보기로 한다. Pt 는 표적 적중의 처리 모델을 나타낸다 하고, 즉 Pt 는 초점 내에 있는 때 상기 광학적 리소그래피 처리를 모델 하도록 한다. 또한, Pd 는 표적에서 벗어난 처리 모델을 나타내며, 즉 Pd 는 디포커스된 때 광학적 리소그래피 처리를 모델하도록 한다. 이제 상기 처리-민감도 모델, FP 는 다음과 같이 계산될 수 있다.: Fp=(Pt-Pd)/ΔPd,
여기서 ΔPd 는 초점 오프셋(길이 단위로)이다.
상기 예 에서, 본원 명세서에서는 단일의 표적에서 벗어난 모델을 참고로만 하였다. 그러나 두 개 또는 그 이상의 표적에서 벗어난 처리 모델을 가질 수 있다. 일반적으로, 상기 처리-민감도 모델 Fp , 는 다음과 같이 계산될 수 있다.
여기서, P1..n 는 임의의(가령, 비-최적의) 처리 조건을 모델로 하는 표적에서 벗어난 처리 모델이며, Pt 는 만족할 만한(최적의) 처리 조건을 모델로 하는 표적 적중의 처리 모델이고, 그리고 ΔP1..n 는 상기 만족할 만한 처리 조건과 임의적인 (1..n) 처리 조건들 사이의 처리 조건들 각자의 변화에 해당한다.
가령, P t 는 초점내에 있는 때 상기 광학적 리소그래피 처리를 모델로 하게 한다. 또한 P dn 는 네가티브하게 디포커스되는 때, 즉 렌즈와 웨이퍼사이의 거리가 표적 적중의 거리보다 작을 때 광학적 리소그래피 처리를 모델로 하게 한다. 추가로, P dp 는 포지티브 디포커스되는 때, 즉 상기 렌즈와 웨이퍼간의 거리가 표적적중의 거리보다 큰 때 상기 광학적 리소그래피 처리를 모델로 하게 한다. 이제 상기 처리-민감도 모델, F p , 는 다음과 같이 계산될 수 있다.
여기서 ΔPdn 와 ΔPdp 는 네가티브 및 포지티브 포커스 오프셋(길이 단위)이다.
(Pt-Pdn)/ΔPdn 및 (Pt-Pdp)/ΔPdp 는 네가티브 및 포지티브 디포커싱 각각동안에 상실된 패턴 특징부를 모델로 한다. 상기 예에서, (Pt-Pdn)/ΔPdn 및 (Pt-Pdp)/ΔPdp 를 더함으로써, 그리고 2로 나눔으로써 처리-민감도 모델, F p ,을 계산하여 상기처리-민감도 모델을 표준화하도록 한다. ( 상기 처리-민감도 모델은 표준화가없이 사용될 수 있기도 하다. )
개선된 어시스트 특징을 결정
도 6은 본원 발명 실시 예에 따라 처리-민감도 모델을 사용하는 개선된 어시스트 특징 구성을 결정하기 위한 한 처리를 설명하는 흐름도이다.
상기 처리는 한 마스크 레이아웃을 수용함으로써 시작된다.(단계 602)
하나 또는 둘 이상의 해상도 향상 기술(RET)이 사용되어 마스크 레이아웃을 수정하도록 함으로써 그 생산 가능성을 개선시키도록 한다. 여기서 "교정되지 않은"은 RETs를 사용하여 수정되지 않은 마스크 레이아웃을 나타내도록 사용한다. 반면에, "교정된"은 하나 또는 둘 이상의 RETs를 사용하여 수정된 한 마스크 레이아웃을 나타내도록 사용된다. 교정되지 않은 마스크 레이아웃 내 어시스트 특징 위치 정함 및/또는 크기 정함을 결정한다 해도, 이들 처리 및 기술은 교정된 마스크 레이아웃 내 어시스트 특징 위치 정함 및/또는 크기 정함을 결정하도록 사용될 수 있기도 하다.
다음에 상기 시스템은 한 세트의 후보 어시스트 특징 구성을 발생시킨다. (단계 604) 한 어시스트 특징부 구성은 상기 마스크 레이아웃 내 하나 또는 둘 이상의 특징부에 대한 위치 및 크기를 명시한다.
가령, 도 7A, 도 7 B, 도 7 C, 그리고 도 7 D는 본원 발명의 한 실시 예에 따라 한 세트의 후보 어시스트 특징부 구성을 설명한다.
특히, 도 7A에서 도시된 상기 후보 어시스트 특징부 구성은 어시스트 특징부(704, 706, 및 708)의 위치 및 크기를 명시한다. 이와 유사하게 도 7 B, 도 7 C, 그리고 도 7 D는 상기 어시스트 특징부에 대한 각기 다른 위치 및/또는 크기를 명시하는 다른 후보 어시스트 특징 구성을 설명한다.
다음에, 상기 시스템은 후보 어시스트 특징부 구성 세트를 사용하는 개선된 한 어시스트 특징부 구성 그리고 처리-민감도 정보를 포함하는 밀티 차원 함수 기능에 의해 표시될 수 있는 한 처리-민감도 모델을 결정한다.
상기 개선된 어시스트 특징부 구성을 바탕으로 하는 상기 마스크 레이아웃 내 어시스트 특징부를 위치시킴으로써, 상기 마스크 레이아웃의 생산 가능성을 개선시킨다. 또한, 상기 개선된 어시스트 특징부 구성을 결정하기 위해 상기 처리-민감도 모델을 사용함으로써, 상기 개선된 어시스트 특징부 구성을 결정하는 데 필요한 계산 시간을 크게 줄일 수 있다. 이는 상기 처리-민감도 모델이 상기 처리-민감도 정보를 포함하는 단일의 멀티 차원 함수 기능에 의해 표시될 수 있기 때문이다. (이와 같은 처리-민감도 모델이 존재하지 않는 때에는, 개선된 어시스트 특징 구성을 결정하는 것이 많은 양의 계산 시간을 필요로 하는 멀티플 컴플렉스 모의 모델 을 실행시킴을 포함할 수 있다. )
또한, 본원 발명의 접근 방법은 일차적으로 한 마스크 레이아웃 내에 1-D 영역의 처리 성능을 통하여 어시스트 특징을 개선시키는 것과 관련되는 것이다. 따라서, 이와 같은 접근 방법들은 한 마스크 레이아웃의 2-D 영역의 처리 성능을 통하여 어시스트 특징부 크기 정함이 개선되도록 하는 것과 관련되는 것은 아니다. 이와 대조적으로, 본원 발명의 실시 예는 상기 마스크 레이아웃 내 컴플렉스 2-D의 처리 성능을 통해 개선시키도록 사용될 수 있다.
특히, 상기 시스템은 하나 또는 둘 이상의 반도체 제조 프로세스를 모델링하는 처리 모델(가령, 광학적 세기 모델(optical intensity model))을 사용하여 개선된 어시스트 특징부 구성을 결정할 수 있다. 작업중에, 상기 시스템은 상기 마스크 레이아웃의 2-D 영역 내에 위치하는 한 세트의 어시스트 특징부를 수용할 수 있다. 상기 시스템은 다음에 한 세트의 어시스트 특징부 구성을 발생시킬 수 있으며, 이때 어시스트 특징부 구성 각각은 상기 어시스트 특징부 세트에 대하여 각기 다른 세트의 크기를 명시한다. 다음에, 어시스트 특징부 각각에 대하여, 상기 시스템은 상기 처리 모델을 사용하여 공중-영상 세기(aerial-image intensities)를 다수의 평가 포인트에서 계산할 수 있다. 다음에 상기 시스템은 이들 세기 크기를 사용하여 최적 문제를 공식화하며, 이때 상기 최적 문제에 대한 한 해결은 한 유효한 어시스트 특징부 구성에 해당된다. 다음에, 상기 시스템이 상기 최적 문제에 대한 최적의 해결을 결정한다. 상기 시스템은 다음 상기 최적 해결을 바탕으로 하여 개선된 어시스트 특징부 구성을 결정한다.
이들 기술 및 시스템의 많은 수정 그리고 변경은 본 발명 기술분야 당업자에 게 잘 알려져 있다. 다음 설명에서는 개선된 어시스트 특징부 구성을 결정하기 위해 한 처리-민감도 모델을 사용하는 실시 예를 설명한다. 그러나, 이들 시스템 그리고 기술들은 최적의 어시스트 특징부 크기를 결정하기 위해 한 처리 모델 (한 처리-민감도 모델 대신)을 사용하기 위해 용이하게 수정될 수 있다.
도 6에서 도시된 흐름도에서, 상기 시스템은 다음에 상기 마스크 레이아웃에서 한 세트의 평가 포인트를 먼저 선택함으로써 상기 개선된 어시스트 구성을 결정한다(단계 606). 가령, 상기 시스템은 도 7A에서 도시된 바와 같이 평가 포인트 A 및 B를 선택할 수 있다.
다음에, 상기 시스템은 후보 어시스트 특징부 구성들 세트 중 한 어시스트 특징부 구성을 바탕으로 하여 상기 마스크 레이아웃 내 대표 어시스트 특징부를 위치시킨다. 다음에 상기 시스템은 (상기 대표 어시스트 특징부를 포함하는) 상기 마스크 레이아웃을 표현하는 다차원 함수와 상기 처리-민감도 모델을 합성함으로써 상기 평가 포인트 세트에서 처리-변경 값(process-variation values)들을 평가한다.
가령, 상기 시스템은 먼저 도 7A에서 도시된 후보 특징 구성을 바탕으로 하여 대표 어시스트 특징부를 위치 시킬 수 있다. 다음에, 상기 시스템은 (상기 대표 어시스트 특징을 포함하는) 상기 마스크 레이아웃을 표현하는 다차원 함수와 상기 처리-민감도 모델을 합성함으로써 평가 포인트 A 및 B에서의 상기 처리-변경 값들을 계산할 수 있다. 상기 시스템은 다음에 도 7B, 도 7C, 및 도 7D에 도시된 다른 후보 어시스트 구성에 대하여 평가 포인트 A및 B에서 처리-변경 값들을 계산할 수 있다. 따라서, 본 발명의 실시 예에서, 상기 시스템은 4 개의 처리-변경 값(후보 어시스트 특징 구성 각각에 하나 씩)을 평가 포인트 각각에서 계산한다.
상기 시스템은 데이터 베이스에서 상기 처리-변경 값들을 저장할 수 있다. 이와 같이 함으로써, 상기 시스템은 상기 처리-변경 값을 다시 계산하는 대신, 상기 데이터 베이스에 문의함으로써 상기 마스크 레이아웃 내 한 위치에서 회수할 수 있도록 한다.
다음 상기 시스템은 상기 처리-변경 값에 따라 최적 문제를 공식화한다 (단계 610). 상기 최적 문제는 상기 최적 문제에 대한 해결이 한 개선된 어시스트 특징부 구성과 관련되도록 공식화된다. 한 실시 예에서, 상기 최적화 문제에 대한 목적 함수는 상기 평가 포인트에서 상기 처리=-변경 값과 관련된 변수들의 선형 조합이다.
상기 시스템은 다수의 기술을 사용하여 상기 최적 문제를 공식화 할 수 있다. 가령, 상기 시스템은 한 선형 프로그램밍 문제로서 상기 최적화 문제를 공식화 할 수 있다. 특히, 상기 어시스트 특징부의 길이 그리고 상기 평가 포인트에서의 처리 변경 값들은 상기 선형 프로그램밍 공식화에서 변수들과 관련될 수 있다. 또한, 상기 목적 함수는 상기 처리 변동값과 관련된 변수들의 합일 수 있다.
가령, 도 7A에서, 평가 포인트 A 및 B에서 상기 처리-변동 값은 다음과 같이 상기 어시스트 특징부 길이의 선형 조합에 의해 근접 계산될 수 있다.
여기서, VA 와 VB 는 포인트 A 및 B 각각 에서의 처리-변경 값이며, 는 게수이고, 그리고 l1, l2 및 l3 는 어시스트 특징부(704, 706 및 708) 각각의 길이이다.
또한, 상기 처리-변경 값의 합, VA + VB 는 상기 목적 함수로서 사용될 수 있다. 그리고 다수의 제한이 다음과 같이 상기 어시스트 특징부 길이에 대하여 명시될 수 있다:
여기서, lowj 및 highj 는 상기 어시스트 특징부 j 의 길이에 대한 하측 및 상측 경계이다.
여기서, lij 는 구성 i 에서 어시스트 특징부 j 의 길이( lj )이고, 그리고 는 구성 i에 대한 평가 포인트 A에서의 상기 처리-변경 값이다. 이와 유사하게, 선형 방정식의 유사한 식을 풀어서 상기 계수 를 계산할 수 있다.
또다른 실시 예에서, 상기 최적화 문제는 다음과 같이 공식화 될 수 있다.
여기서, g는 목적 함수이며, Vi 는 평가 포인트 i에서 상기 처리-변경 값이고, l1, l2,...,ln 는 어시스트 특징부 위치 및 크기를 명시하는 어시스트 특징부 구성 변수들이며, fi 는 평가 포인트 i에서 상기 처리-변경 값을 근접 계산하는 상기 어시스트 특징부 구성 변수들의 한 함수이고, 그리고 lowj 및 highj 는 상기 어시스트 특징부 구성 변수 lj 에 대한 상기 하측 및 상측 경계이다. 함수 f1,f2,...,fm 는 다수의 곡선 맞춤 기술을 사용하여 결정될 수 있다.
추가로, 계산 시간을 줄이기 위해, 상기 시스템은 상기 마스크 레이아웃을 멀티플 영역으로 나눌 수 있으며 각 영역에 대하여 분리된 최적화 문제를 공식화 할 수 있다.
도 8은 한 마스크 레이아웃이 어떻게 여러 영역으로 나뉘어 져서 한 분리된 최적화 문제가 본원 발명의 실시 예에 따라 각 영역에 대하여 공식화될 수 있는 가를 설명한다. (설명의 편의를 위해, 도 8에서는 상기 평가 포인트를 도시하지 않는다. )
어시스트 특징부(808, 810, 812, 814, 818, 및 820)는 패턴(802, 804, 및 806)의 생산 가능성을 개선하는 데 도움이 되도록 상기 마스크 레이아웃 내에 놓여진다. 한 실시 예에서, 상기 시스템은 도 8내에 도시된 상기 마스크 레이아웃을 세 개의 영역으로 나눌 수 있다: 어시스트 특징부(808, 810, 및 812)를 포함하는 제 1 영역, 어시스트 특징부부( 812, 814, 및 816)를 포함하는 제 2 영역, 그리고 어시스트 특징부( 814, 818, 및 820)를 포함하는 제 3 영역. 상기 시스템은 다음에 이들 세 영역 각각에 대하여 분리된 최적 문제를 공식화 할 수 있다. 만약 어시스트 특징부가 멀티플 영역에 공통이라면, 상기 어시스트 특징부의 위치 및 크기는 상기 멀티플 최적화 문제를 해결함으로써 결정될 수 있는 상기 어시스트 특징부 구성 변수 값들에 의해 결정될 수 있다. 또다른 실시 예에서, 상기 시스템은 상기 최적화 문제들 중 한 문제를 해결함으로써 상기 어시스트 특징부의 위치 및 크기를 결정할 수 있으며, 그리고 다른 영역에 대한 상기 최적화 문제들을 해결함으로써 결정된 상기 어시스트 특징부에 대한 위치 및 크기를 무시할 수 있다.
다음에, 상기 시스템은 상기 최적화 문제에 대한 최적 해결안을 계산한다. (단계 612)
상기 시스템은 다음에 상기 최적화 문제에 대한 최적 해결안에 따라 개선된 어시스트 특징부 구성을 결정한다. (단계 614) 상기 최적화 문제에 대한 한 해결안이 상기 어시스트 특징부 구성 변수 값들을 결정하고, 다음에 상기 마스크 레이아웃 내 어시스트 특징부 위치 및 크기를 결정한다.
결론
앞서 설명된 상기 데이터 구조 및 코드는 컴퓨터 시스템에 의해 사용하기 위해 코드 및/또는 데이터를 저장할 수 있는 매체일 수 있는 컴퓨터 판독가능 저장 매체에 저장된다. 이 같은 매체로는 디스크 드라이브, 자기 테이프, CDs(콤팩트 디스크) 그리고 DVDs(디지털 다용도 디스크 또는 디지털 비디오 디스크), 그리고 전송 매체로 실시될 수 있는 컴퓨터 지시 신호 ( 반송파와 함께 또는 반송파 없이, 상기 신호들은 이 같은 반송파에서 변조됨) 가령, 상기 전송 매체는 인터넷과 같은 통신 네트워크를 포함할 수 있다.
또한, 본원 발명의 상기 설명은 설명의 목적으로만 제공되었다. 따라서 많은 수정 및 변경이 가능한 것이다.
가령, 본원 발명의 실시 예는 마이크로-전기-기계 시스템(MEMS)을 생산하기 위해 마스크 레이아웃 내 어시스트 특징부 위치 정함을 결정하도록 사용될 수 있다.
또한, 상기 설명된 명세서 내용은 본원 발명을 제한하지 않으며, 본원 발명의 범위는 첨부된 청구범위에 의해 정하여 질 것이다.
Claims (20)
- 마스크 레이아웃 내 하나 또는 둘 이상의 어시스트 특징부에 대한 위치 및 크기를 명시하는 한 어시스트 특징부 구성을 결정하기 위한 방법에 있어서, 상기 방법이:한 마스크 레이아웃을 수용하고;한 세트의 후보 어시스트 특징부 구성을 발생시키며; 그리고처리-민감도 정보를 포함하는 다차원 함수에 의해 표현될 수 있는 처리-민감도 모델(process-sensitivity model)과 상기 한 세트의 후보 어시스트 특징부 구성을 이용하여 개선된 어시스트 특징 구성을 결정함을 포함하며;이때 상기 개선된 어시스트 특징부 구성에 따라 상기 마스크 레이아웃 내 어시스트 특징부를 위치시킴이 상기 마스크 레이아웃 생산 가능성을 개선하도록 하며;상기 개선된 어시스트 특징부 구성을 결정하기 위해 상기 처리-민감도 모델을 사용함으로써, 상기 마스크 레이아웃 내 개선된 어시스트 특징 구성을 결정하는 데 필요한 계산 시간을 줄이게 됨을 특징으로 하는 마스크 레이아웃 내 개선된 어시스트 특징부 구성을 결정하기 위한 방법.
- 제 1항에 있어서, 상기 개선된 어시스트 특징부 구성을 결정하는 것이:상기 마스크 레이아웃내 평가 포인트 세트를 선택하고;상기 후보 어시스트 특징부 구성 세트에 대한 평가 포인트 세트에서 처리-변경 값(process-variation values)을 계산하는 것이 반복적으로 다음과 같이 실행되도록 하며:a. 상기 후보 어시스트 특징부 구성 세트의 후보 어시스트 특징부 구성에 따라 상기 마스크 레이아웃 내 대표 어시스트 특징부들을 위치시키고; 그리고b. 상기 마스크 레이아웃을 표현하는 다차원 함수와 상기 처리-민감도 모델을 합성(convolving)함으로써 상기 평가 포인트 세트에서 처리-변경 값들을 평가함;상기 처리-변경에 따라 한 최적화 문제를 공식화하고, 이때 상기 공식화 문제에 대한 해결이 상기 어시스트 특징 구성과 관련되어 지며;상기 최적화 문제에 대한 한 최적 해결을 계산하고; 그리고상기 최적화 문제에 대한 최적 해결에 따라 개선된 어시스트 구성을 결정하도록 함을 포함함을 특징으로 하는 마스크 레이아웃 내 개선된 어시스트 특징부 구성을 결정하기 위한 방법.
- 제 2항에 있어서, 상기 최적화 문제에 대한 목적 함수(objective function)가 상기 평가 포인트들에서의 처리-변경 값들과 관련된 변수들의 선형 조합임을 특징으로 하는 마스크 레이아웃 내 개선된 어시스트 특징부 구성을 결정하기 위한 방법.
- 제 1항에 있어서, 상기 처리-민감도 모델이만족스러운 처리 조건하에서 반도체 제조 프로세스를 모델로 하는 표적 적중의 처리 모델을 발생시키며;만족스러운 처리 조건과는 다른 하나 또는 둘 이상의 처리 조건하에서 상기 반도체 제조 프로세스를 모델로 하는 하나 또는 둘 이상의 표적에서 벗어난 모델을 발생시키고; 그리고상기 표적 적중의 처리 모델 그리고 하나 또는 둘 이상의 상기 표적에서 벗어난 처리 모델을 사용하여 상기 처리-민감도 모델을 계산함에 의해, 계산됨을 특징으로 하는 마스크 레이아웃 내 개선된 어시스트 특징부 구성을 결정하기 위한 방법.
- 제 4항에 있어서, 상기 처리-민감도 모델을 계산하는 것이 상기 표적 적중의 처리 모델 그리고 상기 하나 또는 둘 이상의 표적에서 벗어난 처리 모델의 선형 조합을 계산함을 포함함을 특징으로 하는 마스크 레이아웃 내 개선된 어시스트 특징부 구성을 결정하기 위한 방법.
- 제 4항에 있어서, 상기 반도체 제조 프로세스가포토리소그래피;에칭;화학적-기계적 폴리싱(CMP);트랜치 충전; 또는레티클 생산을 포함할 수 있음을 특징으로 하는 마스크 레이아웃 내 개선된 어시스트 특징부 구성을 결정하기 위한 방법.
- 제 1항에 있어서, 상기 마스크 레이아웃이 교정되지 않은 또는 교정된 마스크 레이아웃일 수 있음을 특징으로 하는 마스크 레이아웃 내 개선된 어시스트 특징부 구성을 결정하기 위한 방법.
- 컴퓨터가 마스크 레이아웃 내 하나 또는 둘 이상의 어시스트 특징부에 대한 위치 및 크기를 명시하는 한 어시스트 특징부 구성을 결정하기 위한 방법을 실행할 수 있도록 하는 지시들을 저장하는 컴퓨터 판독-가능 저장 매체에 있어서, 상기 방법이:한 마스크 레이아웃을 수용하고;한 세트의 후보 어시스트 특징부 구성을 발생시키며; 그리고처리-민감도 정보를 포함하는 다차원 함수에 의해 표현될 수 있는 처리-민감도 모델 및 상기 한 세트의 후보 어시스트 특징부 구성을 이용하여 개선된 어시스트 특징 구성을 결정함을 포함하며;이때 상기 개선된 어시스트 특징부 구성에 따라 상기 마스크 레이아웃 내 어시스트 특징부를 위치시킴이 상기 마스크 레이아웃 생산 가능성을 개선하도록 하며;상기 개선된 어시스트 특징부 구성을 결정하기 위해 상기 처리-민감도 모델을 사용함으로써, 상기 마스크 레이아웃 내 개선된 어시스트 특징 구성을 결정하는 데 필요한 계산 시간을 줄이게 됨을 특징으로 하는 마스크 레이아웃 내 개선된 어시스트 특징부 구성을 결정하기 위한 방법을 실행하도록 하는 컴퓨터 판독-가능 저장 매체.
- 제 8항에 있어서, 상기 개선된 어시스트 특징부 구성을 결정하는 것이:상기 마스크 레이아웃내 평가 포인트 세트를 선택하고;상기 후보 어시스트 특징부 구성 세트에 대한 평가 포인트 세트에서 처리-변경 값을 계산하는 것이 반복적으로 다음과 같이 실행되도록 하며:a. 상기 후보 어시스트 특징부 구성 세트의 후보 어시스트 특징부 구성에 따라 상기 마스크 레이아웃 내 대표 어시스트 특징부들을 위치시키고; 그리고b. 상기 마스크 레이아웃을 표현하는 다차원 함수와 상기 처리-민감도 모델을 합성(convolving)함으로써 상기 평가 포인트 세트에서 처리-변경 값들을 평가함;상기 처리-변경 값에 따라 한 최적화 문제를 공식화하고, 이때 상기 공식화 문제에 대한 해결이 상기 어시스트 특징 구성과 관련되어 지며;상기 최적화 문제에 대한 한 최적 해결을 계산하고; 그리고상기 최적화 문제에 대한 최적 해결에 따라 개선된 어시스트 구성을 결정하도록 함을 포함함을 특징으로 하는 컴퓨터 판독-가능 저장 매체.
- 제 9항에 있어서, 상기 최적화 문제에 대한 목적 함수가 상기 평가 포인트들에서의 처리-변경 값들과 관련된 변수들의 선형 조합임을 특징으로 하는 컴퓨터 판독-가능 저장 매체.
- 제 8항에 있어서, 상기 처리-민감도 모델이만족스러운 처리 조건하에서 반도체 제조 프로세스를 모델로 하는 표적 적중의 처리 모델을 발생시키며;만족스러운 처리 조건과는 다른 하나 또는 둘 이상의 처리 조건하에서 상기 반도체 제조 프로세스를 모델로 하는 하나 또는 둘 이상의 표적에서 벗어난 모델을 발생시키고; 그리고상기 표적 적중의 처리 모델 그리고 하나 또는 둘 이상의 상기 표적에서 벗어난 처리 모델을 사용하여 상기 처리-민감도 모델을 계산함에 의해 계산됨을 특징으로 하는 컴퓨터 판독-가능 저장 매체.
- 제 11항에 있어서, 상기 처리-민감도 모델을 계산하는 것이 상기 표적 적중의 처리 모델 그리고 상기 하나 또는 둘 이상의 표적에서 벗어난 처리 모델의 선형 조합을 계산함을 포함함을 특징으로 하는 컴퓨터 판독-가능 저장 매체.
- 제 11항에 있어서, 상기 반도체 제조 프로세스가포토리소그래피;에칭;화학적-기계적 폴리싱(CMP);트랜치 충전; 또는레티클 생산을 포함할 수 있음을 특징으로 하는 컴퓨터 판독-가능 저장 매체.
- 제 8항에 있어서, 상기 마스크 레이아웃이 교정되지 않은 또는 교정된 마스크 레이아웃일 수 있음을 특징으로 하는 컴퓨터 판독-가능 저장 매체.
- 마스크 레이아웃 내 2-D 영역으로 위치하는 하나 또는 둘 이상의 어시스트 특징부에 대한 어시스트 특징부 크기를 결정하기 위한 방법에 있어서,마스크 레이아웃 내 2-D 영역에 위치하는 한 세트의 어시스트 특징부를 수용하고;한 세트의 후보 어시스트 특징부를 발생시키며, 이때 한 어시스트 특징부 구성이 하나 또는 둘 이상의 어시스트 특징부에 대한 크기를 명시하고; 그리고하나 이상의 반도체 제조 프로세스를 모델링하는 처리 모델과 상기 한 세트의 후보 어시스트 특징부 구성을 이용하여 개선된 어시스트 특징부 구성을 결정함을 포함하며;이때 상기 개선된 어시스트 특징부 구성에 따라 상기 마스크 레이아웃 내 어시스트 특징부 크기를 정함이 상기 마스크 레이아웃 내 2-D 영역의 생산 가능성을 개선시키도록 함을 특징으로 하는 마스크 레이아웃 내 개선된 어시스트 특징부 구성을 결정하기 위한 방법.
- 제 15항에 있어서, 상기 개선된 어시스트 특징부 구성을 결정하는 것이:한 세트의 평가 포인트를 상기 마스크 레이아웃내에서 선택하고;후보 어시스트 특징부 구성 세트에 대하여 상기 평가 포인트 세트에서 공중-영상 세기 값(aerial-image intensity values)들을 다음과 같이 반복적으로 실행하여 계산하며:a. 후보 어시스트 특징부 구성 세트의 한 후보 어시스트 특징부 구성에 따라 상기 마스크 레이아웃 내 대표 어시스트 특징부 크기를 정하고; 그리고b. 상기 마스크 레이아웃을 표현하는 다차원 함수와 광학적 영상 세기 모델(optical image intensity model)을 합성함으로써 평가 포인트 세트에서의 공중-영상 세기 값을 평가함;상기 공중-영상 세기 값들에 따라 최적화 문제를 공식화하고, 이때 상기 최적화 문제에 대한 한 해결이 한 어시스트 특징 구성과 관련되는 것이며;상기 최적화 문제에 대한 최적 해결을 계산하고; 그리고상기 최적화 문제에 대한 최적 해결에 따라 개선된 어시스트 특징 구성을 결정함을 포함함을 특징으로 하는 마스크 레이아웃 내 개선된 어시스트 특징부 구성을 결정하기 위한 방법.
- 제 15항에 있어서, 상기 마스크 레이아웃이 교정되지 않은 또는 교정된 마스크 레이아웃일 수 있음을 특징으로 하는 마스크 레이아웃 내 개선된 어시스트 특징 부 구성을 결정하기 위한 방법.
- 컴퓨터가 마스크 레이아웃 내 2-D 영역으로 위치하는 하나 또는 둘 이상의 어시스트 특징부에 대한 어시스트 특징부 크기를 결정하기 위한 방법을 실행할 수 있도록 하는 명령를 저장하는 컴퓨터-판독 가능 저장 매체에 있어서,마스크 레이아웃 내 2-D 영역에 위치하는 한 세트의 어시스트 특징부를 수용하고;한 세트의 후보 어시스트 특징부를 발생시키며, 이때 한 어시스트 특징부 구성이 하나 또는 둘 이상의 어시스트 특징부에 대한 크기를 명시하고; 그리고하나 이상의 반도체 제조 프로세스를 모델링하는 처리 모델과 상기 한 세트의 후보 어시스트 특징부 구성을 이용하여 개선된 어시스트 특징부 구성을 결정함을 포함하며;이때 상기 개선된 어시스트 특징부 구성에 따라 상기 마스크 레이아웃 내 어시스트 특징부 크기를 정함이 상기 마스크 레이아웃 내 2-D 영역의 생산 가능성을 개선시키도록 함을 특징으로 하는 마스크 레이아웃 내 개선된 어시스트 특징부 구성을 결정하기 위한 방법을 실행하도록 하는 컴퓨터 판독-가능 저장 매체.
- 제 18항에 있어서, 상기 개선된 어시스트 특징부 구성을 결정하는 것이:한 세트의 평가 포인트를 상기 마스크 레이아웃내에서 선택하고;후보 어시스트 특징부 구성 세트에 대하여 상기 평가 포인트 세트에서 공중-영상 세기 값들을 다음과 같이 반복적으로 실행하여 계산하며:a.후보 어시스트 특징부 구성 세트의 한 후보 어시스트 특징부 구성에 따라 상기 마스크 레이아웃 내 대표 어시스트 특징부 크기를 정하고; 그리고b. 상기 마스크 레이아웃을 표현하는 다차원 함수와 광학적 영상 세기 모델을 합성함으로써 평가 포인트 세트에서의 공중-영상(aerial-image) 세기 값을 평가함;상기 공중-영상 세기 값들에 따라 최적화 문제를 공식화하고, 이때 상기 최적화 문제에 대한 한 해결이 한 어시스트 특징 구성과 관련되는 것이며;상기 최적화 문제에 대한 최적 해결을 계산하고; 그리고상기 최적화 문제에 대한 최적 해결에 따라 개선된 어시스트 특징 구성을 결정함을 포함함을 특징으로 하는 컴퓨터 판독-가능 저장 매체.
- 제 18항에 있어서, 상기 마스크 레이아웃이 교정되지 않은 또는 교정된 마스크 레이아웃일 수 있음을 특징으로 하는 컴퓨터 판독-가능 저장 매체.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/065,409 | 2005-02-24 | ||
US11/065,409 US7251807B2 (en) | 2005-02-24 | 2005-02-24 | Method and apparatus for identifying a manufacturing problem area in a layout using a process-sensitivity model |
US11/109,534 US7475382B2 (en) | 2005-02-24 | 2005-04-19 | Method and apparatus for determining an improved assist feature configuration in a mask layout |
US11/109,534 | 2005-04-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060094472A KR20060094472A (ko) | 2006-08-29 |
KR101187139B1 true KR101187139B1 (ko) | 2012-10-05 |
Family
ID=35998967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060017139A KR101187139B1 (ko) | 2005-02-24 | 2006-02-22 | 마스크 레이아웃 내 개선된 어시스트 특징부 구성을결정하기 위한 방법 및 그 장치 |
Country Status (7)
Country | Link |
---|---|
US (2) | US7475382B2 (ko) |
EP (1) | EP1696270B1 (ko) |
JP (1) | JP4832088B2 (ko) |
KR (1) | KR101187139B1 (ko) |
AT (1) | ATE525677T1 (ko) |
SG (1) | SG125170A1 (ko) |
TW (1) | TWI388921B (ko) |
Families Citing this family (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7646906B2 (en) | 2004-01-29 | 2010-01-12 | Kla-Tencor Technologies Corp. | Computer-implemented methods for detecting defects in reticle design data |
JP4904034B2 (ja) | 2004-09-14 | 2012-03-28 | ケーエルエー−テンカー コーポレイション | レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体 |
US7251807B2 (en) * | 2005-02-24 | 2007-07-31 | Synopsys, Inc. | Method and apparatus for identifying a manufacturing problem area in a layout using a process-sensitivity model |
US7721246B2 (en) * | 2005-02-24 | 2010-05-18 | Synopsys, Inc. | Method and apparatus for quickly determining the effect of placing an assist feature at a location in a layout |
US7475382B2 (en) * | 2005-02-24 | 2009-01-06 | Synopsys, Inc. | Method and apparatus for determining an improved assist feature configuration in a mask layout |
US7769225B2 (en) | 2005-08-02 | 2010-08-03 | Kla-Tencor Technologies Corp. | Methods and systems for detecting defects in a reticle design pattern |
US7458059B2 (en) * | 2005-10-31 | 2008-11-25 | Synopsys, Inc. | Model of sensitivity of a simulated layout to a change in original layout, and use of model in proximity correction |
US7570796B2 (en) | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
US7676077B2 (en) | 2005-11-18 | 2010-03-09 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
US8041103B2 (en) | 2005-11-18 | 2011-10-18 | Kla-Tencor Technologies Corp. | Methods and systems for determining a position of inspection data in design data space |
US7761819B2 (en) * | 2006-07-05 | 2010-07-20 | Yue Yang | System and method of modification of integrated circuit mask layout |
WO2008010017A1 (en) * | 2006-07-19 | 2008-01-24 | Freescale Semiconductor, Inc. | Method and apparatus for designing an integrated circuit |
US8572523B2 (en) | 2006-07-21 | 2013-10-29 | Synopsys, Inc. | Lithography aware leakage analysis |
US8473876B2 (en) * | 2006-07-21 | 2013-06-25 | Synopsys, Inc. | Lithography aware timing analysis |
WO2008031744A1 (en) * | 2006-09-14 | 2008-03-20 | Sagantec Israel Ltd | Method and system for adapting objects of a circuit layout |
KR100881184B1 (ko) * | 2006-12-12 | 2009-02-05 | 삼성전자주식회사 | 마스크 패턴을 배치하는 방법 및 이를 이용한 장치 |
US8341561B2 (en) * | 2006-12-12 | 2012-12-25 | Samsung Electronics Co., Ltd. | Methods of arranging mask patterns and associated apparatus |
KR100874913B1 (ko) | 2006-12-12 | 2008-12-19 | 삼성전자주식회사 | 마스크 패턴을 배치하는 방법 및 이를 이용한 장치 |
US7877722B2 (en) | 2006-12-19 | 2011-01-25 | Kla-Tencor Corp. | Systems and methods for creating inspection recipes |
EP2097788A1 (en) * | 2006-12-21 | 2009-09-09 | Nxp B.V. | A method and system for identifying weak points in an integrated circuit design |
US8194968B2 (en) | 2007-01-05 | 2012-06-05 | Kla-Tencor Corp. | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions |
US7738093B2 (en) | 2007-05-07 | 2010-06-15 | Kla-Tencor Corp. | Methods for detecting and classifying defects on a reticle |
US7962863B2 (en) * | 2007-05-07 | 2011-06-14 | Kla-Tencor Corp. | Computer-implemented methods, systems, and computer-readable media for determining a model for predicting printability of reticle features on a wafer |
US8213704B2 (en) | 2007-05-09 | 2012-07-03 | Kla-Tencor Corp. | Methods and systems for detecting defects in a reticle design pattern |
US7669161B2 (en) * | 2007-06-22 | 2010-02-23 | Synopsys, Inc. | Minimizing effects of interconnect variations in integrated circuit designs |
KR101317844B1 (ko) * | 2007-07-06 | 2013-10-11 | 삼성전자주식회사 | 마스크 패턴을 배치하는 방법 및 이를 이용한 장치 |
US7796804B2 (en) | 2007-07-20 | 2010-09-14 | Kla-Tencor Corp. | Methods for generating a standard reference die for use in a die to standard reference die inspection and methods for inspecting a wafer |
US7711514B2 (en) | 2007-08-10 | 2010-05-04 | Kla-Tencor Technologies Corp. | Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan |
KR101448971B1 (ko) | 2007-08-20 | 2014-10-13 | 케이엘에이-텐코어 코오포레이션 | 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위한 컴퓨터-구현 방법들 |
US8139844B2 (en) | 2008-04-14 | 2012-03-20 | Kla-Tencor Corp. | Methods and systems for determining a defect criticality index for defects on wafers |
KR101928938B1 (ko) | 2008-06-03 | 2018-12-13 | 에이에스엠엘 네델란즈 비.브이. | 모델-기반 공정 시뮬레이션 시스템들 및 방법들 |
KR101729669B1 (ko) | 2008-07-28 | 2017-04-24 | 케이엘에이-텐코어 코오포레이션 | 웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법들, 컴퓨터-판독 가능 매체, 및 시스템들 |
US8775101B2 (en) | 2009-02-13 | 2014-07-08 | Kla-Tencor Corp. | Detecting defects on a wafer |
US8204297B1 (en) | 2009-02-27 | 2012-06-19 | Kla-Tencor Corp. | Methods and systems for classifying defects detected on a reticle |
US8112241B2 (en) | 2009-03-13 | 2012-02-07 | Kla-Tencor Corp. | Methods and systems for generating an inspection process for a wafer |
JP5185235B2 (ja) * | 2009-09-18 | 2013-04-17 | 株式会社東芝 | フォトマスクの設計方法およびフォトマスクの設計プログラム |
US8781781B2 (en) | 2010-07-30 | 2014-07-15 | Kla-Tencor Corp. | Dynamic care areas |
JP5606369B2 (ja) * | 2011-03-23 | 2014-10-15 | 株式会社東芝 | パターン修正方法および半導体装置の製造方法 |
US9170211B2 (en) | 2011-03-25 | 2015-10-27 | Kla-Tencor Corp. | Design-based inspection using repeating structures |
US20120259445A1 (en) * | 2011-04-05 | 2012-10-11 | Nanya Technology Corporation | Method for matching assistant feature tools |
US9087367B2 (en) | 2011-09-13 | 2015-07-21 | Kla-Tencor Corp. | Determining design coordinates for wafer defects |
US8831334B2 (en) | 2012-01-20 | 2014-09-09 | Kla-Tencor Corp. | Segmentation for wafer inspection |
US8826200B2 (en) | 2012-05-25 | 2014-09-02 | Kla-Tencor Corp. | Alteration for wafer inspection |
US9189844B2 (en) | 2012-10-15 | 2015-11-17 | Kla-Tencor Corp. | Detecting defects on a wafer using defect-specific information |
KR102004852B1 (ko) | 2012-11-15 | 2019-07-29 | 삼성전자 주식회사 | 컴퓨팅 시스템을 이용한 반도체 패키지 디자인 시스템 및 방법, 상기 시스템을 포함하는 반도체 패키지 제조 장치, 상기 방법으로 디자인된 반도체 패키지 |
US9053527B2 (en) | 2013-01-02 | 2015-06-09 | Kla-Tencor Corp. | Detecting defects on a wafer |
US9134254B2 (en) | 2013-01-07 | 2015-09-15 | Kla-Tencor Corp. | Determining a position of inspection system output in design data space |
US9311698B2 (en) | 2013-01-09 | 2016-04-12 | Kla-Tencor Corp. | Detecting defects on a wafer using template image matching |
KR102019534B1 (ko) | 2013-02-01 | 2019-09-09 | 케이엘에이 코포레이션 | 결함 특유의, 다중 채널 정보를 이용한 웨이퍼 상의 결함 검출 |
US9865512B2 (en) | 2013-04-08 | 2018-01-09 | Kla-Tencor Corp. | Dynamic design attributes for wafer inspection |
US9310320B2 (en) | 2013-04-15 | 2016-04-12 | Kla-Tencor Corp. | Based sampling and binning for yield critical defects |
WO2016008711A1 (en) | 2014-07-14 | 2016-01-21 | Asml Netherlands B.V. | Optimization of assist features and source |
KR102278367B1 (ko) | 2014-10-02 | 2021-07-19 | 에이에스엠엘 네델란즈 비.브이. | 어시스트 피처들의 규칙-기반 배치 |
KR20210047953A (ko) | 2018-09-14 | 2021-04-30 | 시놉시스, 인크. | 웨이퍼 콘트라스트를 개선하는 반사형 euv 마스크 흡수체 조작 |
CN117973308A (zh) * | 2024-03-26 | 2024-05-03 | 全芯智造技术有限公司 | 用于版图处理的方法、设备和介质 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006235600A (ja) | 2005-02-24 | 2006-09-07 | Synopsys Inc | プロセス感度モデルを用いてレイアウト内の製造問題領域を識別する方法および装置 |
Family Cites Families (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6474547A (en) | 1987-09-14 | 1989-03-20 | Motorola Inc | Manufacture of semiconductor for compensating strain between pattern on semiconductor body and mask for obtaining pattern |
US5638211A (en) * | 1990-08-21 | 1997-06-10 | Nikon Corporation | Method and apparatus for increasing the resolution power of projection lithography exposure system |
JPH04216548A (ja) | 1990-12-18 | 1992-08-06 | Mitsubishi Electric Corp | フォトマスク |
JP3237150B2 (ja) * | 1991-11-07 | 2001-12-10 | 株式会社ニコン | 露光方法、デバイス製造方法、および露光装置 |
US5756981A (en) * | 1992-02-27 | 1998-05-26 | Symbol Technologies, Inc. | Optical scanner for reading and decoding one- and-two-dimensional symbologies at variable depths of field including memory efficient high speed image processing means and high accuracy image analysis means |
JP3223718B2 (ja) * | 1994-09-07 | 2001-10-29 | 松下電器産業株式会社 | マスクデータの作成方法 |
US5680588A (en) * | 1995-06-06 | 1997-10-21 | International Business Machines Corporation | Method and system for optimizing illumination in an optical photolithography projection imaging system |
US6467076B1 (en) * | 1999-04-30 | 2002-10-15 | Nicolas Bailey Cobb | Method and apparatus for submicron IC design |
US6396158B1 (en) * | 1999-06-29 | 2002-05-28 | Motorola Inc. | Semiconductor device and a process for designing a mask |
US6453457B1 (en) | 2000-09-29 | 2002-09-17 | Numerical Technologies, Inc. | Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout |
US6539521B1 (en) * | 2000-09-29 | 2003-03-25 | Numerical Technologies, Inc. | Dissection of corners in a fabrication layout for correcting proximity effects |
AU2002211793A1 (en) * | 2000-10-17 | 2002-04-29 | Pdf Solutions, Incorporated | Method for optimizing the characteristics of integrated circuits components fromcircuit speficications |
US6553559B2 (en) * | 2001-01-05 | 2003-04-22 | International Business Machines Corporation | Method to determine optical proximity correction and assist feature rules which account for variations in mask dimensions |
US6803995B2 (en) * | 2001-01-17 | 2004-10-12 | International Business Machines Corporation | Focus control system |
US6873720B2 (en) | 2001-03-20 | 2005-03-29 | Synopsys, Inc. | System and method of providing mask defect printability analysis |
US6703167B2 (en) * | 2001-04-18 | 2004-03-09 | Lacour Patrick Joseph | Prioritizing the application of resolution enhancement techniques |
US7072502B2 (en) * | 2001-06-07 | 2006-07-04 | Applied Materials, Inc. | Alternating phase-shift mask inspection method and apparatus |
DE10143723B4 (de) | 2001-08-31 | 2006-09-28 | Infineon Technologies Ag | Verfahren zur Optimierung eines Layouts für eine Maske zur Verwendung bei der Halbleiterherstellung |
US20030121021A1 (en) | 2001-12-26 | 2003-06-26 | Numerical Technologies, Inc. | System and method for determining manufacturing error enhancement factor |
US7233887B2 (en) * | 2002-01-18 | 2007-06-19 | Smith Bruce W | Method of photomask correction and its optimization using localized frequency analysis |
US7013439B2 (en) * | 2002-01-31 | 2006-03-14 | Juan Andres Torres Robles | Contrast based resolution enhancing technology |
JP2003322945A (ja) * | 2002-05-01 | 2003-11-14 | Mitsubishi Electric Corp | レイアウトパターンデータの補正装置 |
US7131100B2 (en) | 2002-12-10 | 2006-10-31 | Synopsys Inc. | Identifying phantom images generated by side-lobes |
US6904587B2 (en) * | 2002-12-20 | 2005-06-07 | Synopsys, Inc. | Incremental lithography mask layout design and verification |
US6928634B2 (en) * | 2003-01-02 | 2005-08-09 | Yuri Granik | Matrix optical process correction |
US6964032B2 (en) * | 2003-02-28 | 2005-11-08 | International Business Machines Corporation | Pitch-based subresolution assist feature design |
US7001693B2 (en) | 2003-02-28 | 2006-02-21 | International Business Machines Corporation | Binary OPC for assist feature layout optimization |
US7480889B2 (en) * | 2003-04-06 | 2009-01-20 | Luminescent Technologies, Inc. | Optimized photomasks for photolithography |
JP2004348118A (ja) * | 2003-04-30 | 2004-12-09 | Toshiba Corp | フォトマスク及びそれを用いた露光方法、データ発生方法 |
JP4684584B2 (ja) | 2003-07-23 | 2011-05-18 | キヤノン株式会社 | マスク及びその製造方法、並びに、露光方法 |
US6978438B1 (en) * | 2003-10-01 | 2005-12-20 | Advanced Micro Devices, Inc. | Optical proximity correction (OPC) technique using generalized figure of merit for photolithograhic processing |
US7003758B2 (en) * | 2003-10-07 | 2006-02-21 | Brion Technologies, Inc. | System and method for lithography simulation |
US7155689B2 (en) * | 2003-10-07 | 2006-12-26 | Magma Design Automation, Inc. | Design-manufacturing interface via a unified model |
US7073162B2 (en) * | 2003-10-31 | 2006-07-04 | Mentor Graphics Corporation | Site control for OPC |
US8151220B2 (en) * | 2003-12-04 | 2012-04-03 | Kla-Tencor Technologies Corp. | Methods for simulating reticle layout data, inspecting reticle layout data, and generating a process for inspecting reticle layout data |
US7646906B2 (en) * | 2004-01-29 | 2010-01-12 | Kla-Tencor Technologies Corp. | Computer-implemented methods for detecting defects in reticle design data |
US7539954B2 (en) * | 2004-02-24 | 2009-05-26 | Konstantinos Adam | OPC simulation model using SOCS decomposition of edge fragments |
CN100565141C (zh) * | 2004-03-01 | 2009-12-02 | 亚蒂亚成像有限公司 | 产生含有深度信息的图像的方法和设备 |
US7115343B2 (en) * | 2004-03-10 | 2006-10-03 | International Business Machines Corporation | Pliant SRAF for improved performance and manufacturability |
WO2005098686A2 (en) * | 2004-04-02 | 2005-10-20 | Clear Shape Technologies, Inc. | Modeling resolution enhancement processes in integrated circuit fabrication |
US7080349B1 (en) * | 2004-04-05 | 2006-07-18 | Advanced Micro Devices, Inc. | Method of developing optimized optical proximity correction (OPC) fragmentation script for photolithographic processing |
US7207029B2 (en) * | 2004-09-29 | 2007-04-17 | Synopsys, Inc. | Calculating etch proximity-correction using image-precision techniques |
US7475382B2 (en) * | 2005-02-24 | 2009-01-06 | Synopsys, Inc. | Method and apparatus for determining an improved assist feature configuration in a mask layout |
US7721246B2 (en) * | 2005-02-24 | 2010-05-18 | Synopsys, Inc. | Method and apparatus for quickly determining the effect of placing an assist feature at a location in a layout |
US7315999B2 (en) * | 2005-03-17 | 2008-01-01 | Synopsys, Inc. | Method and apparatus for identifying assist feature placement problems |
-
2005
- 2005-04-19 US US11/109,534 patent/US7475382B2/en active Active
- 2005-12-27 SG SG200508411A patent/SG125170A1/en unknown
-
2006
- 2006-01-04 TW TW095100348A patent/TWI388921B/zh active
- 2006-01-19 JP JP2006011683A patent/JP4832088B2/ja active Active
- 2006-01-20 AT AT06250316T patent/ATE525677T1/de not_active IP Right Cessation
- 2006-01-20 EP EP06250316A patent/EP1696270B1/en active Active
- 2006-02-22 KR KR1020060017139A patent/KR101187139B1/ko active IP Right Grant
- 2006-05-24 US US11/439,816 patent/US7509624B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006235600A (ja) | 2005-02-24 | 2006-09-07 | Synopsys Inc | プロセス感度モデルを用いてレイアウト内の製造問題領域を識別する方法および装置 |
Also Published As
Publication number | Publication date |
---|---|
US20060188673A1 (en) | 2006-08-24 |
JP4832088B2 (ja) | 2011-12-07 |
EP1696270A2 (en) | 2006-08-30 |
US20060212839A1 (en) | 2006-09-21 |
SG125170A1 (en) | 2006-09-29 |
US7509624B2 (en) | 2009-03-24 |
ATE525677T1 (de) | 2011-10-15 |
TW200641520A (en) | 2006-12-01 |
KR20060094472A (ko) | 2006-08-29 |
EP1696270A3 (en) | 2008-01-23 |
JP2006235607A (ja) | 2006-09-07 |
EP1696270B1 (en) | 2011-09-21 |
TWI388921B (zh) | 2013-03-11 |
US7475382B2 (en) | 2009-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101187139B1 (ko) | 마스크 레이아웃 내 개선된 어시스트 특징부 구성을결정하기 위한 방법 및 그 장치 | |
KR101190399B1 (ko) | 처리-민감도 모델을 사용하여 레이아웃 내 생산 문제영역을 나타내기 위한 방법 및 그 장치 | |
US7315999B2 (en) | Method and apparatus for identifying assist feature placement problems | |
US7421678B2 (en) | Assist feature placement using a process-sensitivity model | |
JP5658317B2 (ja) | モデルベースのリソグラフィ誘導レイアウト設計を実行するための方法 | |
US7814456B2 (en) | Method and system for topography-aware reticle enhancement | |
US11200362B2 (en) | 3D resist profile aware resolution enhancement techniques | |
US6571383B1 (en) | Semiconductor device fabrication using a photomask designed using modeling and empirical testing | |
US7207029B2 (en) | Calculating etch proximity-correction using image-precision techniques | |
Stobert et al. | Etch correction and OPC: a look at the current state and future of etch correction | |
US20060075380A1 (en) | Calculating etch proximity-correction using object-precision techniques | |
KR20240031314A (ko) | 소스 마스크 최적화 및 타겟 최적화를 위한 패턴 선택 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150827 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160830 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20180903 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190829 Year of fee payment: 8 |