JP4832088B2 - 改善されたアシストフィーチャ構造をマスクレイアウトにおいて決定するための方法および装置 - Google Patents

改善されたアシストフィーチャ構造をマスクレイアウトにおいて決定するための方法および装置 Download PDF

Info

Publication number
JP4832088B2
JP4832088B2 JP2006011683A JP2006011683A JP4832088B2 JP 4832088 B2 JP4832088 B2 JP 4832088B2 JP 2006011683 A JP2006011683 A JP 2006011683A JP 2006011683 A JP2006011683 A JP 2006011683A JP 4832088 B2 JP4832088 B2 JP 4832088B2
Authority
JP
Japan
Prior art keywords
assist feature
mask layout
assist
feature structure
candidate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006011683A
Other languages
English (en)
Other versions
JP2006235607A (ja
Inventor
エス． メルビン ザ サード ローレンス
ディー． ペインター ベンジャミン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synopsys Inc
Original Assignee
Synopsys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/065,409 external-priority patent/US7251807B2/en
Application filed by Synopsys Inc filed Critical Synopsys Inc
Publication of JP2006235607A publication Critical patent/JP2006235607A/ja
Application granted granted Critical
Publication of JP4832088B2 publication Critical patent/JP4832088B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/13—Hollow or container type article [e.g., tube, vase, etc.]
    • Y10T428/131—Glass, ceramic, or sintered, fused, fired, or calcined metal oxide or metal carbide containing [e.g., porcelain, brick, cement, etc.]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

（関連出願）
本出願は、２００５年２月２４日出願（代理人整理番号ＳＮＰＳ‐０６４１）の、「ＭＥＴＨＯＤ ＡＮＤ ＡＰＰＡＲＡＴＵＳ ＦＯＲ ＩＤＥＮＴＩＦＹＩＮＧ Ａ ＭＡＮＵＦＡＣＴＵＲＩＮＧ ＰＲＯＢＬＥＭ ＡＲＥＡ ＩＮ Ａ ＬＡＹＯＵＴ ＵＳＩＮＧ Ａ ＰＲＯＣＥＳＳ‐ＳＥＮＳＩＴＩＶＩＴＹ ＭＯＤＥＬ」と題された、発明者らＬａｗｒｅｎｃｅ Ｓ．Ｍｅｌｖｉｎ ＩＩＩ、Ｊａｍｅｓ Ｐ．Ｓｈｉｅｌｙ による米国特許出願第１１／０６５，４０９号の一部継続出願であり、３５ Ｕ．Ｓ．Ｃ．§１２０に基づき、該特許出願に対し優先権を主張する。
本発明は集積回路の製造に関する。より詳細には、本発明は、プロセス感度モデル（ｐｒｏｃｅｓｓ−ｓｅｎｓｉｔｉｖｉｔｙ ｍｏｄｅｌ）を用いて、改善されたアシストフィーチャ構造をマスクレイアウトにおいて決定するための方法および装置に関する。
近年の半導体集積密度における劇的な改良は、その大部分が半導体製造技術における対応する改良を通じて達成された。
１つのそのような半導体製造技術は、マスクレイアウト内にアシストフィーチャを配置することを含む。アシストフィーチャは印刷（たとえば超解像度アシストフィーチャ）または非印刷（たとえばサブ解像度アシストフィーチャ）であり得るという点に留意されたい。いずれの場合においても、これらのアシストフィーチャは、ウエハ上に印刷しようとするラインのリソグラフィ性能を向上させることを目的とする。
アシストフィーチャを配置するための本技術は、アシストフィーチャが、フィーチャ幅と間隔パラメータの組み合わせに基づいて配置される、ルールに基づいた方法論を用いている。これらの技術は、２Ｄフィーチャの焦点深度を改善するためにアシストフィーチャの長さを最適化するようには向けられていないという点に留意されたい。
さらに、ルールに基づいた方法では、配置および／または寸法決定（ｄｉｍｅｎｓｉｏｎｉｎｇ）が、欠点のあるものまたは最適ではないものになる可能性がある。また、大規模かつ複雑なレイアウトには多数の設計ルールが必要であり、そのような設計ルールを管理するのは非常に困難である。さらに、設計ルールは過度に制限的になり、設計者が最良のデバイス性能を達成できなくなり得るようなものになる可能性がある。
また、ルールに基づいた技術は、一般的に、パターンのうち１Ｄ領域の生産可能性を向上するように適合されている。その結果、ルールに基づいた技術は通常、パターン内の２Ｄ領域の焦点深度を改善するのに効果的でない。
したがって、アシストフィーチャの位置および寸法をマスクレイアウトにおいて決定するための、上記問題のない方法および装置が必要である。
本発明の一実施形態は、未修正のマスクレイアウトまたは修正済みのマスクレイアウトにおいて、１つ以上のアシストフィーチャの位置および寸法を決定するシステムを提供する。動作中、システムはマスクレイアウトを受け取る。次いで、システムは、マスクレイアウト内の１つ以上のアシストフィーチャに対し位置および寸法を特定する、候補のアシストフィーチャ構造のセットを作成する。次に、システムは、候補のアシストフィーチャ構造のセットとプロセス感度モデルとを用いて、改善されたアシストフィーチャ構造を決定する。プロセス感度モデルは、プロセス感度情報を取り込む（ｃａｐｔｕｒｅ）多次元関数で表され得る。候補のアシストフィーチャ構造に基づいてマスクレイアウト内にアシストフィーチャを配置することによってマスクレイアウトの製造可能性が向上するという点に留意されたい。さらに、改善されたアシストフィーチャ構造を決定するのにプロセス感度モデルを用いることによって、改善されたアシストフィーチャ構造をマスクレイアウトにおいて決定するために必要な計算時間が短縮される。
本実施形態の変形において、システムは、マスクレイアウト内に評価点のセットを選択することと、候補のアシストフィーチャ構造のセットのために、評価点のセットにおけるプロセス変動値を計算することと、最適化問題に対する解が１つのアシストフィーチャ構造に関連するように、プロセス変動値に基づいて最適化問題を定式化することと、最適化問題に対し実質的に最適である解を計算することと、最適化問題に対し実質的に最適である解に基づいて、改善されたアシストフィーチャ構造を決定することとによって、改善されたアシストフィーチャ構造を決定する。システムが、最初に候補のアシストフィーチャ構造のセットからのアシストフィーチャ構造に基づいて代表的なアシストフィーチャをマスクレイアウト内に配置し、次いで、マスクレイアウト（代表的なアシストフィーチャを含む）を表す多次元関数をプロセス感度モデルに繰り込み評価点のセットにおけるプロセス変動値を評価することによって、プロセス変動値を計算できるという点に留意されたい。さらに、一実施形態において、最適化問題に対する目的関数は、評価点におけるプロセス変動値に関連する変数の一次結合である。
本実施形態の変形において、システムは、名目上の（ｎｏｍｉｎａｌ）プロセス条件下における半導体製造プロセスをモデル化する、目標とする（ｏｎ−ｔａｒｇｅｔ）プロセスモデルを作成することと、名目上のプロセス条件とは異なる１つ以上のプロセス条件下における半導体製造プロセスをモデル化する、目標としない（ｏｆｆ−ｔａｒｇｅｔ）１つ以上のプロセスモデルを作成することと、次に、システムは、目標とするプロセスモデルと、目標としないプロセスモデルとを用いて、プロセス感度モデルを計算することとによって、プロセス感度モデルを計算することができる。システムが、目標とするプロセスモデルと、目標としない１つ以上のプロセスモデルとの一次結合を計算することによって、プロセス感度モデルを計算できるという点に留意されたい。さらに、半導体製造プロセスは、フォトリソグラフィか、エッチか、化学機械的研磨（ＣＭＰ）か、トレンチ充填か、レチクル製造かを包み得るという点に留意されたい。
本発明の別の実施形態は、未修正のマスクレイアウトまたは修正済みのマスクレイアウトにおいて、１つ以上のアシストフィーチャの位置および寸法を決定するシステムを提供する。動作中、システムは、マスクレイアウトの２Ｄ領域内に位置するアシストフィーチャのセットを受け取る。次いで、システムは、アシストフィーチャのセット内の１つ以上のアシストフィーチャに対し寸法を特定する、候補のアシストフィーチャ構造のセットを作成する。次に、システムは、候補のアシストフィーチャ構造のセットと、１つ以上の半導体製造プロセスをモデル化するプロセスモデルとを用いて、改善されたアシストフィーチャ構造を決定する。改善されたアシストフィーチャ構造に基づいてマスクレイアウトにおいてアシストフィーチャの寸法を決定することによって、マスクレイアウトの製造可能性（ｍａｎｕｆａｃｔｕｒａｂｉｌｉｔｙ）が向上するという点に留意されたい。さらに、改善されたアシストフィーチャ構造を決定するのにプロセス感度モデルを用いることによって、改善されたアシストフィーチャ構造をマスクレイアウトにおいて決定するために必要な計算時間が短縮される。
本発明は、さらに以下の手段を提供する。
（項目１）
１つ以上のアシストフィーチャの位置および寸法をマスクレイアウトにおいて特定する、アシストフィーチャ構造を決定する方法であって、該方法は、
マスクレイアウトを受け取ることと、
候補のアシストフィーチャ構造のセットを作成することと、
該候補のアシストフィーチャ構造のセットと、プロセス感度モデルとを用いて、改善されたアシストフィーチャ構造を決定することであって、該プロセス感度モデルは、プロセス感度情報を取り込む多次元関数によって表され得る、ことと
を包含し、
該改善されたアシストフィーチャ構造に基づき、アシストフィーチャを該マスクレイアウトにおいて配置することが、該マスクレイアウトの製造可能性を向上し、
該改善されたアシストフィーチャ構造を決定するために該プロセス感度モデルを用いることが、該改善されたアシストフィーチャ構造を該マスクレイアウトにおいて決定するのに必要な計算時間を短縮する、方法。
（項目２）
上記改善されたアシストフィーチャ構造を決定することが、
上記マスクレイアウトにおいて評価点のセットを選択することと、
上記候補のアシストフィーチャ構造のセットのために、該評価点のセットにおけるプロセス変動値を計算することであって、
該候補のアシストフィーチャ構造のセットのうちの１つの候補のアシストフィーチャ構造に基づき、代表的なアシストフィーチャを該マスクレイアウトにおいて配置することと、
上記プロセス感度モデルに、該マスクレイアウトを表す多次元関数を繰り込むことによって、該評価点のセットにおけるプロセス変動値を評価することと
を反復的に行うことによって計算することと、
該プロセス変動値に基づいて、最適化問題を定式化することであって、該最適化問題に対する解がアシストフィーチャ構造に関連する、ことと、
該最適化問題に対する実質的に最適である解を計算することと、
該最適化問題に対する該実質的に最適である解に基づき、該改善されたアシストフィーチャ構造を決定することと
を包含する、項目１に記載の方法。
（項目３）
上記最適化問題に対する目的関数が、上記評価点における上記プロセス変動値に関連する変数の一次結合である、項目２に記載の方法。
（項目４）
上記プロセス感度モデルが、
名目上のプロセス条件下における半導体製造プロセスをモデル化する、目標であるプロセスモデルを作成することと、
名目上のプロセス条件とは異なる１つ以上のプロセス条件下における半導体製造プロセスをモデル化する、１つ以上の目標でないプロセスモデルを作成することと、
該目標であるプロセスモデルと、該１つ以上の目標でないプロセスモデルとを用いて、該プロセス感度モデルを計算することと
によって計算され得る、項目１に記載の方法。
（項目５）
上記プロセス感度モデルを計算することが、上記目標であるプロセスモデルと上記１つ以上の目標でないプロセスモデルとの一次結合を計算することを含む、項目４に記載の方法。
（項目６）
上記半導体製造プロセスが、
フォトリソグラフィか、
エッチか、
化学機械的研磨（ＣＭＰ）か、
トレンチ充填か、
レチクル製造か
を含むことが可能である、項目４に記載の方法。
（項目７）
上記マスクレイアウトが、未修正または修正済みのマスクレイアウトであり得る、項目１に記載の方法。
（項目８）
コンピュータによって実行される際に、１つ以上のアシストフィーチャの位置および寸法をマスクレイアウトにおいて特定する、アシストフィーチャ構造を決定する方法を該コンピュータに実行させる命令を格納したコンピュータ可読記憶媒体であって、該方法は、
マスクレイアウトを受け取ることと、
候補のアシストフィーチャ構造のセットを作成することと、
該候補のアシストフィーチャ構造のセットと、プロセス感度モデルとを用いて、改善されたアシストフィーチャ構造を決定することであって、該プロセス感度モデルは、プロセス感度情報を取り込む多次元関数によって表され得る、ことと
を包含し、
該改善されたアシストフィーチャ構造に基づき、アシストフィーチャを該マスクレイアウトにおいて配置することが、該マスクレイアウトの製造可能性を向上し、
該改善されたアシストフィーチャ構造を決定するために該プロセス感度モデルを用いることが、該改善されたアシストフィーチャ構造を該マスクレイアウトにおいて決定するのに必要な計算時間を短縮する、コンピュータ可読記憶媒体。
（項目９）
上記改善されたアシストフィーチャ構造を決定することが、
上記マスクレイアウトにおいて評価点のセットを選択することと、
上記候補のアシストフィーチャ構造のセットのために、該評価点のセットにおけるプロセス変動値を計算することであって、
該候補のアシストフィーチャ構造のセットのうちの１つのアシストフィーチャ構造に基づき、代表的なアシストフィーチャを該マスクレイアウトにおいて配置することと、
上記プロセス感度モデルに、該マスクレイアウトを表す多次元関数を繰り込むことによって、該評価点のセットにおけるプロセス変動値を評価することと、
を反復的に行うことによって計算することと、
該プロセス変動値に基づいて、最適化問題を定式化することであって、該最適化問題に対する解がアシストフィーチャ構造に関連する、ことと、
該最適化問題に対する実質的に最適である解を計算することと、
該最適化問題に対する該実質的に最適である解に基づき、該改善されたアシストフィーチャ構造を決定することと
を包含する、項目８に記載のコンピュータ可読記憶媒体。
（項目１０）
上記最適化問題に対する目的関数が、上記評価点における上記プロセス変動値に関連する変数の一次結合である、項目９に記載のコンピュータ可読記憶媒体。
（項目１１）
上記プロセス感度モデルが、
名目上のプロセス条件下における半導体製造プロセスをモデル化する、目標であるプロセスモデルを作成することと、
名目上のプロセス条件とは異なる１つ以上のプロセス条件下における半導体製造プロセスをモデル化する、１つ以上の目標でないプロセスモデルを作成することと、
該目標であるプロセスモデルと、該１つ以上の目標でないプロセスモデルとを用いて、該プロセス感度モデルを計算することと
によって計算され得る、項目８に記載のコンピュータ可読記憶媒体。
（項目１２）
上記プロセス感度モデルを計算することが、上記目標であるプロセスモデルと上記１つ以上の目標でないプロセスモデルとの一次結合を計算することを含む、項目１１に記載のコンピュータ可読記憶媒体。
（項目１３）
上記半導体製造プロセスが、
フォトリソグラフィか、
エッチか、
化学機械的研磨（ＣＭＰ）か、
トレンチ充填か、
レチクル製造か
を含むことが可能である、項目１１に記載のコンピュータ可読記憶媒体。
（項目１４）
上記マスクレイアウトが、未修正または修正済みのマスクレイアウトであり得る、項目８に記載のコンピュータ可読記憶媒体。
（項目１５）
マスクレイアウトにおいて２次元領域内に配置された１つ以上のアシストフィーチャに対し、アシストフィーチャ寸法を決定する方法であって、該方法は、
該マスクレイアウトにおいて２次元領域内に配置されたアシストフィーチャのセットを受け取ることと、
候補のアシストフィーチャ構造のセットを作成することであって、アシストフィーチャ構造が１つ以上のアシストフィーチャの寸法を決定する、ことと、
該候補のアシストフィーチャ構造のセットと、１つ以上の半導体製造プロセスをモデル化するプロセス感度モデルとを用いて、改善されたアシストフィーチャ構造を決定することと、
を包含し、
該マスクレイアウトにおいて、該改善されたアシストフィーチャ構造に基づいてアシストフィーチャの寸法決定することが、該マスクレイアウトにおいて、該２次元領域の製造可能性を向上する、方法。
（項目１６）
上記改善されたアシストフィーチャ構造を決定することが、
上記マスクレイアウトにおいて評価点のセットを選択することと、
上記候補のアシストフィーチャ構造のセットのために、該評価点のセットにおける空間像（ａｅｒｉａｌ−ｉｍａｇｅ）強度値を計算することであって、
該候補のアシストフィーチャ構造のセットのうちの１つの候補のアシストフィーチャ構造に基づき、該マスクレイアウトにおいて、代表的なアシストフィーチャの寸法決定することと、
空間像強度モデルに、該マスクレイアウトを表す多次元関数を繰り込むことによって、該評価点のセットにおける空間像強度を評価することと
を反復的に行うことによって計算することと、
該空間像強度に基づいて最適化問題を定式化することであって、該最適化問題に対する解がアシストフィーチャ構造に関連する、ことと、
該最適化問題に対する実質的に最適である解を計算することと、
該最適化問題に対する該実質的に最適である解に基づき、該改善されたアシストフィーチャ構造を決定することと
を包含する、項目１５に記載の方法。
（項目１７）
上記マスクレイアウトが、未修正または修正済みのマスクレイアウトであり得る、項目１５に記載の方法。
（項目１８）
コンピュータによって実行される際に、マスクレイアウトにおいて２次元領域内に配置された１つ以上のアシストフィーチャに対し、アシストフィーチャ寸法を決定する方法を該コンピュータに実行させる命令を格納した、コンピュータ可読記憶媒体であって、該方法は、
該マスクレイアウトにおいて２次元領域内に配置されたアシストフィーチャのセットを受け取ることと、
候補のアシストフィーチャ構造のセットを作成することであって、アシストフィーチャ構造が１つ以上のアシストフィーチャの寸法を決定する、ことと、
該候補のアシストフィーチャ構造のセットと、１つ以上の半導体製造プロセスをモデル化するプロセス感度モデルとを用いて、改善されたアシストフィーチャ構造を決定することと、
を包含し、
該マスクレイアウトにおいて、該改善されたアシストフィーチャ構造に基づいてアシストフィーチャの寸法決定することが、該マスクレイアウトにおいて、該２次元領域の製造可能性を向上する、コンピュータ可読記憶媒体。
（項目１９）
上記改善されたアシストフィーチャ構造を決定することが、
上記マスクレイアウトにおいて評価点のセットを選択することと、
上記候補のアシストフィーチャ構造のセットのために、該評価点のセットにおける空間像強度値を計算することであって、
該候補のアシストフィーチャ構造のセットのうちの１つの候補のアシストフィーチャ構造に基づき、該マスクレイアウトにおいて、代表的なアシストフィーチャの寸法決定することと、
空間像強度モデルに、該マスクレイアウトを表す多次元関数を繰り込むことによって、該評価点のセットにおける空間像強度を評価することと
を反復的に行うことによって計算することと、
該空間像強度に基づいて最適化問題を定式化することであって、該最適化問題に対する解がアシストフィーチャ構造に関連する、ことと、
該最適化問題に対する実質的に最適である解を計算することと、
該最適化問題に対する該実質的に最適である解に基づき、該改善されたアシストフィーチャ構造を決定することと
を包含する、項目１８に記載のコンピュータ可読記憶媒体。
（項目２０）
上記マスクレイアウトが、未修正または修正済みのマスクレイアウトであり得る、項目１８に記載のコンピュータ可読記憶媒体。
（摘要）
本発明の一実施形態は、未修正のマスクレイアウトまたは修正済みのマスクレイアウトにおいて、１つ以上のアシストフィーチャの位置および寸法を決定するシステムを提供する。動作中、システムはマスクレイアウトを受け取る。次いで、システムは、マスクレイアウト内の１つ以上のアシストフィーチャに対し位置および寸法を特定する、候補のアシストフィーチャ構造のセットを作成する。次に、システムは、候補のアシストフィーチャ構造のセットとプロセス感度モデルとを用いて、改善されたアシストフィーチャ構造を決定する。プロセス感度モデルは、プロセス感度情報を取り込む多次元関数で表され得る。候補のアシストフィーチャ構造に基づいてマスクレイアウト内にアシストフィーチャを配置することによってマスクレイアウトの製造可能性が向上するという点に留意されたい。さらに、改善されたアシストフィーチャ構造を決定するのにプロセス感度モデルを用いることによって、改善されたアシストフィーチャ構造をマスクレイアウトにおいて決定するために必要な計算時間が短縮される。
（集積回路の設計および製造）
図１は、本発明の一実施形態に基づき、集積回路の設計および製造における様々なステップを示す。プロセスは製品アイデアによって始まる（ステップ１００）。次に、製品アイデアは、電子設計自動化（ＥＤＡ）ソフトウェアを使用して設計された集積回路を用いて実現される（ステップ１１０）。回路の設計が一度確定されると、テープアウトされる（ステップ１４０）。テープアウトの後、プロセスは製造（ステップ１５０）、パッケージングおよび組み立て（ステップ１６０）へ進む。最終的に、プロセスはチップ製造にて終了する（ステップ１７０）。
ＥＤＡソフトウェア設計ステップ１１０は、多数の下位ステップ、すなわち、システム設計（ステップ１１２）、論理設計および機能認証（ステップ１１４）、合成およびテスト設計（ステップ１１６）、設計計画（ステップ１１８）、ネットリスト認証（ステップ１２０）、物理的実施（ステップ１２２）、分析および抽出（ステップ１２４）、物理的認証（ステップ１２６）、解像度向上（ステップ１２８）、および、マスクデータ準備（ステップ１３０）を順番に含んでいる。
本発明は、１つ以上の上記のステップ中に利用され得る。特に、Ｓｙｎｏｐｓｙｓ，Ｉｎｃ．の製品、ＡＦＧｅｎ（登録商標）は、マスクレイアウトにおける、アシストフィーチャの配置および／または寸法決定を決定するよう適切に修正され得る。
（プロセス変動）
半導体製造技術は、一般的に、複雑な物理相互作用および化学相互作用を含む多数のプロセスを含む。これらの複雑な物理相互作用および化学相互作用は、実際の集積回路の特性を所望の特性とは異なるものにしかねないプロセス変動を生じる可能性がある。この差異が大きすぎる場合、集積回路の歩留まりを低下させ、および／または集積回路の性能を低下させかねない製造問題につながる可能性がある。
プロセス変動は様々な原因により生じ得るという点に留意されたい。たとえば、フォトリソグラフィにおいて、軸の回転速度が変動すると、レジストの厚みが変動し得、反射率の変動が生じ得る。すると、次に、所望されない変化がパターン像に生じ得る。同様に、溶媒をウエハから除去し、フォトレジスト内にパターンを形成するために用いられるベークプレートは、ホットスポットまたはコールドスポットを有し得、臨界寸法（ＣＤ）に変動を生じ得る。同様に、露光の間ウエハを保持するチャック（ｃｈｕｃｋ）は、ウエーハ表面上に「ヒル」を作成する微粒子を含み得る。ヒルは、リソグラフィ中に焦点ぼけを生じ得る。焦点ぼけは、その他の理由のうち、チャックが平坦でない、またはレンズに異常がある、またはウエーハが完全には平坦でない、などの理由によっても生じ得るという点に留意されたい。
プロセス変動を、ランダムなものと規則的なものとの２つのタイプに分類することは有用である。（「焦点深度」という用語は、ランダムなプロセス変動および規則的なプロセス変動の量を説明するよう、包括的な用語として用いられることが多いという点に留意されたい。）ランダムなプロセス変動は、現在では分析モデルを用いてモデル化されないプロセス変動である。他方、規則的なプロセス変動は、一般的に分析モデルを用いてモデル化されるプロセス変動である。たとえば、軸速度の変動は一般的にランダムなプロセス変動として分類されるが、他方で、パターンの角が丸くなることは規則的な方法で補償されてきた。研究者は、ランダムなプロセス変動をモデル化する新規な分析モデルを作成することによって、ランダムなプロセス変動を規則的なプロセス変動に変えようと挑戦し続けているという点に留意されたい。
（製造上の問題）
経済的に実行可能であるために、半導体製造プロセスは、プロセス変動に対して強いものでなければならない。すなわち、プロセス変動の幅広い範囲に耐えることができねばならない。プロセスの強さを改善すること（たとえば焦点深度を改善することによって）は、コスト削減に直接つながるという点に留意されたい。これは、焦点深度を改善すると、装置の検査、整備、およびメンテナンスにかかる時間を短縮し、それによって、処理されるウエーハ数を増加させるためである。さらに、焦点深度を改善すると、歩留まりが向上する。これらの理由により、焦点深度を改善することによって実質的に利益が増加する。
さらに、焦点深度の改善は、製造プロセスの規模が小さくなるにつれ、さらに重要になる。これは、これらのプロセスにおける元々の焦点深度が急速に小さくなっているためである。特に、ディープサブミクロンの規模においては、焦点深度を少し改善することでさえ、製造コストにおいて何百万ドルをも節約することが可能である。
（アシストフィーチャ）
アシストフィーチャは、マスクレイアウトにおいて焦点深度を改善するために用いられることが多い。詳細には、ゲート構造および他の一次元機能に適用される場合、サブ解像度アシストフィーチャ（ＳＲＡＦ）が特に効果的であった。（明確にするために、技術およびシステムをサブ解像度アシストフィーチャの意味で説明するが、これらの技術およびシステムが、超解像度アシストフィーチャ等、その他の種類のアシストフィーチャにも適用され得ることは、当業者にとっては自明であろう。本出願の残りの部分において、「アシストフィーチャ」は、ほかに指定されない限り、サブ解像度アシストフィーチャを指す。）
図２は、本発明の一実施形態に基づき、マスクレイアウトにおける、アシストフィーチャの配置および寸法決定を示す。
ライン２０２およびライン２０４は、マスクレイアウトの一部である。ライン２０４が複雑なフィーチャ２０６を含むという点に留意されたい。アシストフィーチャの配置および／または寸法決定は、レイアウトが複雑なフィーチャを含む場合、より困難になる。たとえば、複雑なフィーチャ２０６が原因で、アシストフィーチャを１つのみ配置する代わりに、２つのアシストフィーチャ２０８および２１０をずらして配置する必要があり得る。複雑なレイアウトの別の例は、多様なピッチを有する複数のラインを含むレイアウトである。
アシストフィーチャを配置するための本方法は、一般的に、アシストフィーチャの配置および寸法決定がフィーチャ幅と間隔パラメータとの組み合わせによって決定する、ルールに基づく方法を用いる。
図３は、本発明の一実施形態に基づき、プロセスルールを用いた、アシストフィーチャの配置および寸法決定を示す。
ライン３０２、３０４、３０６および３０８は、マスクレイアウトの一部である。ルールに基づく方法において、アシストフィーチャ（ＡＦ）３１８の配置および／または寸法決定は、ルールテーブルという形式でまとめられる多様な要因に依存する。たとえば、ＡＦ距離３２０は、臨界寸法（ＣＤ）３１０、スペース３１２、長さ３１４、およびギャップ３１６等の多様な要因を含むルールテーブルに基づいて決定され得る。
図４Ａは、本発明の一実施形態に基づき、製造可能性を向上するようにアシストフィーチャがマスクレイアウト内に配置され得る方法を示す。
たとえば、アシストフィーチャ（ＡＦ）４０４、４０６および４０８は、パターン４０２の製造可能性を向上するようにマスクレイアウト内に配置される。交差領域４１０が印刷され、不都合であるという点に留意されたい。このため、ルールに基づいた方法は、通常、このような交差領域を削除するべくアシストフィーチャを縮小するために用いられ得る。
図４Ｂは、本発明の一実施形態に基づき、交差領域を削除するべくアシストフィーチャを縮小するために設計ルールが用いられ得る方法を示す。
不都合なことに、プロセスルールを用いてアシストフィーチャを配置すると、アシストフィーチャの配置および／または寸法決定が、欠点のあるものまたは最適ではないものになる可能性がある。また、大規模かつ複雑なレイアウトに対してはルールテーブルが大き過ぎて扱いにくくなる可能性がある。
（プロセス感度モデル）
半導体製造の主要な目的は、一測定において、マスクレイアウト上の評価点における全てのプロセス変動情報を得ることである。このことが達成されると、アシストフィーチャを適切に配置することによってプロセス変動を低減し、それによってマスクレイアウトの製造可能性を向上することが可能である。たとえば、ライン端がプロセス変動に非常に敏感であり、製造中に４０ｎｍ後退する（ｐｕｌｌ ｂａｃｋ）見込みがあるということを設計者が知っていれば、製造問題を固定するために、アシストフィーチャを追加または調整するのにこの情報を用いることが可能である。
さらに、相当な量の計算を利用せずにこれらの問題領域を識別することは非常に重要である。問題領域は、多様なプロセス条件を個々にシミュレートすることと、製造可能性の問題を生じる可能性のある領域を決定するために結果のパターンを比較することとによって識別され得るという点に留意されたい。不都合なことに、この方法は、複数の複雑なシミュレーションモデルを実行する必要があるため、相当な計算時間を要する。
代わりに、動作可能なプロセスウィンドウ内でアシストフィーチャが構造の安定性を向上するかを迅速に判断できるプロセス感度モデルが必要である。（構造が安定しているか否かを決定することは、層のタイプに依存するわけではないという点に留意されたい。たとえば、金属層において、回路内に短絡または開放を生じない限り、著しいＣＤ変動は許容可能であり得る。反対に、ポリシリコン層においては、たとえ非常に僅かなＣＤ変動でも、許容不可能であり得る。）
本発明の一実施形態において、システムは、名目上のプロセス条件下における半導体製造プロセスをモデル化する、目標とするプロセスモデルを最初に作成することによって、プロセス感度モデルを計算できる。半導体製造技術は、フォトリソグラフィ、エッチ、化学機械的研磨（ＣＭＰ）、トレンチ充填、および／またはその他の技術および前記の組み合わせを包み得るという点に留意されたい。
次に、システムは、名目上のプロセス条件とは異なる１つ以上のプロセス条件下における半導体製造プロセスをモデル化する、目標としない１つ以上のプロセスモデルを作成する。
詳細には、目標とする（または、目標としない）プロセスモデルは、多次元関数によって表され得る。さらに、目標とする（または、目標としない）プロセスモデルは、基底関数のセットを用いて概算され得る。さらに、本発明の一実施形態において、目標とするプロセスモデルを作成することは、名目上のプロセス条件下における半導体製造技術のために、分析モデルをプロセスデータに当てはめることを含む。同様に、目標としない１つ以上のプロセスモデルを作成することは、名目上のプロセス条件とは異なるプロセス条件下における半導体製造技術のために、分析モデルをプロセスデータに当てはめることを含む。また、本発明の一実施形態において、目標としない１つ以上のプロセスモデルは、目標とするプロセスモデルを分析的に摂動させることによって作成され得る。
図５Ａは、本発明の一実施形態に基づき、目標とするプロセスモデルを表す二次関数のプロットを示す。
図５Ｂは、本発明の一実施形態に基づき、目標としないプロセスモデルを表す二次関数のプロットを示す。
図５Ｃは、本発明の一実施形態に基づき、プロセス感度モデルのプロットを示す。
図５Ａに示す二次元（２−Ｄ）関数が、空間周波数変域における、目標とするプロセスモデルを表し、図５Ｂに示す二次元関数が、空間周波数変域における、目標としないプロセスモデルを表すという点に留意されたい。さらに、図５Ａ、図５Ｂ、および図５Ｃにおいて、Ｘ軸およびＹ軸は、空間周波数の要素（ラジアン／ミクロンの単位で）を識別し、一方でＺ軸は空間周波数の要素の大きさを指すという点に留意されたい。これらのプロセスモデルは、空間変域等のその他の変域において表され得る。また、これらのプロセスモデルは、極座標等のその他の座標において表され得る。
具体的に、光学リソグラフィの場合について検討されたい。Ｐｔは目標とするプロセスモデルを表すとする。すなわち、Ｐｔは焦点が合った場合の光学リソグラフィプロセスをモデル化するとする。さらに、Ｐｄは目標としないプロセスモデルを表すとする。すなわち、Ｐｄは焦点から外れている場合の光学リソグラフィプロセスをモデル化するとする。このとき、プロセス感度モデルＦｐは以下のように計算できる。
Ｆｐ＝（Ｐｔ−Ｐｄ／ΔＰｄ）
ここで、ΔＰｄは焦点オフセット（単位は長さ）である。
上記の例においては、目標としない１つのプロセスモデルを検討したのみであるという点に留意されたい。しかしながら、目標としない２つ以上のプロセスモデルを検討することも可能である。全体として、プロセス感度モデルＦｐは以下のように計算できる。
Figure 0004832088
 ここで、Ｐｌ…ｎは、任意の（たとえば最適でない）プロセス条件をモデル化する、目標としないプロセスモデルであり、Ｐｔは、名目上の（たとえば最適な）プロセス条件をモデル化する、目標とするプロセスモデルである。また、ΔＰｌ…ｎは、名目上のプロセス条件と任意（ｌ…ｎ）のプロセス条件との間のプロセス条件における、それぞれの場合の変化である。
たとえば、Ｐｔは焦点が合った場合の光学リソグラフィプロセスをモデル化するとする。さらに、Ｐｄｎは、ネガティブに焦点から外れている場合、すなわち、レンズとウエハとの間の距離が目標距離よりも短い場合の、光学リソグラフィプロセスを表すとする。また、Ｐｄｐは、ポジティブに焦点から外れている場合、すなわち、レンズとウエハとの間の距離が目標距離よりも長い場合の、光学リソグラフィプロセスを表すとする。このとき、プロセス感度モデルＦｐは以下のように計算できる。
Figure 0004832088
 ここで、ΔＰｄｎ（単位は長さ）はネガティブな焦点オフセット、ΔＰｄｐ（単位は長さ）は、ポジティブな焦点オフセットである。
（Ｐｔ−Ｐｄｎ）／ΔＰｄｎは、ネガティブな焦点ぼけの間に失われたパターンの特徴をモデル化し、（Ｐｔ−Ｐｄｐ）／ΔＰｄｐは、ポジティブな焦点ぼけの間に失われたパターンの特徴をモデル化するという点に留意されたい。上記の例において、プロセス感度モデルＦｐは、（Ｐｔ−Ｐｄｎ）／ΔＰｄｎと（Ｐｔ−Ｐｄｐ）／ΔＰｄｐとを加え、２で割り標準化することによって計算される。（プロセス感度モデルは標準化せずに用いることも可能であるという点に留意されたい。）
（改善されたアシストフィーチャ構造の決定）
図６は、本発明の一実施形態に基づき、改善されたアシストフィーチャ構造を、プロセス感度モデルを用いて決定するためのプロセスを図示する、フローチャートを示す。
プロセスは一般的に、マスクレイアウトを受け取ることによって開始する（ステップ６０２）。
マスクレイアウトを、製造可能性が向上するよう修正するために、１つ以上の解像度向上化技術（ＲＥＴ）を用いることができる。「未修正の」という用語は、ＲＥＴを用いて修正されていないマスクレイアウトを指すのに使用する。他方、「修正済みの」という用語は、１つ以上のＲＥＴを用いて修正されたマスクレイアウトを指すのに使用する。一般的にはアシストフィーチャの配置および／または寸法決定は未修正のマスクレイアウトにおいて決定されるが、これらのプロセスおよび技術は、アシストフィーチャの配置および／または寸法決定を修正済みのマスクレイアウトにおいて決定するのにも用いられ得るという点に留意されたい。
次いで、システムは、候補のアシストフィーチャ構造のセットを作成する（ステップ６０４）。アシストフィーチャ構造が、マスクレイアウトにおいて１つ以上のアシストフィーチャの位置および寸法を特定するという点に留意されたい。
例として、図７Ａ、図７Ｂ、図７Ｃ、図７Ｄは、本発明の一実施形態に基づき、候補のアシストフィーチャ構造のセットを示す。
具体的には、図７Ａに示す候補のアシストフィーチャ構造は、アシストフィーチャ７０４、７０６、７０８の、位置および寸法を特定する。同様に、図７Ｂ、図７Ｃ、図７Ｄは、これらのアシストフィーチャの異なる位置および／または寸法を特定する、その他の候補のアシストフィーチャ構造を示す。
次に、システムは、候補のアシストフィーチャ構造のセットと、プロセス感度情報を取り込む多次元関数によって表すことのできるプロセス感度モデルとを用いて、改善されたアシストフィーチャ構造を決定する。
改善されたアシストフィーチャ構造に基づいてアシストフィーチャをマスクレイアウト内に配置することによって、マスクレイアウトの製造可能性が向上するという点に留意されたい。さらに、改善されたアシストフィーチャ構造を決定するためにプロセス感度モデルを用いることによって、改善されたアシストフィーチャ構造を決定するのに必要な計算時間を実質的に短縮することができる。これは、プロセス感度情報を取り込む単一の多次元関数によってプロセス感度モデルを表すことができるためである。（このようなプロセス感度モデルがない場合、改善されたアシストフィーチャ構造を決定するには複数の複雑なシミュレーションモデルを実行することが必要であり、この実行は多大な計算時間を要する可能性があるという点に留意されたい。）
さらに、このアプローチは主に、プロセスを通じて、マスクレイアウトにおいて１Ｄ領域の性能を向上するようアシストフィーチャを配置することに関する。したがって、これらのアプローチは、プロセスを通じて、マスクレイアウトの２Ｄ領域の性能を向上するようアシストフィーチャの寸法を合わせることに関するものではない。反対に、本発明の実施形態は特に、プロセスを通じて、マスクレイアウトにおいて複雑な２Ｄ領域の性能を実質的に向上するために用いられ得る。
詳細には、システムは、改善されたアシストフィーチャ構造を、１つ以上の半導体製造プロセスをモデル化するプロセスモデル（たとえば光学強度モデル）を用いて決定することができる。動作中、システムは、マスクレイアウトの２Ｄ領域内に位置するアシストフィーチャのセットを受け取ることができる。次いで、システムは、アシストフィーチャ構造のセットを作成することができる。各アシストフィーチャ構造は、このアシストフィーチャ構造のセットに対し、異なる寸法のセットを特定する。次にシステムは、プロセスモデルを用い、各アシストフィーチャ構造について、多数の評価点における空間像強度を計算する。次いで、システムは、これらの強度値を用いて最適化問題を定式化する。最適化問題に対する解は、妥当なアシストフィーチャ構造と合致する。次に、システムは、最適化問題に対して実質的に最適である解を決定する。次いで、システムは、実質的に最適である解に基づいて、改善されたアシストフィーチャ構造を決定する。
これらの技術やシステムの、多数の変更および修正が、当業者にとっては容易に自明となろう。以下の記述において、改善されたアシストフィーチャ構造を決定するためにプロセス感度モデルを用いる実施形態について説明する。ただし、これらのシステムおよび技術は、アシストフィーチャの実質的に最適な寸法を決定するためにプロセスモデル（プロセス感度モデルの代わりに）を用いるよう、容易に修正され得るということは自明である。
引き続き図６に示すフローチャートについて述べる。次いで、システムは、最初にマスクレイアウトにおいて評価点のセットを選択する（ステップ６０６）ことによって、改善されたアシストフィーチャ構造を決定する。たとえば、システムは、図７Ａに示す評価点Ａおよび評価点Ｂを選択することができる。
次に、システムは、候補のアシストフィーチャ構造のセットについて、評価点のセットにおけるプロセス変動値を計算することができる（ステップ６０８）。
一実施形態においては、各候補のアシストフィーチャ構造の評価点におけるプロセス変動値が計算される。
詳細には、システムは、候補のアシストフィーチャ構造のセットのうちのあるアシストフィーチャ構造に基づいて、代表的なアシストフィーチャをマスクレイアウト内で配置する。次いで、システムは、マスクレイアウト（代表的なアシストフィーチャを含む）を表す多次元関数をプロセス感度モデルに繰り込むことによって、評価点のセットにおけるプロセス変動値を評価する。
たとえば、システムは、最初に図７Ａに示す候補のアシストフィーチャに基づいて代表的なアシストフィーチャを配置することができる。次に、システムは、マスクレイアウト（代表的なアシストフィーチャを含む）を表す多次元関数をプロセス感度モデルに繰り込むことによって、評価点Ａおよび評価点Ｂにおけるプロセス変動値を計算することができる。次いで、システムは、図７Ｂ、図７Ｃ、図７Ｄに示すその他の候補のアシストフィーチャ構造について、評価点Ａおよび評価点Ｂにおけるプロセス変動値を計算することができる。したがって、この例において、システムは、各評価点において４つ（各候補のアシストフィーチャ構造に対して１つ）のプロセス変動値を計算する。
システムはプロセス変動値をデータベース内に格納できるという点に留意されたい。このことによって、システムは、マスクレイアウト内のある位置におけるプロセス変動値を、プロセス変動値を再計算する代わりにデータベースを検索することによって引出すことができる。
次いで、システムは、プロセス変動値に基づいて最適化問題を定式化する（ステップ６１０）。最適化問題に対する解が、改善されたアシストフィーチャ構造に関連するよう、最適化問題を定式化できるという点に留意されたい。一実施形態において、最適化問題に対する目的関数は、評価点におけるプロセス変動値に関連する変数の一次結合である。
システムは多数の技術を用いて最適化問題を定式化することができるという点に留意されたい。たとえば、システムは、一次的なプログラム問題として最適化問題を定式化することができる。具体的には、評価点におけるアシストフィーチャの長さおよびプロセス変動値は、一次的なプログラム公式における変数と関連し得る。さらに、目的関数は、プロセス変動値に関連する変数の総和であり得る。
たとえば、図７Ａにおいて、評価点Ａおよび評価点Ｂにおけるプロセス変動値は、以下のように、アシストフィーチャの長さの一次結合によって概算することができる。
ＶＡ＝ｃ１ Ａ・ｌ１＋ｃ２ Ａ・ｌ２＋ｃ３ Ａ
ＶＢ＝ｃ１ Ｂ・ｌ１＋ｃ２ Ｂ・ｌ２＋ｃ３ Ｂ
ここで、ＶＡは評価点Ａにおけるプロセス変動値、ＶＢは評価点Ｂにおけるプロセス変動値、ｃ１ Ａ、ｃ２ Ａ、ｃ３ Ａ、ｃ１ Ｂ、ｃ２ Ｂ、ｃ３ Ｂは係数、また、それぞれ、ｌ１は７０４、ｌ２は７０６、ｌ３は７０８の、長さである。
さらに、プロセス変動値の総和ＶＡ＋ＶＢを目的関数として用いることができる。さらに、アシストフィーチャの長さについては、以下のように多数の制限が規定され得る。
ｌｏｗ１≦ｌ１≦ｈｉｇｈ１
ｌｏｗ２≦ｌ２≦ｈｉｇｈ２
ｌｏｗ３≦ｌ３≦ｈｉｇｈ３
ここで、ｌｏｗｊはアシストフィーチャｊの長さに対する下限、ｈｉｇｈｊは上限である。
一実施形態において、係数ｃ１ Ａ、ｃ２ Ａ、ｃ３ Ａは、以下の一次式システムを解くことによって計算することができる。
Figure 0004832088
 ここで、ｌｉｊは構造ｉ内のアシストフィーチャｊの長さ（ｌｊ）であり、Ｖｉ Ａは、構造ｉの、評価点Ａにおけるプロセス変動値である。同様に、ｃ１ Ｂ、ｃ２ Ｂ、ｃ３ Ｂも、同様の一次式システムを解くことによって計算することができる。
別の実施形態において、最適化問題は以下のように定式化することができる。
Figure 0004832088
 ここで、ｇは目的関数、Ｖｉは評価点ｉにおけるプロセス変動値、ｌ１，ｌ２，．．．，ｌｎはアシストフィーチャの位置および寸法を特定する、アシストフィーチャ構造変数、ｆｉは評価点ｉにおけるプロセス変動値を概算する、アシストフィーチャ構造変数の関数、ｌｏｗｊはアシストフィーチャ構造変数の長さｌｊに対する下限、ｈｉｇｈｊは上限である。ｆ１，ｆ２，．．．，ｆｍは様々な曲線調節技術を用いて決定することができるという点に留意されたい。
また、計算時間を短縮するために、システムはマスクレイアウトを複数の領域に分割し、各領域について個々の最適化問題を定式化することができる。
図８は、本発明の一実施形態に基づき、個々の最適化問題が各領域に対して定式化され得るように、マスクレイアウトが複数の領域に分割され得る方法を示す。（明瞭にするために、図８においては評価点を図示しない。）
アシストフィーチャ８０８、８１０、８１２、８１４、８１６、８１８、８２０は、パターン８０２、８０４、８０６の製造可能性の向上を促すようにマスクレイアウト内に配置される。一実施形態において、システムは、図８に示すマスクレイアウトを３つの領域に分割することができる。すなわち、アシストフィーチャ８０８、８１０、８１２を含む第１の領域と、アシストフィーチャ８１２、８１４、８１６を含む第２の領域と、アシストフィーチャ８１４、８１８、８２０を含む第３の領域との３つである。次いで、システムは、これら３つの領域について、個々の最適化問題を定式化することができる。あるアシストフィーチャが複数の領域に共通している場合、そのアシストフィーチャの位置および寸法は、複数の最適化問題を解くことによって求められるアシストフィーチャ構造変数の値に基づいて決定されるという点に留意されたい。別の実施形態において、システムは、アシストフィーチャの位置および寸法を、最適化問題のうちの１つの解答に基づいて決定することができ、その他の領域に対する最適化問題を解くことによって決定された、アシストフィーチャの位置および寸法を無視することができる。
次に、システムは、最適化問題に対し実質的に最適である解を計算する（ステップ６１２）。
次いで、システムは、最適化問題に対する実質的に最適な解に基づいて、改善されたアシストフィーチャを決定する（ステップ６１４）。最適化問題に対する解がアシストフィーチャ構造変数の値を決定し、アシストフィーチャ構造変数の値が、アシストフィーチャの位置および寸法をマスクレイアウトにおいて決定するという点に留意されたい。
（結論）
前述記載のデータ構造およびコードは、一般的に、コンピュータ可読記憶媒体に格納される。コンピュータ可読記憶媒体とは、コードおよび／またはデータをコンピュータシステムによって使用するために格納することが可能な、任意の装置または媒体であり得る。これには、ディスクドライブ、磁気テープ、ＣＤ（コンパクトディスク）およびＤＶＤ（ディジタル多機能ディスクまたはディジタルビデオディスク）、ならびに発信媒体に含まれているコンピュータ命令信号が含まれる（信号変調が行われる搬送波の有無にかかわらない）が、これらに限定されない。たとえば、発信媒体は、インターネット等の通信ネットワークを含み得る。
さらに、本発明の実施形態の前述の記載は、図示説明の目的で提示されたに過ぎず、本発明を網羅したもの、または開示された形式に本発明を限定する目的のものではない。したがって、多数の修正および変更が、当業者にとっては容易に自明となろう。
たとえば、本発明の実施形態は、マイクロエレクトロメカニカルシステム（ＭＥＭＳ）の製造に関して、マスクレイアウトにおいてアシストフィーチャを配置するのに用いられ得る。
また、上記の開示は、本発明を限定するためのものではなく、本発明の範囲は、添付の請求項によって定義される。
本発明の一実施形態に基づき、集積回路の設計および製造における様々なステップを示す。 本発明の一実施形態に基づき、マスクレイアウトにおける、アシストフィーチャの配置および寸法決定を示す。 本発明の一実施形態に基づき、設計ルールを用いた、アシストフィーチャの配置および寸法決定を示す。 図４Ａは、本発明の一実施形態に基づき、製造可能性を向上するようにアシストフィーチャがマスクレイアウト内に配置され得る方法を示し、図４Ｂは、本発明の一実施形態に基づき、交差領域を削除するべくアシストフィーチャを縮小するために設計ルールが用いられ得る方法を示す。 本発明の一実施形態に基づき、目標とするプロセスモデルを表す二次関数のプロットを示す。 本発明の一実施形態に基づき、目標としないプロセスモデルを表す二次関数のプロットを示す。 本発明の一実施形態に基づき、プロセス感度モデルのプロットを示す。 本発明の一実施形態に基づき、改善されたアシストフィーチャ構造を、プロセス感度モデルを用いて決定するためのプロセスを図示する、フローチャートを示す。 図７Ａ〜図７Ｄは、本発明の一実施形態に基づき、候補のアシストフィーチャ構造のセットを示す。 本発明の一実施形態に基づき、個々の最適化問題が各領域に対して定式化され得るように、マスクレイアウトが複数の領域に分割され得る方法を示す。
符号の説明
２０２、２０４、３０２、３０４、３０６、３０８・・・ライン（マスクレイアウトの一部）
２０８、２１０、３１８、４０４、４０６、４０８、７０４、７０６、７０８、８０８、８１０、８１２、８１４、８１６、８１８、８２０・・・アシストフィーチャ

Claims (14)

  1. １つ以上のアシストフィーチャの位置および寸法をマスクレイアウトにおいて特定する、アシストフィーチャ構造を決定する方法であって、該方法は、
    マスクレイアウトを受け取ることと、
    候補のアシストフィーチャ構造のセットを作成することと、
    該候補のアシストフィーチャ構造のセットと、プロセス感度モデルとを用いて、改善されたアシストフィーチャ構造を決定することであって、該プロセス感度モデルは、プロセス感度情報を取り込む多次元関数によって表され得る、ことと
    を包含し、
    該改善されたアシストフィーチャ構造に基づき、アシストフィーチャを該マスクレイアウトにおいて配置することが、該マスクレイアウトの製造可能性を向上し、
    該改善されたアシストフィーチャ構造を決定するために該プロセス感度モデルを用いることが、該改善されたアシストフィーチャ構造を該マスクレイアウトにおいて決定するのに必要な計算時間を短縮し、
    該改善されたアシストフィーチャ構造を決定することが、
    該マスクレイアウトにおいて評価点のセットを選択することと、
    該候補のアシストフィーチャ構造のセットのために、該評価点のセットにおけるプロセス変動値を計算することであって、
    該候補のアシストフィーチャ構造のセットのうちの１つの候補のアシストフィーチャ構造に基づき、代表的なアシストフィーチャを該マスクレイアウトにおいて配置することと、
    該プロセス感度モデルに、該マスクレイアウトを表す多次元関数を繰り込むことによって、該評価点のセットにおけるプロセス変動値を評価することと
    を反復的に行うことによって計算することと、
    該プロセス変動値に基づいて、最適化問題を定式化することであって、該最適化問題に対する解がアシストフィーチャ構造に関連する、ことと、
    該最適化問題に対する実質的に最適である解を計算することと、
    該最適化問題に対する該実質的に最適である解に基づき、該改善されたアシストフィーチャ構造を決定することと
    を包含し、
    該プロセス感度モデルが、
    名目上のプロセス条件下における半導体製造プロセスをモデル化する、目標であるプロセスモデルを作成することと、
    名目上のプロセス条件とは異なる１つ以上のプロセス条件下における半導体製造プロセスをモデル化する、１つ以上の目標でないプロセスモデルを作成することと、
    該目標であるプロセスモデルと、該１つ以上の目標でないプロセスモデルとを用いて、該プロセス感度モデルを計算することと
    によって計算され得る、方法。
  2. 前記最適化問題に対する目的関数が、前記評価点における前記プロセス変動値に関連する変数の一次結合である、請求項１に記載の方法。
  3. 前記プロセス感度モデルを計算することが、前記目標であるプロセスモデルと前記１つ以上の目標でないプロセスモデルとの一次結合を計算することを含む、請求項１に記載の方法。
  4. 前記半導体製造プロセスが、
    フォトリソグラフィか、
    エッチか、
    化学機械的研磨（ＣＭＰ）か、
    トレンチ充填か、
    レチクル製造か
    を含むことが可能である、請求項１に記載の方法。
  5. 前記マスクレイアウトが、未修正または修正済みのマスクレイアウトであり得る、請求項１に記載の方法。
  6. コンピュータによって実行される際に、１つ以上のアシストフィーチャの位置および寸法をマスクレイアウトにおいて特定する、アシストフィーチャ構造を決定する方法を該コンピュータに実行させる命令を格納したコンピュータ可読記憶媒体であって、該方法は、
    マスクレイアウトを受け取ることと、
    候補のアシストフィーチャ構造のセットを作成することと、
    該候補のアシストフィーチャ構造のセットと、プロセス感度モデルとを用いて、改善されたアシストフィーチャ構造を決定することであって、該プロセス感度モデルは、プロセス感度情報を取り込む多次元関数によって表され得る、ことと
    を包含し、
    該改善されたアシストフィーチャ構造に基づき、アシストフィーチャを該マスクレイアウトにおいて配置することが、該マスクレイアウトの製造可能性を向上し、
    該改善されたアシストフィーチャ構造を決定するために該プロセス感度モデルを用いることが、該改善されたアシストフィーチャ構造を該マスクレイアウトにおいて決定するのに必要な計算時間を短縮し、
    該改善されたアシストフィーチャ構造を決定することが、
    該マスクレイアウトにおいて評価点のセットを選択することと、
    該候補のアシストフィーチャ構造のセットのために、該評価点のセットにおけるプロセス変動値を計算することであって、
    該候補のアシストフィーチャ構造のセットのうちの１つのアシストフィーチャ構造に基づき、代表的なアシストフィーチャを該マスクレイアウトにおいて配置することと、
    該プロセス感度モデルに、該マスクレイアウトを表す多次元関数を繰り込むことによって、該評価点のセットにおけるプロセス変動値を評価することと、
    を反復的に行うことによって計算することと、
    該プロセス変動値に基づいて、最適化問題を定式化することであって、該最適化問題に対する解がアシストフィーチャ構造に関連する、ことと、
    該最適化問題に対する実質的に最適である解を計算することと、
    該最適化問題に対する該実質的に最適である解に基づき、該改善されたアシストフィーチャ構造を決定することと
    を包含し、
    該プロセス感度モデルが、
    名目上のプロセス条件下における半導体製造プロセスをモデル化する、目標であるプロセスモデルを作成することと、
    名目上のプロセス条件とは異なる１つ以上のプロセス条件下における半導体製造プロセスをモデル化する、１つ以上の目標でないプロセスモデルを作成することと、
    該目標であるプロセスモデルと、該１つ以上の目標でないプロセスモデルとを用いて、該プロセス感度モデルを計算することと
    によって計算され得る、コンピュータ可読記憶媒体。
  7. 前記最適化問題に対する目的関数が、前記評価点における前記プロセス変動値に関連する変数の一次結合である、請求項６に記載のコンピュータ可読記憶媒体。
  8. 前記プロセス感度モデルを計算することが、前記目標であるプロセスモデルと前記１つ以上の目標でないプロセスモデルとの一次結合を計算することを含む、請求項６に記載のコンピュータ可読記憶媒体。
  9. 前記半導体製造プロセスが、
    フォトリソグラフィか、
    エッチか、
    化学機械的研磨（ＣＭＰ）か、
    トレンチ充填か、
    レチクル製造か
    を含むことが可能である、請求項６に記載のコンピュータ可読記憶媒体。
  10. 前記マスクレイアウトが、未修正または修正済みのマスクレイアウトであり得る、請求項６に記載のコンピュータ可読記憶媒体。
  11. マスクレイアウトにおいて２次元領域内に配置された１つ以上のアシストフィーチャに対し、アシストフィーチャ寸法を決定する方法であって、該方法は、
    該マスクレイアウトにおいて２次元領域内に配置されたアシストフィーチャのセットを受け取ることと、
    候補のアシストフィーチャ構造のセットを作成することであって、アシストフィーチャ構造が１つ以上のアシストフィーチャの寸法を特定する、ことと、
    該候補のアシストフィーチャ構造のセットと、１つ以上の半導体製造プロセスをモデル化するプロセスモデルとを用いて、改善されたアシストフィーチャ構造を決定することと、
    を包含し、
    該マスクレイアウトにおいて、該改善されたアシストフィーチャ構造に基づいてアシストフィーチャの寸法決定することが、該マスクレイアウトにおいて、該２次元領域の製造可能性を向上し、
    該改善されたアシストフィーチャ構造を決定することが、
    該マスクレイアウトにおいて評価点のセットを選択することと、
    該候補のアシストフィーチャ構造のセットのために、該評価点のセットにおける空間像強度値を計算することであって、
    該候補のアシストフィーチャ構造のセットのうちの１つの候補のアシストフィーチャ構造に基づき、該マスクレイアウトにおいて、代表的なアシストフィーチャの寸法決定することと、
    光学像強度モデルに、該マスクレイアウトを表す多次元関数を繰り込むことによって、該評価点のセットにおける空間像強度値を評価することと
    を反復的に行うことによって計算することと、
    該空間像強度値に基づいて最適化問題を定式化することであって、該最適化問題に対する解がアシストフィーチャ構造に関連する、ことと、
    該最適化問題に対する実質的に最適である解を計算することと、
    該最適化問題に対する該実質的に最適である解に基づき、該改善されたアシストフィーチャ構造を決定することと
    を包含する、方法。
  12. 前記マスクレイアウトが、未修正または修正済みのマスクレイアウトであり得る、請求項１１に記載の方法。
  13. コンピュータによって実行される際に、マスクレイアウトにおいて２次元領域内に配置された１つ以上のアシストフィーチャに対し、アシストフィーチャ寸法を決定する方法を該コンピュータに実行させる命令を格納した、コンピュータ可読記憶媒体であって、該方法は、
    該マスクレイアウトにおいて２次元領域内に配置されたアシストフィーチャのセットを受け取ることと、
    候補のアシストフィーチャ構造のセットを作成することであって、アシストフィーチャ構造が１つ以上のアシストフィーチャの寸法を特定する、ことと、
    該候補のアシストフィーチャ構造のセットと、１つ以上の半導体製造プロセスをモデル化するプロセスモデルとを用いて、改善されたアシストフィーチャ構造を決定することと、
    を包含し、
    該マスクレイアウトにおいて、該改善されたアシストフィーチャ構造に基づいてアシストフィーチャの寸法決定することが、該マスクレイアウトにおいて、該２次元領域の製造可能性を向上し、
    該改善されたアシストフィーチャ構造を決定することが、
    該マスクレイアウトにおいて評価点のセットを選択することと、
    該候補のアシストフィーチャ構造のセットのために、該評価点のセットにおける空間像強度値を計算することであって、
    該候補のアシストフィーチャ構造のセットのうちの１つの候補のアシストフィーチャ構造に基づき、該マスクレイアウトにおいて、代表的なアシストフィーチャの寸法決定することと、
    光学像強度モデルに、該マスクレイアウトを表す多次元関数を繰り込むことによって、該評価点のセットにおける空間像強度値を評価することと
    を反復的に行うことによって計算することと、
    該空間像強度値に基づいて最適化問題を定式化することであって、該最適化問題に対する解がアシストフィーチャ構造に関連する、ことと、
    該最適化問題に対する実質的に最適である解を計算することと、
    該最適化問題に対する該実質的に最適である解に基づき、該改善されたアシストフィーチャ構造を決定することと
    を包含する、コンピュータ可読記憶媒体。
  14. 前記マスクレイアウトが、未修正または修正済みのマスクレイアウトであり得る、請求項１３に記載のコンピュータ可読記憶媒体。
JP2006011683A 2005-02-24 2006-01-19 改善されたアシストフィーチャ構造をマスクレイアウトにおいて決定するための方法および装置 Active JP4832088B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US11/065,409 US7251807B2 (en) 2005-02-24 2005-02-24 Method and apparatus for identifying a manufacturing problem area in a layout using a process-sensitivity model
US11/065,409 2005-02-24
US11/109,534 US7475382B2 (en) 2005-02-24 2005-04-19 Method and apparatus for determining an improved assist feature configuration in a mask layout
US11/109,534 2005-04-19

Publications (2)

Publication Number Publication Date
JP2006235607A JP2006235607A (ja) 2006-09-07
JP4832088B2 true JP4832088B2 (ja) 2011-12-07

Family

ID=35998967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006011683A Active JP4832088B2 (ja) 2005-02-24 2006-01-19 改善されたアシストフィーチャ構造をマスクレイアウトにおいて決定するための方法および装置

Country Status (7)

Country Link
US (2) US7475382B2 (ja)
EP (1) EP1696270B1 (ja)
JP (1) JP4832088B2 (ja)
KR (1) KR101187139B1 (ja)
AT (1) ATE525677T1 (ja)
SG (1) SG125170A1 (ja)
TW (1) TWI388921B (ja)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056142B1 (ko) 2004-01-29 2011-08-10 케이엘에이-텐코 코포레이션 레티클 설계 데이터의 결함을 검출하기 위한 컴퓨터로구현되는 방법
JP4904034B2 (ja) 2004-09-14 2012-03-28 ケーエルエー−テンカー コーポレイション レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体
US7251807B2 (en) * 2005-02-24 2007-07-31 Synopsys, Inc. Method and apparatus for identifying a manufacturing problem area in a layout using a process-sensitivity model
US7475382B2 (en) * 2005-02-24 2009-01-06 Synopsys, Inc. Method and apparatus for determining an improved assist feature configuration in a mask layout
US7721246B2 (en) * 2005-02-24 2010-05-18 Synopsys, Inc. Method and apparatus for quickly determining the effect of placing an assist feature at a location in a layout
US7769225B2 (en) 2005-08-02 2010-08-03 Kla-Tencor Technologies Corp. Methods and systems for detecting defects in a reticle design pattern
US7458059B2 (en) * 2005-10-31 2008-11-25 Synopsys, Inc. Model of sensitivity of a simulated layout to a change in original layout, and use of model in proximity correction
US7676077B2 (en) 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7570796B2 (en) 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US8041103B2 (en) 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
US7761819B2 (en) * 2006-07-05 2010-07-20 Yue Yang System and method of modification of integrated circuit mask layout
WO2008010017A1 (en) * 2006-07-19 2008-01-24 Freescale Semiconductor, Inc. Method and apparatus for designing an integrated circuit
US8572523B2 (en) 2006-07-21 2013-10-29 Synopsys, Inc. Lithography aware leakage analysis
US8473876B2 (en) * 2006-07-21 2013-06-25 Synopsys, Inc. Lithography aware timing analysis
WO2008031744A1 (en) * 2006-09-14 2008-03-20 Sagantec Israel Ltd Method and system for adapting objects of a circuit layout
KR100881184B1 (ko) * 2006-12-12 2009-02-05 삼성전자주식회사 마스크 패턴을 배치하는 방법 및 이를 이용한 장치
KR100874913B1 (ko) 2006-12-12 2008-12-19 삼성전자주식회사 마스크 패턴을 배치하는 방법 및 이를 이용한 장치
US8341561B2 (en) * 2006-12-12 2012-12-25 Samsung Electronics Co., Ltd. Methods of arranging mask patterns and associated apparatus
US7877722B2 (en) 2006-12-19 2011-01-25 Kla-Tencor Corp. Systems and methods for creating inspection recipes
WO2008078213A1 (en) * 2006-12-21 2008-07-03 Nxp B.V. A method and system for identifying weak points in an integrated circuit design
WO2008086282A2 (en) 2007-01-05 2008-07-17 Kla-Tencor Corporation Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions
US7962863B2 (en) * 2007-05-07 2011-06-14 Kla-Tencor Corp. Computer-implemented methods, systems, and computer-readable media for determining a model for predicting printability of reticle features on a wafer
US7738093B2 (en) 2007-05-07 2010-06-15 Kla-Tencor Corp. Methods for detecting and classifying defects on a reticle
US8213704B2 (en) 2007-05-09 2012-07-03 Kla-Tencor Corp. Methods and systems for detecting defects in a reticle design pattern
US7669161B2 (en) * 2007-06-22 2010-02-23 Synopsys, Inc. Minimizing effects of interconnect variations in integrated circuit designs
KR101317844B1 (ko) * 2007-07-06 2013-10-11 삼성전자주식회사 마스크 패턴을 배치하는 방법 및 이를 이용한 장치
US7796804B2 (en) 2007-07-20 2010-09-14 Kla-Tencor Corp. Methods for generating a standard reference die for use in a die to standard reference die inspection and methods for inspecting a wafer
US7711514B2 (en) 2007-08-10 2010-05-04 Kla-Tencor Technologies Corp. Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan
CN101785009B (zh) 2007-08-20 2012-10-10 恪纳腾公司 确定实际缺陷是潜在系统性缺陷还是潜在随机缺陷的计算机实现的方法
US8139844B2 (en) 2008-04-14 2012-03-20 Kla-Tencor Corp. Methods and systems for determining a defect criticality index for defects on wafers
CN102057329B (zh) 2008-06-03 2013-08-21 Asml荷兰有限公司 基于模型的过程模拟的方法
US9659670B2 (en) 2008-07-28 2017-05-23 Kla-Tencor Corp. Computer-implemented methods, computer-readable media, and systems for classifying defects detected in a memory device area on a wafer
US8775101B2 (en) 2009-02-13 2014-07-08 Kla-Tencor Corp. Detecting defects on a wafer
US8204297B1 (en) 2009-02-27 2012-06-19 Kla-Tencor Corp. Methods and systems for classifying defects detected on a reticle
US8112241B2 (en) 2009-03-13 2012-02-07 Kla-Tencor Corp. Methods and systems for generating an inspection process for a wafer
JP5185235B2 (ja) * 2009-09-18 2013-04-17 株式会社東芝 フォトマスクの設計方法およびフォトマスクの設計プログラム
US8781781B2 (en) 2010-07-30 2014-07-15 Kla-Tencor Corp. Dynamic care areas
JP5606369B2 (ja) * 2011-03-23 2014-10-15 株式会社東芝 パターン修正方法および半導体装置の製造方法
US9170211B2 (en) 2011-03-25 2015-10-27 Kla-Tencor Corp. Design-based inspection using repeating structures
US20120259445A1 (en) * 2011-04-05 2012-10-11 Nanya Technology Corporation Method for matching assistant feature tools
US9087367B2 (en) 2011-09-13 2015-07-21 Kla-Tencor Corp. Determining design coordinates for wafer defects
US8831334B2 (en) 2012-01-20 2014-09-09 Kla-Tencor Corp. Segmentation for wafer inspection
US8826200B2 (en) 2012-05-25 2014-09-02 Kla-Tencor Corp. Alteration for wafer inspection
US9189844B2 (en) 2012-10-15 2015-11-17 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific information
KR102004852B1 (ko) 2012-11-15 2019-07-29 삼성전자 주식회사 컴퓨팅 시스템을 이용한 반도체 패키지 디자인 시스템 및 방법, 상기 시스템을 포함하는 반도체 패키지 제조 장치, 상기 방법으로 디자인된 반도체 패키지
US9053527B2 (en) 2013-01-02 2015-06-09 Kla-Tencor Corp. Detecting defects on a wafer
US9134254B2 (en) 2013-01-07 2015-09-15 Kla-Tencor Corp. Determining a position of inspection system output in design data space
US9311698B2 (en) 2013-01-09 2016-04-12 Kla-Tencor Corp. Detecting defects on a wafer using template image matching
US9092846B2 (en) 2013-02-01 2015-07-28 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific and multi-channel information
US9865512B2 (en) 2013-04-08 2018-01-09 Kla-Tencor Corp. Dynamic design attributes for wafer inspection
US9310320B2 (en) 2013-04-15 2016-04-12 Kla-Tencor Corp. Based sampling and binning for yield critical defects
US10310386B2 (en) 2014-07-14 2019-06-04 Asml Netherlands B.V. Optimization of assist features and source
WO2016050584A1 (en) * 2014-10-02 2016-04-07 Asml Netherlands B.V. Rule-based deployment of assist features
CN112912797A (zh) 2018-09-14 2021-06-04 美商新思科技有限公司 用于提高晶片对比度的反射式euv掩模吸收体操纵
CN117973308B (zh) * 2024-03-26 2024-06-21 全芯智造技术有限公司 用于版图处理的方法、设备和介质

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6474547A (en) 1987-09-14 1989-03-20 Motorola Inc Manufacture of semiconductor for compensating strain between pattern on semiconductor body and mask for obtaining pattern
US5638211A (en) * 1990-08-21 1997-06-10 Nikon Corporation Method and apparatus for increasing the resolution power of projection lithography exposure system
JPH04216548A (ja) 1990-12-18 1992-08-06 Mitsubishi Electric Corp フォトマスク
JP3237150B2 (ja) * 1991-11-07 2001-12-10 株式会社ニコン 露光方法、デバイス製造方法、および露光装置
US5756981A (en) * 1992-02-27 1998-05-26 Symbol Technologies, Inc. Optical scanner for reading and decoding one- and-two-dimensional symbologies at variable depths of field including memory efficient high speed image processing means and high accuracy image analysis means
JP3223718B2 (ja) * 1994-09-07 2001-10-29 松下電器産業株式会社 マスクデータの作成方法
US5680588A (en) * 1995-06-06 1997-10-21 International Business Machines Corporation Method and system for optimizing illumination in an optical photolithography projection imaging system
US6467076B1 (en) * 1999-04-30 2002-10-15 Nicolas Bailey Cobb Method and apparatus for submicron IC design
US6396158B1 (en) * 1999-06-29 2002-05-28 Motorola Inc. Semiconductor device and a process for designing a mask
US6453457B1 (en) 2000-09-29 2002-09-17 Numerical Technologies, Inc. Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout
US6539521B1 (en) * 2000-09-29 2003-03-25 Numerical Technologies, Inc. Dissection of corners in a fabrication layout for correcting proximity effects
US7047505B2 (en) * 2000-10-17 2006-05-16 Pdf Solutions, Inc. Method for optimizing the characteristics of integrated circuits components from circuit specifications
US6553559B2 (en) * 2001-01-05 2003-04-22 International Business Machines Corporation Method to determine optical proximity correction and assist feature rules which account for variations in mask dimensions
US6803995B2 (en) * 2001-01-17 2004-10-12 International Business Machines Corporation Focus control system
US6873720B2 (en) 2001-03-20 2005-03-29 Synopsys, Inc. System and method of providing mask defect printability analysis
US6703167B2 (en) * 2001-04-18 2004-03-09 Lacour Patrick Joseph Prioritizing the application of resolution enhancement techniques
US7072502B2 (en) * 2001-06-07 2006-07-04 Applied Materials, Inc. Alternating phase-shift mask inspection method and apparatus
DE10143723B4 (de) 2001-08-31 2006-09-28 Infineon Technologies Ag Verfahren zur Optimierung eines Layouts für eine Maske zur Verwendung bei der Halbleiterherstellung
US20030121021A1 (en) 2001-12-26 2003-06-26 Numerical Technologies, Inc. System and method for determining manufacturing error enhancement factor
US7233887B2 (en) * 2002-01-18 2007-06-19 Smith Bruce W Method of photomask correction and its optimization using localized frequency analysis
US7013439B2 (en) * 2002-01-31 2006-03-14 Juan Andres Torres Robles Contrast based resolution enhancing technology
JP2003322945A (ja) * 2002-05-01 2003-11-14 Mitsubishi Electric Corp レイアウトパターンデータの補正装置
US7131100B2 (en) 2002-12-10 2006-10-31 Synopsys Inc. Identifying phantom images generated by side-lobes
US6904587B2 (en) * 2002-12-20 2005-06-07 Synopsys, Inc. Incremental lithography mask layout design and verification
US6928634B2 (en) * 2003-01-02 2005-08-09 Yuri Granik Matrix optical process correction
US6964032B2 (en) * 2003-02-28 2005-11-08 International Business Machines Corporation Pitch-based subresolution assist feature design
US7001693B2 (en) 2003-02-28 2006-02-21 International Business Machines Corporation Binary OPC for assist feature layout optimization
US7480889B2 (en) * 2003-04-06 2009-01-20 Luminescent Technologies, Inc. Optimized photomasks for photolithography
JP2004348118A (ja) * 2003-04-30 2004-12-09 Toshiba Corp フォトマスク及びそれを用いた露光方法、データ発生方法
JP4684584B2 (ja) 2003-07-23 2011-05-18 キヤノン株式会社 マスク及びその製造方法、並びに、露光方法
US6978438B1 (en) * 2003-10-01 2005-12-20 Advanced Micro Devices, Inc. Optical proximity correction (OPC) technique using generalized figure of merit for photolithograhic processing
US7003758B2 (en) * 2003-10-07 2006-02-21 Brion Technologies, Inc. System and method for lithography simulation
US7155689B2 (en) * 2003-10-07 2006-12-26 Magma Design Automation, Inc. Design-manufacturing interface via a unified model
US7073162B2 (en) * 2003-10-31 2006-07-04 Mentor Graphics Corporation Site control for OPC
US8151220B2 (en) * 2003-12-04 2012-04-03 Kla-Tencor Technologies Corp. Methods for simulating reticle layout data, inspecting reticle layout data, and generating a process for inspecting reticle layout data
KR101056142B1 (ko) * 2004-01-29 2011-08-10 케이엘에이-텐코 코포레이션 레티클 설계 데이터의 결함을 검출하기 위한 컴퓨터로구현되는 방법
US7539954B2 (en) * 2004-02-24 2009-05-26 Konstantinos Adam OPC simulation model using SOCS decomposition of edge fragments
JP2007526457A (ja) * 2004-03-01 2007-09-13 イアティア イメージング プロプライアタリー リミティド 深度情報を含む画像の生成方法と装置
US7115343B2 (en) * 2004-03-10 2006-10-03 International Business Machines Corporation Pliant SRAF for improved performance and manufacturability
JP2007536564A (ja) * 2004-04-02 2007-12-13 クリア・シェイプ・テクノロジーズ・インコーポレーテッド 集積回路の製造における超解像プロセスのモデル化
US7080349B1 (en) * 2004-04-05 2006-07-18 Advanced Micro Devices, Inc. Method of developing optimized optical proximity correction (OPC) fragmentation script for photolithographic processing
US7207029B2 (en) * 2004-09-29 2007-04-17 Synopsys, Inc. Calculating etch proximity-correction using image-precision techniques
US7251807B2 (en) * 2005-02-24 2007-07-31 Synopsys, Inc. Method and apparatus for identifying a manufacturing problem area in a layout using a process-sensitivity model
US7721246B2 (en) * 2005-02-24 2010-05-18 Synopsys, Inc. Method and apparatus for quickly determining the effect of placing an assist feature at a location in a layout
US7475382B2 (en) * 2005-02-24 2009-01-06 Synopsys, Inc. Method and apparatus for determining an improved assist feature configuration in a mask layout
US7315999B2 (en) * 2005-03-17 2008-01-01 Synopsys, Inc. Method and apparatus for identifying assist feature placement problems

Also Published As

Publication number Publication date
US20060188673A1 (en) 2006-08-24
TW200641520A (en) 2006-12-01
EP1696270A2 (en) 2006-08-30
KR101187139B1 (ko) 2012-10-05
US7475382B2 (en) 2009-01-06
KR20060094472A (ko) 2006-08-29
SG125170A1 (en) 2006-09-29
US7509624B2 (en) 2009-03-24
US20060212839A1 (en) 2006-09-21
JP2006235607A (ja) 2006-09-07
ATE525677T1 (de) 2011-10-15
EP1696270A3 (en) 2008-01-23
TWI388921B (zh) 2013-03-11
EP1696270B1 (en) 2011-09-21

Similar Documents

Publication Publication Date Title
JP4832088B2 (ja) 改善されたアシストフィーチャ構造をマスクレイアウトにおいて決定するための方法および装置
JP4925408B2 (ja) プロセス感度モデルを用いてレイアウト内の製造問題領域を識別する方法
EP1677221B1 (en) Method and apparatus for placing assist features in a layout
US7814456B2 (en) Method and system for topography-aware reticle enhancement
JP5658317B2 (ja) モデルベースのリソグラフィ誘導レイアウト設計を実行するための方法
US7421678B2 (en) Assist feature placement using a process-sensitivity model
US7886262B2 (en) System and method of maximizing integrated circuit manufacturing yield with fabrication process simulation driven layout optimization
US7315999B2 (en) Method and apparatus for identifying assist feature placement problems
JP2010506336A (ja) 電子設計自動化における特性
US20110161895A1 (en) Retargeting Based On Process Window Simulation
US20230118656A1 (en) Machine learning based model builder and its applications for pattern transferring in semiconductor manufacturing
US7207029B2 (en) Calculating etch proximity-correction using image-precision techniques
JP2011133795A (ja) マスク設計方法、マスク設計装置、プログラムおよび半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110506

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110920

R150 Certificate of patent or registration of utility model

Ref document number: 4832088

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250