JP4925408B2 - プロセス感度モデルを用いてレイアウト内の製造問題領域を識別する方法 - Google Patents
プロセス感度モデルを用いてレイアウト内の製造問題領域を識別する方法 Download PDFInfo
- Publication number
- JP4925408B2 JP4925408B2 JP2006004222A JP2006004222A JP4925408B2 JP 4925408 B2 JP4925408 B2 JP 4925408B2 JP 2006004222 A JP2006004222 A JP 2006004222A JP 2006004222 A JP2006004222 A JP 2006004222A JP 4925408 B2 JP4925408 B2 JP 4925408B2
- Authority
- JP
- Japan
- Prior art keywords
- model
- target
- mask layout
- models
- sensitivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 318
- 230000008569 process Effects 0.000 title claims abstract description 256
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 87
- 230000035945 sensitivity Effects 0.000 title claims description 66
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 238000003860 storage Methods 0.000 claims description 16
- 238000000206 photolithography Methods 0.000 claims description 14
- 239000000126 substance Substances 0.000 claims description 11
- 238000001459 lithography Methods 0.000 claims description 7
- 230000010363 phase shift Effects 0.000 claims description 7
- 238000011049 filling Methods 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- 238000012937 correction Methods 0.000 claims description 5
- 230000000694 effects Effects 0.000 claims description 2
- 238000013461 design Methods 0.000 description 17
- 238000012545 processing Methods 0.000 description 14
- 235000012431 wafers Nutrition 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 5
- 230000003993 interaction Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000005286 illumination Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000012887 quadratic function Methods 0.000 description 4
- 230000026676 system process Effects 0.000 description 4
- 244000208734 Pisonia aculeata Species 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011859 microparticle Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Electron Beam Exposure (AREA)
Description
マスクレイアウト内の、製造問題を発生する可能性のある領域を識別する方法であって、該方法は、
名目上の(たとえば最適な)プロセス条件下における半導体製造プロセスをモデル化する、目標である(on−target)プロセスモデルを作成することと、
1つ以上の任意の(たとえば、最適でない)プロセス条件下における半導体製造プロセスをモデル化する、1つ以上の目標でない(off−target)プロセスモデルを作成することと、
該目標であるプロセスモデルと、該1つ以上の目標でないプロセスモデルとを用いて、プロセス感度モデルを計算することであって、該プロセス感度モデルが多次元関数によって表され得る、ことと、
該プロセス感度モデルを用いて該マスクレイアウト内の問題領域を識別することであって、該問題領域を識別することによって該問題領域を訂正することが可能となり、それによって該マスクレイアウトの製造可能性を改善する、ことと
を包含し、
該問題領域を識別するために該プロセス感度モデルを用いることが、該問題領域を識別するのに必要な計算時間を低減する、方法。
上記目標であるプロセスモデルと、上記1つ以上の目標でないプロセスモデルとを用いて上記プロセス感度モデルを計算することが、該1つ以上の目標でないプロセスモデルの中の各目標でないプロセスモデルを該目標であるプロセスモデルから引くことを含む、項目1に記載の方法。
上記マスクレイアウト内の上記問題領域を識別することが、
上記プロセス感度モデルに、該マスクレイアウトを表す多次元関数を繰り込むことによって、問題標識子を計算することと、
該マスクレイアウト内の該問題領域を識別するために、該問題標識子の値を閾値と比較することとを含む、項目1に記載の方法。
上記目標であるプロセスモデルを作成することが、名目上の(たとえば最適な)プロセス条件下における半導体製造プロセスのプロセスデータに分析モデルを適合させることを含み、
上記1つ以上の目標でないプロセスモデルを作成することが、任意の(たとえば最適でない)プロセス条件下における半導体製造プロセスのためのプロセスデータに分析モデルを適合させることを含む、項目1に記載の方法。
光学近接効果補正(OPC)プロセスが上記マスクレイアウト上で実行される前に、上記方法が実行される、項目1に記載の方法。
上記半導体製造プロセスが、
フォトリソグラフィか、
エッチか、
化学機械的研磨(CMP)か、
トレンチ充填か、
レチクル製造か
を含む、項目1に記載の方法。
上記方法は、1つ以上の解像度向上技術が上記マスクレイアウトに適用された後に実行され、該解像度向上技術が、
alternating位相シフトマスクか、
アシストフィーチャか、
二重双極(dual dipole)照明か、
クロムレス位相リソグラフィ(CPL)か
を含むことが可能である、項目1に記載の方法。
コンピュータによって実行される際に、マスクレイアウト内の、製造問題を発生する可能性のある領域を識別する方法を該コンピュータに実行させる命令を格納した、コンピュータ可読記憶媒体であって、該方法は、
名目上の(たとえば最適な)プロセス条件下における半導体製造プロセスをモデル化する、目標であるプロセスモデルを作成することと、
1つ以上の任意の(たとえば、最適でない)プロセス条件下における半導体製造プロセスをモデル化する、1つ以上の目標でないプロセスモデルを作成することと、
該目標であるプロセスモデルと、該1つ以上の目標でないプロセスモデルとを用いて、プロセス感度モデルを計算することであって、該プロセス感度モデルが多次元関数によって表され得る、ことと、
該プロセス感度モデルを用いて該マスクレイアウト内の問題領域を識別することであって、該問題領域を識別することによって該問題領域を訂正することが可能となり、それによって該マスクレイアウトの製造可能性を改善する、ことと
を包含し、
該問題領域を識別するために該プロセス感度モデルを用いることが、該問題領域を識別するのに必要な計算時間を低減する、コンピュータ可読記憶媒体。
上記目標であるプロセスモデルと、上記1つ以上の目標でないプロセスモデルとを用いて、上記プロセス感度モデルを計算することが、該1つ以上の目標でないプロセスモデルの中の、目標でないプロセスモデルの各々を、該目標であるプロセスモデルから引くことを含む、項目8に記載のコンピュータ可読記憶媒体。
上記マスクレイアウト内の上記問題領域を識別することが、
上記プロセス感度モデルに、該マスクレイアウトを表す多次元関数を繰り込むことによって、問題標識子を計算することと、
該マスクレイアウト内の該問題領域を識別するために、該問題標識子の値を閾値と比較することとを含む、項目8に記載のコンピュータ可読記憶媒体。
上記目標であるプロセスモデルを作成することが、名目上の(たとえば最適な)プロセス条件下における半導体製造プロセスのプロセスデータに分析モデルを適合させることを含み、
上記1つ以上の目標でないプロセスモデルを作成することが、任意の(たとえば最適でない)プロセス条件下における半導体製造プロセスのプロセスデータに分析モデルを適合させることを含む、項目8に記載のコンピュータ可読記憶媒体。
上記方法は、光学近接効果補正(OPC)プロセスが上記マスクレイアウト上で実行される前に、実行される、項目8に記載のコンピュータ可読記憶媒体。
上記半導体製造プロセスが、
フォトリソグラフィか、
エッチか、
化学機械的研磨(CMP)か、
トレンチ充填か、
レチクル製造か
を含むことが可能である、項目8に記載のコンピュータ可読記憶媒体。
上記方法は、1つ以上の解像度向上技術が上記マスクレイアウトに適用された後に実行され、該解像度向上技術は、
alternating位相シフトマスクか、
アシストフィーチャか、
二重双極照明か、
クロムレス位相リソグラフィ(CPL)か
を含むことが可能である、項目8に記載のコンピュータ可読記憶媒体。
未訂正のマスクレイアウトまたは一部訂正されたマスクレイアウトまたは完全に訂正されたマスクレイアウト内の、製造問題領域を、プロセス感度モデルを用いて識別する方法えであって、該方法は、
該プロセス感度モデルを表す第1の多次元関数に、該マスクレイアウトを表す第2の多次元関数を繰り込むことによって、問題標識子を計算することと、
該問題標識子を用いて、該マスクレイアウト内の該製造問題領域を識別することと
を包含し、
該第1の多次元関数はプロセス感度情報を全て取り込み、それによって該製造問題領域を識別するのに必要な計算の量を実質的に低減する、方法。
該製造問題領域を識別することが、該問題の標識子を1つ以上の問題閾値と比較することを含む、項目15に記載の方法。
上記プロセス感度モデルを表す上記第1の多次元関数に、上記マスクレイアウトを表す上記第2の多次元関数を繰り込むことが、
基底(basis)関数の集合を用いて該第1の多次元関数を概算することと、
該基底関数に該第2の多次元関数を繰り込むことと
を含む、項目15に記載の方法。
未訂正のマスクレイアウト、一部訂正されたマスクレイアウト、または完全に訂正されたマスクレイアウトの、製造可能性を改善する方法であって、該方法は、
プロセス感度情報を全て取り込む第1の多次元関数によって表され得る、プロセス感度モデルを用いて、該マスクレイアウト内の問題領域を識別することを包含し、
該問題領域を識別することが、該問題領域を訂正することを可能にし、それによって該マスクレイアウトの製造可能性が改善される、方法。
上記プロセス感度モデルが、
名目上の(たとえば最適な)プロセス条件下における半導体製造プロセスをモデル化する、目標であるプロセスモデルを作成することと、
1つ以上の任意の(たとえば、最適でない)プロセス条件下における半導体製造プロセスをモデル化する、1つ以上の目標でないプロセスモデルを作成することと、
該目標であるプロセスモデルと、該1つ以上の目標でないプロセスモデルとを用いて、該プロセス感度モデルを作成することと
によって作成される、項目18に記載の方法。
上記問題領域を識別することが、
上記プロセス感度モデルに、上記マスクレイアウトを表す第2の多次元関数を繰り込むことと、
該繰り込みの結果を用いて該問題領域を識別することと
を含む、項目18に記載の方法。
(摘要)
本発明の一実施形態は、製造問題を発生する可能性のある、マスクレイアウト内の領域を識別するシステムを提供する。動作中、システムは、名目上の(たとえば最適な)プロセス条件下における半導体製造プロセスをモデル化する、目標とするプロセスモデルを作成する。また、システムは、1つ以上の任意の(たとえば、最適でない)プロセス条件下における半導体製造プロセスをモデル化する、1つ以上の、目標としないプロセスモデルを作成する。次に、システムは、目標とするプロセスモデルおよび目標としないプロセスモデルを用いて、プロセス感度モデルを計算する。プロセスモデル(目標であるものまたは目標でないものまたはプロセス感度)を、多次元(たとえば二次元の)関数によって表すことができるという点に留意されたい。次いで、システムは、プロセス感度モデルを用いて、マスクレイアウト内の問題領域を識別する。問題領域を識別することによって問題領域を訂正することが可能となり、マスクレイアウトの製造可能性が改善されるという点に留意されたい。さらに、問題領域を識別するためにプロセス感度モデルを用いることによって、問題領域を識別するのに必要な計算時間が短縮される。
図1は、本発明の一実施形態にしたがった、集積回路のデザインおよび製造における様々なステップを示す。プロセスは製品アイデアから始まる(ステップ100)。次に、製品アイデアは集積回路を利用し、実現され、それはコンピュータによる設計の自動化(EDA)ソフトウェア(ステップ110)を利用してデザインされる。いったん、回路のデザインが確定されれば、テープアウトされる(ステップ140)。テープアウトの後、プロセスは製造(ステップ150)、パッキング、および組み立て(ステップ160)に進む。そのプロセスは、最終的に、チップを製造にて終わる(ステップ170)。
半導体製造技術は、通常、複雑な物理および化学的相互作用を含む多くのプロセスを含む。これらの複雑な物理および化学的相互作用を完全に制御することは、ほぼ不可能であるゆえ、これらのプロセスは、通常、実際の集積回路の特徴を、所望される特徴とは異なるようにさせ得るプロセス変動を有する。この差異が大きすぎる場合、その生産を減少させ、および/または、集積回路の性能を低減させ得る、製造における問題を導き得る。
プロセス変動を、ランダムおよびシステムの、二つのタイプに分類することは役に立つ。(「焦点深度」という言葉は、しばしば、ランダムおよびシステムのプロセス変動の量を記載するための、包括的語句として使用されることに注意したい。)ランダムプロセス変動は、分析モデルを使用してモデルとされないプロセス変動である。他方、システムプロセス変動は、通常、分析モデルを使用してモデルとされるプロセス変動である。例えば、主軸速度の変化は、通常、ランダムプロセス変動として分類されるが、他方で、ウエハトポロジー変化は、通常、システムプロセス変化として分類される。しかし、リサーチャーは、ランダムプロセス変化をモデルとする分析モデルを作成することによって、ランダムプロセス変化をシステムプロセス変化へと、継続的に変換しようとすることに注意したい。
経済的な見地からすると、半導体の製造プロセスは、プロセス変動に関しては、堅固である。例えば、プロセス変動の幅広い範囲に耐えることができる。プロセスの堅固さ(または、焦点深度)の改善は、コスト削減に繋がることに注意したい。これは、焦点深度の改善が、備品の検査、整備、およびメンテナンスにかかる時間を低減し、それによって、実行されるウエハの数を増加させるからである。さらに、焦点深度の改善は、その生産を増加させる。これらの理由から、焦点深度の改善は、実質的に利益を増加させる。
半導体製造における困難な問題の一つは、マスクレイアウト上での一つの位置において、プロセス変動情報を、一挙で得ることである。この困難な問題を成し遂げた場合、パターンが製造される前に、マスクレイアウトにおける問題領域を識別し、訂正することができ、それによって、マスクレイアウトの製造可能性を改善し得る。例えば、ライン端(line−end)が製造中に、40ナノメートル引き戻す場合、設計者は、それが描かれている間に、そのパターンをサイズ変更するために、この情報を使用し得る。
本発明の一実施形態は、製造における問題を生じ易いマスクレイアウトにおける領域を識別するシステムを提供する。特に、本発明における一実施形態において、システムは、パターンをクエリし、および、マスクレイアウト上の任意の位置において生じると考えられるプロセス変動の量を指示する問題標識子を生成するために、「プロセス感度モデル」(それは、パラメータ化された多次元関数および一連の基底ファイル(basis file)を使用して表され得る)を使用する。プロセス変動に基づいて、設計者は、それが製造中に問題を生じ易いかどうか、および、その特性を動かし、および広げることなどのような、適切な対抗手段を取るかどうかを決定することができる。
(プロセス感度モデルの問題領域を識別するための使用)
図2は、本発明の実施形態に従う問題領域の識別の処理を示すフローチャートを表す。
次に、システムは、プロセス感度モデルを用いて、マスクレイアウトにおいての問題領域を識別する。特に、システムは、まず、マスクレイアウトを表す多次元関数(例えば、二次元関数)にプロセス感度モデルを繰り込むことによって問題標識子を計算する(ステップ208)。(繰り込み作業のために、プロセス感度モデルは、空間領域においての二次関数を用いて通常表されることに留意されたい。)
次に、システムは、マスクレイアウトにおいての問題を識別するために、問題標識子の値と閾値を比較することによって、マスクレイアウトにおいての問題を識別する(ステップ210)。
同様に、閾値404は、潜在的な空間問題を指摘するよう、および、閾値406は、潜在的なポリゴン問題を指摘するように選ばれることができる。例えば、システムは、問題標識子400を閾値406と比較することによって潜在的なポリゴン問題領域414を識別することができる。
特に、問題標識子の値は、領域420、422、および424において空間問題閾値よりも大きい。これは、それらの領域においての空間問題を表す。反対に、問題標識子の値は、領域426、428、および430においてポリゴン問題閾値よりも小さい。これは、それらの領域においてのポリゴン問題を表す。
マスクレイアウトは、通常、ウエハ上に所望のパターンを形成するために設計されるパターン502、および504のような多数のパターンを含む(明確にするために、示されていない。)。不都合にも、半導体製造処理は、複雑な物理的および化学的な相互作用を含むため、有効パターン506または508のような有効(実際の)パターンは、通常、所望のパターン504とは異なる。この差異が大きすぎる場合、歩留りを下げる、および/または集積回路の性能変動を引き上げる製造問題へつながる。
(結論)
前述記載のデータ構造およびコードは、通常、コンピュータシステムによって使用されるためのコード、および/または、データを記憶するこのとできる任意の装置または媒体であり得るコンピュータ可読記憶媒体に記憶される。これは、ディスクドライブ、磁気テープ、CD(コンパクトディスク)およびDVD(デジタル多面的ディスクまたはデジタルビデオディスク)、および、送信媒体において含まれるコンピュータ命令信号(信号が変調される搬送波を有する、有さないにかかわらず)を含むが、これらに限定はされない。例えば、送信媒体は、インターネットのような通信ネットワークを含み得る。
402、404、406、408 閾値
410、412、414 問題領域
Claims (12)
- マスクレイアウト内の、製造問題を発生する可能性のある領域を識別する方法であって、該方法は、
名目上の(たとえば最適な)プロセス条件下における半導体製造プロセスをモデル化する、目標であるプロセスモデルを作成することであって、該目標であるプロセスモデルを作成することは、名目上のプロセス条件下における半導体製造プロセスのためのプロセスデータに分析モデルを適合させることを含む、ことと、
1つ以上の任意の(たとえば、最適でない)プロセス条件下における半導体製造プロセスをモデル化する、1つ以上の目標でないプロセスモデルを作成することであって、該1つ以上の目標でないプロセスモデルを作成することは、任意のプロセス条件下における半導体製造プロセスのためのプロセスデータに分析モデルを適合させることを含み、該目標であるプロセスモデルおよび該目標でないプロセスモデルは、多次元関数として表される、ことと、
該目標であるプロセスモデルと、該1つ以上の目標でないプロセスモデルとを用いて、プロセス感度モデルを計算することであって、該プロセス感度モデルは、プロセス条件の変動に対する感度をモデル化し、かつ、多次元関数によって表され、該プロセス感度モデルを計算することは、該目標であるプロセスモデルおよび該1つ以上の目標でないプロセスモデルの一次結合を計算することを含む、ことと、
該プロセス感度モデルを用いて該マスクレイアウト内の問題領域を識別することであって、該問題領域を識別することによって該問題領域を訂正することが可能となり、それによって該マスクレイアウトの製造可能性を改善する、ことと
を包含し、
該問題領域を識別するために該プロセス感度モデルを用いることが、該問題領域を識別するのに必要な計算時間を低減する、方法。 - 前記目標であるプロセスモデルと、前記1つ以上の目標でないプロセスモデルとを用いて前記プロセス感度モデルを計算することが、該1つ以上の目標でないプロセスモデルの中の各目標でないプロセスモデルを該目標であるプロセスモデルから引くことを含む、請求項1に記載の方法。
- 前記マスクレイアウト内の前記問題領域を識別することが、
前記プロセス感度モデルを用いて、該マスクレイアウトを表す多次元関数を繰り込むことによって、問題標識子を計算することと、
該マスクレイアウト内の該問題領域を識別するために、該問題標識子の値を閾値と比較することとを含む、請求項1に記載の方法。 - 光学近接効果補正(OPC)プロセスが前記マスクレイアウト上で実行される前に、前記方法が実行される、請求項1に記載の方法。
- 前記半導体製造プロセスが、
フォトリソグラフィか、
エッチか、
化学機械的研磨(CMP)か、
トレンチ充填か、
レチクル製造か
を含む、請求項1に記載の方法。 - 前記方法は、1つ以上の解像度向上技術が前記マスクレイアウトに適用された後に実行され、該解像度向上技術が、
alternating位相シフトマスクか、
アシストフィーチャか、
二重双極照明か、
クロムレス位相リソグラフィ(CPL)か
を含むことが可能である、請求項1に記載の方法。 - コンピュータによって実行される際に、マスクレイアウト内の、製造問題を発生する可能性のある領域を識別する方法を該コンピュータに実行させる命令を格納した、コンピュータ可読記憶媒体であって、該方法は、
名目上の(たとえば最適な)プロセス条件下における半導体製造プロセスをモデル化する、目標であるプロセスモデルを作成することであって、該目標であるプロセスモデルを作成することは、名目上のプロセス条件下における半導体製造プロセスのためのプロセスデータに分析モデルを適合させることを含む、ことと、
1つ以上の任意の(たとえば、最適でない)プロセス条件下における半導体製造プロセスをモデル化する、1つ以上の目標でないプロセスモデルを作成することであって、該1つ以上の目標でないプロセスモデルを作成することは、1つ以上の任意のプロセス条件下における半導体製造プロセスのためのプロセスデータに分析モデルを適合させることを含み、該目標であるプロセスモデルおよび該目標でないプロセスモデルは、多次元関数として表される、ことと、
該目標であるプロセスモデルと、該1つ以上の目標でないプロセスモデルとを用いて、プロセス感度モデルを計算することであって、該プロセス感度モデルは、プロセス条件の変動に対する感度をモデル化し、かつ、多次元関数によって表され得、該プロセス感度モデルを計算することは、該目標であるプロセスモデルおよび該1つ以上の目標でないプロセスモデルの一次結合を計算することを含む、ことと、
該プロセス感度モデルを用いて該マスクレイアウト内の問題領域を識別することであって、該問題領域を識別することによって該問題領域を訂正することが可能となり、それによって該マスクレイアウトの製造可能性を改善する、ことと
を包含し、
該問題領域を識別するために該プロセス感度モデルを用いることが、該問題領域を識別するのに必要な計算時間を低減する、コンピュータ可読記憶媒体。 - 前記目標であるプロセスモデルと、前記1つ以上の目標でないプロセスモデルとを用いて、前記プロセス感度モデルを計算することが、該1つ以上の目標でないプロセスモデルの中の、目標でないプロセスモデルの各々を、該目標であるプロセスモデルから引くことを含む、請求項7に記載のコンピュータ可読記憶媒体。
- 前記マスクレイアウト内の前記問題領域を識別することが、
前記プロセス感度モデルを用いて、該マスクレイアウトを表す多次元関数を繰り込むことによって、問題標識子を計算することと、
該マスクレイアウト内の該問題領域を識別するために、該問題標識子の値を閾値と比較することとを含む、請求項7に記載のコンピュータ可読記憶媒体。 - 前記方法は、光学近接効果補正(OPC)プロセスが前記マスクレイアウト上で実行される前に、実行される、請求項7に記載のコンピュータ可読記憶媒体。
- 前記半導体製造プロセスが、
フォトリソグラフィか、
エッチか、
化学機械的研磨(CMP)か、
トレンチ充填か、
レチクル製造か
を含むことが可能である、請求項7に記載のコンピュータ可読記憶媒体。 - 前記方法は、1つ以上の解像度向上技術が前記マスクレイアウトに適用された後に実行され、該解像度向上技術は、
alternating位相シフトマスクか、
アシストフィーチャか、
二重双極照明か、
クロムレス位相リソグラフィ(CPL)か
を含むことが可能である、請求項7に記載のコンピュータ可読記憶媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/065,409 US7251807B2 (en) | 2005-02-24 | 2005-02-24 | Method and apparatus for identifying a manufacturing problem area in a layout using a process-sensitivity model |
US11/065,409 | 2005-02-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006235600A JP2006235600A (ja) | 2006-09-07 |
JP4925408B2 true JP4925408B2 (ja) | 2012-04-25 |
Family
ID=35999476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006004222A Active JP4925408B2 (ja) | 2005-02-24 | 2006-01-11 | プロセス感度モデルを用いてレイアウト内の製造問題領域を識別する方法 |
Country Status (9)
Country | Link |
---|---|
US (4) | US7251807B2 (ja) |
EP (1) | EP1696269B1 (ja) |
JP (1) | JP4925408B2 (ja) |
KR (1) | KR101190399B1 (ja) |
CN (2) | CN1828613B (ja) |
AT (1) | ATE442610T1 (ja) |
DE (1) | DE602006009001D1 (ja) |
SG (1) | SG125169A1 (ja) |
TW (2) | TWI450115B (ja) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7251807B2 (en) * | 2005-02-24 | 2007-07-31 | Synopsys, Inc. | Method and apparatus for identifying a manufacturing problem area in a layout using a process-sensitivity model |
US7475382B2 (en) * | 2005-02-24 | 2009-01-06 | Synopsys, Inc. | Method and apparatus for determining an improved assist feature configuration in a mask layout |
US7315999B2 (en) * | 2005-03-17 | 2008-01-01 | Synopsys, Inc. | Method and apparatus for identifying assist feature placement problems |
US7496880B2 (en) * | 2005-03-17 | 2009-02-24 | Synopsys, Inc. | Method and apparatus for assessing the quality of a process model |
US7458059B2 (en) * | 2005-10-31 | 2008-11-25 | Synopsys, Inc. | Model of sensitivity of a simulated layout to a change in original layout, and use of model in proximity correction |
US7840287B2 (en) * | 2006-04-13 | 2010-11-23 | Fisher-Rosemount Systems, Inc. | Robust process model identification in model based control techniques |
US7743357B2 (en) * | 2006-05-31 | 2010-06-22 | Synopsys, Inc. | Method and apparatus for determining a process model that models the impact of CAR/PEB on the resist profile |
EP1862857B1 (en) * | 2006-05-31 | 2012-08-08 | Synopsys, Inc. | Method and apparatus for determining a process model for integrated circuit fabrication |
US7454739B2 (en) | 2006-05-31 | 2008-11-18 | Synopsys, Inc. | Method and apparatus for determining an accurate photolithography process model |
WO2009007311A1 (en) * | 2007-07-06 | 2009-01-15 | Sagantec Israel Ltd | Layout modification engine for modifying a circuit layout comprising fixed and free layout entities |
TW200929412A (en) * | 2007-12-18 | 2009-07-01 | Airoha Tech Corp | Model modification method for a semiconductor device |
US8120767B2 (en) * | 2008-03-13 | 2012-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mask making decision for manufacturing (DFM) on mask quality control |
JP2009282319A (ja) * | 2008-05-22 | 2009-12-03 | Toshiba Corp | パターン検証方法、パターン検証システム、パターン検証プログラム、マスク製造方法、および半導体装置の製造方法 |
KR101928938B1 (ko) * | 2008-06-03 | 2018-12-13 | 에이에스엠엘 네델란즈 비.브이. | 모델-기반 공정 시뮬레이션 시스템들 및 방법들 |
US8117568B2 (en) * | 2008-09-25 | 2012-02-14 | International Business Machines Corporation | Apparatus, method and computer program product for fast simulation of manufacturing effects during integrated circuit design |
JP4762288B2 (ja) * | 2008-09-26 | 2011-08-31 | 株式会社東芝 | パターン形成不良領域算出方法 |
US8181128B2 (en) * | 2008-10-13 | 2012-05-15 | Synopsys, Inc. | Method and apparatus for determining a photolithography process model which models the influence of topography variations |
US7954071B2 (en) * | 2008-10-31 | 2011-05-31 | Synopsys, Inc. | Assist feature placement based on a focus-sensitive cost-covariance field |
NL2003718A (en) | 2008-11-10 | 2010-05-11 | Brion Tech Inc | Methods and system for model-based generic matching and tuning. |
US8136054B2 (en) * | 2009-01-29 | 2012-03-13 | Synopsys, Inc. | Compact abbe's kernel generation using principal component analysis |
US8010913B2 (en) * | 2009-04-14 | 2011-08-30 | Synopsys, Inc. | Model-based assist feature placement using inverse imaging approach |
US9448706B2 (en) * | 2009-07-29 | 2016-09-20 | Synopsys, Inc. | Loop removal in electronic design automation |
US8694930B2 (en) * | 2011-08-11 | 2014-04-08 | Infineon Technologies Ag | Method and apparatus for providing a layout defining a structure to be patterned onto a substrate |
US8510699B1 (en) | 2012-03-09 | 2013-08-13 | International Business Machines Corporation | Performance driven layout optimization using morphing of a basis set of representative layouts |
US10365557B2 (en) * | 2013-02-24 | 2019-07-30 | Synopsys, Inc. | Compact OPC model generation using virtual data |
TWI621957B (zh) * | 2013-03-14 | 2018-04-21 | 新納普系統股份有限公司 | 使用點擊最佳化的次解析度輔助特徵實現方式 |
CN103405164B (zh) * | 2013-07-23 | 2015-08-12 | 山东科技大学 | 烤箱与烤盘配合布局的方法 |
US10545411B2 (en) * | 2014-02-11 | 2020-01-28 | Asml Netherlands, B.V. | Model for calculating a stochastic variation in an arbitrary pattern |
EP2952964A1 (en) * | 2014-06-03 | 2015-12-09 | Aselta Nanographics | Method for determining the parameters of an ic manufacturing process by a differential procedure |
WO2016008711A1 (en) | 2014-07-14 | 2016-01-21 | Asml Netherlands B.V. | Optimization of assist features and source |
KR102084048B1 (ko) | 2014-10-02 | 2020-03-03 | 에이에스엠엘 네델란즈 비.브이. | 어시스트 피처들의 규칙-기반 배치 |
WO2016162228A1 (en) | 2015-04-10 | 2016-10-13 | Asml Netherlands B.V. | Method and apparatus for inspection and metrology |
US10394116B2 (en) | 2017-09-06 | 2019-08-27 | International Business Machines Corporation | Semiconductor fabrication design rule loophole checking for design for manufacturability optimization |
US10621295B2 (en) | 2018-04-10 | 2020-04-14 | International Business Machines Corporation | Incorporation of process variation contours in design rule and risk estimation aspects of design for manufacturability to increase fabrication yield |
CN109596638B (zh) * | 2018-10-26 | 2022-05-06 | 中国科学院光电研究院 | 有图形晶圆及掩模版的缺陷检测方法及装置 |
CN112904662B (zh) * | 2021-05-07 | 2021-07-23 | 南京晶驱集成电路有限公司 | 辅助图形的添加方法、装置及测试版图 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6474547A (en) | 1987-09-14 | 1989-03-20 | Motorola Inc | Manufacture of semiconductor for compensating strain between pattern on semiconductor body and mask for obtaining pattern |
JPH04216548A (ja) * | 1990-12-18 | 1992-08-06 | Mitsubishi Electric Corp | フォトマスク |
JP3223718B2 (ja) * | 1994-09-07 | 2001-10-29 | 松下電器産業株式会社 | マスクデータの作成方法 |
US5774177A (en) * | 1996-09-11 | 1998-06-30 | Milliken Research Corporation | Textile fabric inspection system |
US5965309A (en) * | 1997-08-28 | 1999-10-12 | International Business Machines Corporation | Focus or exposure dose parameter control system using tone reversing patterns |
US6183919B1 (en) * | 1999-06-11 | 2001-02-06 | International Business Machines Corporation | Darkfield imaging for enhancing optical detection of edges and minimum features |
US6539521B1 (en) * | 2000-09-29 | 2003-03-25 | Numerical Technologies, Inc. | Dissection of corners in a fabrication layout for correcting proximity effects |
US6453457B1 (en) * | 2000-09-29 | 2002-09-17 | Numerical Technologies, Inc. | Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout |
US7302090B2 (en) * | 2000-11-30 | 2007-11-27 | Synopsys, Inc. | Method and device for determining the properties of an integrated circuit |
US6873720B2 (en) * | 2001-03-20 | 2005-03-29 | Synopsys, Inc. | System and method of providing mask defect printability analysis |
JP4748343B2 (ja) * | 2001-04-26 | 2011-08-17 | 大日本印刷株式会社 | ウエーハ転写検証方法 |
TW520544B (en) * | 2001-06-15 | 2003-02-11 | United Microelectronics Corp | Method and apparatus for measuring bridge caused by mask layout correction |
DE10143723B4 (de) * | 2001-08-31 | 2006-09-28 | Infineon Technologies Ag | Verfahren zur Optimierung eines Layouts für eine Maske zur Verwendung bei der Halbleiterherstellung |
US6673638B1 (en) * | 2001-11-14 | 2004-01-06 | Kla-Tencor Corporation | Method and apparatus for the production of process sensitive lithographic features |
US20030121021A1 (en) * | 2001-12-26 | 2003-06-26 | Numerical Technologies, Inc. | System and method for determining manufacturing error enhancement factor |
US6904587B2 (en) * | 2002-12-20 | 2005-06-07 | Synopsys, Inc. | Incremental lithography mask layout design and verification |
US6964032B2 (en) * | 2003-02-28 | 2005-11-08 | International Business Machines Corporation | Pitch-based subresolution assist feature design |
US6934930B2 (en) * | 2003-07-08 | 2005-08-23 | Texas Instruments Incorporated | Generating an optical model for lens aberrations |
JP4684584B2 (ja) * | 2003-07-23 | 2011-05-18 | キヤノン株式会社 | マスク及びその製造方法、並びに、露光方法 |
JP2005099765A (ja) * | 2003-08-28 | 2005-04-14 | Toshiba Corp | プロセス近接効果の予測モデルの作成方法、工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム |
US6978438B1 (en) * | 2003-10-01 | 2005-12-20 | Advanced Micro Devices, Inc. | Optical proximity correction (OPC) technique using generalized figure of merit for photolithograhic processing |
US7451068B2 (en) * | 2003-10-10 | 2008-11-11 | Synopsys, Inc. | Method and apparatus for generating an OPC segmentation based on modeled intensity gradients |
US7251807B2 (en) * | 2005-02-24 | 2007-07-31 | Synopsys, Inc. | Method and apparatus for identifying a manufacturing problem area in a layout using a process-sensitivity model |
US7475382B2 (en) * | 2005-02-24 | 2009-01-06 | Synopsys, Inc. | Method and apparatus for determining an improved assist feature configuration in a mask layout |
US7315999B2 (en) * | 2005-03-17 | 2008-01-01 | Synopsys, Inc. | Method and apparatus for identifying assist feature placement problems |
-
2005
- 2005-02-24 US US11/065,409 patent/US7251807B2/en active Active
- 2005-03-17 US US11/083,656 patent/US7243332B2/en not_active Expired - Fee Related
- 2005-05-06 US US11/124,328 patent/US7320119B2/en active Active
- 2005-12-27 SG SG200508409A patent/SG125169A1/en unknown
- 2005-12-28 TW TW098143909A patent/TWI450115B/zh active
- 2005-12-28 TW TW094147031A patent/TWI325547B/zh active
-
2006
- 2006-01-10 CN CN2006100012292A patent/CN1828613B/zh active Active
- 2006-01-11 JP JP2006004222A patent/JP4925408B2/ja active Active
- 2006-01-20 DE DE602006009001T patent/DE602006009001D1/de active Active
- 2006-01-20 AT AT06250313T patent/ATE442610T1/de not_active IP Right Cessation
- 2006-01-20 EP EP06250313A patent/EP1696269B1/en active Active
- 2006-01-24 CN CNB2006100015924A patent/CN100541498C/zh active Active
- 2006-02-20 KR KR1020060016042A patent/KR101190399B1/ko active IP Right Grant
-
2007
- 2007-05-08 US US11/801,350 patent/US7784018B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20060190913A1 (en) | 2006-08-24 |
TW200639668A (en) | 2006-11-16 |
EP1696269B1 (en) | 2009-09-09 |
EP1696269A3 (en) | 2008-01-23 |
US20060190914A1 (en) | 2006-08-24 |
DE602006009001D1 (de) | 2009-10-22 |
KR101190399B1 (ko) | 2012-10-12 |
US7243332B2 (en) | 2007-07-10 |
CN1828613A (zh) | 2006-09-06 |
TWI325547B (en) | 2010-06-01 |
US7784018B2 (en) | 2010-08-24 |
TW201017460A (en) | 2010-05-01 |
JP2006235600A (ja) | 2006-09-07 |
KR20060094470A (ko) | 2006-08-29 |
US7251807B2 (en) | 2007-07-31 |
SG125169A1 (en) | 2006-09-29 |
ATE442610T1 (de) | 2009-09-15 |
CN1825323A (zh) | 2006-08-30 |
US20070250804A1 (en) | 2007-10-25 |
US20060190912A1 (en) | 2006-08-24 |
CN100541498C (zh) | 2009-09-16 |
CN1828613B (zh) | 2011-05-18 |
TWI450115B (zh) | 2014-08-21 |
EP1696269A2 (en) | 2006-08-30 |
US7320119B2 (en) | 2008-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4925408B2 (ja) | プロセス感度モデルを用いてレイアウト内の製造問題領域を識別する方法 | |
JP4832088B2 (ja) | 改善されたアシストフィーチャ構造をマスクレイアウトにおいて決定するための方法および装置 | |
US7315999B2 (en) | Method and apparatus for identifying assist feature placement problems | |
US7814456B2 (en) | Method and system for topography-aware reticle enhancement | |
US8161423B1 (en) | Defect filtering optical verification process | |
US7194704B2 (en) | Design layout preparing method | |
JP2003162042A (ja) | ダイポール式照明技術に関連して使用されるマスクの生成方法と生成装置 | |
KR102610060B1 (ko) | 제조성에 기초한 패터닝 디바이스 패턴을 결정하기 위한 방법 | |
US6571383B1 (en) | Semiconductor device fabrication using a photomask designed using modeling and empirical testing | |
TW202326285A (zh) | 光學鄰近校正方法、光罩製造方法和半導體晶片製造方法 | |
US7207029B2 (en) | Calculating etch proximity-correction using image-precision techniques | |
US7234129B2 (en) | Calculating etch proximity-correction using object-precision techniques | |
CN116710843A (zh) | 用于自由形状的光学邻近校正 | |
WO2023285071A1 (en) | Pattern selection for source mask optimization and target optimization | |
Belova et al. | Simple method for restricting OPC model minimum spacing and width for a no-failure imaging solution | |
Martins et al. | Testing the printability of VLSI layouts | |
Park et al. | Accurate Systematic Hot-Spot Scoring Method and Score-Based Fixing Guidance Generation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4925408 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |