KR101182091B1

KR101182091B1 - 적층콘덴서

Info

Publication number: KR101182091B1
Application number: KR1020050022104A
Authority: KR
Inventors: 마사아키 토가시; 타이스케 아히코
Original assignee: 티디케이가부시기가이샤
Priority date: 2004-03-19
Filing date: 2005-03-17
Publication date: 2012-09-19
Also published as: US20050207093A1; CN1670875A; CN100557735C; JP3901697B2; JP2005268559A; KR20060043732A; TWI342575B; TW200534309A; US6999300B2

Abstract

유전체소체내에 복수의 제 1 내부전극 및 복수의 제 2 내부전극이 유전체층을 통하여 사이를 두면서 교대로 배치된 적층콘덴서로서 유전체소체의 표면으로부터 최외층의 제 1 내부전극에 도달하는 제 1 외측 주상전극과, 유전체소체의 표면으로부터 최외층의 제 2 내부전극에 도달하는 제 2 외측 주상전극과 모든 제 1 내부전극에 접속되고 또한 외측주상전극의 단면적보다 단면적이 크게 형성되는 제 1 내측주상전극과 모든 제 2 내부전극에 접속되고, 또한 이들 외측주상전극의 단면적보다 단면적이 크게 형성되는 제 2 내측주상전극과, 유전체소체의 표면에 섬형상(Island Form)으로 배치되어 제 1 외측 주상전극에 접속되는 제 1 외부전극과, 유전체소체의 표면에 섬형상으로 배치되어 제 2 외측주상전극에 접속되는 제 2 외부전극을 포함한다. 따라서, 제조코스트를 저감하면서 종합인덕턴스를 작게한 적층콘덴서를 얻는 것이 가능하게 된다.

내부전극, 내측주상전극, 외부전극, 외측주상전극

Description

적층콘덴서{MULTILAYER CAPACITOR}

도 1은 본 발명의 제 1의 실시의 형태에 관한 적층콘덴서의 내부전극 및 스루홀전극을 표시하는 분해사시도이다.

도 2는 본 발명의 제 1의 실시의 형태에 관한 적층콘덴서를 표시하는 단면도로서 도 3의 화살표로 본 2-2선단면도에 대응하는 도이다.

도 3은 본 발명의 제 1의 실시의 형태에 관한 적층콘덴서를 표시하는 사시도이다.

도 4는 본 발명의 제 2의 실시의 형태에 관한 적층콘덴서를 표시하는 단면도이다.

(부호의 설명)

10: 적층콘덴서, 12: 유전체소체,

14: 세라믹층, 16,18: 내부전극,

21,22,23,24,25,26: 스루홀전극, 31,32,33,34: 외부전극

본 발명은 제조코스트를 저감하면서 종합인덕턴스를 작게하는 적층콘덴서에 관한 것이며, 특히 CPU용의 전원의 전압변동을 작게할 수 있는 적층세라믹칩콘덴서에 적합한 것이다.

근년 정보처리장치에 사용되는 CPU(주연산 처리장치)는 처리스피드의 향상 및 고집적화에 의해 동작주파수가 높게 되는 동시에 소비전류가 현저하게 증가되어 있다. 그리고 이에 따라 소비전력의 저감화에 의해 동작전압이 감소하는 경향에 있었다. 따라서 CPU로의 전력공급용의 전원에 있어서는 보다 고속으로 큰 전류변동이 생기도록 되고, 이 전류변동에 따른 전압변동을 전원의 허용치내에 억제하는 것이 대단히 곤란하게 되었다.

이때문에 평활용 콘덴서로서의 적층콘덴서가 전원에 전속되는 형으로 CPU의 주변에 배치되고, 전원의 안정화 대책에 빈번하게 사용되도록 되었다. 즉, 전류의 고속이고 과도적인 변동시에 재빠른 충반전에 의해 이 적층콘덴서로부터 CPU로 전류를 공급하여 전원의 전압변동을 억제하도록 하고 있었다.

그러나 금일의 CPU의 동작주파수의 한층의 고주파수화에 따라 전류변동은 보다 고속이고 또한 큰것으로 되며, 평활용 콘덴서로서의 적층콘덴서 자신이 가지고 있는 등가직렬 인덕턴스(ESL) 상대적으로 크게 되어 있었다. 그리고, 이 결과로서 이 등가직렬 인덕턴스를 포함하는 종합인덕턴스가 전원의 전압변동에 크게 영향을 하도록 되었다.

이에 대하여 저ESL화를 도모하기 위한 종래의 적층콘덴서의 구조로서, 예컨데 일본국 특개 2000-284170 공보 (이하, 특허문헌 1이라 함)에 개시된 것이 알려 져 있다. 즉, 이 특허문헌 1에서는 직방체상으로 형성된 적층콘덴서의 4측면에 각각 단자전극을 복수씩 설치함으로써 저ESL화를 도모한 구조가 개시되어 있다.

또, 적층콘덴서의 상하표면의 적어도 어느 표면에 섬형상(島狀)으로 격리된 형의 외부전극을 배치하는 동시에 그 외부전극을 주상의 스루홀전극에 의해 내부전극에 접속한 구조를 채용한 것이 일본국 특개 2001-189234공보, 일본국 특개평 7-326536 공보 및 일본국 특개 2003-59755 공보 (이하 특허문헌 2~4라 한다)에 개시되어 있다. 즉, 이들 특허문헌 2~4에 개시된 것에서는 CPU의 하면측에 배치된 단자전극으로 되는 핀에 이 외부전극을 통하여 적층콘덴서를 직접 접속가능하게 하여 이 적층콘덴서를 가진 회로의 종합인덕턴스를 작게 하고 있다.

그러나 상기의 특허문헌 1과 같이 단자전극을 4측면에 각각 복수씩 설치하여 CPU의 주변에 접속하는 형의 적층콘덴서에서는 충분히 저ESL화가 도모되지 않고, 종합인덕턴스를 저감하는데는 한계가 있었다.

한편, 특허문헌 2~4와 같이 섬형상의 외부전극을 갖는 구조의 적층콘덴서에 의하면 종합인덕턴스가 작게 되는데 따라 CPU의 고속화에 대응가능하게 된다. 그러나, 이 적층콘덴서의 제조시에 있어서, 가늘고 긴 스루홀을 적층콘덴서의 내부에 다수 제작하지 않으면 안되었다. 즉, 이 결과로서 적층콘덴서의 제조가 어렵게 되고, 제조코스트가 증대하는 원인으로 되어 있었다.

본 발명은 상기 사실을 고려하고 제조코스트를 저감하면서 종합인덕턴스를 작게 할수 있는 적층콘덴서를 제공하는 것을 목적으로 한다.

본 발명의 한 양상에 따르면 유전체층을 적층하여 형성된 유전체 소체내에 각각 면상으로 형성된 복수의 제 1 내부전극 및 복수의 제 2 내부전극이 유전체층을 통하여 이격되면서 교대로 배치된 적층콘덴서로서 유전체소체의 표면으로부터 최외층의 제 1 내부전극에 도달하는 제 1 외측 주상전극과, 유전체소체의 표면으로부터 최외층의 제 2 내부전극에 도달하는 제 2 외층주상전극과, 제 2 내부전극을 관통하면서 모든 제 1 내부전극에 접속되고, 또한 이들 외측주상전극의 단면적보다 단면적이 크게 형성되는 제 1 내측주상전극과, 제 1 내부전극을 관통하면서 모든 제 2 내부전극에 접속되고, 또한 이들 외측주상전극의 단면적보다 단면적이 크게 형성되는 제 2 내측 주상전극과, 유전체소체의 표면에 섬형상으로 배치되어 제 1 외측 주상전극에 접속되는 제 1 외부전극과, 유전체소체의 표면이 섬형상으로 배치되어 제 2 외측 주상전극에 접속되는 제 2 외부전극을 포함하는 적층콘덴서가 제공된다.

이와 같은 적층콘덴서에 의해 아래와 같은 작용을 이룬다. 본 양상에 관한 적층콘덴서에 의하면, 유전체층을 적층하여 형성된 유전체소체내에 각각 면상으로 형성된 복수의 제 1 내부전극 및 복수의 제 2 내부전극이 유전체층을 통하여 이격되면서 교대로 배치되어 있다. 또, 유전체 소체의 표면으로부터 최외층의 제 1 내부전극에 제 1 외측 주상전극이 도달하고, 제 1 내부전극에 전기적으로 접속되어 있다. 유전체소체의 표면으로부터 최외층의 제 2 내부전극으로 제 2 외측 주상전극이 도달하고, 제 2 내부전극에 전기적으로 접속되어 있다.

이들 외측주상전극의 단면적보다 큰 단면적을 가진 제 1 내측 주상전극 및 제 2 내측 주상전극이 유전체소체내에 형성되어 있다. 그 안의 제 1 내측 주상전극이 제 2 내부전극을 관통하면서 모든 제 1 내부전극에 접속되어 있고, 제 2 내측 주상전극이 제 1 내부전극을 관통하면서 모든 제 2 내부전극에 접속되어 있다. 그리고, 유전체소체의 표면에 섬형상으로 배치되는 제 1 외부전극이 제 1 외측 주상전극에 접속되고, 유전체소체의 표면에 섬형상으로 배치되는 제 2 외부전극이 제 2 외측 주상전극에 접속된 구성으로 되어 있다.

즉, 본 양상에서는 제 1 외부전극이 제 1 외측 주상전극 및 최외층의 제 1 내부전극을 통하여 제 1 내측 주상전극에 접속되고, 또 이 제 1 내측 주상전극을 통하여 다른 각 제 1 내부전극에 접속되는 구조로 되어있다. 또, 제 2 외부전극이제 2 외측 주상전극 및 최외층의 제 2 내부전극을 통하여 제 2 내측주상전극에 접속되고, 또 이 제 2 내측 주상전극을 통하여 다른 각 제 2 내부전극이 접속되는 구조로 되어 있다.

따라서, 본 양상의 적층콘덴서에 의하면 섬형상의 외부전극이 유전체소체의 표면에 배치되는데 따라 이 외부전극에 의해 CPU의 단자전극과 직접 접속가능하게 되었다. 이때문에 이 적층콘덴서를 가진 회로의 종합인덕턴스가 작게되는 결과로서 CPU의 고속화에 대응이 가능한 평활용콘덴서로서 본 양상의 적층콘덴서를 사용할 수 있도록 된다. 즉, 본 양상의 발명에 의하면 전원의 전압변동을 확실하게 억제할 수 있어 CPU의 전원용으로서 최적인 적층콘덴서가 얻어지게 된다.

한편, 본 양사의 발명에 의하면 최외층의 제 1 내부전극 및 제 2 내부전극에 접속되는 제 1, 제 2 외측 주상전극에서 단면적이 큰 제 1, 제 2 내측 주상전극을 통하여 복수의 제 1 내부전극 상호간 및 복수의 제 2 내부전극 상호간이 접속되어 있다.

이때문에 종래예에 비하여 스루홀전극으로 되는 주상전극의 수를 실질적으로 감하여 접속불량을 저감할 수 있을 뿐아니라, 적층콘덴서의 내부에 제작되게 되는 스루홀전극을 필요이상으로 가늘고 길게할 필요가 없어진다. 이 결과로서 불량률이 낮은 적층콘덴서로 되어 제조가 용이하게 되는데 따라 적층콘덴서의 제조코스트가 저감되도록 되었다.

한편, 상기한 본 발명의 한 양상에 관한 적층콘덴서의 변형예로서 본 양상의 구성외에 제 1 내측 주상전극 및 제 2 내측 주상전극의 직경이 제 1 외측 주상전극 및 제 2 외측 주상전극의 직경의 2~4배의 크기로 된다는 구성을 부가하는 것이 고려된다.

따라서, 이 변형예에 의하면, 상기한 본 발명의 한 양상에 관한 적층콘덴서와 같은 작용이 생길뿐만 아니라, 내측주상전극의 직경을 외측주상전극의 직경 2~4배로 하여 내측주상전극의 단면적이 외측주상전극의 단면적의 4~16배 정도로 되었다. 이로써, 정전용량을 높이기 위하여 내부전극의 층수가 증가한 경우에도 복수의 제 1 내부전극 상호간 및 복수의 제 2 내부전극 상호간의 도통을 보다 확실하게 확보할 수 있고, 적층콘덴서로서의 기능을 확실하게 발휘할 수 있도록 되었다. 즉, 이 결과로서 본 변형예의 적층콘덴서에 의하면, 필요한 크기까지 정전용량을 용이하게 높여지도록 되었다.

또, 상기한 본 발명의 한 양상에 관한 적층콘덴서의 다른 변형예로서, 본 양상의 구성외에 제 1 내측 주상전극 및 제 2 내측 주상전극의 직경이 150~200㎛로 되고, 제 1 외측 주상전극 및 제 2 외측 주상전극의 직경이 50~80㎛로 된다는 구성을 부가하는 것이 고려된다.

따라서, 이 변형예에 의하면 상기한 본 발명의 한 양상에 관한 적층콘덴서와 같은 작용이 생길뿐 아니라, 내측주상전극의 직경을 구체적으로 150~200㎛로 하는 동시에 외측주상전극의 직경을 구체적으로 50~80㎛로 함으로써 상기의 작용효과가 보다 확실하게 달성 가능하게 되었다.

본 발명의 다른 양상에 따르면, 유전체층을 적층하여 형성된 유전체소체내에 각각 면상으로 형성된 복수의 제 1 내부전극 및 복수의 제 2 내부전극이 유전체층을 통하여 이격되면서 교대로 배치된 적층콘덴서로서 유전체소체의 표면으로부터 최외층의 제 1 내부전극에 도달하는 제 1 외층 주상전극과, 유전체소체의 표면으로부터 최외층의 제 2 내부전극에 도달하는 제 2 외측 주상전극과, 제 2 내부전극을 관통하면서 모든 제 1 내부전극에 접속되고, 또한, 이들 외측주상전극의 단면적보다 단면적이 크게 형성되는 제 1 내측 주상전극과, 제 1 내부전극을 관통하면서 모든 제 2 내부전극에 접속되고 또한 이들 외측주상전극의 단면적보다 단면적이 크게 형성되는 제 2 내측 주상전극과 유전체소체의 양표면에 각각 섬형상으로 배치되어 제 1 외측 주상전극에 접속되고, 또한, 유전체소체의 양표면간에서 배치되는 수가 서로 다른 제 1 외부전극과, 유전체소체의 양표면에 각각 섬형상으로 배치되어 제 2 외측 주상전극에 접속되고, 또한 유전체소체의 양표면간에서 배치되는 수가 서로 다른 제 2 외부전극을 포함하는 적층콘덴서가 제공된다.

이와 같은 적층콘덴서에 의해 이하와 같은 작용을 이룬다.

본 양상에 관한 적층콘덴서는 상기 한 양상의 적층콘덴서와 같은 구성을 포함하고 있다. 또, 제 1 외부전극 및 제 2 외부전극이 유전체소체의 양표면에 배치되고, 이들 제 1 외부전극 및 제 2 외부전극의 수가 유전체소체의 양표면간에서 서로 다르다는 구성을 가지고 있다.

따라서, 상기 한 양상의 적층콘덴서와 같은 작용이 생길뿐만 아니라 이들 외부전극을 유전체소체의 양표면에 각각 배치할때에 외측극상전극의 수를 유전체소체의 양측간에서 서로 다르게 하는 동시에 외부전극의 수를 다르도록 하였다. 이로써 예컨데 인터포자기판상에 이 적층콘덴서를 배치하고, 이 적층콘덴서의 상측에 CPU를 배치하도록 한 경우에 있어서 이들 인터포자기판의 핀의 수나 위치와 CPU의 판자전극이 되는 핀의 수나 위치가 다르더라도 용이하게 대응가능하게 된다.

본 발명의 또 다른 양상에 따르면 유전체층을 적층하여 형성된 유전체소체내에 각각 면상으로 형성된 복수의 제 1 내부전극 및 복수의 제 2 내부전극이 유전체층을 통하여 이격되면서 교대로 배치된 적층콘덴서로서 유전체소체의 표면으로부터 최외층의 제 1 내부전극에 도달하는 제 1 외측주상전극과, 유전체소체의 표면으로부터 최외층의 제 2 내부전극에 도달하는 제 2 외측 주상전극과 제 2 내부전극을 관통하면서 모든 제 1 내부전극에 접속되고, 또한 이들 외측주상전극의 단면적보다 단면적이 크게 형성되는 제 1 내측주상전극과 제 1 내부전극을 관통하면서 모든 제 2 내부전극에 접속되고, 또한 이들 외측주상전극의 단면적보다 단면적이 크게 형성되는 제 2 내측 주상전극과, 제 1 외측 주상전극에 접속되는 제 1 외부전극과, 제 2 외측 주상전극에 접속되는 제 2 외부전극을 포함하여 제 1 외부전극과 제 2 외부전극이 서로 이웃하여 배치되는 형으로, 유전체소체의 표면에 제 1 외부전극 및 제 2 외부전극이 각각 섬형상으로 배치되는 적층콘덴서가 제공된다.

이와 같은 적층콘덴서에 의해 이하와 같은 작용을 이룬다.

본 양상에 관한 적층콘덴서는 상기 한 양상의 적층콘덴서와 같은 구성을 포함하고 있다. 또, 제 1 외부전극과 제 2 외부전극이 서로 이웃하여 배치되도록 제 1 외부전극 및 제 2 외부전극이 유전체소체의 표면에 배치된다는 구성을 갖고 있다.

따라서, 상기 한 양상의 적층콘덴서와 같은 작용이 생길뿐만 아니라, 제 1 외부전극과 제 2 외부전극이 서로 이웃이 되도록 복수배치되어 있으므로, 서로 역방향으로 흐르는 고주파전류에서 자계를 서로 소거하고, 저ESL화가 도모되어 종합인덕턴스를 작게하는 효과가 한층 높아지게 된다.

본 발명에 관한 적층콘덴서의 제 1 의 실시의 형태인 3차원 탑재대응형인 적층세라믹칩 콘덴서(10)를 도 1에서 도 3에 표시한다. 이들의 도면에 표시하는 바와 같이 유전체시트인 세라믹 그린시트를 복수매적층한 것을 소성함으로서 얻어진 직방체 형상의 적층체인 유전체소체(12)를 본체부분으로 하여 본 실시의 형태에 관한 적층세라믹칩 콘덴서(이하, 적층콘덴서로 약함)(10)이 구성되어 있다. 또한 도 3에 표시하는 이 유전체소체(12)의 종횡치수 L1, L2는 예컨데 각각 10mm로 되어 있으며, 또, 높이치수 H는 여켄대 0.85mm로 되어 있다.

이 유전체소체(12)내의 소정의 높이위치에는 도 1 및 도 2에 표시하는 바와 같이 면상으로 형성된 제 1 내부전극인 내부전극(16)이 배치되어 있다. 유전체소체(12)내에 있어서 유전체층인 세라믹층(14)를 사이에 둔 내부전극(16)의 아래쪽에는 마찬가지로 면상으로 형성된 제 2 내부전극인 내부전극(18)이 배치되어 있다. 이하 마찬가지로 유전체소체(12)내에 있어서 세라믹층(14)을 통하여 이격되면서 내부전극(16)과 내부전극(18)이 교대로 복수매씩 배치되어 있다.

이들 내부전극(16) 및 내부전극(18)의 중심은 유전체소체(12)의 중심과 거의 같은 위치에 배치되어 있고, 또 내부전극(16) 및 내부전극(18)의 종횡치수는 대응하는 유전체소체(12)의 변의 길이보다 약간 작게 되어있다. 이때문에 이들 내부전극(16) 및 내부전극(18)의 단부는 유전체소체(12)의 단부에 면하지 않는 구조로 되어있다.

그리고, 도 1 및 도 2에 표시하는 바와같이 이들 내부전압(16), (18)과 직교하도록 교차하여 각각 뻗는형으로 원주상의 스루홀전극(21) 및 스루홀전극(22)이 유전체소체(12)내의 상부중심가까이에 복수씩 설치되어 있고, 마찬가지로 이들 내부전극(16),(18)과 직교하도록 교차하여 각각 뻗는 형으로, 원주상의 스루홀전극

(23) 및 스루홀전극(24)이 유전체소체(12)내의 하부중심 가까이에 복수씩 설치되어 있다.

이들 스루홀전극(21) 및 스루홀전극(22)은 교대로 배치되어 있다. 단, 이 스 루홀전극(21)은 유전체소체(12)의 상측표면(12A)로부터 내부전극(16)의 상측최외층에 도달하고, 이 내부전극(16)에 전기적으로 접속되어 있다. 또, 스루홀전극(22)은 유전체소체(12)의 상측표면(12A)으로부터 상측최외층의 내부전극(16)을 접촉하지 않고 관통하여 내부전극(18)의 상측최외층에 도달하며, 이 내부전극(18)에 전기적으로 접속되어 있다.

한편, 이들 스루홀전극(23) 및 스루홀전극(24)은 교대로 배치되어 있다. 단, 이 스루홀전극(23)은 유전체소체(12)의 하측표면(12B)로부터 하측최외층의 내부전극(18)을 접촉하지 않고 관통하여 내부전극(16)의 하측최외층에 도달하며, 이 내부전극(16)에 전기적으로 접속되어 있다. 또, 스루홀전극(24)은 유전체소체(12)의 하측표면(12B)으로부터 내부전극(18)의 하부최외층에 도달하고, 이 내부전극(18)에 전기적으로 접속되어 있다.

도 2 및 도 3에 표시하는 바와 같이, 유전체소체(12)의 상측표면(12A)에는 제 1 외부전극인 섬형상(Island Form)의 외부전극(31)이 복수 배치되어 있고, 이들 외부전극(31)이 스루홀전극(21)에 전기적으로 각각 접속되어 있다. 또, 마찬가지로 상측표면(12A)에는 제 2 외부전극인 섬형상의 외부전극(32)이 복수 배치되어 있고, 이들 외부전극(32)이 스루홀전극(22)에 전기적으로 각각 접속되어 있다.

한편, 유전체소체(12)의 하측표면(12B)에는 마찬가지로 제 1 외부전극인 섬형상의 외부전극(33)이 복수 배치되어 있고, 이들 외부전극(33)이 스루홀전극(23)에 전기적으로 각각 접속되어 있다. 또, 마찬가지로 하측표면(12B)에는 동일하게 제 2 외부전극인 섬형상의 외부전극(34)이 복수 배치되어 있고, 이들 외부전극(34) 이 스루홀전극(24)에 전기적으로 각각 접속되어 있다.

이상으로부터 도 1 및 도 2에 표시하는 바와같이 스루홀전극(21)과 스루홀전극(22)이 교대로 배치되는 열이 유전체소체(12)내의 상부중심 가까이에 서로 평행으로 복수 있으나, 인접한 열끼리는 서로 역의 배열로 되어있다.

이에 따라, 도 2 및 도 3에 표시하는 바와같이 직방체인 6면체 형상으로 되는 유전체소체(12)의 상하표면(12A),(12B)에 외부전극(31)~(34)이 각각 배치되는 것으로 된다. 단, 스루홀전극(21),(22)의 위치관계로부터 외부전극(31)과 외부전극(32)이 서로 이웃끼리에 배치되도록 이들 외부전극(31),(32)이 유전체소체

(12)의 상측표면(12A)에서 지그재그상으로 교대로 늘어서서 복수 배치되어 있다.

또, 스루홀전극(23),(24)의 위치관계로부터 외부전극(33)과 외부전극(34)이 교대로 이웃끼리로 배치되도록, 이들 외부전극(33),(34)이 유전체소체(12)의 하측표면(12B)에서 지그재그상으로 교대로 늘어서서 복수 배치되는 것으로 된다.

도 1 및 도 2에 표시하는 바와 같이, 유전체소체(12)내에 있고, 스루홀전극

(21)~(24)이 배치되는 부분의 외주측의 개소에는 내부전극(18)을 접촉하지 않고 관통하면서 복수매의 내부전극(16)의 모두에 접속되는 원주상의 스루홀전극(25)이 이들 내부전극(16),(18)과 교차하여 뻗도록 복수 배치되어 있다. 단, 이들 스루홀전극(25)은 최외층의 내부전극(16)에서 멈춰있고, 유전체소체(12)의 상하표면(12A),(12B)에는 도달하지 않는 구조로 되어 있다.

동일하게 유전체소체(12)내에 있고, 스루홀전극(21)~(24)이 배치되는 부분의 외주측의 개소에는 내부전극(16)을 접촉하지않고 관통하면서 복수매의 내부전극(18)의 모두에 접촉되는 원주상의 스루홀전극(26)이 이들 내부전극(16),

(18)과 교차하여 뻗도록 복수 배치되어 있다. 단, 이들 스루홀전극(26)은 최외층의 내부전극(18)에서 멈춰있고, 유전체소체(12)의 상하표면(12A),(12B)에는 도달하고 있지 않는 구조로 되어있다.

이때, 이들 스루홀(25),(26)의 단면적은 스루홀전극(21)~(24)의 단면적보다 크게 형성되어 있고, 스루홀전극(25),(26)의 단면적은 스루홀전극(21)~(24)의 단면적의 4~16배로 되어 있다. 즉, 각각의 단면이 원형으로 되어 있으므로, 스루홀전극(25),(26)의 직경(D2)이 스루홀전극(21)~(24)의 직경(D1)의 2~4배의 크기로 되는 것으로 된다. 보다 구체적으로는 스루홀전극(25),(26)의 직경(D2)가 150~200㎛ 범위의 크기로 되며, 스루홀전극(21)~(24)의 직경(D1)이 50~80㎛ 범위의 크기로 되어 있다.

이상으로부터 본 실시의 형태에서는 제 1 내부전극인 내부전극(16)에 접속되는 스루홀전극(21),(23)이 제 1 외측 주상전극으로 되고, 제 2 내부전극인 내부전극(18)에 접속되는 스루홀전극(22),(24)이 제 2 외측 주상전극으로 되어 있다. 동일하게 내부전극(16)에 접속되는 스루홀전극(25)이 제 1 내측 주상전극으로 되고 동일하게 내부전극(18)에 접속되는 스루홀전극(26)이 제 2 내측 주상전극으로 되어 있다.

한편, 본 실시의 형태의 적층콘덴서(10)가 예컨대, 사용될때에는 도시하지 않은 인터포저기판상에 이 적층콘덴서(10)를 배치하고, 이 적층콘덴서(10)의 상측에 동일하게 도시하지 않은 CPU를 배치한 것을 통상의 회로기판에 탑재하도록 된다. 이때, 이웃하는 외부전극끼리가 서로 역의 극성으로 사용되고, 도 2에 표시하는 바와 같이 각각 외부전극(31)과 외부전극(33)이 예컨데 +극이 되며, 마찬가지로 외부전극(32)과 외부전극(34)이 동극성의 예컨데 -극으로 된다. 단, 이 적층콘덴서(10)에는 일반적으로 고주파전류가 흘려지는 관계로부터 다음의 순간에는 상기와 역의 극성으로 된다.

다음에 본 실시의 형태에 관한 적층콘덴서(10)의 작용을 설명한다.

본 실시의 형태에 관한 적층콘덴서(10)에 의하면 유전체층인 세라믹층(14)을 적층하여 형성된 유전체소체(12)내에 각각 면상으로 형성된 복수의 내부전극(16) 및 복수의 내부전극(18)이 세라믹층(14)를 통하여 사이를 두면서 교대로 배치되어 있다.

또, 유전체소체(12)의 상측표면(12A)으로부터 복수의 내부전극(16)중의 상측 최외층의 내부전극(16)으로 스루홀전극(21)이 도달하고, 이 내부전극(16)에 전기적으로 접속되어 있다. 동일하게 유전체소체(12)의 상측표면(12A)으로부터 복수의 내부전극(18)중의 상측최외층의 내부전극(18)으로 스루홀전극(22)이 도달하며, 이 내부전극(18)에 전기적으로 접속되어 있다. 또, 유전체소체(12)의 하측표면(12B)으로부터 복수의 내부전극(16)중의 하측최외층의 내부전극(16)으로 스루홀전극(23)이 도달하고, 이 내부전극(16)에 전기적으로 접속되어 있다. 동일하게 유전체소체(12)의 하측표면(12B)으로부터 복수의 내부전극(18)중의 하측 최외층의 내부전극(18)에 스루홀전극(24)이 도달하며 이 내부전극(18)에 전기적으로 접속되어 있다.

한편, 이들 스루홀전극(21)~(24)의 단면적보다 큰 단면적을 가진 스루홀전극

(25) 및 스루홀전극(26)이 유전체소체(12)내에 형성되어 있다. 이중의 스루홀전극

(25)이 내부전극(18)을 관통하면서 모든 내부전극(16)에 접속되어 잇고, 스루홀전극(26)이 내부전극(16)을 관통하면서 모든 내부전극(18)에 접속되어 있다.

그리고, 유전체소체(12)의 상측표면(12A)에 각각 섬형상(Island Form)으로 배치되는 외부전극(31)에 스루홀전극(21)에 접속되고, 유전체소체(12)의 상측표면

(12A)에 각각 섬형상으로 배치되는 외부전극(32)이 스루홀전극(22)에 접속된 구조로 되어 있다. 또, 유전체소체(12)의 하측표면(12B)에 각각 섬형상으로 배치되는 외부전극(33)이 스루홀전극(23)에 접속되고, 유전체소체(12)의 하측표면(12B)에 각각 섬형상으로 배치되는 외부전극(34)이 스루홀전극(24)에 접속된 구조로 되어 있다.

즉, 본 실시의 형태에서는 유전체소체(12)의 상측표면(12A)에 배치된 외부전극(31)이 스루홀전극(21) 및 상측최외층의 내부전극(16)을 통하여 스루홀전극(25)에 접속되고, 또, 이 스루홀전극(25)이 다른 각 내부전극(16)에 접속되는 구조로 되어 있다. 또, 유전체소체(12)의 하측표면(12B)에 배치된 외부전극(33)이 스루홀전극(23) 및 하측최외층의 내부전극(16)을 통하여 동일하게 스루홀전극(25)에 접속되어 있다. 이에 따라, 외부전극(31),(33)이 도 2에 표시하는 바와 같이 예컨데 +극으로 되는데 맞추어, 내부전극(16), 스루홀전극(21) 및 스루홀전극(25)도 +극으로 된다.

한편, 유전체소체(12)의 상측표면(12A)에 배치된 외부전극(32)이 스루홀전극(22) 및 상측최외층의 내부전극(18)을 통하여 스루홀전극(26)에 접속되 고, 또, 이 스루홀전극(26)이 다른 각 내부전극(18)에 접속되는 구조로 되어 있다. 또, 유전체소체(12)의 하측표면(12B)에 배치된 외부전극(34)이 스루홀전극(24) 및 하측최외층의 내부전극(18)을 통하여 동일하게 스루홀전극(26)에 접속되어 있다. 이에 따라 외부전극(32),(34)이 도 2에 표시하는 바와 같이, 예컨데 -극으로 되는데 맞추어서 내부전극(18), 스루홀전극(22) 및 스루홀전극(26)도 -극으로 된다.

이상으로부터 본 실시의 형태의 적층콘덴서(10)에 의하면 섬형상의 외부전극(31),(32)이 유전체소체(12)의 상측표면(12A)에 배치되는데 따라, 이들 외부전극(31),(32)에 의해 CPU의 단자전극인 핀과 직접 접속가능하게 된다. 이때문에 이 적층콘덴서(10)을 가진 회로의 종합인덕턴스가 작게 되는 결과로서, CPU의 고속화에 대응이 가능한 평활용 콘덴서로서 본 실시의 형태인 적층콘덴서(10)을 사용할 수 있도록 된다. 즉, 본 실시의 형태에 의하면 전원의 전압변동을 확실하게 억제할 수 있어, CPU의 전원용으로서 최적인 적층콘덴서가 얻어지게 된다.

한편, 본 실시의 형태에 의하면, 최외층의 내부전극(16) 및 최외층의 내부전극(18)에 접속되는 스루홀전극(21)~(24)보다 단면적이 큰 스루홀전극(25),(26)을 통하여 복수의 내부전극(16) 상호간 및 복수의 내부전극(18) 상호간이 접속되어 있다.

이 때문에 종래예에 비교해 스루홀전극의 수를 실질적으로 줄여서 접속불량을 저감할 수 있을뿐만 아니라 적층콘덴서(10)의 내부에 제작되는 것으로 되는 스루홀전극을 필요이상으로 가늘고 길게 할 필요가 없게된다. 그리고 이 결과로서 불량률이 낮은 적층콘덴서(10)로되어 제조가 용이하게 되는데 따라, 적층콘덴서(10) 의 제조코스트가 저감되도록 되었다.

한편, 본 실시의 형태에서는 스루홀전극(25),(26)의 직경(D2)를 스루홀전극

(21)~(24)의 직경(D1)의 2~4배의 크기로 하여, 스루홀전극(25),(26)의 단면적을 스루홀전극(21)~(24)의 단면적의 4~16배 정도로 하였다. 이때문에 정전용량을 높이기 위하여 내부전극(16),(18)의 층수를 증가시킨 경우에서도 복수의 내부전극(16) 상호간 및 복수의 내부전극(18) 상호간의 도통을 보다 확실하게 확보할 수 있고, 적층콘덴서로서의 기능을 확실하게 발휘할 수 있도록 된다. 즉, 이 결과로서 본 실시의 형태에 의하면 필요한 크기까지 정전용량을 용이하게 높여지도록 되었다.

또, 본 실시의 형태에서는 외부전극(31)과 외부전극(32)이 서로 이웃끼리로 배치되도록 이들 외부전극(31) 및 외부전극(32)이 유전체소체(12)의 상측표면(12A)에 복수 배치되어 있다. 이 때문에 상측표면(12A)에 있어서, 서로 역방향으로 흐르는 고주파전류로 자계를 서로 소거하고 저ESL화의 효과가 높아지도록 된다. 마찬가지로 외부전극(33)과 외부전극(34)이 서로 이웃끼리에 배치되도록 이들 외부전극(33) 및 외부전극(34)이 유전체소체(12)의 하측표면(12B)에 복수배치되어 있다. 이때문에, 하측표면(12B)에서도 저 ESL화의 효과가 동일하게 높아지도록 된다.

다음에 본 발명에 관한 적층콘덴서의 제 2의 실시형태를 도 4에 표시하고, 이 도면에 따라 본 실시의 형태를 설명한다. 또한 제 1의 실시형태에서 설명한 부재와 같은 부재에는 동일한 부호를 붙여서 중복설명을 생략한다.

본 실시의 형태도 제 1의 실시형태와 같이 외부전극(31)~(34)이 유전체소체 (12)의 양표면 (12A),(12B)에 배치되어 있다. 단, 본 실시의 형태에서는 도 4에 표시하는 바와같이 상측표면(12A)의 외부전극(31),(32)의 수와, 하측표면 (12B)의 외부전극(33),(34)의 수가 서로 다르게 되어있다. 즉, 도 4에 표시하는 8개의 외부전극(31),(32)의 8배의 계 64개의 외부전극(31),(32)이 상측표면(12A)에 배치되어 있다. 또, 동일하게 도 4에 표시하는 5개의 외부전극 (33),(34)의 5배의 계 25개의 외부전극 (33), (34)이 하측표면(12B)에 배치되어 있다.

따라서 이들 외부전극(31)~(34)을 유전체소체(12)의 양표면(12A),(12B)에 각각 배치할때에 스루홀전극(21)~(24)의 수를 유전체소체(12)의 양표면(12A),(12B)사이에서 서로 다르게 하는데 따라, 외부전극(31)~(34)의 수를 다르게한 형으로 되어 있다. 이 결과로서, 인터포저기판상에 이 적층콘덴서(10)를 배치하고 이 적층콘덴서(10)의 상측에 CPU를 배치하도록 한 경우에 있어서, 이들 인터포저기판의 핀의수나 위치와 CPU의 단자전극으로 되는 핀의 수나 위치가 다르더라도 용이하게 대응가능하게 된다.

또한, 상기 실시의 형테에 관한 적층콘덴서(10)는 8매 정도의 내부전극 및, 한쪽면당 16개, 25개 혹은 64개 정도의 외부전극을 갖는 구성으로 되어 있다. 그러나, 내부전극의 매수 및 외부전극의 수는 이들의 수에 한정되지 않고, 예컨데 내부전극을 50매정도로 하는것이 고려되나 더욱 내부전극을 다수매로 하여도 된다.

본 발명에 의하면 제조코스트를 저감하면서 종합인덕턴스를 작게한 적층콘덴 서를 얻는것이 가능하게 된다. 또, 본 발명은 특히 CPU용의 전원의 전압변동을 작게 할수 있는 적층세라믹칩 콘덴서에 적합한 것이다.

Claims

유전체층을 적층하여 형성된 유전체소체내에 각각 면상으로 형성된 복수의 제 1 내부전극 및 복수의 제 2 내부전극이 유전체층을 통하여 사이를 두면서 교대로 배치된 적층콘덴서로서,

유전체소체의 표면으로부터 최외층의 제 1 내부전극에 도달하는 제 1 외측 주상전극과,

유전체소체의 표면으로부터 최외층의 제 2 내부전극에 도달하는 제 2 외측 주상전극과,

제 2 내부전극을 관통하면서 모든 제 1 내부전극에 접속되고, 또한 이들 외측주상전극의 단면적보다 단면적이 크게 형성되는 제 1 내측 주상전극과,

제 1 내부전극을 관통하면서 모든 제 2 내부전극에 접속되고, 또한 이들 외측 주상전극의 단면층보다 단면적이 크게 형성되는 제 2 내측 주상전극과,

유전체소체의 표면에 섬형상으로 배치되어 제 1 외측 주상전극에 접속되는 제 1 외부전극과,

유전체소체의 표면에 섬형상으로 배치되어 제 2 외측 주상전극에 접속되는 제 2 외부전극을 포함하는 것을 특징으로 하는 적층콘덴서.
제 1항에 있어서,

제 1 내측 주상전극 및 제 2 내측 주상전극의 직경이 제 1 외측 주상전극 및 제 2 외측 주상전극의 직경의 2~4배의 크기로 되는 것을 특징으로 하는 적층콘덴서.
제 1 항에 있어서,

제 1 내측 주상전극 및 제 2 내측 주상전극의 직경이 150~200㎛로 되고, 제 1외측 주상전극 및 제 2 외측 주상전극의 직경이 50~80㎛로 되는 것을 특징으로 하는 적층콘덴서.
제 1 항에 있어서,

제 1 외측 주상전극 및 제 2 외측 주상전극이 복수씩 있고, 제 1 외부전극이 제 1 외측 주상전극의 수에 대응한 수만큼 유전체소체의 표면에 배치되며, 제 2 외부 유전체소체의 표면에 배치된 것을 특징으로 하는 적층콘덴서.
제 1 항에 있어서,

제 1 내측 주상전극 및 제 2 내측 주상전극이 각각 유전체소체내에 복수씩 배치되는 것을 특징으로 하는 적층콘덴서
제 1 항에 있어서,

제 1 내부 전극상에 있어서 제 1 외측 주상 전극의 주위에 제 1 내측 주상전극이 복수 배치되고,

제 2 내부 전극상에 있어서, 제 2 외측 주상전극의 주위에 제 2 내측 주상전극이 복수 배치되는 것을 특징으로 하는 적층콘덴서.
제 1 항에 있어서,

유전체층이 세라믹 그린시트를 소결한 세라믹층으로 되는 것을 특징으로 하는 적층콘덴서.
제 1 항에 있어서,

각각 면상으로 형성되는 제 1 내부전극 및 제 2 내부전극이 각 유전체층의 중앙에 각각 배치되어 있는 것을 특징으로 하는 적층콘덴서.
유전체층을 적층하여 형성된 유전체 소체내에 각각 면상으로 형성된 복수의 제 1 내부전극 및 복수의 제 2 내부전극이 유전체층을 통하여 사이를 두면서 교대로 배치된 적층콘덴서로서,

유전체소체의 표면으로부터 최외층의 제 1 내부전극에 도달하는 제 1 외측 주상전극과,

유전체소체의 표면으로부터 최외층의 제 2 내부전극에 도달하는 제 2 외측 주상전극과,

제 2 내부전극을 관통하면서 모든 제 1 내부전극에 접속되고, 또한 이들 외측 주상전극의 단면적보다 단면적이 크게 형성되는 제 1 내측 주상전극과,

제 1 내부전극을 관통하면서 모든 제 2 내부전극에 접속되고, 또한 이들 외측 주상전극의 단면적보다 단면적이 크게 형성되는 제 2 내측 주상전극과,

유전체본체의 양표면에 각각 섬형상으로 배치되어 제 1 외측 주상전극에 접속되고, 또한 유전체소체의 양표면사이에서 배치되는 수가 서로 다른 제 1 외부전극과,

유전체소체의 양표면에 각각 섬형상으로 배치되어, 제 2 외측 주상전극에 접속되고, 또한 유전체소체의 양표면사이에서 배치되는 수가 서로 다른 제 2 외부전극을 포함하는 것을 특징으로 하는 적층콘덴서.
제 9 항에 있어서,

제 1 내측 주상전극 및 제 2 내측 주상전극의 직경이 제 1 외측 주상전극 및 제 2 외측 주상전극의 직경의 2~4배의 크기로 되는 것을 특징으로 하는 적층콘덴서.
제 9항에 있어서,

제 1 내측 주상전극 및 제 2 내측 주상전극의 직경이 150~200㎛로 되고, 제 1 외측 주상전극 및 제 2 외측 주상전극의 직경이 50~80㎛로 되는 것을 특징으로 하는 적층콘덴서.
제 9항에 있어서,

제 1 외측 주상전극 및 제 2 외측 주상전극이 복수씩 있고, 제 1 외부전극이 제 1 외측 주상전극의 수에 대응한 수만큼 유전체소체의 표면에 배치되며, 제 2 외부전극이 제 2 외측 주상전극의 수에 대응한 수만큼 유전체소체의 표면에 배치된 것을 특징으로 하는 적층콘덴서.
제 9항에 있어서,

제 1 내측 주상전극 및 제 2 내측 주상전극이 각각 유전체소체내에 복수씩 배치되는 것을 특징으로 하는 적층콘덴서.
제 9 항에 있어서,

제 1 내부전극상에 있어서, 제 1 외측 주상전극의 주위에 제 1 내측 주상전극이 복수 배치되고, 제 2 내부 전극상에 있어서, 제 2 외측 주상전극의 주위에 제 2 내측 주상전극이 복수 배치되는 것을 특징으로 하는 적층콘덴서.
유전체층을 적층하여 형성된 유전체소체내에 각각 면상으로 형성된 복수의 제 1 내부전극 및 복수의 제 2 내부전극이, 유전체층을 통하여 사이를 두면서 교대로 배치된 적층콘덴서로서,

유전체소체의 표면으로부터 최외층의제 1 내부전극에 도달하는 제 1 외측 주상전극과,

유전체소체의 표면으로부터 최외층의 제 2 내부전극에 도달하는 제 2 외측 주상전극과,

제 2 내부전극을 관통하면서 모든 제 1 내부전극에 접속되고, 또한 이들 외측주상전극의 단면적보다 단면적이 크게 형성되는 제 1 내측 주상전극과,

제 1 내부전극을 관통하면서 모든 제 2 내부전극에 접속되고, 또한 이들 외측 주상전극의 단면적보다 단면적이 크게 형성되는 제 2 내측 주상전극과,

제 1 외측 주상전극에 접속되는 제 1 외부전극과,

제 2 외측 주상전극에 접속되는 제 2 외부전극을

포함하고,

제 1 외부전극과 제 2 외부전극이 서로 이웃끼리에 배치되는 형으로 유전체소체의 표면에 제 1 외부전극 및 제 2 외부전극이 각각 섬형상으로 배치되는 것을 특징으로 하는 적층콘덴서.
제 15항에 있어서,

제 1 내측 주상전극 및 제 2 내측 주상전극의 직경이 제 1 외측 주상전극 및 제 2 외측 주상전극의 직경의 2~4배의 크기로 되는 것을 특징으로 하는 적층콘덴서.
제 15항에 있어서,

제 1 내측 주상전극 및 제 2 내측 주상전극의 직경이 150~200㎛로 되고, 제 1 외측 주상전극 및 제 2 외측 주상전극의 직경이 50~80㎛로 되는 것을 특징으로 하는 적층콘덴서.
제 15항에 있어서,

제 1 외측 주상전극 및 제 2 외측 주상전극이 복수씩 있고, 제 1 외부전극이 제 1 외측 주상전극의수에 대응한 수만큼 유전체소체의 표면에 배치되고, 제 2 외부전극이 제 2 외측 주상전극의 수에 대응한 수만큼 유전체소체의 표면에 배치된 것을 특징으로 하는 적층콘덴서.
제 15항에 있어서.

제 1 내측 주상전극 및 제 2 내측 주상전극이 각각 유전체소체내에 복수씩 배치되어 있는것을 특징으로 하는 적층콘덴서.
제 15항에 있어서,

제 1 내부전극상에 있어서 제 1 외측 주상전극의 주위에 제 1 내측 주상전극이 복수 배치되고, 제 2 내부 전극상에서 제 2 외측 주상전극의 주위에 제 2 내측 주상전극이 복수 배치되는 것을 특징으로 하는 적층콘덴서.