KR101181097B1 - 미세구조체를 유지하기 위한 구조체, 반도체장치, 티에프티구동회로, 패널, 디스플레이, 센서 및 이들의 제조방법 - Google Patents

미세구조체를 유지하기 위한 구조체, 반도체장치, 티에프티구동회로, 패널, 디스플레이, 센서 및 이들의 제조방법 Download PDF

Info

Publication number
KR101181097B1
KR101181097B1 KR1020067024384A KR20067024384A KR101181097B1 KR 101181097 B1 KR101181097 B1 KR 101181097B1 KR 1020067024384 A KR1020067024384 A KR 1020067024384A KR 20067024384 A KR20067024384 A KR 20067024384A KR 101181097 B1 KR101181097 B1 KR 101181097B1
Authority
KR
South Korea
Prior art keywords
microstructure
substrate
groove
electrode
coating film
Prior art date
Application number
KR1020067024384A
Other languages
English (en)
Other versions
KR20070102633A (ko
Inventor
다카히로 가와시마
도루 사이토
노리히사 미노
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20070102633A publication Critical patent/KR20070102633A/ko
Application granted granted Critical
Publication of KR101181097B1 publication Critical patent/KR101181097B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/882—Assembling of separate components, e.g. by attaching

Abstract

본 발명에 있어서 구조체의 제조방법은, 기판에 홈을 형성하는 공정과, 홈 내에, 나노와이어 등의 미세구조체가 분산된 용액을 적하시키는 공정과, 용액을 증발시킴으로써, 미세구조체를 홈 내에 자기정합적으로 배열시키는 공정을 포함한다.

Description

미세구조체를 유지하기 위한 구조체, 반도체장치, 티에프티 구동회로, 패널, 디스플레이, 센서 및 이들의 제조방법{STRUCTURE FOR HOLDING FINE STRUCTURE, SEMICONDUCTOR DEVICE, TFT DRIVING CIRCUIT, PANEL, DISPLAY, SENSOR AND THEIR MANUFACTURING METHODS}
본 발명은, 미세구조체를 유지하기 위한 구조체에 관한 것이다. 특히, 기판에 형성된 홈 내에, 나노와이어 또는 나노튜브 등의 미세구조체를 배열시키는 방법과, 그 방법에 의해 제작된 구조체에 관한 것이다.
대규모집적회로(LSI)의 트랜지스터나, 평판패널 디스플레이 등의 박막트랜지스터(TFT)는 모두 전계효과 트랜지스터(FET)이며, 그 고성능화는, 소자를 미세화함으로써 진전되어 왔다. 실리콘반도체 공정에서는, 포토리소그래피공정에서의 노광용 광원 파장을 짧게 함으로써, 최소치수 0.1㎛ 이하의 미세가공을 실현한다.
그러나 포토리소그래피기술에 의한 미세화에는 한계가 있으며, 노광장치나 포토마스크의 가격도 증대하고 있다.
최근, 카본나노튜브(CNT)나 반도체 나노와이어를 이용하여 전자소자를 제조하는 기술이 주목되고 있다. CNT나 나노와이어는, 지름 수㎚의 미세한 주형구조를 가지므로, 나노미터 치수의 전자소자를 실현할 수 있는 가능성을 갖는다. CNT를 이용한 비휘발성 메모리의 동작이 보고되었으며(비특허문헌 1 참조), 또 나노와이어를 이용한 트랜지스터의 상온에서의 동작도 보고되었다(비특허문헌 2 참조). 그러나 이들 전자소자를 실용화하기 위해서는, CNT나 나노와이어의 배열위치, 배열방향, 지름, 및 배열밀도를 제어할 필요가 있다. 배열위치나 배열방향을 제어하는 방법으로는, 전기장을 이용하여 CNT의 배열방향을 제어하는 방법(비특허문헌 3 참조)이나 폴리디메틸실록산(PDMS)의 용기를 사용하여 유체(流體) 흐름의 채널을 형성하는 방법(플로우법, 비특허문헌 4 참조) 등이 보고되고 있다.
비특허문헌 1 T. Rueckers, et al., "Carbon Nanotube-Based Nonvolatile Random Access Memory for Molecular Computing," Science vol. 289 pp.94, 2000
비특허문헌 2 D. Wang, et al., "Germanium nanowire field-effect transistors with SiO2 and high-k HfO2 gate dielectric," Appl. Phys. Lett. Vol. 88 pp.2432, 2003
비특허문헌 3 Y. Zhang, et al., "Electric-field-directed growth of aligned single-walled carbon nanotubes," Appl. Phys. Lett. Vol. 79 pp.3155, 2001
비특허문헌 4 Y. Huang, et.al., "Directed Assembly of One-Dimensional Nanostructures into Functional Networks", Science vol. 291 pp.630, 2001
발명의 개시
발명이 해결하고자 하는 과제
그러나 상술한 바와 같은 배열위치나 배열방향을 제어하는 방법으로는, 대면적의 기판에 안정된 배열을 형성하는 것은 어려우며, 공업적 응용이 전개되기 어렵다. 또 공정이 번잡해지며, 필요한 설비도 복잡해지므로, 원가가 높아진다는 문제도 있다.
그래서 본 발명에서는, 이상과 같은 사정을 감안하여, 대면적의 기판 상에 용이한 공정에 의해 나노와이어나 나노튜브를 배열시키는 방법을 제공하는 것을 목적으로 한다.
과제를 해결하기 위한 수단
본 발명의 미세구조체를 유지하기 위한 구조체의 제조방법은, 기판에 형성된 이방성을 갖는 홈 내에, 원주형의 미세구조체를 함유하는 액체를 공급하는 공정(a)과, 상기 액체를 증발시킴으로써, 상기 홈의 길이방향을 따라 상기 미세구조체를 배열시키는 공정(b)을 구비하는 것을 특징으로 한다. 여기서 "미세구조체"란, 구체적으로는, 나노튜브, 나노와이어, 나노로드, 나노리본 등을 말한다. 또 "원주형"이란, 속이 공동(空洞)인 튜브형의 것도 포함한다. 또한 엄밀하게 원주의 형상이 아니라도 되며, 다각주의 형상이나, 원주의 일부가 결락된 형상 등도 포함하는 것으로 한다. 또 "이방성을 갖는다"란, 구체적으로는, 평면적인 형상이 방향에 따라 다른 것을 말한다. 또한 "길이방향을 따라 배치한다"란, 길이방향과 평행하게 배치하는 경우만이 아닌, 길이방향에서 기울어진 각도에 배치하는 경우도 포함한다. 그리고 이 경우의 길이방향으로부터의 경사각도는, 길이방향과 수직인 방향으로부터의 경사각도보다 작을 필요가 있다.
본 발명의 제조방법에서는, 대면적의 기판에도, 미세구조체를 안정적으로 배열시킬 수 있다. 이로써, 미세구조체를 유지하는 구조체를 공업적인 규모에서 제조할 수 있다. 또 이 방법은 간편하며 필요한 설비도 복잡하지 않으므로, 낮은 원가로 미세구조체를 유지하는 구조체를 형성할 수 있다.
본 발명의 미세구조체를 유지하기 위한 구조체의 제조방법에서는, 상기 공정(a) 전에, 상기 기판에, 상기 홈을 적어도 1개 형성하는 공정(c)을 더 구비해도 된다.
본 발명의 미세구조체를 유지하기 위한 구조체의 제조방법에서는, 상기 공정(c) 후이며 상기 공정(a) 전에, 상기 기판 중 상기 홈 이외 부분의 표면보다, 상기 홈의 표면에서, 상기 액체에 대한 친화성을 높이는 공정(d)을 더 구비하는 것이 바람직하다. 이 경우에는, 공정(b)에서, 액체가 홈 중에 친화되기 쉬워진다.
본 발명의 미세구조체를 유지하기 위한 구조체의 제조방법에 있어서, 상기 공정(d)에서는, 상기 기판 중 상기 홈 이외의 부분을 피복막으로 피복함으로써, 상기 기판 중 상기 홈 이외 부분의 표면보다, 상기 홈의 표면에서, 상기 액체에 대한 친화성을 높여도 된다.
본 발명의 미세구조체를 유지하기 위한 구조체의 제조방법에 있어서, 상기 공정(d)에서는, 상기 기판 중 상기 홈의 표면에 위치하는 부분을 피복막으로 피복함으로써, 상기 기판 중 상기 홈 이외 부분의 표면보다, 상기 홈의 표면에서, 상기 액체에 대한 친화성을 높여도 된다.
본 발명의 미세구조체를 유지하기 위한 구조체의 제조방법에 있어서, 상기 공정(d)에서는, 상기 기판 중 상기 홈의 표면에 위치하는 부분을 제 1 피복막으로 피복하며, 상기 기판 중 상기 홈 이외의 부분을 제 2 피복막으로 피복함으로써, 상기 기판 중 상기 홈 이외 부분의 표면보다, 상기 홈의 표면에서, 상기 액체에 대한 친화성을 높여도 된다.
본 발명의 미세구조체를 유지하기 위한 구조체의 제조방법에서는, 상기 공정(a)에서, 나노 드로잉(drawing)기술을 이용하여 상기 액체를 공급해도 된다. 이 경우에는, 대면적의 기판에서도, 적절한 위치에 적절한 양의 액체를 공급할 수 있다.
나노 드로잉기술의 구체적인 예로서는, 잉크젯기술을 들 수 있다.
본 발명의 미세구조체를 유지하기 위한 구조체의 제조방법에서는, 상기 공정(c)에서, 임프린트 리소그래피법으로 상기 홈을 형성해도 된다. 이 경우에는, 쉽게 미세한 홈을 형성할 수 있다.
본 발명의 반도체장치 제조방법은, 본 발명의 미세구조체를 유지하기 위한 구조체의 제조방법을 포함하며, 상기 기판 상에, 상기 미세구조체와 접속되는 제 1 전극 및 제 2 전극을 형성하는 공정(e)을 더 구비해도 된다.
본 발명의 반도체장치 제조방법에 있어서, 상기 공정(e)에서는, 상기 제 1 전극으로서 소스전극을, 상기 제 2 전극으로서 드레인전극을 형성하며, 상기 기판 상에, 상기 미세구조체를 피복하는 게이트절연막을 형성하는 공정과, 상기 게이트절연막 상에 게이트전극을 형성하는 공정을 더 구비해도 된다.
본 발명의 센서 제조방법은, 본 발명의 미세구조를 갖는 구조체의 제조방법을 포함하며, 상기 기판은 절연성기판이고, 상기 기판 상에, 상기 미세구조체와 접속되는 제 1 전극 및 제 2 전극을 형성하는 공정을 더 구비해도 된다.
본 발명의 센서 제조방법에 있어서, 상기 미세구조체의 표면을 화학 개질(chemical modification)하는 공정을 더 구비해도 된다.
본 발명에 있어서 미세구조체를 유지하기 위한 구조체는, 이방성을 갖는 적어도 1개의 홈을 갖는 기판과, 상기 홈 내에서, 상기 홈의 길이방향을 따라 배치되는, 원주형의 미세구조체를 구비하는 것을 특징으로 한다.
본 발명에 있어서 미세구조체를 유지하기 위한 구조체는, 미세구조체를 함유하는 액체를 홈에 공급한 후에 액체를 증발시켜, 미세구조체가 자기정합적으로 배열됨으로써 얻어진다. 이 제조방법은, 대면적의 기판에도, 미세구조체를 안정시켜 배열시킬 수 있다. 이로써 미세구조체를 유지하는 구조체를 공업적인 규모에서 제조할 수 있다. 또 이 방법은 간편하며 필요한 설비도 복잡하지 않으므로, 낮은 원가로 미세구조체를 유지하는 구조체를 형성할 수 있다.
본 발명의 미세구조체를 유지하기 위한 구조체에서는, 상기 미세구조체의 지름이, 상기 홈의 깊이보다 작은 것이 바람직하다. 이 경우에는, 구조체를 홈 중에 수납할 수 있다.
본 발명의 미세구조체를 유지하기 위한 구조체에서는, 상기 홈의 길이방향 길이(길이가 일정하지 않을 경우에는, 최대 길이를 말함)가 상기 미세구조체의 길이보다 길며, 또 상기 홈의 상기 길이방향과 수직인 방향에서의 길이(길이가 일정하지 않을 경우에는, 최소 길이를 말함)가 상기 미세구조체의 길이보다 짧은 것이 바람직하다. 홈이 이와 같은 치수를 가짐으로써, 미세구조체가 홈의 길이방향을 따라 자기정합적으로 배열되게 된다.
본 발명의 미세구조체를 유지하기 위한 구조체에서, 상기 미세구조체는 복수라도 된다.
본 발명의 미세구조체를 유지하기 위한 구조체에서는, 상기 홈 중 길이방향과 수직인 방향의 길이는, 깊이가 얕아짐에 따라 커지는 것이 바람직하다. 이 경우에는, 미세구조체가 홈 안에 수납되기 쉬워진다.
본 발명의 미세구조체를 유지하기 위한 구조체에서는, 상기 홈의 가장 깊은 부분이 상기 홈의 길이방향으로 이어지는 것이 바람직하다. 이 경우에는, 가장 깊은 부분을 따라 미세구조체를 배열시킬 수 있다. 여기서 "가장 깊은 부분"이란, 홈에서 반드시 가장 깊은 부분이 아니라도 된다. 즉, 홈이 복수의 오목부로 구성되는 경우에는, 각각의 오목부에서 가장 깊은 부분(극소부)이라면 된다.
본 발명의 미세구조체를 유지하기 위한 구조체에서는, 상기 홈의 길이방향과 수직인 방향을 따른 단면형상은, V자형, U자형 또는 사각형이라도 된다.
본 발명의 미세구조체를 유지하기 위한 구조체에 있어서, 상기 홈의 표면에서는, 상기 기판 중 상기 홈의 표면 이외 부분의 표면보다, 상기 미세구조체에 친화성을 나타내는 액체에 대한 친화성이 높은 것이 바람직하다. 이 경우에는, 미세구조체를 함유하는 액체를 홈 내에 공급할 때에, 홈 내에서 액체가 친화되기 쉽다.
구체적으로는, 상기 기판 중 상기 홈 이외의 부분이 피복막으로 피복되며, 상기 피복막에서는, 상기 홈의 표면보다 상기 액체에 대한 친화성이 낮은 점에서, 홈 내의 액체에 대한 친화성을 상대적으로 높일 수 있다. 여기서 피복막은 나노미터 막 두께를 갖는 것이 바람직하다. 이 "나노미터 막 두께"란, 나노미터 단위의 막 두께를 갖는 것을 말하며, 구체적으로는 1～100㎚ 정도의 값을 말한다.
상기 피복막은 단분자막이라도 된다. 상기 액체는 물이며, 상기 친화성이란 친수성이라도 된다. 상기 액체는 지질(脂質)이며, 상기 친화성이란 친유성(親油性)이라도 된다.
또 상기 기판 중 상기 홈이 형성된 부분이 피복막으로 피복되며, 상기 피복막에서는, 상기 기판 중 상기 홈 이외 부분의 표면보다 상기 액체에 대한 친화성이 높기 때문에, 홈 내의 액체에 대한 친화성을 상대적으로 높일 수 있다. 여기서 피복막은 나노미터 막 두께를 갖는 것이 바람직하다. 이 "나노미터 막 두께"란, 나노미터 단위의 막 두께를 갖는 것을 말하며, 구체적으로는 1～100㎚ 정도의 값을 말한다.
상기 피복막은 단분자막이라도 된다. 상기 액체는 물이며, 상기 친화성이란 친수성이라도 된다. 상기 액체는 지질이며, 상기 친화성이란 친유성이라도 된다.
본 발명의 미세구조체를 유지하기 위한 구조체에서, 상기 기판 중 상기 홈이 형성된 부분이 제 1 피복막으로 피복되며, 상기 기판 중 상기 홈 이외의 부분이 제 2 피복막으로 피복되고, 상기 제 1 피복막 쪽이 상기 제 2 피복막보다 상기 액체에 대한 친화성이 높아도 된다.
상기 제 1 피복막 및 상기 제 2 피복막은 단분자막이라도 된다.
상기 액체는 물이며, 상기 친화성이란 친수성이라도 되고, 이 경우에, 상기 제 1 피복막은 실리콘산화막이며, 상기 제 2 피복막은 실리콘질화막이라도 된다. 또는 상기 제 1 피복막은, NH2(CH2)nSi(OCH3)3, COOH(CH2)nSi(OCH3)3, NH2(CH2)nSH 또는 COOH(CH2)nSH이며, 상기 제 2 피복막은, CF3(CF2)n(C2H4)mCOOH, CF3(CF2)n(C2H4)mNH2, CF3(CF2)n(C2H4)mOH, CF3(CF2)n(C2H4)mSiCl3 또는 CF3(CF2)n(C2H4)m(SiOCH3)3이라도 된다.
본 발명의 미세구조체를 유지하기 위한 구조체에 있어서, 상기 액체는 지질이며, 상기 친화성이란 친유성이라도 되고, 이 경우에, 상기 제 1 피복막은 실리콘질화막이며, 상기 제 2 피복막은 실리콘산화막이라도 된다. 또는 상기 제 1 피복막은, CF3(CF2)n(C2H4)mCOOH, CF3(CF2)n(C2H4)mNH2, CF3(CF2)n(C2H4)mOH, CF3(CF2)n(C2H4)mSiCl3 또는 CF3(CF2)n(C2H4)m(SiOCH3)3이며, 상기 제 2 피복막은, NH2(CH2)nSi(OCH3)3, COOH(CH2)nSi(OCH3)3, NH2(CH2)nSH 또는 COOH(CH2)nSH라도 된다.
본 발명의 미세구조체를 유지하기 위한 구조체에 있어서, 상기 기판이, 고분자재료, 무기재료, 그리고 고분자재료 및 무기재료의 복합체에서 선택되는 재료로 구성되어도 된다.
본 발명의 미세구조체를 유지하기 위한 구조체는 각종 반도체장치에 이용할 수 있다. 이 경우, 미세구조체는, 제 1 전극과 제 2 전극을 접속한다.
보다 구체적으로는, 반도체장치가 MOSFET일 경우에, 상기 제 1 전극은 소스전극이며, 상기 제 2 전극은 드레인전극이고, 상기 소스전극 및 상기 드레인전극은 상기 기판 상에 형성되며, 상기 기판 중 상기 소스전극과 상기 드레인전극 사이에 위치하는 부분 위에 형성되고, 상기 미세구조체를 피복하는 게이트절연막과, 상기 게이트절연막 위에 형성된 게이트전극을 더 구비해도 된다.
또 반도체장치가 바이폴라 트랜지스터일 경우에는, 에미터전극과 콜렉터전극을 접속한다.
또한 반도체장치가 저항체일 경우에는, 제 1 전극과 제 2 전극을 전기적으로 접속한다.
또 본 발명의 반도체장치를 구비하는 TFT구동회로에서는, 상기 소스전극에 접속되는 소스전극선과, 상기 게이트전극에 접속되는 게이트전극선과, 상기 드레인전극에 접속되는 화소전극을 더 구비해도 된다. 종래에는 TFT구동회로로서 플라스틱 등의 유기물로 이루어지는 트랜지스터가 개발되었었지만, 이와 같은 트랜지스터는 구동력이 낮다는 문제가 있었다. 본 발명의 반도체장치에서는, 플라스틱 기판을 이용하여 높은 구동력을 실현할 수 있으므로, TFT구동회로 등에 이용한 경우에 높은 효과를 얻을 수 있다.
또한 본 발명의 TFT구동회로는, 패널이나 디스플레이에 이용할 수 있다. 본 발명의 패널에 있어서, 상기 기판은 플라스틱 기판이고, 상기 TFT구동회로는 상기 플라스틱 기판에 매트릭스형으로 배치되며, 상기 플라스틱 기판 위에 형성된 EL층과, 상기 EL층 위에 형성된 투명전극을 더 구비해도 된다.
또 본 발명의 미세구조체를 유지하기 위한 구조체는 각종 배선에도 이용할 수 있다. 이 경우, 상기 미세구조체는 도체로 이루어지는 배선이다.
또한 본 발명의 미세구조체를 유지하기 위한 구조체는 센서에도 이용할 수 있다. 본 발명의 센서에 있어서, 상기 기판은 절연성기판이며, 상기 절연성기판 위에 형성된 제 1 전극과 제 2 전극을 더 구비하고, 상기 미세구조체는, 상기 제 1 전극과 상기 제 2 전극을 접속해도 된다. 이 센서에 있어서, 상기 미세구조체의 표면이 화학 개질되어도 된다.
발명의 효과
본 발명에 의하면, 미세구조체를 유지하는 구조체를, 낮은 원가로, 또, 공업적인 규모에서 형성할 수 있다.
도 1의 (a)는 본 발명의 미세구조체를 유지하기 위한 구조체의 실시형태를 나타내는 개략 평면도이며, (b)는 (a)의 A-A`선 단면도.
도 2의 (a)～(f)는 본 발명에 있어서 홈 형상의 예를 나타내는 단면도.
도 3의 (a)～(d)는 본 발명에 있어서 홈 형상의 예를 나타내는 평면도.
도 4의 (a)～(d)는 본 발명의 미세구조체를 유지하기 위한 구조체의 제조공정을 나타내는 단면도.
도 5의 (a)～(c)는 홈 내에서의 미세구조체 배치 예를 나타내는 단면도 및 평면도.
도 6의 (a)는 제 1 실시형태의 미세구조체를 유지하기 위한 구조체의 구성을 모식적으로 나타내는 상면도이며, (b)는 (a)의 D-D`선 단면도.
도 7의 (a)～(c)는 제 1 실시형태의 미세구조체를 유지하기 위한 구조체의 제조방법을 나타내는 단면도 및 평면도.
도 8의 (a), (b)는 제 1 실시형태의 미세구조체를 유지하기 위한 구조체의 제조방법을 나타내는 단면도 및 평면도.
도 9의 (a), (b)는 제 1 실시형태에 있어서, 홈 내의 나노와이어 배열을 나타내는 도.
도 10의 (a)는 제 2 실시형태의 미세구조체를 유지하기 위한 구조체의 구성을 모식적으로 나타내는 상면도이며, (b)는 (a)의 G-G`선 단면도.
도 11의 (a)～(c)는 제 2 실시형태의 미세구조체를 유지하기 위한 구조체의 제조방법을 나타내는 단면도 및 평면도.
도 12의 (a)는 제 3 실시형태에 있어서 전계효과 트랜지스터의 개략 평면도이며, (b)는 (a)의 I-I`선 단면도.
도 13은 도 12의 (a), (b)에 나타낸 전계효과 트랜지스터를 실현하기 위해 필요한 나노와이어와 V자형 홈 크기의 관계를 나타내는 평면개략도.
도 14의 (a)～(c)는, 제 3 실시형태의 전계효과 트랜지스터에 있어서 나노와이어 배열의 예를 나타내는 개략 평면도.
도 15의 (a), (b)는, 톱 게이트형 전계효과 트랜지스터의 구조를 나타내는 개략 평면도 및 단면도.
도 16의 (a)～(c)는 제 3 실시형태의 전계효과 트랜지스터 제조방법을 나타내는 단면도 및 평면도.
도 17의 (a)는 제 4 실시형태에 있어서 센서의 구성을 나타내는 평면도이며, (b)는 (a)의 Ⅱ-Ⅱ`선 단면도.
도 18은 나노와이어에 화학 개질을 행하는 예를 나타내는 도.
도 19는 본 발명의 구조체를 TFT로서 이용한 경우의 TFT구동회로 구조를 나타내는 사시도.
도 20은 본 발명의 TFT를 이용한 유기EL 패널의 구조를 나타내는 사시도.
부호의 설명
1 : 기판 2 : 홈
3 : 미세구조체 4, 4`, 25 : 가장 깊은 부분
5 : 마스크 부재 6 : 미세구조체 분산용액
10 : 실리콘기판 11, 17 : 친수성 막
12, 19 : 나노와이어 13 : V자형 홈
14 : 소수성 막 15 : 나노와이어 분산용액
16, 62 : 플라스틱 기판 18 : 각추형 압자
20, 21 : 전극 22 :채널영역
23, 59 : 게이트전극 24, 58 : 게이트절연막
50 : 기판 51, 67 : 소스전극선
52, 66 : 게이트전극선 53 : 절연막
54 : TFT 55 : 화소전극
56 : 소스전극 57 : 드레인전극
61 : TFT구동회로 63 : 유기EL층
64 : 투명전극 65 : 보호필름
(미세구조체를 유지하기 위한 구조체)
이하에, 도 1을 참조하면서, 본 발명에 있어서 구조체의 기본적인 구성에 대해 설명한다. 도 1의 (a)는 본 발명에 있어서 미세구조체를 유지하기 위한 구조체의 실시형태를 나타내는 개략 평면도이며, (b)는 (a)의 A-A`선 단면도이다. 도 1의 (a), (b)에 나타내는 미세구조체를 유지하기 위한 구조체는, 기판(1)과, 기판(1)에 서로 거리를 두고 형성된 복수의 홈(2)과, 홈(2) 내에 배치되는 미세구조체(3)를 구비한다. 여기서 미세구조체(3)란, 나노와이어, 나노튜브, 나노로드, 나노리본 등을 말한다.
미세구조체(3)는 홈(2)의 길이방향(도 1의 A-A`선과 수직방향)에 배치된다. 또 홈(2)의 단면형상은, 도 1의 (b)에 나타내는 바와 같이 V자형인 것이 바람직하며, (a)에 나타내는 바와 같이 홈(2)의 표면은, 깊이가 가장 깊어지는 부분(4)을 갖는 것이 바람직하다. 이 경우에는, 홈(2) 내의 미세구조체(3) 배치방향을, 홈(2)의 가장 깊은 부분(4)을 따를 수 있게 할 수 있다.
물론 홈(2)의 형상은 도 1의 (a), (b)에 나타내는 형상에는 한정되지 않으며, 도 2의 (a)～(f)에 나타내는 단면형상 또는 도 3의 (a)～(d)에 나타내는 평면형상을 가져도 된다. 도 2의 (a)～(f)는 본 발명에 있어서 홈 형상의 예를 나타내는 단면도이며, 도 3의 (a)～(d)는 본 발명에 있어서 홈 형상의 예를 나타내는 평면도이다. 구체적으로, 홈(2)은 도 2의 (a)에 나타내는 바와 같이, 완만하게 경사진 V자형의 단면을 가져도 되며, 도 2의 (b)에 나타내는 바와 같이, 가장 깊은 부 분(4)이 좌우방향의 어느 한쪽으로 치우친 V자형의 단면을 가져도 된다. 또 홈(2)은, 도 2의 (c)에 나타내는 바와 같이, U자형 단면을 가져도 되며, 도 2의 (d)에 나타내는 바와 같이, 다각형 단면을 가져도 된다. 또한 홈(2)은, 도 2의 (e)에 나타내는 바와 같이, 폭에 여유가 있는 가장 깊은 부분(4`)을 갖는 트렌치형 단면을 가져도 되며, 도 2의 (f)에 나타내는 바와 같이, 가장 깊은 부분(4)이 복수 있는 단면을 가져도 된다.
한편, 홈(2)은, 도 3의 (a)에 나타내는 바와 같이, 사각형의 평면형상을 가져도 되며, 도 3의 (b)에 나타내는 바와 같이, 타원의 평면형상을 가져도 된다. 여기서 홈(2)은, 도 3의 (b)에 나타내는 타원이 아니라도, 둘레가 곡선이며, 방향 이방성이 있는 평면형상이라도 된다. 또 홈(2)은, 도 3의 (c)에 나타내는 바와 같이, 좌우대칭의 평면형상을 가져도 되며, 도 3의 (d)에 나타내는 바와 같이, 상하대칭(가장 깊은 부분(4))에 대해 대칭)의 평면형상을 가져도 된다. 또한 홈(2)의 평면형상은 비대칭인 것이라도 된다. 즉 홈(2)의 평면형상은, 평면적으로 방향 이방성을 가지면 되며, 이로써 미세구조체(3)가 배치되는 방향이 자동적으로 결정되게 된다.
(제조방법)
본 발명에 있어서 미세구조체를 유지하기 위한 구조체는, 미세구조체를 분산시킨 용액을 기판 상의 홈부에 도포하여, 용매가 증발할 때에 작용하는 힘(예를 들어 수평 모세관력)으로 나노와이어를 홈의 길이방향으로 자기정합적으로 배열함으로써 형성할 수 있다. 이하에, 그 기본적인 방법에 대해 설명한다. 도 4의 (a)～ (d)는 본 발명의 미세구조체를 유지하기 위한 구조체의 제조공정을 나타내는 단면도이다. 본 발명의 제조방법에서는, 우선 도 4의 (a)에 나타내는 공정에서, 기판(1) 상에 마스크부재(5)를 형성하고, 홈(2)(도 4의 (b) 등에 나타냄)을 형성하는 영역에 개구를 형성한다.
다음으로 도 4의 (b)에 나타내는 공정에서, 기판(1) 중 개구에 노출되는 부분을 제거함으로써, 방향 이방성을 갖는 홈(2)을 형성한다.
다음에, 도 4의 (c)에 나타내는 공정에서, 마스크부재(5)를 제거하고, 홈(2)에 미세구조체(3)가 분산된 미세구조체 분산용액(6)을 적하시킨다. 여기서 마스크부재(5)는 반드시 제거할 필요는 없다. 또 이 미세구조체 분산용액(6)은, 미세구조체를 형성한 후에 그 미세구조체를 회수하고, 용매에 분산시킴으로써 형성한다.
다음, 도 4의 (d)에 나타내는 공정에서, 미세구조체 분산용액(6)을 증발시킴으로써, 미세구조체(3)가, 그 길이방향이 홈(2)의 길이방향과 거의 평행으로 되도록 자기정합적으로 배열된다.
도 5의 (a)～(c)는, 홈 내에서의 미세구조체 배치 예를 나타내는 단면도 및 평면도이다. 도 5의 (a), (b)에 나타내는 바와 같이, 미세구조체(3)는 홈(2)의 가장 깊은 부분(4)을 따라 배치하는 것이 바람직하지만, 미세구조체(3)의 방향과 가장 깊은 부분(4)의 방향이 반드시 일치하지 않아도 된다. 즉 도 5의 (c)에 나타내는 바와 같이, 미세구조체(3)가, 가장 깊은 부분(3)이 이어지는 방향에서 어느 각도만 경사져 이어져도 된다.
이상에서는, 미세구조체를 유지하기 위한 구조체 및 그 제조방법 개략에 대 해 설명했다. 이하에서는, 이들의 더 상세한 실시형태에 대해 설명한다. 또 이하의 실시형태에서는, 미세구조체가 나노와이어인 경우의 예에 대해 설명한다.
제 1 실시형태
도 6의 (a)는, 제 1 실시형태의 미세구조체를 유지하기 위한 구조체 구성을 모식적으로 나타내는 상면도이며, (b)는 (a)의 D-D`선 단면도이다.
도 6의 (a), (b)에 나타내는 바와 같이, 본 실시형태의 미세구조체를 유지하기 위한 구조체는, 실리콘기판(10) 상에 형성된 V자 홈(13)에 나노와이어(12)가 배열된 구조체이며, 나노와이어(12)는, V자 홈(13)의 길이방향(도 6의 (a)의 D-D`선과 수직방향)을 따라 배열된다. 여기서 나노와이어(12)는, V자 홈(13)의 길이방향에서 기울어진 방향을 따라 배치되어도 된다.
V자 홈(13)은, 실리콘기판(10) 상의 임의의 위치에 적어도 1개 이상 형성되며, V자 홈(13)의 표면은 친수성막(11)으로 피복되고, 실리콘기판(10) 중 V자 홈(13) 이외의 영역은 소수성막(14)으로 피복된다. V자 홈(13)의 표면 에너지는 40dyne/㎝ 이상인 것이 바람직하며, 또 60dyne/㎝ 이상 100dyne/㎝ 이하이면 더 바람직하다. V자 홈(13) 이외의 표면 에너지는 5dyne/㎝ 이상 40dyne/㎝ 이하인 것이 바람직하며, 또 5dyne/㎝ 이상 25dyne/㎝ 이하인 것이 더 바람직하다.
친수성막(11)으로는, 예를 들어 산화막을 형성하면 된다. 이 산화막은 플라즈마 CVD 등에 의해 퇴적시킴으로써 형성해도 되며, 실리콘기판(10)의 표면을 코로나방전처리나 플라즈마처리에 의해 산화함으로써 형성해도 된다.
또 소수성막(14)으로는, 예를 들어 CVD법으로 퇴적시킨 실리콘질화막과 같은 퇴적 소수성막을 이용하면 된다. 또한 실리콘기판(10) 대신에 수소를 함유하는 기판을 이용한 경우에는, 그 기판에 대해 불소가스의 플라즈마처리을 함으로써 수소를 불소로 치환시킨 막을 소수성막으로서 이용하면 된다.
또 친수성막(11)으로서, -Z-O- 또는 -Z-N-(여기서 Z는, Si, Ti 또는 Al)으로 나타내지는 화학결합을 포함하는 나노미터 오더의 막을 형성함으로써, 습윤성(wettability)을 제어할 수도 있다. 이와 같은 화학결합을 포함하는 막으로는, 예를 들어 하기의 일반식(화학식 1)으로 나타내지는 바와 같은 관능기를 갖는 유기분자를 이용하면 된다.
화학식 1
Figure 112006085169155-pct00001
여기서 Z은 Si, Ti 또는 Al이다. D는 F, Cl, Br, I, OH, SCN, NCO 또는 탄소수가 1에서 5까지의 알콕시실란기 중 적어도 1 종류의 원자단이다. 또 E는, H 또는 탄소수가 1에서 3까지의 알킬기 원자단이다. 또한 q 및 r은 1에서 3까지의 정수(整數)이며, q+r은 3이다.
또 소수성막(14)은, 일반식 CFkHl로 나타내지는 바와 같은 관능기를 갖는 유기분자를 가져도 된다. 여기서 k 및 l은 0에서 3까지의 정수이며, k+l은 3이다.
또한 친수성막(11)으로서, NH2(CH2)nSi(OCH3)3, COOH(CH2)nSi(OCH3)3, NH2(CH2)nSH 또는 COOH(CH2)nSH를 이용해도 된다.
또 소수성막(14)으로서, CF3(CF2)n(C2H4)mCOOH, CF3(CF2)n(C2H4)mNH2, CF3(CF2)n(C2H4)mOH, CF3(CF2)n(C2H4)mSiCl3 또는 CF3(CF2)n(C2H4)m(SiOCH3)3을 이용해도 된다.
여기서 친수성막(11) 및 소수성막(14)은 본 발명의 구조체에 있어서 불가결의 구성요소가 아니다.
또 본 실시형태에서는, 실리콘기판(10)을 이용한 경우에 대해 설명했지만, 본 발명에서는 기판으로서, 산화실리콘, 산화티탄, 아크릴수지, 에폭시수지, 폴리이미드 등의 절연물로 형성된 임의의 기판을 이용하는 것이 가능하다. 또한 기판 전체가 도전성막이나 절연막으로 형성될 필요는 없으므로, SOI기판 또는 화합물반도체기판을 이용하는 것도 가능하다.
V자 홈(13)의 횡방향(D-D`선 방향) 및 종방향(D-D`선에 대해 수직방향)은 예를 들어 100㎚ 이상이며, 특히 1㎛～50㎛이다. 또 나노와이어(12)의 지름은 10㎛～100㎛이며, 나노와이어(12)의 길이는 500㎛～100㎛이다.
나노와이어(12)는 각종 재료(예를 들어 금속, 반도체 또는 절연체)로 형성될 수 있지만, 본 실시형태에서는 실리콘으로 형성된 나노와이어를 이용한다. 실리콘 나노와이어의 형성은, 예를 들어 VLS(Vapor-Liquid-Solid) 성장메카니즘에 의해, CVD법으로 촉매금속을 이용하여 성장시킬 수 있다. 이 방법에 의하면, 촉매금속의 입경이나 성장시간을 제어함으로써 지름이나 길이가 고른 나노와이어를 성장시킬 수 있다.
실리콘 나노와이어 성장에 적합한 촉매금속은, 예를 들어 금, 철 코발트, 니켈과 같은 천이금속 또는 이들 천이금속의 합금이다. 천이금속은 임의의 방법으로 형성될 수 있지만, 예를 들어 기판 상에 퇴적시킨 촉매금속 박막에 열처리를 실시함으로써 형성된 촉매금속을 이용해도 된다. 또 본 실시형태에서는 1개의 V자 홈(13) 내에 배열되는 나노와이어(12)는, 예를 들어 1개～1000개 정도이다.
본 실시형태에서는 V자 홈(13)의 저부를 따라 나노와이어를 배열하므로, 임의의 위치에 복수의 V자 홈(13)을 형성함으로써, 나노와이어(12)의 위치와 배열방향을 실리콘기판(10)의 복수 위치에 규정할 수 있다. V자 홈(13)은, 종래의 반도체공정(예를 들어 리소그래피, 습식에칭)에서 사용하는 공정에서 형성할 수 있다. 이로써, 외부장(예를 들어 전기장이나 자기장)의 효용범위에 제약되는 일없이, 광범위에 나노와이어(12)의 배열방향을 규정할 수 있다.
또 본 실시형태에서는, V자 홈(13)의 내부에 친수성막(11)을, V자 홈(13)의 외부에 소수성막(14)을 형성하는 경우에 대해 설명했다. 이 경우에는, 제조공정에서 사용하는 나노와이어 분산용액으로 물을 이용함으로써, 물을 V자 홈(13) 내에 선택적으로 공급할 수 있다. 그러나 본 발명에서는, V자 홈(13)의 내부에 친유성막을, 외부에 친유성막보다 친유성이 낮은 막을 형성해도 된다. 이 경우에는, 나노와이어 분산용액으로서 지질을 이용함으로써, 지질을 V자 홈(13) 내에 선택적으로 공급할 수 있다. 이 경우에도, 전술한 바와 같은 재질의 친수성막 및 소수성막을 형성할 수 있다.
이하에, 도 7의 (a)～(c) 및 도 8의 (a), (b)를 참조하면서 본 실시형태의 제조방법에 대해 설명한다. 도 7의 (a)～(c) 및 도 8의 (a), (b)는, 제 1 실시형태의 미세구조체를 유지하기 위한 구조체의 제조방법을 나타내는 단면도 및 평면도이다.
본 실시형태의 제조방법에서는, 우선 도 7의 (a)에 나타내는 공정에서, 실리콘기판(10) 상에 소수성막(14)을 퇴적시킨다. 소수성막(14)으로는, 예를 들어 질화실리콘막을 CVD법으로 형성한다. 질화실리콘막의 막 두께로는, 10㎚ 이상인 것이 바람직하며, 50～200㎚ 정도인 것이 더욱 바람직하다. 이 경우에는 소수성막(14)으로서의 기능을 효율적으로 발휘할 수 있기 때문이다. 이 경우, 질화실리콘막의 바탕에 산화실리콘막을 퇴적시킴으로써, 소수성막(14)을 적층구조로 해도 된다. 다음으로, 포토리소그래피기술에 의해 소수성막(14) 상에 레지스트마스크(도시 생략)를 형성한 후, 이방성에칭 기술에 의해 소수성막(14)을 패터닝함으로써, 실리콘기판(10) 중 V자 홈(13)을 형성하는 영역을 노출시킨다. 소수성막(14)으로 질화실리콘막을 이용했을 경우에는, 이방성 에칭으로서, 예를 들어 CF4와 O2의 혼합가스를 이용하면 된다. 그 후, 산소계 플라즈마에칭으로 레지스트마스크를 제거한다.
다음에 도 7의 (b)에 나타내는 공정에서, 소수성막(14)을 마스크로 하여 실리콘기판(10)에 에칭을 실시함으로써, 실리콘기판(10)에 V자 홈(13)을 형성한다. 실리콘기판(10)에 V자 홈(13)을 형성하는 방법으로는, 예를 들어 결정이방성 습식 에칭을 이용한다. 결정이방성 습식에칭에서는, 결정면에 따라 에칭속도가 크게 다르므로, 에칭율이 느린 결정면에서 에칭을 정지시킬 수 있다. 구체적으로는, 실리콘기판(10)으로서 예를 들어 (100)면을 표면으로 하는 것을 이용하고, 소수성막(14)에 <110>방향과 평행인 띠형 개구를 개방한 상태에서, 60℃의 KOH 40% 수용액을 사용하여 결정이방성 에칭을 실시함으로써, V자 홈(13)을 형성할 수 있다. 여기서 에칭액으로는, 수산화 칼륨(KOH) 수용액만이 아닌, 에틸렌디아민 피로카테콜(EDP), 4메틸수산화암모늄(TMAH) 등을 이용해도 된다.
다음, 도 7의 (c)에 나타내는 공정에서, 실리콘기판(10) 중 V자 홈(13)의 표면이 될 부분에 친수성막(11)을 형성한다. 본 실시형태에서는 친수성막(11)으로서 실리콘산화막을 형성하며, 이 실리콘산화막은 실리콘기판(10)을 열산화하거나, 실리콘기판(10) 상에 퇴적시킴으로써 얻어진다. 또 친수성막(11)의 막 두께는 1㎚ 이상인 것이 바람직하며, 이 경우에는 친수성막(11)으로서의 기능을 효과적으로 발휘할 수 있다.
다음으로 도 8의 (a)에 나타내는 공정에서, 예를 들어 잉크젯인쇄, 디스펜서를 사용한 인쇄 또는 스크린인쇄 등의 방법을 이용하여 나노와이어 분산용액(15)을 적하시킴으로써, V자 홈(13) 내에 선택적으로 나노와이어 분산용액(15)을 도포한다. 이 때, V자 홈(13)의 표면에는 친수성막(11)이 형성되며, 그 이외의 표면에는 소수성막(14)이 형성되므로, 나노와이어 분산용액(15)이 V자 홈(13) 내로 들어가기 쉬워진다.
여기서 나노와이어 분산용액(15)의 제조방법에 대해 설명한다. 우선, 기판( 도시 생략)을 준비하고, 기판 상에 CVD법으로, 실리콘으로 된 나노와이어(도시 생략)를 성장시킨다. 다음에 기판부터 나노와이어를 회수한다. 효율적으로 회수할 수 있는 방법으로는, 다음의 방법이 있다. 예를 들어 CVD법으로 기판 상에 실리콘게루마늄으로 된 와이어를 형성한 후에 소스가스를 절환함으로써, 실리콘으로 된 나노와이어를 헤테로성장 시킨다. 이로써, 기판이 실리콘게루마늄 부분과 접속된 나노와이어 구조를 형성한다. 그 후, 예를 들어 질산:불화수소:물=60:60:1로 구성되는 에칭액에 이 기반을 잠그면, 실리콘게루마늄은 선택 에칭되므로, 실리콘으로 구성된 나노와이어를 회수할 수 있다. 이와 같이 하여 회수된 나노와이어를 용매에 넣어, 예를 들어 초음파세정을 실시함으로써 용매 중으로 분산시킬 수 있다(나노와이어 분산용액). 여기서 사용하는 용매로는, 예를 들어 물, 에텔, 벤젠, 아세트산에틸, 클로로포름, 이소프로필 알코올, 에타놀, 아세톤, 톨루엔, 디에틸에텔, 계면활성제를 혼합한 수용액 등을 이용하면 된다.
다음에 도 8의 (b)에 나타내는 공정에서, 실리콘기판(10)을 가열장치(도시 생략) 또는 감압장치(도시 생략) 등에 넣어, 가열장치의 온도나 감압장치의 압력을 조정시킴으로써, 나노와이어 분산용액(15)을 증발시킨다. 이로써, V자 홈(13) 내에 나노와이어(12)를 배열시킨다. 이 배열의 과정에서는, 표면장력 유래의 수평 모세관력과, 젖은 막의 증발에 따르는 액체 흐름에 의한 힘이라는 2 가지 요인이 영향을 준다. 이 2 가지 힘이 균형을 잡고 작용함으로써, 나노와이어는 V자 홈(13)의 길이방향으로 배열된다. 또 나노와이어 분산용액(15)은, 가열장치나 감압장치를 이용하지 않고 자연증발에 의해 증발시켜도 된다.
도 9의 (a), (b)는 제 1 실시형태에서, 홈 내에서의 나노와이어 배열을 나타내는 도이다. 도 9의 (a), (b)에서는, V자 홈(13)의 가장 깊은 부분(25)이 중심에서 치우친 방향에 있는 형태가 도시된다. 도 9의 (a)에 나타내는 바와 같이, 1개의 V자 홈(13) 내에 복수의 나노와이어(12)가 분산되어 배치되어도 되며, 도 9의 (b)에 나타내는 바와 같이, 1개의 V자 홈(13)의 가장 깊은 부분(25) 부근에, 복수의 나노와이어(12)가 서로 밀착되어 배치되어도 된다.
이상 설명한 바와 같이 본 실시형태에 의한 나노와이어의 배열방법에 의하면, 복잡한 설비 및 공정을 이용하는 일없이, 나노와이어를 광면적에 정밀도 좋게 배열시킬 수 있다. 이로써, 나노와이어를 이용한 소자의 공업적인 생산이 가능해진다. 또 V자 홈 이외의 영역에서는, V자 홈의 표면에 비해 나노와이어 분산용액에 대한 습윤성을 낮게 한다. 이로써, 원하는 위치(V자 홈 영역)에만 나노와이어를 배열하는 것도 가능해진다.
또 나노와이어 분산용액(15)으로 지질을 이용할 경우에는, V자 홈(13)의 표면을 친유성으로 하여, V자 홈(13) 이외 영역 표면의 친유성을 V자 홈의 표면보다 낮게 하면 된다.
(제 2 실시형태)
도 10의 (a)는 제 2 실시형태에 있어서 미세구조체를 유지하기 위한 구조체의 구성을 모식적으로 나타내는 상면도이며, (b)는 (a)의 G-G`선 단면도이다.
본 실시형태의 미세구조체를 유지하기 위한 구조체에서는, 플라스틱기판(16)에 나노와이어(12)가 배열된다. 플라스틱 기판(16)으로는, 아크릴수지, 에폭시수 지 또는 폴리이미드와 같은 재료로 이루어지는 임의의 플렉시블기판의 사용이 가능하다. 또 도 10의 (a), (b)에 나타내는 구조에서, V자 홈(13) 표면부 이외의 플라스틱 기판(16)은 친수성막(17)으로 피복된다. 또한 이와 같이 V자 홈(13) 표면부 이외의 플라스틱 기판(16)을 친수성막(17)으로 피복하는 경우에는, 나노와이어 분산용액으로서 지질을 이용하면 된다. 이 경우에는, V자 홈(13) 내에 선택적으로 나노와이어 분산용액이 공급되기 때문이다.
다음에 도 11의 (a)～(c)를 참조하면서 본 실시형태의 제조방법에 대해 설명한다. 도 11의 (a)～(c)는 제 2 실시형태에 있어서 미세구조체를 유지하기 위한 구조체의 제조방법을 나타내는 단면도 및 평면도이다.
본 실시형태의 제조방법에서는 우선, 도 11의 (a)에 나타내는 공정에서, 플라스틱 기판(16) 상에 친수성막(17)을 퇴적시킨다. 친수성막(17)은 예를 들어 실리콘산화막으로 이루어지며, CVD법이나 SOG(spin on glass)법으로 퇴적시킴으로써 형성된다. 실리콘산화막의 막 두께로는, 10㎚ 이상인 것이 바람직하며, 50～200㎚ 정도인 것이 더 바람직하다. 이 경우에는 친수성막(17)으로서의 기능을 효율적으로 발휘할 수 있기 때문이다.
다음에 도 11의 (b)에 나타내는 공정에서, 친수성막(17)으로부터 각추형 압자(18) 등의 나노 압자를 플라스틱 기판(16)에 밀어 넣으며, 또 각추형 압자의 XY 스테이지를 스캔한다.
그리고 도 11의 (c)에 나타내는 공정에서, 이동중인 각추형 압자(18)의 인가 하중을 일정하게 하여 각추형 압자(18)로 플라스틱 기판(16)을 굵기 가공하여 라인 패턴을 그린다. 도 11의 (b)의 평면도에 나타내는 화살표의 방향으로 각추형 압자(18)를 이동시킴으로써, 도 11의 (c)의 단면도 및 평면도에 나타내는 라인패턴(V자 홈)을 형성할 수 있다. 이로써, 주기적으로 규칙 배열된 V자 홈(13)을 기판 상에 형성할 수 있다. 또 V자 홈(13)의 형성방법으로는, 각추형 압자(18) 이외의 나노압자를 밀어 넣는 방법이나 나노임프린트 리소그래피를 이용해도 된다.
여기서 V자 홈(13) 내에 나노와이어를 배치시키는 방법은, 나노와이어 분산용액으로서 지질을 이용하는 것 외는 제 1 실시형태와 마찬가지이다.
본 실시형태에서는 복잡한 설비 및 공정을 이용하는 일없이, 나노와이어를 광면적에 절밀도 좋게 배열시킬 수 있다. 이로써, 나노와이어를 이용한 소자의 공업적인 생산이 가능해진다. 또 V자 홈 이외의 영역에서는, V자 홈의 표면에 비해 나노와이어 분산용액에 대한 습윤성을 낮게 한다. 이로써, 원하는 위치(V자 홈 영역)에만 나노와이어를 배열하는 것도 가능해진다.
(제 3 실시형태)
도 12의 (a)는, 제 3 실시형태에 있어서 전계효과 트랜지스터의 개략 평면도이며, (b)는 (a)의 I-I`선 단면도이다. 본 실시형태의 전계효과 트랜지스터는 제 1 실시형태 및 제 2 실시형태에서 서술한 미세구조체를 유지하기 위한 구조체를 이용한 것이다.
도 12의 (a), (b)에 나타내는 바와 같이 본 실시형태의 전계효과 트랜지스터는, 하전립자(전자 또는 홀)를 주행시키는 복수의 나노와이어(19) 다발로 구성되는 채널영역(22)을 갖는다. 나노와이어(19)는 V자 홈(19) 내에 배치되며, 소스영역 및 드레인영역으로서 기능하는 한 쌍의 전극(20, 21)을 전기적으로 접속한다. 전극(20, 21)은 게이트절연막(24) 상에 형성되며, 게이트절연막(24) 밑에는 게이트전극(23)이 형성된다. 이상의 구성을 갖는 전계효과 트랜지스터에서는, 구동회로(도시 생략)를 이용하여 게이트전극(23)의 전위를 상하시킴으로써, 채널영역(22)의 도전성을 제어하여, 트랜지스터 동작을 실행할 수 있다.
도 13은, 도 12의 (a), (b)에 나타내는 전계효과 트랜지스터를 실현하기 위해 필요한 나노와이어와 V자 홈 크기의 관계를 나타내는 평면 개략도이다. 도 13에서 A는 V자 홈(13)에 있어서 길이방향과 수직인 방향의 길이를, B는 V자 홈의 길이방향 길이를, L은 나노와이어(12)의 길이를 나타낸다. 이들 길이가, L>A이며 L<B의 관계를 만족시키도록 함으로써 나노와이어(12)를 V자 홈(13)의 길이방향으로 배열할 수 있다. 즉, 나노와이어(12)의 길이(L)가 V자 홈(13)의 길이방향보다 짧으며, 또 짧은 쪽 방향의 길이(A)보다 길게 함으로써, 나노와이어(12)는 자기정합적으로 V자 홈의 길이방향을 따라 배열되게 된다.
도 14의 (a)～(c)는, 제 3 실시형태의 전계효과 트랜지스터에 있어서 나노와이어 배열의 예를 나타내는 개략 평면도이다. 본 실시형태에서는 도 14의 (a)에 나타내는 바와 같이, V자 홈(13)의 길이방향에 평행으로 나노와이어(19)가 배치되지 않아도 되며, 도 14의 (b)에 나타내는 바와 같이, 복수의 나노와이어(19) 중 수 개가 전극(20 또는 21)에 달하지 않아도 된다. 또 도 14의 (c)에 나타내는 바와 같이, 나노와이어(19)가 서로 교차해도 된다.
또 본 실시형태의 전계효과 트랜지스터는, 다음에 나타내는 바와 같은 톱게 이트형 전계효과 트랜지스터라도 된다. 도 15의 (a), (b)는, 톱게이트형 전계효과 트랜지스터의 구조를 나타내는 개략 평면도 및 단면도이다. 도 15의 (a), (b)에 나타내는 전계효과 트랜지스터에서는, 실리콘기판(10) 상에, 소스영역 및 드레인영역으로서 기능하는 전극(20, 21)이 형성되며, 실리콘기판(10) 상에서 전극(20, 21) 사이에 위치하는 영역에는, 게이트절연막(24)을 개재하고 게이트전극(23)이 형성된다. 실리콘기판(10) 상에는, 전극(20, 21)을 전기적으로 접속하는 나노와이어(19)가 설치된다. 또 게이트전극(23) 밑에서 나노와이어(19)는 게이트절연막(24) 중에 설치된다.
종래에는, 기판 상의 정합 마크(alignment mark)에 대해 나노와이어를 배열시킨 후, 이 정합 마크에 정합되도록 소스?드레인영역을 형성했었다. 이에 반해, 본 실시형태의 전계효과 트랜지스터에서는, V자 홈(13)의 길이방향으로 나노와이어(19)를 배열하기가 가능하므로, 임의의 위치에 홈을 형성함으로써 전계효과 트랜지스터의 채널영역을 규정할 수 있다. 따라서 종래에 비해, 채널영역과 소스영역 및 드레인영역 사이 위치의 정합 일탈(deviation)을 작게 할 수 있다. 이로써 반도체장치의 소형화가 가능해진다.
다음으로, 도 16의 (a)～(c)를 참조하면서, 본 실시형태의 백게이트형 전계효과 트랜지스터를 제조하는 방법에 대해 설명한다. 도 16의 (a)～(c)는 제 3 실시형태에 있어서 전계효과 트랜지스터의 제조방법을 나타내는 단면도 및 평면도이다.
본 실시형태의 제조방법에서는, 우선 도 16의 (a)에 나타내는 공정에서, p형 으로 불순물이 도핑된 실리콘기판(10)의 상부에 V자 홈(13)을 형성하여, 실리콘기판(10) 위에 게이트절연막(24)을 퇴적시킨다. 여기서 V자 홈(13)은, 제 1 실시형태 및 제 2 실시형태에서 서술한 방법으로 형성할 수 있다.
다음에, 도 16의 (b)에 나타내는 공정에서, 나노와이어(19)를 V자 홈(13)의 길이방향을 따라 배열할 수 있다. 여기서 나노와이어(19)는, 제 1 실시형태에서 서술한 방법으로 배열시킬 수 있다.
다음으로, 도 16의 (c)에 나타내는 공정에서, V자 홈(13)에, 게이트절연막(24) 위에, 소스영역 및 드레인영역으로서 기능하는 전극(20, 21)을 형성한다. 전극(20, 21)으로는, 예를 들어 금, 은, 합금, 티탄, 코발트 또는 니켈 등과 같은 금속으로 형성된 실리사이드를 형성하는 것이 바람직하다.
(제 4 실시형태)
도 17의 (a)는 제 4 실시형태에 있어서 센서의 구성을 나타내는 평면도이며, (b)는 (a)의 Ⅱ-Ⅱ`선 단면도이다. 본 실시형태에 있어서 센서는, 제 1 실시형태 및 제 2 실시형태에서 서술한 미세구조체를 유지하기 위한 구조체를 이용한 것이다.
도 17의 (a), (b)에 나타내는 바와 같이 본 실시형태의 센서에서는, 절연성기판(30)에, V자형의 단면형상을 갖는 홈(31)이 형성된다. 홈(31) 내에는 나노와이어가 배열되며, 나노와이어(32)의 양끝은, 절연성기판(30) 상에 형성된 2개의 전극(33, 34)에 각각 접속된다. 절연성기판(30)으로는, 아크릴수지 혹은 폴리이미드라 하는 재질로 이루어지는 플라스틱 기판 또는 유리기판을 이용하면 된다.
본 실시형태의 센서에서는, 나노와이어(32)에 검출대상물이 흡착되면, 나노와이어(32)의 콘덕턴스가 변화한다. 전극(33, 34)에 의해 콘덕턴스의 변화량을 검출함으로써, 검출대상물의 양을 동정(identification)할 수 있다. 이와 같은 센서는, 가스센서 또는 바이오센서로서 이용할 수 있다.
도 17의 (a), (b)에 나타내는 구조의 나노와이어(32)에 아미노실란으로 화학 개질을 행하면, pH센서로서 이용할 수 있다. 도 18은 나노와이어에 화학 개질을 행하는 예를 나타내는 도이다. 도 18에 나타내는 구조에서는, 나노와이어(32)로서 실리콘으로 이루어지는 나노와이어가 이용된다. 그리고 나노와이어(32)의 표면에 위치하는 실리콘에는 OH기가 결합된다. 또 OH기 중 몇몇의 O에는, 아미노실란의 Si이 결합된다. 이 구조에서, pH가 낮을 경우에는, 염기성을 나타내는 아미노기에 수소이온과의 염이 형성된다. pH가 높을 경우에는, 나노와이어(32)의 표면에 결합되는 OH기로부터 H+이온이 탈리된다. 그 결과, pH가 높은 경우 및 낮은 경우의 어느 경우에서도, 나노와이어(32)의 콘덕턴스가 변화한다.
여기서 도 18에 나타내는 화학 개질은 다음의 제조방법으로 행할 수 있다. 우선, 나노와이어(32)에 대해 UV오존처리를 하여, 나노와이어(32)의 표면을 활성화한다. 다음에 아미노실란을 함유하는 표면처리액에 나노와이어(32)를 담근 후, 100도 정도의 온도에서 가열처리를 실시함으로써, 나노와이어(32)의 표면과 아미노실란을 결합시킨다. 그 후, 절연성기판(30) 상에, 나노와이어(32)의 양끝에 접속될 전극(33, 34)을 형성한다.
또 도 18에서는 아미노실란에 의해 화학 개질하는 경우를 나타내지만, 아미노기 대신, 예를 들어 카르복실기 또는 메르캅토기 등의 극성이 강한 관능기를 도입해도 된다. 이 경우에는, 정전 상호작용에 의해 대상믈을 흡착 또는 탈리시킴으로써, 나노와이어의 콘덕턴스가 변화하므로, 대상물의 정량(定量)을 행할 수 있다. 또 화학 개질하는 물질로는, 아미노실란 이외에 메르캅토실란 등이 있다.
나노와이어는 커다란 표면적을 가지므로, 그 표면의 상태에 따라 전도성이 크게 변화한다. 따라서 나노와이어를 센서에 이용하면, 높은 정밀도의 센서를 실현할 수 있다.
(그 밖의 실시형태)
본 발명의 미세구조체를 유지하기 위한 구조체는, 전술한 MOS형 트랜지스터나 센서만이 아닌, 바이폴라 트랜지스터나 저항소자 등의 반도체장치에도 적용할 수 있다. 바이폴라 트랜지스터에 이용하는 경우에는, 에미터전극과 콜렉터전극 사이를 미세구조체로 접속할 수 있다. 한편 저항소자에 이용하는 경우에는, 제 1 전극과 제 2 전극을 전기적으로 접속할 수 있다.
또 전술한 본 발명의 MOS형 트랜지스터는 TFT로서 이용할 수 있다. 도 19는, 본 발명의 구조체를 TFT로서 이용한 경우의 TFT구동회로 구조를 나타내는 사시도이다. 도 19에 나타내는 구조에서는, 기판(50) 상에, 소스전극선(51) 및 게이트전극선(52)이, 절연막(53)을 개재하고 수직으로 교차되어 설치된다. 그리고 소스전극선(51) 및 게이트전극선(52)으로 구획되는 영역에는, TFT(54)와 유기EL의 화소전극(55)이 설치된다. TFT(54)는, 소스전극선(51)에 접속되는 소스전극(56)과, 화 소전극(55)과 접속되는 드레인전극(57)과, 소스전극(56)과 드레인전극(57) 사이에 형성된 게이트절연막(58)과, 게이트절연막(58) 위에 형성되어, 게이트전극선(52)과 접속되는 게이트전극(59)을 구비한다. 그리고 도 19에는 나타나지 않지만, 게이트절연막(58)의 아래 또는 내부에는, 소스전극(56)과 드레인전극(57) 사이를 접속하는 나노와이어가 배치된다.
본 발명의 구조체는 플렉시블기판을 이용하여 형성할 수 있으므로, 도 19에 나타내는 바와 같은 TFT에 이용한 경우에는 특히 유용하다.
또 도 19에 나타내는 바와 같은 TFT는 도 20에 나타내는 바와 같은 패널에 이용할 수 있다. 도 20은 본 발명의 TFT를 이용한 유기EL의 패널 구조를 나타내는 사시도이다. 도 20에 나타내는 구조에서는, TFT구동회로(61)가 매트릭스형으로 배치되는 플라스틱 기판(62)과, 플라스틱 기판(62) 위에 형성된 유기EL층(63)과, 유기EL층(63) 위에 형성된 투명전극(64)과, 투명전극(64) 위에 배치된 보호필름(65)을 구비한다. 여기서 TFT구동회로(61)는, 게이트전극선(66) 및 소스전극선(67)에 접속된다.
또한 전술한 설명에서는 유기EL의 패널에 대해 설명했지만, 유기EL이 아닌 무기EL을 이용해도 된다. 또 유기와 무기의 복합재료로 이루어지는 EL을 이용해도 된다.
본 발명은, 나노와이어 등의 미세구조체를, 낮은 원가이며, 또 공업적인 규모에서 형성할 수 있는 점에서, 산업상의 이용가능성은 높다.

Claims (46)

  1. 기판에 형성된 이방성을 갖는 홈 내에, 원주형의 미세구조체를 함유하는 액체를 공급하는 공정(a)과,
    상기 액체를 증발시킴으로써, 상기 홈의 길이방향을 따라 상기 미세구조체를 배열시키는 공정(b)과,
    상기 미세구조체의 표면을 화학 개질(chemical modification)하는 공정(f)을 구비하는, 미세구조체를 유지하기 위한 구조체의 제조방법.
  2. 청구항 1에 있어서,
    상기 공정(a) 전에, 상기 기판에, 상기 홈을 적어도 1개 형성하는 공정(c)을 더 구비하는, 미세구조체를 유지하기 위한 구조체의 제조방법.
  3. 청구항 2에 있어서,
    상기 공정(c) 후이며 상기 공정(a) 전에, 상기 기판 중 상기 홈 이외 부분의 표면보다, 상기 홈의 표면에서, 상기 액체에 대한 친화성을 높이는 공정(d)을 더 구비하는, 미세구조체를 유지하기 위한 구조체의 제조방법.
  4. 청구항 3에 있어서,
    상기 공정(d)에서는, 상기 기판 중 상기 홈 이외의 부분을 피복막으로 피복함으로써, 상기 기판 중 상기 홈 이외 부분의 표면보다, 상기 홈의 표면에서, 상기 액체에 대한 친화성을 높이는, 미세구조체를 유지하기 위한 구조체의 제조방법.
  5. 청구항 3에 있어서,
    상기 공정(d)에서는, 상기 기판 중 상기 홈의 표면에 위치하는 부분을 피복막으로 피복함으로써, 상기 기판 중 상기 홈 이외 부분의 표면보다, 상기 홈의 표면에서, 상기 액체에 대한 친화성을 높이는, 미세구조체를 유지하기 위한 구조체의 제조방법.
  6. 청구항 3에 있어서,
    상기 공정(d)에서는, 상기 기판 중 상기 홈의 표면에 위치하는 부분을 제 1 피복막으로 피복하며, 상기 기판 중 상기 홈 이외의 부분을 제 2 피복막으로 피복함으로써, 상기 기판 중 상기 홈 이외 부분의 표면보다, 상기 홈의 표면에서, 상기 액체에 대한 친화성을 높이는, 미세구조체를 유지하기 위한 구조체의 제조방법.
  7. 청구항 1에 있어서,
    상기 공정(a)에서는, 나노 드로잉(drawing)기술을 이용하여 상기 액체를 공급하는, 미세구조체를 유지하기 위한 구조체의 제조방법.
  8. 청구항 7에 있어서,
    상기 공정(a)에서는, 잉크젯기술을 이용하여 상기 액체를 공급하는, 미세구조체를 유지하기 위한 구조체의 제조방법.
  9. 청구항 1에 있어서,
    상기 공정(c)에서는, 임프린트 리소그래피법으로 상기 홈을 형성하는, 미세구조체를 유지하기 위한 구조체의 제조방법.
  10. 청구항 1 기재의 제조방법을 포함하는 반도체장치의 제조방법에 있어서,
    상기 기판 상에, 상기 미세구조체와 접속되는 제 1 전극 및 제 2 전극을 형성하는 공정(e)을 더 구비하는, 반도체장치의 제조방법.
  11. 청구항 10에 있어서,
    상기 공정(e)에서는, 상기 제 1 전극으로서 소스전극을, 상기 제 2 전극으로서 드레인전극을 형성하며,
    상기 기판 상에, 상기 미세구조체를 피복하는 게이트절연막을 형성하는 공정과,
    상기 게이트절연막 상에 게이트전극을 형성하는 공정을 더 구비하는, 반도체장치의 제조방법.
  12. 청구항 1 기재의 제조방법을 포함하는 센서의 제조방법에 있어서,
    상기 기판은 절연성기판이며,
    상기 기판 상에, 상기 미세구조체와 접속되는 제 1 전극 및 제 2 전극을 형 성하는 공정을 더 구비하는, 센서의 제조방법.
  13. 청구항 12에 있어서,
    상기 미세구조체의 표면을 화학 개질(chemical modification)하는 공정을 더 구비하는, 센서의 제조방법.
  14. 이방성을 갖는 적어도 1개의 홈을 갖는 기판과,
    상기 홈 내에서, 상기 홈의 길이방향을 따라 배치된 원주형의 미세구조체를 구비하고,
    상기 미세구조체의 표면은 화학 개질(chemical modification)되어 있는, 미세구조체를 유지하기 위한 구조체.
  15. 청구항 14에 있어서,
    상기 미세구조체의 지름은, 상기 홈의 깊이보다 작은, 미세구조체를 유지하기 위한 구조체.
  16. 청구항 14에 있어서,
    상기 홈의 길이방향에서의 길이가 상기 미세구조체의 길이보다 길며, 또 상기 홈의 상기 길이방향과 수직인 방향에서의 길이가 상기 미세구조체의 길이보다 짧은, 미세구조체를 유지하기 위한 구조체.
  17. 청구항 14에 있어서,
    상기 미세구조체는 복수인, 미세구조체를 유지하기 위한 구조체.
  18. 청구항 14에 있어서,
    상기 홈 중 길이방향과 수직인 방향에서의 길이는, 깊이가 얕아짐에 따라 커지는, 미세구조체를 유지하기 위한 구조체.
  19. 청구항 14에 있어서,
    상기 홈에서의 가장 깊은 부분이 상기 홈의 길이방향으로 이어지는, 미세구조체를 유지하기 위한 구조체.
  20. 청구항 14에 있어서,
    상기 홈의 길이방향과 수직인 방향을 따른 단면형상은, V자형, U자형 또는 사각형인, 미세구조체를 유지하기 위한 구조체.
  21. 청구항 14에 있어서,
    상기 홈의 표면에서는, 상기 기판 중 상기 홈의 표면 이외 부분의 표면보다, 상기 미세구조체에 친화성을 나타내는 액체에 대한 친화성이 높은, 미세구조체를 유지하기 위한 구조체.
  22. 청구항 21에 있어서,
    상기 기판 중 상기 홈 이외의 부분이 피복막으로 피복되며,
    상기 피복막에서는, 상기 홈의 표면보다 상기 액체에 대한 친화성이 낮은, 미세구조체를 유지하기 위한 구조체.
  23. 청구항 22에 있어서,
    상기 피복막은 단분자막인, 미세구조체를 유지하기 위한 구조체.
  24. 청구항 22에 있어서,
    상기 액체는 물이며,
    상기 친화성이란 친수성인, 미세구조체를 유지하기 위한 구조체.
  25. 청구항 22에 있어서,
    상기 액체는 지질(脂質)이며,
    상기 친화성이란 친유성(親油性)인, 미세구조체를 유지하기 위한 구조체.
  26. 청구항 21에 있어서,
    상기 기판 중 상기 홈이 형성된 부분이 피복막으로 피복되며,
    상기 피복막에서는, 상기 기판 중 상기 홈 이외 부분의 표면보다 상기 액체에 대한 친화성이 높은, 미세구조체를 유지하기 위한 구조체.
  27. 청구항 26에 있어서,
    상기 피복막은 단분자막인, 미세구조체를 유지하기 위한 구조체.
  28. 청구항 26에 있어서,
    상기 액체는 물이며,
    상기 친화성이란 친수성인, 미세구조체를 유지하기 위한 구조체.
  29. 청구항 26에 있어서,
    상기 액체는 지질이며,
    상기 친화성이란 친유성인, 미세구조체를 유지하기 위한 구조체.
  30. 청구항 21에 있어서,
    상기 기판 중 상기 홈이 형성된 부분이 제 1 피복막으로 피복되며,
    상기 기판 중 상기 홈 이외의 부분이 제 2 피복막으로 피복되고,
    상기 제 1 피복막 쪽이 상기 제 2 피복막보다 상기 액체에 대한 친화성이 높은, 미세구조체를 유지하기 위한 구조체.
  31. 청구항 30에 있어서,
    상기 제 1 피복막 및 상기 제 2 피복막은 단분자막인, 미세구조체를 유지하기 위한 구조체.
  32. 청구항 30에 있어서,
    상기 액체는 물이며,
    상기 친화성이란 친수성인, 미세구조체를 유지하기 위한 구조체.
  33. 청구항 32에 있어서,
    상기 제 1 피복막은 실리콘산화막이며,
    상기 제 2 피복막은 실리콘질화막인, 미세구조체를 유지하기 위한 구조체.
  34. 청구항 32에 있어서,
    상기 제 1 피복막은, NH2(CH2)nSi(OCH3)3, COOH(CH2)nSi(OCH3)3, NH2(CH2)nSH 또는 COOH(CH2)nSH이며,
    상기 제 2 피복막은, CF3(CF2)n(C2H4)mCOOH, CF3(CF2)n(C2H4)mNH2, CF3(CF2)n(C2H4)mOH, CF3(CF2)n(C2H4)mSiCl3 또는 CF3(CF2)n(C2H4)m(SiOCH3)3인, 미세구조체를 유지하기 위한 구조체.
  35. 청구항 30에 있어서,
    상기 액체는 지질이며,
    상기 친화성이란 친유성인, 미세구조체를 유지하기 위한 구조체.
  36. 청구항 35에 있어서,
    상기 제 1 피복막은 실리콘질화막이며,
    상기 제 2 피복막은 실리콘산화막인, 미세구조체를 유지하기 위한 구조체.
  37. 청구항 35에 있어서,
    상기 제 1 피복막은, CF3(CF2)n(C2H4)mCOOH, CF3(CF2)n(C2H4)mNH2, CF3(CF2)n(C2H4)mOH, CF3(CF2)n(C2H4)mSiCl3 또는 CF3(CF2)n(C2H4)m(SiOCH3)3이며,
    상기 제 2 피복막은, NH2(CH2)nSi(OCH3)3, COOH(CH2)nSi(OCH3)3, NH2(CH2)nSH 또는 COOH(CH2)nSH인, 미세구조체를 유지하기 위한 구조체.
  38. 청구항 14에 있어서,
    상기 기판이, 고분자재료, 무기재료 그리고 고분자재료 및 무기재료의 복합체에서 선택되는 재료로 구성되는, 미세구조체를 유지하기 위한 구조체.
  39. 청구항 14 기재의 미세구조체를 유지하기 위한 구조체를 구비하는 반도체장치이며,
    상기 미세구조체는, 제 1 전극과 제 2 전극을 접속하는, 반도체장치.
  40. 청구항 39에 있어서,
    상기 제 1 전극은 소스전극이며,
    상기 제 2 전극은 드레인전극이고,
    상기 소스전극 및 상기 드레인전극은 상기 기판 상에 형성되며,
    상기 기판 중 상기 소스전극과 상기 드레인전극 사이에 위치하는 부분 위에 형성되고, 상기 미세구조체를 피복하는 게이트절연막과,
    상기 게이트절연막 상에 형성된 게이트전극을 더 구비하는, 반도체장치.
  41. 청구항 39에 기재된 반도체장치를 구비하는 TFT구동회로이며,
    상기 반도체장치는 TFT이고,
    상기 소스전극에 접속되는 소스전극선과,
    상기 게이트전극에 접속되는 게이트전극선과,
    상기 드레인전극에 접속되는 화소전극을 더 구비하는, TFT구동회로.
  42. 청구항 41에 기재된 TFT구동회로를 구비하는 패널이며,
    상기 기판은 플라스틱 기판이고,
    상기 TFT구동회로는 상기 플라스틱 기판에 매트릭스형으로 배치되며,
    상기 플라스틱 기판 상에 형성된 EL층과,
    상기 EL층 상에 형성된 투명전극을 더 구비하는, 패널.
  43. 청구항 42에 기재된 패널을 구비하는, 디스플레이.
  44. 청구항 14에 기재된 미세구조체를 유지하기 위한 구조체를 구비하는 반도체장치이며,
    상기 미세구조체는 도체로 이루어지는 배선인, 반도체장치.
  45. 청구항 14에 기재된 미세구조체를 유지하기 위한 구조체를 구비하는 센서이며,
    상기 기판은 절연성기판이고,
    상기 절연성기판 상에 형성된 제 1 전극과 제 2 전극을 더 구비하며,
    상기 미세구조체는, 상기 제 1 전극과 상기 제 2 전극을 접속하는, 센서.
  46. 삭제
KR1020067024384A 2005-02-10 2006-02-08 미세구조체를 유지하기 위한 구조체, 반도체장치, 티에프티구동회로, 패널, 디스플레이, 센서 및 이들의 제조방법 KR101181097B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005033962 2005-02-10
JPJP-P-2005-00033962 2005-02-10
PCT/JP2006/302180 WO2006085559A1 (ja) 2005-02-10 2006-02-08 微細構造体を保持するための構造体、半導体装置、ｔｆｔ駆動回路、パネル、ディスプレイ、センサおよびこれらの製造方法

Publications (2)

Publication Number Publication Date
KR20070102633A KR20070102633A (ko) 2007-10-19
KR101181097B1 true KR101181097B1 (ko) 2012-09-07

Family

ID=36793130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067024384A KR101181097B1 (ko) 2005-02-10 2006-02-08 미세구조체를 유지하기 위한 구조체, 반도체장치, 티에프티구동회로, 패널, 디스플레이, 센서 및 이들의 제조방법

Country Status (5)

Country Link
US (1) US7772125B2 (ko)
JP (1) JP5127442B2 (ko)
KR (1) KR101181097B1 (ko)
CN (1) CN1976869B (ko)
WO (1) WO2006085559A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805229B1 (ko) * 2006-06-07 2008-02-21 삼성전자주식회사 나노임프린트를 이용한 미세 패턴의 형성방법
WO2007142238A1 (ja) * 2006-06-07 2007-12-13 Panasonic Corporation 半導体素子およびその製造方法ならびに電子デバイスおよびその製造方法
KR100819004B1 (ko) * 2006-11-15 2008-04-02 삼성전자주식회사 미세 전자 소자 및 그 제조 방법
US7838933B2 (en) * 2006-12-22 2010-11-23 Palo Alto Res Ct Inc Printing method for high performance electronic devices
US7838865B2 (en) * 2006-12-22 2010-11-23 Palo Alto Research Center Incorporated Method for aligning elongated nanostructures
US7781278B2 (en) * 2007-01-18 2010-08-24 International Business Machines Corporation CMOS devices having channel regions with a V-shaped trench and hybrid channel orientations, and method for forming the same
KR101365411B1 (ko) * 2007-04-25 2014-02-20 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법
GB0717055D0 (en) * 2007-09-01 2007-10-17 Eastman Kodak Co An electronic device
JP5535915B2 (ja) 2007-09-12 2014-07-02 スモルテック アーベー ナノ構造体による隣接層の接続および接合
KR100949375B1 (ko) * 2007-10-31 2010-03-25 포항공과대학교 산학협력단 미세 와이어 제조 방법, 그리고 미세 와이어를 포함하는 센서 제조 방법
EP2250661B1 (en) 2008-02-25 2020-04-08 Smoltek AB Deposition and selective removal of conducting helplayer for nanostructure processing
US8664747B2 (en) * 2008-04-28 2014-03-04 Toshiba Techno Center Inc. Trenched substrate for crystal growth and wafer bonding
EP2120274B1 (en) * 2008-05-14 2018-01-03 Tsing Hua University Carbon Nanotube Thin Film Transistor
US8216638B2 (en) * 2008-08-20 2012-07-10 Snu R&Db Foundation Arranging materials on a substrate
KR101050142B1 (ko) * 2008-08-28 2011-07-19 한국과학기술연구원 나노선 다중채널 ｆｅｔ 소자의 제조방법
KR101539669B1 (ko) * 2008-12-16 2015-07-27 삼성전자주식회사 코어-쉘 타입 구조물 형성방법 및 이를 이용한 트랜지스터 제조방법
US20120055013A1 (en) * 2010-07-13 2012-03-08 Féinics AmaTech Nominee Limited Forming microstructures and antennas for transponders
KR101165447B1 (ko) 2010-02-11 2012-07-12 연세대학교 산학협력단 홈 구조를 이용한 나노선 정렬 방법, 나노선 정렬용 3차원 틀 및 나노선 정렬용 3차원 틀의 제조방법
WO2011099750A2 (ko) * 2010-02-11 2011-08-18 연세대학교 산학협력단 3차원 구조를 이용한 나노선 정렬방법, 나노선 정렬용 3차원 틀, 나노선 정렬용 3차원 틀의 제조 방법, 및 정렬된 나노선의 전사 방법
JP5683125B2 (ja) * 2010-03-24 2015-03-11 莉立 范 電極の敷設方法とその構造
US8986835B2 (en) * 2010-04-05 2015-03-24 Purdue Research Foundation Growth process for gallium nitride porous nanorods
NL2007372C2 (en) * 2011-09-08 2013-03-11 Univ Delft Tech A process for the manufacture of a semiconductor device.
US8772782B2 (en) * 2011-11-23 2014-07-08 International Business Machines Corporation Transistor employing vertically stacked self-aligned carbon nanotubes
GB201207463D0 (en) * 2012-04-30 2012-06-13 Ibm Methods and apparatuses for positioning nano-objects with aspect ratios
NL2010199C2 (en) * 2013-01-29 2014-08-04 Univ Delft Tech Manufacturing a submicron structure using a liquid precursor.
CN111916338B (zh) * 2019-05-08 2023-07-25 京东方科技集团股份有限公司 一种硅基纳米线、其制备方法及薄膜晶体管

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100823525B1 (ko) 2003-11-19 2008-04-21 캐논 가부시끼가이샤 배향 유닛 및 그 복합체

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368569B1 (en) * 1998-10-02 2002-04-09 University Of Kentucky Research Foundation Method of solubilizing unshortened carbon nanotubes in organic solutions
JP3041423B1 (ja) * 1999-02-19 2000-05-15 北陸先端科学技術大学院大学長 集積化されたマイクロウェルを用いたポリメラ―ゼ連鎖反応装置
EP2239794A3 (en) * 1999-07-02 2011-03-23 President and Fellows of Harvard College Nanoscopic wire-based devices, arrays, and methods of their manufacture
JP2001308097A (ja) * 2000-04-27 2001-11-02 Nec Corp 半導体装置およびその製造方法
US6403397B1 (en) * 2000-06-28 2002-06-11 Agere Systems Guardian Corp. Process for fabricating organic semiconductor device involving selective patterning
KR100862131B1 (ko) 2000-08-22 2008-10-09 프레지던트 앤드 펠로우즈 오브 하버드 칼리지 반도체 나노와이어 제조 방법
US7301199B2 (en) 2000-08-22 2007-11-27 President And Fellows Of Harvard College Nanoscale wires and related devices
JP4512176B2 (ja) * 2001-02-08 2010-07-28 株式会社日立製作所 カーボンナノチューブ電子素子および電子源
US6896864B2 (en) * 2001-07-10 2005-05-24 Battelle Memorial Institute Spatial localization of dispersed single walled carbon nanotubes into useful structures
FR2833935B1 (fr) * 2001-12-26 2004-01-30 Commissariat Energie Atomique Procede de fabrication d'au moins un nanotube entre deux elements electriquement conducteurs et dispositif pour mettre en oeuvre un tel procede
US6887450B2 (en) 2002-01-02 2005-05-03 Zyvex Corporation Directional assembly of carbon nanotube strings
US6891227B2 (en) * 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
US6872645B2 (en) 2002-04-02 2005-03-29 Nanosys, Inc. Methods of positioning and/or orienting nanostructures
JP2003318401A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、表示装置、および電子機器
JP2003316321A (ja) * 2002-04-25 2003-11-07 Dainippon Printing Co Ltd 表示装置および電子機器
JP4635410B2 (ja) * 2002-07-02 2011-02-23 ソニー株式会社 半導体装置及びその製造方法
JP4338948B2 (ja) * 2002-08-01 2009-10-07 株式会社半導体エネルギー研究所 カーボンナノチューブ半導体素子の作製方法
JP3720313B2 (ja) * 2002-09-11 2005-11-24 独立行政法人科学技術振興機構 ナノスケール山谷構造基板を用いた金ナノ粒子一次元鎖列の製造法
AU2003260959A1 (en) * 2002-09-11 2004-04-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting apparatus and fabrication method of the same
JP2004122283A (ja) 2002-10-01 2004-04-22 Japan Science & Technology Corp 規則配列したナノサイズの微細構造物の作製方法
JP2004200244A (ja) * 2002-12-16 2004-07-15 Sharp Corp パターン形成方法及びパターン形成装置
JP2005075711A (ja) 2003-09-03 2005-03-24 Toyota Motor Corp カーボンナノチューブの配向方法及び配向したカーボンナノチューブ
JP4296074B2 (ja) 2003-10-22 2009-07-15 富士通株式会社 カーボンナノチューブの精製方法及びカーボンナノチューブ構造体の製造方法
JP4689237B2 (ja) * 2003-11-19 2011-05-25 キヤノン株式会社 カーボンナノチューブの配向方法
US7597814B2 (en) 2004-03-23 2009-10-06 Hewlett Packard Development Company, L.P. Structure formed with template having nanoscale features

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100823525B1 (ko) 2003-11-19 2008-04-21 캐논 가부시끼가이샤 배향 유닛 및 그 복합체

Also Published As

Publication number Publication date
JP5127442B2 (ja) 2013-01-23
US7772125B2 (en) 2010-08-10
CN1976869A (zh) 2007-06-06
WO2006085559A1 (ja) 2006-08-17
US20080303029A1 (en) 2008-12-11
JPWO2006085559A1 (ja) 2008-06-26
KR20070102633A (ko) 2007-10-19
CN1976869B (zh) 2010-12-22

Similar Documents

Publication Publication Date Title
KR101181097B1 (ko) 미세구조체를 유지하기 위한 구조체, 반도체장치, 티에프티구동회로, 패널, 디스플레이, 센서 및 이들의 제조방법
Yao et al. A nanoscale combing technique for the large-scale assembly of highly aligned nanowires
JP4163250B2 (ja) 異方性形状部材のマウント方法
Fan et al. Toward the development of printable nanowire electronics and sensors
Liu et al. Large-scale integration of semiconductor nanowires for high-performance flexible electronics
US9234872B2 (en) Chemical sensing and/or measuring devices and methods
US8471249B2 (en) Carbon field effect transistors having charged monolayers to reduce parasitic resistance
KR100702531B1 (ko) 나노와이어 소자 및 제조방법
Tien et al. Study of graphene-based 2D-heterostructure device fabricated by all-dry transfer process
US20110233512A1 (en) Vertical integrated silicon nanowire field effect transistors and methods of fabrication
Pott et al. Fabrication and characterization of gate-all-around silicon nanowires on bulk silicon
Constantinou et al. Simultaneous tunable selection and self-assembly of Si nanowires from heterogeneous feedstock
Colli et al. Top-gated silicon nanowire transistors in a single fabrication step
Lee et al. Well controlled assembly of silicon nanowires by nanowire transfer method
KR101262310B1 (ko) 그래핀의 개질 방법, 및 상기를 이용한 소자
KR100822992B1 (ko) 나노선 전계효과 트랜지스터 및 그 제조 방법
Wang et al. Nanofabrication, effects and sensors based on micro-electro-mechanical systems technology
KR101408251B1 (ko) 나노와이어의 배열 방법
Kulmala et al. Self-aligned coupled nanowire transistor
KR100779300B1 (ko) 종형 전계 효과 트랜지스터 및 그 제조 방법
Foradori et al. Assembly and Alignment of High Packing Density Carbon Nanotube Arrays Using Lithographically Defined Microscopic Water Features
Choi et al. Comparative study on drain current conduction mechanisms of (100)-and (111)-silicon nanowire using a quantitative current model
Bunimovich Silicon nanowires as biological sensors and highly efficient thermoelectric materials
An et al. Lateral confinement effect on crystallization behavior of a small molecule semiconductor during capillary force lithography for use in OFETs
Khanna et al. Getting Started to Explore “Integrated Nanoelectronics”

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150821

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160829

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee