KR101174800B1 - 저전력 멤리스터 구동회로 및 그 방법 - Google Patents

Abstract

본 발명은 저전력 멤리스터 구동회로에 관한 것이다. 특히 본 발명은 데이터를 쓰는 동작에서 저전력 구동회로를 통하여 멤리스터에 전류가 흐르는 구간을 최소화시켜 구동에 필요한 전류만 흐르게 하는 저전력 멤리스터 구동회로에 관한 것이다.
본 발명은 '1'(high) 입력데이터에 대응하는 내부 데이터 신호를 생성하는 저전력 멤리스터 구동회로에 있어서, 상기 멤리스터의 제1내부 쓰기 제어신호를 생성하는 제1저전력 구동 제어부, 상기 제1저전력 구동 제어부에 구동 동작전압을 인가하는 제1동작신호 인가부, 상기 제1저전력 구동제어부에 상기 멤리스터의 구동전압을 공급하는 제1프리차지부, 저전력 멤리스터 구동회로에 쓰기 전류를 공급하는 제1쓰기 전류 인가부, 상기 저전력 멤리스터 구동회로에 동작전압을 공급하는 구동전압 인가부, 상기 제1내부 쓰기 제어신호에 의하여 상기 내부 데이터 신호가 생성되는 것을 특징으로 한다.

Description

저전력 멤리스터 구동회로 및 그 방법{ＬＯＷ?ＰＯＷＥＲ ＭＥＭＲＩＳＴＯＲ ＤＲＩＶＩＮＧ ＣＩＲＣＵＩＴＳ ＡＮＤ ＭＥＴＨＯＤ}

본 발명은 저전력 멤리스터 구동회로에 관한 것이다. 특히 본 발명은 데이터를 쓰는 동작에서 저전력 구동회로를 통하여 멤리스터에 전류가 흐르는 구간을 최소화시켜 구동에 필요한 전류만 흐르게 하는 저전력 멤리스터 구동회로에 관한 것이다.

전자제품이 발달한 이래, 저항기, 인덕터, 그리고 커패시터와 같은 세가지 유형의 회로부품만이 존재해왔다. 그러나, 1972년 UC 버클리대 연구원인 레온 추아(Leon Chua)는 4번째 유형의 부품이 존재할 수 있음을 이론화했다. 바로 전류의 흐름을 측정할 수 있는 멤리스터가 그것이다.

멤리스터(memristo)는 메모리(memory)와 레지스터(registor)의 합성어로써, 얼마나 많은 양의 전류가 멤리스터를 통과했는지를 "기억"할 수 있다. 또한 통과한 전류의 양을 교류시킴으로써 멤리스터는 독특한 특성을 가지는 단일소자 회로부품이 될 수 있다. 멤리스터의 가장 두드러진 특징으로는 전류가 오프된 상태에서도 전자상태를 저장할 수 있는 점이고, 이것이 오늘날의 플래시 메모리를 대체할 수 있는 차세대 소자로 주목받는 이유이다.

멤리스터는 플래시 메모리에 비해 이론적으로 값이 더 싸고 훨씬 더 빠르며, 보다 높은 메모리 밀도를 가능케한다. 또한 램(RAM)칩을 대체할 수 있기 때문에 컴퓨터를 오프한 후 다시 온시켰을때, 전에 작업하던 것을 정확하게 기억해 내어 즉시 하던 작업으로 돌아갈 수 있다.

그러나 멤리스터는 전류의 양을 조절하여 데이터를 쓰고, 읽는 것으로서 특히 데이터를 쓰는(write) 경우에 많은 양의 전류가 흐르는 문제점이 있었다.

또한 멤리스터의 저항들은 공정(Process), 전원전압(Voltage), 및 온도(Temperature) (이하 PVT라 정의한다) 에 따라 매우 크게 변화되며, PVT의 큰 변화폭에 의존하여 메모리의 정확도가 떨어질 수 있는 문제점이 있었다.

본 발명에 따른 저전력 멤리스터 구동회로는 다음과 같은 해결 과제를 목적으로 한다.

첫째, 데이터를 쓰는 동작에서 저전력 구동회로를 통하여 멤리스터에 전류가 흐르는 구간을 최소화시켜 구동에 필요한 전류만 흐르게 하는 것을 목적으로 한다.

둘째, 전류의 양을 적절히 조절함으로써 불필요한 전력손실을 방지하는 것을 목적으로 한다.

본 발명의 해결과제는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확히 이해되어 질 수 있을 것이다.

1(high) 입력데이터에 대응하는 내부 데이터 신호를 생성하는 저전력 멤리스터 구동회로에 있어서, 멤리스터의 제1내부 쓰기 제어신호를 생성하는 제1저전력 구동 제어부, 제1저전력 구동 제어부에 구동 동작전압을 인가하는 제1동작신호 인가부, 제1저전력 구동제어부에 상기 멤리스터의 구동전압을 공급하는 제1프리차지부, 저전력 멤리스터 구동회로에 쓰기 전류를 공급하는 제1쓰기 전류 인가부, 저전력 멤리스터 구동회로에 동작전압을 공급하는 구동전압 인가부를 포함하는 것을 특징으로 한다.

본 발명에 따른 저전력 멤리스터 구동회로는 제1저전력 구동 제어부의 전류량을 제어하는 제1바이어스부를 더 포함하는 것을 특징으로 한다.

본 발명에 따른 저전력 멤리스터 구동회로의 제1저전력 구동 제어부는 기준전압을 비반전 입력단의 입력으로하고 멤리스터의 구동전압을 반전 입력단의 입력으로 하는 제1제어 연산증폭기, 제1제어 연산증폭기의 출력 값을 반전 게이트 단자의 입력으로 하는 제1 스위치 및 제1스위치와 직렬 연결되어 커런트 미러를 형성하는 제2스위치를 포함하는 것을 특징으로 한다.

상기 제1동작신호 인가부는

본 발명에 따른 저전력 멤리스터 구동회로의 제1동작신호 인가부는 1(high)입력데이터와 상기 외부 쓰기 제어신호를 입력으로 하는 앤드(AND)게이트인 것을 특징으로 한다.

본 발명에 따른 저전력 멤리스터 구동회로의 제1프리차지부는 외부 쓰기 제어신호를 입력으로 하는 제3스위치를 포함하고, 제1쓰기 전류 인가부는 상기 제2스위치의 반전 게이트 단자에 연결되고, 상기 제3스위치와 병렬로 연결되는 제4스위치를 포함하고, 제3스위치의 드레인 단자 및 상기 제4 스위치의 드레인 단자는 상기 구동전압 인가부와 연결되고, 제3스위치의 소스 단자 및 상기 제4 스위치의 소스 단자는 상기 제1저전력 구동제어부의 반전 입력단에 연결되는 것을 특징으로 한다.

본 발명에 따른 저전력 멤리스터 구동회로의 기준전압은 상기 멤리스터 구동전압의 1/2인 특징으로 한다.

0(low) 입력데이터에 대응하는 내부 데이터 신호를 생성하는 저전력 멤리스터 구동회로에 있어서, 멤리스터의 제2 내부 쓰기 제어신호를 생성하는 제2저전력 구동 제어부, 제2 저전력 구동 제어부에 구동 동작전압을 인가하는 제2 구동전압 인가부, 제2 저전력 구동제어부에 상기 멤리스터의 구동전압을 공급하는 제2프리차지부, 저전력 멤리스터 구동회로에 쓰기 전류를 공급하는 제2쓰기 전류 인가부, 저전력 멤리스터 구동회로에 동작전압을 공급하는 구동전압 인가부를 포함하는 것을 특징으로 한다.

본 발명에 따른 저전력 멤리스터 구동회로는 제2저전력 구동 제어부의 전류량을 제어하는 제2바이어스부를 더 포함하는 것을 특징으로 하는 것을 특징으로 한다.

본 발명에 따른 저전력 멤리스터 구동회로의 제2저전력 구동 제어부는 기준전압을 반전 입력단의 입력으로하고, 멤리스터의 구동전압을 비반전 입력단의 입력으로 하는 제2제어 연산증폭기, 제2제어 연산증폭기의 출력 값을 반전 게이트 단자의 입력으로 하는 제5스위치 및 제3스위치와 직렬 연결되어 커런트 미러를 형성하는 제6스위치를 포함하는 것을 특징으로 한다.

본 발명에 따른 저전력 멤리스터 구동회로는 제2동작신호 인가부는 0(low)입력데이터의 반전 값과 상기 외부 쓰기 제어신호를 입력으로 하는 앤드(AND)게이트인 것을 특징으로 한다.

본 발명에 따른 저전력 멤리스터 구동회로의 제2프리차지부는 외부 쓰기 제어신호를 입력으로 하는 제7스위치를 포함하고, 제2쓰기 전류 인가부는 제6스위치의 반전 게이트 단자에 연결되고, 상기 제7스위치와 병렬로 연결되는 제8스위치를 포함하고, 제7스위치의 드레인 단자 및 상기 제8스위치의 드레인 단자는 상기 멤리스터의 동작전원과 연결되고, 제7스위치의 소스 단자 및 상기 제8스위치의 소스 단자는 상기 제1저전력 구동제어부의 반전 입력단에 연결되는 것을 특징으로 한다.

본 발명에 따른 저전력 멤리스터 구동회로의 기준전압은 상기 멤리스터 구동전압의 1/2인 것을 특징으로 한다.

본 발명에 따른 저전력 멤리스터 구동방법에 있어서, 멤리스터의 제1프리차지부 또는 제2프리차지부 중 적어도 하나에 외부쓰기 제어신호가 입력되는 S1단계, S1단계에서 입력받은 외부 쓰기 제어신호가 1인 경우 데이터라인에 입력데이터가 입력되는 S21단계, S1단계에서 입력된 외부 쓰기 제어신호가 0인 경우 상기 멤리스터가 프리차지 되는 S22단계, S21단계에서 입력된 입력데이터가 1인경우 상기 멤리스터의 데이터 저장셀에 1데이터가 쓰여지는 S31단계, S21단계에서 입력된 입력데이터가 0인 경우 상기 멤리스터의 데이터 저장셀에 0데이터가 쓰여지는 S32단계, S31단계에서 상기 멤리스터의 제1저전력 구동 제어부의 기준전압이 제1저전력 구동 제어부의 센스노드의 전압보다 크거나 같은 경우 쓰기 동작이 중단되는 S41단계 및 S32단계에서 상기 멤리스터의 제2저전력 구동 제어부의 기준전압이 센스노드의 전압보다 작거나 같은 경우 쓰기 동작이 중단되는 S42단계를 포함하는 것을 특징으로 한다.

본 발명에 따른 저전력 멤리스터 구동회로는 다음과 같은 효과를 갖는다.

첫째, 데이터를 쓰는 동작에서 저전력 멤리스터 구동회로를 동작시켜 필요한 전류의 양을 적절히 조절할 수 있다.

둘째, 전류의 양을 적절히 조절하여 PVT 변화에 둔감한 멤리스터를 제작할 수 있다.

셋째, 불필요한 전류가 소모되지 않게하여 전력손실을 방지할 수 있다.

본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.

도 1은 본 발명의 일 실시예에 따른 저전력 멤리스터 구동회로의 회로도를 나타낸 것이다.
도 2는 본 발명의 일 실시예에 따른 저전력 멤리스터 구동회로의 구간별 타이밍도이다.
도 3은 본 발명의 일 실시예에 따른 저전력 멤리스터 리셋 투 셋 구동회로의 회로도를 나타낸 것이다.
도 4는 본 발명의 일 실시예에 따른 저전력 멤리스터 구동방법의 순서도이다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

도 1 및 도 2는 본 발명의 일 실시예에 따른 저전력 멤리스터 구동회로 및 구간별 타이밍도이다.

도 1을 참조하면, 본 발명의 저전력 멤리스터 구동회로는 제1동작신호 인가부(100), 제1저전력 구동 제어부(200), 제1프리차지부(300), 제1쓰기 전류 인가부(350), 제2동작신호 인가부(400), 제2저전력 구동 제어부(500), 제2프리차지부(600), 제2쓰기 전류 인가부(650), 데이터입력부(700), 제1바이어스부(380), 제2바이어스부(680), 구동전압 인가부(800), 데이터 저장셀(930)을 포함한다.

구체적으로, 제1저전력 구동 제어부(200)는 기준전압을 비반전 입력단의 입력으로하고, 멤리스터의 구동전압을 반전 입력단의 입력으로 하는 제1제어 연산증폭기(210), 제1제어 연산증폭기의 출력 값을 반전 게이트 단자의 입력으로 하는 제1스위치(220), 상기 제1스위치(220)의 드레인 단자와 연결되어 커런트 미러를 형성하는 제2스위치(230)를 포함한다.

비반전 입력단은 제1연산증폭기(210)의 '+'단자이고, 반전 입력단은 '-'단자를 의미한다.

구동전압은 구동전압 인가부(800)를 통해 인가되는 전압이고, 멤리스터를 동작시키기 위한 전압이다. 기준전압은 구동전압 인가부(800)에 인가되는 전압의 1/2이다.

제1동작신호 인가부(100)는 앤드게이트로 구성되며, 앤드게이트의 출력은 제1연산증폭기(210)에 연결되어 제1 연산증폭기(210)에 동작신호를 인가한다.

제1동작신호 인가부(100)는 외부에서 입력되는 데이터(Din)와, 멤리스터의 외부 쓰기제어신호(ext_wr)를 입력으로 한다. 이 둘의 입력은 '1'(high) 또는 '0'(low) 중 하나이며, 이들의 값을 앤드게이트 조합하여 이 출력을 제1연산증폭기(210)로 보내고, 이 출력값에 따라 제1연산증폭기(210)의 동작여부가 결정된다.

제1프리차지부(300)는 외부 쓰기 제어신호(ext_wr)를 게이트 단자의 입력으로 하는 제3스위치(310)를 포함한다.

제1쓰기전류 인가부(350)는 제2스위치(230)의 반전 게이트 단자에 연결되고, 상기 제3스위치(310)와 병렬로 연결되는 제4스위치(355)를 포함한다.

제3스위치(310)의 드레인 단자 및 제4스위치(355)의 드레인 단자는 구동전압 인가부(800)에 연결되고, 제3스위치(310)의 소스 단자 및 제4스위치(355)의 소스 단자는 제1연산증폭기(210)의 반전 입력단에 연결된다.

제1바이어스부(380)는 제1스위치(220)의 소스 단자에 직렬로 연결되며, 스위치 소자이다.

바이어스(bias)란 본 발명에 의한 저전력 멤리스터 구동회로를 적정한 동작 범위에서 움직이도록 하기 위한 것으로서, 제1저전력 구동 제어부(200)에 흐르는 전류를 제어한다.

제2저전력 구동 제어부(500)는 기준전압을 반전 입력단의 입력으로 하고, 멤리스터의 구동전압을 비반전 입력단의 입력으로 하는 제2제어 연산증폭기(510), 제1제어 연산증폭기의 출력 값을 반전 게이트 단자의 입력으로 하는 제5스위치(520), 상기 제5스위치(520)의 드레인 단자와 연결되어 커런트 미러를 형성하는 제6스위치(530)를 포함한다.

비반전 입력단은 제2연산증폭기(510)의 '+'단자이고, 반전 입력단은 '-'단자를 의미한다.

구동전압은 구동전압 인가부(800)를 통해 인가되는 전압이고, 멤리스터를 동작시키기 위한 전압이다. 기준전압은 구동전압 인가부(800)에 인가되는 전압의 1/2이다.

제2동작신호 인가부(400)는 앤드게이트로 구성되며, 앤드게이트의 출력은 제2연산증폭기(510)에 연결되어 제2연산증폭기(510)에 동작전압을 공급한다.

제2동작신호 인가부(400)는 외부에서 입력되는 데이터(Din)를 반전한 값과 멤리스터의 외부 쓰기 제어신호(ext_wr)를 입력으로 한다. 이 둘의 입력은 '1'(high) 또는 '0'(low) 중 하나이며, 이들의 값을 앤드게이트 조합하여 이 출력을 제2연산증폭기(510)로 보내고, 이 출력값에 따라 제2연산증폭기(510)의 동작여부가 결정된다.

입력되는 데이터(Din)를 반전한 값은 '1'이 입력되면 '0'으로, '0'이 입력되는 '1'이 되는 것을 의미한다.

제2프리차지부(600)는 외부 쓰기 제어신호(ext_wr)를 게이트 단자의 입력으로 하는 제7스위치(610), 제6스위치(530)의 반전 게이트 단자에 연결되고, 상기 제7스위치(610)와 병렬로 연결되는 제8위치(655)를 포함한다.

제7스위치(610)의 드레인 단자 및 제8스위치(655)의 드레인 단자는 구동전압 인가부(800)에 연결되고, 제7스위치(610)의 소스 단자 및 제8스위치(655)의 소스 단자는 제2연산증폭기(510)의 반전 입력단에 연결된다.

제1바이어스부(680)는 제5스위치(520)의 소스단자에 직렬로 연결되며, 스위치 소자이다.

바이어스(bias)란 본 발명에 의한 저전력 멤리스터 구동회로를 적정한 동작 범위에서 움직이도록 하기 위한 것으로서, 제2저전력 구동 제어부(500)에 흐르는 전류를 제어한다.

외부 쓰기 제어신호(ext_wr)는 Din단자(750)에 데이터(Din)가 입력된 경우 멤리스터에서 데이터를 멤리스터에 쓰라는 신호로서 본 발명의 의한 저전력 멤리스터 구동회로 외의 제어부에서 발생되는 신호이다.

내부 쓰기 제어신호(int_wr)는 외부 쓰기 제어신호(ext_wr)에 의해 발생되는 신호로서, 제1연산증폭기(210) 또는 제2연산증폭기(510)의 출력이 내부 쓰기 제어신호(int_wr)이다.

본 발명에서 스위치는 모스펫(MOSFET)이 사용되며 이외에도 스위칭이 가능한 모든 소자를 포함한다. 여기에서 게이트 단자, 드레인 단자, 소스 단자라 함은 일반적으로 통용되는 명칭으로서, 3단자 중 입력이 되는 부분을 게이트 단자, 위쪽으로 게이트 단자를 왼쪽으로 두고 오른쪽 위로 뻗은 단자를 드레인 단자, 오른쪽 아래로 뻗은 단자를 소스 단자라 한다.

데이터입력부(700)는 외부에서 들어오는 입력데이터가 입력되는 곳으로, 데이터가 입력되는 Din단자(750), Din단자(750)입력은 게이트 단자 입력으로하고, 직렬 연결된 제11스위치(730), 제12스위치(740)을 포함한다.

또한, 제11스위치(730)의 소스 단자출력을 게이트 단자 입력으로 하고, 직렬 연결된 제9스위치(710), 제10스위치(720)를 포함한다.

제9스위치(710)의 소스 단자 출력은 데이터 저장셀(930)의 애노드(anode) 단에 연결되고, 제11스위치(730)의 소스 단자 출력은 데이터 저장셀(930)의 캐소드(cathode)단자에 연결된다.

데이터 저장셀(930)은 멤리스터 소자로서, 전류의 방향과 양을 기억하고, 저항의 크기가 가변하는 소자이다.

통상적으로 데이터 저장셀(930)의 저항의 크기는 1KΩ~100kΩ사이에서 가변된다.

구동전압(VDD)이 일정하기 때문에, 저항의 크기 변화에 따라 전류의 크기가 변하고, 이 전류의 크기로 '1'(high, set) 또는 '0'(low, reset) 상태를 구분한다.

예를 들어 데이터 저장셀(930)이 저항의 크기가 1KΩ인 경우, 전류가 많이 흐르기 때문에 set 상태에 있다. (옴의 법칙: 전압 = 전류 X 저항)

저항의 크기가 100KΩ인 경우, 전류가 적게 흐르기 때문에 reset 상태에 있다.

구동전압(VDD)은 구동전압 인가부(800)에서 인가되고, 일반적으로 1.2V정도에서 동작한다.

본 발명에 따른 저전력 멤리스터 구동회로의 동작은 크게 리셋 투 셋('0' →- '1') 과 셋 투 리셋('1' → '0')동작으로 나뉜다.

이는 데이터가 입력되는 Din단자(750)에 입력되는 데이터에 따라 결정되며, '1'(high) 데이터가 들어오면 리셋 투 셋('0' → '1') 으로 동작되고, '0'(low) 데이터가 들어오면 셋 투 리셋('1' → '0')으로 동작한다.

도 3은 본 발명에 따른 저전력 멤리스터 구동회로가 실제 멤리스터 메모리에 적용된 회로도이다.

본 발명에 따른 저전력 멤리스터 구동회로는 멤리스터부(900)에 연결되고, 멤리스터부(900)는 비트라인(910), 데이터 저장셀(930), 워드라인(950)을 포함한다.

데이터를 어느 셀에 쓰여질지는 비트라인(910), 데이터 저장셀(930), 워드라인(950)을 제어하는 멤리스터부(900)의 별도 제어부에서 결정하는 것으로서 본 발명에서는 그 설명을 생략한다.

본 발명에 따른 저전력 멤리스터 구동회로는 데이터 저장셀(930) 각각을 이루는 R0, R1… 을 구동하는 것으로서, 이하에서는 데이터 저장셀(930)을 R0 또는 R1 등 중 하나의 셀만을 놓고 본 발명에 따른 저전력 멤리스터 구동회로의 동작에 대하여 설명하기로 한다.

본 발명에 따른 저전력 멤리스터 구동회로는 Din단자(750)에 '1'(high)입력이 들어오면, 제1동작신호 인가부(100), 제1저전력 구동 제어부(200), 제1프리차지부(300), 제1쓰기 전류 인가부(350), 데이터입력부(700), 구동전압 인가부(800)가 동작하고 제2동작신호 인가부(400), 제2저전력 구동 제어부(500), 제2프리차지부(600), 제2쓰기 전류 인가부(650)는 동작하지 않는다.

반대로, Din단자(750)에 '0'(low)입력이 들어오면, 제2동작신호 인가부(400), 제2저전력 구동 제어부(500), 제2프리차지부(600), 제2쓰기 전류 인가부(650), 데이터입력부(700), 구동전압 인가부(800)가 동작하고 제1동작신호 인가부(100), 제1저전력 구동 제어부(200), 제1프리차지부(300), 제1쓰기 전류 인가부(350)는 동작하지 않는다.

따라서 본 발명은 제1동작신호 인가부(100), 제1저전력 구동 제어부(200), 제 1프리차지부(300), 제1쓰기 전류 인가부(350), 데이터입력부(700), 구동전압 인가부(800)만으로 구성될 수 있고, 반대로 제2동작신호 인가부(400), 제2저전력 구동 제어부(500), 제2프리차지부(600), 제2쓰기 전류 인가부(650), 데이터입력부(700), 구동전압 인가부(800)만으로 구성될 수 있다.

또한 모두 포함하여 구성할 수 있고, 이 경우에는 본 발명에 따른 저전력 멤리스터 구동회로는 Din단자(750) 에 '1' 또는 '0' 에 대하여 모두 동작한다.

이하에서는 Din단자(750) '1'(high) 데이터가 들어온 경우, 리셋 투 셋('0' → '1')으로 동작하는 경우와, '0'(low) 데이터가 들어온 경우, 셋 투 리셋('1' → '0')으로 동작하는 경우를 구분하여 살펴보기로 한다.

Din 단자(750) '1'( high ) 데이터가 들어온 경우 (리셋 투 셋('0' → '1'))

Din단자(750)에 데이터가 들어오기 전에 외부쓰기제어신호(ext_wr)는 '0'(low)이다. 따라서, 제1프리차지부(300)의 제3스위치(310)는 on되고(이 때에 제4스위치(355)는 off 상태), 구동전압 인가부(800)의 전압이 제1저전력 구동 제어부(200)의 제1연산증폭기(210)의 반전단자로 인가된다. 따라서, 제1연산증폭기(210)의 반전단자는 구동전압(VDD)만큼 충전된다.

Din단자(750)에 데이터가 들어오면 외부 쓰기 제어신호(ext_wr)는 '1'(high)가된다.

데이터입력부의 Din단자(750)에 '1'(high)이 들어온 경우, 제12스위치와 제9스위치가 'on'상태가 된다.

제1동작신호 인가부(100)는 데이터가 '1'이고, 외부 쓰기 제어신호(ext_wr)도 '1' 이기 때문에, 앤드게이트의 논리연산 결과 그 출력이 '1'이 된다.

제1동작신호 인가부(100)의 출력이 '1'이 됨으로써, 제1연산증폭기(210)에 동작전압을 인가하게 되고, 제1연산증폭기(210)가 동작한다.

반전단자는 앞서 살펴본 것과 같이, 구동전압(VDD)만큼 충전되어 있는 상태이고, 비반전 단자는 기준전압으로서 구동전압(VDD)의 1/2 정도로 세팅되어 있다.

반전단자의 전압이 비반전 단자의 전압보다 높기 때문에, 제1연산증폭기(210)의 출력은 '0'(low)가 되고, 제1스위치(220)가 'on'되고, 커런트 미러가 동작하여 제2스위치(230), 제4스위치(355)도 'on'된다.

이때 제4스위치(355)는 제1쓰기 전류 인가부(350)로써, 제4스위치(355)가 실질적으로 데이터 저장셀(930)에 쓰기 전류를 인가하는 역할을 한다.

여기에서 데이터 저장셀(930)에 인가되는 쓰기 전류는 내부 데이터 신호가 생성되었다는 의미로 해석될 수 있다.

데이터 저장셀(930)에 '1'(high)데이터를 쓰기 시작하고, 이를 set상태에 있다고 한다.

그 후 데이터 저장셀(930)(멤리스터 저항)이 점점 set저항에 근접하게 된다.

데이터 저장셀(930)(멤리스터의 저항)이 거의 완벽한 set 상태로 도달하게 되면, 제1연산증폭기(210)의 반전단자의 전압이 비반전 단자의 전압보다 급격하게 낮아지게 되고, 그렇게 되면, 제1연산증폭기(210)의 출력이 '1'(high)가 되고, 제1스위치(220), 제2스위치(230), 제4스위치(355)이 'off'되고, 데이터 저장셀(930)은 쓰기 동작을 마친다. 따라서, 더이상 전력을 소모하지 않는다.

타이밍도를 살펴보면, 제1연산증폭기(210)의 출력(int_wr)구간 만큼 데이터 저장셀(930)에 데이터를 쓰게되고, 외부 쓰기 제어신호(ext_wr)의 길이보다 적게 데이터를 쓰게된다. 데이터를 적게 쓴다는 것은 그만큼 전류가 적게 흐른다는 것이다.

제1연산증폭기(210)의 반전단자의 전압이 급격하게 떨어지는 것은 데이터 저장셀(930)에 전류가 계속 흐를수록 저항이 떨어지기 때문이다.

이는 다음 수학식 1로 표현될 수 있다.

(Rx(t): 데이터 저장셀(930) 저항, Rset : set 상태의 데이터 저장셀 저항

Rreset: reset 상태의 데이터 저장셀 저항, w(t): 데이터 쓰기 폭(effective width)

D: 데이터가 최대로 쓰여 질 수 있는 폭(maximun drift distance for(w(t))

μv: 가변저항의 이동성(dopant mobility) q(t): 축적된 전하의 흐름

Qcrit: reset 에서 set으로 변할때의 경계선에서 전하의 양)

Din단자(750)에 '1'(high)가 들어온 경우, 제2동작신호 인가부(400)는 앤드게이트 논리연산 결과 '0'(low)출력을 내보내고, 따라서 제2연산증폭기(510)는 동작하지 않는다.

Din 단자(750) '0'( low ) 데이터가 들어온 경우 (셋 투 리셋('1' → '0'))

Din단자(750)에 '0'(low)가 들어온 경우, 제1동작신호 인가부(100)는 앤드게이트 논리연산 결과 '0'(low)출력을 내보내고, 따라서 제1연산증폭기(210)은 동작하지 않는다.

Din단자(750)에 데이터가 들어오기 전에 외부 쓰기 제어신호(ext_wr)는 '0'(low)이다. 따라서, 제2프리차지부(600)의 제7스위치(610)는 on되고(이 때에 제8스위치(655)는 off 상태), 구동전압 인가부(800)의 전압이 제2저전력 구동 제어부(500)의 제2연산증폭기(510)의 비반전 단자(sense)로 인가된다. 따라서, 제2연산증폭기(510)의 비반전단자는 구동전압(VDD)만큼 충전된다.

Din단자(750)에 데이터가 들어오면 외부 쓰기 제어신호(ext_wr)는 '1'(high)가된다.

데이터입력부의 Din단자(750)에 '0'(low)이 들어온 경우, 제11스위치(730)와 제10스위치(720)가 'on'상태가 된다.

제2동작신호 인가부(400)는 데이터가 '0'이고 이를 반전한 값인 '1'과, 외부 쓰기 제어신호(ext_wr) '1'을 앤드게이트 입력으로하고, 앤드게이트의 논리연산 특성상 그 출력이 '1'이 된다.

제2동작신호 인가부(400)의 출력이 '1'이 됨으로써, 제2연산증폭기(510)에 동작전압을 인가하게 되고, 제2연산증폭기(510)가 동작한다.

비반전단자는 앞서 살펴본 것과 같이, 구동전압(VDD)만큼 충전되어 있는 상태이고, 반전 단자는 기준전압으로서 구동전압(VDD)의 1/2 정도로 세팅되어 있다.

비반전단자는 구동전압(VDD)만큼 충전되어 있지만, 제7스위치(610)에 외부 쓰기 제어신호가 '1'(high)로 입력되는 동시에, 방전되어 반전단자 전압보다 낮게된다. (이는, 데이터 저장셀의 데이터가 '1'일 때 저항이 작았기 때문에, 순식간에 비반전 단자가 방전되는 것이다.)

따라서, 제2연산증폭기(510)의 출력은 '0'(low)가 되고, 제5스위치(520)가 'on'되고, 커런트 미러가 동작하여 제6스위치(530), 제8스위치(655)도 'on'된다.

이때 제4스위치(355)는 제2쓰기 전류 인가부(650)로써, 제8스위치(655)가 실질적으로 데이터 저장셀(930)에 쓰기 전류를 인가하는 역할을 한다.

여기에서 데이터 저장셀(930)에 인가되는 쓰기 전류는 내부 데이터 신호가 생성되었다는 의미로 해석될 수 있다.

이 때 데이터 저장셀(930)에 전류가 흘러 전하가 축적되고, 저항의 값이 증가한다.

저항의 값이 증가하는 것은 위의 수학식 1로 부터 알 수 있다.

데이터 저장셀(930)(멤리스터의 저항)이 거의 완벽한 reset 상태로 도달하게 되면, 제2연산증폭기(510)의 비반전단자의 전압 높아지게 되고, 반전단자의 전압보다 높아지는 순간 제2연산증폭기(510)의 출력이 '1'이 된다. 그렇게 되면, 제5스위치(520), 제6스위치(530), 제8스위치(655)이 'off'되고, 데이터 저장셀(930)은 쓰기 동작을 마친다. 따라서, 더이상 전력을 소모하지 않는다.

타이밍도를 살펴보면, 제2연산증폭기(510)의 출력(int_wr)(제2내부 쓰기 제어신호)구간 만큼 데이터 저장셀(930)에 데이터를 쓰게되고, 외부 쓰기 제어신호(ext_wr) 길이보다 적게 데이터를 쓰게된다. 데이터를 적게 쓴다는 것은 그만큼 전류가 적게 흐른다는 것이다.

도 2는 본 발명에 따른 저전력 멤리스터 구동회로의 타이밍도를 나타낸 것이다.

제1내부 쓰기 제어신호(int_wr_a)는 제1연산증폭기(210)의 출력이고, 제2내부 쓰기 제어신호(int_wr_b)는 제2연산증폭기(510)의 출력이다.

sense a는 제1연산증폭기(210)의 반전단자의 입력이고, sense b는 제2연산증폭기(510)의 비반전 단자의 입력이다.

종래의 멤리스터는 외부 쓰기 제어신호(ext_wr)의 구간만큼 전류가 흘렀지만, 본 발명에 따른 저전력 멤리스터 구동회로를 적용한 경우에는 제1내부 쓰기 제어신호(int_wr_a), 제2내부쓰기 제어신호)(int_wr_b)만큼의 전류가 흐른다.

도 3은 본 발명에 따른 저전력 멤리스터 구동회로의 리셋 투 셋 동작을 하는 부분을 실제 멤리스터 회로에 적용한 실시예이다.

도 4는 본 발명에 따른 저전력 멤리스터 구동방법의 순서도이다.

본 발명에 따른 저전력 멤리스터 구동방법은 S1단계에서 제1프리차지부(300) 또는 제2프리차지부(600) 중 적어도 하나에서 외부 쓰기 제어신호(ext_wr)가 입력되었는지 식별된다.

S1단계에서 외부 쓰기 제어신호(ext_wr)가 입력되지 않았으면 이는 '0'데이터로 인식되어, 제1프리차지부(300) 또는 제2프리차지부(600) 중 적어도 하나의 스위치가 on 되어 프리차지가 시작된다(S22단계).

S1단계에서, 외부 쓰기 제어신호(ext_wr)가 입력되면, 이는 '1'로 식별되고, 데이터라인(750)의 입력데이터(Din)가 식별된다(S21 단계).

S1단계에서 입력데이터(Din)이 '1'인경우, 제1구동전압 인가부(100), 제1저전력 구동 제어부(200), 제1쓰기전류 인가부(350)가 동작한다(S211 단계).

S211단계에서 동작이 시작되면 데이터 저장셀(930)에 '1'데이터가 쓰여진다(S31).

제1저전력 구동 제어부(200)의 비반전단자 전압이 반전단자(센스노드)보다 크거나 같은지 식별된다(S311 단계).

여기에서 비반전단자에 입력되는 전압을 기준전압이라 하고, 기준전압은 멤리스터 구동전압의 1/2이다.

S311단계에서 비반전단자 전압이 반전단자(센스노드)보다 크거나 같은 경우, 데이터 저장셀(930)에 '1'데이터 쓰기가 중단된다(S41 단계).

S311단계에서 비반전단자 전압이 반전단자(센스노드)보다 작은 경우, 계속해서 데이터 저장셀(930)에 '1'데이터를 쓴다.

S1단계에서 입력데이터(Din)이 '0'인경우, 제2구동전압 인가부(400), 제2저전력 구동 제어부(500), 제2쓰기전류 인가부(650)가 동작한다(S212 단계).

S212단계에서 동작이 시작되면 데이터 저장셀(930)에 '0'데이터가 쓰여진다(S32).

제2저전력 구동 제어부(500)의 반전단자 전압이 비반전단자(센스노드) 보다 작거나 같은지 식별된다(S312 단계).

S312단계에서 반전단자 전압이 비반전단자(센스노드)보다 작거나 같은 경우, 데이터 저장셀(930)에 '0'데이터 쓰기가 중단된다(S42 단계).

S311단계에서 반전단자 전압이 비반전단자(센스노드)보다 큰 경우, 계속해서 데이터 저장셀(930)에 '0'데이터를 쓴다.

여기에서 반전단자에 입력되는 전압을 기준전압이라 하고, 기준전압은 멤리스터 구동전압의 1/2이다.

상기의 단계를 거쳐 데이터 저장셀(930)에 데이터가 쓰여지는 데이터의 길이는 외부 쓰기 제어신호(ext_wr) 신호의 길이보다 짧기 때문에, 불필요한 전류를 절약할 수 있다. 따라서 전력감소의 효과가 있다.

100: 제1동작신호 인가부 200: 제1저전력 구동 제어부
210: 제1연산증폭기 220: 제1스위치
230: 제2스위치 300: 제1프리차지부
310: 제3스위치 350: 제1쓰기 전류 인가부
355: 제4스위치 400: 제2동작신호 인가부
500: 제2저전력 구동 제어부 510: 제2연산증폭기
520: 제5스위치 530: 제6스위치
600: 제2프리차지부 610: 제7스위치
650: 제2쓰기 전류 인가부 655: 제8스위치
700: 데이터입력부 710: 제9스위치
720: 제10스위치 730: 제11스위치
740: 제12스위치 750: 데이터라인
800: 구동전압 인가부 900: 멤리스터부
910: 비트라인 930: 데이터 저장셀
950: 워드라인 380: 제1바이어스부
680: 제2바이어스부

Claims (13)

1(high) 입력데이터에 대응하는 내부 데이터 신호를 생성하는 저전력 멤리스터 구동회로에 있어서,
상기 멤리스터의 제1내부 쓰기 제어신호를 생성하는 제1저전력 구동 제어부;
상기 제1저전력 구동 제어부에 구동 동작전압을 인가하는 제1동작신호 인가부;
상기 제1저전력 구동 제어부에 상기 멤리스터의 구동전압을 공급하는 제1프리차지부;
상기 저전력 멤리스터 구동회로에 쓰기 전류를 공급하는 제1쓰기 전류 인가부; 및
상기 저전력 멤리스터 구동회로에 동작전압을 공급하는 구동전압 인가부를 포함하는 것을 특징으로 하는 저전력 멤리스터 구동회로.

제1항에 있어서,
상기 제1저전력 구동 제어부의 전류량을 제어하는 제1바이어스부를 더 포함하는 것을 특징으로 하는 저전력 멤리스터 구동회로.

제1항 또는 제2항에 있어서,
상기 제1저전력 구동 제어부는
기준전압을 비반전 입력단의 입력으로하고 상기 멤리스터의 구동전압을 반전 입력단의 입력으로 하는 제1제어 연산증폭기,
상기 제1제어 연산증폭기의 출력 값을 반전 게이트 단자의 입력으로 하는 제1 스위치 및
상기 제1스위치와 직렬 연결되어 커런트 미러를 형성하는 제2스위치
를 포함하는 것을 특징으로 하는 저전력 멤리스터 구동회로.

제1항 또는 제2항에 있어서,
상기 제1동작신호 인가부는
상기 1(high) 입력데이터와 상기 멤리스터의 외부 쓰기 제어신호를 입력으로 하는 앤드(AND)게이트인 것을 특징으로 하는 저전력 멤리스터 구동회로.

제3항에 있어서,
상기 제1프리차지부는
상기 멤리스터의 외부 쓰기 제어신호를 입력으로 하는 제3스위치 및 상기 제3스위치와 병렬로 연결되는 제4스위치를 포함하고,
상기 제1쓰기 전류 인가부는 상기 제2스위치의 반전 게이트 단자에 연결되고,
상기 제3스위치의 드레인 단자 및 상기 제4 스위치의 드레인 단자는 상기 구동전압 인가부와 연결되고,
상기 제3스위치의 소스 단자 및 상기 제4 스위치의 소스 단자는 상기 제1저전력 구동 제어부의 반전 입력단에 연결되는 것을 특징으로 하는 저전력 멤리스터 구동회로.

제3항에 있어서,
상기 기준전압은 상기 멤리스터 구동전압의 1/2인 것을 특징으로 하는 저전력 멤리스터 구동회로.

0(low) 입력데이터에 대응하는 내부 데이터 신호를 생성하는 저전력 멤리스터 구동회로에 있어서,
상기 멤리스터의 제2내부 쓰기 제어신호를 생성하는 제2저전력 구동 제어부;
상기 제2저전력 구동 제어부에 구동 동작전압을 인가하는 제2동작신호 인가부;
상기 제2저전력 구동제어부에 상기 멤리스터의 구동전압을 공급하는 제2프리차지부;
상기 저전력 멤리스터 구동회로에 쓰기 전류를 공급하는 제2쓰기 전류 인가부; 및
상기 저전력 멤리스터 구동회로에 동작전압을 공급하는 구동전압 인가부를 포함하는 것을 특징으로 하는 저전력 멤리스터 구동회로.

제7항에 있어서,
상기 제2저전력 구동 제어부의 전류량을 제어하는 제2바이어스부를 더 포함하는 것을 특징으로 하는 저전력 멤리스터 구동회로.

제7항 또는 제8항에 있어서,
상기 제2저전력 구동 제어부는
기준전압을 반전 입력단의 입력으로하고, 상기 멤리스터의 구동전압을 비반전 입력단의 입력으로 하는 제2제어 연산증폭기,
상기 제2제어 연산증폭기의 출력 값을 반전 게이트 단자의 입력으로 하는 제5스위치 및
상기 제5스위치와 직렬 연결되어 커런트 미러를 형성하는 제6스위치를 포함하는 것을 특징으로 하는 저전력 멤리스터 구동회로.

제7항 또는 제8항에 있어서,
상기 제2동작신호 인가부는
상기 0(low) 입력데이터의 반전 값과 상기 멤리스터의 외부 쓰기 제어신호를 입력으로 하는 앤드(AND)게이트인 것을 특징으로 하는 저전력 멤리스터 구동회로.

제9항에 있어서,
상기 제2프리차지부는
상기 멤리스터의 외부 쓰기 제어신호를 입력으로 하는 제7스위치 및
상기 제7스위치와 병렬로 연결되는 제8스위치를 포함하고,
상기 제2쓰기 전류 인가부는 상기 제6스위치의 반전 게이트 단자에 연결되고,
상기 제7스위치의 드레인 단자 및 상기 제8스위치의 드레인 단자는 상기 멤리스터의 동작전원과 연결되고,
상기 제7스위치의 소스 단자 및 상기 제8스위치의 소스 단자는 상기 제2저전력 구동 제어부의 반전 입력단에 연결되는 것을 특징으로 하는 저전력 멤리스터 구동회로.

제3항에 있어서,
상기 기준전압은 상기 멤리스터 구동전압의 1/2인 것을 특징으로 하는 저전력 멤리스터 구동회로.

저전력 멤리스터 구동방법에 있어서,
상기 멤리스터의 제1프리차지부 또는 제2프리차지부 중 적어도 하나에 외부쓰기 제어신호가 입력되는 S1단계;
S1단계에서 입력받은 외부 쓰기 제어신호가 1인 경우 데이터라인에 입력데이터가 입력되는 S21단계;
S1단계에서 입력된 외부 쓰기 제어신호가 0인 경우 상기 멤리스터가 프리차지 되는 S22단계;
S21단계에서 입력된 입력데이터가 1인경우 상기 멤리스터의 데이터 저장셀에 1데이터가 쓰여지는 S31단계;
S21단계에서 입력된 입력데이터가 0인 경우 상기 멤리스터의 데이터 저장셀에 0데이터가 쓰여지는 S32단계;
S31단계에서 상기 멤리스터의 제1저전력 구동 제어부의 기준전압이 제1저전력 구동 제어부의 센스노드의 전압보다 크거나 같은 경우 쓰기 동작이 중단되는 S41단계 및
S32단계에서 상기 멤리스터의 제2저전력 구동 제어부의 기준전압이 센스노드의 전압보다 작거나 같은 경우 쓰기 동작이 중단되는 S42단계를 포함하는 것을 특징으로 하는 저전력 멤리스터 구동방법.

Images