KR101173827B1 - Ｌｃｄ 패널들에 대한 스태거 라인 반전 및 전력 감소 시스템 및 방법 - Google Patents

Ｌｃｄ 패널들에 대한 스태거 라인 반전 및 전력 감소 시스템 및 방법 Download PDF

Info

Publication number
KR101173827B1
KR101173827B1 KR1020117027589A KR20117027589A KR101173827B1 KR 101173827 B1 KR101173827 B1 KR 101173827B1 KR 1020117027589 A KR1020117027589 A KR 1020117027589A KR 20117027589 A KR20117027589 A KR 20117027589A KR 101173827 B1 KR101173827 B1 KR 101173827B1
Authority
KR
South Korea
Prior art keywords
lines
line
common
switching
common electrode
Prior art date
Application number
KR1020117027589A
Other languages
English (en)
Other versions
KR20110139317A (ko
Inventor
용만 이
Original Assignee
애플 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애플 인크. filed Critical 애플 인크.
Publication of KR20110139317A publication Critical patent/KR20110139317A/ko
Application granted granted Critical
Publication of KR101173827B1 publication Critical patent/KR101173827B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0434—Flat panel display in which a field is applied parallel to the display plane
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/065—Waveforms comprising zero voltage phase or pause
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

스태거(staggered) 2-라인 반전, 스태거 1-라인 반전, 또는 스태거 N-라인 반전과 같은 LCD 어레이에 대한 다양한 반전 기술들에 대한 시스템들 및 방법들이 개시된다. 스태거 반전은 어레이 상에 디스플레이되는 프레임의 지속기간 동안 어레이의 2-라인들, 1-라인 또는 N-라인들을 반전시킬 수 있다. 추가적인 시스템들 및 방법들은 단독으로, 또는 다양한 반전 기술들과 결합하여 적용되는 하이 임피던스 전력 감소 기술을 포함할 수 있다. 구체적으로, 스태거 1-라인, 2-라인, 또는 N-라인 반전의 "유휴" 라인들에 대한 전극 드라이버들은 유휴 라인들에 대한 대응하는 드라이버들이 "활성" 라인들의 반전 동안 감소된 전력을 사용하도록 하이 임피던스 상태로 스위칭될 수 있다.

Description

ＬＣＤ 패널들에 대한 스태거 라인 반전 및 전력 감소 시스템 및 방법{STAGGERED LINE INVERSION AND POWER REDUCTION SYSTEM AND METHOD FOR LCD PANELS}
관련 출원들에 대한 상호 참조
이 출원은 2009년 4월 20일에 출원되었으며, 그 전체 내용이 여기에 참조로 포함되는, "STAGGERED LINE INVERSION AND POWER REDUCTION SYSTEM AND METHOD FOR LCD PANELS"라는 명칭의 미국 가특허 출원 제61/170,944호의 우선권을 청구하는 비 가특허 출원이다.
본 발명은 일반적으로 액정 디스플레이의 전력 관리 및 픽셀들의 리프레시에 관한 것이다.
본 섹션은 하기에 기술되고 및/또는 청구되는 본 발명의 다양한 양태들에 관련할 수 있는 기술의 다양한 양태들을 독자들에게 소개하도록 의도된다. 이러한 논의는 본 발명의 다양한 양태들의 더 양호한 이해를 용이하게 하기 위해 배경 정보를 독자에게 제공하는데 있어서 유용한 것으로 간주된다. 따라서, 이들 설명들은 종래 기술의 수용으로서가 아닌 이와 같은 관점에서 읽혀져야 한다는 것이 이해되어야 한다.
전자 디바이스들은 점차적으로 디바이스의 사용자 인터페이스의 일부분으로서 디스플레이 스크린들을 포함한다. 이해될 수 있는 바와 같이, 디스플레이 스크린들은 데스크톱 컴퓨터 시스템들, 노트북 컴퓨터들, 핸드헬드 컴퓨팅 디바이스들, 셀룰러 폰들 및 휴대용 미디어 플레이어들을 포함하는, 폭넓은 디바이스 어레이에 사용될 수 있다. 액정 디스플레이(LCD) 패널들은 이들 디바이스들에서의 사용에 있어서 인기가 증대되고 있다. 이러한 인기는 가벼운 중량과 박형의 프로파일, 및 LCD 상에서 이미지들을 생성하도록 LCD의 픽셀들을 동작시키는 데 소요되는 저전력에 기인할 수 있다.
LCD 모니터의 임의의 주어진 픽셀에서, LCD 상에서 보는 것이 가능한 광의 양은 픽셀에 인가된 전압에 의존한다. 그러나 단일 직류(DC) 전압을 인가하는 것은 결과적으로 디스플레이의 픽셀들을 손상시킬 수 있다. 따라서, 이러한 가능성 있는 손상을 방지하기 위해, LCD는 통상적으로, 픽셀들에 인가된 전압을 각각의 픽셀에 대한 양의 DC 값 및 음의 DC 값 사이에서 교번시키거나 또는 반전시킨다. 이러한 반전은 시간의 경과에 따라, 제로(0)의 전체 평균 DC 전압을 초래하며, 전압의 rms(root mean square)가 양의 DC 값 및 음의 DC 값 모두에 대해 동일하게 선택될 수 있으므로, 휘도 손실이 없다.
이러한 반전은 LCD의 전압을 리프레시 하기 위해 라인별(line-by-line) 기반으로 수행되어, LCD에 대한 라인 반전 리프레시들을 생성할 수 있다. 유사하게, LCD는 통상적으로, 각각의 라인에 대한 극성을 스위칭하고 필요 전압을 각각의 픽셀에 전송하여, 실제로 리프레시의 각각의 사이클 동안 라인별 기반으로 패널을 수정(redrawing)한다(통상적으로, 60Hz). 다른 타입들의 LCD들에서, 반전은 전체 프레임이 한 사이클 동안 하나의 극성에서 유지되도록 "프레임" 기반으로 이루어져서, 모든 라인들(행들)은 첫번째 라인에서 마지막 라인까지 수정되고, 이후, 다음 사이클 동안 반대 극성으로 스위칭되고, 다시 패널의 첫번째 라인에서 마지막 라인까지 수정된다. 프레임 리프레시에서, "프레임"의 극성은 매 사이클마다(예를 들어, 60Hz의 리프레시 레이트에 대해 초당 60회) 스위칭된다. LCD 패널의 타입에 따라, 일부 리프레시 기술들은 원치 않는 결함들 또는 가시적 효과들을 초래할 수 있다. 또한, 휴대용 디바이스들에 대한 요구가 계속 증가하므로, LCD 반전 기술 및 전력을 덜 소비하는 이미지 리프레싱 기술들에 대한 필요성이 존재한다.
여기서 개시된 특정 실시예들의 요약이 하기에 설명된다. 이들 양태들은 단지 이들 특정 실시예들의 간략한 요약을 제공하기 위해 제시되며, 이들 양태들이 본 발명의 범위를 제한하도록 의도되지 않는다는 점이 이해되어야 한다. 실제로, 본 발명은 하기에 설명되지 않을 수 있는 다양한 양태들을 포함할 수 있다.
스태거(staggered) 2-라인 반전, 스태거 1-라인 반전, 또는 스태거 N-라인 반전과 같은 다양한 반전 기술들에 대한 시스템들 및 방법들이 개시된다. 스태거 반전은 어레이 상에 디스플레이되는 프레임의 지속기간 동안 어레이의 2-라인, 1-라인 또는 N-라인을 반전시킬 수 있다. 추가적인 시스템들 및 방법들은 독립적으로, 또는 다양한 반전 기술들과 결합하여 제공될 수 있는 하이 임피던스 전력 감소 기술을 포함할 수 있다. 구체적으로, 스태거 1-라인, 2-라인, 또는 N-라인 반전의 "유휴" 라인들에 대한 전극 드라이버들은 유휴 라인들에 대해 대응하는 드라이버들이 "활성" 라인들의 반전 동안 감소된 전력을 사용하도록, 하이 임피던스 상태로 스위칭될 수 있다.
본 발명의 다양한 양태들은 도면들을 참조하여 후속하는 상세한 설명을 읽어볼 때 더 잘 이해될 수 있다.
도 1은 본 발명의 양태들에 따른 전자 디바이스의 예시적인 컴포넌트들의 블록도.
도 2는 본 발명의 양태들에 따른 핸드헬드 전자 디바이스의 정면도.
도 3은 본 발명의 양태들에 따른 컴퓨터의 뷰를 도시하는 도면.
도 4는 본 발명의 양태들에 따른 LCD 픽셀들의 스위칭 및 디스플레이 회로의 블록도.
도 5는 본 발명의 양태들에 따른, 광 통과를 금지하도록 배열된 액정 분자들을 갖는 LCD 픽셀의 단면도.
도 6은 본 발명의 실시예에 따른 홀수 및 짝수 라인들에 대한 분할 공통 전극들을 갖는 LCD 어레이의 개략적인 뷰를 도시한 도면.
도 7a 및 7b는 본 발명의 실시예에 따른 도 6의 어레이에 대한 스태거 2-라인 반전을 도시하는 도면.
도 8a 및 8b는 본 발명의 실시예에 따른 도 6의 어레이에 대한 하이 임피던스 전력 감소를 갖는 스태거 2-라인 반전에 대한 신호도를 도시한다.
도 9a 및 9b는 본 발명의 실시예에 따른 도 6의 어레이에 대한 하이 임피던스 전력 감소를 갖는 스태거 1-라인 반전에 대한 신호 다이어그램을 나타내는 도면.
도 10 및 11은 본 발명의 실시예에 따른 하이 임피던스 전력 감소 기술들을 예시하는 드라이버의 회로도.
도 12는 본 발명의 실시예에 따른 N-개의 분할 공통 전극들을 갖는 어레이의 개략적인 뷰를 도시하는 도면.
도 13은 본 발명의 실시예에 따른 도 12의 어레이에 대한 하이 임피던스 전력 감소를 갖는 스태거 N-라인 반전을 도시하는 도면.
도 14는 본 발명의 실시예에 따른 그룹화된 분할 공통 전극들을 갖는 어레이의 개략적인 뷰를 도시하는 도면.
도 15는 본 발명의 실시예에 따른 분할 공통 전극들을 개별적으로 갖는 어레이의 개략적인 뷰를 도시하는 도면.
도 16은 본 발명의 실시예에 다른 하이 임피던스 전력 감소 기술들을 예시하는 도 15의 어레이의 드라이버의 회로도.
하나 이상의 특정 실시예들이 하기에 기술될 것이다. 이들 실시예들의 간결한 설명을 제공하기 위한 일환으로, 실제 구현예들의 모든 특징들이 명세서에 기술되지는 않는다. 임의의 이러한 실제 구현예의 개발시, 임의의 엔지니어링 또는 설계 프로젝트에서, 다수의 구현-특정 결정들이 개발자의 특정 목표들, 예를 들어, 구현예마다 달라질 수 있는 시스템 관련 및 비즈니스 관련 제약들과의 컴플라이언스를 달성하도록 이루어져야 한다는 점이 이해되어야 한다. 또한, 이러한 개발 노력이 복잡하며 시간 소모적이지만, 이 개시물의 이득을 갖는 당업자들에게는 설계, 제작, 및 제조에 착수하는 루틴일 것이라는 점이 이해되어야 한다.
본 발명은 LCD 패널의 시각적 결함 및 전력 사용을 감소시키는 것에 관한 것이다. 본 발명에 따르면, LCD 패널은 스태거 2-라인 반전, 스태거 1-라인 반전, 또는 스태거 N-라인 반전과 같은 다양한 반전 기술들을 갖는 어레이를 포함할 수 있다. 하이 임피던스 전력 감소 기술은 단독으로, 또는 다양한 반전 기술들과 결합하여 적용될 수 있다. 구체적으로, 스태거 반전의 "유휴" 라인들에 대한 전극 드라이버들은 이들 드라이버들이 활성 라인들의 반전 동안 감소된 전력을 사용하도록 제3의 하이 임피던스 상태로 스위칭될 수 있다.
전술된 특징들을 고려하여, 이러한 특징들을 갖는 LCD 디스플레이들을 사용하는 적절한 전자 디바이스들의 일반적인 설명이 아래에 제공된다. 도 1에는, 본 발명의 기술들과 함께 사용하기에 적합한 전자 디바이스들에 존재할 수 있는 다양한 컴포넌트들을 도시하는 블록도가 제공된다. 도 2에는, 본 명세서에서 핸드헬드 전자 디바이스로서 제공되는 적절한 전자 디바이스의 일례가 도시되어 있다. 도 3에는, 본 명세서에서 컴퓨터 시스템으로서 제공되는 적절한 전자 디바이스의 또 다른 예가 도시되어 있다. 이러한 타입들의 전자 디바이스들, 및 필적할만한 디스플레이 성능들을 제공하는 다른 전자 디바이스들이 본 발명의 기술들과 함께 사용될 수 있다.
적절한 전자 디바이스의 일례는 디바이스의 기능에 기여하는 다양한 내부 및/또는 외부 컴포넌트들을 포함할 수 있다. 도 1은 전자 디바이스(8)에 존재할 수 있고, 디바이스(8)가 본 명세서에서 논의되는 기술들에 따라 기능하게 할 수 있는 컴포넌트들을 예시하는 블록도이다. 당업자라면, 도 1에 도시된 다양한 기능 블록들이 (회로를 포함하는) 하드웨어 요소들, (컴퓨터 판독가능한 매체 상에 저장된 컴퓨터 코드를 포함하는) 소프트웨어 요소들, 또는 하드웨어와 소프트웨어 요소들 양자의 조합을 포함할 수 있다는 점을 이해할 것이다. 도 1이 단지 특정 실시예의 일례이며, 단지 디바이스(8)에 존재할 수 있는 컴포넌트들의 타입들을 예시하도록 의도된 것이라는 점에 더 유의해야 한다. 예를 들어, 현재 예시된 실시예에서, 이들 컴포넌트들은 디스플레이(10), I/O 포트들(12), 입력 구조들(14), 하나 이상의 프로세서들(16), 메모리 디바이스(18), 비휘발성 저장소(20), 확장 카드(들)(22), 네트워킹 디바이스(24), 및 전원(26)을 포함할 수 있다.
이들 컴포넌트들 각각에 대해, 디스플레이(10)는 디바이스(8)에 의해 생성된 다양한 이미지들을 디스플레이하는 데 사용될 수 있다. 일 실시예에서, 디스플레이(10)는 액정 디스플레이(LCD)일 수 있다. 예를 들어, 디스플레이(10)는 FFS(fringe field switching), IPS(in-plane switching), 또는 이러한 LCD 디바이스들을 동작시키는데 유용한 다른 기술들을 이용하는 LCD일 수 있다. 추가적으로, 전자 디바이스(8)의 특정 실시예들에서, 디스플레이(10)는 디바이스(8)에 대한 제어 인터페이스의 일부분으로서 사용될 수 있는 터치-감응 엘리먼트, 예를 들어, 터치 스크린과 함께 제공될 수 있다.
I/O 포트들(12)은 다양한 외부 디바이스들, 예를 들어, 전원, 헤드셋 또는 헤드폰들, 또는 다른 전자 디바이스들(예를 들어, 핸드헬드 디바이스들 및/또는 컴퓨터들, 프린터들, 프로젝터들, 외부 디스플레이들, 모뎀들, 도킹 스테이션들 등)에 접속하도록 구성되는 포트들을 포함할 수 있다. I/O 포트들(12)은 임의의 인터페이스 타입, 예를 들어, USB(universal serial bus) 포트, 비디오 포트, 직렬 접속 포트, IEEE-1394 포트, 이더넷 또는 모뎀 포트, 및/또는 AC/DC 파워 접속 포트를 지원할 수 있다.
입력 구조들(14)은 다양한 디바이스들, 회로들, 및 사용자 입력 또는 피드백이 프로세서(16)에 제공되는 경로들을 포함할 수 있다. 이러한 입력 구조들(14)은 디바이스(8)의 기능, 디바이스(8) 상에서 실행하는 애플리케이션들, 및/또는 전자 디바이스(8)에 접속되거나 또는 이것에 의해 사용되는 임의의 인터페이스들 또는 디바이스들을 제어하도록 구성될 수 있다. 예를 들어, 입력 구조들(14)은 사용자로 하여금 디스플레이된 사용자 인터페이스 또는 애플리케이션 인터페이스를 네비게이트하도록 할 수 있다. 입력 구조들(14)의 예들은 버튼, 슬라이더들, 스위치들, 제어 패드들, 키들, 노브들, 스크롤 휠들, 키보드들, 마우스들, 터치패드들 등을 포함할 수 있다.
특정 실시예들에서, 터치 감지 메커니즘이 디스플레이(10)와 함께 제공되는 터치 스크린의 경우와 같이, 입력 구조(14) 및 디스플레이(10)가 함께 제공될 수 있다. 이러한 실시예들에서, 사용자는 터치 감지 메커니즘을 통해 디스플레이된 사용자 엘리먼트들을 선택하거나 또는 이들과 상호작용할 수 있다. 이러한 방식으로, 디스플레이된 인터페이스는 상호작용적인 기능을 제공하여, 사용자로 하여금 디스플레이(10)를 터치함으로써 디스플레이된 인터페이스를 네비게이트하도록 한다.
예를 들어, 디스플레이(10) 상에 디스플레이된 사용자 또는 애플리케이션 인터페이스와 상호작용하기 위해, 입력 구조들(14)을 갖는 사용자 상호작용은 사용자 입력을 나타내는 전기 신호들을 생성할 수 있다. 이들 입력 신호들은 추가적인 프로세싱을 위해 입력 허브 또는 버스와 같은 적절한 경로들을 통해 프로세서(들)(16)에 라우팅될 수 있다.
프로세서(들)(16)는 운영 체제, 프로그램들, 사용자 및 애플리케이션 인터페이스들, 및 전자 디바이스(8)의 임의의 다른 기능들을 실행하기 위한 프로세싱 성능을 제공할 수 있다. 프로세서(들)(16)는 하나 이상의 마이크로 프로세서들, 예를 들어, 하나 이상의 "범용" 마이크로 프로세서들, 하나 이상의 특수 목적 마이크로 프로세서들 및/또는 ASICS, 또는 이러한 프로세싱 컴포넌트들의 일부 조합을 포함할 수 있다. 예를 들어, 프로세서(16)는 하나 이상의 RISC(reduced instruction set) 프로세서들, 및 그래픽 프로세서들, 비디오 프로세서들, 오디오 프로세서들 및/또는 관련 칩 셋들을 포함할 수 있다.
프로세서(들)(16)에 의해 프로세싱될 명령들 또는 데이터들은 메모리(18)와 같은 컴퓨터-판독가능한 매체에 저장될 수 있다. 이러한 메모리(18)는 랜덤 액세스 메모리(RAM)와 같은 휘발성 메모리, 및/또는 판독 전용 메모리(ROM)와 같은 비휘발성 메모리로서 제공될 수 있다. 메모리(18)는 다양한 정보를 저장할 수 있고, 다양한 목적으로 사용될 수 있다. 예를 들어, 메모리(18)는 전자 디바이스(8)에 대한 펌웨어(예를 들어, 기본 입력/출력 명령어 또는 운영 체제 명령어들), 다양한 프로그램들, 애플리케이션들, 또는 전자 디바이스(8) 상에서 실행되는 루틴들, 사용자 인터페이스 기능들, 프로세서 기능들 등을 저장할 수 있다. 또한, 메모리(18)는 전자 디바이스(8)의 동작 동안 버퍼링 또는 캐싱을 위해 사용될 수 있다.
컴포넌트들은 데이터 및/또는 명령어들의 영구 저장을 위해, 비휘발성 저장소(20)와 같은 다른 형태의 컴퓨터-판독가능한 매체를 더 포함할 수 있다. 비휘발성 저장소(20)는 플래시 메모리, 하드 드라이브, 또는 임의의 다른 광학적, 자기적, 및/또는 고체 상태 저장 매체를 포함할 수 있다. 비휘발성 저장소(20)는 펌웨어, 데이터 파일들, 소프트웨어, 무선 접속 정보, 및 임의의 다른 적절한 데이터를 저장하기 위해 사용될 수 있다.
또한, 도 1에 예시된 실시예는 하나 이상의 카드 또는 확장 슬롯들을 포함할 수 있다. 카드 슬롯들은 예컨대, 추가 메모리, I/O 기능 또는 네트워킹 성능과 같은 기능을 전자 디바이스(8)에 추가하기 위해 사용될 수 있는 확장 카드(22)를 수용하도록 구성될 수 있다. 이러한 확장 카드(22)는 임의의 타입의 적절한 커넥터를 통해 디바이스에 접속할 수 있으며, 전자 디바이스(8)에 대해 내부에 또는 외부에 액세스될 수 있다. 예를 들어, 일 실시예에서, 확장 카드(22)는 플래시 메모리 카드, 예를 들어, SD(SecureDigital) 카드, 미니 또는 마이크로SD, 컴팩트플래시 카드, 멀티미디어 카드(MMC) 등일 수 있다.
또한, 도 1에 도시된 컴포넌트들은 네트워크 제어기 또는 네트워크 인터페이스 카드(NIC)와 같은 네트워크 디바이스(24)를 포함한다. 일 실시예에서, 네트워크 디바이스(24)는 임의의 802.11 표준 또는 임의의 다른 적절한 무선 네트워킹 표준을 통해 무선 접속성을 제공하는 무선 NIC일 수 있다. 네트워크 디바이스(24)는 전자 디바이스(8)로 하여금 로컬 영역 네트워크(LAN), 광역 네트워크(WAN), 또는 인터넷과 같은 네트워크를 통해 통신하도록 할 수 있다. 또한, 전자 디바이스(8)는 휴대용 전자 디바이스들, 개인용 컴퓨터들, 프린터들 등과 같은 네트워크 상의 임의의 디바이스에 접속되어 이들과 데이터를 송신 및 수신할 수 있다. 대안적으로, 일부 실시예들에서, 전자 디바이스(8)는 네트워크 디바이스(24)를 포함하지 않을 수 있다. 이러한 실시예에서, NIC는 전술된 바와 유사한 네트워킹 기능을 제공하기 위해 확장 카드(22)로서 추가될 수 있다.
추가로, 컴포넌트들은 또한 전원(26)을 포함할 수 있다. 일 실시예에서, 전원(26)은 하나 이상의 배터리들, 예를 들어, 리튬-이온 폴리머 배터리 또는 다른 타입의 적절한 배터리일 수 있다. 배터리는 사용자-착탈가능할 수 있거나, 또는 전자 디바이스(8)의 하우징 내에 보호될 수 있거나, 또는 충전가능할 수 있다. 추가적으로, 전원(26)은 예컨대 전기 콘센트에 의해 제공되는 AC 전원일 수 있고, 전자 디바이스(8)는 전원 어댑터를 통해 전원(26)에 접속될 수 있다. 이러한 전원 어댑터는, 만약 존재하는 경우, 하나 이상의 배터리들을 충전하는데 사용될 수 있다.
앞의 내용을 고려하여, 도 2는 본 명세서에서 셀룰러 전화인 핸드헬드 디바이스(30)의 형태인 전자 디바이스(8)를 예시한다. 도시된 핸드헬드 디바이스(30)가 셀룰러 전화의 컨텍스트로 제공되지만, 다른 타입들의 핸드헬드 디바이스들(예를 들어, 음악 및/또는 비디오를 재생하기 위한 미디어 플레이어들, 개인용 데이터 정리기들, 핸드헬드 게임 플랫폼들, 및/또는 이러한 디바이스들의 조합들) 역시 전자 디바이스(8)로서 적절히 제공될 수 있다는 점에 유의해야 한다. 또한, 적절한 핸드헬드 디바이스(30)는 하나 이상의 타입들의 디바이스들, 예를 들어, 미디어 플레이어, 셀룰러 폰, 게임 플랫폼, 개인용 데이터 정리기 등의 기능을 포함할 수 있다.
예를 들어, 도시된 실시예에서, 핸드헬드 디바이스(30)는 추가적인 기능들(예를 들어, 사진을 촬영하고, 오디오 및/또는 비디오를 레코딩하고, 음악을 듣고, 게임을 실행하는 등의 능력)을 제공할 수 있는 셀룰러 전화의 형태이다. 도 1의 일반적인 전자 디바이스에 대해 논의된 바와 같이, 핸드헬드 디바이스(30)는 사용자로 하여금 인터넷 또는 로컬 및 광역 네트워크와 같은 다른 네트워크에 접속하고, 이들을 통해 통신하게 할 수 있다. 또한, 핸드헬드 전자 디바이스(30)는 블루투스 및 NFC(near field communication)과 같은 근거리 접속들을 이용하여 다른 디바이스들과 통신할 수 있다. 예를 들어, 핸드헬드 디바이스(30)는 California, Cupertino의 Apple Inc.로부터 이용가능한 iPod® 또는 iPhone® 모델일 수 있다.
도시된 실시예에서, 핸드헬드 디바이스(30)는 물리적 손상으로부터 내부 컴포넌트들을 보호하고, 전자기적 간섭으로부터 이들을 차폐하는 엔클로저(enclosure) 또는 바디를 포함한다. 엔클로저는 플라스틱, 금속, 또는 복합 재료와 같은 임의의 적절한 물질로 형성될 수 있고, 전자기 방사의 특정 주파수들이 핸드헬드 디바이스(30) 내의 무선 통신 회로를 통과하도록 하여 무선 통신을 용이하게 할 수 있다.
도시된 실시예에서, 엔클로저는 사용자가 이를 통해 디바이스와 인터페이스할 수 있는 사용자 입력 구조들(14)을 포함한다. 각각의 사용자 입력 구조(14)는 활성화될 때 디바이스 기능의 제어를 돕도록 구성될 수 있다. 예를 들어, 셀룰러 전화 구현예에서, 입력 구조들(14) 중 하나 이상은 "홈" 스크린 또는 메뉴가 디스플레이되도록 호출하고, 슬립 모드와 웨이크 모드 사이에서 토글하게 하고, 셀 폰 애플리케이션에 대한 알림기(ringer)를 무음으로 설정하고, 볼륨 출력을 증가 또는 감소시키는 등을 수행하도록 구성될 수 있다.
도시된 실시예에서, 핸드헬드 디바이스(30)는 LCD(32)의 형태인 디스플레이(10)를 포함한다. LCD(32)는 사용자로 하여금 핸드헬드 디바이스(30)와 상호작용하게 하는 그래픽 사용자 인터페이스(GUI)(34)를 디스플레이하기 위해 사용될 수 있다. GUI(34)는 다양한 레이어들, 윈도우들, 스크린들, 템플릿들, 또는 LCD(32)의 일부 또는 모두에서 디스플레이될 수 있는 다른 그래픽 요소들을 포함할 수 있다. 일반적으로, GUI(34)는 전자 디바이스의 기능들 및 애플리케이션들을 나타내는 그래픽 요소들을 포함할 수 있다. 그래픽 요소들은 아이콘들(36) 및 버튼들, 슬라이더들, 메뉴 바들 등을 나타내는 다른 이미지들을 포함할 수 있다. 아이콘들(36)은 개별 아이콘(36)의 선택시 오픈할 수 있는 전자 디바이스의 다양한 애플리케이션들에 대응할 수 있다. 또한, 아이콘(36)의 선택은 계층적 네비게이션 프로세스에 이르게 할 수 있으므로, 아이콘(36)의 선택은 하나 이상의 추가 아이콘들 또는 다른 GUI 엘리먼트들을 포함하는 스크린을 유도한다. 아이콘(36)은 디스플레이(10) 내에 포함되는 터치 스크린을 통해 선택될 수 있거나, 휠 또는 버튼과 같은 또 다른 사용자 입력 구조(14)에 의해 선택될 수 있다.
또한 핸드헬드 전자 디바이스(30)는 외부 디바이스들로의 핸드헬드 디바이스(30)의 접속을 허용하는 입력 및 출력(I/O) 포트들(12)을 포함할 수 있다. 예를 들어, 하나의 I/O 포트(12)는 핸드헬드 전자 디바이스(30)와 또 다른 전자 디바이스, 예를 들어, 컴퓨터 사이의 데이터 또는 커맨드들의 송신 및 수신을 허용하는 포트일 수 있다. 이러한 I/O 포트(12)는 Apple Inc.의 주변장치 포트일 수 있거나 또는 개방형 표준 I/O 포트일 수 있다.
도 2의 셀룰러 전화와 같은 핸드헬드 디바이스들(30) 외에, 전자 디바이스(8)는 또한 컴퓨터 또는 다른 타입의 전자 디바이스의 형태를 취할 수 있다. 이러한 컴퓨터들은 일반적으로 휴대용인 컴퓨터들(예를 들어, 랩톱, 노트북 및 태블릿 컴퓨터들), 및 일반적으로 한 장소에서 사용되는 컴퓨터들(예를 들어, 종래의 데스크톱 컴퓨터들, 워크스테이션들 및/또는 서버들)을 포함할 수 있다. 특정 실시예들에서, 컴퓨터의 형태인 전자 디바이스(8)는 Apple Inc.로부터 사용가능한 a MacBook®, MacBook® Pro, MacBook Air®, iMac®, Mac® mini, 또는 Mac Pro® 모델일 수 있다. 예를 들어, 랩톱 컴퓨터(50)의 형태인 전자 디바이스(8)는 본 발명의 일 실시예에 따라 도 3에 예시된다. 도시된 컴퓨터(50)는 하우징(52), 디스플레이(10)(예를 들어, 도시된 LCD(32)), 입력 구조들(14) 및 입력/출력 포트들(12)을 포함한다.
일 실시예에서, 입력 구조들(14)(예를 들어, 키보드 및/또는 터치패드)은 예를 들어, 컴퓨터(50) 상에 실행 중인 GUI 또는 애플리케이션들을 시작, 제어, 또는 동작시키기 위해, 컴퓨터(50)와 상호작용하도록 사용될 수 있다. 예를 들어, 키보드 및/또는 터치패드는 사용자로 하여금 LCD(32) 상에 디스플레이된 사용자 인터페이스 또는 애플리케이션 인터페이스를 네비게이션하게 할 수 있다.
도시된 바와 같이, 또한, 컴퓨터(50)의 형태인 전자 디바이스(8)는 추가 디바이스들의 접속을 허용하기 위한 다양한 입력 및 출력 포트들(12)을 포함할 수 있다. 예를 들어, 컴퓨터(50)는 또 다른 전자 디바이스, 프로젝터, 보조 디스플레이 등으로의 접속에 적합한 I/O 포트(12), 예를 들어, USB 포트 또는 다른 포트를 포함할 수 있다. 또한, 컴퓨터(50)는 도 1을 참조하여 설명한 바와 같이, 네트워크 접속성, 메모리 및 저장 성능들을 포함할 수 있다. 그 결과, 컴퓨터(50)는 GUI 및 다른 애플리케이션들을 저장 및 실행할 수 있다.
앞의 설명을 고려하면, 핸드헬드 디바이스(30) 또는 컴퓨터(50)의 형태인 전자 디바이스(8)에는 디스플레이(10)로서 LCD(32)가 제공될 수 있다는 점이 이해될 수 있다. 이러한 LCD(32)는 전자 디바이스(8) 상에서 실행중인 개별 운영 체제 및 애플리케이션 인터페이스들을 디스플레이하고 및/또는 데이터, 이미지들, 또는 전자 디바이스(8)의 동작과 연관된 다른 시각적 출력들을 디스플레이하기 위해 이용될 수 있다.
전자 디바이스(8)가 LCD(32)를 포함하는 실시예들에서, LCD(32)는 화면 요소(즉, 픽셀)들의 어레이 또는 행렬을 포함할 수 있다. 동작 시, LCD(32)는 일반적으로 각각의 픽셀에 배치된 액정의 배향을 제어함으로써 픽셀들을 통과하는 광의 투과를 조정하도록 동작한다. 일반적으로, 액정들의 배향은 각각의 개별 픽셀과 연관된 전계를 가변시킴으로써 제어되며, 액정들은 전계의 특성들(강도, 형상 등)에 의해 임의의 주어진 순간에 배향된다.
상이한 타입들의 LCD들은 이들 전계들 및/또는 액정들을 조작할 시에 상이한 기술들을 사용할 수 있다. 예를 들어, 특정 LCD들은 평면(in-plane) 전계를 액정층에 인가함으로써 액정들이 배향되는 횡방향 전계 모드들을 사용한다. 이러한 기술들의 예들은 IPS(in-plane switching) 및 FFS(fringe field switching) 기술들을 포함하는데, 이들은 개별 전계들을 생성하는데 사용하는 전극 배열에서 상이하다.
이러한 디스플레이들에서 액정들의 배향이 하나의 픽셀에 의해 방출되는 광량을 조정하는데 충분할 수 있지만, 컬러 필터들이 또한 광의 특정 컬러들이 각각의 픽셀에 의해 방출되게 하기 위해 픽셀들과 연관될 수 있다. 예를 들어, LCD(32)가 컬러 디스플레이인 실시예들에서, 픽셀 그룹의 각각의 픽셀은 서로 다른 원색에 대응할 수 있다. 예를 들어, 일 실시예에서, 픽셀 그룹은 적색 픽셀, 녹색 픽셀 및 청색 픽셀을 포함할 수 있으며, 각각은 적절하게 착색된 필터와 연관된다. (대응하는 액정들의 조정에 의해) 각각의 픽셀을 통과하도록 허용되는 광의 세기, 및 인접하는 다른 픽셀들로부터 방출되는 광과의 결합은, 어떤 컬러(들)가 디스플레이를 보고 있는 사용자에 의해 인지되는지를 판정한다. 가시적인 컬러들이 컬러 픽셀들에 의해 제공되는 개별 컬러 성분들(예를 들어, 적색, 녹색 및 청색)로부터 형성되므로, 컬러 픽셀들 역시 단위 픽셀들로서 참조될 수 있다.
이제 도 4를 참조하면, LCD(32)에서 발견되는 픽셀 구동 회로의 회로도의 예가 제공된다. 도시된 바와 같이, 픽셀들(56)은 LCD(32)의 이미지 디스플레이 영역을 형성하는 어레이(58)에 배치될 수 있다. 이러한 매트릭스에서, 각각의 픽셀(56)은 데이터 라인들(60) 및 주사 또는 게이트 라인들(62)의 교차에 의해 정의될 수 있다.
이해되는 바와 같이, 각각의 픽셀(56)은 액세스 디바이스, 예를 들어, 박막 트랜지스터(TFT)를 포함한다. 도시된 실시예에서, 픽셀(56)의 각각의 TFT는, 개별 데이터 라인 구동 회로(64)로부터 연장되는 데이터 라인(60)에 접속될 수 있다. 유사하게, 도시된 실시예에서, 픽셀의 각각의 TFT의 게이트는 개별 주사선 구동 회로(66)로부터 연장되는 주사 또는 게이트 라인(62)에 전기적으로 접속될 수 있다.
일 실시예에서, 데이터 라인 구동 회로(64)는 개별 데이터 라인들(60)을 통해 픽셀들로 이미지 신호들을 송신한다. 이하 설명되는 바와 같이, 이러한 이미지 신호들은 다양한 기술들에 의해 적용될 수 있다. 주사선들(62)은 주사선 구동 회로(66)로부터 개별 주사선들(62)이 접속하는 픽셀들(56)의 각각의 TFT의 게이트로 주사 신호들을 인가할 수 있다. 이러한 주사 신호들은 미리 결정된 타이밍을 갖는 다양한 시퀀스들로 및/또는 펄스 방식으로 인가될 수 있다.
픽셀 전극에 저장된 이미지 신호들은 개별 픽셀 전극과 공통 전극 사이에 전계를 형성하기 위해 사용될 수 있다. 이러한 전계는 액정층 내의 액정들을 정렬하여 액정층을 통과하는 광 투과를 조정할 수 있다. 일부 실시예들에서, 저장 커패시터는 또한 픽셀 전극과 공통 전극 사이에 형성되는 액정 커패시터에 병렬로 제공되어, 픽셀 전극에서 저장된 이미지 신호의 누설을 방지할 수 있다.
도 5는 본 발명의 실시예에 따라, 광 통과를 금지시키도록 배향되는 액정 분자들을 갖는 LCD 픽셀의 절단 단면의 측면도이다. 도 5의 픽셀(56)의 뷰는 상부 편광층(68), 하부 편광층(70), 하부 기판(72), TFT층(74), 액정층(76), 정렬층들(78 및 80), 컬러 필터(82), 및 상부 기판(84)을 포함한다. LCD(32)의 실시예들이 도 5에 도시된 층들의 일부 또는 전부를 포함할 수 있거나, 임의의 추가 층들을 포함할 수 있다는 점이 이해되어야 한다.
TFT층(74)은 다양한 도전층, 비-도전층, 및/또는 반도전층 및 픽셀들(56)의 동작을 구동하기 위한 전기 디바이스들 및 경로들을 정의하는 구조들을 포함할 수 있다. 예시된 실시예에서, TFT층(74)은 IPS(in-plane switching) LCD 디스플레이 디바이스의 컨텍스트에 도시되며, 픽셀 전극들(86) 및 공통 전극(88)을 포함한다.
픽셀 전극들(86) 및 공통 전극(88)은 투명한 도전물, 예를 들어, ITO 또는 IZO로 이루어질 수 있다. 공통 전극(88)은 일반적으로 픽셀(56)을 스팬하며, 이하 상술되는 공통 전극 드라이버에 결합되는 공통 라인(미도시)에 접속될 수 있다. 기본 배향에서, 액정 분자들(90)은 LCD(32)를 통과하는 광 통과를 금지하도록 배열된다. 구체적으로, 본 발명의 실시예에서, 하부 편광층(70)의 편광 축은 상부 편광층(68)에 대해 대략 90도로 배향될 수 있다. 이해되는 바와 같이, 광이 편광 필터를 통과할 때, 광은 필터의 편광 축을 따라 편광된다. 다시 말해, 필터는 필터의 편광축이 아닌 임의의 편광 축을 갖는 광의 통과를 차단한다. 따라서, 하부 편광층(70)을 통과하는 광은 하부 편광층(70)의 편광축을 따라 편광될 수 있다. 각각의 액정 분자(90)가 하부 편광층(70)과 실질적으로 동일한 축을 따라 배향되는 경우, 광은 액정층(76)을 통과하는 동안 자신의 편광축을 유지할 수 있다. 따라서, 광이 상부 편광층(68)에 영향을 주는 경우, 광의 편광축은 상부 편광층(68)의 편광축으로부터 대략 90도만큼 오프셋될 수 있다.
전술한 바와 같이, 편광 필터는 필터의 편광 축으로부터 오프셋된 편광축을 갖는 광의 통과를 차단한다. 따라서, 광이 상부 편광층(68)의 편광축에 대해 90도 만큼 편광되므로, 실질적으로 어떠한 광도 상부 편광층(68)을 통과하지 않는다. 결과적으로, 액정 분자들(90)의 기본 배향은 실질적으로 LCD(32)를 통과하는 광의 통과를 금지시킨다.
도 5에 예시된 바와 같이, 액정 분자들(90)은 LCD(32)를 통과하는 광의 통과를 용이하게 하도록 배향될 수 있다. 구체적으로, 구동 전압이 픽셀 전극(88)에 인가되는 경우, 픽셀 전극들(86)과 공통 전극(88) 사이에 전계가 형성된다. 전술된 바와 같이, 배향이 기본 배향에 대해 변경하도록 전계(여기서 참조 라벨 E로써 지칭됨)가 액정층(76) 내의 액정 분자들(90)의 배향을 제어함으로써, 광원으로부터 전송되는 광의 적어도 일부가 LCD(32)를 통해 투과되도록 한다. 따라서, 전계 E를 조정함으로써, 광원에 의해 제공되고 LCD(32)를 통과하여 투과된 광이 제어될 수 있다. 이러한 방식으로, 데이터 라인들(60) 및 주사선들(62)을 따라 송신되는 이미지 데이터는 LCD(32)를 보고 있는 사용자에 의해 이미지로서 인지될 수 있다.
이러한 구성에서, LCD(32)는 전계 E가 활성화될 때 광 통과를 용이하게 하고 전계 E가 비활성화될 때 광 통과를 금지할 수 있다. 이해되는 바와 같이, 편광층들(68 및 70)의 대안적인 배향들, 및 액정 분자들(136)의 대안적인 구성들이 추가적인 실시예들에서 이용될 수 있다. 또한, 전계 E는 특정 구성들에서, 액정 분자들(90)이 임의의 축, 예를 들어, x-축 및/또는 y-축 주위로 회전하도록 할 수 있다.
특정 실시예들에서, 분할 공통 전극들이 픽셀들의 다양한 구성들에 대해 제공될 수 있는데, 예를 들어, 픽셀들의 다수의 라인들(예를 들어, 행들)은 공통 전극을 공유할 수 있다. 이러한 일 실시예는 제1 공통 전극에 접속된 홀수 라인들의 그룹 및 제2 공통 전극에 접속된 짝수 라인들의 그룹을 포함할 수 있기 때문에, 공통 전압(또한 "분할 Vcom"으로 지칭됨)들에 접속된 2개의 공통 전극들이 존재한다. 도 6은, 홀수 라인들(예를 들어, 라인들 1, 3, 5 등)이 공통 전극(94)에 결합되고, 짝수 라인들이 공통 전극(96)에 접속되는, M-개의 라인들을 갖는 LCD 어레이(92)의 실시예의 개략도를 도시한다. 높은 공통 전압(VCOMH) 및 낮은 공통 전압(VCOML)에 결합되는 각각의 공통 전극(94 및 96)이 도시된다. 전술된 바와 같이, IPS 패널에서, 공통 전극들(94 및 96)은 동일 면에, 예를 들어, 동일한 유리면 내에 또는 동일한 유리면 상에 위치될 수 있다.
이러한 실시예에서, 전체 어레이(92)의 프레임 반전은 프레임 반전의 라인별 수정으로 인한 시각적 결함들을 도입할 수 있다. 예를 들어, 통상적인 프레임 반전은 프레임 당 한번 2개의 공통 전극들의 극성을 스위칭한다. 어레이(92)의 라인들(및 픽셀들)은 프레임의 지속기간 동안 하나의 전위를 유지한다. 어레이의 통상적인 리프레시, 예를 들어, 60Hz (16.7ms)에 대해, 화살표(98)로 표시된 바와 같이, 어레이의 라인들이 라인 1로부터 라인 M까지 주사(수정)됨에 따라, 프레임 반전은 2개의 공통 전극들을 하나의 극성에서 유지한다. 그러나, 이러한 프레임 리프레시는, 스캐닝이 리프레시동안 어레이(92)의 최상부 라인들로부터 어레이(92)의 최하부 라인들까지 이동함에 따라, 가시적인 밝기 변화율(gradient) 또는 다른 시각적 결함들을 초래할 수 있다. 이러한 변화율은 휘도 저하로 지칭된다.
도 7a 및 7b는 본 발명의 실시예에 따라 어레이(92)에 인가되는 스태거 2-라인 반전을 도시한다. 도 7a 및 7b에 기술되는 스태거 2-라인 반전, 및 기술된 1-라인 반전 및 N-라인 반전은 LCD 패널의 드라이버 회로들을 재프로그래밍 및/또는 재구성함으로써 구현될 수 있다. 따라서, 이러한 기술들은 하드웨어 컴포넌트들을 재설계하거나 또는 추가하지 않고 LCD 패널에 적용될 수 있다. 다른 실시예들에서, 여기서 논의된 스태거 반전의 구현은 LCD 패널 드라이버들의 추가적인 또는 수정된 하드웨어에 의해 완전히 또는 부분적으로 지원될 수 있다. 일부 실시예들은 하기에 논의되는 반전 기술들을 구현하기 위해 실제 머신-판독가능한 매체 상에 저장되는 명령들(예를 들어, 코드)을 포함할 수 있다.
이하 설명하는 바와 같이, 2-라인 반전은 각각의 극성 스위치에 대해 2개 라인들을 수정(redraw)하는데, 예를 들어, 하나의 짝수 라인 및 하나의 홀수 라인이 동일한 극성으로 스위칭되어, 전술된 프레임 반전으로서 프레임별 대신 단일 프레임 내의 매 2개 라인들마다 스위칭된다. 따라서, 분할 공통 전극 어레이(92)의 2-라인 반전 동안, 공통 전극들의 극성은 라인 수의 1/2에 리프레시 레이트를 승산한 것과 동일한 레이트로 스위칭된다. 예를 들어, 320 라인 어레이 및 60Hz의 리프레시 레이트에 대해, 전술된 프레임 리프레시는 매 프레임마다, 예를 들어, 60Hz 리프레시에 대해 매 16.7 ms마다, 공통 전극들의 극성을 스위칭한다. 그러나, 2-라인 반전에 대해, 60Hz 리프레시 레이트를 유지하기 위해, 극성은 단일 프레임 동안 2-라인 반전의 각각의 "2-라인" 쌍에 대해 스위칭된다. 따라서, 160개의 2-라인 쌍들(본 예의 320 라인 어레이의 절반)에 대해, 공통 전극들의 극성은 전체 어레이(92)가 60Hz에서 리프레시됨을 보장하기 위해 하나의 프레임 내에서 60(리프레시 레이트) 곱하기 160(라인들의 수의 절반)과 동일한 수로 스위칭된다. 위의 예는 임의의 개수의 라인들을 가지며, 임의의 리프레시 레이트에서 동작하는 어레이에 적용될 수 있다.
도 7a 및 7b는 어레이(92)의 리프레시의 2개 프레임들의 극성을 도시하는데, 도 7a는 어레이(92)의 제1 프레임에 대한 라인들의 극성을 도시하고, 도 7b는 제2 프레임의 라인들의 극성을 도시한다. 전술된 바와 같이, 그리고 도 7a 및 7b에 도시된 바와 같이, 홀수 라인들은 홀수 라인 공통 전극(94)에 결합되고, 짝수 라인들은 짝수 라인 공통 전극(96)에 결합된다.
제1 프레임 동안, 어레이(92)의 각각의 2-라인 쌍의 각각의 라인은 동일한 극성을 가질 수 있다. 따라서, 도 7a에 도시된 바와 같이, 라인들(1 및 2)은 양의 극성을 가질 수 있고, 라인들(3 및 4)은 음의 극성을 가질 수 있다. 리프레시 동안, 화살표들(100 내지 106)에 의해 표시된 바와 같이, 각각의 2-라인 쌍이 스위칭(수정)될 때까지, 극성이 각각의 2-라인 쌍에 대해 스위칭 되어, 전체 어레이(92)를 스캐닝한다. 예를 들어, 도 7b에 도시된 바와 같이, 제1의 2-라인 반전(100)은 양의 극성으로부터 음의 극성으로 라인들(1 및 2)의 스위칭을 초래할 수 있다. 제1의 2-라인 반전 이후, 2-라인 쌍, 예를 들어, 라인들(3 및 4)은 음의 극성으로부터 양의 극성으로 스위칭될 수 있다. 이러한 방식으로, 각각의 2-라인 쌍의 극성은 전체 어레이가 반전(리프레시)될 때까지 어레이(92) 아래쪽으로 반전된다.
이해되는 바와 같이, 60Hz 리프레시를 위한 각각의 2-라인 쌍에 대한 극성을 스위칭 하기 위해 공통 전압들의 스위칭 주파수를 증가시키는 것은, 각각의 프레임에 대해 극성이 한번 스위칭 되는 프레임 리프레시에 비해, 어레이(92)의 전력 소모를 증가시킬 수 있다. 도 8a 및 8b는 본 발명의 실시예에 따른 하이 임피던스 전력 감소 기술을 이용하는 스태거 2-라인 반전의 신호도를 도시한다. 하기에 추가로 논의될 바와 같이, 전술된 각각의 2-라인 반전의 오프셋 라인에 대한 공통 전극은 제3 상태, 즉, 하이 임피던스(Hi-Z) 상태로 스위칭되어, 공통 전극 및 오프셋 라인에 대응하는 드라이버로부터의 전류 인출을 감소 또는 제거함으로써, 2-라인 반전의 전체 전력 인출을 감소시킬 수 있다. 이러한 전력 감소는 증가한 스위칭 주파수로부터 야기되는 전력 증가를 보상할 수 있다. 따라서, 2-라인 반전 동안, 공통 전극들(94 및 96)은 낮은 공통 전압, 높은 공통 전압 및 하이 임피던스 상태 사이에서 스위칭할 수 있다.
도 8a 및 8b는 다음 신호들을 도시한다: 게이트 선택 신호,(적색(R), 녹색(G) 및 청색(B) 데이터 신호들에 대한) 디멀티플렉스 제어 신호, (데이터 라인들에 대한) 소스 증폭기 전압 신호, 공통(로직) 아날로그 전압, 데이터 라인 R, 데이터 라인 G, 데이터 라인 B, 짝수 라인들에 대한 공통 전극 전압 신호(Common Even) 및 홀수 라인들에 대한 공통 전극 전압 신호(Common Odd). 도 8a 및 8b는 "최악의 경우"에 대한 이미지의 리프레시 동안 제1 프레임 및 제2 프레임을 각각 도시하며, 여기서, 도 8a 및 8b에 도시된 신호들의 W 및 Bl 부분들에 의해 표시된 바와 같이, 이미지는 가장 큰 전력 소모를 초래하는 화이트(W) 라인들 및 블랙(Bl) 라인들의 교번하는 쌍들을 갖는 중간 그레이(mid gray) 이미지이다. 도 8a 및 8b는 게이트들 Gn-2, Gn-1 , Gn, Gn+1 , Gn+2, 및 Gn+3에 제공되는 "하이(high)" 게이트 선택 신호에 의해 표시된 바와 같이 각각의 라인이 활성인, 라인들(n-2 내지 n+3)의 반전에 대한 신호들의 부분들을 도시한다.
도 8a 및 8b에 강조된 제1의 2-라인 쌍 반전(110) 및 제2의 2-라인 쌍 반전(112)이 논의될 것이다. 라인(n-2)(짝수 W 라인)에서 시작하여, 게이트 선택 신호는 해당 라인에 결합된 트랜지스터들을 도통하기 위해 하이로 제공된다. 짝수 라인들의 공통 전극은, 공통 전극과 데이터 라인 사이의 최대 전압 차가 존재하도록, 낮은 공통 전압(VCOML에서 Common Even에 의해 도시됨)으로 구동될 수 있다(전체 광이 통과하여 지나가도록 허용하는 라인의 픽셀들을 초래함). RGB 데이터 라인들(데이터 라인 R, 데이터 라인 G, 데이터 라인 B)은 화이트 픽셀을 제공하기 위해 적절한 전압들로 스위칭된다. RGB 데이터 라인들의 각각의 스위치는 Common Even 신호에서 도시된 신호 피크들(114)에 의해 반사된다.
오프셋 라인, 예를 들어, 2-라인 반전의 홀수 라인의 전류 인출을 감소시키기 위해, 홀수 라인들의 공통 전극은 하이 임피던스(Hi-Z) 상태로 스위칭되어, 홀수 라인들의 공통 전극 드라이버에 의한 임의의 전류 인출을 감소 또는 제거할 수 있다. 도 8a에 도시된 바와 같이, 홀수 라인들의 공통 전극 신호(Common Odd)는, 하이 임피던스가 홀수 라인의 공통 전극 드라이버에 의해 최소의 전류 인출을 초래하거나 어떠한 전류 인출도 초래하지 않음에 따라, RGB 데이터 라인들의 스위칭 동안 어떠한 피크들 또는 골(trough)들도 포함하지 않는다. 따라서, 도 8a는 Common Odd 신호의 대응하는 부분을 점선 부분 Hi-Z으로서 도시한다.
2-라인 반전(110)의 제2 라인(라인 (n-1))으로 돌아가면, 2-라인 반전의 제2 라인, 예를 들어, 홀수 라인은 블랙(Bl)으로 수정된다. 공통(로직) 전압은, 그것이 2-라인 반전 내의 매 2-라인들마다 스위칭함에 따라, 로우(low)로 유지된다. 홀수 라인들의 공통 전극은, Common Odd 신호로 도시된 바와 같이, 낮은 공통 전압(VCOML)으로 구동되어, 하이 임피던스(Hi-Z) 상태로부터 스위칭된다. 2-라인 반전 스위치의 짝수 라인이 "유휴"이고 이미 수정되었으므로, 짝수 라인들의 공통 전극은, Common Even 신호의 점선의 Hi-Z 부분으로서 도시된 바와 같이, 하이 임피던스(Hi-Z) 상태로 스위칭된다. 다시, RGB 데이터 라인들의 각각의 스위칭은 Common Odd 신호 내의 골들(116)에 의해 도시된 바와 같이, 현재 인출된 홀수 라인 상의 전류 인출을 초래한다. 반면, 짝수 라인들의 공통 전극의 하이 임피던스 상태는 RGB 데이터 라인들과 짝수 라인들의 공통 전극 사이의 전압차로부터 야기될 수 있는 임의의 전류 인출을 감소시키거나 제거한다.
이제 다음 2-라인 반전(112)으로 가면, 공통(로직) 전압 신호는 낮은 전압에서 높은 전압으로 스위칭된다. 라인 n은 블랙(B) 짝수 라인이고, 게이트 선택 신호의 Gn 부분에 의해 도시된 바와 같이 게이트 선택 전압을 하이로 구동함으로써 활성화된다. 짝수 라인들의 공통 전극은 Common Even 신호에 의해 도시된 바와 같이 높은 공통 전압(VCOMH)으로 스위칭되어, 블랙(Bl) 라인을 달성하기 위한 전압 차를 최소화시킨다. 2-라인 반전의 오프셋 또는 "유휴" 라인에 대해, 홀수 라인들의 공통 전극은 Common Odd 신호의 점선 Hi-Z 부분에 의해 표시된 바와 같이, 하이 임피던스(Hi-Z) 상태로 스위칭된다.
2-라인 반전(112)의 제2 라인(n+1)은 화이트(W) 홀수 라인이다. 화이트 픽셀들을 생성하기 위해, 홀수 라인의 공통 전극은, Common Odd 신호에 의해 표시된 바와 같이, 높은 공통 전압으로 스위칭되어, 전압 차를 초래한다. 반면, 짝수 라인의 공통 전극은 하이 임피던스(Hi-Z) 상태로 스위칭된다. 다시, 이러한 하이 임피던스 상태는 데이터 라인들로부터 짝수 라인의 공통 전극 드라이버에 의한 임의의 전류 인출을 최소화하거나 감소시킨다. 이러한 방식으로, 각각의 오프셋 라인의 전극을 2-라인 반전 동안 낮은 공통 전압과 높은 공통 전압 사이에서 하이 임피던스(Hi-Z) 상태로 스위칭함으로써, 2-라인 반전의 오프셋 라인에 대한 드라이버가 어떠한 전류도 인출하지 않아서, 2-라인 반전의 전체 전력 사용을 감소시킬 수 있다.
다음 프레임은 도 8b에 도시되며, 도 8a에서 이전에 기술되고 예시된 라인들에 대한 극성의 스위칭을 도시한다. 도 8b에서 알 수 있는 바와 같이, 다음 프레임은 짝수 라인들의 공통 전극 및 홀수 라인들의 공통 전극에 대해, 제1 프레임과는 반전된 극성을 사용하는, 동일한 스위칭 기술들을 포함한다. 따라서, Common Even 및 Common Odd 신호들 모두 높은 공통 전압, 낮은 공통 전압, 및 하이 임피던스(Hi-Z) 상태 사이에서 교번한다.
일부 실시예들에서, 또 다른 반전 기술은, 도 9a 및 9b에 도시된 신호도들에서 도시된 바와 같이, 1-라인 스태거 반전을 포함할 수 있다. 1-라인 스태거 반전은 프레임 반전보다 비교적 더 작은 전력을 사용할 수 있지만, 2-라인 스태거 반전에 비해 휘도 저하를 감소시키기에는 덜 적합할 수 있다.
도 9a 및 9b는 전술된 분할 공통 전극 LCD 어레이(92)에 대한 1-라인 스태거 반전의 제1 및 제2 프레임 각각에 대한 신호도들을 도시한다. 다시, 도 9a 및 9b는 "최악의 경우"를 도시하며, 여기서 이미지는 스태거 1-라인 반전에 대한 가장 큰 전력 소모를 초래하는 화이트(W) 라인들을 갖는 화이트 이미지이다. 도 9a 및 9b는 다음 신호들을 도시한다: 게이트 선택 신호, (적색(R), 녹색 (G), 및 청색 (B) 데이터 신호들에 대한) 디멀티플렉스 제어 신호, (데이터 라인들에 대한) 소스 증폭기 전압 신호, 공통(로직) 아날로그 전압, 데이터 라인 R, 데이터 라인 G, 데이터 라인 B, 짝수 라인들에 대한 공통 전극 전압 신호(Common Even) 및 홀수 라인들에 대한 공통 전극 전압 신호(Common Odd).
도 9a 및 9b에 도시된 바와 같이, 공통(로직) 전압은, 각각의 라인이 프레임 동안 반전됨에 따라, 매 1라인마다 스위칭한다. 낮은 공통 전압, 하이 임피던스, 및 높은 공통 전압 사이의 (Common Odd 및 Common Even 신호들에 대응하는) 각각의 공통 전극 스위칭 대신, 각각의 공통 전극은, 스태거 1-라인 반전 동안 대응하는 오프셋 또는 "유휴" 라인이 존재하지 않으므로, 높은 또는 낮은 공통 전압 및 하이 임피던스 사이에서만 스위칭한다. 예를 들어, 도 9a에 도시된 바와 같이, 짝수 라인 공통 전극(Common Even 신호)은 1-라인 반전들(120 및 122)에 대해 낮은 공통 전압과 하이 임피던스 상태 사이에서 스위칭한다. 홀수 라인 공통 전극(Common Odd 신호)은 높은 공통 전압과 하이 임피던스 상태 사이에서 스위칭한다. 위에서 주지된 바와 같이, 공통(로직) 전압은 각 라인에 대해 스위칭하고, 따라서, 각각의 공통 전극(Common Even 또는 Common Odd)은 (RGB 데이터 라인들과 결합하여) 해당 라인에 대한 화이트(W) 픽셀들을 달성하기 위해 오직 높은 공통 전압 또는 낮은 공통 전압에 대응하도록 구동된다. 홀수 라인들의 반전 동안 짝수 라인들의 공통 전극을 하이 임피던스 상태로 스위칭함으로써, 짝수 라인들의 공통 전극 드라이버에 의한 임의의 전류 인출이 전술된 바와 같이 감소되거나 제거될 수 있다. 유사하게, 짝수 라인들의 반전 동안 홀수 라인들의 공통 전극을 하이 임피던스 상태로 스위칭함으로써, 홀수 라인들의 공통 전극 드라이버에 의한 임의의 전류 인출은 감소되거나 제거될 수 있다.
도 9b는 1-라인 반전 동안 다음 프레임을 도시한다. 도 9b에서 알 수 있는 바와 같이, 짝수 라인들의 공통 전극(Common Even)은 (제1 프레임에서와는 반대 극성의 라인들을 달성하기 위한) 높은 공통 전압과 하이 임피던스(Hi-Z) 상태 사이에서 스위칭한다. 유사하게, 홀수 라인들의 공통 전극(Common Odd)은 (제1 프레임에서와는 반대 극성의 라인들을 달성하기 위한) 낮은 공통 전압과 하이 임피던스(Hi-Z) 상태 사이에서 스위칭한다.
도 10은 전술된 1-라인 반전 또는 2-라인 반전 동안, 또는 하기에 기술되는 스태거 N-라인 반전 동안, 하이 임피던스 전력 감소를 구현할 수 있는 드라이버 회로(130)의 실시예를 도시한다. 하기에 더욱 상세하게 기술되는 바와 같이, 하이 임피던스 전력 감소는 드라이버를 제3의 하이 임피던스 상태로 스위칭하도록 드라이버 회로(130)의 다양한 스위치들의 동작을 재프로그래밍 및/또는 재구성함으로써 이러한 실시예에서 구현될 수 있다. 다른 실시예들에서, 예를 들어, 디바이스의 프로그래밍 또는 구성을 통해 하이 임피던스 상태를 인에이블할 수 있는 임의의 스위칭 디바이스가 사용될 수 있다. 일부 실시예들은 하기에 논의되는 스위칭을 구현하기 위해 실제 머신 판독가능한 매체 상에 저장되는 명령들(예를 들어, 코드)을 포함할 수 있다.
도 10에 도시된 바와 같이, 드라이버 회로(130)는 짝수 라인들의 공통 전극에 대한 드라이버 회로(132) 및 홀수 라인들의 공통 전극에 대한 드라이버 회로(134)를 포함한다. 홀수 라인들의 공통 전극 드라이버(134)는 홀수 라인들의 픽셀들에 대한 (스위칭) 트랜지스터들(138)을 구동하기 위한 홀수 라인 게이트 드라이버들(136)을 포함할 수 있다. 유사하게, 짝수 라인들의 공통 전극 드라이버(132)는 짝수 라인들의 픽셀들에 대한 (스위칭) 트랜지스터들(142)을 구동하기 위한 짝수 라인 게이트 드라이버(140)를 포함할 수 있다. 각각의 게이트 드라이버(140 및 136)는 높은 게이트 전압(VGH) 및 낮은 게이트 전압(LGH)에 결합될 수 있다. RGB 데이터 신호는 (도 8 및 9의 신호도들에서 전술된 바와 같이) 데이터 라인으로부터의 출력을 개별 RGB 데이터 라인들(144)로 디멀티플렉스하는 디멀티플렉서(142)에 의해 제공된다.
공통 전극들에 대해 전술된 스위칭을 제공하기 위해, 공통 전극 드라이버들(132 및 134)은 낮은 공통 전압(VCOML) 및 높은 공통 전압(VCOMH)으로 스위칭가능하게 결합될 수 있다. 도 10에 도시된 바와 같이, 짝수 라인들에 대한 드라이버(132)는 라인들(146) 및 스위치들(148)을 통해 VCOML 및 VCOMH에 결합된다. 유사하게, 홀수 라인들에 대한 드라이버(134)는 라인들(150) 및 스위치들(152)을 통해 VCOML 및 VCOMH에 결합될 수 있다. 따라서, 짝수 라인들의 공통 전극에 대해 VCOML와 VCOMH 사이에서 스위칭하기 위해, 스위치들(148)은 VCOML와 VCOMH 사이에서 스위칭될 수 있다. 홀수 라인 공통 전극에 대해 VCOML와 VCOMH 사이에서 스위칭하기 위해, 스위치들(152)은 VCOML와 VCOMH 사이에서 스위칭될 수 있다. 실시예에서, 스위치들(148 및 152)은 NMOS 트랜지스터들, PMOS 트랜지스터들, 또는 이들의 임의의 조합들일 수 있다.
전술된 바와 같이, 또한 도 10에 도시된 바와 같이, 짝수 라인들의 반전 동안의 전력 소모는 홀수 라인들의 공통 전극 드라이버(134)를 하이 임피던스 상태로 스위칭함으로써 감소될 수 있다. 도 10에 도시된 구성은 도 8a에 도시된 2-라인 반전(112)의 블랙(B) 라인에 대응한다. 하이 임피던스 상태를 달성하기 위해, 홀수 라인들의 공통 전극들을 낮은 공통 전압 및 높은 공통 전압에 결합시키는 스위치들(152)은 도 10에 도시된 바와 같이 제3 상태로 스위칭될 수 있다. 스위치들(152)은 제3 상태로 스위칭되어, 스위치들이 낮은 공통 전압 또는 높은 공통 전압에 접속되지 않는다(어떠한 전압원에도 결합되지 않기 때문에, 드라이버(134)를 "플로팅"시키는 것으로 지칭됨). 이러한 방식으로, 홀수 라인들의 공통 전극 드라이버(134)의 하이 임피던스는 커패시터(C10) 양단에 어떠한 전류 흐름도 초래하지 않아서, 드라이버(134)의 전류 인출을 감소시키거나 제거한다. 짝수 라인들에 대한 공통 전극 드라이버(132)는 스위치들(148)을 통해 낮은 공통 전압(VCOML)에 결합되어, 짝수 라인들의 공통 전극을 VCOML로 구동한다. 데이터 라인과 공통 전극 라인들(146) 사이의 차동 전압(Vd)은 커패시터(C12) 양단 간의 전류 흐름을 초래한다.
도 11은 전술된 2-라인 반전(112) 중 홀수 라인의 반전 동안 드라이버 회로(130)의 도면을 도시한다. 도 11은 도 9a에 도시된 스태거 2-라인 반전(112)에 도시된 블랙(B) 라인에 대응한다. 도시된 바와 같이, 도 11에서, 홀수 라인들에 대한 드라이버 회로(134)는 스위치들(152)을 통해 VCOML에 결합되어, 홀수 라인들의 공통 전극을 VCOML로 구동한다. 반면, 짝수 라인들의 공통 전극 드라이버(132)의 스위치들(148)은 제3 상태로 스위칭되어, 짝수 라인들의 공통 전극 드라이버(132)를 낮은 공통 전압 및 높은 공통 전압으로부터 접속해제시킨다(즉, 짝수 라인들의 공통 전극 드라이버(132)를 플로팅시킨다). 따라서, 짝수 라인들의 공통 전극 드라이버는 하이 임피던스(Hi-Z) 상태로 스위칭된다. 짝수 라인들의 드라이버(134)에 대한 공통 전극 라인들(150)과 데이터 라인 사이의 전압 차(Vd)는 커패시터(C10)를 통과하는 전류 흐름을 초래한다. 반면, 짝수 라인들의 드라이버(132)에 대한 공통 전극 라인들(146)은 하이 임피던스 상태로 세팅되어, 커패시터(C12) 양단 간에 어떠한 전류 인출도 초래하지 않는다.
다른 실시예들에서, LCD(32)의 픽셀 어레이의 라인들에 결합되는, 임의의 개수(N)의 논리적으로 상이한 공통 전극들이 존재할 수 있다. 도 12는 본 발명의 또 다른 실시예에 따라 N=4개의 공통 전극들을 갖는, M개의 라인들을 갖는 픽셀 어레이(160)의 개략도이다. 도 12에 도시된 바와 같이, N=4개의 공통 전극들(162, 164, 166 및 168)이 존재한다. 각각의 공통 전극은 M/N 개의 라인들에 결합될 수 있다. 예를 들어, M=320 개의 라인들 및 N=4 개의 공통 전극들을 갖는 픽셀 어레이에 대해, 각각의 공통 전극은 320/4 (M/N) = 80 개 라인들에 결합될 수 있다. 이러한 실시예에서, 각각의 공통 전극은 매 4번째 라인에 결합된다. 따라서, 도 12에 도시된 바와 같이, 공통 전극(162)은 라인들(1, 5 등)에 결합된다. 공통 전극(164)은 라인들(2, 6 등)에 결합되고, 공통 전극(166)은 라인들(3, 7 등)에 결합되는 등의 식이다. N의 증가(논리적으로 분할된 공통 전극들의 증가)는 전술된 반전 기술들 동안 전력 소모를 감소시키면서, 동시에 휘도 저하와 같은 시각적 결함을 더욱 효과적으로 감소시킬 수 있다.
도 13은 본 발명의 또 다른 실시예에 따른 스태거 N-라인 반전의 신호도이다. 도 12에서 위에서 예시된 바와 같은 N개의 논리적으로 분할된 전극들을 갖는 실시예에서, 스태거 반전은 N개의 라인들에 의해 분할될 수 있다. 따라서, 공통(로직) 전압은 N-라인 주파수를 이용하여 스위칭한다. 예를 들어, 도 8에서 전술된 실시예는 리프레시 동안 매 2개(N=2) 라인들마다 공통(로직) 전압이 스위칭되어, 스위칭 주파수가 리프레시 레이트 배수 M/2 (M/N)와 동일한, 2-라인 스태거 반전을 도시한다. 도 13에서 도시된 바와 같이, 임의의 주어진 N개의 공통 전극들에 대해, 공통(로직) 전압은 리프레시 배수(M/N)와 동일한 주파수에서 스위칭된다. 이해되는 바와 같이, 스태거 N-라인 반전 동안 각각의 "유휴" 라인에 대해, 대응하는 N개의 공통 전극들 및 드라이버들이 하이 임피던스(Hi-Z) 상태로 스위칭될 수 있다. 예를 들어, 도 13에 도시된 바와 같이, 제1 공통 전극에 결합된 라인들의 반전 동안, 제1 공통 전극(Common 1 신호)은 낮은 공통 전압으로 스위칭될 수 있는 반면, 제2 공통 전극(Common 2 신호)은, 제2 공통 전극에 결합된 해당 라인들이 제1 공통 전극에 결합된 라인들의 반전 동안 "유휴"임에 따라, 하이 임피던스(Hi-Z) 상태로 스위칭될 수 있다. 또한, (Common N에 의해 도시된 공통 전극 N까지의) 추가적인 공통 전극들이, 공통 N 신호에 의해 도시된 바와 같이, 하이 임피던스(Hi-Z)로 스위칭될 수 있다.
N개의 논리적으로 분할된 공통 전극들을 갖는 다른 실시예들에서, 어레이의 라인들은 L개 라인들의 그룹에 의해 분할 공통 전극에 결합될 수 있다. 도 14는 본 발명의 또 다른 실시예에 따라 M 개의 라인들, N=2개의 분할 공통전극들 및 L=4개의 라인들의 그룹들을 갖는 픽셀 어레이(170)의 개략도이다. 도 14에 도시된 바와 같이, N=2개의 공통 전극들 사이에 분할된 M/L (M/4)개의 그룹들(172, 174, 176, 178, 180, 182 등)이 존재한다. 예를 들어, 제1 그룹은 2개의 공통 전극들(172 및 174) 사이에 분할된 라인들(1, 2, 3 및 4)을 포함할 수 있다. 제2 그룹은 2개의 공통 전극들 (176 및 178) 사이에 분할된 라인들(5, 6, 7, 및 8)을 포함할 수 있고, 제3 그룹은 2개의 공통 전극들(180 및 182) 사이에 분할된 라인들(9, 10, 11 및 12)을 포함할 수 있는 등의 식이다. 이러한 실시예에서, 분할 공통 전극은 (화살표(184)에 의해 표시된) 디스플레이 스캔의 방향으로 그룹화될 수 있다. 디스플레이 스캐닝이 완료되면, 스캐닝된 라인은 전력 소모를 감소시키기 위해 전술된 바와 같이 하이 임피던스(Hi-Z) 상태로 유지될 수 있다. 따라서, 스캔동안 그룹이 "통과"되면, 그룹에 대한 공통 전극 드라이버는 하이 임피던스(Hi-Z) 상태로 스위칭될 수 있다. 이러한 실시예는 어레이와 드라이버들 사이에서 L 곱하기 라우팅 와이어들의 수 2 (Lx2)를 사용할 수 있다. 그룹들의 수(즉, 그룹 내 라인들의 수 L)는 라우팅 와이어들의 수와 원하는 전력 소모 사이에서 바람직한 균형을 달성하도록 선택될 수 있다.
또 다른 실시예들에서, 어레이의 각각의 라인이 개별 전극에 결합될 수 있고, 따라서, 그룹들의 수는 픽셀 어레이의 라인들의 수와 동일하다. 도 15는 L=1, M 개의 그룹들, 및 N=2개의 논리적으로 분할된 전극들을 갖는 픽셀 어레이(180)의 실시예를 도시한다. 도 15에 도시된 각각의 라인은 공통 전극에 결합될 수 있다. 따라서, 라인 1(예를 들어, L=1 개의 라인들을 갖는 제1 그룹)은 공통 전극(182)에 결합되고, 라인 2(예를 들어, 1개 라인을 갖는 제2 그룹)는 공통 전극(184)에 결합되고, 라인 3(예를 들어, 제3 그룹)은 공통 전극(186)에 결합되는 등의 식이다.
도 16은 본 발명의 또 다른 실시예에 따라 도 15에 전술된 픽셀 어레이(180)에 대한 드라이버 회로(190)의 회로도를 도시한다. 도 15에 도시된 바와 같이, 드라이버 회로(190)는 스위치들(194 및 196)을 통해 낮은 공통 전압(VCOML) 및 높은 공통 전압(VCOMH)에 스위칭가능하게 결합되는 공통 전극 드라이버(192)를 포함할 수 있다. 전술된 바와 같이, 이들 스위치들은 스위치들을 VCOML 및 VCOMH로부터 접속해제시켜서 드라이버를 플로팅시킴으로써 공통 전극의 하이 임피던스 상태로의 스위칭을 인에이블시킨다. 추가로, 일부 실시예들에서, 드라이버 회로(190)는 CMOS 버퍼들(198 및 200)을 포함할 수 있다. CMOS 버퍼들(198 및 200)은 각각 VCOML 및 VCOMH에 결합되는 드라이버의 하이 레일 및 로우 레일 사이에서 스위칭할 수 있다. 추가적으로, CMOS 버퍼(200)는 하이 임피던스 상태를 포함할 수 있고, 따라서, 하이 임피던스 상태로의 스위칭은 커패시터(Cb) 양단 간의 어떠한 전류 인출도 초래하지 않고, 추가 버퍼들(198 및 200)의 전력 소모를 감소시킨다. 예를 들어, 도 16에 도시된 바와 같이, CMOS 버퍼(200)는 드라이버에 결합된 라인의 "유휴" 동안 하이 임피던스 상태로 스위칭될 수 있다.
전술된 기술들 중 임의의 기술 또는 모두가 다른 전력 절감 기술들, 예를 들어, 전하 리사이클링과 결합될 수 있다는 점이 이해되어야 한다. 또한, 라인 반전 또는 분할 공통 전극 실시예들 중 임의의 실시예가 임의의 조합으로 선택되어, 시각적 결함의 감소와 전력 소모 감소 사이의 바람직한 절충안을 제공할 수 있다. 추가적으로, 전술된 반전 기술들, 전극 구성들 및 하이 임피던스 전력 감소는 IPS, FFS, TN, VA 등과 같은 임의의 적절한 LCD 패널 타입으로 구현될 수 있다.
전술된 특정 실시예들은 예시로서 도시되었으며, 이들 실시예들이 다양한 수정들 및 대안적인 형태들을 허용할 수 있다는 점이 이해되어야 한다. 또한, 청구항들이 개시된 특정 형태들에 제한되도록 의도되는 것이 아니라, 오히려 본 개시물의 사상 및 범위 내에 드는 모든 수정들, 등가물들 및 대안물들을 커버하도록 의도된다는 점이 추가로 이해되어야 한다.

Claims (23)

  1. 프레임 리프레시(frame refresh) 동안에 LCD 패널의 각각의 연속하는 2-라인 쌍의 극성을 반전시키는 단계
    를 포함하고,
    상기 반전시키는 단계는,
    LCD 패널의 2-라인 쌍의 제1 라인을 제1 공통 전압으로 구동하는 단계;
    상기 구동 중에 상기 2-라인 쌍의 제2 라인을 하이 임피던스 상태로 스위칭하는 단계;
    상기 2-라인 쌍의 제2 라인을 제2 공통 전압으로 구동하는 단계; 및
    상기 2-라인 쌍의 제1 라인을 하이 임피던스 상태로 스위칭하는 단계
    를 포함하고,
    모든 연속하는 2-라인 쌍의 극성을 반전시키는 것은 상기 LCD 패널의 라인들의 전체 수의 1/2을 상기 프레임 리프레시의 리프레시 레이트로 곱한 것과 동일한 레이트로 상기 LCD 패널의 복수의 공통 전극들의 각각을 스위칭하는 것을 포함하는 방법.
  2. 제1항에 있어서,
    상기 제1 공통 전압은 상기 제2 공통 전압과 실질적으로 동일한 방법.
  3. 제1항에 있어서,
    상기 제1 공통 전압은 상기 제2 공통 전압보다 실질적으로 더 크거나 또는 더 작은 방법.
  4. 제1항에 있어서,
    상기 2-라인 쌍의 제2 라인을 하이 임피던스 상태로 스위칭하는 단계는 상기 제2 라인에 결합된 공통 전극을 상기 하이 임피던스 상태로 스위칭하는 단계를 포함하는 방법.
  5. 제4항에 있어서,
    상기 공통 전극을 상기 하이 임피던스 상태로 스위칭하는 단계는 상기 공통 전극 및 상기 전극을 구동하는 드라이버의 전류 인출을 감소시키거나 제거하는 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. LCD 패널로서,
    하나 이상의 공통 로직 전극들에 결합된 제1 전극 드라이버 - 상기 전극 드라이버는 프레임을 리프레시(refresh)하는데 있어서 상기 LCD 패널의 둘 이상의 인접한 라인들의 반전 동안에 하이 임피던스 상태로 스위칭하도록 구성됨 - ; 및
    상기 하나 이상의 로직 공통 전극들에 결합된 두 개의 인접한 라인들의 하나 이상의 그룹들 - 상기 하나 이상의 그룹들 각각의 라인들의 수는 상기 하나 이상의 그룹들의 수로 분할된 LCD 패널의 라인들의 전체 수를 포함하고, 각각의 그룹은 LCD 패널의 4개 라인들을 포함함 -
    을 포함하는 LCD 패널.
  14. 삭제
  15. 프레임 리프레시 동안에 LCD 패널의 극성을 스위칭하는 단계
    를 포함하며,
    상기 스위칭하는 단계는,
    상기 LCD 패널의 적어도 두 개의 인접한 라인들의 제1 그룹의 극성을 스위칭하는 단계 - 상기 라인들의 제1 그룹의 극성을 스위칭하는 단계는 상기 라인들의 제1 그룹에 결합된 둘 이상의 로직 공통 전극들을 제1 공통 전압으로 구동하는 단계를 포함함 - ; 및
    상기 라인들의 제1 그룹의 극성의 스위칭 동안에 상기 LCD 패널의 적어도 두 개의 인접한 라인들의 제2 그룹을 하이 임피던스 상태로 스위칭하는 단계
    를 포함하는 방법.
  16. 제15항에 있어서,
    상기 프레임 리프레시 동안에 상기 라인들의 제2 그룹의 극성을 스위칭하는 단계를 포함하는 방법.
  17. 제16항에 있어서,
    상기 라인들의 제2 그룹의 극성의 스위칭 동안에 상기 LCD 패널의 라인들의 제1 그룹을 하이 임피던스 상태로 스위칭하는 단계를 포함하는 방법.
  18. LCD 패널을 동작시키는 방법으로서,
    프레임 리프레시 동안에 드라이버 회로의 제1 공통 전극 드라이버를 제1 공통 전압으로 스위칭하는 단계 - 상기 제1 공통 전극 드라이버는 상기 LCD 패널의 제1의 둘 이상의 인접한 라인들에 결합됨 - ; 및
    프레임 리프레시 동안에 드라이버 회로의 제2 공통 전극 드라이버를 플로팅하는 단계 - 상기 제2 공통 전극 드라이버는 상기 LCD 패널의 제2의 둘 이상의 인접한 라인들에 결합됨 -
    를 포함하는 방법.
  19. 제18항에 있어서,
    상기 제2 공통 전극 드라이버를 플로팅하는 단계는 상기 제1 공통 전압 및 제2 공통 전압으로부터 상기 제2 공통 전극 드라이버를 접속해제하는 단계를 포함하는 방법.
  20. 제19항에 있어서,
    상기 제2 공통 전극 드라이버를 접속해제하는 단계는 스위치가 상기 제1 공통 전압 및 상기 제2 공통 전압으로부터 전기적으로 접속해제되도록 상기 제2 공통 전극 드라이버에 결합된 스위치를 중간 상태로 스위칭하는 단계를 포함하는 방법.
  21. 삭제
  22. 삭제
  23. 삭제
KR1020117027589A 2009-04-20 2010-04-15 Ｌｃｄ 패널들에 대한 스태거 라인 반전 및 전력 감소 시스템 및 방법 KR101173827B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US17094409P 2009-04-20 2009-04-20
US61/170,944 2009-04-20
US12/704,349 2010-02-11
US12/704,349 US8717265B2 (en) 2009-04-20 2010-02-11 Staggered line inversion and power reduction system and method for LCD panels
PCT/US2010/031235 WO2010123753A1 (en) 2009-04-20 2010-04-15 Staggered line inversion and power reduction system and method for lcd panels

Publications (2)

Publication Number Publication Date
KR20110139317A KR20110139317A (ko) 2011-12-28
KR101173827B1 true KR101173827B1 (ko) 2012-08-16

Family

ID=42980668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117027589A KR101173827B1 (ko) 2009-04-20 2010-04-15 Ｌｃｄ 패널들에 대한 스태거 라인 반전 및 전력 감소 시스템 및 방법

Country Status (5)

Country Link
US (1) US8717265B2 (ko)
EP (1) EP2422337A1 (ko)
KR (1) KR101173827B1 (ko)
TW (1) TWI443634B (ko)
WO (1) WO2010123753A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9195331B2 (en) 2011-12-06 2015-11-24 Apple Inc. Common electrode connections in integrated touch screens
US9013384B2 (en) * 2012-06-08 2015-04-21 Apple Inc. Systems and methods for reducing or eliminating mura artifact using contrast enhanced imagery
US9170460B2 (en) * 2012-06-15 2015-10-27 Shenzhen China Star Optoelectronics Technology Co., Ltd. In-plane-switching mode liquid crystal panel, manufacturing process and display device thereof
JP2014167514A (ja) * 2013-02-28 2014-09-11 Japan Display Central Co Ltd 液晶表示装置及びその駆動方法
CN104517582B (zh) * 2015-01-12 2018-04-03 京东方科技集团股份有限公司 液晶显示装置的驱动方法和驱动装置以及液晶显示装置
US9830849B2 (en) 2015-02-09 2017-11-28 Apple Inc. Entry controlled inversion imbalance compensation
JP2019079025A (ja) * 2017-10-19 2019-05-23 シナプティクス インコーポレイテッド 表示装置、表示パネルにおける電圧制御方法及び表示ドライバ
CN109949763B (zh) * 2017-12-21 2022-03-15 咸阳彩虹光电科技有限公司 一种像素矩阵驱动方法及显示装置
CN109949764B (zh) * 2017-12-21 2022-06-14 咸阳彩虹光电科技有限公司 一种像素矩阵驱动方法及显示装置
CN109949766B (zh) * 2017-12-21 2022-03-11 咸阳彩虹光电科技有限公司 一种像素矩阵驱动方法及显示装置
CN109949765B (zh) * 2017-12-21 2022-09-16 咸阳彩虹光电科技有限公司 一种像素矩阵驱动方法及显示装置
CN109949762B (zh) * 2017-12-21 2022-06-14 咸阳彩虹光电科技有限公司 一种像素矩阵驱动方法及显示装置
KR102568250B1 (ko) 2018-10-08 2023-08-22 삼성디스플레이 주식회사 화소, 이를 구비한 표시 장치 및 그의 구동 방법
KR102568713B1 (ko) 2018-10-12 2023-08-22 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
TWI697709B (zh) * 2018-12-05 2020-07-01 友達光電股份有限公司 畫素陣列基板
US20200183532A1 (en) * 2018-12-05 2020-06-11 Au Optronics Corporation Touch display apparatus and controlling method thereof
CN113380175B (zh) * 2021-06-16 2022-02-08 惠科股份有限公司 显示面板的驱动方法和显示设备
KR20240044855A (ko) * 2022-09-29 2024-04-05 주식회사 엘엑스세미콘 소스 드라이버 ic 및 소스 드라이버 ic의 전력 소모 감소 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1143406A3 (en) 2000-03-28 2003-01-22 Varintelligent (Bvi) Limited A driving scheme for liquid crystal displays
TW588320B (en) * 2003-03-07 2004-05-21 Hannstar Display Corp Liquid crystal display
JP4074207B2 (ja) * 2003-03-10 2008-04-09 株式会社 日立ディスプレイズ 液晶表示装置
KR100531481B1 (ko) 2003-06-24 2005-11-28 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
KR100788392B1 (ko) * 2003-07-03 2007-12-31 엘지.필립스 엘시디 주식회사 횡전계 방식 액정 표시 장치의 구동방법
WO2005081054A1 (ja) 2004-02-20 2005-09-01 Toshiba Matsushita Display Technology Co., Ltd. 液晶表示装置
KR101084803B1 (ko) 2004-03-30 2011-11-21 엘지디스플레이 주식회사 아날로그 버퍼 및 그의 구동 방법
JP2005300948A (ja) 2004-04-13 2005-10-27 Hitachi Displays Ltd 表示装置及びその駆動方法
KR100688498B1 (ko) * 2004-07-01 2007-03-02 삼성전자주식회사 게이트 드라이버가 내장된 액정 패널 및 이의 구동 방법
KR101165842B1 (ko) * 2005-06-30 2012-07-13 엘지디스플레이 주식회사 모바일용 액정 표시 장치 및 그 구동 방법
JP4415393B2 (ja) 2006-09-26 2010-02-17 エプソンイメージングデバイス株式会社 駆動回路、液晶装置、電子機器、および液晶装置の駆動方法
JP5172212B2 (ja) 2007-05-30 2013-03-27 株式会社ジャパンディスプレイイースト 液晶表示装置
US7760528B2 (en) 2007-12-21 2010-07-20 Apple Inc. Method and apparatus for providing high speed, low EMI switching circuits
US8912990B2 (en) 2008-04-21 2014-12-16 Apple Inc. Display having a transistor-degradation circuit
US8325309B2 (en) 2008-09-23 2012-12-04 Apple Inc. Display having a plurality of driver integrated circuits
US8384634B2 (en) 2008-09-24 2013-02-26 Apple Inc. Display with reduced parasitic effects

Also Published As

Publication number Publication date
US8717265B2 (en) 2014-05-06
KR20110139317A (ko) 2011-12-28
TW201101291A (en) 2011-01-01
US20100265235A1 (en) 2010-10-21
WO2010123753A1 (en) 2010-10-28
EP2422337A1 (en) 2012-02-29
TWI443634B (zh) 2014-07-01

Similar Documents

Publication Publication Date Title
KR101173827B1 (ko) Ｌｃｄ 패널들에 대한 스태거 라인 반전 및 전력 감소 시스템 및 방법
US10482822B2 (en) Displays with multiple scanning modes
US10134772B2 (en) Array substrate, display panel and display apparatus
TWI486945B (zh) 用於改良具有多個共同電壓層之顯示器中之影像品質之裝置與方法
US9063595B2 (en) Devices and methods for reducing power usage of a touch-sensitive display
KR101564185B1 (ko) 픽셀 반전 아티팩트 저감
US8988334B2 (en) Column inversion techniques for improved transmittance
KR101851916B1 (ko) 고속 디스플레이 인터페이스
US8294647B2 (en) LCD pixel design varying by color
WO2012161701A1 (en) Application of voltage to data lines during vcom toggling
US8614654B2 (en) Crosstalk reduction in LCD panels
US8896513B2 (en) Gamma bus amplifier offset cancellation
JP2008033312A (ja) 画像表示システムとその駆動方法
US8111232B2 (en) LCD electrode arrangement
JP2015125245A (ja) 液晶表示装置、液晶ドライバ、及び、液晶表示パネルの駆動方法
TW201314335A (zh) 像素防護線及多閘極線組態
US8390553B2 (en) Advanced pixel design for optimized driving
US20120081347A1 (en) Low power inversion scheme with minimized number of output transitions
JP2006084846A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
US8736538B2 (en) Devices and methods for reducing a voltage difference between VCOMs of a display
US9311867B2 (en) Devices and methods for reducing power consumption of a demultiplexer
US9311871B2 (en) Devices and methods for reducing power to drive pixels of a display
CN101866632A (zh) 液晶显示器面板及其反转、切换和操作方法和设备
KR20060134371A (ko) 표시 장치 및 표시 장치의 구동 장치

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180718

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190718

Year of fee payment: 8