KR101851916B1 - 고속 디스플레이 인터페이스 - Google Patents

고속 디스플레이 인터페이스 Download PDF

Info

Publication number
KR101851916B1
KR101851916B1 KR1020177020955A KR20177020955A KR101851916B1 KR 101851916 B1 KR101851916 B1 KR 101851916B1 KR 1020177020955 A KR1020177020955 A KR 1020177020955A KR 20177020955 A KR20177020955 A KR 20177020955A KR 101851916 B1 KR101851916 B1 KR 101851916B1
Authority
KR
South Korea
Prior art keywords
image data
pixel
display
refresh rate
lanes
Prior art date
Application number
KR1020177020955A
Other languages
English (en)
Other versions
KR20170098314A (ko
Inventor
파올로 사케또
데이비드 더블유. 럼
크리스토퍼 피. 탄
가이 코트
차오하오 왕
산드로 에이치. 핀츠
Original Assignee
애플 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애플 인크. filed Critical 애플 인크.
Publication of KR20170098314A publication Critical patent/KR20170098314A/ko
Application granted granted Critical
Publication of KR101851916B1 publication Critical patent/KR101851916B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/04—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using circuits for interfacing with colour displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2350/00—Solving problems of bandwidth in display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2352/00—Parallel handling of streams of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Human Computer Interaction (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

디스플레이 인터페이스의 대역폭 제어를 동적으로 조정하는 회로부를 이용하는 방법들 및 디바이스들이 제공된다. 디스플레이 인터페이스 또는 이미지 콘텐츠는 고속 이미지 데이터(예컨대, 120 ㎐ 이미지 데이터) 및 보다 저속 콘텐츠(예컨대, 60 ㎐ 콘텐츠) 둘 다를 지원하기 위해 동적으로 조정된다. 예를 들어, 일부 실시예들에서, 추가적인 픽셀 파이프라인들 및/또는 프로세싱 레인들은 고속 이미지 데이터의 렌더링 동안 활성화되지만, 저속 이미지 데이터의 렌더링 동안에는 그렇지 않을 수 있다. 추가적으로 또는 대안적으로, 저속 데이터가 아닌, 고속 이미지 데이터는, 저속 콘텐츠만을 지원하는 인터페이스를 통해 고속 콘텐츠를 렌더링하기 위해 압축될 수 있다.

Description

고속 디스플레이 인터페이스
본 개시는 일반적으로 전자 디바이스들에 관한 것으로, 보다 상세하게는 전자 디바이스들의 고-대역폭 디스플레이 인터페이스들의 아티팩트(artifact)들을 감소시키는 것에 관한 것이다.
이 섹션은 하기에 기술되고/되거나 청구되는 본 개시의 다양한 양태들에 관련될 수 있는 다양한 양태들의 기술을 독자에게 소개하기 위한 것이다. 이 논의는 본 개시의 다양한 양태들에 대한 보다 나은 이해를 용이하게 하기 위해 독자에게 배경 정보를 제공하는 데 도움이 될 것으로 여겨진다. 따라서, 이들 진술들은 이러한 관점에서 읽혀져야 하며 종래 기술을 인정하는 것으로 이해해서는 안 된다.
유기 발광 다이오드(OLED) 디스플레이들 및 액정 디스플레이들(LCD들)은 텔레비전들, 컴퓨터들, 및 핸드헬드 디바이스들(예컨대, 셀룰러 텔레폰들, 오디오 및 비디오 플레이어들, 게임 시스템들 등)과 같은 소비자 전자기기들을 포함한 매우 다양한 전자 디바이스들을 위한 스크린들 또는 디스플레이들로서 흔하게 사용된다. 그러한 디바이스들은 통상적으로 다양한 전자 제품들에 사용하기에 적합한 상대적으로 얇은 패키지에 평면 디스플레이를 제공한다.
통상적으로, LCD 패널들은 이미지들을 디스플레이하기 위한 픽셀들의 어레이를 포함한다. 각각의 픽셀과 관련된 이미지 데이터는 드라이버 집적 회로(IC)를 통해, 프로세서에 의해 LCD 패널로 전송될 수 있다. 드라이버 IC는 그 후에 이미지 데이터를 프로세싱하며, 해당 전압 신호들을 개별 픽셀들로 송신한다. 이들 LCD들의 해상도가 증가함에 따라, 증가된 양의 데이터는 프로세서로부터 LCD 패널로 전달될 수 있다. 불행하게도, 데이터 전달 대역폭을 증가시키는 것은 비용이 많이 들며, 그리고/또는 디스플레이 아티팩트들을 초래할 수 있다.
본 명세서에 개시된 소정의 실시예들의 개요가 아래에 제시된다. 이러한 양태들은 단지 이러한 소정의 실시예들의 간단한 개요를 독자에게 제공하기 위해 제시되며, 이들 양태는 본 개시의 권리 범위를 제한하도록 의도되지 않음을 이해하여야 한다. 사실상, 본 개시는 아래에 제시되지 않을 수 있는 다양한 양태들을 포함할 수 있다.
본 개시의 실시예들은 고 대역폭 디스플레이의 아티팩트들 및/또는 비용들을 감소시키는 디바이스들 및 방법들에 관한 것이다. 예시로서, 고 대역폭 디스플레이의 아티팩트들 및/또는 비용들을 감소시키는 방법은 전자 디바이스 상에 디스플레이될 콘텐츠의 재생률(refresh rate)의 표시를 수신하는 단계를 포함할 수 있다. 압축 아티팩트들은 고속 콘텐츠보다 저속 콘텐츠에서 많이 관찰될 수 있다. 이에 따라서, 일부 실시예들에서, 재생률 표시에 기반하여, 콘텐츠는 선택적으로 압축될 수 있다. 예를 들어, 저속 콘텐츠(예컨대, 60 ㎐ 이하)는 압축 없이 프로세싱하기 위해 전달될 수 있는 반면, 보다 고속 콘텐츠(예컨대, 60 ㎐, 120 ㎐, 기타 등등의 초과)는 압축되고 그 후에 프로세싱하기 위해 전달될 수 있다. 일부 실시예들에서, 송신 레인들 및/또는 송신 파이프라인들의 수는 재생률 표시에 기반하여, 활성화될 수 있다. 예를 들어, 보다 많은 송신 파이프라인들 및/또는 송신 레인들은 저속 콘텐츠보다 높은 고속 콘텐츠에 대해 활성화될 수 있다.
상기에서 유의한 특징부들의 다양한 개선들은 본 개시의 다양한 양태들에 관련하여 이루어질 수 있다. 추가의 특징부들이 또한 이들 다양한 양태에도 포함될 수 있다. 이들 개선들 및 추가의 특징부들은 개별적으로 또는 임의의 조합으로 존재할 수 있다. 예를 들면, 예시된 실시예들 중 하나 이상의 실시예에 관련하여 하기에 논의되는 다양한 특징부들은 본 개시의 전술된 양태들 중 임의의 것에 단독으로 또는 임의의 조합으로 포함될 수 있다. 상기에서 제시된 간단한 개요는 청구된 주제에 대한 제한 없이 본 개시의 실시예들의 소정의 양태들 및 상황들을 독자에게 숙지시키도록 의도될 뿐이다.
본 개시 내용의 다양한 양태는 다음의 상세한 설명을 읽을 시 그리고 도면들을 참조할 시 보다 잘 이해될 수 있다.
도 1는 본 실시예들에 따른, 전자 디바이스의 예시 컴포넌트들의 블록 다이어그램이고;
도 2는 도 1의 전자 디바이스의 실시예를 나타내는 노트북 컴퓨터의 사시도이고;
도 3은 도 1의 전자 디바이스의 또 다른 실시예를 나타내는 핸드헬드 디바이스의 정면도이고;
도 4는 도 1의 전자 디바이스의 또 다른 실시예를 나타내는 태블릿 컴퓨팅 디바이스의 정면도이고;
도 5는 본 실시예들에 따른, 전자 디바이스의 컴포넌트들의 회로 다이어그램이고;
도 6 및 도 7은 본 실시예들에 따른, 전자 디바이스의 디스플레이 회로부를 도시하는 회로 다이어그램이고;
도 8 및 도 9는 본 실시예에 따른, 동적 프로세싱 파이프라인 선택들을 통한 동적 대역폭 제어에 대한 회로 다이어그램 및 흐름도를 각자 도시하고;
도 10은 하나 이상의 실시예들에 따른, 고속 콘텐츠 페인팅(painting), 고속 콘텐츠와 동일한 수의 포트들 및/또는 파이프라인들을 사용한 보다 저속 콘텐츠 페인팅, 및 소수의 포트들 및/또는 파이프라인들을 사용한 보다 저속 콘텐츠 페인팅의 타이밍들을 비교하는 타이밍 다이어그램을 도시하고;
도 11 및 도 12는 본 실시예에 따른, 동적 압축을 통한 동적 대역폭 제어에 대한 회로 다이어그램 및 흐름도를 각자 도시하고;
도 13 및 도 14는 본 실시예에 따른, 동적 압축-해제를 통한 동적 대역폭-제어 콘텐츠를 디스플레이하는 회로 다이어그램 및 흐름도를 각자 도시하며; 그리고
도 15는 하나 이상의 실시예들에 따른, 압축된 송신 콘텐츠 대 압축되지 않은 콘텐츠의 시간-기반 비교를 도시한다.
본 개시의 하나 이상의 특정 실시예들이 하기에 기술될 것이다. 기술되는 이들 실시예들은 현재 개시된 기술들의 예시들일 뿐이다. 추가적으로, 이들 실시예들의 간결한 기술을 제공하려는 노력으로, 실제 구현의 모든 특징부들이 본 명세서에 설명되지는 않을 수 있다. 임의의 엔지니어링 또는 설계 프로젝트에서와 같이 임의의 그러한 실제 구현의 개발에 있어서, 구현마다 다를 수 있는 시스템 관련 및 사업 관련 제약들의 준수와 같은, 개발자의 특정 목표들을 실현하기 위해 많은 구현-특정 결정들이 이루어져야 함이 인식되어야 한다. 또한, 이러한 개발 노력은 복잡하고 시간이 많이 걸릴 수 있지만, 그럼에도 본 개시의 이익을 가진 본 발명이 속한 기술분야에서 통상의 기술자를 위한 설계, 제조 및 제작의 일상적인 과제일 수 있음이 인식되어야 한다.
본 개시의 다양한 실시예들의 요소들을 소개할 때, 단수 형태("a", "an", 및 "the")는 하나 이상의 요소들이 있음을 의미하도록 의도된다. 용어 "포함하는(comprising, including)", 및 "가진(having)"은 포괄적인 것이고 열거된 요소들 이외의 추가 요소들이 있을 수 있음을 의미하도록 의도된다. 추가적으로, 본 개시의 "하나의 실시예" 또는 "일 실시예"에 대한 언급은 언급된 특징부들을 또한 포함하는 추가 실시예들의 존재를 배제하는 것으로 해석되도록 의도되지 않음이 이해되어야 한다.
전술한 내용을 염두에 두고, 감소된 전력 모드에서 동작하는 능력들을 가진 터치-감지 디스플레이들을 이용할 수 있는 적합한 전자 디바이스들의 일반적인 설명이 하기에 제공될 것이다. 특히, 도 1은 그러한 디스플레이와 함께 사용하기에 적합한 전자 디바이스에 존재할 수 있는 다양한 컴포넌트들을 도시하는 블록 다이어그램이다. 도 2, 도 3 및 도 4는, 도시된 바와 같이, 노트북 컴퓨터, 핸드헬드 전자 디바이스, 또는 태블릿 컴퓨팅 디바이스일 수 있는 적합한 전자 디바이스의 사시도 및 정면도를 각자 도시한다.
우선, 도 1을 보면, 본 개시의 실시예에 따른 전자 디바이스(10)는, 다른 것들 중에서, 하나 이상의 프로세서(12)(들), 메모리(14), 및 비휘발성 저장부(16)를 포함할 수 있다. 디스플레이(18)는 디스플레이 인터페이스(20)를 통해 프로세서(12)에 통신가능하게 결합될 수 있다. 추가로, 전자 디바이스(10)에는 (예컨대, 프로세서(12), 디스플레이 인터페이스(20), 및/또는 디스플레이(18)에서) 동적 대역폭 제어 회로부(21)가 갖춰져 있을 수 있다. 전자 디바이스는 또한 입력 구조체(22)들, 입/출력(I/O) 인터페이스(24), 네트워크 인터페이스(26)들, 및 전원(28)을 포함할 수 있다. 도 1에 도시된 다양한 기능 블록들은 하드웨어 요소들(회로부를 포함함), 소프트웨어 요소들(컴퓨터-판독가능 매체 상에 저장된 컴퓨터 코드를 포함함) 또는 하드웨어 및 소프트웨어 요소들 둘 다의 조합을 포함할 수 있다. 도 1이 단지 특정 구현의 한 예시일 뿐, 전자 디바이스(10)에 존재할 수 있는 컴포넌트들의 타입들을 도시하기 위한 것으로 의도됨을 유의하여야 한다. 인식할 바와 같이, 터치-감지 디스플레이가, 고주파수에서 디스플레이를 업데이트할 필요가 없는 모드에서 동작하고 있을 시에, 불필요한 전력 양은 디스플레이에 의해 소비될 수 있다. 그러한 바와 같이, 본 개시의 실시예들은 터치-감지 디스플레이의 전력 소비를 감소시키기 위해 이용될 수 있다.
예시로서, 전자 디바이스(10)는 도 2에 도시된 노트북 컴퓨터, 도 3에 도시된 핸드헬드 디바이스, 도 4에 도시된 태블릿 컴퓨팅 디바이스, 또는 유사한 디바이스들의 블록 다이어그램을 나타낼 수 있다. 프로세서(12)(들) 및/또는 다른 데이터 프로세싱 회로부가 본 명세서에서 일반적으로 "데이터 프로세싱 회로부"로 지칭될 수 있음을 유의하여야 한다. 이러한 데이터 프로세싱 회로부는 소프트웨어, 펌웨어, 하드웨어 또는 이들의 임의의 조합으로서 전체적으로 또는 부분적으로 구체화될 수 있다. 더욱이, 데이터 프로세싱 회로부는 단일의 내장 프로세싱 모듈일 수 있거나, 또는 전자 디바이스(10) 내의 다른 요소들 중 임의의 것 내에 전체적으로 또는 부분적으로 포함될 수 있다. 본 명세서에 제시된 바와 같이, 회로부는 디스플레이 인터페이스(21)의 대역폭을 동적으로 제어할 수 있다.
도 1의 전자 디바이스(10)에서, 프로세서(12)(들) 및/또는 다른 데이터 프로세싱 회로부는 명령어들을 실행하기 위하여 메모리(14) 및 비휘발성 메모리(16)에 동작가능하게 결합될 수 있다. 프로세서(12)(들)에 의해 실행되는 그러한 프로그램들 또는 명령어들은 메모리(14) 및 비휘발성 저장부(16)와 같은, 명령어들 또는 루틴들을 적어도 집합적으로 저장한 하나 이상의 유형의(tangible) 컴퓨터-판독가능 매체를 포함하는 임의의 적합한 제조 물품에 저장될 수 있다. 메모리(14) 및 비휘발성 저장부(16)는 랜덤-액세스 메모리, 판독-전용 메모리, 재기입가능 플래시 메모리, 하드 드라이브들, 및 광학 디스크들과 같은 데이터 및 실행가능 명령어들을 저장하는 임의의 적합한 제조 물품들을 포함할 수 있다. 또한, 그러한 컴퓨터 프로그램 제품 상에 인코딩된 프로그램들(예컨대, 운영 체제)은 프로세서(12)(들)에 의해 실행될 수 있는 명령어들을 포함할 수 있다.
디스플레이(18)는, 예를 들어, 사용자들이 전자 디바이스(10)의 사용자 인터페이스와 상호 작용하는 것을 허용할 수 있는 터치-스크린(예컨대, 터치-감지) 액정 디스플레이(LCD)일 수 있다. 일부 실시예들에서, 전자 디스플레이(18)는 다수의 터치들을 동시에 검출할 수 있는 MultiTouch™ 디스플레이일 수 있다. 예를 들어, 디스플레이(18)는 단일 터치, 이중 터치, 드래그, 플릭, 핀치, 회전, 줌, 또는 이들의 조합과 같은 투영 용량성 터치(PCT) 터치 입력 제스처들을 검출할 수 있는 용량성-터치-감지 디스플레이일 수 있다. 추가로 상세하게 기술될 바와 같이, 구현 비용들(예컨대, 전력 절감들)을 감소시키고 그리고/또는 디스플레이(18) 아티팩트들을 감소시키기 위해, 동적 대역폭 제어 회로부(21)는 콘텐츠의 재생률에 기반하여, 디스플레이(18)로의 콘텐츠 송신과 관련된 다양한 양태들을 제어하는데 사용될 수 있다.
전자 디바이스(10)의 입력 구조체(22)들은 사용자가 전자 디바이스(10)와 상호작용하는 것(예컨대, 볼륨 레벨을 증감하기 위해 버튼을 누르는 것)을 가능하게 할 수 있다. I/O 인터페이스(24)는, 네트워크 인터페이스(26)들이 그럴 수 있는 것처럼, 전자 디바이스(10)가 다양한 다른 전자 디바이스들과 인터페이스하는 것을 가능하게 할 수 있다. 네트워크 인터페이스(26)들은 예를 들어 블루투스 네트워크와 같은 PAN(personal area network), 802.11x 와이파이 네트워크와 같은 LAN(local area network) 및/또는 3G 또는 4G 셀룰러 네트워크와 같은 WAN(wide area network)을 위한 인터페이스들을 포함할 수 있다. 전자 디바이스(10)의 전원(28)은 재충전가능 리튬 폴리머(Li-poly) 배터리 및/또는 교류 (AC) 전력 변환기와 같은 임의의 적합한 전원일 수 있다.
전자 디바이스(10)는 컴퓨터 또는 다른 타입의 전자 디바이스의 형태를 취할 수 있다. 그러한 컴퓨터들은 (랩톱, 노트북, 및 태블릿 컴퓨터들과 같은) 일반적으로 휴대가능한 컴퓨터들뿐만 아니라, (종래의 데스크톱 컴퓨터들, 워크스테이션들 및/또는 서버들과 같은) 일반적으로 한 장소에서 사용되는 컴퓨터들을 포함할 수 있다. 소정의 실시예들에서, 컴퓨터 형태의 전자 디바이스(10)는 애플사(Apple Inc.)로부터 입수가능한 맥북(MacBook®), 맥북 프로(MacBook® Pro), 맥북 에어(MacBook Air®), 아이맥(iMac®), 맥 미니(Mac® mini), 또는 맥 프로(Mac Pro®) 중에 한 모델일 수 있다. 예시로서, 노트북 컴퓨터(30A)의 형태를 취하는 전자 디바이스(10)는 본 개시의 일 실시예에 따라 도 2에 도시된다. 도시된 컴퓨터(30A)는 하우징(32), 디스플레이(18), 입력 구조체(22)들, 및 I/O 인터페이스(24)의 포트들을 포함할 수 있다. 일 실시예에서, (키보드 및/또는 터치 패드와 같은) 입력 구조체(22)들은 컴퓨터(30A) 상에서 운영되는 GUI 또는 애플리케이션들을 시작하거나, 제어하거나, 또는 동작시키는 것과 같은, 컴퓨터(30A)와 상호작용하는데 사용될 수 있다. 예를 들어, 키보드 및/또는 터치 패드는 사용자가 디스플레이(18) 상에 디스플레이된 사용자 인터페이스 또는 애플리케이션 인터페이스를 인도하는 것을 허용할 수 있다. 추가로, 디스플레이(18)는, 콘텐츠의 재생률에 기반하여, 디스플레이(18)로의 콘텐츠 송신의 동적 변경들을 가능하게 할 수 있는, 동적 대역폭 제어 회로부(21)를 포함할 수 있다.
도 3은 전자 디바이스(10)의 일 실시예를 나타내는 핸드헬드 디바이스(30B)의 정면도를 도시한다. 핸드헬드 디바이스(30B)는, 예를 들어, 휴대용 폰, 미디어 플레이어, 퍼스널 데이터 오거나이저, 핸드헬드 게임 플랫폼, 또는 그러한 디바이스들의 임의의 조합을 나타낼 수 있다. 예시로서, 핸드헬드 디바이스(30B)는 미국 캘리포니아주 쿠퍼티노 소재의 애플사로부터 입수가능한 아이팟(iPod®) 또는 아이폰(iPhone®) 중에 한 모델일 수 있다. 다른 실시예들에서, 전자 디바이스(10)는 또한 도 4에 도시된 바와 같이 태블릿 컴퓨팅 디바이스(30C)일 수 있다. 예를 들어, 태블릿 컴퓨팅 디바이스(30C)는 애플사로부터 입수가능한 아이팟(iPad®)의 모델일 수 있다.
핸드헬드 디바이스(30B)는 내부 컴포넌트들을 물리적 손상으로부터 보호하고 이들을 전자기 간섭으로부터 차폐시키는 인클로저(36)를 포함할 수 있다. 인클로저(36)는 표시기 아이콘(38)들을 디스플레이할 수 있는 디스플레이(18)를 둘러쌀 수 있다. 표시기 아이콘(38)들은, 다른 것들 중에서, 셀룰러 신호 강도, 블루투스 연결 및/또는 배터리 수명을 표시할 수 있다. I/O 인터페이스(24)들은 인클로저(36)를 통해 개방될 수 있으며, 예를 들어 외부 디바이스들에 연결되기 위해 애플사의 전매 I/O 포트를 포함할 수 있다.
디스플레이(18)와 결합되는 사용자 입력 구조체들(40, 42, 44 및 46)은 사용자가 핸드헬드 디바이스(30B)를 제어하는 것을 허용할 수 있다. 예를 들어, 입력 구조체(40)는 핸드헬드 디바이스(30B)를 활성화 또는 비활성화할 수 있고, 입력 구조체(42)는 사용자 인터페이스를 홈 스크린, 사용자-구성가능 애플리케이션 스크린으로 인도하고, 그리고/또는 핸드헬드 디바이스(30B)의 음성-인식 특징부를 활성화할 수 있고, 입력 구조체(44)들은 볼륨 제어를 제공할 수 있으며, 입력 구조체(46)는 진동 모드와 벨소리 모드 간을 토글할 수 있다. 마이크로폰(48)은 다양한 음성-관련 특징들에 대한 사용자의 음성을 얻을 수 있으며, 스피커(47)는 오디오 재생 및/또는 소정의 폰 능력들을 가능하게 할 수 있다. 헤드폰 입력(49)은 외부 스피커들 및/또는 헤드폰들에 대한 연결부를 제공할 수 있다. 또한 상기에서 유의한 바와 같이, 아티팩트들 및 고 재생률 콘텐츠의 비용들을 감소시키기 위해, 전자 디바이스(10)(예컨대, 디스플레이(18), 디스플레이 인터페이스(21), 및/또는 프로세서(12))에는 동적 대역폭 제어 회로부(21)가 갖춰질 수 있으며, 그리하여 콘텐츠의 재생률에 기반하여 디스플레이(18)로의 콘텐츠 송신의 다양한 양태들을 제어하는데 사용될 수 있다.
인터페이스
도 5는 프로세서(12)와 디스플레이(18) 사이의 통신을 용이하게 하기 위해 인터페이스(20) 및 동적 대역폭 제어 회로부(21)를 이용하는 데이터 통신 시스템(50)을 도시한다. 도 5에 도시된 바와 같이, 인터페이스(20)는 송신기 컴포넌트(52) 및 수신기 컴포넌트(54)를 포함할 수 있다. 소정의 실시예들에서, 인터페이스(20)는 송신기 컴포넌트(52) 및 수신기 컴포넌트(54)와 같은, 인터페이스(20) 내의 다양한 컴포넌트들의 동작들을 제어하기 위해 프로세서(예컨대, 동적 대역폭 제어 회로부(21)) 등을 포함할 수 있다.
송신기 컴포넌트(52)는 프로세서(12)에, 그리고 수신기 컴포넌트(54)에 통신가능하게 결합될 수 있으며, 수신기 컴포넌트(54)는 디스플레이(18)의 타이밍 제어기(56)(TCON) 및 송신기 컴포넌트(52)에 통신가능하게 결합될 수 있다. 타이밍 제어기(56)는, 디스플레이(18) 내의 픽셀들, 발광 다이오드들(LED들), 또는 다른 디스플레이 컴포넌트들이 동작할 시의 타이밍을 제어할 수 있다. 그러한 바와 같이, 타이밍 제어기(56)는, 디스플레이 컴포넌트들이 어떻게 동작해야 하는지를 이미지 데이터 또는 비디오 데이터가 표시할 수 있도록, 프로세서(12)에서 비롯될 수 있는 이미지 데이터 또는 비디오 데이터를 수신할 수 있다.
소정의 실시예들에서, 이미지 데이터 또는 비디오 데이터는 인터페이스(20)를 통해 프로세서(12)로부터 타이밍 제어기(56)로 라우팅될 수 있다. 예를 들어, 내장형 디스플레이포트(Embedded DisplayPort, eDP) 표준에 따라, 이미지 데이터 또는 비디오 데이터가 라우팅될 수 있다. 그러나, 이미지 데이터 또는 비디오 데이터가 임의의 다른 적합한 디스플레이 프로토콜을 사용하여 프로세서(12)로부터 타이밍 제어기(56)로 라우팅될 수 있음을 유의하여야 한다.
비디오 데이터(58)를 송신할 시, 프로세서(12)는 다수의 교류(AC) 결합형 차동 쌍 케이블들(예컨대, 4 개의 마이크로-동축 케이블들)을 통해 비디오 데이터(58)를 송신기 컴포넌트(42)로 송신할 수 있다. 일 실시예에서, 비디오 데이터(58)는, 디스플레이(18) 상에 묘사될 이미지들 또는 비디오에 대응하는 이미지 데이터 또는 비디오 데이터를 포함할 수 있다. 그러한 바와 같이, 프로세서(12)는, 비디오 데이터(58)가 송신기 컴포넌트(42)에 의해 적시에 수신되는 것을 확보하기 위해, 예를 들어, 1.62 Gbps, 2.7 Gbps, 5.4 Gbps 등에서 동작하는 고-대역폭 통신 매체들(예컨대, 4 개의 차동 쌍 케이블들)을 통해 비디오 데이터(58)를 전송할 수 있다. 일 실시예에서, 송신기 컴포넌트(52)로의 비디오 데이터(58)의 통신은 단방향일 수 있거나, 또는 프로세서(12)로부터 디스플레이(18)로 송신될 수 있지만 그 반대는 될 수 없다.
비디오 데이터(58)와 더불어, 프로세서(12)는 또한 보조 데이터(60)를 송신기 컴포넌트(52)로 전송할 수 있다. 보조 데이터(60)는 링크 트레이닝 프로토콜들, 핸드 셰이킹 프로토콜들, 제어 신호들, 클록 신호들 등에 사용될 수 있는 측파대(sideband) 데이터를 포함할 수 있다. 일반적으로, 보조 데이터(60)는 프로세서(12) 또는 타이밍 제어기(56)로부터 비롯될 수 있다. 그러한 바와 같이, 보조 데이터(60)는 양방향 통신 매체(예컨대, 단일 양방향 차동 쌍)를 통해 송신되어, 프로세서(12)와 타이밍 제어기(56) 사이의, 그리고 그 반대로의 통신을 용이하게 할 수 있다. 소정의 실시예들에서, 보조 데이터(60)는 비디오 데이터(58)와 비교하여 상당히 보다 적은 양의 데이터를 포함할 수 있으며, 이로써, 예를 들어, 1 Mbps 등에서 동작하는 AC-결합형 저-대역폭 통신 매체를 통해 통신될 수 있다.
프로세서(12)로부터 타이밍 제어기(56)(및/또는 도 6의 소스 구동기(84))로 데이터(58 및/또는 60)를 송신하는 중 어느 시점에서, 동적 대역폭 제어 회로부(21)는 프로세서(12)와, 디스플레이(18)의 하나 이상의 부분들 사이의, 이미지 데이터(58) 및/또는 보조 데이터(60)의 하나 이상의 속성들 및/또는 이미지 데이터(58) 및/또는 보조 데이터(60)의 송신 파이프라인들의 하나 이상의 속성들을 수정할 수 있다. 이들 수정들은 이미지 데이터(58)의 식별된 재생률에 기반될 수 있다. 이전에 언급된 바와 같이, (예컨대, 이미지 데이터의 압축에 기인한) 아티팩트들은 이동하는 프레임들보다 정적인 이미지들에서 보다 쉽게 검출될 수 있다. 이에 따라서, 보다 느린 프레임들(예컨대, 60 ㎐ 이하의 이미지 데이터)보다 빠른 프레임들(예컨대, 120 ㎐ 이상의 이미지 데이터)에 대한 압축을 구현하는 것이 바람직할 수 있다. 예를 들어, 일부 실시예들에서, 픽셀 파이프라인 선택 회로부(68)는 이미지 데이터(58) 및/또는 보조 데이터(60)의 송신을 위해 송신기 컴포넌트(52)와 수신기 컴포넌트(54) 사이의 특정 파이프라인들을 결정 및/또는 활성화할 수 있다. 일부 실시예들에서, 압축 선택 회로부(70)는 이미지 데이터(58)의 재생률에 기반하여, 압축이 이미지 데이터(58) 및/또는 보조 데이터(60)에 적용되어야 하는지 여부를 결정할 수 있다.
일반 수정들이 픽셀 파이프라인들 및/또는 데이터(58 및/또는 60)에 대해 이루어지면, 데이터(58 및/또는 60)는 (예컨대, 픽셀 파이프라인 선택 회로부(68) 및/또는 압축 선택 회로부(70)에 의해 이루어진 수정들에 따라서, 압축 포맷으로 그리고/또는 특히 선택 및/또는 활성화된 픽셀 파이프라인들을 통해) 수신기 컴포넌트(54)로 송신될 수 있다.
수신기 컴포넌트(54)는 송신된 데이터(58 및/또는 60)를 차례대로 수신할 수 있다. 데이터(58 및/또는 60)가 동적 대역폭 제어 회로부(21)(예컨대, 압축 선택 회로부(70))에 의해 압축되었을 경우, 수신기 컴포넌트(54)(또는 디스플레이(18) 및/또는 인터페이스(20)의 또 다른 컴포넌트)는, 압축해제된 데이터가 프로세서(12)에 의해 제공된 비디오 데이터(58) 및/또는 보조 데이터(60)에 대응되도록, 압축 데이터를 압축해제할 수 있다. 수신기 컴포넌트(54)는 그 후에 비디오 데이터(58) 및/또는 보조 데이터(60)를 타이밍 제어기(56)로 송신할 수 있고, 상기 타이밍 제어기는 비디오 신호(58) 내에 내장된 이미지들 또는 비디오를 디스플레이하기 위해 디스플레이(18)의 동작을 제어하는데 사용될 수 있다.
타이밍 제어기(56)는 또한 전술한 바와 유사한 방식으로 인터페이스(20)를 통해 프로세서(12)와 통신할 수 있다. 즉, 타이밍 제어기(56)는 보조 데이터(60) 및 핫 플러그 검출(Hot Plug Detection, HPD) 신호(64)를 수신기 컴포넌트(54)로 송신할 수 있고, 상기 수신기 컴포넌트는 보조 데이터(60) 및 HPD 신호(64)를 프로세서(12)로 포워딩하는데 사용될 수 있다. HPD 신호(64)는, 디스플레이(18)가 존재하여 프로세서(12)에 통신가능하게 결합된다는 표시를 프로세서(12)에 제공할 수 있다. 그러한 바와 같이, HPD 신호(64)는 타이밍 제어기(56)로부터 프로세서(12)로 송신될 수 있지만 그 반대는 될 수 없는 단방향 신호일 수 있다. 소정의 실시예들에서, HPD 신호(64)는 타이밍 제어기(56)에 펄스를 보내고 인터럽트를 제공할 수 있다.
타이밍 제어기(56)로부터 보조 데이터(60) 및 HPD 신호(64)를 수신한 이후에, 수신기 컴포넌트(54)는 보조 데이터(60) 및 HPD 신호(64)를 송신기 컴포넌트(52)로 전송할 수 있다. 송신기 컴포넌트(52)는 타이밍 제어기(56)에 의해 제공된 보조 데이터(60) 및 HPD 신호(64)를 수신할 수 있다. 송신기 컴포넌트(52)는 그 후에 보조 데이터(60) 및 HPD 신호(64)를 프로세서(12)로 송신하여, 타이밍 제어기(56)와 프로세서(12) 사이의 통신을 용이하게 할 수 있다.
도 6은 디스플레이(18)에 제공되는 콘텐츠의 동적 대역폭을 제어하는데 사용될 수 있는 전자 디바이스(10)의 소정의 컴포넌트들의 회로 다이어그램의 실시예이다. 도시된 바와 같이, 전자 디바이스(10)는 디스플레이(18) 및 다양한 프로세서(12)들을 포함할 수 있다. 특히, 디스플레이(18)는 디스플레이 서브시스템(80) 및 터치 서브시스템(82)을 포함한다. 디스플레이 서브시스템(80)은 이미지 데이터를 수신 및 디스플레이하도록 구성되는 반면, 터치 서브시스템(82)은 디스플레이(18)의 터치들을 감지하도록 구성된다. 본 실시예에서, 소스 구동기(84)는 디스플레이 서브시스템(80) 및 터치 서브시스템(82)에 통신가능하게 결합될 수 있다.
도시된 바와 같이, 프로세서(12)들은 전력 관리 유닛(PMU)(86) 및 시스템 온 칩(SOC)(88)을 포함할 수 있다. PMU(86)는 전자 디바이스(10)의 전력을 관리하는데 사용될 수 있으며, 전력이 전자 디바이스(10)의 다른 컴포넌트들로 공급되고 상기 다른 컴포넌트들로부터 제거될 시를 제어할 수 있다. 예를 들어, PMU(86)는 전력(87)을 디스플레이(18)로 공급할 수 있다. 특히, PMU(86)는 디스플레이 서브시스템(80) 및 터치 서브시스템(82) 둘 다로 전력(87)을 공급할 수 있다.
도시된 바와 같이, SOC(88)는 디스플레이(18)에 이미지 데이터(90)를 제공한다. 더욱이, SOC(88)는, 디스플레이(18)로 하여금 디스플레이(18)의 픽셀들에 저장된 이미지 데이터를 재생하게 하기 위해 디스플레이(18)에 동기화 신호(92)(예컨대, VSYNC)를 제공한다. 인식될 수 있는 바와 같이, 이미지 데이터(90), 동기화 신호(92) 및 모드 신호(94) 중 하나 이상은 SOC(88)로부터 인터페이스(20)를 통해 (예컨대, 통신 링크(예컨대, 모바일 산업 프로세서 인터페이스(MIPI)를 통해)) 디스플레이(18)에 제공될 수 있다.
하기에서 더 상세하게 논의될 바와 같이, 전자 디바이스(10)는 동적 대역폭 제어 회로부(21)를 포함할 수 있다. 동적 대역폭 제어 회로부(21)는, 디스플레이 서브시스템(80)로의 이미지 데이터(90)의 송신을 위해 사용된 픽셀 파이프라인들의 속성들(예컨대, 선택 및/또는 활성화)을 수정하고 그리고/또는 이미지 데이터(90)의 보다 효율적인 송신을 제공하기 위해 이미지 데이터(90) 그 자체의 속성들을 수정하는데 사용될 수 있다. 이로써, 증가된 비용 효율들 및/또는 감소된 이미지 아티팩트들이 달성될 수 있다. 동적 대역폭 제어 회로부(21)는 SOC(88) 및/또는 소스 구동기(84)에 통신가능하게 결합되어, 이들 컴포넌트들 사이의 데이터 송신의 동적 대역폭 할당을 가능하게 할 수 있다. 추가로, 동적 대역폭 제어 회로부(21)의 모두 및/또는 일 부분들은 인터페이스(20), 소스 구동기(84) 및/또는 프로세서(12)(예컨대, SOC(88))의 일부일 수 있다.
이제, 전자 디스플레이(18)의 보다 상세한 회로도를 보면, 도 7은 픽셀 어레이(100)를 포함한 전자 디스플레이(18)의 다양한 컴포넌트들을 도시한다. 특히, 디스플레이(18)의 픽셀 어레이(100)는 픽셀 어레이 또는 매트릭스에 배치된 다수의 단위 픽셀(102)들을 포함할 수 있다. 그러한 어레이에서, 각각의 단위 픽셀(102)은 게이트 라인(104)들(스캐닝 라인들로도 지칭됨), 및 소스 라인(106)들(데이터 라인들로도 지칭됨)로 각자 나타난 행들 및 열들의 교차에 의해 정의될 수 있다. 단순화를 위해 참조 번호들(102A 내지 102F)로 개별적으로 각자 지칭된 6 개의 단위 픽셀(102)들만이 도시되어 있지만, 실제 구현 시에, 각각의 소스 라인(106) 및 게이트 라인(104)은 그러한 단위 픽셀(102)들을 수백 또는 수천 개를 포함할 수 있음을 이해하여야 한다. 단위 픽셀(102)들 각각은 광의 하나의 색(예컨대, 적색, 청색, 또는 녹색)만을 각자 필터링하는 3 개의 서브픽셀들 중 하나를 나타낼 수 있다. 본 개시의 목적 상, "픽셀", "서브 픽셀" 및 "단위 픽셀" 용어들은 대체로 상호교환적으로 사용될 수 있다. 추가로, 소정의 실시예들에서, 디스플레이(18)의 픽셀(102)들에 공급된 픽셀 데이터는 픽셀 데이터의 "프레임"으로 간주될 수 있다.
현재 도시된 실시예에서, 각각의 단위 픽셀(102)은 각자의 픽셀 전극(110)에 공급되는 데이터 신호를 스위칭하는 박막 트랜지스터(TFT)(108)를 포함한다. 다른 픽셀(102)들에 의해 공유될 수 있는 공통 전극(112)의 전위에 대한 픽셀 전극(110) 상에 저장된 전위는 디스플레이(18)의 액정 층의 배열을 변경하기에 충분한 전계를 발생시킬 수 있다. 도 6의 도시된 실시예에서, 각각의 TFT(108)의 소스(114)는 소스 라인(106)에 전기적으로 연결될 수 있으며, 각각의 TFT(108)의 게이트(116)는 게이트 라인(104)에 전기적으로 연결될 수 있다. 각각의 TFT(108)의 드레인(118)은 각자의 픽셀 전극(110)에 전기적으로 연결될 수 있다. 각각의 TFT(108)는, TFT(108)들의 게이트(116)들에 인가되는 게이트 라인(104)들 상의 스캐닝 또는 활성화 신호의 각자의 존재 또는 부재에 기반하여 일정 기간(a period of time) 동안 활성화 및 비활성화될 수 있는 스위칭 요소의 역할을 할 수 있다.
활성화될 시에, TFT(108)는 각자의 소스 라인(106)을 통해 수신된 이미지 신호들(예컨대, 이미지 데이터 신호(90))을, 전하로서 그의 해당 픽셀 전극(110) 상에 저장할 수 있다. 상기에서 유의한 바와 같이, 픽셀 전극(110)에 의해 저장된 이미지 신호들은 각자의 픽셀 전극(110)과 공통 전극(112) 사이에 전계를 발생시키는데 사용될 수 있다. 이러한 전계는 픽셀(102)을 통한 광 투과를 변조하기 위해 액정 층 내의 액정 분자들을 정렬시킬 수 있다. 이로써, 전계가 변함에 따라 픽셀(102)을 통과하는 광의 양이 증감될 수 있다. 일반적으로, 광은 소스 라인(106)으로부터 인가된 전압에 대응하는 세기로 단위 픽셀(102)을 통과할 수 있다.
도 6과 관련하여 논의된 바와 같이, 디스플레이(18)는, 프로세서(12)(들)로부터 이미지 데이터(90)를 수신하고 픽셀 어레이(100)의 단위 픽셀(102)들로 해당 이미지 신호들을 전송함으로써, 디스플레이 픽셀 어레이(100)를 제어하는, 프로세서, 마이크로제어기, 또는 주문형 집적 회로(ASIC)를 포함할 수 있는 소스 구동기 집적 회로(IC)(120)를 또한 포함할 수 있다. 소스 구동기(120)가 TFT 유리 기판 상의 칩-온-글라스(COG) 컴포넌트, 디스플레이 가요성 인쇄 회로(FPC)의 컴포넌트, 및/또는 디스플레이 FPC를 통해 TFT 유리 기판에 연결된 인쇄 회로 보드(PCB)의 컴포넌트일 수 있음을 이해하여야 한다. 추가로, 소스 구동기(120)는, 소스 구동기(120)에 의해 실행될 수 있는 명령어들을 저장하는 하나 이상의 유형의 컴퓨터-판독가능 매체를 가진 임의의 적합한 제조 물품을 포함할 수 있다. 추가적으로, 소스 구동기(120)는 동적 대역폭 제어 회로부(21)를 포함하고 그리고/또는 상기 동적 대역폭 제어 회로부에 통신가능하게 결합될 수 있다. 일부 실시예들에서, 동적 대역폭 제어 회로부(21)는 소스 구동기(120)의 일부가 아니다.
본 명세서에서 논의된 바와 같이, 동적 대역폭 제어 회로부(21)는 소스 구동기(120)로의 픽셀 데이터 또는 타이밍 제어기로 공급되는 데이터를 공급하는데 사용된 픽셀 파이프라인들의 선택을 동적으로 변경하기에 유용할 수 있다. 추가적으로 또는 대안적으로, 동적 대역폭 제어 회로부는 고-대역폭 콘텐츠(예컨대, 60 ㎐ 초과의 재생률을 가진 콘텐츠)를 동적으로 압축하는데 사용될 수 있다. 이로써, 동적 대역폭 제어 회로부(21)를 사용하여, 콘텐츠는 다수의 콘텐츠 재생률들로 제공되면서, 아티팩트들 및/또는 전력 소비를 감소시킬 수 있다.
소정의 실시예들에서, 동적 대역폭 제어 회로부(21)는 저장 디바이스(130)에 명령어들을 저장할 수 있다. 명령어들은 프로세서(12)와 소스 구동기(120) 사이의 이미지 데이터(90) 및/또는 픽셀 송신 파이프라인 활성화들의 양태들을 제어하는데 사용될 수 있다. 그러한 명령어들은 본 명세서에 기술된 바와 같이, 이미지 데이터(90) 재생률의 수신 표시에 기반될 수 있다. 인식될 수 있는 바와 같이, 저장 디바이스(130)는 동적 대역폭 제어 회로부(21)에 대한 명령어를 저장하기 위해 유형의 컴퓨터-판독가능 매체를 가진 임의의 적합한 제조 물품일 수 있다. 예를 들어, 저장 디바이스(130)는 EEPROM 디바이스일 수 있다.
소스 구동기(120)는 또한 게이트 라인(104)들을 통해 단위 픽셀(102)들의 행들을 활성화 또는 비활성화할 수 있는 게이트 구동기 집적 회로(IC)(124)에 결합될 수 있다. 그러한 바와 같이, 소스 구동기(120)는 픽셀(102)들의 개별 행들(즉, 라인들)의 활성화/비활성화를 용이하게 하기 위해 게이트 구동기(124)에 타이밍 신호(126)들을 제공할 수 있다. 다른 실시예들에서, 타이밍 정보는 일부 다른 방식으로 게이트 구동기(124)에 제공될 수 있다. 디스플레이(18)는 공통 전극(112)들에 Vcom 출력을 제공하기 위해 Vcom 소스(128)를 포함할 수 있다. 일부 실시예들에서, Vcom 소스(128)는 상이한 시간들에서, 상이한 공통 전극(112)들에 상이한 Vcom을 공급할 수 있다. 다른 실시예들에서, 공통 전극(112)들 모두는 디스플레이(18)가 온될 수 있는 동안, 동일한 전위(예컨대, 접지 전위)로 유지될 수 있다.
동적 픽셀 파이프라인 선택
도 8 및 도 9는 본 실시예에 따른, 동적 프로세싱 파이프라인 선택들을 통한 동적 대역폭 제어에 대한 회로 다이어그램 및 흐름도를 각자 도시한다. 특히, 도 8은 동적 대역폭 제어 회로부(21)의 픽셀 파이프라인 선택 회로부(68)의 실시예를 도시한다.
도 8에 도시된 바와 같이, 하나 이상의 애플리케이션(150)들은 전자 디스플레이(18)에 대한 이미지 데이터를 발생시킬 수 있다. 전자 디스플레이(18)에는, 애플리케이션(150)들로부터 이미지 데이터를 수신하는 패브릭(fabric)(152)을 포함할 수 있는 픽셀 파이프라인 선택 회로부(68)가 갖춰질 수 있다. 패브릭(152)은 하나 이상의 상호연결 네트워크들 및/또는 입력/출력 요소들을 회로부(68)에 제공함으로써 회로부(68)에 대한 상호연결 선택들을 제공할 수 있다. 이에 따라서, 패브릭(152)은 이미지 데이터를 프로세싱하기에 유용한 하나 이상의 프로세싱 파이프라인(154)들 및/또는 하나 이상의 프로세싱 레인(156)들을 선택할 수 있다. 예를 들어, 도 9와 관련하여 보다 상세하게 논의될 바와 같이, 일부 실시예들에서, 보다 많은 파이프라인(154)들 및/또는 레인(156)들은 보다 높은 대역폭들에서 사용될 수 있다(예컨대, 제1 프레임률(예컨대, 60 ㎐)에 대한 하나의 파이프라인(154) 및 제2 의, 보다 높은 프레임률(예컨대, 120 ㎐)에 대한 제1 및 제2 파이프라인(154)들). 도시된 바와 같이, 프로세싱 파이프라인(154)들은, 송신 컴포넌트(52)들과 수신기 컴포넌트(54)들 사이의 송신 와이어들일 수 있는 다수의 프로세싱 레인(156)들(예컨대, 도시된 실시예에서는 4 개)을 포함할 수 있다. 이에 따라서, 특정 파이프라인(154)이 활성화될 시, 파이프라인(154) 내의 활성화 레인(156)들은 데이터를 타이밍 제어기(56) 및/또는 소스 구동기(84)로 송신할 수 있다. 데이터를 송신하기 앞서, 픽셀 프로세싱 블록(158)에서 초기 픽셀 프로세싱이 일어날 수 있다. 추가적으로, 데이터가 수신기(54)에서 수신된 이후에, 차후 픽셀 프로세싱은 픽셀 프로세싱 블록(160)에서 일어날 수 있다. 하나 이상의 파이프라인(154)들 및 레인(156)들을 통해 타이밍 제어기(56) 및/또는 소스 구동기(84)로의 전달이 완료되면, 합병 블록(162)은 패브릭(152)에 의해 하나 이상의 다양한 파이프라인(154)들로 안내되었던 데이터의 조각들을 결합시킬 수 있다. 재구성된 데이터는 그 후에 디스플레이 패널(164)에서 디스플레이되기 위해 제공된다.
도 9는 실시예에 따른, 동적 대역폭 제어를 위한 프로세스(180)를 도시한다. 프로세스(180)는 디스플레이(18)에 공급된 콘텐츠의 재생률을 검색함으로써 시작한다(블록 182). 예를 들어, 재생률은 공급된 콘텐츠로부터 디코딩될 수 있다. 일부 실시예들에서, 애플리케이션은 재생률을 특정할 수 있거나, 또는 재생률은 애플리케이션이 프레임들을 발생시키는 속도에 기반하여 측정될 수 있다. 다음으로, 데이터를 타이밍 제어기(56) 및/또는 소스 구동기(84)에 송신하는데 사용되어야 하는 파이프라인(154)들 및 이들 파이프라인(154)들 내의 레인(156)들의 수에 관한 결정이 이루어진다. 재생률이 높을수록 보다 많은 파이프라인(154)들 및/또는 레인(156)들이 데이터를 전달하는데 사용될 수 있다. 예를 들어, 인식될 수 있는 바와 같이, 120 ㎐ 콘텐츠는 60 ㎐의 대역폭의 2 배를 사용할 수 있다. 이에 따라서, 하나의 파이프라인이 60 ㎐ 콘텐츠를 공급하는데 사용될 수 있는 실시예들에서, 120 ㎐ 콘텐츠를 송신하기 위해 활성 파이프라인들의 수는 2 개로 2 배가 될 수 있다.
추가로, 레인(156)들의 수는 하나 이상의 임계치들, 한 파이프라인(154) 내의 레인(156)들의 수, 기타 등등에 기반하여 보간될 수 있다. 예를 들어, 파이프라인들 내의 레인(156)들의 수는 필요로 하는 전체 파이프라인(158) 대역폭 미만일 시에 감소될 수 있다. 예를 들어, 도 8의 실시예에서, 파이프라인(154)들 각각은 4 개의 레인(156)들을 포함한다. 대안적인 실시예들에서, 레인들의 수는 상이할 수 있으며, 파이프라인들(154) 사이에서 변화될 수 있다. 4 개의 레인들을 갖는, 구체화된 파이프라인이 60 ㎐ 콘텐츠를 송신하는데 최적으로 사용되는 경우, 각각의 레인은 60 ㎐ 콘텐츠의 ¼ 을 최적으로 구성할 수 있다. 일부 상황들에서, 수신된 콘텐츠가 60 ㎐ 미만인 재생률을 가질 시에, 소정의 레인들을 비활성화시키는 것이 바람직할 수 있다. 예를 들어, 콘텐츠가 45 ㎐의 재생률을 가질 시에, 한 레인(156)은 디스에이블되어, 3 개의 활성 레인(156)들을 갖는 단일 파이프라인을 초래할 수 있다. 수신된 콘텐츠의 재생률이 60 ㎐ 초과할 시에, 추가적인 파이프라인(154)이 활성화될 수 있으며, 그 파이프라인(154) 내의 레인(156)들 하나 이상은 활성화될 수 있다. 예를 들어, 콘텐츠의 재생률이 66 ㎐ 일 시에, 추가적인 파이프라인(154) 및 그 파이프라인 내의 하나의 레인(156)은 활성화될 수 있다. 콘텐츠의 재생률이 75 ㎐를 초과할 시에, 제2 레인(156)은 활성화, 기타 등등될 수 있다. 일부 실시예들에서, 실무율적 접근법(all or nothing approach)은 레인(156)들을 활성화시키는데 사용될 수 있다. 그러한 실시예들에서, 파이프라인(154)이 활성화될 때마다, 그 파이프라인 내의 레인(156)들 모두는 활성화된다. 파이프라인이 비활성화될 시에, 그 파이프라인(154) 내의 레인(156)들 모두는 비활성화된다.
일단 파이프라인(154)들 및/또는 레인(156)들의 수가 결정되면, 파이프라인(154)들 및/또는 레인(156)들의 적당한 수가 (예컨대, 패브릭(152)에서의 상호연결/재라우팅에 의해) 활성화된다(블록 186). 거기로부터 데이터는 적당한 파이프라인(154)들 및/또는 적당한 레인(156)들을 통해 디스플레이 패널(164)에 제시된다(블록 188). 프로세스(180)는 다시 시작되어 디스플레이(18)에서 디스플레이될 데이터가 없어질 때까지 계속될 수 있다.
상기의 프로세스(180) 및 회로부(68)를 사용하여, 특정 재생률들에 사용되는 파이프라인(154)들 및/또는 레인(156)들의 수에 관해 보다 세밀한 결정이 이루어질 수 있다. 이는 전력-소비 효율들, 기타 등등과 같은 증가된 효율들을 초래할 수 있다. 도 10은 고속 콘텐츠(예컨대, 120 ㎐ 콘텐츠) 페인팅(192), 고속 콘텐츠와 동일한 수의 포트들 및/또는 파이프라인들을 사용하는 보다 저속 콘텐츠(예컨대, 60 ㎐ 콘텐츠) 페인팅(194), 및 소수의 포트들 및/또는 파이프라인들을 사용하는 보다 저속 콘텐츠 (예컨대, 60 ㎐ 콘텐츠) 페인팅(196)의 타이밍들을 비교하는 타이밍 다이어그램(190)을 도시한다.
도 8에서의 120 ㎐ 콘텐츠 렌더링 예시를 다시 참조하면, 고속 콘텐츠(예컨대, 120 ㎐ 콘텐츠)가 렌더링될 시에, 추가적인 파이프라인(154)이 활성화된다. 이로써, 도 10에 도시된 바와 같이, 120 ㎐ 페인팅(192)은 8 밀리초 마다의 새로운 120 ㎐ 활성화 프레임 영역 및 수직 블랭킹 기간을 초래할 수 있다.
그에 반해서, 파이프라인들의 동일한 수가 보다 저속 콘텐츠(예컨대, 60 ㎐ 콘텐츠)의 프로세싱을 위해 활성화되는 경우, 페인팅(194)에서 도시된 바와 같이, 프레임은 보다 큰 수직 블랭킹 창을 사용하여 확장될 것이다. 예를 들어, 페인팅(194)의 수직 블랭킹 기간은 페인팅(192)의 각각의 16 밀리초 중 제2 8 밀리초의 120 ㎐ 활성 프레임 영역을 대체할 수 있다.
추가적인 파이프라인이 고속 콘텐츠(예컨대, 120 ㎐ 콘텐츠) 페인팅(192)에 대해 활성화되지만, 보다 저속 콘텐츠(예를 들어, 60 ㎐ 콘텐츠) 페인팅(196)에 대해서는 그렇지 않은 실시예들에서, 활성 프레임 영역은 확장되어, 60 ㎐ 활성 프레임 영역 비율로 페인팅될 수 있다. 이는, 120 ㎐ 활성 프레임 영역 타이밍을 사용하여 페인팅(194)에 비해 상대적으로 작은 수직 블랭킹 기간 및 확장된 활성 프레임 영역 타이밍을 초래한다.
동적 압축/압축해제
대역폭 할당을 동적으로 제어하는 또 다른 방식은 데이터를 압축하는 것이다. 예를 들어, 손실 압축, 색-서브샘플링, 감소된 색-깊이 범위들, 기타 등등은 SOC(88)와 타이밍 제어기(56) 및/또는 소스 구동기(84) 사이에서 전달되는 데이터의 양을 감소시키는데 사용될 수 있다. 도 11 및 도 12는 본 실시예에 따른, 동적 압축을 통한 동적 대역폭 제어에 대한 회로 다이어그램(199) 및 흐름도(230)를 각자 도시한다. 특히, 도 11은 도 5의 압축 선택 회로부(70)의 제1 소스 부분(70A)을 도시한다. 도 12는 실시예에 따른, 재생률에 기반하여 데이터를 선택적으로 압축하는 프로세스(230)를 도시한다. 도 13은 압축 선택 회로부(70)의 제2 싱크 부분(70B)을 도시하며, 그리고 도 14는 하나 이상의 실시예들에 따른, 재생률에 기반하여 데이터를 선택적으로 압축해제하는 프로세스(280)를 도시한다.
우선, 도 11로 시작하면, 압축 선택 회로부(70)의 소스 부분(70A)의 실시예가 도시된다. 데이터가 소스 부분(70)에 기입될 시에, 프레임 버퍼(200) 판독 동작은 기입 데이터의 속도를 결정하는데 사용된다. 예를 들어, 데이터는 120 ㎐ 또는 60 ㎐ 프레임률들로 클럭될 수 있다. 프레임 버퍼(200)는 (예컨대, 소스 부분(70A)에 기입된) 디스플레이(18)에서 디스플레이를 위해 기입될 것으로 기대되는 임의의 클럭률들을 지원한다. 재생률 정보는 소스 디스플레이 엔진(DE)(202)에 제공되며, 상기 소스 디스플레이 엔진은 콘텐츠를 압축하거나, 콘텐츠를 압축되지 않은 상태로 두는 것으로 스위치(204)를 설정한다. 본 명세서에서 언급된 바와 같이, 압축 아티팩트들은 보다 느린 콘텐츠에서 보다 잘 보일 수 있다. 이에 따라서, 소스 디스플레이 엔진(202)은 임계치 재생률에 기반하여 콘텐츠가 압축되어야 하는지 여부에 관한 결정을 이룰 수 있다. 예를 들어, 소스 디스플레이 엔진(202)은 60 ㎐ 초과인 재생률로 콘텐츠를 압축할 수 있거나, 또는 예를 들어, 120 ㎐에 있는 콘텐츠를 압축할 수 있다. 콘텐츠가 압축되어야 한다는 것을 재생률 정보가 표시할 시에, 소스 디스플레이 엔진(202)은 압축 회로부(206)를 가진 압축 경로를 활성화시키기 위해 스위치(204)를 작동시킬 수 있으며, 여기서 콘텐츠는 압축된다. 압축이 일어나야 한다는 것을 재생률이 표시하지 않을 시에, 소스 디스플레이 엔진(202)은 비-압축 경로로 스위치(204)를 작동시킬 수 있다.
소스 디스플레이 엔진(202)은 또한 압축 및 비-압축 경로들의 끝에서 스위치(208)를 작동시킬 수 있다. 압축이 사용되어야 한다는 것을 재생률이 표시할 시에, 스위치(208)는 압축 경로로부터 데이터(예컨대, 압축 회로부(206)로부터 압축 데이터)를 수신하도록 작동될 수 있다. 추가로, 압축이 구현되지 않아야 한다는 것을 재생률이 표시할 시에, 소스 디스플레이 엔진(202)은 비-압축 경로로부터 데이터(예컨대, 압축되지 않은 이미지 데이터)를 수신하기 위해 스위치를 작동시킬 수 있다.
데이터는 그 후에 적당한 경로로부터 수신되어 디스플레이 인터페이스(20)(예컨대, 저-전력 디스플레이 포트(LPDP) 인터페이스)에 제공될 수 있다. 보다 고속 콘텐츠(예컨대, 120 ㎐ 콘텐츠)가 이제 압축되기 때문에, 인터페이스(20)는 보다 저-재생률 송신(예컨대, 60 ㎐)을 지원할 수 있다.
120 ㎐ 압축 임계치 예시를 사용하여 프로세스(230)를 이제 논의하면, 120 ㎐ 콘텐츠가 프레임 버퍼(200)에 기입될 수 있다. 120 ㎐의 재생률은 (예컨대, 프레임 버퍼 판독 동작에 의해) 얻어질 수 있다(블록 232). 재생률 정보는 재생률이 압축을 위해 충분히 높은 경우를 결정하는데 사용된다(결정 블록 234). 예를 들어, 소스 디스플레이 엔진(202)이 120 ㎐ 또는 그 초과의 재생률을 가진 데이터를 압축하기 위한 것으로 설정된 경우, 임계치는 데이터를 압축하기 위해 충족된다. 이로써, 데이터는 (예컨대, 압축 회로부(206)를 포함하는 압축 경로를 활성화시키기 위한 것으로 스위치들(204 및 208)을 설정함으로써) 압축된다(블록 236). 일단 압축이 완료되거나, 또는 재생률이 압축을 보증하지 않는 경우(예컨대, 압축 재생률 임계치에 이르지 않음), 데이터는 추가 송신을 위해 추가 프로세싱(예컨대, 인터페이스(20)에 제공됨)를 위해 제공된다.
예를 들어, 도 13에 도시된 바와 같이, 콘텐츠는 동적 대역폭 제어 회로부(21)의 부분(70B)에서 수신될 수 있다. 도시된 바와 같이, 인터페이스(20)(예컨대, 저-전력 디스플레이 포트(LPDP) 인터페이스)는 콘텐츠를 수신하고 싱크 디스플레이 엔진(252)에 재생률 정보를 제공할 수 있고, 상기 싱크 디스플레이 엔진은 스위치(254)가 압축해제 회로부(256)를 통해 콘텐츠의 압축해제를 가능하게 하도록 작동되는지 여부를 제어할 수 있다. 예를 들어, 콘텐츠가 이전에 압축되었다는 것을 재생률 정보가 표시하는 경우, 스위치(254)는 콘텐츠를 압축해제 회로부(256)로 전하기 위해 작동될 수 있다. 콘텐츠가 압축되지 않았었다는 것을 재생률 정보가 표시할 시에, 스위치(254)는 압축해제 회로부(256)를 바이패스시키기 위해 작동될 수 있다. 싱크 디스플레이 엔진(252)은 압축해제 회로부(256) 또는 바이패스 경로로부터 콘텐츠를 수신할지 여부를 결정하는 제2 스위치(258)를 또한 제어할 수 있다. 예를 들면, 스위치(254)가 콘텐츠를 압축하기 위해 작동될 시에, 스위치(258)는 압축해제 회로부(256)로부터 콘텐츠를 수신하기 위해 작동될 수 있다. 압축해제 회로부(256)가 바이패스될 시, 스위치(258)는 바이패스 경로로부터 콘텐츠를 수신하기 위해 작동될 수 있다. 콘텐츠는 스위치(258)에 의해 타이밍 제어기(56) 및/또는 소스 구동기(84)로 전해질 수 있다.
도 14는 실시예에 따른, 동적 압축 데이터를 압축해제하는 프로세스(280)를 도시한다. 프로세스(280)는 데이터를 검색함으로써 시작한다(블록 282). 상기에서 언급된 바와 같이, 인터페이스(20)는 (예컨대, 도 10의 부분(70A)으로부터) 압축 또는 압축해제된 콘텐츠를 수신할 수 있다. 콘텐츠가 압축되었는지 여부에 관한 결정이 이루어진다(결정 블록 284). 예를 들어, 상기에서 논의된 바와 같이, 재생률은 콘텐츠가 이전에 압축되었는지 여부를 결정하기 위해 해석될 수 있다. 추가적으로 또는 대안적으로, 일부 실시예들에서, 플래그는 콘텐츠의 재생률 및/또는 콘텐츠가 이전에 압축되었는지 여부를 표시할 수 있다.
콘텐츠가 압축되었던 경우, 콘텐츠는 압축해제된다(블록 256). 상기에서 논의된 바와 같이, 이는, 일부 실시예들에서, 콘텐츠를 압축해제 회로부로 라우팅하기 위해 스위치를 작동시킴으로써, 일어날 수 있다. 일단 압축해제가 완료되거나, 또는 어떠한 이전의 압축도 일어나지 않으면, 콘텐츠는 타이밍 제어기(56) 및/또는 소스 구동기(84)에 제공된다(블록 288).
현재의 실시예가 재생률 정보에 압축 및/또는 압축해제를 기반으로 하였지만, 일부 실시예들에서, 다른 정보(예컨대, 플래그들, 기타 등등)는 스위치들을 제어하는데 사용될 수 있다. 이에 따라서, 일부 실시예들에서, 콘텐츠의 재생률은 도 11의 부분(70A), 도 13의 부분(70B), 또는 이들 둘 다에서 관측될 필요가 없다.
본 명세서에서 기술된 동적 압축을 사용함으로써, 증가된 대역폭이 보다 빠른 콘텐츠를 위해 제공되면서, 동일한 데이터 송신률을 유지할 수 있다. 예를 들어, 도 15는 압축된 송신 콘텐츠 대 압축되지 않은 콘텐츠의 시간-기반 비교(300)를 도시한다. 도 15의 예시에서, 보다 느린 콘텐츠(예컨대, 60 ㎐ 콘텐츠)는 행(302)에 도시된 바와 같이 프로세싱 및 렌더링된다. 보다 빠른 콘텐츠(예컨대, 120 ㎐ 콘텐츠)는 행(304)에 도시된 바와 같이 프로세싱 및 렌더링된다. 행(302)에 도시된 바와 같이, 인터페이스(20) 링크률은 레인들의 수와 레인당 처리량을 곱한 것이다. 현재의 예시에서, 4 개의 레인들이 사용되며, 여기서 각각의 레인은 1.62Gbps의 처리량을 가진다. 이에 따라서, 인터페이스(20)의 링크률은 4 x 1.62Gbps이다. 추가로, 보다 느린 콘텐츠에 대해, 어떠한 압축도 없기 때문에, 콘텐츠는 16 밀리초 동안 1 프레임의 표준 프레임률로 패널(164)에 의해 렌더링된다.
행(304)에 도시된 바와 같이, 보다 빠른 고속 콘텐츠에 대해, 인터페이스(20) 링크률은 행(302)에서의 링크률과 동일하다. 상기에서 언급된 바와 같이, 링크률은 레인들의 수와 레인들 각각의 처리량을 곱한 것이다. 이에 따라서, 행(302)와 유사하게, 링크률은 4 x 1.62 Gbps이다. 그러나, 압축되지 않은 보다 느린 콘텐츠와 달리, 보다 빠른 콘텐츠는 압축될 수 있다. 이에 따라서, 콘텐츠는 패널(164)에 의해 보다 빠르게 렌더링될 수 있다(예컨대, 2 개의 120 ㎐ 프레임들이 16.7 밀리초로 압축될 수 있음). 이로써, 프레임들의 양의 거의 두 배가 실질적으로 유사한 시간 동안 렌더링될 수 있다.
전술된 특정 실시예들은 예시로서 도시되었으며, 이들 실시예들이 다양한 수정들 및 대안적인 형태들을 받아들일 수 있음을 이해하여야 한다. 청구항들이 개시된 특정 형태들에 제한되는 것으로 의도되는 것이 아니라, 오히려 본 개시의 기술 사상 및 권리 범위 내에 속하는 모든 수정들, 등가물들 및 대안물들을 포괄하는 것으로 추가로 이해되어야 한다.

Claims (28)

  1. 방법으로서,
    전자 디스플레이 상에 디스플레이될 콘텐츠에 대한 재생률(refresh rate)을 수신하는 단계;
    상기 재생률에 기반하여, 활성화시키기 위해,
    인터페이스의 픽셀 파이프라인들의 수 - 상기 픽셀 파이프라인들 각각은 수신된 픽셀 데이터의 픽셀 프로세싱을 수행하는 픽셀 프로세싱 회로를 포함함 -; 및
    상기 인터페이스의 상기 픽셀 파이프라인들의 수 각각 내의 레인들의 수 - 상기 레인들의 수 각각은 상기 수신된 픽셀 데이터의 적어도 일부를 상기 픽셀 프로세싱 회로로, 상기 픽셀 프로세싱 회로로부터 또는 상기 픽셀 프로세싱 회로로 그리고 상기 픽셀 프로세싱 회로로부터 전달하기 위한 송신 와이어를 포함함 -
    를 결정하는 단계;
    상기 픽셀 파이프라인들의 수 및 상기 레인들의 수를 활성화시키는 단계; 및
    활성화된 상기 픽셀 파이프라인들의 수 및 상기 레인들의 수를 통해 디스플레이 패널에서 렌더링하기 위해 상기 콘텐츠를 제공하는 단계를 포함하는, 방법.
  2. 제1항에 있어서, 상기 재생률을 수신하는 단계는:
    상기 콘텐츠를 수신하며, 수신된 상기 콘텐츠로부터 상기 재생률을 디코딩하는 단계를 포함하는, 방법.
  3. 제1항에 있어서, 상기 픽셀 파이프라인들의 수를 결정하는 단계는:
    상기 재생률이 60 ㎐일 시에, 상기 픽셀 파이프라인들의 수를 1로 결정하는 단계; 및
    상기 재생률이 120 ㎐일 시에, 상기 픽셀 파이프라인들의 수를 2로 결정하는 단계를 포함하는, 방법.
  4. 제1항에 있어서, 상기 레인들의 수를 결정하는 단계는 상기 파이프라인들의 수를 파이프라인에서의 레인들의 수와 곱하는 단계를 포함하는, 방법.
  5. 제1항에 있어서, 상기 레인들의 수를 결정하는 단계는 상기 재생률에 기반하여 레인들의 수를 보간하는 단계를 포함하는, 방법.
  6. 제1항에 있어서, 상기 디스플레이 패널에서 렌더링하기 위해 상기 콘텐츠를 제공하는 단계에 앞서, 활성화된 상기 파이프라인들로부터의 출력들을 합치는 단계를 포함하는, 방법.
  7. 전자 디바이스로서,
    이미지 데이터를 발생시키도록 구성된 프로세서;
    상기 이미지 데이터를 렌더링하도록 구성된 전자 디스플레이;
    상기 프로세서로부터 상기 전자 디스플레이로 송신된 상기 이미지 데이터를 제공하도록 구성된 인터페이스; 및
    동적 대역폭 제어 회로부 - 상기 동적 대역폭 제어 회로부는:
    상기 이미지 데이터의 재생률을 결정하고;
    상기 재생률에 기반하여, 활성화시키기 위해,
    상기 인터페이스의 픽셀 파이프라인들의 수 - 상기 픽셀 파이프라인들 각각은 수신된 픽셀 데이터의 픽셀 프로세싱을 수행하는 픽셀 프로세싱 회로를 포함함 -; 및
    상기 인터페이스의 상기 픽셀 파이프라인들의 수 각각 내의 레인들의 수 - 상기 레인들의 수 각각은 상기 수신된 픽셀 데이터의 적어도 일부를 상기 픽셀 프로세싱 회로로, 상기 픽셀 프로세싱 회로로부터 또는 상기 픽셀 프로세싱 회로로 그리고 상기 픽셀 프로세싱 회로로부터 전달하기 위한 송신 와이어를 포함함 -
    를 결정하고;
    상기 픽셀 파이프라인들의 수 및 상기 레인들의 수를 활성화시키며;
    활성화된 상기 픽셀 파이프라인들의 수 및 상기 레인들의 수를 통해 상기 전자 디스플레이에서 렌더링하기 위해 상기 이미지 데이터를 제공하도록 구성됨 -를 포함하는, 전자 디바이스.
  8. 제7항에 있어서, 상기 전자 디스플레이는 타이밍 제어기를 포함하며, 상기 동적 대역폭 제어는 상기 타이밍 제어기에 상기 이미지 데이터를 제공하도록 구성되는, 전자 디바이스.
  9. 제7항에 있어서, 상기 전자 디스플레이는 소스 구동기를 포함하며, 상기 동적 대역폭 제어는 상기 소스 구동기에 상기 이미지 데이터를 제공하도록 구성되는, 전자 디바이스.
  10. 제7항에 있어서, 상기 동적 대역폭 제어 회로부는, 상기 재생률이 60 ㎐일 시에 하나의 픽셀 파이프라인을 활성화하고 상기 재생률이 120 ㎐일 시에 2 개의 픽셀 파이프라인들을 활성화하도록 구성되는, 전자 디바이스.
  11. 제10항에 있어서, 상기 레인들의 수의 수는 활성화된 파이프라인들의 수와 각각의 픽셀 파이프라인에서의 레인들의 수를 곱한 것과 같은, 전자 디바이스.
  12. 제10항에 있어서, 상기 레인들의 수의 수는 활성화된 파이프라인들의 수와 각각의 픽셀 파이프라인에서의 레인들 수를 곱한 것보다 작은, 전자 디바이스.
  13. 제7항에 있어서, 상기 인터페이스는 상기 동적 대역폭 제어 회로부의 적어도 일 부분을 포함하는, 전자 디바이스.
  14. 제7항에 있어서, 상기 프로세서는 상기 동적 대역폭 제어 회로부의 적어도 일 부분을 포함하는, 전자 디바이스.
  15. 제7항에 있어서, 상기 전자 디스플레이는 상기 동적 대역폭 제어 회로부의 적어도 일 부분을 포함하는, 전자 디바이스.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 전자 디바이스로서,
    이미지 데이터를 발생시키도록 구성된 프로세서;
    상기 이미지 데이터를 렌더링하도록 구성된 전자 디스플레이;
    상기 프로세서로부터 상기 전자 디스플레이로 송신된 이미지 데이터를 제공하도록 구성된 디스플레이 인터페이스; 및
    동적 대역폭 제어 회로부 - 상기 동적 대역폭 제어 회로부는:
    상기 이미지 데이터의 재생률에 기반하여, 상기 이미지 데이터가 압축되어야 하는지 여부를 결정하고;
    상기 이미지 데이터가 압축되어야 할 시에, 상기 이미지 데이터를 선택적으로 압축하며;
    차후에 디스플레이 패널에서 렌더링하기 위해 상기 이미지 데이터를 제공하도록 구성됨 -를 포함하고,
    상기 동적 대역폭 제어 회로부는:
    상기 이미지 데이터를 수신하도록 구성된 프레임 버퍼;
    상기 프레임 버퍼에 의해 제공된 정보로부터 상기 재생률을 결정하도록 구성된 소스 디스플레이 엔진;
    제1 스위치 - 상기 제1 스위치는:
    상기 이미지 데이터가 압축되어야 할 시에, 압축 경로로 상기 이미지 데이터를 라우팅하며;
    상기 이미지 데이터가 압축되지 않아야 할 시에, 압축을 바이패스시키는 바이패스 경로로 상기 이미지 데이터를 라우팅하도록 구성됨 -;
    제2 스위치 - 상기 제2 스위치는:
    상기 이미지 데이터가 압축되어야 할 시에, 상기 압축 경로로부터 상기 디스플레이 인터페이스로 상기 이미지 데이터를 라우팅하며;
    상기 이미지 데이터가 압축되지 않아야 할 시에, 상기 바이패스 경로로부터 상기 디스플레이 인터페이스로 상기 이미지 데이터를 라우팅하도록 구성됨 -를 포함하는, 전자 디바이스.
  21. 제20항에 있어서, 상기 프레임 버퍼는 120 ㎐ 재생률을 지원하며, 상기 디스플레이 인터페이스는 60 ㎐ 재생률을 지원하는, 전자 디바이스.
  22. 전자 디바이스로서,
    이미지 데이터를 발생시키도록 구성된 프로세서;
    상기 이미지 데이터를 렌더링하도록 구성된 전자 디스플레이;
    상기 프로세서로부터 상기 전자 디스플레이로 송신된 이미지 데이터를 제공하도록 구성된 디스플레이 인터페이스; 및
    동적 대역폭 제어 회로부 - 상기 동적 대역폭 제어 회로부는:
    상기 이미지 데이터의 재생률에 기반하여, 상기 이미지 데이터가 압축되어야 하는지 여부를 결정하고;
    상기 이미지 데이터가 압축되어야 할 시에, 상기 이미지 데이터를 선택적으로 압축하며;
    차후에 디스플레이 패널에서 렌더링하기 위해 상기 이미지 데이터를 제공하도록 구성됨 -를 포함하고,
    상기 동적 대역폭 제어 회로부는:
    제1 스위치 - 상기 제1 스위치는:
    상기 이미지 데이터가 압축되어야 할 시에, 압축해제 경로로 상기 이미지 데이터를 라우팅하며;
    상기 이미지 데이터가 압축되지 않아야 할 시에, 상기 압축해제 경로를 바이패스시키는 바이패스 경로로 상기 이미지 데이터를 라우팅하도록 구성됨 -;
    제2 스위치 - 상기 제2 스위치는:
    상기 이미지 데이터가 압축되어야 할 시에, 상기 압축해제 경로로부터 전자 디스플레이의 타이밍 제어기, 소스 구동기 또는 이들 둘 다로 상기 이미지 데이터를 라우팅하며;
    상기 이미지 데이터가 압축되지 않아야 할 시에, 상기 바이패스 경로로부터 상기 타이밍 제어기, 상기 소스 구동기, 또는 이들 둘 다로 상기 이미지 데이터를 라우팅하도록 구성됨 -; 및
    상기 이미지 데이터가 압축되어야 하는지 여부에 기반하여 상기 제1 스위치 및 상기 제2 스위치를 제어하도록 구성된 싱크 디스플레이 엔진을 포함하는, 전자 디바이스.
  23. 제22항에 있어서, 상기 싱크 디스플레이 엔진은 상기 이미지 데이터의 재생률에 기반하여 상기 제1 스위치 및 상기 제 2 스위치를 제어하도록 구성되는, 전자 디바이스.
  24. 제22항에 있어서, 상기 싱크 디스플레이 엔진은 상기 이미지 데이터가 제공된 플래그에 기반하여 상기 제1 스위치 및 상기 제2 스위치를 제어하도록 구성되는, 전자 디바이스.
  25. 제22항에 있어서, 상기 디스플레이 인터페이스는 60 ㎐ 재생률을 지원하며, 상기 타이밍 제어기, 상기 소스 구동기, 또는 이들 둘 다는 120 ㎐ 재생률을 지원하는, 전자 디바이스.
  26. 삭제
  27. 삭제
  28. 삭제
KR1020177020955A 2015-03-18 2016-02-24 고속 디스플레이 인터페이스 KR101851916B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/661,723 US9953613B2 (en) 2015-03-18 2015-03-18 High speed display interface
US14/661,723 2015-03-18
PCT/US2016/019345 WO2016148859A1 (en) 2015-03-18 2016-02-24 High speed display interface

Publications (2)

Publication Number Publication Date
KR20170098314A KR20170098314A (ko) 2017-08-29
KR101851916B1 true KR101851916B1 (ko) 2018-04-24

Family

ID=55637443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177020955A KR101851916B1 (ko) 2015-03-18 2016-02-24 고속 디스플레이 인터페이스

Country Status (7)

Country Link
US (1) US9953613B2 (ko)
EP (2) EP3238208A1 (ko)
JP (1) JP6605613B2 (ko)
KR (1) KR101851916B1 (ko)
CN (2) CN105989814B (ko)
TW (1) TWI582685B (ko)
WO (1) WO2016148859A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102443203B1 (ko) * 2015-10-27 2022-09-15 삼성전자주식회사 전자 장치 운용 방법 및 이를 지원하는 전자 장치
CN106488155A (zh) * 2016-10-17 2017-03-08 青岛海信电器股份有限公司 一种屏幕菜单信号的生成方法及装置
KR20180050174A (ko) * 2016-11-04 2018-05-14 삼성전자주식회사 전자 장치 및 그 제어 방법
WO2018143975A1 (en) * 2017-02-01 2018-08-09 Hewlett-Packard Development Company, L.P. Configuration options for display devices
US10467733B2 (en) * 2017-07-27 2019-11-05 Raytheon Company Multiplexed high dynamic range images
US10388255B2 (en) * 2018-06-29 2019-08-20 Intel Corporation Computers for supporting multiple virtual reality display devices and related methods
US11023995B2 (en) * 2018-09-21 2021-06-01 Apple Inc. Systems and methods to toggle display links
US11212209B2 (en) 2019-07-16 2021-12-28 Hewlett Packard Enterprise Development Lp Speed determination for network ports
CN113079336A (zh) * 2020-01-03 2021-07-06 深圳市春盛海科技有限公司 高速影像的录像方法及装置
US11468833B2 (en) 2020-02-06 2022-10-11 Samsung Electronics Co., Ltd. Method of controlling the transition between different refresh rates on a display device
TWI812970B (zh) * 2021-06-25 2023-08-21 瑞昱半導體股份有限公司 電源供應電路以及電源供應方法
CN114333691B (zh) * 2021-12-30 2023-03-31 利亚德光电股份有限公司 图像显示的控制方法、装置以及图像显示设备
CN118298780A (zh) * 2023-01-05 2024-07-05 荣耀终端有限公司 一种刷新率切换方法及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001184038A (ja) * 1999-12-22 2001-07-06 Hitachi Ltd 映像信号処理装置
US20030128198A1 (en) * 2002-01-04 2003-07-10 Carl Mizuyabu System for reduced power consumption by monitoring video content and method thereof
JP2012054700A (ja) * 2010-08-31 2012-03-15 Fujitsu Ltd 表示装置、情報処理装置、表示装置の制御方法、情報処理装置の制御方法、表示制御プログラム及び情報処理プログラム

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0304484A4 (en) 1987-03-16 1990-12-27 The Cherry Corporation Video display interface
US5936616A (en) * 1996-08-07 1999-08-10 Microsoft Corporation Method and system for accessing and displaying a compressed display image in a computer system
US6469744B1 (en) * 1999-07-06 2002-10-22 Hitachi America, Ltd. Methods and apparatus for encoding, decoding and displaying images in a manner that produces smooth motion
JP2004015771A (ja) * 2002-06-12 2004-01-15 Sharp Corp 動画像符号化装置、動画像記録装置、動画像復号装置、動画像再生装置、及び液晶表示装置
US8059673B2 (en) 2003-05-01 2011-11-15 Genesis Microchip Inc. Dynamic resource re-allocation in a packet based video display interface
JP2007206233A (ja) * 2006-01-31 2007-08-16 Toshiba Matsushita Display Technology Co Ltd インターフェース
US8391354B2 (en) 2007-05-14 2013-03-05 Broadcom Corporation Method and system for transforming uncompressed video traffic to network-aware ethernet traffic with A/V bridging capabilities and A/V bridging extensions
US8578192B2 (en) 2008-06-30 2013-11-05 Intel Corporation Power efficient high frequency display with motion blur mitigation
JP5460405B2 (ja) * 2010-03-24 2014-04-02 キヤノン株式会社 画像表示装置およびその制御方法
KR101320075B1 (ko) 2010-06-18 2013-10-18 엘지디스플레이 주식회사 ｉＤＰ 인터페이스 기반의 픽셀 클럭 복원 방법과 이를 이용한 표시장치
EP2642480B1 (en) * 2010-11-19 2019-01-02 Sharp Kabushiki Kaisha Data forwarding circuit, data forwarding method, display device, host-side device, and electronic apparatus
US8788890B2 (en) * 2011-08-05 2014-07-22 Apple Inc. Devices and methods for bit error rate monitoring of intra-panel data link
US9123307B2 (en) * 2011-08-12 2015-09-01 Sharp Kabushiki Kaisha Display system, host device, and display device
US8615611B2 (en) 2012-04-16 2013-12-24 Icron Technologies Corporation Devices and methods for transmitting USB data over DisplayPort transmission media
US9355613B2 (en) * 2012-10-09 2016-05-31 Mediatek Inc. Data processing apparatus for transmitting/receiving compression-related indication information via display interface and related data processing method
US8988416B2 (en) * 2012-12-14 2015-03-24 Parade Technologies, Ltd. Power reduction technique for digital display panel with point to point intra panel interface
US20140267322A1 (en) 2013-03-15 2014-09-18 Fresco Logic, Inc. Display signal buffer
KR20140131102A (ko) 2013-05-03 2014-11-12 삼성전자주식회사 영상전송장치, 영상수신장치 및 이들의 제어방법
KR101599888B1 (ko) 2014-05-02 2016-03-04 삼성전자주식회사 적응적 영상 데이터 압축 방법 및 장치
US9905199B2 (en) * 2014-09-17 2018-02-27 Mediatek Inc. Processor for use in dynamic refresh rate switching and related electronic device and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001184038A (ja) * 1999-12-22 2001-07-06 Hitachi Ltd 映像信号処理装置
US20030128198A1 (en) * 2002-01-04 2003-07-10 Carl Mizuyabu System for reduced power consumption by monitoring video content and method thereof
JP2012054700A (ja) * 2010-08-31 2012-03-15 Fujitsu Ltd 表示装置、情報処理装置、表示装置の制御方法、情報処理装置の制御方法、表示制御プログラム及び情報処理プログラム

Also Published As

Publication number Publication date
KR20170098314A (ko) 2017-08-29
EP3825999A1 (en) 2021-05-26
JP6605613B2 (ja) 2019-11-13
CN205645213U (zh) 2016-10-12
CN105989814B (zh) 2019-06-11
EP3238208A1 (en) 2017-11-01
WO2016148859A1 (en) 2016-09-22
US20160275905A1 (en) 2016-09-22
CN105989814A (zh) 2016-10-05
JP2018507440A (ja) 2018-03-15
TWI582685B (zh) 2017-05-11
TW201636821A (zh) 2016-10-16
US9953613B2 (en) 2018-04-24

Similar Documents

Publication Publication Date Title
KR101851916B1 (ko) 고속 디스플레이 인터페이스
US8717265B2 (en) Staggered line inversion and power reduction system and method for LCD panels
US9063595B2 (en) Devices and methods for reducing power usage of a touch-sensitive display
TWI620165B (zh) 用於減少電力消耗之電荷共享方法及實行該方法之設備
US8749541B2 (en) Decreasing power consumption in display devices
US8952913B2 (en) Display device and driving method thereof
US9268433B2 (en) Devices and methods for reducing power usage of a touch-sensitive display
US9947277B2 (en) Devices and methods for operating a timing controller of a display
US20160275897A1 (en) Content-driven slew rate control for display driver
TW201610952A (zh) 以動態框率支援的功率最佳化
CN110045855A (zh) 包括触摸传感器的显示设备
US20130194284A1 (en) Gamma bus amplifier offset cancellation
KR102225254B1 (ko) 표시 패널 컨트롤러 및 이를 포함하는 표시 장치
US9311867B2 (en) Devices and methods for reducing power consumption of a demultiplexer
US9311871B2 (en) Devices and methods for reducing power to drive pixels of a display
KR20180034755A (ko) 전자 장치 및 전자 장치의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
A302 Request for accelerated examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant