KR101172313B1

KR101172313B1 - 반도체 소자의 제조방법

Info

Publication number: KR101172313B1
Application number: KR1020060017700A
Authority: KR
Inventors: 강정규
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2006-02-23
Filing date: 2006-02-23
Publication date: 2012-08-14
Also published as: KR20070087360A

Abstract

본 발명은 셀할로 이온주입시 방해역할을 하는 스컴(scum)을 제거하기 위한 반도체 소자의 제조방법을 제공하기 위한 것으로, 본 발명은 반도체 기판 상부에 복수의 게이트패턴을 형성하는 단계, 상기 게이트패턴 사이의 반도체 기판에 제1접합영역과 제2접합영역을 형성하는 단계, 상기 게이트패턴 상부에 네가티브 감광막을 도포하는 단계, 상기 네가티브 감광막에 대해 노광을 진행하는 단계, 상기 네가티브 감광막 중에서 상기 비노광부분을 선택적으로 현상하여 상기 게이트패턴 사이의 제2접합영역을 오픈시키는 단계, 상기 현상 후 잔류하는 네가티브 감광막을 이온주입배리어로 상기 제2접합영역에 대해 추가로 이온주입을 진행하여 비대칭 접합구조를 형성하는 단계를 포함하고, 상기한 본 발명은 스컴이 형성되는 것을 방지하여 소자 특성 및 TEST 수율 향상의 효과가 있다.

네가티브 감광막, 노광, 현상, 셀할로 이온주입

Description

반도체 소자의 제조방법{METHOD FOR FABRICATING THE SAME OF SEMICONDUCTOR DEVICE}

도 1은 종래 기술에 따른 반도체 소자를 설명하기 위한 단면도,

도 2a 내지 도 2d는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도.

* 도면의 주요 부분에 대한 부호의 설명

31 : 반도체 기판 32 : 소자분리막

33 : 게이트패턴 34 : 네가티브 감광막

35 : 포토마스크

100 : 비트라인콘택노드부 101 : 스토리지노드콘택노드부

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 셀할 로 이온주입에 관한 것이다.

최근에 반도체소자가 고집적화됨에 따라 채널길이가 감소하게 되고, 이로 인해 문턱전압이 감소하는 문제가 있다. 이를 개선하는 방법으로 비트라인콘택노드(BLC Node) 부분에만 비대칭이온주입(Asymmetry Implant), 예컨대 셀할로이온주입(Cell HALO Implant)을 실시하여 문턱전압(Vt)을 상향시키면서 리프레시(Refresh) 특성도 열화시키지 않는 기술이 제안되었다.

도 1은 종래 기술에 따른 반도체 소자를 설명하기 위한 단면도이다.

도 1에 도시된 바와 같이, 반도체 기판(11)에 소자분리막(12)을 형성하고, 소자분리막(12)을 포함한 반도체 기판(11) 상에 게이트패턴(13)을 형성한다.

이어서, 게이트패턴(13) 사이를 채우면서 감광막을 형성하고, 노광 및 현상으로 이온주입 예정지역, 즉 비트라인콘택노드부(100)를 선택적으로 오픈시키는 이온주입마스크(14)를 형성한다.

여기서, 감광막은 노광된 부분이 현상된다. 따라서, 감광막에 노광이 불균일하게 진행되면 후속 현상에서 노광되지 않은 부분은 스컴(scum, 14a)이 존재하게된다. 즉, 소자의 고집적화에 따라 게이트패턴(13) 사이 간격이 좁아지고 그로인해 노광이 균일하게 전달되지 못해, 노광 후 현상공정에서 모두 제거되지 못하고 스컴(scum, 14a)이 존재한다.

이러한 스컴(14a)은 후속 셀할로 이온주입시 비트라인콘택노드부(100)에 이온주입이 되는 것을 방해하여 펀치쓰루(Punchthrough) 및 저항에 취약해지는 문제점이 있다.

잔류하는 스컴(14a)를 없애기 위해 스컴(14a) 제거공정, 즉 디스컴(Descum)을 한번더 진행하면 감광막이 존재해야할 스토리지노드콘택노드부(101)의 감광막마진 부족에 따라 배리어(Barrier)역할을 못하여 불필요한 도펀트주입에 의해 스토리지노드콘택노드부(101)에 저항이 증가하는 문제점이 있다.

상기한 두가지 문제점을 프로세스 제어(Process Control)를 통해 트레이드오프(Trade-off)관계로 마진(Margin)을 설정하기가 어렵고, 소자 마진(Device Margin) 불량의 원인이 되어 수율 감소 및 디그리드(Degrade)의 원인이 되는 문제점이 있다.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 셀할로 이온주입시 방해역할을 하는 스컴(scum)을 제거하고, 스토리지노드콘택노드부의 이온주입 마스크마진을 확보하기 위한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명은 반도체 기판 상부에 복수의 게이트패턴을 형성하는 단계, 상기 게이트패턴 사이의 반도체 기판에 제1접합영역과 제2접합영역을 형성하는 단계, 상기 게이트패턴 상부에 네가티브 감광막을 도포하는 단계, 상기 네가티브 감광막에 대해 노광을 진행하는 단계, 상기 네가티브 감광막 중에서 비노광 부분을 선택적으로 현상하여 상기 게이트패턴 사이의 제2접합영역을 오픈시키는 단계, 상기 현상 후 잔류하는 네가티브 감광막을 이온주입배리어로 상기 제2접합영역에 대해 추가로 이온주입을 진행하여 비대칭 접합구조를 형성하는 단계를 포함한다.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 2a 내지 도 2d는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도이다.

도 2a에 도시된 바와 같이, 반도체 기반(31) 상에 소자분리막(32)을 형성한다. 여기서, 소자분리막(32)은 활성영역을 정의하기 위한 것이다.

이어서, 소자분리막(32)을 포함한 반도체 기판(31) 상에 복수개의 게이트패턴(33)을 형성한다. 여기서, 게이트패턴(33)은 폴리실리콘막(33a), 메탈전극(33b)과 게이트하드마스크질화막(33c)가 순차로 적층된 구조로 형성되고, 특히 메탈전극(33b)은 텅스텐 또는 텅스텐실리사이드로 형성할 수 있다.

이때, 게이트패턴(33) 사이의 반도체 기판(31)은 스토리지노드콘택노드부(101)와 비트라인콘택노드부(100)가 정의된다. 스토리지노드콘택노드부(101)와 비트라인콘택노드부(100)는 N타입의 불순물이 도핑된 N타입으로 형성한다.

이어서, 게이트패턴(33) 사이를 채울때까지 네가티브 감광막(34)을 형성한다. 여기서, 네가티브 감광막(34)은 후속 셀할로 이온주입시 이온주입 마스크로 사 용하기 위한 것으로, 네가티브 감광막(34)은 노광 되지 않은 부분을 현상하는 것이다.

이어서, 네가티브 감광막(34) 상에 포토마스크(35)를 형성하여 네가티브 감광막(34)의 노광영역을 오픈시킨다. 여기서, 포토마스크(35)는 빛이 투과할 수 있는 석영과 빛의 투과를 막는 크롬으로 구성된다. 이때, 노광영역은 이온주입 예정지역 상부 즉 비트라인콘택노드부(100)는 노광되지 않고, 이온주입 예정외지역 즉 스토리지노드콘택노드부(101)가 노광되도록 형성한다.

이어서, 네가티브 감광막(34)의 셀할로 이온주입 예정외지역에 노광을 실시한다. 이때, 노광원은 KrF, ArF 및 I-line의 그룹 중에서 선택된 어느 하나를 사용할 수 있다.이는 네가티브 감광막(34)의 현상이 노광되지 않은 부분에 실시되기 때문이다.

따라서, 노광영역(34b)과 비노광지역(34a)으로 나뉜다.

도 2b에 도시된 바와 같이, 현상을 통해 비노광지역(34b)을 선택적으로 제거하여 셀할로 이온주입 예정지역을 오픈시킨다.

여기서, 셀할로 이온주입 예정지역은 비트라인콘택 노드부(100)이고, 네가티브 감광막(34)은 스토리지노드콘택노드부(101)에만 존재한다. 이때, 후속 셀할로 이온주입이 실시될 비트라인콘택노드부(100)에 스컴이 발생하지 않고 게이트패턴(33) 사이에 반도체 기판(31) 표면이 드러난다. 또한, 스토리지노드콘택노드부(101)의 네가티브 감광막(34)은 마스크마진을 확보하면서 충분히 남아 있게된다.

네가티브 감광막(34)은 노광되지 않은 부분 즉, 최초 도포된 상태 그대로의 네가티브 감광막(34)을 현상하는 것이기 때문에 노광되지 않은 비트라인콘택노드부(100)의 네가티브 감광막(34)은 완전히 제거되어 스컴이 존재하지 않는다. 또한, 스토리지노드콘택노드부(101)는 노광이 충분치 않게, 불균일하게 진행됐다 하더라도 표면으로부터 일부깊이는 충분히 노광되었기 때문에 바닥부분에 노광의 유무에 상관없이 현상액의 영향을 받지 않게됨으로써 마스크마진을 확보하면서 충분히 남아 있게된다.

도 2c에 도시된 바와 같이, 네가티브 감광막(34)을 이온주입 마스크로 비트라인콘택노드부(100)에 셀할로 이온주입을 실시한다. 여기서, 셀할로 이온주입은 P타입의 불순물을 도핑하여 비대칭 접합구조를 형성한다. 특히, 펀치쓰루 이온주입(Punch Through Implant, 3족계열)과 반도체 기판(31)의 저항을 낮추기 위한 쉘로우 이온주입(Swallow Implant, 5족)을 실시한다.

이때, 셀할로 이온주입은 스컴(scum)이 잔류하지 않고, 스토리지노드콘택노드부(101)의 마스크마진이 충분히 확보되면서, 노광(Exposure)되어 경화된 네가티브감광막(34)을 통하여 블로킹(Blocking)되어 안정적인 셀할로 이온주입을 실시할 수 있다.

삭제

도 2d에 도시된 바와 같이, 잔류하는 네가티브 감광막(34)을 제거한다. 네가티브 감광막(34)은 건식식각으로 제거하되, 바람직하게는 산소플라즈마로 제거할 수 있다.

상기한 본 발명은, 셀할로 이온주입을 위한 마스크로 네가티브 감광막을 사 용하여 셀할로 이온주입시 방해역할을 하는 스컴 형성을 방지하고, 스토리지노드콘택노드부의 마스크마진을 충분히 확보하여 안정적인 셀할로 이온주입을 실시할 수 있는 장점이 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 본 발명에 의한 반도체 소자의 제조방법은 스컴이 형성되는 것을 방지하고 스토리지노드콘택노드부의 이온주입 마스크마진을 확보함으로써 안정적인 셀할로 이온주입을 실시하여 소자 특성 및 TEST 수율 향상의 효과가 있다.

Claims

반도체 기판 상부에 복수의 게이트패턴을 형성하는 단계;

상기 게이트패턴 사이의 반도체 기판에 제1접합영역과 제2접합영역을 형성하는 단계;

상기 게이트패턴 상부에 네가티브 감광막을 도포하는 단계;

상기 네가티브 감광막에 대해 노광을 진행하는 단계;

상기 네가티브 감광막 중에서 비노광 부분을 선택적으로 현상하여 상기 게이트패턴 사이의 제2접합영역을 오픈시키는 단계; 및

상기 현상 후 잔류하는 네가티브 감광막을 이온주입배리어로 상기 제2접합영역에 대해 추가로 이온주입을 진행하여 비대칭 접합구조를 형성하는 단계

를 포함하는 반도체 소자의 제조방법.
청구항 2은(는) 설정등록료 납부시 포기되었습니다.

제1항에 있어서,

상기 게이트패턴 사이의 반도체 기판에 제1접합영역과 제2접합영역을 형성하는 단계에서,

상기 제1접합영역과 제2접합영역은 N타입으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
청구항 3은(는) 설정등록료 납부시 포기되었습니다.

제1항에 있어서,

상기 제1접합영역은 스토리지노드콘택노드부, 제2접합영역은 비트라인콘택노드부로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
청구항 4은(는) 설정등록료 납부시 포기되었습니다.

제1항에 있어서,

상기 노광을 진행하는 단계에서,

노광원은 KrF, ArF 및 I-line의 그룹 중에서 선택된 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
청구항 5은(는) 설정등록료 납부시 포기되었습니다.

제1항에 있어서,

상기 추가 이온주입을 진행하는 단계에서,

상기 추가 이온주입은 P타입 불순물로 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
삭제