KR101166328B1 - 촬상 장치 - Google Patents

촬상 장치 Download PDF

Info

Publication number
KR101166328B1
KR101166328B1 KR1020110073573A KR20110073573A KR101166328B1 KR 101166328 B1 KR101166328 B1 KR 101166328B1 KR 1020110073573 A KR1020110073573 A KR 1020110073573A KR 20110073573 A KR20110073573 A KR 20110073573A KR 101166328 B1 KR101166328 B1 KR 101166328B1
Authority
KR
South Korea
Prior art keywords
transistor
imaging unit
photoelectric conversion
transfer
pixel
Prior art date
Application number
KR1020110073573A
Other languages
English (en)
Other versions
KR20110102849A (ko
Inventor
구니히코 하라
히로시 구보
야스유키 엔도
마사토시 기무라
Original Assignee
르네사스 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 르네사스 일렉트로닉스 가부시키가이샤 filed Critical 르네사스 일렉트로닉스 가부시키가이샤
Publication of KR20110102849A publication Critical patent/KR20110102849A/ko
Application granted granted Critical
Publication of KR101166328B1 publication Critical patent/KR101166328B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

화소부(PD1)에 있어서, 제 1 액티브 영역에서 포토다이오드(1) 및 전송 트랜지스터(2)가 형성된다. 그리고, 제 2 액티브 영역에서 리셋 트랜지스터(3)가 형성된다. 화소부(PD2)에 있어서, 제 1 액티브 영역에서 포토다이오드(4) 및 전송 트랜지스터(5)가 형성된다. 그리고, 제 2 액티브 영역에서 증폭 트랜지스터(6)가 형성된다. 제 1 및 제 2 액티브 영역의 형상은 화소부(PD1, PD2)에서 동일하다. 또한, 리셋 트랜지스터(3) 및 증폭 트랜지스터(6)는 각 화소부(PD1, PD2)에서 공유된다.

Description

촬상 장치{IMAGE PICKUP APPARATUS}
본 발명은 광전 변환 기능을 갖는 촬상 소자 및 그것을 구비한 촬상 장치에 관한 것이다.
종래, 광전 변환 기능을 갖는 촬상 소자는 1차원 또는 2차원으로 배열하여 화상 신호를 얻을 수 있기 때문에 이미지 센서로서 활용되어, 비디오 카메라, 복사기 및 팩시밀리 등 여러 가지의 방면에 이용되고 있다.
이 촬상 소자로서, 집적 밀도가 높은 MOS(Metal Oxide Semiconductor) 트랜지스터의 작성과의 호환성이 양호한 프로세스를 이용하여 제작되는 CM0S형 센서를 들 수 있다.
최근, 특히 촬상 소자의 소형화가 요구되고 있어, 고집적화를 도모하는 방식이 다양하게 제안되고 있다.
일본 특허 공개 제2001-24948호 공보 및 일본 특허 공개 제2002-50752호 공보에서는, 1화소에 대응하는 하나의 촬상 소자를 구성하는 부품 점수를 삭감하는 것에 의해, 고집적화를 도모하는 방식이 제안되고 있다. 구체적으로는, 복수의 화소로 트랜지스터 등을 공유하는 것에 의해서, 1화소당 트랜지스터 수를 삭감하고 있다.
상기 공보에서는 복수의 화소로 트랜지스터를 공유하는 것에 의해 1화소당 트랜지스터 수를 삭감하여 집적도의 향상을 도모하는 방식이 개시되어 있지만, 각 화소당의 부품 점수는 불균일하기 때문에 각 화소의 레이아웃 패턴도 불균일하게 되어 버린다.
이 점에서, 불균일한 레이아웃 패턴은 이른바 고정 패턴 노이즈(Fixed Pattern Noise: 이하, FPN이라고도 칭함)의 발생이 커서, 고해상도 및 고화질의 화상 검출을 실행할 수가 없다고 하는 문제가 있었다.
본 발명은 상기한 바와 같은 문제를 해결하기 위해서 이루어진 것으로서, 1화소당의 트랜지스터를 삭감하고, 또한, 고정 패턴 노이즈를 억제하는 것에 의해, 고해상도 및 고화질의 화상 검출을 실행할 수 있는 촬상 소자 및 그것을 구비한 촬상 장치를 제공하는 것을 목적으로 한다.
본 발명에 따른 촬상 소자는, 동일 기판상에서 각각이 동일 형상이며, 구성 부품을 형성하기 위해서 이용되는 제 1 및 제 2 액티브 영역을 갖는 제 1 및 제 2 화소부를 구비한다. 제 1 화소부는 제 1 액티브 영역에 형성되는 제 1 광전 변환 소자와, 제 1 광전 변환 소자에 의해 광전 변환된 전하를 선택적으로 전하를 유지하는 제 1 플로팅 확산(floating diffusion) 영역에 전달하기 위한 제 1 전송 트랜지스터와, 제 2 액티브 영역에 형성되는 제 1 플로팅 확산 영역을 리셋하기 위한 리셋 트랜지스터를 포함한다. 제 2 화소부는 제 1 액티브 영역에 형성되는 제 2 광전 변환 소자와, 제 2 광전 변환 소자에 의해 광전 변환된 전하를 선택적으로 전하를 유지하는 제 2 플로팅 확산 영역에 전달하기 위한 제 2 전송 트랜지스터와, 제 2 액티브 영역에 형성되는 제 2 플로팅 확산 영역에서의 전하에 따른 신호를 증폭하여 출력하는 증폭 트랜지스터를 포함한다. 플로팅 확산 영역은 제 1 및 제 2 화소부에 의해 공유된다.
본 발명의 촬상 소자는 각각이 동일 형상이며, 구성 부품을 형성하기 위해서 이용되는 제 1 및 제 2 액티브 영역을 갖는 제 1 및 제 2 화소부를 구비한다. 즉, 화소부에서 액티브 영역은 동일하다. 따라서, 레이아웃 패턴을 균일하게 하고, 이른바 고정 패턴 노이즈를 억제하여, 고해상도 및 고화질의 화상 검출을 실행할 수 있다.
본 발명에 따른 촬상 장치는, 동일 기판상에서 각각이 동일 형상이며, 구성 부품을 형성하기 위해서 이용되는 제 1 및 제 2 액티브 영역을 갖는, 행렬 형상으로 배열된 복수의 화소부와, 복수의 화소부를 제어하기 위한 제어부를 구비한다. 복수의 화소부는 제 1 방향으로 배열된 인접하는 2개씩의 세트로 분할된다. 각 세트 중 한쪽의 화소부는 제 1 액티브 영역에 형성되는 제 1 광전 변환 소자와, 제 1 광전 변환 소자에 의해 광전 변환된 전하를 플로팅 확산 영역에 전달하는 제 1 전송 트랜지스터와, 제 2 액티브 영역에 형성되어 플로팅 확산 영역을 리셋하기 위한 리셋 트랜지스터를 포함한다. 각 세트 중 다른 쪽의 화소부는 제 1 액티브 영역에 형성되는 제 2 광전 변환 소자와, 제 2 광전 변환 소자에 의해 광전 변환된 전하를 제 2 플로팅 확산 영역에 전달하는 제 2 전송 트랜지스터와, 제 2 액티브 영역에 형성되어 플로팅 확산 영역에서의 전하에 따른 신호를 증폭하여 출력하는 증폭 트랜지스터를 포함한다. 플로팅 확산 영역은 각 세트의 한쪽 및 다른 쪽의 화소부에 의해 공유된다. 제 2 방향에서 인접하는 세트끼리의 배치 관계는 서로 상이하다.
본 발명의 상기 및 다른 목적, 특징, 국면 및 이점은 첨부한 도면과 연관해서 이해되는 본 발명에 관한 다른 상세한 설명으로부터 명백해질 것이다.
본 발명의 촬상 소자는 각각이 동일 형상이며, 구성 부품을 형성하기 위해서 이용되는 제 1 및 제 2 액티브 영역을 갖는, 행렬 형상으로 배열된 복수의 화소부를 구비한다. 그리고, 복수의 화소부는 제 1 방향으로 배열된 인접하는 2개씩의 세트로 분할된다. 제 2 방향에서 인접하는 세트끼리의 배치 관계는 서로 상이하다. 따라서, 인접하는 세트끼리의 배치 관계가 지그재그 형상으로 구성되기 때문에, 레이아웃 패턴의 특성차에 의한 출력차를 억제하여, 사람의 눈에서의 불쾌감을 저감할 수 있다.
도 1은 본 발명의 실시예 1에 따른 촬상 유닛의 개념도,
도 2는 본 발명의 실시예 1에 따른 촬상 유닛의 동작을 설명하는 타이밍 차트도,
도 3은 본 발명의 실시예 1에 따른 촬상 유닛의 레이아웃 도면,
도 4는 도 3에서 설명한 레이아웃 도면에서 제어 신호 및 제어 전압을 공급하는 배선 등을 레이아웃한 경우의 개념도,
도 5는 본 발명의 실시예 2에 따른 어레이상에 배치된 촬상 유닛을 설명하는 개념도,
도 6은 도 5에서의 어레이상에 배치된 화소부의 일련의 판독 동작을 설명하는 타이밍 차트도,
도 7은 본 발명의 실시예 2의 변형예에 따른 어레이상의 촬상 유닛의 레이아웃 패턴을 설명하는 개념도,
도 8은 실시예 2에서 설명한 도 5의 레이아웃 구성에서 행방향의 제어 신호 등을 전달하는 금속 배선을 배치한 경우의 모식도,
도 9는 컬러 필름을 각 화소에 중첩하여 배치한 경우의 패턴도이다.
이하, 본 발명의 실시예에 대해서 도면을 참조하면서 상세하게 설명한다. 또한, 도면 중 동일 또는 상당 부분에는 동일 부호를 부여하고, 그 설명은 반복하지 않는다.
(실시예 1)
도 1을 참조하여, 본 발명의 실시예 1에 따른 촬상 유닛(PDU)은 2개의 화소부(PD1, PD2)로 형성되어 있다.
화소부(PD1)는 광전 변환 기능을 갖는 포토다이오드(1)와, 포토다이오드(1)에 축적된 광 캐리어를 플로팅 확산(FD)에 전달하는 전송 트랜지스터(2)와, 플로팅 확산(FD)의 전위를 리셋하기 위한 리셋 트랜지스터(3)를 포함한다.
화소부(PD2)는 광전 변환 기능을 갖는 포토다이오드(4)와, 포토다이오드(4)에 축적된 광 캐리어를 플로팅 확산(FD)에 전달하는 전송 트랜지스터(5)와, 플로팅 확산(FD)에 전달된 신호를 증폭하여 출력하는 증폭 트랜지스터(6)를 포함한다. 화소부(PD1, PD2)는 플로팅 확산(FD)에 의해 서로 전기적으로 결합되어 있다.
포토다이오드(1)와 전송 트랜지스터(2)는 고정 전압(GND)과 플로팅 확산(FD) 사이에 직렬로 접속되어 있다. 전송 트랜지스터(2)의 게이트는 제어 신호 tx1이 입력되는 제어 단자(7)와 전기적으로 접속되어 있다. 리셋 트랜지스터(3)는 플로팅 확산(FD)과 제어 전압 Vref1이 인가되는 제어 단자(9)와의 사이에 배치되고, 그 게이트는 제어 신호 rst가 입력되는 제어 단자(8)와 전기적으로 접속되어 있다.
포토다이오드(4)와 전송 트랜지스터(5)는 고정 전압(GND)과 플로팅 확산(FD) 사이에 직렬로 접속되어 있다. 전송 트랜지스터(5)의 게이트는 제어 신호 tx2가 입력되는 제어 단자(10)와 전기적으로 접속되어 있다. 증폭 트랜지스터(6)는 제어 전압 Vref2가 인가되는 제어 단자(11)와, 증폭 신호를 출력하는 출력 단자(12)와의 사이에 배치되고, 그 게이트는 플로팅 확산(FD)과 전기적으로 접속되어 있다.
따라서, 리셋 트랜지스터(3) 및 증폭 트랜지스터(6)는 각 화소부(PD1, PD2)에서 공유되는 구성으로서, 부품 점수를 삭감할 수 있다.
도 2를 이용하여, 본 발명의 실시예 1에 따른 촬상 유닛(PDU)의 동작을 설명한다. 또한, 이하에서는 신호, 신호선 및 데이터 등의 2치적인(binary) 고전압 상태(예를 들면, 전원 전압(VCC)) 및 저전압 상태(예를 들면, 고정 전압(GND))를 각각 「H」 레벨 및 「L」 레벨이라고 칭한다.
먼저, 화소부(PD1, PD2)의 리셋에 대해서 설명한다.
시각 t1에서, 제어 전압 Vref1을 「H」 레벨, 제어 신호 rst를 「H」 레벨의 상태에서 제어 신호 tx1을 「H」 레벨로 설정한다. 이에 의해, 전송 트랜지스터(2) 및 리셋 트랜지스터(3)가 온(ON)하여, 포토다이오드(1)의 애노드측과 제어 단자(9)가 전기적으로 결합되어 화소부(PD1)의 포토다이오드(1)의 리셋(PD 리셋)이 실행된다.
마찬가지로, 시각 t2에서, 화소부(PD2)의 PD 리셋을 실행한다. 구체적으로는, 제어 신호 tx2를 「H」 레벨로 설정한다. 이에 의해, 전송 트랜지스터(5) 및 리셋 트랜지스터(3)가 온하여, 포토다이오드(4)의 애노드측과 제어 단자(9)가 전기적으로 결합되어 화소부(PD2)의 포토다이오드(4)의 리셋이 실행된다.
시각 t3에서, 제어 신호 tx1 및 tx2는 동시에 「L」 레벨이기 때문에 전송 트랜지스터(2, 5)는 오프(OFF)하고 있다. 따라서, 2개의 화소부(PD1, PD2)에서 화소 축적이 실행된다.
또한, 제어 전압 Vref1은 「L」 레벨, 제어 신호 rst는 「H」 레벨로 설정되어 있다. 따라서, 플로팅 확산(FD)의 전위는 「L」 레벨로 설정되어 있다. 증폭 트랜지스터(6)의 드레인(drain) 전위인 제어 전압 Vref2도 「L」 레벨이기 때문에, 촬상 유닛(PDU)의 출력은 고임피던스 상태로 된다. 그 결과, 예를 들면 복수의 PDU가 마련되어 있으며, 하나의 판독 라인에 복수의 출력 단자(12)가 접속되어 있는 경우에는, 다른 촬상 유닛(PDU)으로부터의 판독도 가능하다.
시각 t4에서, 제어 전압 Vref1은 「H」 레벨, 제어 신호 rst는 「H」 레벨로 설정된다. 이에 의해, 플로팅 확산(FD)은 제어 단자(9)와 전기적으로 결합된다. 이에 의해, 플로팅 확산(FD)의 전위는 「H」 레벨로 설정되어, 이른바 FD 리셋이 실행된다.
시각 t5에서, 제어 신호 rst는 「L」 레벨, 증폭 트랜지스터(6)의 드레인 전위인 제어 전압 Vref2는 「H」 레벨로 설정되어 있다. 따라서, 플로팅 확산(FD)의 리셋 전위에 대응한 전압 Vr1이 출력 단자(12)로부터 출력된다. 여기까지에서, 화소부(PD1)의 판독 동작의 준비가 완료한다.
다음에, 화소부(PD1)의 판독 동작에 대해서 설명한다.
시각 t6에서, 제어 신호 tx1을 「H」 레벨로 설정한다. 이에 의해, 화소부(PD1)의 전송 트랜지스터(2)가 온으로 되어, 포토다이오드(1)의 캐소드에 축적되어 있는 전하가 플로팅 확산(FD)에 전송되고, 플로팅 확산(FD)의 전위는 내려간다.
시각 t7에서, 시각 t6에서 변화된 후의 플로팅 확산(FD)에 대응한 전압이 출력 단자(12)에 출력된다. 본 예에서는 출력 전압 Vs1으로 설정된다.
이에 의해, 도시하지 않은 판독 라인에 출력 전압 Vs1이 인가되고, 후단의 도시하지 않은 회로에서 출력 전압 Vr1-Vs1을 검출하는 것에 의해, 화소부(PD1)의 포토다이오드(1)에 축적하고 있었던 전하에 비례한 데이터 신호를 검출할 수 있다.
다음에, 화소부(PD2)의 판독 동작에 대해서 설명한다.
구체적으로는, 시각 t8~시각 t11에서, 화소부(PD2)의 포토다이오드(4)에 축적하고 있었던 전하에 비례한 신호를 검출한다. 구체적으로는, 시각 t8에서, 제어 신호 rst가 「H」 레벨로 설정된다. 이에 의해, 상술한 이른바 FD 리셋이 실행되고, 플로팅 확산(FD)의 전위는 「H」 레벨로 설정된다.
다음에, 시각 t9에서는, 플로팅 확산(FD)의 리셋 전위에 대응한 전압 Vr2가 출력 단자(12)로부터 출력되고 있다. 이에 의해, 화소부(PD2)의 판독 동작의 준비가 완료한다.
시각 t10에서, 제어 신호 tx2는 「H」 레벨로 설정된다. 이에 의해, 화소부(PD2)의 전송 트랜지스터(5)가 온으로 되어, 포토다이오드(4)의 캐소드에 축적되어 있는 전하가 플로팅 확산(FD)에 전송되고, 플로팅 확산(FD)의 전위는 내려간다.
시각 t11에서, 시각 t10에서 변화된 후의 플로팅 확산(FD)에 대응한 전압이 출력 단자(12)에 출력된다. 본 예에서는 출력 전압 Vs2(>Vs1)로 설정된다.
이에 의해, 도시하지 않은 판독 라인에 출력 전압 Vs2가 인가되고, 후단의 도시하지 않은 회로에서 출력 전압 Vr2-Vs2(<Vr1-Vs1)를 검출하는 것에 의해, 화소부(PD2)의 포토다이오드(4)에 축적하고 있었던 전하에 비례한 데이터 신호를 검출할 수 있다.
도 3을 이용하여, 본 실시예 1에 따른 촬상 유닛(PDU)에서는 각 화소부의 레이아웃 패턴, 즉 부품의 구성 배치를 동일하게 하는 방식에 대해서 설명한다.
도 3을 참조하여, 본 예에서는, 동일 기판상에서 액티브 영역과, 폴리 실리콘으로 형성되는 영역과, 금속 배선층(제 1 층)에 의해 형성되는 배선이 도시되고 있다. 여기서, 화소부(PD1, PD2)의 각각은 포토다이오드 및 전송 트랜지스터가 형성되는 제 1 액티브 영역과, 별도의 트랜지스터가 형성되는 제 2 액티브 영역을 갖는다.
구체적으로는, 본 발명의 실시예 1에 따른 촬상 유닛(PDU)의 화소부(PD1)의 제 1 액티브 영역에서 포토다이오드(1) 및 전송 트랜지스터(2)가 형성된다. 그리고, 제 2 액티브 영역에서 리셋 트랜지스터(3)가 형성된다.
화소부(PD2)의 제 1 액티브 영역에서 포토다이오드(4) 및 전송 트랜지스터(5)가 형성된다. 그리고, 제 2 액티브 영역에서 증폭 트랜지스터(6)가 형성된다. 또한, 제 1 액티브 영역 중, 포토다이오드 및 전송 트랜지스터는 각각 제 1 및 제 2 영역에 형성된다. 여기서, 제 1 액티브 영역의 제 2 영역 및 제 2 액티브 영역은, 인접하는 2개의 화소부(PD1, PD2)에서 2개의 인접하는 제 1 액티브 영역의 제 1 영역 사이에 마련된다.
또한, 플로팅 확산(FD)은 화소부(PD1, PD2)의 전송 트랜지스터의 소스측을 폴리 실리콘에 의해서 스루홀(TH)을 거쳐서 서로 전기적으로 결합해 있다. 한편, 플로팅 확산(FD)은 인접하는 2개의 화소부에 의해 공유되어 있다. 또한, 화소부(PD1)에서 제 1 및 제 2 액티브 영역은 금속 배선층(제 1 층)을 이용하여 콘택트 홀(CH)에 의해 서로 전기적으로 결합되어 있다. 화소부(PD2)에서 증폭 트랜지스터(6)의 게이트 전극을 형성하는 폴리 실리콘의 폴리 게이트는, 콘택트 홀(CH) 및 금속 배선층(제 1 층)을 거쳐서 플로팅 확산(FD)과 전기적으로 결합되어 있다.
여기서, 상술한 바와 같이 제 1 및 제 2 액티브 영역의 형상은 화소부(PD1, PD2)에서 각각 동일하다. 그리고, 전송 트랜지스터(2, 5)의 게이트 전극을 형성하는 폴리 실리콘으로 형성되는 폴리 게이트도 동일 형상 및 동일 방향으로 배치된다. 또한, 리셋 트랜지스터(3)의 게이트 전극을 형성하는 폴리 게이트와, 증폭 트랜지스터(6)의 게이트 전극을 형성하는 폴리 게이트도 동일 형상 및 동일 방향으로 배치된다.
따라서, 본 발명의 실시예 1에 따른 촬상 유닛(PDU)에서는 1화소당 2개의 트랜지스터로 구성하도록 배치되어 있다. 즉, 리셋 트랜지스터 및 증폭 트랜지스터를 2화소로 공유한 구성으로서, 부품 점수는 삭감되어 고집적화를 도모할 수 있다. 또한, 상술한 바와 같이, 각 화소부(PD)에서 제 1 액티브 영역의 형상 및 방향은 동일하고, 전송 트랜지스터의 폴리 게이트의 형상 및 방향도 동일하다. 따라서, 레이아웃 패턴이 동일하기 때문에, 포토다이오드와 전송 트랜지스터의 완성이 균일하게 된다. 이에 의해, 고정 패턴 노이즈(FPN)를 억제할 수 있기 때문에, 고해상도 및 고화질의 화상 검출을 실행할 수 있다.
또한, 상기에서는 제 2 액티브 영역에 대해서도 화소부간에서 동일한 경우에 대해서 설명했지만, 제 2 액티브 영역은 제 1 액티브 영역과 비교해서 면적이 작기 때문에, 레이아웃 패턴의 불균일성이 FPN으로서 영향을 부여하는 비율은 낮다. 따라서, 예를 들면 기본 형상이 마찬가지이며, 또한 방향이 동일하면 형상이 완전히 동일하지 않더라도 마찬가지의 효과를 기대할 수 있다. 이에 의해, 화소부(PD1)의 리셋 트랜지스터(3)와 화소부(PD2)의 증폭 트랜지스터(6)의 게이트 폭/게이트 길이를 자유롭게 선택하는 것도 가능하다.
상기에서는 n형 M0S 트랜지스터를 이용한 구성에 대해서 주로 설명했지만, p형 M0S 트랜지스터를 이용하는 것도 가능하다. 구체적으로는, 포토다이오드의 캐소드측에 p형 M0S 트랜지스터인 전송 트랜지스터를 마련하는 것에 의해 실현이 가능하다.
도 4를 이용하여, 상기의 도 3에서 설명한 레이아웃 도면에 있어서, 제어 신호 및 제어 전압을 공급하는 배선 등을 레이아웃한 경우에 대해서 설명한다.
도 4에 도시되는 바와 같이, 제어 신호 tx1, tx2, rst 및 제어 전압 Vref1, Vref2를 공급하는 배선이 표시되어 있다. 구체적으로는, 제어 신호 tx1, tx2를 전달하는 신호선은 각각, 콘택트 홀(CH)을 거쳐서 전송 트랜지스터(2, 5)의 폴리 게이트와 전기적으로 결합되어 있다. 또한, 제어 신호 rst를 전달하는 신호선은 콘택트 홀(CH)을 거쳐서 리셋 트랜지스터(3)의 폴리 게이트와 전기적으로 결합된다. 또한, 제어 전압 Vref1을 공급하는 배선(금속 배선층(제 2 층))은 스루홀(TH)을 거쳐서 금속 배선층(제 1 층)과 전기적으로 결합되고, 또한 금속 배선층(제 1 층)은 콘택트 홀(CH)을 거쳐서 리셋 트랜지스터(3)의 소스측과 전기적으로 결합된다.
제어 전압 Vref2를 공급하는 배선(금속 배선층(제 2 층))은 스루홀(TH)을 거쳐서 금속 배선층(제 1 층)과 전기적으로 결합되고, 또한 금속 배선층(제 1 층)은 콘택트 홀(CH)을 거쳐서 증폭 트랜지스터(6)의 드레인측과 전기적으로 결합된다. 이들 금속 배선층(제 2 층)은 수평 방향을 따라서 배치되고, 또한, 제 1 액티브 영역 중의 제 2 영역 및 제 2 액티브 영역상에 마련된다. 이에 의해, 포토다이오드의 개구율을 충분히 확보하는 것이 가능해진다. 또한, 증폭 트랜지스터(6)의 소스측은 콘택트 홀(CH)을 거쳐서 출력 전압 Vout이 전달되는 판독 라인과 전기적으로 결합된다. 판독 라인은 제어 신호 및 제어 전압이 공급되는 배선(제 2 층)과 직교해서 수직 방향을 따라서 배치되고, 금속 배선층(제 1 층)을 이용하여 형성된다.
(실시예 2)
도 5를 이용하여, 본 발명의 실시예 2에 따른 어레이(ARY)상에 배치된 촬상 유닛(PDU)을 설명한다.
도 5를 참조하여, 행렬 형상으로 배치된 복수의 화소부(PD)를 갖는 어레이(ARY)와, 제어 신호 tx, rst 및 제어 전압 Vref 등을 출력하여 촬상 유닛(PDU)을 제어하는 수평 주사 회로(50)와, 촬상 유닛(PDU)으로부터의 판독 라인을 거치는 출력 신호를 선택하고, 또한, 데이터 신호를 판독하기 위한 수직 주사+판독 제어 회로(60)와, 데이터 판독시에서의 판독 라인의 전압 레벨을 제어하기 위한 정전류원(20)이 도시되어 있다.
어레이(ARY)에서 복수의 화소부(PD)는, 수직 방향인 제 1 방향으로 배열된 인접하는 2개씩의 화소부(PD)를 하나의 세트, 즉 촬상 유닛(PDU)으로서 구성한다. 또한, 각 촬상 유닛(PDU)의 화소부(PD)에 대해서는, 상기의 실시예 1에서 설명한 것과 마찬가지이기 때문에 그 상세한 설명은 반복하지 않는다.
또한, 수평 방향에서 인접하는 촬상 유닛(PDU)의 배치 관계는 서로 상이하다. 즉, 지그재그 형상으로 촬상 유닛(PDU)이 배치되어 있다. 이러한 화소 레이아웃에 의해서, 인접하는 촬상 유닛(PDU)의 레이아웃 패턴의 특성차에 의한 출력차를 억제할 수 있다. 즉, 들어오는 광의 세기가 동일한 경우의 출력에 큰 차가 발생하기 어려워지기 때문에, 사람의 눈에서의 불쾌감을 저감할 수 있다.
본 예에서는 (m-1)~(m+1)행째(m: 2이상의 자연수)의 제어 신호 tx(m-1)~tx(m+1), rst(m-1)~rst(m+1), 제어 전압 Vref(m-1)~(m+1)을 공급하는 신호선 및 출력 전압 Vout(n)~Vout(n+2)를 전달하는 판독 라인이 일례로서 나타내어져 있다.
본 예에서는 x행째 y열째의 화소부를 P(x, y)로서 표기하는 것으로 한다. 여기서는, 화소부 P(m-1, n), P(m, n), P(m+1, n), P(m, n+1), P(m+1, n+1)에 대해서 주로 설명한다. 화소부 P(m-1, n), P(m, n)는 하나의 촬상 유닛(PDU)을 구성한다. 또한, 화소부 P(m, n+1), P(m+1, n+1)는 하나의 촬상 유닛(PDU)을 구성한다.
구체적으로는, 화소부 P(m-1, n)는 제어 단자(7~9)에 각각 제어 신호 tx(m-1), rst(m-1) 및 제어 전압 Vref(m-1)을 각각 받는다. 화소부 P(m, n)는 제어 단자(1O, 11)에 제어 신호 tx(m) 및 제어 전압 Vref(m)을 각각 받는다. 또한, 출력 단자(12)로부터 판독 라인에 대하여 출력 전압 Vout(n)을 출력한다. 화소부 P(m+1, n)는 제어 단자(7~9)에 각각 제어 신호 tx(m+1), rst(m+1), 제어 전압 Vref(m+1)를 각각 받는다. 화소부 P(m, n+1)는 제어 단자(7~9)에 각각 제어 신호 tx(m), rst(m), 제어 전압 Vref(m)를 각각 받는다. 화소부 P(m+1, n+1)는 제어 단자(1O, 11)에 제어 신호 tx(m+1) 및 제어 전압 Vref(m+1)을 각각 받는다. 또한, 출력 단자(12)로부터 판독 라인에 대하여 출력 전압 Vout(n+1)을 출력한다. 다른 어레이(ARY)상에 구성되는 화소부에 대해서도 마찬가지의 방식에 따라서, 제어 신호 tx, rst 및 제어 전압 Vref가 공급된다.
도 6을 이용하여, 도 5에서의 어레이(ARY)상에 배치된 화소부 P(m, n)와 화소부 P(m, n+1)의 일련의 판독 동작을 설명한다.
시각 t20에서, 제어 전압 Vref(m-1)을 「H」 레벨, 제어 신호 rst(m-1)를 「H」 레벨의 상태로 하고, 제어 신호 tx(m)를 「H」 레벨로 하는 것에 의해, 상술한 바와 같이 화소부 P(m, n)의 FD 리셋이 실행된다. 제어 전압 Vref(m)을 「H」 레벨, 제어 신호 rst(m)를 「H」 레벨의 상태로 하고, 제어 신호 tx(m)를 「H」 레벨로 하는 것에 의해, 상술한 바와 같이 화소부 P(m, n+1)의 FD 리셋이 실행된다.
시각 t21에서, 전송 트랜지스터가 오프이기 때문에, 화소부 P(m, n)와 화소부 P(m, n+1)에서 화소 축적이 실행된다.
시각 t22에서, 제어 전압 Vref(m-1)을 「H」 레벨, 제어 신호 rst(m-1)를 「H」 레벨로 설정한다. 이에 의해, 화소부 P(m, n)의 FD 리셋이 실행된다. 또한, 마찬가지로 해서, 제어 전압 Vref(m)을 「H」 레벨, 제어 신호 rst(m)를 「H」 레벨로 설정한다. 이에 의해, 화소부 P(m, n+1)의 FD 리셋이 실행된다.
시각 t23에서, 제어 신호 rst(m)가 「L」 레벨로, Vref(m+1)가 「H」 레벨로 설정된다. 이에 의해, 화소부 P(m, n+1)의 신호를 출력하기 위한 증폭 트랜지스터(화소부 P(m+1, n+1)에 배치)의 드레인 전위는 「H」 레벨로 설정되어 있다. 따라서, 출력 단자(12)로부터 플로팅 확산(FD)의 리셋 전위에 대응한 출력 전압 Vr(m, n+1)으로서 출력 전압 Vout(n+1)이 판독 라인에 출력된다. 마찬가지로, 제어 신호 rst(m-1)가 「L」 레벨로, Vref(m)가 「H」 레벨로 설정된다. 이에 의해, 화소부 P(m, n)의 증폭 트랜지스터의 드레인 전위는 「H」 레벨로 설정된다. 따라서, 출력 단자(12)로부터 플로팅 확산(FD)의 리셋 전위에 대응한 출력 전압 Vr(m, n)으로서 출력 전압 Vout(n)가 전달되는 판독 라인에 출력된다. 여기까지에서, 화소부 P(m, n) 및 P(m, n+1)의 판독 동작의 준비가 완료한다.
시각 t24에서는, 제어 신호 tx(m)가 「H」 레벨로 설정된다. 이에 따라, 화소부 P(m, n)와 화소부 P(m, n+1)의 전송 트랜지스터가 온이 되어, 포토다이오드의 캐소드에 축적되어 있는 전하가 플로팅 확산(FD)에 전송된다. 이에 의해, 플로팅 확산(FD)의 전위는 내려간다.
시각 t25에서는, 전하 전송 후의 플로팅 확산(FD)에 대응한 전압이 출력 전압 Vout(n), Vout(n+1)으로서 각각 출력된다.
본 예에서는 화소부 P(m, n) 및 P(m, n+1)로부터의 출력 전압을 Vs(m, n), Vs(m, n+1)(>Vs(m, n))로 표기하는 것으로 한다.
또한, 후단의 회로에서 Vr(m, n)-Vs(m, n)를 검출하는 것에 의해, 화소부 P(m, n)의 포토다이오드에 축적해 있었던 전하에 비례한 데이터 신호를 검출할 수 있다. 또한, 마찬가지로 해서, 신호 Vr(m, n+1)-Vs(m, n+1)를 검출하는 것에 의해, 화소부 P(m, n+1)의 포토다이오드에 축적한 전하에 비례한 데이터 신호를 검출할 수 있다. 또한, 광전하를 축적하는 화소 축적 기간은 화소부 P(m, n) 및 P(m, n+1)에서는 시각 t20~t24까지의 기간이다. 이상의 행단위 동작을 일정 간격으로 시프트시키면서 모든 행에 적용하는 것에 의해, 화소 정보인 데이터 신호의 검출을 실행할 수 있다.
(실시예 2의 변형예)
도 7을 이용하여, 본 발명의 실시예 2의 변형예에 따른 어레이(ARY)상의 촬상 유닛(PDU)의 레이아웃 패턴을 설명한다.
도 7을 참조하여, 본 예에서는 촬상 유닛(PDU)을 구성하는 액티브 영역과, 폴리 실리콘으로 형성되는 영역만이 도시되어 있다.
본 발명의 실시예 2의 변형예에 따른 촬상 유닛(PDU)은, 도 3에서 설명한 실시예 1에 따른 촬상 유닛(PDU)의 레이아웃 패턴과 비교해서, 플로팅 확산(FD)인 2개의 화소부(PD)를 전기적으로 접속하는 폴리 실리콘 영역과는 다르게, 더미의 폴리 실리콘 영역(DM)이 형성되어 있는 점이 상이하다. 구체적으로는, 촬상 유닛(PDU)에서 수직 방향을 따라서 플로팅 확산(FD)의 일부로서 마련되어 전기적인 접속 배선에 이용되는 폴리 실리콘과 마찬가지로, 더미의 폴리 실리콘 영역(DM)이 형성되어 있다. 이 플로팅 확산(FD)으로 되는 폴리 실리콘과, 더미의 폴리 실리콘 영역(DM)은 서로 전기적으로 분리되어 있다.
따라서, 더미의 폴리 실리콘 영역(DM)에 의해, 또한 촬상 유닛(PDU)의 각 화소부에서의 레이아웃 패턴이 거의 균일하게 된다. 이에 의해, 고정 패턴 노이즈(FPN)를 더욱 억제할 수 있기 때문에, 고화질의 화상 검출을 실행할 수 있다.
도 8을 이용하여, 상기의 실시예 2에서 설명한 도 5의 레이아웃 구성에서 행방향의 제어 신호 등을 전달하는 금속 배선을 배치한 경우에 대해서 설명한다.
도 8에 도시되는 금속 배선의 접속 관계에 대해서는, 도 4에서 설명한 금속 배선의 접속 방식과 마찬가지의 방식에 따라서 접속되기 때문에 그 상세한 설명은 반복하지 않는다.
본 예에서는 도 4에서 설명한 바와 같이 금속 배선층(제 2 층)에서의 신호선을 수평 방향을 따라서 배치하고, 또한, 각 화소부(PD)의 제 1 액티브 영역 중 전송 트랜지스터가 형성되는 제 2 영역 및 리셋 트랜지스터 및 증폭 트랜지스터 중 적어도 한쪽이 형성되는 제 2 액티브 영역상에 마련된다. 또한, 상술한 바와 같이, 각 촬상 유닛(PDU)에서 제 1 액티브 영역의 제 2 영역 및 제 2 액티브 영역은, 수직 방향을 따라서 2개의 인접하는 제 1 액티브 영역의 제 1 영역 사이에 배치되어 있다.
이에 의해, 포토다이오드의 형성되는 제 1 액티브 영역의 제 1 영역에는, 금속 배선층(제 2 층)은 배치되지 않기 때문에, 어레이(ARY)에서 포토다이오드의 개구율을 충분히 확보하는 것이 가능해진다.
도 9를 이용하여, 컬러 필름을 각 화소에 중첩하여 배치한 경우의 패턴도에 대해서 설명한다.
일반적으로, 컬러 필름으로서 그린(G), 레드(R), 블루(B)의 3색이 이용되고 있다. 여기서는, 그린(G)이 일정한 패턴 규칙에 따라서 배열되어 있다. 구체적으로는, 경사 방향으로 배열되어 있다. 이렇게 화소부에서 컬러 필름을 중첩하는 경우에 2개의 그린(G)의 특성차에 의한 고정 패턴 노이즈 발생을 억제하는 것이 가능하게 된다.
본 발명을 상세하게 설명해서 나타내어 왔지만, 이는 예시를 위한 것만으로서, 한정하게 취해서는 안되며, 본 발명의 정신과 범위는 첨부한 청구범위에 의해서만 한정되는 것이 분명하게 이해될 것이다.
1, 4 : 포토다이오드 2, 5 : 전송 트랜지스터
3 : 리셋 트랜지스터 6 : 증폭 트랜지스터
7~11 : 제어 단자 12 : 출력 단자
20 : 정전류원 50 : 수평 주사 회로
60 : 수직 주사+판독 제어 회로

Claims (5)

  1. 제 1과 제 2 광전 변환 소자와,
    한쪽 측이, 상기 제 1 및 제 2 광전 변환 소자에 각각 접속되는 제 1 및 제 2 전송 트랜지스터와,
    한쪽 측이, 상기 제 1 및 제 2 전송 트랜지스터의 다른쪽 측에 접속되는 리셋 트랜지스터와,
    제어 단자가, 상기 제 1 및 제 2 전송 트랜지스터의 다른쪽 측에 접속되는 증폭 트랜지스터를 갖는 촬상 유닛을 구비하고,
    상기 제 2 광전 변환 소자는, 상기 제 1 광전 변환 소자에 인접하여 제 1 방향을 따라서 마련되고,
    상기 제 1 전송 트랜지스터의 상기 다른쪽 측과 상기 증폭 트랜지스터의 상기 제어 단자 사이에 마련되는 배선층의 일부는 동일한 촬상 유닛의 제 2 광전 변환 소자의 일변 측에 상기 제 1 방향을 따라서 마련되고,
    상기 배선층과 동일한 재료로 형성되고, 상기 배선층과는 절단된 영역을 동일한 촬상 유닛의 제 1 광전 변환 소자의 상기 배선층이 마련되는 것과 동일한 측에 상기 제 1 방향을 따라서 마련하는
    촬상 장치.

  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 전송 트랜지스터의 게이트 영역은 동일 형상의 폴리 실리콘에 의해 형성되는 촬상 장치.
  3. 어레이 영역에 배치되고, 제 1 및 제 2 광전 변환 소자와, 제 1 및 제 2 전송 트랜지스터와, 상기 제 1 및 제 2 전송 트랜지스터에 결합되는 제 1 리셋 트랜지스터와, 상기 제 1 및 제 2 전송 트랜지스터에 접속되는 제 1 증폭 트랜지스터를 갖는 제 1 촬상 유닛과,
    상기 제 1 촬상 유닛에 대해 제 1 방향으로 인접하여 배치되고, 제 3 및 제 4 광전 변환 소자와, 제 3 및 제 4 전송 트랜지스터와, 상기 제 3 및 제 4 전송 트랜지스터에 결합되는 제 2 리셋 트랜지스터와, 상기 제 3 및 제 4 전송 트랜지스터에 접속되는 제 2 증폭 트랜지스터를 갖는 제 2 촬상 유닛과,
    제 1 및 제 2 제어 신호를 공급하는 수평 주사 회로
    를 구비하고,
    상기 제 1 제어 신호는 상기 제 1 촬상 유닛의 제 1 전송 트랜지스터와 상기 제 2 촬상 유닛의 제 4 전송 트랜지스터에 공급되고,
    상기 제 2 제어 신호는 상기 제 1 촬상 유닛의 제 1 리셋 트랜지스터에 공급되고,
    각 상기 제 1 및 제 2 광전 변환 소자로부터 제 2 방향으로 연장하는 각 상기 제 1 및 제 2 전송 트랜지스터를 갖는
    촬상 장치.
  4. 제 3 항에 있어서,
    상기 제 1 촬상 유닛과 상기 제 2 촬상 유닛은 지그재그 형상으로 배치되고,
    상기 수평 주사 회로는, 상기 어레이 영역에 대해, 상기 제 1 방향으로 인접하여 배치되는
    촬상 장치.
  5. 제 3 항에 있어서,
    복수개의 상기 제 1 및 제 2 촬상 유닛을 마련하고,
    상기 복수개의 상기 제 1 및 제 2 촬상 유닛은, 각각 서로 교대로 상기 제 1 방향으로 늘어서서 배치되고, 상기 제 1 제어 신호는, 상기 복수의 제 1 촬상 유닛의 각각의 제 1 전송 트랜지스터와 상기 복수의 제 2 촬상 유닛의 각각의 제 4 전송 트랜지스터에 공급되는
    촬상 장치.
KR1020110073573A 2004-03-18 2011-07-25 촬상 장치 KR101166328B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004078827A JP4553612B2 (ja) 2004-03-18 2004-03-18 撮像素子およびそれを備えた撮像装置
JPJP-P-2004-078827 2004-03-18

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020050022088A Division KR101096969B1 (ko) 2004-03-18 2005-03-17 촬상 소자 및 촬상 장치

Publications (2)

Publication Number Publication Date
KR20110102849A KR20110102849A (ko) 2011-09-19
KR101166328B1 true KR101166328B1 (ko) 2012-07-18

Family

ID=34985315

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020050022088A KR101096969B1 (ko) 2004-03-18 2005-03-17 촬상 소자 및 촬상 장치
KR1020110073573A KR101166328B1 (ko) 2004-03-18 2011-07-25 촬상 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020050022088A KR101096969B1 (ko) 2004-03-18 2005-03-17 촬상 소자 및 촬상 장치

Country Status (3)

Country Link
US (4) US7193258B2 (ko)
JP (1) JP4553612B2 (ko)
KR (2) KR101096969B1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4553612B2 (ja) 2004-03-18 2010-09-29 ルネサスエレクトロニクス株式会社 撮像素子およびそれを備えた撮像装置
JP4455435B2 (ja) * 2004-08-04 2010-04-21 キヤノン株式会社 固体撮像装置及び同固体撮像装置を用いたカメラ
JP2006049611A (ja) * 2004-08-05 2006-02-16 Iwate Toshiba Electronics Co Ltd Ｃｍｏｓイメージセンサ
JP4971586B2 (ja) 2004-09-01 2012-07-11 キヤノン株式会社 固体撮像装置
JP2006108497A (ja) * 2004-10-07 2006-04-20 Matsushita Electric Ind Co Ltd 固体撮像装置
KR100598015B1 (ko) * 2005-02-07 2006-07-06 삼성전자주식회사 공유 구조 상보성 금속 산화막 반도체 액티브 픽셀 센서어레이의 레이 아웃
CN100565890C (zh) * 2005-03-28 2009-12-02 富士通微电子株式会社 摄像装置
US7342213B2 (en) * 2005-06-01 2008-03-11 Eastman Kodak Company CMOS APS shared amplifier pixel with symmetrical field effect transistor placement
US7238926B2 (en) * 2005-06-01 2007-07-03 Eastman Kodak Company Shared amplifier pixel with matched coupling capacitances
KR100718781B1 (ko) * 2005-06-15 2007-05-16 매그나칩 반도체 유한회사 콤팩트 픽셀 레이아웃을 갖는 ｃｍｏｓ 이미지 센서
KR100690912B1 (ko) * 2005-08-12 2007-03-09 삼성전자주식회사 전하 전송 특성이 향상된 4 공유 픽셀형 이미지 센서
KR100772892B1 (ko) 2006-01-13 2007-11-05 삼성전자주식회사 플로팅 확산 영역의 커패시턴스를 제어할 수 있는 공유픽셀형 이미지 센서
KR100801758B1 (ko) * 2006-01-19 2008-02-11 엠텍비젼 주식회사 이미지 센서 및 그 제어 방법
KR20070093335A (ko) 2006-03-13 2007-09-18 마쯔시다덴기산교 가부시키가이샤 고체 촬상장치 및 그 구동방법
JP5132102B2 (ja) 2006-08-01 2013-01-30 キヤノン株式会社 光電変換装置および光電変換装置を用いた撮像システム
KR100865111B1 (ko) 2006-12-22 2008-10-23 마루엘에스아이 주식회사 넓은 동작 범위의 ｃｍｏｓ형 이미지 센서용 화소 회로
US7964929B2 (en) * 2007-08-23 2011-06-21 Aptina Imaging Corporation Method and apparatus providing imager pixels with shared pixel components
JP2009059811A (ja) * 2007-08-30 2009-03-19 Sharp Corp 固体撮像装置および電子情報機器
JP5153378B2 (ja) * 2008-02-15 2013-02-27 キヤノン株式会社 固体撮像装置及びその駆動方法
JP5408954B2 (ja) * 2008-10-17 2014-02-05 キヤノン株式会社 撮像装置、及び撮像システム
TWI433307B (zh) * 2008-10-22 2014-04-01 Sony Corp 固態影像感測器、其驅動方法、成像裝置及電子器件
US8130302B2 (en) * 2008-11-07 2012-03-06 Aptina Imaging Corporation Methods and apparatus providing selective binning of pixel circuits
JP5029624B2 (ja) * 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
JP4553969B2 (ja) * 2009-03-02 2010-09-29 ルネサスエレクトロニクス株式会社 撮像装置
FR2948216B1 (fr) 2009-07-17 2011-11-25 Arjowiggins Security Element de securite a effet de parallaxe
FR2948217B1 (fr) 2009-07-17 2011-11-11 Arjowiggins Security Element de securite a effet de parallaxe
US20110205384A1 (en) * 2010-02-24 2011-08-25 Panavision Imaging, Llc Variable active image area image sensor
CN102158663B (zh) * 2011-04-15 2013-09-11 北京思比科微电子技术股份有限公司 Cmos图像传感器像素及其控制时序
JP6188281B2 (ja) * 2012-05-24 2017-08-30 キヤノン株式会社 光電変換装置
KR101967835B1 (ko) * 2012-05-31 2019-04-10 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 픽셀 어레이
JP6045250B2 (ja) * 2012-08-10 2016-12-14 オリンパス株式会社 固体撮像装置および撮像装置
JP5813047B2 (ja) * 2013-04-26 2015-11-17 キヤノン株式会社 撮像装置、および、撮像システム。
US9729809B2 (en) 2014-07-11 2017-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device or electronic device
JP2016111425A (ja) * 2014-12-03 2016-06-20 ルネサスエレクトロニクス株式会社 撮像装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232216A (ja) * 1998-12-31 2000-08-22 Eastman Kodak Co 配線されたフローティングディフュージョンと共通増幅器のあるアクティブピクセルセンサ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128677A (ja) * 1985-11-29 1987-06-10 Fuji Photo Film Co Ltd Ｍｏｓ型固体撮像素子
JP3432051B2 (ja) * 1995-08-02 2003-07-28 キヤノン株式会社 光電変換装置
JP3548410B2 (ja) * 1997-12-25 2004-07-28 キヤノン株式会社 固体撮像装置および固体撮像装置の信号読み出し方法
JP3571909B2 (ja) * 1998-03-19 2004-09-29 キヤノン株式会社 固体撮像装置及びその製造方法
JP2001024948A (ja) 1999-07-08 2001-01-26 Canon Inc 固体撮像装置及びそれを用いた撮像システム
JP2002050752A (ja) 2000-08-01 2002-02-15 Canon Inc 光電変換装置およびこれを用いた撮像システム
JP4553612B2 (ja) 2004-03-18 2010-09-29 ルネサスエレクトロニクス株式会社 撮像素子およびそれを備えた撮像装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232216A (ja) * 1998-12-31 2000-08-22 Eastman Kodak Co 配線されたフローティングディフュージョンと共通増幅器のあるアクティブピクセルセンサ

Also Published As

Publication number Publication date
US7868365B2 (en) 2011-01-11
KR101096969B1 (ko) 2011-12-20
US7193258B2 (en) 2007-03-20
KR20060043727A (ko) 2006-05-15
JP2005268537A (ja) 2005-09-29
US20070108486A1 (en) 2007-05-17
US20050205902A1 (en) 2005-09-22
JP4553612B2 (ja) 2010-09-29
US8106433B2 (en) 2012-01-31
US20090179238A1 (en) 2009-07-16
US7663168B2 (en) 2010-02-16
US20110079707A1 (en) 2011-04-07
KR20110102849A (ko) 2011-09-19

Similar Documents

Publication Publication Date Title
KR101166328B1 (ko) 촬상 장치
US8582009B2 (en) Solid-state image sensor and image sensing apparatus
US9621832B2 (en) Solid-state image sensor and camera
USRE45891E1 (en) Solid state imaging device
US8139133B2 (en) Photoelectric conversion device
KR102553988B1 (ko) 고체 촬상 소자 및 촬상 장치
US20080088724A1 (en) Solid-state imaging device, imaging apparatus and camera
US20110019051A1 (en) Image sensors with pixel charge summing
US20120224090A1 (en) Solid-state imaging device, camera, and electronic device
CN111312736A (zh) 成像装置和电子设备
JP4553969B2 (ja) 撮像装置
KR102625261B1 (ko) 이미지 장치
JP2010034576A (ja) 撮像装置
JP2010135840A (ja) 撮像装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 7