KR101154373B1

KR101154373B1 - 메탈코어 회로기판 및 그 제조방법

Info

Publication number: KR101154373B1
Application number: KR1020100073356A
Authority: KR
Inventors: 이현일; 이경규; 강민구
Original assignee: 주식회사 유앤비오피씨
Priority date: 2010-07-16
Filing date: 2010-07-29
Publication date: 2012-06-15
Also published as: KR20120008420A

Abstract

본 발명은 메탈코어 회로기판 및 그 제조방법에 관한 것으로, 보다 상세하게는 열복사에 의한 방열성능을 대폭 향상시킬 수 있는 메탈코어 회로기판 및 그 제조방법에 관한 것이다.
본 발명에 의한 메탈코어 회로기판의 제조방법은, 금속기판의 표면을 탈지 및 세척하는 전처리단계; 상기 금속기판의 제1면에 부착부를 형성함과 더불어 상기 금속기판의 제2면에 방열층을 형성하는 가공단계; 및 상기 금속기판의 부착부에 접착제를 개재하여 도전막을 부착하는 도전막 부착단계;를 포함하고, 상기 가공단계는 상기 금속기판의 제1면을 조도화처리함으로써 조도화 표면을 가진 부착부를 형성하고, 상기 금속기판의 제2면에 아노다이징처리함으로써 방열층을 형성하는 것을 특징으로 한다.

Description

메탈코어 회로기판 및 그 제조방법{METAL CORE SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 메탈코어 회로기판 및 그 제조방법에 관한 것으로, 보다 상세하게는 열복사에 의한 방열성능을 대폭 향상시킬 수 있는 메탈코어 회로기판 및 그 제조방법에 관한 것이다.

널리 주지된 바와 같이, 회로기판(Printed Circuit Board)은 기판의 표면에 배선이 집적되어 다양한 소자들이 실장되거나 소자 사이에 전기적 접속이 구성된 전자부품의 일종으로, 기술의 발전에 따라 다양한 형태와 다양한 기능을 갖게 되는 인쇄 회로기판이 제조되고 있다.

최근에는 전자 제품들이 소형화, 고밀도화, 박판화, 패키지화 됨에 따라 인쇄회로기판 자체의 박판화 및 미세패턴화가 진행되고 있으며, 이러한 추세를 반영하기 위한 금속재질의 기판을 이용한 메탈코어 회로기판 및 그 제조방법에 대한 연구개발이 진행되고 있다.

메탈코어 회로기판은 알루미늄 등과 같은 열전도성이 우수한 금속기판을 이용함에 따라 발광다이오드용 회로기판 또는 반도체용 회로기판 등에 용이하게 적용될 수 있으며, 또한 공정단축 및 원가절감을 용이하게 구현할 수 있는 장점이 있다.

한편, 메탈코어 회로기판은 금속기판의 상면에 도금층이 형성되고, 이 도금층은 에칭, 패터닝 등을 통해 소정의 회로패턴으로 형성되며, 회로패턴에는 발광다이오드, 반도체 칩 등과 같은 다양한 전자, 전기소자가 실장될 수 있다.

특히, 발광다이오드가 금속기판 상에 실장되는 발광다이오드용 회로기판의 경우 발광다이오드에서 발생하는 열을 빠르게 식히지 못할 경우 발광다이오드의 성능과 수명이 저해된다. 통상적으로 발광다이오드 칩의 표면 온도가 섭씨 120도를 넘는 경우 정상적인 수명을 보장할 수 없다. 따라서, 고출력의 발광다이오드일수록 그 방열 성능을 강화하기 위해 방열재를 발광다이오드측에 일체화하거나 기판의 저면에 다른 추가적인 방열재를 더 부착한다.

이와 같이 대용량의 방열판을 별도로 설치하기 위해서는 개개의 모듈 크기보다 훨씬 넓은 설치 공간이 필요로 되지만, 발광다이오드 모듈의 사용 목적, 조건 그리고 환경에 따라 경박단소화보다 방열 성능이 더 중요하게 요구되는 경우에는 대용량의 방열판을 구비하는 것이 바람직하다. 하지만, 기판측에 방열판을 결합하여 크게 하는 것은 흡습과 구조적인 신뢰성, 재현성, 양산성 그리고 경제성 등 다방면에서 기술 실현에 어려움이 있다.

본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 금속기판의 상면 및 하면 각각에 산화피막층을 형성함으로써 열복사에 의한 방열성능을 대폭 향상시킬 수 있는 메탈코어 회로기판 및 그 제조방법을 제공하는 데 그 목적이 있다.

또한, 본 발명은 금속기판의 상면에 부착되는 도전막의 부착력을 대폭 향상시킬 수 있는 메탈코어 회로기판 및 그 제조방법을 제공하는 데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 의한 메탈코어 회로기판의 제조방법은,

금속기판의 표면을 탈지 및 세척하는 전처리단계;

상기 금속기판의 제1면에 부착부를 형성함과 더불어 상기 금속기판의 제2면에 방열층을 형성하는 가공단계; 및

상기 금속기판의 부착부에 접착제를 개재하여 도전막을 부착하는 도전막 부착단계;를 포함하고,

상기 가공단계에서, 상기 금속기판의 제1면을 조도화처리함으로써 조도화 표면을 가진 부착부를 형성하고, 상기 금속기판의 제2면에 아노다이징처리함으로써 방열층을 형성하는 것을 특징으로 한다.

제1실시예에 따른 가공단계는,

상기 금속기판의 제1면 및 제2면 각각에 아노다이징처리를 통해 부착층 및 방열층을 형성하는 아노다이징단계;

상기 금속기판의 부착층 및 방열층을 세척하는 수세단계; 및

상기 금속기판의 부착층 및 방열층을 산세처리하는 산세처리단계;를 포함하는 것을 특징으로 한다.

상기 아노다이징단계는 인산을 함유한 전해액 내에서 상기 금속기판의 제1면 및 제2면을 아노다이징처리함으로써 부착층 및 방열층을 형성하고, 상기 전해액 내의 인산 농도는 9~20 wt% 이고, 아노다이징의 인가전압은 직류 10~30V이며, 아노다이징의 처리시간은 5~30분이고, 아노다이징의 온도조건은 20~30℃인 것을 특징으로 한다.

보다 바람직하게는, 상기 전해액 내의 인산 농도는 15 wt% 이고, 아노다이징의 인가전압은 직류 20V이며, 아노다이징의 처리시간은 10분이고, 아노다이징의 온도조건은 25℃인 것을 특징으로 한다.

상기 전해액 내에는 비이온계 계면활성제가 첨가되고, 상기 비이온계 계면활성제로는 부칠카르비톨(Buthyl Carbitol[CH₃CH₂CH₂CH₂O-(CH₂CH₂O)₂-H])이 3~10 wt%의 농도로 첨가되는 것을 특징으로 한다.

상기 산세처리단계는 인산을 함유한 산세액 내에서 상기 금속기판의 부착층 및 방열층을 산세처리하고, 상기 산세액 내의 인산 농도는 3~7 wt%이고, 산세시간은 3~10분이며, 산세온도는 20~25℃인 것을 특징으로 한다.

보다 바람직하게는, 상기 산세액 내의 인산 농도는 5 wt%이고, 산세시간은 5분이며, 산세온도는 25℃인 것을 특징으로 한다.

제2실시예에 따른 가공단계는,

상기 금속기판의 제1면을 산세처리하여 상기 금속기판의 제1면에 조도화 표면을 형성하는 산세처리 단계;

상기 금속기판의 조도화 표면에 마스크를 형성하는 마스킹처리단계;

상기 금속기판의 제2면을 아노다이징처리함으로써 상기 금속기판의 제2면에 방열층을 형성하는 아노다이징단계; 및

상기 마스크를 제거하는 마스크 제거단계;로 이루어지는 것을 특징으로 한다.

상기 산세처리단계는 불산, 질산, 순수로 이루어진 산세액 내에서 금속기판의 제1면을 산세처리하고, 상기 불산 및 질산 각각의 농도는 100㎖/ℓ이며, 산세처리시간은 50~60초이고, 산세처리온도는 30~40℃인 것을 특징으로 한다.

본 발명에 의한 메탈코어 회로기판은,

금속기판;

금속기판의 제1면에 형성된 부착부;

상기 금속기판의 부착부에 도포된 접착층;

상기 접착층의 상면에 부착된 도전막; 및

상기 금속기판의 제2면에 형성된 방열층;을 포함하고,

상기 방열층은 아노다이징처리에 의해 형성되고, 상기 부착부는 조도화처리에 의해 조도화 표면을 가지는 것을 특징으로 한다.

상기 부착부는 아노다이징처리에 의해 형성된 산화피막구조의 부착층이며, 상기 부착층은 그 상면에 조도화 표면을 가지고, 상기 방열층은 아노다이징처리에 의해 산화피막구조로 형성되는 것을 특징으로 한다.

상기 부착부는 산세처리에 의해 상기 금속기판의 제1면에 형성된 조도화 표면이고, 상기 방열층은 아노다이징처리에 의해 산화피막구조로 형성되는 것을 특징으로 한다.

상기 도전막에는 전자소자가 실장되고, 방열층은 외부로 노출되는 것을 특징으로 한다.

상기 전자소자는 발광다이오드 패키지인 것을 특징으로 한다.

이상과 같은 본 발명의 제1실시예에 따르면, 인산을 함유한 전해액을 이용한 아노다이징처리를 통해 생성된 산화피막구조의 부착층 및 방열층은 그 내부 기공의 사이즈가 100~500nm 정도로 증가되고, 이에 부착층의 표면에 도포되는 접착층의 접착력을 향상시켜 도전막의 부착력을 향상시킬 수 있다.

또한, 본 발명의 제2실시예에 따르면, 산세처리에 의해 금속기판의 제1면에 조도화 표면이 형성됨에 따라 접착층 및 도전막의 부착력이 대폭 향상되는 장점이 있다.

그리고, 본 발명은 금속기판의 제2면에 아노다이징에 의해 방열층이 형성되고, 방열층은 인산 전해액을 이용한 아노다이징 및 산세처리 등을 통해 그 기공 사이즈의 확장으로 인해 공기와의 접촉면적을 넓혀 열복사 및 열대류 효과를 높임으로써 그 방열성능을 대폭 향상시킬 수 있는 장점이 있다.

도 1은 본 발명에 의한 메탈코어 회로기판의 제조방법을 도시한 공정도이다.
도 2는 본 발명의 제1실시예에 따른 메탈코어 회로기판의 제조방법을 도시한 공정도이다.
도 3은 본 발명의 제1실시예에 따른 제조방법에서 금속기판의 제1면 및 제2면 각각에 아노다이징에 의한 부착층 및 방열층이 형성되는 단계를 도시한 도면이다.
도 4은 본 발명의 제1실시예에 따른 제조방법에서 금속기판의 부착층에 접착층 및 도전막이 형성되는 단계를 도시한 도면이다.
도 5는 본 발명의 제1실시예에 따른 메탈코어 회로기판의 도전막에 발광다이오드 패키지가 실장되는 상태를 도시한 도면이다.
도 6은 종래의 산화피막층과 본 발명에 의한 산화피막층에 형성되는 기공을 타낸 비교사진이다.
도 7은 종래예의 기판과 본 발명에 의한 기판을 비교한 실험결과그래프이다.
도 8은 본 발명의 제2실시예에 따른 메탈코어 회로기판의 제조방법을 도시한 공정도이다.
도 9는 본 발명의 제2실시예에 따른 제조방법에서 금속기판의 제1면에 산세처리에 의해 조도화 표면이 형성되는 단계를 도시한 도면이다.
도 10은 본 발명의 제2실시예에 따른 제조방법에서 금속기판의 조도화 표면에 마스크가 부착되는 단계를 도시한 도면이다.
도 11은 본 발명의 제2실시예에 따른 제조방법에서 금속기판의 제2면에 아노다이징에 의해 산화피막 구조의 방열층이 형성되는 단계를 도시한 도면이다.
도 12는 본 발명의 제2실시예에 따른 제조방법에서 금속기판의 조도화 표면에 부착된 마스크를 제거하는 단계를 도시한 도면이다.
도 13은 본 발명의 제2실시예에 따른 제조방법에서 금속기판의 조도화 표면에 접착층 및 도전막을 부착하는 단계를 도시한 도면이다.
도 14는 본 발명의 제2실시예에 따른 메탈코어 회로기판의 도전막에 발광다이오드 패키지가 실장되는 상태를 도시한 도면이다.
도 15는 본 발명의 제2실시예와 비교예들 사이의 필 강도(peel strength)를 실험하여 비교한 결과그래프를 나타낸 것이다.
도 16은 본 발명의 제2실시예에 따른 산세처리에 의해 형성되는 금속기판의 조도화 표면을 나타낸 사진이다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.

도 1에 도시된 바와 같이, 본 발명에 의한 메탈코어 회로기판의 제조방법은 금속기판(11)의 표면을 탈지 및 세척하는 전처리단계(S1), 금속기판(11)의 제1면(11a)에 부착부(12, 11c)를 형성함과 더불어 금속기판(11)의 제2면(11b)에 방열층(13)을 형성하는 가공단계(S2), 금속기판의 부착부(12, 11c)에 접착제(14)를 매개로 도전막(15)을 부착하는 도전막 부착단계(S3)로 이루어진다.

특히, 가공단계(S2)에서 부착부(12)는 금속기판(11)의 제1면(11a)에서 아노다이징 또는 산세에 의해 조도화처리되고, 방열층(13)은 아노다이징에 의해 기공을 가진 산화피막구조로 형성된다.

도 2 내지 도 7은 본 발명의 제1실시예에 따른 메탈코어 회로기판의 제조방법을 도시한다.

전처리단계(S1)는 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti), 구리(Cu), 아연(Zn), 탄탈(Ta), 스틸(steel) 등과 같은 금속 재질로 이루어진 금속기판(11)의 상면 및 저면에 부착되어 있는 유지성분을 제거하기 위한 탈지(Degrease)처리를 수행(S1-1)한 후에, 탈지처리된 기판(11)의 상면 및 저면을 세척하는 1차 수세(Rinse)를 진행한다(S1-2).

그리고, 가공단계(S2)는 아노다이징(S2-1), 2차 수세(S2-2), 산세(S2-3), 세정 및 건조(S2-4) 등으로 이루어진다.

도 3에 도시된 바와 같이, 세척된 금속기판(11)의 제1면(11a) 및 제2면(11b) 각각에 아노다이징을 수행함으로써 부착층(12) 및 방열층(13)을 각각 형성한다(S2-1). 이러한 아노다이징은 건축자재, 전기통신기기, 광학기기, 장식품, 자동차부품 등에 광범위하게 활용되는 표면처리방법으로, 금속의 표면에 얇은 산화막을 형성하여 금속의 내부를 보호할 수 있다. 이러한 아노다이징은 주로 알루미늄, 마그네슘, 티타늄 등과 같이 산소와 반응정도가 양호하여 스스로 표면에 산화막을 형성할 수 있는 금속에 대해 사용된다.

특히, 본 발명에 의한 금속기판(11)은 열전도성, 재료원가, 산화피막층(12, 13)의 형성조건 등을 고려하여 알루미늄 재질을 적용함이 바람직하다.

이러한 아노다이징은 금속이 양극으로 작용하도록 함으로써 금속 표면의 산화작용을 촉진시켜 균일한 두께의 산화피막층을 형성하기 위한 방법으로, 전해액 내에서 기판(11)을 양극으로 한 상태에서 통전시켜 양극에서 발생하는 산소에 의해 기판(11)의 제1면(11a) 및 제2면(11b)이 산화되고, 이에 제1면(11a)에는 산화피막구조의 부착층(12)이 형성되며, 제2면(11b)에는 산화피막구조의 방열층(13)이 형성된다. 부착층(12)에는 접착층(14)을 통해 도전막(15)이 부착되고, 방열층(13)은 외기와 인접하여 방열기능을 수행한다.

한편, 본 실시예에 따른 아노다이징 공정을 보다 구체적으로 살펴보면 다음과 같다. 아노다이징을 위한 전해액으로는 9~20 wt% 농도의 인산(H₃PO₄)을 함유한 전해액이 이용되고, 특히 인산의 농도는 15 wt%가 바람직하다. 아노다이징의 인가전압은 직류 10~30V이고, 특히 20V가 바람직하다. 아노다이징의 처리시간은 5~30분이고, 특히 10분이 바람직하다. 아노다이징의 온도조건은 20~30℃이고, 특히 25℃가 바람직하다.

또한, 본 제1실시예의 아노다이징 공정은 고전압/고전류 밀도 인가시 높은 저항에 의한 금속기판의 버닝, 산화피막층의 균일성 저하, 전해시간의 장기화 등의 문제를 개선하기 위하여 전해액 내에는 비이온계 계면활성제를 첨가한다. 비이온계 계면활성제로는 부칠카르비톨(Buthyl Carbitol[CH₃CH₂CH₂CH₂O-(CH₂CH₂O)₂-H])이 3~10 wt%의 농도로 첨가되고, 특히 5 wt%가 바람직하다. 이러한 비이온계 계면활성제는 전해액의 표면 장력을 70~74 Dyne/㎝에서 40~45 Dyne/㎝으로 떨어뜨려 전기저항을 낮춤으로써 동일 전압하에서도 인가되는 전류밀도량의 효율을 높여 금속기판의 표면에 발생하는 버닝을 제거하고, 부착층(12) 및 방열층(13)의 두께를 균일화하며, 전해시간을 40% 정도로 단축할 수 있는 장점이 있다.

이와 같이, 본 제1실시예는 인산을 함유한 전해액 내에서 상술한 조건에 의해 아노다이징처리를 수행함으로써 도 6과 같이 부착층(12) 및 방열층(13)의 기공을 종래에 비해 5~10배 이상 크게 형성할 수 있다. 도 6(a)는 종래의 아노다이징공정에 의해 형성된 산화피막층의 기공 사이즈를 나타낸 사진이고, 도 6(b)는 본 실시예에 따른 아노다이징공정에 의해 형성된 산화피막구조의 부착층(12) 및 방열층(13)의 기공 사이즈를 나타낸 사진이다. 종래기술에 따른 기공 사이즈는 도 6(a)에 나타난 바와 같이 10~30nm정도인 데 반해, 본 발명에 의한 기공 사이즈는 도 6(b)에 나타난 바와 같이 100~500nm 정도로 증가됨을 알 수 있다.

그리고, 금속기판(11)의 부착층(12) 및 방열층(13)을 2차로 세척하는 2차 수세(Rinse) 처리를 진행한다(S2-2).

그런 다음, 금속기판(11)의 부착층(12) 및 방열층(13)을 인산이 함유된 산세액 내에서 산세처리한다(S2-3). 이러한 산세처리 조건을 보다 구체적으로 살펴보면, 산세액 내의 인산 농도는 3~7 wt%이고, 특히 5 wt%가 바람직하다. 산세처리시간은 3~10분이고, 특히 5분이 바람직하다. 산세처리온도는 20~25℃이고, 특히 25℃가 바람직하다. 이러한 산세처리를 통해 부착층(12) 및 방열층(13)의 기공 사이즈가 보다 증가되고, 이러한 기공 사이즈의 증가로 인해 부착층(12)의 표면에는 일정거칠기의 조도화 표면(12a)이 형성된다.

그리고, 산세처리된 금속기판(11)을 세정 및 건조시킨다(S2-4).

그리고, 도전막 부착단계(S3)는 도 4에 도시된 바와 같이 금속기판(11)의 부착층(12) 위에 에폭시 등과 같은 접착층(14)을 균일하게 도포한 후에 동박(cupper foil) 등과 같은 도전막(15)을 접착층(14)에 접착시키고(S3), 이에 도전막(15)이 금속기판(11)의 부착층(12)에 견고하게 부착된다. 특히, 제1실시예에 따른 부착층(12)의 표면에 인산을 이용한 아노다이징처리 및 인산을 이용한 산세처리에 의해 그 기공 사이즈 및 표면조도(거칠기)가 대폭 증가된 조도화 표면(12a)을 형성하고, 이 조도화 표면(12a)에 접착층(14)이 침투하여 기계적 접착강도를 높이는 즉, 앵커효과로 도전막(15)의 부착력을 향상시킬 수 있는 장점이 있다.

그리고, 도전막(15)은 다양한 패터닝공정을 통해 소정의 회로패턴이 형성될 수 있고, 그외에도 도전막(15)은 이미 소정의 회로패턴이 형성된 것일 수도 있다.

본 제1실시예에 의하면, 인산을 함유한 전해액을 이용한 아노다이징에 의해 생성된 부착층(12) 및 방열층(13)은 그 내부 기공의 사이즈가 100~500nm 정도로 증가된다. 이에 부착층(12)의 표면에 도포되는 접착층(14)의 접착력을 향상시켜 도전막(15)의 부착력을 향상시킬 수 있고, 방열층(13)의 경우 그 기공 사이즈의 확장으로 인해 공기와의 접촉면적을 넓혀 열복사 및 열대류 효과를 높임으로써 그 방열성능을 대폭 향상시킬 수 있는 장점이 있다.

본 발명의 제1실시예에 따른 메탈코어 회로기판은 도 4 및 도 5에 도시된 바와 같이, 금속기판(11) 및 금속기판(11)의 제1면(11a) 및 제2면(11b) 각각에 형성된 부착층(12) 및 방열층(13)을 포함한다.

금속기판(11)은 산소와의 반응도가 양호하여 스스로 표면에 산화막을 형성할 수 있는 알루미늄, 마그네슘, 티타늄 등과 같은 금속재질로 이루어지고, 특히, 본 발명에 의한 금속기판(11)은 열전도성, 재료원가, 산화피막의 형성조건 등을 고려하여 알루미늄 재질을 적용함이 바람직하다.

금속기판(11)의 제1면(11a)에는 아노다이징 및 산세처리에 의해 부착층(12)이 형성되고, 금속기판(11)의 제2면(11b)에는 아노다이징 및 산세처리에 의해 방열층(13)이 형성된다. 금속기판(11)의 재질이 알루미늄일 경우에는 부착층(12) 및 방열층(13)은 산화알루미늄(Al₂O₃)로 구성된다.

특히, 아노다이징(S2-1) 및 산세처리(S2-3)에 의해 부착층(12)의 표면에는 일정 거칠기의 조도화 표면(12a)이 형성되고, 이 부착층(12)의 조도화 표면(12a)에 접착층(14)이 균일하게 도포되고, 접착층(14) 위에는 도전막(15)이 부착된다. 한편, 도전막(15)에는 소정의 회로패턴이 형성되고, 도 5와 같이 도전막(15)의 회로패턴에는 발열량이 높은 전자소자(20)가 실장된다. 특히, 본 실시예의 전자소자(20)는 발광다이오드 패키지가 적용되고, 발광다이오드 패키지(20)는 발광다이오드 칩(21), 발광다이오드 칩(21)에 와이어(21a)를 통해 접속된 리드(22), 발광다이오드 칩(21)의 주변에 배치된 반사체(23), 발광다이오드 칩(21)의 하부에 배치된 방열부재(24), 발광다이오드 칩(21)의 상부에 배치된 렌즈(25)로 구성된다. 리드(22)는 도전막(15)의 회로패턴측에 접속된다.

그리고, 방열층(13)은 외기에 노출되도록 배치되고, 이에 방열층(13)의 기공을 통해 전자소자(20)에서 발생된 열이 열복사 및 열대류 원리에 의해 외부로 신속하고 효과적으로 방출될 수 있다.

특히, 부착층(12) 및 방열층(13)을 형성기 위한 아노다이징공정은 인산을 함유한 전해질 내에서 이루어짐에 따라 그 내부의 기공 사이즈가 100~500nm 정도가 되고, 이에 따라 종래의 산화피막층에 비해 그 기공의 사이즈가 커짐에 따라 부착층(12)에 접착층(14)을 통해 부착되는 도전막(15)의 부착력이 높아지고, 외부로 노출되는 방열층(12)은 그 내부의 기공 사이즈가 100~500nm 정도로 크게 형성됨으로써 열복사 및 열대류 효과를 구현하여 도전막(15)에 실장되는 전기, 전자 소자의 열을 외부로 신속하고 효과적으로 방출시킬 수 있는 장점이 있다.

한편, 본 발명의 메탈코어 회로기판에 의한 방열작동을 설명하면 다음과 같다.

열의 전달에는 열전도, 열대류, 열복사로 구분되고, 이 중에서 열전도는 서로 접촉하는 물체 사이에서 열을 전달하는 원리이며, 열대류는 공기를 매개로 간접적으로 열을 전달하는 원리이다. 열전도 및 열대류는 열진동으로 열을 전달한다.

이에 반해, 열복사는 열원에서 전자파를 외부로 내보내고, 그 맞은편의 대상물이 이를 흡수함으로써 열을 전달하는 원리이다. 이에 열복사는 두 물체 사이에 매개물질이 없는 진공상태에서도 열을 전달할 수 있다.

한편, 본 발명의 메탈코어 회로기판은 발광다이오드 패키지와 같은 소자(20)에서 발생된 열이 열전도 원리에 따라 서로 접촉하는 도전막(15), 접착층(14), 부착층(12), 금속기판(11), 방열층(13)을 통해 순차적으로 하부로 전달된다. 그리고, 이렇게 방열층(13)에 전달된 열은 방열층(13)에서 열복사 및 열대류 원리를 통해 외부로 신속하고 효율적으로 방출된다.

다음의 표 1 및 도 7은 본 발명에 의한 메탈코어 회로기판을 종래예와 비교한 실험 결과표 및 결과그래프로서, 종래예는 본 발명의 방열층이 없는 금속기판을 사용한 것이다. 그리고, 실험조건은 종래예의 기판과 본 발명의 기판에 100℃의 열을 90분간 인가하였을 때 측정시간에 따른 종래예의 기판과 본 발명의 기판에서 그 온도를 각각 측정한 결과표 및 결과그래프이다.

측정시간(분)	종래예	본 발명	주변 분위기
60	102.5	90.5	25.9
70	103.1	90.3	25.9
80	103.6	90.2	26.2
90	104.1	90.1	26.4

표 1 및 도 7에 나타난 바와 같이, 종래예의 경우 그 온도가 100℃ 이상이지만, 본 발명은 90℃ 정도가 됨을 알 수 있었다. 즉, 본 발명에 의한 방열효과가 종래예에 비해 월등하게 뛰어남을 알 수 있었다. 특히, 종래예 및 주변 분위기의 경우 시간이 경과함에 따라 그 온도가 점차 증가하는 데 반해, 본 발명의 경우 시간의 경과에 따라 그 온도가 오히려 감소함을 알 수 있었다. 이를 통해, 본 발명의 열복사에 의한 방열효과를 확인할 수 있었다.

도 8 내지 도 15는 본 발명의 제2실시예에 따른 메탈코어 회로기판의 제조방법을 도시한 도면이다.

전처리단계(S1)는 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti), 구리(Cu), 아연(Zn), 탄탈(Ta), 스틸(steel) 등과 같은 금속 재질로 이루어진 금속기판(11)의 상면 및 저면에 부착되어 있는 유지성분을 제거하기 위한 1차 탈지(Degrease)처리를 수행(S1-1)한 후에, 탈지처리된 기판(11)의 상면 및 저면을 세척하는 1차 수세(Rinse)를 진행한다(S1-2).

그리고, 가공단계(S2)는 산세처리(S2-11), 2차 수세(S2-12), 건조(S2-13), 마스킹처리(S2-14), 2차 탈지(S2-15), 3차 수세(S2-16), 아노다이징(S2-17), 4차 수세(S2-18), 건조(S2-19), 마스크제거(S2-20)로 이루어진다.

도 9에 도시된 바와 같이 세척된 금속기판(11)의 표면을 산세처리하여 금속기판(11)의 제1면(11a)에 부착부를 형성한다. 이러한 산세처리에 의해 금속기판(11)의 제1면(11a)에 형성된 부착부는 미세한 요철구조의 조도화 표면(11c)으로 형성된다(S2-11). 본 제2실시예의 산세처리 조건을 보다 구체적으로 살펴보면, 산세액은 불산(Hydrofluoric acid), 질산(Nitric Acid), 순수(D.I water)로 이루어지고, 불산 및 질산 각각의 농도는 100㎖/ℓ이며, 산세처리시간은 50~60초이고, 산세처리온도는 30~40℃이다.

그 후에 금속기판(11)의 표면을 2차 수세하고(S2-12), 건조시킨다(S2-13). 그리고, 도 10과 같이 금속기판(11)의 조도화 표면(11c)에 마스크(17)를 부착하여(S2-14) 조도화 표면(11c)을 보호한다.

그런 다음, 2차 탈지(S2-15) 및 3차 수세(S2-16)를 진행한 후에, 도 11과 같이 아노다이징처리에 의해 금속기판(11)의 제2면(11b)에 방열층(13)을 형성한다(S2-17).

본 제2실시예의 아노다이징(S2-17)은 선행하는 제1실시예와 마찬가지로 인산을 함유한 전해액 내에서 수행된다. 본 제2실시예에서, 아노다이징을 위한 전해액으로는 9~20 wt% 농도의 인산(H₃PO₄)을 함유한 전해액이 이용되고, 특히 인산의 농도는 15 wt%가 바람직하다. 아노다이징의 인가전압은 직류 10~30V이고, 특히 20V가 바람직하다. 아노다이징의 처리시간은 5~30분이고, 특히 10분이 바람직하다. 아노다이징의 온도조건은 20~30℃이고, 특히 25℃가 바람직하다.

또한, 본 실시예의 아노다이징 공정은 고전압/고전류 밀도 인가시 높은 저항에 의한 금속기판의 버닝, 산화피막층의 균일성 저하, 전해시간의 장기화 등의 문제를 개선하기 위하여 전해액 내에는 비이온계 계면활성제를 첨가한다. 비이온계 계면활성제로는 부칠카르비톨(Buthyl Carbitol[CH₃CH₂CH₂CH₂O-(CH₂CH₂O)₂-H])이 3~10 wt%의 농도로 첨가되고, 특히 5 wt%가 바람직하다. 이러한 비이온계 계면활성제는 전해액의 표면 장력을 70~74 Dyne/㎝에서 40~45 Dyne/㎝으로 떨어뜨려 전기저항을 낮춤으로써 동일 전압하에서도 인가되는 전류밀도량의 효율을 높여 금속기판의 표면에 발생하는 버닝을 제거하고, 방열층(13)의 두께를 균일화하며, 전해시간을 40% 정도로 단축할 수 있는 장점이 있다.

이와 같이, 본 제2실시예는 인산을 함유한 전해액 내에서 상술한 조건에 의해 아노다이징처리를 수행함으로써 도 6과 같이 방열층(13)의 기공을 종래에 비해 5~10배 이상 크게 형성할 수 있다. 도 6(a)는 종래의 아노다이징공정에 의해 형성된 산화피막층의 기공 사이즈를 나타낸 사진이고, 도 6(b)는 본 실시예에 따른 아노다이징공정에 의해 형성된 산화피막구조의 방열층(13)의 기공 사이즈를 나타낸 사진이다. 종래기술에 따른 기공 사이즈는 도 6(a)에 나타난 바와 같이 10~30nm정도인 데 반해, 본 발명에 의한 기공 사이즈는 도 6(b)에 나타난 바와 같이 100~500nm 정도로 증가됨을 알 수 있다.

한편, 본 제2실시예에 의하면, 아노다이징공정(S2-17) 시에 금속기판(11)의 조도화 표면(11c)에 마스크(17)가 부착됨에 따라 금속기판(11)의 제1면(11a)측에는 산화피막이 형성되지 않고, 그 조도화 표면(11c)이 유지된다.

이러한 아노다이징공정(S2-17) 후에는 4차 수세(S2-18) 및 건조(S2-19)가 수행되고, 도 12와 같이 금속기판(11)의 조도화 표면(11c)에 부착된 마스크(17)를 제거하여 조도화 표면(11c)을 노출시킨다(S2-20).

도전막 부착단계(S3)는 도 13에 도시된 바와 같이 금속기판(11)의 조도화 표면(11c)에 에폭시 등과 같은 접착층(14)을 균일하게 도포한 후에 동박(copper foil) 등과 같은 도전막(15)을 접착층(14)에 접착시킨다. 이에 도전막(15)이 금속기판(11)의 조도화 표면(11c)에 견고하게 부착된다.

특히, 도 16과 같이 제2실시예에 따르면 산세처리(S2-11)에 의해 금속기판(11)의 제1면(11a)에 미세한 요철구조의 조도화 표면(11c)이 형성되고, 이 조도화 표면(11c)에 접착층(14)이 침투하여 기계적 접착강도를 높이는 즉, 앵커효과로 접착층(14) 및 도전막(15)의 부착력을 향상시킬 수 있는 장점이 있다.

이러한 앵커효과에 의한 접착층(14) 및 도전막(15)의 부착력 향상 결과를 도 15에 나타낸다. 도 15는 본 발명과 비교예들 사이의 필 강도(peel strength)를 측정하여 비교한 결과그래프를 나타낸 것이다.

본 측정조건은 금속기판으로 35㎛ 두께의 구리판을 이용하고, 접착층으로는 세라믹 필러(ceramic filler)를 함유한 에폭시를 이용하며, 에폭시를 40㎛ 두께로 구리판에 접착 및 경화시키고, 필 강도 테스터기에서의 노출(exposure) 조건은 온도 70℃, 습도 85%로 하고, 측정조건은 상온이며, 필 강도(peel strength)의 측정단위는 N/mm이었다.

도 15에 나타난 바와 같이, 본 발명은 산세처리에 의해 형성된 조도화 표면(11c)을 가진 구리기판을 이용하고, 비교예1은 스카치브라이트 연마처리한 구리기판을 이용하며, 비교예2는 샌딩처리한 구리기판을 이용하고, 비교예3은 황산법 아노다이징처리한 구리기판을 이용하며, 비교예4는 인산법 아노다이징처리한 구리기판을 이용하였다. 그 결과, 본 발명에 의한 접착층의 필 강도가 비교예1, 2, 3, 4의 접착층 필 강도와 비교하여 보면 현격한 차이가 나타남을 알 수 있었다.

본 발명의 제2실시예에 따른 메탈코어 회로기판은 도 13 및 도 14에 도시된 바와 같이, 금속기판(11), 금속기판(11)의 제1면(11a)에 형성된 부착부(11c), 금속기판(11)의 제2면(11b)에 형성된 방열층(13)을 포함한다.

본 제2실시예에 따른 금속기판(11)은 그 제1면(11a)에 산세처리에 의해 형성된 부착부가 형성되고, 이 부착부는 조도화 표면(11c)으로 구성된다. 금속기판(11)의 제2면(11b)에는 산세처리 및 아노다이징에 의해 방열층(13)이 형성된다. 금속기판(11)의 재질이 알루미늄일 경우에는 방열층(13)은 산화알루미늄(Al₂O₃)로 구성된다.

특히, 본 제2실시예는 산세처리에 의해 금속기판(11)의 제1면(11a)에 미세한 요철구조의 조도화 표면(11c)이 형성되고, 이 조도화 표면(11c)에 접착층(14)이 균일하게 도포되며, 접착층(14) 위에는 도전막(15)이 부착된다.

한편, 도전막(15)에는 소정의 회로패턴이 형성되고, 도 14와 같이 도전막(15)의 회로패턴에는 발열량이 높은 전자소자(20)가 실장된다. 특히, 본 실시예의 전자소자(20)는 발광다이오드 패키지가 적용되고, 발광다이오드 패키지(20)는 발광다이오드 칩(21), 발광다이오드 칩(21)에 와이어(21a)를 통해 접속된 리드(22), 발광다이오드 칩(21)의 주변에 배치된 반사체(23), 발광다이오드 칩(21)의 하부에 배치된 방열부재(24), 발광다이오드 칩(21)의 상부에 배치된 렌즈(25)로 구성된다. 리드(22)는 도전막(15)의 회로패턴측에 접속된다.

특히, 방열층(13)을 형성기 위한 아노다이징공정은 인산을 함유한 전해질 내에서 이루어짐에 따라 그 내부의 기공 사이즈가 100~500nm 정도가 되고, 이에 따라 종래의 산화피막층에 비해 그 기공의 사이즈가 커짐에 따라 외부로 노출되는 방열층(12)은 그 내부의 기공 사이즈가 100~500nm 정도로 크게 형성됨으로써 열복사 및 열대류 효과를 구현하여 도전막(15)에 실장되는 전기, 전자 소자의 열을 외부로 신속하고 효과적으로 방출시킬 수 있는 장점이 있다.

11: 금속기판 11c: 조도화 표면
12: 부착층 12a: 조도화 표면
13: 방열층 14: 접착층
15: 도전막 17: 마스크

Claims

삭제
삭제
삭제
삭제
삭제
삭제
삭제
금속기판의 표면을 탈지 및 세척하는 전처리단계;
상기 금속기판의 제1면에 부착부를 형성함과 더불어 상기 금속기판의 제2면에 방열층을 형성하는 가공단계; 및
상기 금속기판의 부착부에 접착층을 통해 도전막을 부착하는 도전막 부착단계;를 포함하고,
상기 가공단계는, 상기 금속기판의 제1면을 산세처리하여 상기 금속기판의 제1면에 조도화 표면을 형성하고, 상기 금속기판의 조도화 표면에 마스크를 부착하여 상기 조도화 표면을 보호하며, 상기 금속기판의 제2면을 아노다이징처리함으로써 상기 금속기판의 제2면에 방열층을 형성하고, 상기 마스크를 제거하는 공정으로 이루어지며,
상기 금속기판의 제1면을 불산, 질산, 순수로 이루어진 산세액 내에서 산세처리하고, 상기 불산 및 질산 각각의 농도는 100㎖/ℓ이며, 산세처리시간은 50~60초이고, 산세처리온도는 30~40℃인 것을 특징으로 하는 메탈코어 회로기판의 제조방법.
삭제
제8항에 있어서,
인산을 함유한 전해액 내에서 상기 금속기판의 제2면을 아노다이징처리하여 방열층을 형성하고, 상기 전해액 내의 인산 농도는 9~20 wt% 이고, 아노다이징의 인가전압은 직류 10~30V이며, 아노다이징의 처리시간은 5~30분이고, 아노다이징의 온도조건은 20~30℃인 것을 특징으로 하는 메탈코어 회로기판의 제조방법.
제10항에 있어서,
상기 전해액 내의 인산 농도는 15 wt% 이고, 아노다이징의 인가전압은 직류 20V이며, 아노다이징의 처리시간은 10분이고, 아노다이징의 온도조건은 25℃인 것을 특징으로 하는 메탈코어 회로기판의 제조방법.
제11항에 있어서,
상기 전해액 내에는 비이온계 계면활성제가 첨가되고, 상기 비이온계 계면활성제로는 부칠카르비톨(Buthyl Carbitol[CH₃CH₂CH₂CH₂O-(CH₂CH₂O)₂-H])이 3~10 wt%의 농도로 첨가되는 것을 특징으로 하는 메탈코어 회로기판의 제조방법.
제8항, 제10항, 제11항, 제12항 중에서 어느 한항에 의한 메탈코어 회로기판의 제조방법을 통해 제조된 메탈코어 회로기판으로,
금속기판;
상기 금속기판의 제1면에 형성된 부착부;
상기 금속기판의 부착부에 도포된 접착층;
상기 접착층의 상면에 부착된 도전막; 및
상기 금속기판의 제2면에 형성된 방열층;을 포함하고,
상기 방열층은 아노다이징처리에 의해 형성되며, 상기 부착부는 산세처리에 의해 상기 금속기판의 제1면에 형성된 조도화 표면이고, 상기 방열층은 아노다이징처리에 의해 산화피막구조로 형성되며, 상기 도전막의 상면에는 발광다이오드 패키지가 실장되는 것을 특징으로 하는 메탈코어 회로기판.
삭제
삭제
삭제
삭제