KR101153200B1 - 피라미드 구조를 갖는 실리콘 표면의 제조방법 - Google Patents

피라미드 구조를 갖는 실리콘 표면의 제조방법 Download PDF

Info

Publication number
KR101153200B1
KR101153200B1 KR1020107022272A KR20107022272A KR101153200B1 KR 101153200 B1 KR101153200 B1 KR 101153200B1 KR 1020107022272 A KR1020107022272 A KR 1020107022272A KR 20107022272 A KR20107022272 A KR 20107022272A KR 101153200 B1 KR101153200 B1 KR 101153200B1
Authority
KR
South Korea
Prior art keywords
silicon wafer
ozone
silicon surface
silicon
etchant
Prior art date
Application number
KR1020107022272A
Other languages
English (en)
Other versions
KR20100138998A (ko
Inventor
위르겐 슈웨켄디에크
아메드 압델바 엘자우하리
Original Assignee
레나 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=40719992&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR101153200(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 레나 게엠베하 filed Critical 레나 게엠베하
Publication of KR20100138998A publication Critical patent/KR20100138998A/ko
Application granted granted Critical
Publication of KR101153200B1 publication Critical patent/KR101153200B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Weting (AREA)

Abstract

본 발명은 실리콘 표면을 함유하는 실리콘 웨이퍼를 에칭액에 침지시켜 피라미드 구조를 갖는 실리콘 표면을 제조하는 방법에 관한 것이다. 가능한한 균일한 피라미드 구조를 제조하기 위하여, 본 발명은 상기 실리콘 표면을 상기 에칭액에 접촉하기 전에 오존처리할 것을 제안한다.

Description

피라미드 구조를 갖는 실리콘 표면의 제조방법{METHOD FOR MANUFACTURING A SILICON SURFACE WITH PYRAMIDAL STRUCTURE}
본 발명은 청구항 제 1항의 전문에서 정의하였듯이 피라미드 텍스쳐(pyramical texture)를 갖는 실리콘 표면의 제조방법에 관한 것이다.
상기 방법은 예를 들어 EP 0 944 114 B1에서 개시하고 있다. 솔라셀(solar cell)용 피라미드 텍스쳐를 갖는 실리콘 표면 제조에 있어서, 에칭액(etching solution)에 함유된 이소프로판올의 비율이 에틸렌글리콜의 비율보다 커야 한다고 제안하고 있다. 이와 함께, 명시된 피라미드 크기 분포는 특정 산란(scattering) 내에서 조절 가능하다고 개시하고 있다.
그러나, 실제로는, 하나의 그리고 같은 에칭액을 사용하면 피라미드 크기 분포는 처리될 실리콘 표면의 질에 따라 결과가 달라진다. 균일한 피라미드 크기 분포를 얻기 위해서는 실전에서 에칭액의 화학식을 처리될 각 실리콘 표면의 성질에 맞추어야 할 필요가 있다. 화학식 뿐만 아니라, 에칭 기간 및 온도도 맞추어야 한다. 바람직한 피라미드 크기 분포를 만들기 위해 적절한 인수를 설정하는 것은 때로는 지루하고 비용이 많이 든다.
종래의 실리콘 표면의 피라미드 텍스쳐 제조방법의 또 다른 단점은 실리콘 표면에 부착되는 불순물이 텍스쳐에 바람직하지 않은 변화를 초래한다는 점이다.
상기 텍스쳐의 변화는 실리콘 표면이 불규칙적으로 보이게 한다. 이러한 실리콘 표면은 잘못된 것으로 간주된다.
전설한 종래기술의 단점들에 대응하기 위하여 피라미드 텍스쳐 제조에 필요한 알칼리 에칭액을 이용한 처리 단계 전에 추가적인 에칭 단계가 삽입될 수 있다. 따라서 절단된 실리콘 웨이퍼는 우선 고농도 알칼리 용액에 에칭된다. 삽입되는 상기 추가적인 에칭 단계는 추가 작업을 요구한다. 이를 제외하고라도, 상기 기술은 절단된 실리콘 웨이퍼의 성질의 차이를 항상 충분히 보상할 수 없다.
또 다른 가능성은 산화성 산(oxidizing acid)을 아용한 추가의 에칭 단계를 행하는 것이다. 상기 추가 에칭 단계 역시 추가 작업을 요한다. 이를 제외하고라도, 절단된 실리콘 웨이퍼의 성질의 차이를 항상 충분히 보상할 수 없다. 또 다른 단점은 이 경우 고농도 산화성 산이 사용되어야 하고, 이를 다루는 것이 위험하다는 것이다.
본 발명의 목적은 상기 종래기술에 따른 단점을 없애는 것이다. 특히, 피라미드 텍스쳐를 갖는 실리콘 표면의 제조방법을 가능한한 간단하고 비용이 적게 들게 실행할 수 있도록 하는 것이다. 또 다른 목적은, 실리콘 웨이퍼의 성질에 관계 없이, 그리고 에칭액의 조성 및/또는 농도를 바꾸지 않고 특정 피라미드 텍스쳐를 갖는 실리콘 표면을 제조하는 것이다.
상기 목적은 청구항 제 1항의 특징으로 달성된다. 본 발명의 유용한 실시예는 청구항 제 2항 내지 제 14항의 특징의 결과이다.
본 발명에 따르면, 피라미드 텍스쳐를 갖는 실리콘 표면의 제조방법에 있어서, 실리콘 표면은 에칭액과의 접촉 전에 오존으로 처리된다. 상기 방법으로 처리된 실리콘 표면은 에칭액으로 후속 처리한 뒤의 다른 질에서도 특히 균일한 피라미드 텍스쳐를 보인다. 바꾸어 말하면, 상기 방법으로 실리콘 표면에 제조된 피라미드는 상대적으로 낮은 크기 분포를 갖는다. 특히 처리될 실리콘 웨이퍼의 품질에 근거하여 에칭액의 조성 또는 온도 또는 에칭 기간과 같은 추가적인 인수를 바꿀 필요가 없다. 상기 제안된 방법은 간단하게 그리고 적은 비용으로 실행될 수 있다.
용어 '품질(quality)'은 특히 상기 실리콘 웨이퍼 표면의 화학적 특성을 의미한다. 실리콘 웨이퍼 표면의 화학적 특성은 절단(sawing) 시 사용되는 액체의 사용에 따라 달라진다. 예를 들어, 오일 또는 글리콜과 같은 액체가 이용될 수 있다. 사용되는 액체의 종류에 따라 절단된 실리콘 웨이퍼는 다른 방식으로 후에 세정된다. 따라서 상기 실리콘 표면은 특히 표면이 소수성이냐 친수성이냐에 따라, 또는 이전의 세정 단계에서의 잔여물이 표면에 달라붙느냐에 따라 질이 달라진다.
특히 유리한 방식에서는, 상기 실리콘 표면이 기체상(gas phase)에서 오존처리된다. 상기 처리 단계는 빠르고 간단하게 실행될 수 있다. 후속의 실리콘 표면 건조 단계는 필요하지 않다. 기체상에서 오존의 농도가 20g/㎥ 보다 큰 것이 유리하다는 것이 밝혀졌다. 상기 기체상은 유용하게 60 내지 95%, 바람직하게는 75 내지 85%의 습도를 가질 수 있다.
그러나, 다른 실시예에서 오존처리에서 실리콘 웨이퍼를 농도가 1ppm 이상, 바람직하게는 3 내지 50ppm인 오존이 첨가된 탈이온수에 침지시키는 것 또한 가능하다.
상기 실리콘 표면이 오존 함유 기체상에 있는지 또는 오존 함유 액체에 있는지에 관계 없이, 15℃ 내지 60℃, 바람직하게는 20℃ 내지 40℃의 온도 범위에서 처리를 수행하는 것이 유리하다고 밝혀졌다. 상기 처리는 유용하게 15초 내지 60분, 바람직하게는 3 내지 40분의 시간 동안 수행된다. 일반적으로, 3 내지 10분의 처리 기간이 매우 좋은 결과를 낸다고 보여진다.
또 다른 유리한 실시예에서, 본 발명에 따른 오존처리는 절단(sawing)에 의한 실리콘 웨이퍼 제조 후에 수행된다. 따라서, 상기 실리콘 웨이퍼는 <100> 표면에 평행하게 종래의 방법대로 절단된다. 톱질로 만들어진 상기 실리콘 웨이퍼는 본 발명에 따른 오존처리 전에 습식세정될 수 있다. 상기 단계는 실리콘 표면에 남은 톱질 잔여물을 제거하기 위한 것이다. 이 경우, 오존처리는 습식세정 후 이루어진다. 그러나 전술한 본 발명에 따른 오존처리 단계와 함께 습식세정 단계를 결합하는 것도 가능하다. 이 경우, 상기 습식세정은 오존이 첨가된 물기가 많은 액체(watery liquid)를 이용하여 수행될 수 있다.
상기 오존처리된 실리콘 웨이퍼는 건조되고 포장될 수 있다. 바꾸어 말하면, 이들은 후에 고객이 피라미드 텍스쳐를 만드는 데 필요한 특정 요구를 맞추기 위해 에칭액으로 처리될 수 있는, 팔릴 준비가 된(ready to sell) 중간생산물을 나타낸다.
그러나, 많은 경우 본 발명에 따른 처리 단계는 배달된 실리콘 웨이퍼에서 시작하여 에칭 단계와 함께 연속적인, 준 연속적인 또는 일괄 절차로 수행될 수 있다. 따라서, 에칭 및 세정 라인에 에칭액을 함유하는 수반(basin)으로부터 오존을 함유하는 탈이온수를 함유하는 추가의 수반까지 제공될 수 있다. 상기의 대안으로서, 예를 들어, 실리콘 웨이퍼가 오존 함유 기체상과 접촉될 수 있는, 덮개로 닫힐 수 있는 컨테이너가 제공될 수 있다. 또한, 예를 들어 상기 실리콘 표면을 오존 및 수증기로 처리되도록 하거나 오존을 함유하는 수증기와 함께 이를 날려보내는 것도 가능하다.
예를 들어, 상기 방식으로 오존처리된 실리콘 웨이퍼는 종래의 방법대로 후속적으로 알칼리 에칭액에 침지시킬 수 있다. 따라서, 상기 에칭액은 성분으로 KOH 또는 NaOH를 함유할 수 있다. 또한, 하나 이상의 알코올, 바람직하게는 이소프로판올이 에칭액에 첨가될 수 있다. 상기 에칭액의 온도는 유용하게는 70℃ 내지 90℃의 범위이다. 에칭 시간은 실리콘 표면에 만들어진 피라미드의 바람직한 크기에 따라 5분 내지 20분 범위이다.
하기에 실시예에 대한 자세한 설명이 이어진다.
실시예 1:
100개의 실리콘 웨이퍼를 보유한 운반체를 컨테이너에 둔다. 상기 컨테이너는 덮개로 닫혀 있다. 이어서 컨테이너에 수증기를 도입하여 상대 습도가 85 내지 95%의 범위에 들도록 습도를 설정한다. 대안으로서, 상기 수증기는 컨테이너에서 만들어질 수도 있다. 또한, 오존 농도는 컨테이너에 오존을 첨가하여 20 내지 40g/㎥으로 설정한다. 상기 실리콘 웨이퍼는 전술한 기체상에 약 15분 동안 둔다. 그 다음에 상기 컨테이너의 내부를 질소 또는 산소로 세척한다. 덮개를 열고 운반체에 들어있는 실리콘 웨이퍼를 다른 중간 단계 없이 에칭액에 살짝 담가서 피라미드 텍스쳐를 제조한다.
실시예 2:
100개의 실리콘 웨이퍼를 함유하는 운반체를 탈이온수로 채워진 수반에 넣는다. 농도가 약 10ppm인 오존을 탈이온수에 첨가한다. 물의 온도는 25℃ 내지 30℃이다. 10분 동안의 처리 후, 상기 운반체를 처리조에서 들어내어 다른 중간 단계 없이 에칭액에 살짝 담가 피라미드 텍스쳐를 제조한다.

Claims (15)

  1. 실리콘 표면을 갖는 실리콘 웨이퍼가 에칭액에 침지되는 동안 피라미드 텍스쳐를 갖는 실리콘 표면을 제조하는 방법에 있어서, 상기 실리콘 표면이 상기 에칭액에 접촉하기 전에 기체상에서 오존처리되는 것을 특징으로 하는 방법.
  2. 삭제
  3. 제 1항에 있어서, 상기 오존의 농도가 기체상에서 20g/㎥ 보다 높은 것을 특징으로 하는 방법.
  4. 제 1항 또는 제 3항에 있어서, 상기 기체상의 공기 습도가 60 내지 95%인 것을 특징으로 하는 방법.
  5. 제 1항 또는 제 3항에 있어서, 상기 실리콘 웨이퍼를 농도 1ppm 내지 50ppm의 오존이 첨가된 탈이온수에 침지시켜 오존처리하는 것을 특징으로 하는 방법.
  6. 제 1항 또는 제 3항에 있어서, 상기 처리가 15℃ 내지 60℃의 온도에서 수행되는 것을 특징으로 하는 방법.
  7. 제 1항 또는 제 3항에 있어서, 상기 처리가 15초 내지 60분의 시간 동안 수행되는 것을 특징으로 하는 방법.
  8. 제 1항 또는 제 3항에 있어서, 상기 처리가 상기 실리콘 웨이퍼를 절단한 후에 오존처리는 것을 특징으로 하는 방법.
  9. 제 1항 또는 제 3항에 있어서, 상기 실리콘 웨이퍼가 절단된 후 습식세정되는 것을 특징으로 하는 방법.
  10. 제 9항에 있어서, 상기 습식세정 후에 오존처리가 수행되는 것을 특징으로 하는 방법.
  11. 제 1항 또는 제 3항에 있어서, 오존처리된 상기 실리콘 웨이퍼가 건조되고 포장되는 것을 특징으로 하는 방법.
  12. 제 1항 또는 제 3항에 있어서, 상기 에칭액이 알칼리 에칭액인 것을 특징으로 하는 방법.
  13. 제 1항 또는 제 3항에 있어서, 상기 에칭액이 KOH 또는 NaOH를 함유하는 것을 특징으로 하는 방법.
  14. 제 1항 또는 제 3항에 있어서, 상기 에칭액이 알코올을 함유하는 것을 특징으로 하는 방법.
  15. 제 14항에 있어서, 상기 에칭액이 이소프로판올을 함유하는 것을 특징으로 하는 방법.
KR1020107022272A 2008-03-14 2009-03-12 피라미드 구조를 갖는 실리콘 표면의 제조방법 KR101153200B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102008014166A DE102008014166B3 (de) 2008-03-14 2008-03-14 Verfahren zur Herstellung einer Siliziumoberfläche mit pyramidaler Textur
DE102008014166.6 2008-03-14
PCT/EP2009/001784 WO2009112261A1 (de) 2008-03-14 2009-03-12 Verfahren zur herstellung einer siliziumoberfläche mit pyramidaler textur

Publications (2)

Publication Number Publication Date
KR20100138998A KR20100138998A (ko) 2010-12-31
KR101153200B1 true KR101153200B1 (ko) 2012-06-18

Family

ID=40719992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107022272A KR101153200B1 (ko) 2008-03-14 2009-03-12 피라미드 구조를 갖는 실리콘 표면의 제조방법

Country Status (8)

Country Link
US (1) US20110045673A1 (ko)
EP (1) EP2255390A1 (ko)
KR (1) KR101153200B1 (ko)
CN (1) CN101965642B (ko)
DE (1) DE102008014166B3 (ko)
MY (1) MY151555A (ko)
TW (1) TWI430354B (ko)
WO (1) WO2009112261A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130247967A1 (en) * 2012-03-23 2013-09-26 Scott Harrington Gaseous ozone (o3) treatment for solar cell fabrication
DE102014001363B3 (de) * 2014-01-31 2015-04-09 Technische Universität Bergakademie Freiberg Verfahren zur Erzeugung von Texturen oder von Polituren auf der Oberfläche von monokristallinen Siliciumwafern
US9837259B2 (en) 2014-08-29 2017-12-05 Sunpower Corporation Sequential etching treatment for solar cell fabrication
DE102016105866B3 (de) 2016-03-31 2017-07-06 Technische Universität Bergakademie Freiberg Siliziumwafer, Verfahren zum Strukturieren eines Siliziumwafers und Solarzelle
DE102017114097A1 (de) 2017-06-26 2018-12-27 Technische Universität Bergakademie Freiberg Verfahren zum Strukturieren eines diamantdrahtgesägten, multikristallinen Siliziumwafers und Verfahren zum Herstellen einer Solarzelle
CN107675263A (zh) * 2017-09-15 2018-02-09 东方环晟光伏（江苏）有限公司 单晶硅金字塔结构绒面的优化方法
EP3739637A1 (de) 2019-05-15 2020-11-18 Meyer Burger (Germany) GmbH Verfahren zur herstellung texturierter solarwafer
DE102019133386A1 (de) 2019-12-06 2021-06-10 Hanwha Q Cells Gmbh Verfahren zur Behandlung eines Halbleiterwafers
DE102022122705A1 (de) 2022-09-07 2024-03-07 Technische Universität Bergakademie Freiberg, Körperschaft des öffentlichen Rechts Verfahren zur Erzeugung von Texturen, Strukturen oder von Polituren auf der Oberfläche von Silizium

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0113295A1 (fr) * 1982-12-31 1984-07-11 BEAUPERE S.a.r.l. Table de contrôle dimensionnel universel pour mesures intérieure et extérieure

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4137123A (en) * 1975-12-31 1979-01-30 Motorola, Inc. Texture etching of silicon: method
US5181985A (en) * 1988-06-01 1993-01-26 Wacker-Chemitronic Gesellschaft Fur Elektronik-Grundstoffe Mbh Process for the wet-chemical surface treatment of semiconductor wafers
US4918030A (en) * 1989-03-31 1990-04-17 Electric Power Research Institute Method of forming light-trapping surface for photovoltaic cell and resulting structure
EP0477424B1 (de) * 1990-09-28 1995-02-22 Siemens Solar GmbH Nasschemische Strukturätzung von Silizium
JP3274389B2 (ja) * 1996-08-12 2002-04-15 株式会社東芝 半導体基板の洗浄方法
US7404863B2 (en) * 1997-05-09 2008-07-29 Semitool, Inc. Methods of thinning a silicon wafer using HF and ozone
DE19811878C2 (de) * 1998-03-18 2002-09-19 Siemens Solar Gmbh Verfahren und Ätzlösung zum naßchemischen pyramidalen Texturätzen von Siliziumoberflächen
US6230720B1 (en) * 1999-08-16 2001-05-15 Memc Electronic Materials, Inc. Single-operation method of cleaning semiconductors after final polishing
EP1132951A1 (en) * 2000-03-10 2001-09-12 Lucent Technologies Inc. Process of cleaning silicon prior to formation of the gate oxide
WO2003079426A1 (fr) * 2002-03-18 2003-09-25 Sumitomo Precision Products Co., Ltd. Procede et systeme de traitement a l'ozone
JP2004228475A (ja) * 2003-01-27 2004-08-12 Renesas Technology Corp 半導体ウェハの処理装置およびその処理装置を用いた写真製版工程を有する半導体装置の製造方法
JP4424039B2 (ja) * 2004-04-02 2010-03-03 株式会社Ｓｕｍｃｏ 半導体ウェーハの製造方法
EP1806775A1 (en) * 2004-10-28 2007-07-11 Mimasu Semiconductor Industry Co., Ltd. Process for producing semiconductor substrate, semiconductor substrate for solar application and etching solution

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0113295A1 (fr) * 1982-12-31 1984-07-11 BEAUPERE S.a.r.l. Table de contrôle dimensionnel universel pour mesures intérieure et extérieure

Also Published As

Publication number Publication date
EP2255390A1 (de) 2010-12-01
TWI430354B (zh) 2014-03-11
MY151555A (en) 2014-06-13
DE102008014166B3 (de) 2009-11-26
KR20100138998A (ko) 2010-12-31
US20110045673A1 (en) 2011-02-24
CN101965642A (zh) 2011-02-02
CN101965642B (zh) 2013-09-25
WO2009112261A1 (de) 2009-09-17
TW200939336A (en) 2009-09-16

Similar Documents

Publication Publication Date Title
KR101153200B1 (ko) 피라미드 구조를 갖는 실리콘 표면의 제조방법
US5954885A (en) Cleaning method
KR100220926B1 (ko) 소수성 실리콘 웨이퍼의 세정방법
KR100931196B1 (ko) 실리콘 웨이퍼 세정 방법
US20080156349A1 (en) Method for cleaning silicon wafer
US8043435B2 (en) Cleaning liquid and cleaning method for electronic material
Hattori et al. Contamination Removal by Single‐Wafer Spin Cleaning with Repetitive Use of Ozonized Water and Dilute HF
TW201209157A (en) Aqueous alkaline etching and cleaning composition and method for treating the surface of silicon substrates
WO2002099394A1 (en) Methods and systems for monitoring process fluids
JP2008103701A (ja) シリコンウェハのウェット処理方法
US7731801B2 (en) Semiconductor wafer treatment method and apparatus therefor
JP3957268B2 (ja) 半導体基板の洗浄方法
KR101468877B1 (ko) 웨이퍼 표면 처리 방법
KR100841994B1 (ko) 실리콘 웨이퍼의 산화막 제조 방법
US20070151949A1 (en) Semiconductor processes and apparatuses thereof
US20040266191A1 (en) Process for the wet-chemical surface treatment of a semiconductor wafer
KR100442744B1 (ko) 반도체웨이퍼의 화학적 처리방법
JP7190060B2 (ja) 半導体ウェーハ洗浄液組成物及びそれを用いた洗浄方法
CN110447088B (zh) 半导体晶圆的清洗方法
US5972802A (en) Prevention of edge stain in silicon wafers by ozone dipping
KR101234574B1 (ko) 산소 플라즈마를 이용한 유기성 오염물 제거방법 및 이를 이용한 태양전지용 실리콘 웨이퍼 제조 방법
KR100786521B1 (ko) 실리콘 에피택셜 웨이퍼의 세정 방법, 이 방법을 이용한실리콘 에피택셜 웨이퍼 제조방법 및 이 방법에 의해제조된 실리콘 에피택셜 웨이퍼
KR100712733B1 (ko) 산화막 제조 장치 및 그 방법
KR100470349B1 (ko) 염소계 화합물을 이용한 식각장치내 절연부품의 세정방법
CN117862112A (zh) 一种半导体硅抛光片的去蜡清洗工艺

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150826

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160524

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170519

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180523

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190521

Year of fee payment: 8