KR101151999B1 - 적층형 파워 인덕터 및 이의 제조방법 - Google Patents

Abstract

전극부위의 비자성체 두께를 높이고, 중앙부의 비자성체 두께를 감소시켜 인덕턴스를 향상시키는 구조를 갖도록 하는 적층형 파워 인덕터가 제시된다. 제시된 적층형 파워 인덕터는, 비자성체층이 복수의 자성체층의 사이에 적층되어 형성되는 적층형 파워 인덕터에 있어서, 비자성체층은, 비자성 시트; 비자성 시트의 상면에 형성되는 내부 전극 패턴; 및 내부 전극 패턴 및 내부 전극 패턴의 외측에 내부 전극 패턴을 덮도록 서라운드 코일 형태로 형성되는 비자성 패턴을 포함한다.

Description

적층형 파워 인덕터 및 이의 제조방법{Multi layer power inductor and producing thereof}

본 발명은 적층형 파워 인덕터 및 이의 제조방법에 관한 것으로서, 더욱 상세하게는 직류 중첩 특성을 향상되는 적층형 파워 인덕터 및 이의 제조방법에 관한 것이다.

통상의 파워 인덕터는 코일(인덕터)에 전류를 증가시키면 자기력도 증가하는데, 더 이상 자속밀도가 증가하지 않는 자기포화 상태가 되면 자기력이 더 이상 증가하지 않게 된다. 자기포화가 되면 자기장의 세기(H)를 높여도 자속밀도(B)의 증가가 거의 없으므로 투자율(B/H)이 떨어지게 되어 인덕턴스도 급격히 떨어진다.

자기포화가 되면 인덕턴스가 급격히 떨어질 뿐만 아니라 열이 심하게 발생하게 된다. 보통 자기포화시 온도가 120℃ ~ 150℃ 정도가 되는데, 이 온도를 퀴리 포인트라 하고 이 정도의 온도가 되면 투자율이 급격히 떨어진다.

그래서, 종래의 권선형 파워 인덕터는 투자율은 다소 떨어지지만 그만큼 자기포화를 막을 수 있도록, 도 1에서와 같이 소정 두께의 공극(air gap)을 구비한다. 도 1의 권선형 파워 인덕터는 도선(14)이 소정 횟수 권선된 내부 코아(10; 페라이트 코아)와 내부 코아(10)를 감싸는 외부 코아(12)로 된 2중 코아 구조이다. 두 개의 코아(10, 12) 사이에 공극(16; air gap)을 형성시켰다. 공극(16)에는 통상적으로 전도성 에폭시가 충진된다. 공극(16)은 도선(14; 코일)으로부터 야기되는 자속밀도에 따라 파워 인덕터의 전기적 특성을 변화시킨다. 이때의 자속밀도는 공극(16)의 두께가 줄어들수록 높아져서 투자율을 증가시키고 인덕턴스를 증가시킨다. 반대로, 공극(16)의 두께가 커질수록 자속밀도는 낮아져서 투자율은 떨어지고 인덕턴스도 떨어진다.

이와 같은 종래의 권선형 파워 인덕터를 슬림화하기 위해서는 공극을 없앨 수도 있지만 공극을 없애면 상술한 효과를 기대할 수 없게 되므로 내부 코아(10)의 높이를 낮추는 것이 방법이 될 수 있다. 그러나, 내부 코아(10)의 높이를 낮추는 것은 제품의 기계적 강도가 저하되므로 한계가 있다고 하는 문제점이 있다. 특히, 종래의 권선형 파워 인덕터는 도선(14)을 감는 공정이 매우 복잡할 뿐만 아니라 소형화하기에는 제조상의 많은 난제들로 인해 소형화가 매우 어렵다. 또한, 권선형 파워 인덕터는 자기 쉴드(shield)가 되지 않아 근접 부품에 자기간섭을 일으키는 문제가 있다.

종래의 권선형 파워 인덕터는 허용 전류가 큰 인덕터이다. 이를 위해, 통상의 권선형 파워 인덕터의 제조에 사용되는 자성체 재료로는 페라이트계가 주로 사용된다. 페라이트는 투자율과 전기저항이 높다. 반면에, 페라이트계는 포화자속밀도가 낮으므로 그대로 사용하면 자기포화에 의한 인덕턴스의 저하가 크고 직류중첩특성이 나빠진다. 직류중첩특성이란 전원장치의 교류 입력을 직류로 변환하는 과정에서 발생하는 미약한 교류에 직류가 중첩된 파형에 대한 자성 코아의 특성이다. 통상, 교류에 직류가 중첩된 경우 직류 전류에 비례하여 코아의 투자율이 떨어지게 되는데, 이때 직류를 중첩시키지 않은 상태(IDC = 0A)의 투자율 대비 직류중첩시의 투자율로 나타낸 비율(μ%)로써 직류중첩특성을 평가한다. 통상적으로 직류중첩특성을 높이기 위해 투자율을 낮추게 되는데, 투자율을 낮추게 되면 반대로 파워 인덕터의 권선수를 많이 해야된다. 예를 들어, 투자율을 1/2로 낮추었을 경우 파워 인덕터의 권선수는 2배로 해야된다. 이와 같이 할 경우에는 파워 인덕터의 사이즈가 커지게 되는 문제가 발생한다.

도 2의 적층형 파워 인덕터는 여러 층의 자성체 시트상에 전극 패턴(20; 인덕터 패턴)이 형성되고 자성체 시트들을 적층시켜서 형성한 것이다. 도 2의 적층형 파워 인덕터는 권선형에 비해 소형화에 유리하다. 도 2에서, 참조부호 22는 비아홀이고, 24 및 26은 외부 전극이다.

즉, 도 2의 적층형 파워 인덕터는 다수의 자성체층이 적층되어 일체로 형성된 코어 자성체 내부에 전극 패턴(20)이 형성된 구조로서, 권선형 파워 인덕터에 비해 대부분 낮은 전류에서 자기포화된다.

이와 같이 적층형 파워 인덕터는 코일이 자성체로 둘러싸여 있으므로, 자기 누설이 적게 발생되며 적층형 칩 구조를 가지므로 소형화 및 박형화에 유리하다.

그러나, 이러한 장점에도 불구하고 DC-DC컨버터 등의 전원회로에 사용되는 적층형 파워 인덕터는 자성체의 자기포화에 의하여 급격한 인덕턴스 저하(즉, 직류중첩특성의 저하)가 발생하는 단점이 있다.

따라서, 현재에는 이러한 급격한 인덕턴스 저하 즉, 직류중첩특성의 저하를 방지하고자 하는 연구가 다양하게 이루어지고 있는 실정이다.

본 발명은 상기한 종래의 문제점을 감안하여 제안된 것으로서, 그 목적은 전극부위의 비자성체 두께를 높이고, 중앙부의 비자성체 두께를 감소시켜 인덕턴스를 향상시키는 구조를 갖도록 하는 적층형 파워 인덕터 및 이의 제조방법을 제공함에 있다.

상기한 목적을 달성하기 위하여 본 발명의 실시예에 따른 적층형 파워 인덕터는, 비자성체층이 복수의 자성체층의 사이에 적층되어 형성되는 적층형 파워 인덕터에 있어서, 비자성체층은, 비자성 시트; 비자성 시트의 상면에 형성되는 내부 전극 패턴; 및 내부 전극 패턴 및 내부 전극 패턴의 외측에 내부 전극 패턴을 덮도록 서라운드 코일 형태로 형성되는 비자성 패턴을 포함한다.

비자성 패턴은 비자성 물질로 형성된다.

비자성체층은 내부 전극 패턴이 형성된 외부의 비자성체 두께가 내부 전극 패턴이 형성되지 않은 중앙부의 비자성체 두께보다 두껍게 형성된다.

비자성 패턴 및 내부 전극 패턴은 복수의 자성체층에 형성된 내부 전극 패턴을 연결하기 위한 비아홀이 형성된다.

비자성체층은 시트 형상의 비자성 물질로 구성된다.

비자성체층은 페라이트 재질의 시트 및 페라이트 재질의 시트상에 형성된 비자성 내부 전극 패턴을 포함한다.

상기한 목적을 달성하기 위하여 본 발명의 실시예에 따른 적층형 파워 인덕터 제조방법은, 비자성 시트를 생성하는 단계; 비자성 시트의 상면에 내부 전극 패턴을 형성하는 단계; 내부 전극 패턴 및 내부 전극 패턴의 외측에 내부 전극 패턴을 덮도록 서라운드 코일 형태로 비자성 패턴을 형성하여 비자성체층을 형성하는 단계; 및 비자성체층을 복수의 자성체층의 사이에 적층하여 적층형 파워 인덕터를 형성하는 단계를 포함한다.

비자성체층을 형성하는 단계에서는 비자성 물질로 내부 전극 패턴을 덮도록 비자성 패턴을 형성한다.

비자성체층을 형성하는 단계에서는 내부 전극 패턴이 형성된 외부의 비자성체 두께가 내부 전극 패턴이 형성되지 않은 비자성체층의 중앙부 두께보다 두껍게 형성된다.

비자성 패턴 및 내부 전극 패턴에 복수의 자성체층에 형성된 내부 전극 패턴을 연결하기 위한 비아홀을 형성하는 단계를 더 포함한다.

본 발명에 따른 적층형 파워 인덕터 및 이의 제조방법은 비자성체층의 상부에 내부전극을 형성하고 내부 전극 패턴과 내부 전극 패턴의 외부에만 페라이트를 인쇄하여 서라운드 코일 형태의 비자성체층을 제공함으로써, 자속밀도가 집중되는 전극에서는 비자성체의 두께를 높여 종래의 적층형 파워 인덕터에 비해 직류 중첩 특성이 향상되는 효과가 있다.

또한, 적층형 파워 인덕터 및 이의 제조방법은 비자성체층의 상부에 내부전극을 형성하고 내부 전극 패턴과 내부 전극 패턴의 외부에만 페라이트를 인쇄하여 서라운드 코일 형태의 비자성체층을 제공함으로써, 중앙부에서 비자성체의 두께를 감소시켜 종래의 적층형 파워 인덕터에 비해 인덕턴스 특성이 향상되는 효과가 있다.

도 1은 종래의 권선형 파워 인덕터의 단면도.
도 2는 종래의 칩타입의 적층형 파워 인덕터의 단면도.
도 3은 본 발명의 실시예에 따른 적층형 파워 인덕터의 구성을 설명하기 위한 도면.
도 4는 도 3의 A-A선의 단면도.
도 5는 종래의 적층형 파워 인덕터와 본 발명의 적층형 파워 인덕터를 비교설명하기 위한 도면.
도 6은 본 발명의 실시예에 따른 적층형 파워 인덕터의 시트 구성을 설명하기 위한 분해 사시도.
도 7 및 도 8은 본 발명의 실시예에 따른 적층형 파워 인덕터의 비자성 패턴을 설명하기 위한 도면.
도 9는 본 발명의 실시예에 따른 적층형 파워 인덕터 제조방법을 설명하기 위한 도면.
도 10 및 도 11은 본 발명의 실시예에 따른 적층형 파워 인덕터의 인덕턴스 특성을 설명하기 위한 도면.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.

이하에서는, 본 발명의 실시예에 따른 적층형 파워 인덕터를 첨부된 도면을 참조하여 자세하게 설명하면 아래와 같다.

도 3은 본 발명의 실시예에 따른 적층형 파워 인덕터의 구성을 설명하기 위한 도면이다. 도 4는 도 3의 A-A선의 단면도이고, 도 5는 종래의 적층형 파워 인덕터와 본 발명의 적층형 파워 인덕터를 비교설명하기 위한 도면이다.

본 발명의 실시예에 따른 적층형 파워 인덕터는 자성체층(120, 130)과 비자성체층(140)의 적층에 의해 형성된 소체(100; 본체라고도 할 수 있음) 및 소체(100)의 양 외측면에 서로 대향되게 형성된 제 1 및 제 2 외부 단자(200, 300)를 포함한다.

본 발명의 실시예에 따른 적층형 파워 인덕터의 내부를 살펴보면 도 4와 같다. 본 발명의 실시예의 적층형 파워 인덕터는 비아 홀(도시 생략)에 의해 상호 연결된 내부 전극 패턴(122a, 122b, 132a, 132b)으로 이루어지는 코일부(122, 132), 비자성 시트(142)를 포함한다.

코일부(120, 130)의 일측 끝단은 제 1 외부 단자(200)에 연결되고, 코일부(120, 130)의 타측 끝단은 제 2 외부 단자(300)에 연결된다.

비자성 시트(142)의 일측 끝단은 제 1 외부 단자(200)에 연결되고, 비자성 시트(142)의 타측 끝단은 제 2 외부 단자(300)에 연결된다.

이때, 본 발명에서는 비자성 시트(142)는 상부에 내부 전극 패턴(144)이 형성되고, 내부 전극 패턴(144)이 형성된 일부에 비자성체 패턴(146)이 인쇄되는 것을 특징으로 한다.

즉, 도 5에 도시된 바와 같이, 종래의 비자성 시트(38)는 자성체층(32, 34)에 형성된 내부 전극 패턴(36)을 전기적으로 연결하기 위한 비아 홀(도시 생략)만이 형성되는데 비해, 본 발명에서는 비자성 시트(142)의 상부에 내부 전극 패턴(144)을 형성하고, 내부 전극 패턴(144) 및 내부 전극 패턴(144)의 외부에 비자성체 페라이트 재질의 비자성체 패턴(146)으로 인쇄하여 서라운드 코일 형태의 비자성체층(140)을 형성한다.

그에 따라, 본 발명의 적층형 파워 인덕터는 자속밀도가 집중되는 내부 전극 패턴(144)과 내부 전극 패턴(144)의 외부는 비자성체의 두께를 두껍게 형성하여 직류 중첩 특성을 향상시키고, 중앙부(즉, 비자성체 패턴(146)가 인쇄되지 않는 영역)에서는 에어갭을 형성하여 비자성체의 두께를 감소시켜 인덕턴스를 향상시키는 효과가 있다.

도 6은 본 발명의 실시예에 따른 적층형 파워 인덕터의 시트 구성을 설명하기 위한 분해 사시도이다. 여기서, 도 6에 도시된 적층형 파워 인덕터의 시트 구성은 본 발명의 실시예를 용이하게 설명하기 위한 것으로 요구되는 성능에 따라 다양한 형태로 시트가 변형될 수 있다.

내부 전극 패턴(122a)이 제 1 시트(125)의 일표면상에 형성된다. 내부 전극 패턴(122a)의 일측 끝단은 제 1 시트(125)의 일측면으로 노출되고, 내부 전극 패턴(122a)의 타측 끝부에는 비아 홀(124)이 형성된다.

내부 전극 패턴(122b)이 제 2 시트(126)의 일표면상에 형성된다. 내부 전극 패턴(122b)은 제 2 시트(126)의 어느 측면으로도 노출되지 않는다. 내부 전극 패턴(122b)의 양측 끝부에는 비아 홀(124)이 형성된다.

내부 전극 패턴(132a)이 제 3 시트(135)의 일표면상에 형성된다. 내부 전극 패턴(132a)은 제 3 시트(135)의 어느 측면으로도 노출되지 않는다. 내부 전극 패턴(132a)의 양측 끝부에는 비아 홀(134)이 형성된다.

내부 전극 패턴(132b)이 제 4 시트(136)의 일표면상에 형성된다. 내부 전극 패턴(132b)의 일측 끝단이 제 4 시트(136)의 일측면으로 노출된다.

참조부호 127, 137은 더미 시트이다. 더미 시트(127, 137)는 최상부 및 최하부에 위치하여 커버층으로 사용된다. 상술한 시트(125, 126, 135, 136)의 재료는 페라이트가 바람직하다.

비자성 시트(142)는 비자성체 페라이트(즉, 조성을 달리하여 비자성체에 가까운 페라이트) 또는 세라믹과 같이 투자율이 낮은 재료로 제조가능하다. 그리고, 비자성 시트(142)는 소체(100)의 소결조건하에서 충분히 소결가능하고, 소결시 페라이트 및 내부 전극 패턴(122, 132)과 잘 반응하지 않으며, 소성수축율이 페라이트와 유사한 수준인 것이 바람직하다. 한편, 비자성 시트(142)는 비자성체 페라이트 또는 세라믹 이외로 예를 들어 BaTiO₃ 등의 유전체 또는 B-Si-Zn계 글라스를 사용하여 제조가능하다. 비자성 시트(142)에는 비아 홀(148)이 형성될 수도 있다.

비자성 시트(142)는 상부면에 내부 전극 패턴(144)이 형성되고, 내부 전극 패턴(144)이 형성된 일부에 내부 전극 패턴(144)을 덮도록 비자성체 패턴(146)이 인쇄된다(도 7 및 도 8 참조). 즉, 비자성 시트(142)의 상부에 내부 전극 패턴(144)을 형성하고, 내부 전극 패턴(144)과 내부 전극 패턴(144)의 외부를 비자성체 패턴(146)으로 인쇄하여 내부 전극 패턴(144)이 형성된 부분의 비자성체 두께를 두껍게 형성되는 서라운드 코일 형태의 비자성체층(140)을 형성한다. 이는 비자성 시트(142)가 얼마만큼의 영역을 차지하느냐에 따라 인덕턴스와 직류중첩특성은 변할 것이므로, 필요에 따라 비자성 시트(142)가 차지하는 영역을 결정하면 된다. 이는 비자성체층(140)에 의해 인덕턴스와 직류중첩특성이 트레이드-오프(trade-off) 관계에 있기 때문으로서, 비자성체층(140)이 많아지면 인덕턴스는 낮아지게 되지만 대신에 직류중첩특성은 좋아짐을 고려한 것이다. 그에 따라, 본 발명의 적층형 파워 인덕터는 자속밀도가 집중되는 내부 전극 패턴(144) 부위에는 비자성체의 두께를 두껍게 형성하여 직류 중첩 특성을 향상시키고, 중앙부(즉, 비자성체 패턴(146)이 인쇄되지 않는 영역)에서는 비자성체의 두께를 감소시켜 인덕턴스를 향상시키는 효과가 있다. 이처럼, 적층형 파워 인덕터는 비자성체층(140)의 상부에 내부전극을 형성하고 내부전극이 형성된 일부에만 페라이트를 인쇄함으로써, 자속밀도가 집중되는 전극에서는 비자성체의 두께를 높여 종래의 적층형 파워 인덕터에 비해 직류 중첩 특성이 향상되고, 중앙부에서 비자성체의 두께를 감소시켜 종래의 적층형 파워 인덕터에 비해 인덕턴스 특성이 향상되는 효과가 있다.

제 1 내지 제 4 시트(125, 126, 135, 136) 및 비자성 시트(142)를 적층시켰을 경우, 내부 전극 패턴(122b)의 어느 한 비아 홀(124)이 내부 전극 패턴(122a)의 비아 홀(124)과 마주보도록 접촉된다. 내부 전극 패턴(122b)의 다른 한 비아 홀(124)은 비자성 시트(142)의 비아 홀(148)과 마주보도록 접촉된다. 한편, 비자성 시트(142)의 비아 홀(148)은 내부 전극 패턴(132a)의 어느 한 비아 홀(134)과 마주보도록 접촉된다. 내부 전극 패턴(132a)의 다른 한 비아 홀(134)은 내부 전극 패턴(132b)의 타측 끝부에 접촉된다.

이하에서는, 본 발명의 실시예에 따른 적층형 파워 인덕터 제조방법을 첨부된 도면을 참조하여 자세하게 설명하면 아래와 같다. 도 9는 본 발명의 실시예에 따른 적층형 파워 인덕터 제조방법을 설명하기 위한 도면이다. 여기서, 자성체층으로 사용되는 자성체 시트에 대한 제조방법은 이미 공지된 다양한 방법을 이용할 수 있으므로, 이하의 설명에서는 본 발명의 특징인 적층형 파워 인덕터의 비자성체층(140)으로 사용되는 비자성 시트의 제조방법에 대해서만 설명한다.

먼저, 비자성 시트(142)를 얻기 위한 비자성의 그린 시트를 형성하기 위해 슬러리(slurry)를 제조한다. 예컨대, 비자성체 페라이트(즉, 조성을 달리하여 비자성체에 가까운 페라이트) 또는 세라믹과 같이 투자율이 낮은 재료 등을 원료 분말을 원하는 슬러리의 총 wt% 대비 약 55~ 65wt%로 하여 준비한다. 결합제(binder)로는 PVB(Poly vinyl butyral)를 사용하고, 가소제(Plasticizer)로는 BBP(Butyl Benzyl Phthalate)을 사용하고, 용매(솔벤트)는 톨루엔과 알콜계의 혼합용액을 사용한다. 그리고, 분산형 공극 생성용 첨가제를 준비한다. 분산형 공극 생성용 첨가제는 예를 들어, T사의 FRX 시리즈의 페라이트 및 원료 분말 대비 약 0.2 ~ 1.2wt% 정도의 분말형태의 탄소나노섬유(CNF)를 혼합한다.

그 후에, 볼밀에 원료 분말과 결합제 및 가소제를 투입한 후에 대략 10 ~ 15시간 정도 혼합하여 슬러리를 제조한다. 상기에서 예시된 수치들은 하나의 예일 뿐 제조환경 및 필요에 따라 달라질 수 있다. 제조된 슬러리는 기포제거를 위한 교반탱크를 이용하여 감압하에 교반을 실시하여 기포를 제거한 후에 시트성형에 적당한 점도로 조절된다.

다음으로, 도 9의 (a)에 도시된 바와 같이, 제조된 슬러리를 닥터 블레이드(doctor blade) 등의 방법으로 원하는 두께의 비자성 그린 시트를 제조한다. 원하는 두께의 비자성 그린 시트를 건조하면 시트의 성형이 완료된다. 이때, 성형 완료된 시트에 내부 전극 패턴의 인쇄전에 펀칭 장비를 이용하여 소정 직경의 비아 홀(148)을 가공할 수도 있다.

다음으로, 도 9의 (b)에 도시된 바와 같이, 제조된 비자성 시트의 상면에 내부 전극 패턴(144)을 인쇄한 후에, 도 9의 (c)에 도시된 바와 같이, 비자성 재질의 비자성 패턴(146)를 내부 전극 패턴(144)과 내부 전극 패턴(144)의 외부에만 덮도록 인쇄하여 서라운드 코일 형태의 비자성체층(140)을 형성한다. 여기서, 비자성체층(140)을 형성하는 비자성 재질은 비자성체 페라이트(즉, 조성을 달리하여 비자성체에 가까운 페라이트) 또는 세라믹과 같이 투자율이 낮은 재료가 사용된다. 그에 따라, 비자성 시트(142)는 내부 전극 패턴(144)과 내부 전극 패턴(144)의 외부에만 비자성 패턴(146)이 형성되어 내부 전극 패턴(144)이 형성되지 않은 중앙부분에 비해 두껍게 형성된다. 이처럼, 적층형 파워 인덕터 제조방법은 비자성체층(140)의 상부에 내부 전극 패턴(144)을 형성하고 내부 전극 패턴(144)과 내부 전극 패턴(144)의 외부에만 페라이트를 인쇄하여 서라운드 코일 형태의 비자성체층(140)을 제공함으로써, 자속밀도가 집중되는 전극에서는 비자성체의 두께를 높여 종래의 적층형 파워 인덕터에 비해 직류 중첩 특성이 향상되고, 중앙부에서 비자성체의 두께를 감소시켜 종래의 적층형 파워 인덕터에 비해 인덕턴스 특성이 향상되는 효과가 있다.

이후, 자성체층(120, 130)과 비자성체층(140)이 적층된 소체(100)를 원하는 크기로 절단하고, 소결 및 단자 처리하면 본 발명의 실시예에 따른 적층형 파워 인덕터가 형성된다.

도 10 및 도 11은 본 발명의 실시예에 따른 적층형 파워 인덕터의 인덕턴스 특성을 설명하기 위한 도면이다.

본 출원인은 기존의 제품들과 본 발명에 의한 제품에 대하여 순차적으로 전류를 인가하였을 경우의 인덕턴스의 변화 및 변화율을 체크하여 보았다. 그 결과, 하기의 도 10에 도시된 바와 같은 실험 데이터를 얻을 수 있었다.

도 10에서, 비교제품1, 비교제품2, 비교제품3, 비교제품4은 기존의 다른 회사에서 출시하고 있는 풀 타입 적층형 파워 인턱터 제품으로서, 각각 1.0uH, 2.2uH, 3.3uH, 4.7uH의 인덕턴스 스펙을 갖는 제품이다. 제품1, 제품2, 제품3, 제품4는 본 발명에 따른 비자성체층(140)을 적용한 파워인덕터를 각 비교제품들의 인덕턴스 스펙과 동일하게 형성한 제품이다.

도 10에서, "0, 50, 100, ..., 950, 1000"는 각각의 제품에 순차적으로 인가되는 전류값이다.

각각의 제품에 전류값을 순차적으로 높이게 되면 각각의 제품의 인덕턴스는 순차적으로 낮아지게 된다. 이는, 도 11에 도시된 그래프를 보면 각각의 제품에 대한 순차적인 전류값 상승에 따른 인덕턴스의 변화율을 알 수 있다. 여기서, A, C, E, G는 각각 비교제품1, 비교제품2, 비교제품3, 비교제품4의 인덕턴스 변화율 그래프이고, B, D, F, H는 각각 제품1, 제품2, 제품3, 제품4의 인덕턴스 변화율 그래프이다.

이와 같이, 도 10 및 도 11을 통해 인가 전류 대비 인덕턴스 변화율을 보면, 기존 제품들에 비해 본 발명의 제품의 인덕턴스 변화율이 완만함을 알 수 있다. 이는 인가전류에 따른 용량 변화가 적음을 의미한다. 인가전류에 따른 용량 변화가 적으면 그만큼 기존의 제품에 비해 직류중첩특성이 향상되었음을 의미한다.

이상에서 본 발명에 따른 바람직한 실시예에 대해 설명하였으나, 다양한 형태로 변형이 가능하며, 본 기술분야에서 통상의 지식을 가진자라면 본 발명의 특허청구범위를 벗어남이 없이 다양한 변형예 및 수정예를 실시할 수 있을 것으로 이해된다.

100: 소체 120: 자성체층
122: 내부 전극 패턴 124: 비아 홀
125: 제1시트 126: 제2시트
127: 더미 시트 134: 비아 홀
135: 제3시트 136: 제4시트
137: 더미 시트 130: 자성체층
132: 내부 전극 패턴 140: 비자성체층
142: 비자성 시트 144: 내부 전극 패턴
146: 비자성 패턴 148: 비아 홀
200: 제1외부전극 300: 제2외부전극

Claims (10)

1. 비자성체층이 복수의 자성체층의 사이에 적층되어 형성되는 적층형 파워 인덕터에 있어서,
   상기 비자성체층은,
   비자성 시트;
   상기 비자성 시트의 상면에 형성되는 내부 전극 패턴; 및
   상기 내부 전극 패턴 및 상기 내부 전극 패턴의 외측에 상기 내부 전극 패턴을 덮도록 서라운드 코일 형태로 형성되는 비자성 패턴을 포함하되,
   상기 비자성체층은 상기 내부 전극 패턴이 형성된 외부의 비자성체 두께가 상기 내부 전극 패턴이 형성되지 않은 중앙부의 비자성체 두께보다 두껍게 형성되는 것을 특징으로 하는 적층형 파워 인덕터.
2. 청구항 1에 있어서,
   상기 비자성 패턴은 비자성 물질로 형성되는 것을 특징으로 하는 적층형 파워 인덕터.
3. 삭제
4. 청구항 1에 있어서,
   상기 비자성 패턴 및 상기 내부 전극 패턴은
   상기 복수의 자성체층에 형성된 내부 전극 패턴을 연결하기 위한 비아홀이 형성되는 것을 특징으로 하는 적층형 파워 인덕터.
5. 청구항 1에 있어서,
   상기 비자성체층은 시트 형상의 비자성 물질로 구성된 것을 특징으로 하는 적층형 파워 인덕터.
6. 청구항 1에 있어서,
   상기 비자성체층은 페라이트 재질의 시트 및 상기 페라이트 재질의 시트상에 형성된 비자성 내부 전극 패턴을 포함하는 것을 특징으로 하는 적층형 파워 인덕터.
7. 비자성 시트를 생성하는 단계;
   상기 비자성 시트의 상면에 내부 전극 패턴을 형성하는 단계;
   상기 내부 전극 패턴 및 상기 내부 전극 패턴의 외측에 상기 내부 전극 패턴을 덮도록 서라운드 코일 형태로 비자성 패턴을 형성하여 비자성체층을 형성하는 단계; 및
   상기 비자성체층을 복수의 자성체층의 사이에 적층하여 적층형 파워 인덕터를 형성하는 단계를 포함하되,
   상기 비자성체층을 형성하는 단계에서는 상기 내부 전극 패턴이 형성된 외부의 비자성체 두께가 상기 내부 전극 패턴이 형성되지 않은 비자성체층의 중앙부 두께보다 두껍게 형성되는 것을 특징으로 하는 적층형 파워 인덕터 제조방법.
8. 청구항 7에 있어서,
   상기 비자성체층을 형성하는 단계에서는 비자성 물질로 상기 내부 전극 패턴을 덮도록 상기 비자성 패턴을 형성하는 것을 특징으로 하는 적층형 파워 인덕터 제조방법.
9. 삭제
10. 청구항 7에 있어서,
    상기 비자성 패턴 및 상기 내부 전극 패턴에 상기 복수의 자성체층에 형성된 내부 전극 패턴을 연결하기 위한 비아홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 적층형 파워 인덕터 제조방법.

Images