KR101129020B1

KR101129020B1 - 디램 셀 트랜지스터 및 그 제조방법

Info

Publication number: KR101129020B1
Application number: KR1020040000744A
Authority: KR
Inventors: 곽병일
Original assignee: 주식회사 하이닉스반도체
Priority date: 2004-01-06
Filing date: 2004-01-06
Publication date: 2012-03-26
Also published as: KR20050072347A

Abstract

본 발명은 디램 셀 트랜지스터 및 그 제조방법에 관한 것으로, 기판에 절연막을 증착하고, 그 절연막을 패터닝하여 기판의 일부를 노출시킨 후, 그 노출된 기판에 얕은 트렌치 절연막을 형성하여 액티브 영역을 정의하는 단계와, 상기 얕은 트렌치 절연막을 소정의 깊이로 식각하여 액티브 영역을 돌출시키는 단계와, 상기 액티브 영역을 채널의 길이 방향으로 측면부를 식각하여 길이방향으로 중앙부가 돌출되는 액티브 영역을 형성하는 단계와, 상기 구조의 상부에 게이트 산화막과 게이트 전극 및 하드 마스크 질화막을 증착하고 패터닝하여 상기 돌출된 액티브 영역의 측면과, 그 돌출된 액티브 영역의 양측면에 위치하는 평탄한 액티브 영역에 수직으로 교차하는 워드라인을 형성하는 단계를 통해 얕은 트렌치 절연막에 의해 정의되며, 채널의 길이 방향으로 중앙부가 돌출된 액티브 영역과, 상기 액티브 영역의 돌출 부분의 상부에 위치하는 절연막과, 상기 액티브 영역의 상부측에서 수직으로 교차하는 워드라인을 포함하여 구성되는 디램 셀 트랜지스터를 제조하도록 구성된다.

이와 같은 구성에 의하여 본 발명은 채널의 도핑농도를 낮추고, 기생 커패시턴스의 생성을 방지하여 숏 채널 효과를 방지함과 아울러 누설전류의 생성을 방지할 수 있는 효과가 있다.

Description

디램 셀 트랜지스터 및 그 제조방법{DRAM cell transistor and manufacturing method for thereof}

도 1a 내지 도 1d는 본 발명에 따르는 디램 셀 트랜지스터의 제조공정 수순 단면사시도.

도 2는 본 발명에 따르는 디램 셀 트랜지스터의 게이트 부분 측단면도.

*도면의 주요 부분에 대한 부호의 설명*

1:기판 2:패드 산화막

3:질화막 4:얕은 트렌치 절연막

5:게이트 산화막 6:게이트전극

7:하드 마스크 질화막

본 발명은 디램 셀 트랜지스터 및 그 제조방법에 관한 것으로, 특히 채널의 도핑 농도를 낮추어 누설전류의 발생을 감소시킬 수 있는 디램 셀 트랜지스터 및 그 제조방법에 관한 것이다.

일반적으로, 디램 셀에 적용되는 디램 셀 트랜지스터는 소스(또는 드레인)을 공유하는 두 개의 트랜지스터가 하나의 단위로 위치한다.

디램의 집적도가 향상되면서 디램 셀 트랜지스터의 크기가 점차 작아짐에 따라 숏 채널 효과가 발생하게 되었으며, 이와 같은 숏 채널 효과는 채널의 도핑 농도를 증가시키고, 게이트 산화막의 두께를 줄이는 방향으로 억제하였다.

그러나 채널영역의 도핑 농도를 증가시키면, 접합 누설(junction leakage)을 증가시켜 커패시터에 충전된 전압이 유출되는 현상이 발생하는 문제점이 있었다.

이와 같은 전압의 유출을 보상하기 위해 리프레시 타임의 주기를 빠르게 해야 하며, 이는 실제 제품에 적용한 경우 제품의 성능을 저하시키는 문제점이 있었다.

상기와 같은 문제점을 감안한 본 발명은 채널의 도핑농도를 높이지 않고도 숏 채널 효과를 방지할 수 있는 디램 셀 트랜지스터 및 그 제조방법을 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명은 기판에 절연막을 증착하고, 그 절연막을 패터닝하여 기판의 일부를 노출시킨 후, 그 노출된 기판에 얕은 트렌치 절연막을 형성하여 액티브 영역을 정의하는 단계와, 상기 얕은 트렌치 절연막을 소정의 깊이로 식각하여 액티브 영역을 돌출시키는 단계와, 상기 액티브 영역을 채널의 길이 방향으로 측면부를 식각하여 길이방향으로 중앙부가 돌출되는 액티브 영역을 형성하는 단계와, 상기 구조의 상부에 게이트 산화막과 게이트 전극 및 하드 마스크 질화막을 증착하고 패터닝하여 상기 돌출된 액티브 영역의 측면과, 그 돌출된 액티브 영역의 양측면에 위치하는 평탄한 액티브 영역에 수직으로 교차하는 워드라인을 형성하는 단계를 통해 얕은 트렌치 절연막에 의해 정의되며, 채널의 길이 방향으로 중앙부가 돌출된 액티브 영역과, 상기 액티브 영역의 돌출 부분의 상부에 위치하는 절연막과, 상기 액티브 영역의 상부측에서 수직으로 교차하는 워드라인을 포함하여 구성되는 디램 셀 트랜지스터를 제조함에 그 특징이 있다.

상기와 같이 구성되는 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 1a 내지 도 1d는 본 발명에 따르는 디램 셀 트랜지스터의 제조공정 수순 사시단면도로서, 이에 도시한 바와 같이 기판(1)의 상부전면에 패드 산화막(2)과 질화막(3)을 증착하고, 그 질화막(3)과 패드 산화막(2)을 패터닝하여 기판(1)의 일부를 노출시킨 후, 그 노출된 기판(1)에 얕은 트렌치를 형성한 후, 절연막을 증착하고, 평탄화하여 그 얕은 트렌치 내에 위치하는 얕은 트렌치 절연막(4)을 형성하여 액티브 영역을 정의하는 단계(도 1a)와; 상기 얕은 트렌치 절연막(4)을 소정의 깊이로 식각하여 상기 정의된 액티브 영역인 기판(1)의 상부일부를 돌출시키는 단계(도 1b)와; 상기 질화막(3), 패드 산화막(2) 및 기판(1)의 돌출된 부분을 그 길이 방향의 양측을 소정의 폭으로 식각하여 그 액티브 영역의 폭을 줄이는 단계(도 1c)와; 상기 구조의 상부에 게이트전극(6)과, 하드 마스크 질화막(7)을 증착하고 패터닝하여 상기 돌출된 기판(1)영역의 상부에 위치하는 디렘 셀 트랜지스터의 게이트를 형성하는 단계(도 1d)를 포함하여 구성된다.

이하, 상기와 같이 구성되는 본 발명 디램 셀 트랜지스터 및 그 제조방법을 좀 더 상세히 설명한다.

먼저, 도 1a에 도시한 바와 같이 실리콘 기판(1)의 상부전면에 패드 산화막(2)과 질화막(3)을 순차적으로 증착한다.

그 다음, 상기 질화막(3)과 패드 산화막(2)을 패터닝하여 디램 셀이 제조될 액티브 영역을 제외한 기판(1)의 상부를 노출시킨다.

그 다음, 상기 노출된 기판(1)을 소정의 깊이로 식각하여, 얕은 트렌치를 형성한다.

그 다음, 상기 구조의 상부전면에 산화막 등의 절연막을 증착하고, 화학적 기계적 폴리싱(CMP)를 사용하여, 그 증착된 절연막을 평탄화하여 상기 트렌치 내에 위치하는 얕은 트렌치 절연막(4)을 형성한다.

그 다음, 도 1b에 도시한 바와 같이 상기 얕은 트렌치 절연막(4)의 상부를 선택적으로 소정의 깊이로 식각한다.

이와 같은 식각공정에 의하여 상기 질화막(3)의 하부에 위치하는 기판(1) 영역인 액티브 영역의 측면이 노출된다.

상기 돌출된 액티브 영역의 형상은 일측 방향으로 긴 형태의 육면체이며, 설명의 편의상 액티브 영역의 길이가 긴 모서리 방향을 길이 방향, 짧은 모서리 방향을 폭 방향으로 설명한다.

상기 식각으로 노출되는 기판(1)의 높이는 200nm 이하가 되도록 한다.

그 다음, 도 1c에 도시한 바와 같이 상기 돌출된 기판(1) 영역의 폭방향 중앙부가 잔존하도록, 그 길이 방향의 양측면 부를 소정의 면적으로 식각한다.

즉, 상기 액티브 영역은 채널의 폭 방향의 중앙부에서 돌출되어 길이방향으로 긴 형태의 돌출부를 가지게 된다.

도면에는 도시하지 않았지만 이와 같은 식각공정으로 기판이 손상되며, 이를 복원하기 위해 그 기판(1)의 손상부에 산화막을 형성한다.

그 다음, 도 1d에 도시한 바와 같이 상기 중앙부가 돌출된 기판(1)의 상부전면에 게이트 산화막(5)을 형성하고, 게이트전극(6)과 하드 마스크 질화막(7)을 순차적으로 증착한다.

그 다음, 상기 하드 마스크 질화막(7)을 패터닝하여, 게이트전극(6)의 일부 를 노출시킨 후, 그 하드 마스크 질화막(7) 패턴을 식각마스크로 사용하는 식각공정으로 상기 게이트전극(6)을 패터닝하여 상기 액티브 영역의 폭 방향으로 긴 형태이며, 상호 소정거리 이격되는 게이트전극(6)을 형성한다.

이때, 상기 기판(1)의 돌출된 영역의 상부와 상기 게이트전극(6)의 사이에는 상기 패드산화막(2)과 질화막(3)이 잔존하며, 그 돌출된 기판(1) 영역의 측면과 게이트전극(6)의 사이에는 상기 게이트 산화막(5)이 존재한다. 상기 잔존하는 패드 질화막의 두께는 100~1000Å, 패드 산화막의 두께는 50~500Å으로 하는 것이 바람직하다.

도면에는 도시하지 않았지만, 상기의 공정 후에 상기 게이트전극(6)의 측면에 노출된 기판(1)에 이온을 주입하여 소스와 드레인을 형성한다.

이와 같은 구조에서는 상기 질화막(3)과 패드산화막(2)을 게이트 산화막(5)과 동일하게 이용할 수도 있고, 그 질화막(3)의 두께 또는 유전율을 조절하여 상기 돌출된 기판(1)의 측면에 위치하는 게이트전극(6) 만이 동작하도록 구성할 수 있다.

이와 같이 패드 산화막(2), 질화막(3)을 잔존시켜, 액티브 영역의 에지 부분에 생성되는 기생 커패시턴스의 생성을 방지할 수 있게 되며, 이는 전류의 누설을 방지할 수 있게 된다.

상기 구조 이외에 상기 질화막(3)을 식각하여 제거하고, 그 위치에 패드 산화막(2)을 보다 두껍게 증착하여 동일한 효과를 얻을 수 있다.

상기와 같이 구성된 본 발명은 채널의 도핑 농도를 높이지 않고도 숏 채널 효과의 발생을 방지할 수 있으며, 이에 따라 전류의 누설을 줄일 수 있게 된다.

도 2는 본 발명에 디램 셀 트랜지스터의 게이트 전극 부분의 측단면도로서, 이에 도시한 바와 같이 돌출된 기판(1) 영역인 액티브 영역과, 그 액티브 영역의 상부에 적층된 패드 산화막(2) 및 질화막(3)과, 상기 액티브 영역, 패드 산화막(2), 질화막(3)의 측면에 위치하는 게이트 산화막(5)과, 상기 구조의 전면에 형성된 게이트 전극(6)으로 구성된다.

이와 같은 구성에서 상기 돌출된 기판(1) 영역의 측면에 위치하는 게이트전극(5) 만이 실질적인 워드라인으로 작용하며, 그 기판(1) 영역의 상부에 위치하는 게이트 전극(5)의 일부는 그 질화막(3)과 패드 산화막(2)의 영향으로 소자의 동작에는 영향을 주지 않게 된다.

상기한 바와 같이 본 발명은 액티브 영역의 채널 길이 방향을 따라 그 폭방향의 중앙부분을 돌출시키고, 그 돌출된 액티브 영역의 측면을 게이트로 이용하며, 돌출된 액티브 영역의 상부측에 커패시턴스를 갖도록 구성함으로써, 채널의 도핑농도를 낮추고, 기생 커패시턴스의 생성을 방지하여 숏 채널 효과를 방지함과 아울러 누설전류의 생성을 방지할 수 있는 효과가 있다.

또한, 상기와 같이 누설전류의 생성을 방지함으로써, 리프레시 특성을 향상시키는 효과가 있다.

Claims

얕은 트렌치 절연막에 의해 정의되며, 채널의 폭 방향 표면 중앙에서 돌출되어 길이 방향으로 연장된 돌출부와, 상기 돌출부 양측에 위치하며 상기 얕은 트렌치 절연막과 동일한 표면의 평탄부를 포함하는 액티브 영역;

상기 액티브 영역 돌출부의 상면에 위치하는 절연막;

상기 돌출부의 측면 및 상기 평탄부 상에 형성된 게이트절연막; 및

상기 액티브 영역의 상부에서 상기 돌출부와 수직으로 교차하는 게이트전극을 포함하는 디램 셀 트랜지스터.
청구항 2은(는) 설정등록료 납부시 포기되었습니다.

제1항에 있어서, 상기 돌출부의 상면에 위치하는 상기 절연막은, 산화막과 질화막의 적층막인 디램 셀 트랜지스터.
청구항 3은(는) 설정등록료 납부시 포기되었습니다.

제 2항에 있어서, 상기 질화막은 100~1000Å의 두께이고, 산화막은 50~500Å의 두께인 것을 특징으로 하는 디램 셀 트랜지스터.
기판에, 기판의 일부를 노출하는 절연막을 형성한 후 노출된 기판에 얕은 트렌치 절연막을 형성하여 액티브 영역을 정의하는 단계;

상기 얕은 트렌치 절연막을 소정의 깊이로 식각하여 액티브 영역을 돌출시키는 단계;

상기 액티브 영역을 채널의 길이 방향으로 측면부를 식각하여, 채널의 폭 방향 표면 중앙에서 돌출되어 길이방향으로 연장되는 액티브 영역을 형성하는 단계; 및

상기 채널의 폭 방향 표면 중앙에서 돌출되어 길이방향으로 연장되는 액티브 영역이 형성된 결과물의 상부에 게이트 산화막과 게이트 전극 및 하드 마스크 질화막을 증착하고 패터닝하여 상기 돌출된 액티브 영역의 측면과, 그 돌출된 액티브 영역의 양측면에 위치하는 평탄한 액티브 영역에 수직으로 교차하는 게이트전극을 형성하는 단계를 포함하는 것을 특징으로 하는 디램 셀 트랜지스터 제조방법.
청구항 5은(는) 설정등록료 납부시 포기되었습니다.

제 4항에 있어서, 상기 절연막은 패드 산화막과 질화막의 적층 구조이며, 이 적층 구조를 액티브 영역의 돌출 부분 상부에 잔존시켜 상기 게이트전극과 그 액티브 영역의 돌출 부분 상면 사이에 위치하도록 하는 것을 특징으로 하는 디램 셀 트랜지스터 제조방법.
청구항 6은(는) 설정등록료 납부시 포기되었습니다.

제 5항에 있어서, 상기 질화막은 100~1000Å의 두께이고, 패드 산화막은 50~500Å의 두께인 것을 특징으로 하는 디램 셀 트랜지스터 제조방법.
청구항 7은(는) 설정등록료 납부시 포기되었습니다.

제1항에 있어서, 상기 돌출부의 상면에 위치하는 상기 절연막은, 산화막인 디램 셀 트랜지스터.