KR101123090B1 - 적응 등화장치 및 방법 - Google Patents

적응 등화장치 및 방법 Download PDF

Info

Publication number
KR101123090B1
KR101123090B1 KR1020050028357A KR20050028357A KR101123090B1 KR 101123090 B1 KR101123090 B1 KR 101123090B1 KR 1020050028357 A KR1020050028357 A KR 1020050028357A KR 20050028357 A KR20050028357 A KR 20050028357A KR 101123090 B1 KR101123090 B1 KR 101123090B1
Authority
KR
South Korea
Prior art keywords
filter
response
signal
equalization
decoding
Prior art date
Application number
KR1020050028357A
Other languages
English (en)
Other versions
KR20060045509A (ko
Inventor
사토루 히가시노
요시유키 카지와라
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20060045509A publication Critical patent/KR20060045509A/ko
Application granted granted Critical
Publication of KR101123090B1 publication Critical patent/KR101123090B1/ko

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S9/00—Lighting devices with a built-in power supply; Systems employing lighting devices with a built-in power supply
    • F21S9/02—Lighting devices with a built-in power supply; Systems employing lighting devices with a built-in power supply the power supply being a battery or accumulator
    • F21S9/03—Lighting devices with a built-in power supply; Systems employing lighting devices with a built-in power supply the power supply being a battery or accumulator rechargeable by exposure to light
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03254—Operation with other circuitry for removing intersymbol interference
    • H04L25/03261—Operation with other circuitry for removing intersymbol interference with impulse-response shortening filters
    • E—FIXED CONSTRUCTIONS
    • E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01F—ADDITIONAL WORK, SUCH AS EQUIPPING ROADS OR THE CONSTRUCTION OF PLATFORMS, HELICOPTER LANDING STAGES, SIGNS, SNOW FENCES, OR THE LIKE
    • E01F13/00—Arrangements for obstructing or restricting traffic, e.g. gates, barricades ; Preventing passage of vehicles of selected category or dimensions
    • E—FIXED CONSTRUCTIONS
    • E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01F—ADDITIONAL WORK, SUCH AS EQUIPPING ROADS OR THE CONSTRUCTION OF PLATFORMS, HELICOPTER LANDING STAGES, SIGNS, SNOW FENCES, OR THE LIKE
    • E01F9/00—Arrangement of road signs or traffic signals; Arrangements for enforcing caution
    • E01F9/60—Upright bodies, e.g. marker posts or bollards; Supports for road signs
    • E01F9/604—Upright bodies, e.g. marker posts or bollards; Supports for road signs specially adapted for particular signalling purposes, e.g. for indicating curves, road works or pedestrian crossings
    • E01F9/615—Upright bodies, e.g. marker posts or bollards; Supports for road signs specially adapted for particular signalling purposes, e.g. for indicating curves, road works or pedestrian crossings illuminated
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S8/00—Lighting devices intended for fixed installation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03254—Operation with other circuitry for removing intersymbol interference
    • H04L25/03267—Operation with other circuitry for removing intersymbol interference with decision feedback equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03299—Arrangements for operating in conjunction with other apparatus with noise-whitening circuitry
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/003—Correction of carrier offset at baseband only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0083—Signalling arrangements
    • H04L2027/0085—Signalling arrangements with no special signals for synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03171—Arrangements involving maximum a posteriori probability [MAP] detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03203—Trellis search techniques
    • H04L25/03222—Trellis search techniques using the T-algorithm

Abstract

전 에지(ISI)를 확실하게 제거하는 것이 가능하고, 또한, 최대 유사도 복호와 그 결과를 사용하여 입력 파형의 비대칭을 고려하면서 최적의 등화를 행한다. 적응 등화장치(10)는, 비터비 복호기(17) 앞에 FF 필터(12)가 설치되고, 비터비 복호기(17)의 뒤에 FB 필터(22)가 설치된다. FB 필터(22)는, 비터비 복호기(17)에 의해 생성된 2값 신호에 근거하고, 전 에지보다 이후의 파셜 리스폰스 응답의 왜곡 및 후 에지보다 이후의 ISI의 응답을 생성하며, 그 응답을 피드 포워드 필터의 출력 결과로부터 감산한다. FF 필터(12)는, 감산한 상기 신호가 파셜 리스폰스 응답이 되도록 탭 계수가 제어된다. 또한, FF 필터는, 고차의 적응 등화 볼테라 필터로 구성되어 있다.
광기록, 기록장치, 적응, 등화, 볼테라, 복호

Description

적응 등화장치 및 방법{ADAPTIVE EQUALIZING APPARATUS AND METHOD}
도 1은 본 발명이 적용된 광디스크 또는 자기디스크 등의 디스크 기록 재생장치의 기본적인 구성을 나타내는 블록도이다.
도 2는 본 발명이 적용된 적응 등화장치를 나타내는 블록도이다.
도 3은 도 2에 나타내는 FF 필터로의 입력 파형의 일례를 나타내는 도면이다.
도 4는 도 2에 나타내는 FF 필터에 설치되는 선형등화 필터의 구성예를 나타내는 도면이다.
도 5는 도 2에 나타내는 FF 필터에 설치되는 2차 볼테라 필터의 구성예를 나타내는 도면이다.
도 6은 도 2에 나타내는 FB 필터의 구성예를 나타내는 도면이다.
도 7은 도 2에 나타내는 FF 필터 계수 제어회로의 구성을 나타내는 블록도이다.
도 8은 FF 필터 내의 선형등화 필터에 대한 계수 갱신부를 나타내는 도면이다.
도 9는 FF 필터내의 볼테라 필터에 대한 계수 갱신부를 나타내는 도면이다.
도 10은 도 2에 나타내는 FB 필터 계수 제어회로의 구성을 나타내는 블록도이다.
도 11은 FB 필터에 대한 계수 갱신부를 나타내는 도면이다.
도 12는 도 2에 나타내는 프레딕터의 구성예를 나타내는 도면이다.
도 13은 도 2에 나타내는 프레딕터 계수 제어회로의 구성을 나타내는 블록도이다.
도 14는 도 13에 나타내는 계수 갱신부의 상세를 나타내는 블록도이다.
도 15는 도 2에 나타내는 FDTS 복호기의 a(n-3)의 과거의 데이터가 -1인 경우의 트리 구조를 나타내는 도면이다.
도 16은 도 2에 나타내는 FDTS 복호기의 a(n-3)의 과거의 데이터가 +1인 경우의 트리 구조를 나타내는 도면이다.
도 17은 도 2에 나타내는 비터비 복호기의 상태 천이를 나타내는 설명도이다.
도 18은 도 17에 나타내는 상태 천이를 트레리스 선도로 나타낸 모양을 나타내는 도면이다.
도 19는 도 2에 나타내는 공용화된 패스 귀환형 비터비 복호기 및 FDTS 복호기의 전체 구성을 나타내는 블록도이다.
도 20은 도 19에 나타내는 비터비 복호기의 상세를 나타내는 블록도이다.
도 21은 도 19에 나타내는 FDTS 복호기의 구성을 나타내는 도면이다.
도 22는 도 2에 나타내는 FF 필터로의 입력 파형의 다른 예를 나타내는 도면 이다.
도 23은 도 22에 나타내는 등화 파형의 위상을 돌릴 때의 원리를 나타내는 도면이다.
도 24는 도 2에 나타내는 등화 파형이 위상 시프터를 통과한 파형의 모양을 나타내는 도면이다.
도 25는 도 2에 나타내는 위상 시프터의 위상을 결정하는 위상 시프터 계수 제어회로를 나타내는 도면이다.
도 26은 도 2에 나타내는 레벨 에러/타이밍 오차 검출회로 내의 레벨 에러 검출기의 구성을 나타내는 블록도이다.
도 27은 도 2에 나타내는 레벨 에러/타이밍 오차 검출회로 내의 타이밍 에러 검출기의 구성을 나타내는 블록도이다.
도 28은 도 2에 나타내는 FF 필터로의 입력 신호를 아이?다이어그램으로 나타낸 도면이다.
도 29는 도 2에 나타내는 FF 필터의 출력 신호를 아이?다이어그램으로 나타낸 도면이다.
도 30은 도 2에 나타내는 FF 필터로서 2차 적응 등화 볼테라 필터를 선형적응 등화 필터와 병렬로 실장하고, 이들에 의해 적응 등화처리를 행했을 때의 FF 필터의 출력 신호를 아이?다이아그램으로 나타낸 도면이다.
도 31은 어떤 밀도의 BD 디스크를 재생하는 경우에 있어서, PR(111)의 등화방식에 대하여, 일반적인 선형등화뿐인 경우와, 2차의 볼테라 필터를 조합한 경우 의 탄젠셜 스큐에 대한 비트 에러 레이트를 나타내는 도면이다.
도 32는 PR 등화 후의 검출점의 탄젠셜 스큐에 대한 SDNR(Signal to Distortion and Noise Ratio)을 측정한 결과를 나타내는 도면이다.
도 33은 FDTS와 비터비 복호의 검출 결과의 탄젠셜 스큐에 대한 bER(Bit 에러 Rate)을 측정한 결과를 나타내는 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
10 : 적응 등화장치 11 : 위상 시프터
12 : FF 필터 13 : 프레딕터
14 : 위상 시프터 계수 제어회로 15 : F 필터 계수 제어회로
16 : 프레딕터 계수 제어회로 17 : 비터비 복호기
18 : FDTS 복호기 21 : 제1 지연기
22 : 제1 FB 필터 23 : 제1 감산기
24 : 제1 FB 필터 계수 제어회로 25 : 제2 지연기
26 : 제2 FB 필터 27 : 제2 감산기
28 : 제2 FB 필터 계수 제어회로 29 : 셀렉터
30 : 레벨 에러/타이밍 오차 검출회로
본 발명은, 광기록이나 자기기록장치에 있어서, 파셜 리스폰스에 의한 등화와, 비터비 복호나 FDTS 복호 등의 최대 유사도 복호를 조합한 PRML(Partial Response Maximum Likelihood)에 의한 파형 등화를 행하는 적응 등화장치 및 방법에 관한 것이다.
최근 개발된 Blu-ray disc(상표) 등의 초고밀도형의 광디스크에서는, 재생계를 트랜스버설(transverasl) 필터로 선정하고, 부호간 간섭이 있는 것을 이용해서 파형 등화하는 파셜 리스폰스 등화(이하, PR 등화라 한다.)와, 랜덤 노이즈에 의한 S/N의 악화를 개선할 수 있는 비터비 복호나 FDTS(Fixed Delay Tree Search) 등의 최대 유사도 복호에 의한 2진수 처리를 조합한 PRML에 의한 파형 등화가 행해지고 있다.
또한, 입력 파형에 비대칭 등의 비선형성이 존재하는 경우에, 복호 성능을 향상할 수 있는 적응형 비터비 복호가 알려져 있다(특허문헌 1 참조, 비특허문헌 1 참조.)
또한, 재생 신호의 등화 및 복호를 행하는 경우에, 하기와 같이 입력 파형 바로 그것에 비선형 모델을 사용하여 비선형 등화를 행하고, 그 후단에서 복호를 행하는 방법이 알려져 있다.
일반적인 선형적응 등화장치에 입력되는 신호가 그 진폭에 상하 비대칭 등의 비선형 성분을 포함하는 경우에는, 이론상 위너(wiener) 최적의 적응 등화를 행하는 것은 곤란하고, 선형적응 등화장치의 출력 파형에는 보통 비선형 등화 오차가 잔류한다. 상기 비선형 성분이 있는 이상적인 선형신호로 볼테라 급수 전개할 수 있다고 가정되는 경우, 비선형 등화 오차는 그 비선형성의 차수의 크기에 대응한 차수를 갖는 적응 등화 볼테라 필터로 근사적으로 적응 등화할 수 있는 알려져 있다(비특허문헌 2 참조).
특히, 광기록에 있어서는 그 신호 성분에 비선형 성분이 포함되어 있는 것이 이전부터 지적되고 있고, 특성 개선을 위해 여러가지 신호처리기술의 검토가 이루어져 왔다. 예를 들면 특허문헌 2에 기재된 신호처리수법으로는, 비선형 성분을 갖는 광디스크 매체의 재생 신호에 대하여 적응 등화 볼테라 필터에 의해 비선형 성분을 제거한 후 비터비 복호기에 비선형 왜곡을 경감한 신호를 입력하고, 또한, 검출기의 구성을 연구함으로써 계산의 규모를 삭감하면서 에러 레이트 성능의 향상을 실현하고 있다.
[특허문헌 1] 일본 특허공개평 10-261273호 공보
[특허문헌 2] 일본 특표 2001-525101호 공보
[비특허문헌 1] Naoki Ide, “Adaptive Partial-Response Maximum-Likelihood Detection in Optical Recording Media” ISOM2002
[비특허문헌 2] Mathews, V.J., “Adaptive polynomial filters” IEEE Signal Processing Magazine, Volume : 8 Issue : 3, July 1991 Page(s) : 10-26
그런데, PR 등화에 필요하게 되는 주파수 성분이 적은 또는 결핍한 입력 파형을 PR 등화하는 경우, 어떻게 해도 등화할 수 없는 주파수영역이 발생한다. 이러한 오차는 입력 데이터의 패턴에 강하게 의존한 등화 오차가 되어 잔류해 버리고, 복호장치의 성능을 강하게 열화시켜, 비트 에러 레이트(bER) 저하로 연결된다.
또한, PRML에 의한 파형 등화를 행하는 경우라도, 등화 대상으로 되어 있는 신호파형의 전 에지(전반 edge) 이전에 포함되어 있는 ISI(Inter-Symbol Interference, 이하, 전 에지 ISI라 한다.), 즉, 상승 에지 이전에 포함되어 있는 간섭 파형은, PR 등화 필터에 의해 제거해야만 한다. 즉, 디지털 신호처리의 기본 원리인 미래의 데이터는 예지할 수 없으므로, 전 에지 ISI에 기인하는 파형 왜곡은, 비터비 복호나 FDTS로는 제거할 수 없다.
또한, 최근 Blu-ray disc로 대표되는 고밀도 광기록 장치가 실현됨에 따라 재생 신호에서의 상하 비대칭 등의 비선형 신호 성분 왜곡이 적응 등화장치의 동작에 대하여 무시할 수 없는 영향을 끼치게 되고 있었다.
하나의 예로서 비대칭을 갖는 신호에 대하여 종래의 선형적응 등화장치를 사용한 임의의 PR 등화 목표로의 등화처리를 행한 경우, 예를 들면 대표적인 적응 등화 알고리즘인 LMS 알고리즘을 사용한 경우에는, 적응 등화의 목표가 되는 가판정값은 상하 대칭인 선형 데이터 계열임에도 상관 없이 입력되는 신호는 상하 비대칭성을 갖게 된다. 이때 LMS 알고리즘은 단 그 수학적인 성질에 따라 가판 정 값과 적응 등화장치 출력간의 오차의 MSE(Mean square error)를 최소한으로 하려고 동작하고, 결과적으로 적응 등화장치가 원래 목표로 하고 있었던 PR 등화목표와는 큰 오차를 갖는 신호를 출력하는 가능성이 있다.
또한, 여러가지 유효한 수법이 검토 및 실현되고 있는 데이터의 검출기는 일반적으로 선형의 신호가 입력되는 것이 가정되고 있고, 비선형 등화 오차를 남긴 신호가 입력된 경우에는 그 성능을 발휘하는 것이 곤란하다. 특히 비선형 등화 오차를 남긴 신호가 각종 PR 등화를 가정한 비터비 복호기로 대표되는 최대 유사도 복호장치에 입력되는 경우에는, 각 검출값의 신호진폭값의 평균값이 원래 이상적인 선형신호가 입력된 경우의 그것과 크게 다른 경우가 있고, 정확한 계산에 있어서 오차를 생기게 하여, 판정 결과에 악영향을 주는 것이 알려져 있다.
한편, 상하 비대칭의 신호가 최대 유사도 복호기에 입력된 경우의 대처로서 특허문헌 1에서 제안되어 있는 바와 같이 검출기의 기준 진폭 레벨을 적응적으로 변동시키는 최대 유사도 복호기를 사용함으로써 어느 정도의 성능 향상을 도모하는 것이 가능하지만, 이 경우 상하의 신호진폭 레벨의 절대값이 다르기 때문에 회로를 실현할 때에 양자화 비트폭을 균등하게 배분하는 것을 할 수 없다. 이 양자화 오차를 무시하기 위해서는, 원래 선형의 신호가 입력된 경우에 대하여 최적화되어 있는 복호기에 대하여 필요 충분인 양자화 비트폭보다도 큰 양자화 비트폭으로 회로 설계를 행하지 않는 한, 그 성능은 충분하게 발휘할 수 없는 것이 알려져 있다.
그래서, 본 발명은, PR 등화 및 최대 유사도 복호를 조합한 적응 등화장치 및 방법에 있어서, 전 에지 ISI를 확실하게 제거하는 것이 가능하고, 또한, 최대 유사도 복호와 그 결과를 사용하여 입력 파형의 비대칭을 고려하면서 최적의 등화를 행할 수 있는 적응 등화장치 및 방법을 제공하는 것을 목적으로 한다.
본 발명에 관한 적응 등화장치는, 기록매체 또는 전송매체로부터의 재생 신호에 대하여 파셜 리스폰스 등화 및 최대 유사도 복호함으로써, 2값 신호를 생성하는 적응 등화장치에 있어서, 상기 재생 신호를 필터링하는 피드 포워드 필터와, 상기 피드 포워드 필터의 탭 계수를 제어하는 피드 포워드 필터 제어 수단과, 상기 피드 포워드 필터에 의해 필터링된 신호에 대하여, 최대 유사도 복호함으로써 상기 2값 신호를 생성하는 최대 유사도 복호수단과, 상기 최대 유사도 복호수단으로부터 출력된 2값 신호를 필터링하는 피드백 필터와, 상기 피드백 필터의 탭 계수를 제어하는 피드백 필터 제어 수단과, 상기 피드 포워드 필터에 의해 필터링된 신호를, 상기 최대 유사도 복호수단의 처리 시간만큼의 지연을 행하는 지연 수단과, 상기 지연 수단으로부터 출력된 신호로부터, 상기 피드백 필터로부터 출력된 신호를 감산하는 감산 수단을 구비하고, 상기 피드백 필터 제어 수단은, 최대 유사도 복호해서 생성된 상기 2값 신호에 근거하여, 전 에지보다 이후의 파셜 리스폰스 응답의 왜곡 및 후 에지보다 이후의 ISI(Inter-Symbol Interference)의 응답을 생성하도록 탭 계수를 제어하고, 상기 피드 포워드 필터 제어 수단은, 상기 감산 수단으로부터 출력된 신호가 파셜 리스폰스 응답이 되도록 탭 계수를 제어하고, 상기 피드 포워드 필터는, 비선형 필터인 것을 특징으로 한다.
본 발명에 관한 적응 등화방법은, 기록매체 또는 전송매체로부터의 재생 신호에 대하여 파셜 리스폰스 등화 및 최대 유사도 복호를 함으로써, 2값 신호를 생성하는 적응 등화방법에 있어서, 과거의 등화결과를 사용하여, 전 에지보다 이후의 파셜 리스폰스 응답의 왜곡 및 후 에지보다 이후의 ISI(Inter-Symbol Interference)의 응답을 생성하고, 전 에지보다 이후의 파셜 리스폰스 응답의 왜곡 및 후 에지보다 이후의 ISI의 응답과 가산하면 파셜 리스폰스 응답이 되도록 응답 특성에 탭 계수가 조정된 비선형 필터를 사용하여, 상기 재생 신호를 필터링하고, 상기 비선형 필터에 의해 필터링된 신호에 대하여, 최대 유사도 복호함으로써 상기 2값 신호를 생성하는 것을 특징으로 한다.
본 발명에 관한 적응 등화장치 및 방법은, 최대 유사도 복호수단 앞에 피드 포워드 필터를 설치하고, 최대 유사도 복호해서 생성된 상기 2값 신호에 근거하여, 전 에지보다 이후의 파셜 리스폰스 응답의 왜곡 및 후 에지보다 이후의 ISI(Inter-Symbol Interference)의 응답을 생성하고, 피드 포워드 필터의 출력으로부터 상기 왜곡된 후 에지 ISI만큼을 감산하고, 감산한 신호가 파셜 리스폰스 응답이 되는 것 같이 상기 피드 포워드 필터의 탭 계수를 제어한다. 또한, 상기 피드 포워드 필터는, 예를 들면 고차의 적응 등화 볼테라 필터 등의 비선형 필터이다.
이에 따라 본 발명에 관한 적응 등화장치 및 방법에 의하면, ISI의 최초의 부분만 PR 응답 및 그 왜곡으로서, 그 이후의 후 에지 ISI를 고려하지 않은 등화를 행하고, 입력 파형의 주파수적으로 결핍한 부분을 보충하면서 보다 에러 레이트가 낮은 복호를 행할 수 있게 된다.
또한, 본 발명에 관한 적응 등화장치 및 방법에 의하면, 피드 포워드 필터를 고차의 적응 등화 볼테라 필터 등에 의해 비선형 왜곡을 제거함으로써 그 출력을 근사적으로 선형화하므로, 후단의 신호처리장치의 성능을 선형신호에 대한 성능과 동등할 때까지 인출할 수 있게 된다.
또한, 본 발명에 관한 적응 등화장치 및 방법에 의하면, 최대 유사도 복호해서 생성된 상기 2값 신호에 근거하여, 전 에지보다 이후의 파셜 리스폰스 응답의 왜곡 및 후 에지보다 이후의 ISI(Inter-Symbol Interference)의 응답을 생성하는 피드백 필터가 있으므로, 그 결과를 이용해서 오차검출을 행함으로써, 그 오차검출 결과는 보다 왜곡이나 ISI의 영향이 적은 것으로 된다. 또한, 이 오차검출의 연산에 최대 유사도 복호된 2값 신호를 사용하는 경우, 이 2값 신호의 에러 레이트가 나쁘다면, 잘못 된 오차검출 결과를 많이 포함하게 되지만, 본 발명의 적응 등화장치로부터 출력된 2값 신호를 오차검출 연산에 사용함으로써, 왜곡이나 ISI의 영향이 적은 데 있어서, 보다 정확한 오차검출 결과를 많이 포함하는 것을 출력할 수 있게 된다.
[발명의 실시예]
이하, 본 발명이 적용된 적응 등화장치에 대하여 설명을 한다.
도 1은, 본 발명이 적용된 적응 등화장치(10)를 내장한 기록재생장치(1)의 블록 구성도이다.
도 1에 나타내는 바와 같이, 기록재생장치(1)는, 광디스크나 자기디스크 등의 디스크형 기록매체(2)에 대하여 데이터를 기록 및 재생하는 장치이다. 디스크형 기록매체(2)는, 재생계를 트랜스버설 필터라 가정하고, 재생시의 부호화간 간섭을 허용한 신호의 기록이 이루어지는 디스크이다. 또한, 디스크형 기록매체(2)는, 부호화된 데이터 열이 기록되고, 재생시에 비터비 복호나 FDTS 복호라 했던 최대 유사도 복호가 이루어지는 디스크이다.
기록재생장치(1)는, 디스크형 기록매체(2)에 대하여 신호의 기록 및 판독을 탕진하는 헤드장치(3)를 구비하고 있다. 헤드장치(3)는, 예를 들면, 자기헤드나 광학 픽업 등으로 구성되어 있다. 또한 기록재생장치(1)는, 외부로부터 입력된 기록 데이터를 변조하는 변조회로(4)와, 변조된 데이터 열에 따라 헤드장치(3)를 구동해서 디스크형 기록매체(2)에 대한 기록 제어를 행하는 기록제어회로(5)를 구비하고 있다. 또한, 기록재생장치(1)는, 헤드장치(3)에 의해 디스크형 기록매체(2)로부터 판독된 신호로부터 재생 신호를 생성하는 프리앰프(6)와, 프리앰프(6)에 의해 생성된 재생 신호의 이득을 제어하는 오토 게인 컨트롤부(AGC)(7)와, AGC 회로(7)에 의해 이득 제어가 된 재생 신호를 A/D 변환해서 디지털 신호로 하는 동시에 재생 신호의 클록을 생성하는 페이스 로크드 루프(phase-locked loop)(PLL) 회로(8)와, PLL 회로(8)에 의해 클록 생성이 된 재생 신호에 대하여 PR 등화 및 최대 유사도 복호를 행하여 2값 신호를 출력하는 적응 등화장치(10)와, 적응 등화장치(10)로부터 출력된 2값 신호에 대하여 복조 처리를 행하여 재생 데이터를 출력하는 복조 회로(9)를 구비하고 있다.
적응 등화장치(10)는, 재생 신호에 대하여 PR 등화 및 최대 유사도 복호를 행함으로써, 디스크형 기록매체(2)에 기록되어 있는 신호를 2값 신호로서 출력한다. 또한, 적응 등화장치(10)는, AGC 회로(7)가 이득 제어할 때에 필요하게 되는 레벨 오차량 및 PLL 회로(8)가 클록 신호와 재생 신호와의 동기를 취할 때에 필요하게 되는 위상 오차량도 생성한다.
이상과 같이, 본 발명이 적용된 적응 등화장치(10)는, 디스크형 기록매체를 재생할 때의 파형 등화장치로서 사용할 수 있다. 이때, 디스크형 기록매체의 재생 에 사용하는 것은, 일례로, 부호간 간섭이 있는 것을 이용해서 복호하는 파셜 리스폰스 등화를 이용하는 재생계이면, 전송되어 온 신호를 재생하기 위한 재생장치에도 적용하는 것도 가능하다.
적응 등화장치(10)의 전체 구성
이하, 적응 등화장치(10)의 내부 구성에 대하여 더 상세하게 설명을 한다.
도 2는, 적응 등화장치(10)의 블록 구성도이다.
적응 등화장치(10)에는, PLL 회로(8)로부터 발생되는 클록의 타이밍으로 샘플링된 재생 신호가 입력된다.
적응 등화장치(10)는, 도 2에 나타내는 바와 같이, PLL 회로(8)로부터의 재생 신호가 입력되는 위상 시프터(11)와, 위상 시프터(11)로부터 출력된 재생 신호가 입력되는 FF 필터(FF 필터)(12)와, FF 필터(12)로부터 출력된 재생 신호가 입력되는 프레딕터(13)를 구비하고 있다.
위상 시프터(11), FF 필터(12) 및 프레딕터(13)는, 어느 것이나 입력 신호를 필터링하는 필터 회로이다. 또한, 적응 등화장치(10)는, 위상 시프터(11)의 탭 계수를 조정하는 위상 시프터 계수 제어회로(14)와, FF 필터(12)의 탭 계수를 조정하는 FF 필터 계수 제어회로(15)와, 프레딕터(13)의 탭 계수를 조정하는 프레딕터 계수 제어회로(16)를 구비하고 있다.
또한, 적응 등화장치(10)는, 프레딕터(13)로부터 출력된 재생 신호가 입력되고, 입력된 재생 신호에 대하여 패스 귀환형의 비터비 복호를 행하여 2값 신호를 생성하는 비터비 복호기(17)와, 프레딕터(13)로부터 출력된 재생 신호가 입력되며, 입력된 재생 신호에 대하여 패스 귀환형의 FDTS(Fixed Delay Tree Search) 복호를 행하여 2값 신호를 생성하는 FDTS 복호기(18)를 구비하고 있다.
비터비 복호기(17) 및 FDTS 복호기(18)는 파셜 리스폰스 등화되어 있는 재생 신호를 최대 유사도 복호함으로써, 0, 1(또는 1,-1)로 나타낸 데이터 열(2값 신호)을 출력하는 회로이다. 이때, 비터비 복호기(17) 및 FDTS 복호기(18)는, 내부의 브랜치 매트릭 연산 회로 및 ACS(Add Compare Select) 회로 등이 공용화되어 있다. 이 공용화에 대해서는 상세를 후술한다.
또한, 적응 등화장치(10)는, FF 필터(12)로부터 출력된 재생 신호를 소정시간 지연시키는 제1 지연기(21)와, 비터비 복호기(17)로부터 출력된 2값 신호가 입력되어 그 2값 신호를 필터링하는 제1 피드백 필터(제1 FB 필터)(22)와, 제1 지연기(21)의 출력 신호로부터 제1 FB 필터(22)의 출력 신호를 감산하는 제1 감산기(23)와, 제1 FB 필터(22)의 탭 계수를 조정하는 제1 FB 필터 계수 제어회로(24)를 구비하고 있다.
또한, 적응 등화장치(10)는, FF 필터(12)로부터 출력된 재생 신호를 소정시간 지연시키는 제2 지연기(25)와, 비터비 복호기(17)로부터 출력된 2값 신호가 입력되어 그 2값 신호를 필터링하는 제2 피드백 필터(제2 FB 필터)(26)와, 제2 지연기(25)의 출력 신호로부터 제2 FB 필터(26)의 출력 신호를 감산하는 제2 감산기(27)와, 제2 FB 필터(26)의 탭 계수를 조정하는 제2 FB 필터 계수 제어회로(28)를 구비하고 있다.
또한, 적응 등화장치(10)는, 비터비 복호기(17)로부터 출력된 2값 신호 및 제1 감산기(23)로부터 출력된 감산 신호와, FDTS 복호기(18)로부터 출력된 2값 신호 및 제2 감산기(27)로부터 출력된 감산 신호가 입력되는 셀렉터(29)를 구비하고 있다. 셀렉터(29)는, 비터비 복호기(17)로부터 출력된 2값 신호 및 제1 감산기(23)로부터 출력된 감산 신호의 조합, 또는, FDTS 복호기(18)로부터 출력된 2값 신호 및 제2 감산기(27)로부터 출력된 감산 신호의 조합 중 어느 한쪽을 선택해서 출력한다. 셀렉터(29)에 의해 선택된 2개의 신호는, 위상 시프터 계수 제어회로(14), FF 필터 계수 제어회로(15), 프레딕터 계수 제어회로(16), 제1 FB 필터 계수 제어회로(24), 제2 FB 필터 계수 제어회로(28)에 공급되어, 탭 계수의 산출에 사용할 수 있다. 또한, 섹터(29)에 의해 선택된 2개의 신호는, 비터비 복호기(17) 및 FDTS 복호기(18)에도 공급되고, 복호 연산에 사용할 수 있다.
또한, 적응 등화장치(10)는, 레벨 에러/타이밍 오차 검출회로(30)를 구비하고 있다. 레벨 에러/타이밍 오차 검출회로(30)에는, FDTS 복호기(18)로부터 출력된 2값 신호 및 제2 감산기(27)로부터 출력된 감산 신호가 입력되고, AGC 회로(7) 및 PLL 회로(8)가 참조하는 레벨 에러 신호 및 타이밍 오차 신호를 생성한다.
적응 등화장치(10)에 의한 PRML 등화에 대한 전체 설명
적응 등화장치(10)에서 행해지는 PR 등화에 대하여 설명을 한다.
FF 필터(12)는, 파셜 리스폰스 응답에 근거하는 파형 등화를 행하는 필터이다. FF 필터(12)는, 패스 귀환 구조의 최대 유사도 복호기(비터비 복호기(17) 및 FDTS 복호기(18))의 전단에 배치되어 있고, 이 때문에, 적응 등화장치(10) 전체로서, PRML 에 근거하는 등화가 행해지게 된다.
또한, FF 필터(12)는, 등화 대상의 신호파형에 포함되는 ISI(Inter-Symbol Interference)의 응답 중, 전 에지부분의 PR 응답의 왜곡 및 등화 대상 파형의 전 에지보다 이전의 ISI의 응답에 대해서만, 등화를 행하는 것이다. 즉, 등화 대상 파형의 전 에지보다 이후의 PR 응답의 왜곡 및 등화 대상 파형의 후 에지 이후의 ISI에 대해서는, 고려를 하지 않는 등화, 요컨대, 등화 대상 파형의 전 에지보다 이후의 PR 응답의 왜곡 및 등화 대상 파형의 후 에지 이후의 ISI의 잔존을 허용한 등화를 행한다.
여기서, ISI란, 어떤 신호파형 상에 중첩되는 인접 심벌로부터의 간섭 성분이다.
또한, 등화 대상 파형의 전 에지보다 이전의 ISI란, 등화 대상으로 되어 있는 신호파형을 2값 신호로 한 경우에서의 전 에지의 타이밍(0으로부터 1로의 값이 변화되는 타이밍)보다도, 시간적으로 이전에 존재하는 ISI다. 등화 파형의 전 에지보다 이전의 ISI를 이하 전 에지 ISI라 한다.
또한, 등화 대상 파형의 후 에지보다 이후의 ISI란, 등화 대상으로 되어 있는 파형을 2값 신호로 한 경우에서의 후 에지의 타이밍(1로부터 0으로 값이 변화되는 타이밍)보다도, 시간적으로 후에 존재하는 ISI다. 등화 파형의 후 에지 이후의 ISI를 이하 후 에지 ISI라 한다.
FF 필터(12)에서 이상과 같은 등화처리를 행하기 위해, 적응 등화장치(10)에서는, 이미 최대 유사도 복호(비터비 복호 또는FDTS 복호)된 2값 신호로부터, 등화 대상 파형의 전 에지보다 이후의 PR 응답의 왜곡 및 후 에지 ISI의 응답을 생성하고, 이들 응답과 FF 필터(12)의 응답과의 합성 응답이 PR 응답이 되도록 FF 필터(12)의 탭 계수를 제어하고 있다.
구체적으로는, 제1 FB 필터(22) 또는 제2 FB 필터(26)는, 최대 유사도 복호의 판정 결과로부터, PR 응답의 왜곡 및 후 에지 ISI의 응답을 생성한다. 제1 지연기(21) 또는 제2 지연기(25)는, FF 필터(12)의 응답 결과를 최대 유사도 복호에 의한 처리 지연시간만큼만 지연시킨다. 제1 감산기(23) 및 제2 감산기(27)는, 지연된 FF 필터(12)의 응답 결과로부터, 최대 유사도 복호 후의 2값 신호로부터 생성된 PR 응답의 왜곡 및 후 에지 ISI의 응답을 감산한다. 그리고, FF 필터 계수 제어회로(15)는, 제1 감산기(23)및 제2 감산기(27)로부터 출력된 응답 결과가 PR 응답이 되도록, FF 필터(12)의 탭 계수를 조정한다.
이렇게 FF 필터(12)의 탭 계수를 조정함으로써, 최대 유사도 복호에서는 제거할 수 없는 등화 대상 파형의 전 에지 이전의 ISI의 PR 응답 배열에 등화 대상 파형의 전 에지 이전의 PR 응답의 왜곡을, FF 필터(12)에 의해 확실하게 제거할 수 있다. 단, FF 필터(12)에 따라서는, 등화 대상 파형의 전 에지보다 이후에 존재하는 PR 응답의 왜곡, 및, 등화 대상 파형의 후 에지 이후의 ISI는, 응답 결과에 잔존하게 되지만, 이것들에 대해서는, 후단의 최대 유사도 복호(비터비 복호 또는 FDTS 복호)에 의해 제거할 수 있으므로, 종합적으로는 S/N이 향상한다.
또한, FF 필터(12)는, 선형적응 등화 필터와, 비선형 필터의 하나인 고차의 적응 등화 볼테라 필터를 병렬로 접속한 필터 구성으로 되어 있다. 이 때문에, FF 필터(12)에서는, 각 선형, 비선형 필터의 출력이 가산되므로, 입력되는 재생 신호 가 비대칭으로 대표되는 비선형성을 갖는 경우의 비선형 등화 오차를 적응적으로 보정하고, 근사적으로 선형화된 등화결과를 후단에 출력하는 것이 가능하게 되어 있다.
다음에, 이상의 PR 등화의 처리 내용을 수식을 사용하여 구체적으로 설명한다.
우선, FF 필터(12)에는, 도 3의 점선으로 나타내는 바와 같은 표본화된 재생 신호가 입력된다. 예를 들면, 최초의 2데이터만큼을 탭 계수가 PR(111)의 PR 응답으로 등화하려고 하면, 해당 적응 등화장치(10)에서는, 통상의 PR 등화와는 달리, 출력으로서 도 3의 실선으로 나타내는 바와 같은 등화 파형을 얻을 수 있다.
이 등화 파형을 y0n으로 한다. y0n은, 다음 식 (1)로 나타낸다.
Figure 112005017879652-pat00001
여기서, ci는 일반적으로 나타낸 PR 응답의 탭 계수이고, 그 간섭장을 pr_le n으로 한다. 예를 들면 PR 응답의 탭 계수가 PR(11)이면 c0=1, c1=1, pr_len=2, PR(121)이면 c0=1, c1=2, c2=2, pr_len=3, PR(111)이면 c0=1, c1=2, c2=21 pr_len=3이 된다.
또한, bi는, 상정되어 있는 PR 응답으로부터의 왜곡을 나타내는 항이다. 또한, an은, 시간 n에서의 기록되어 있는 NRZ 데이터의 값으로 ±1의 값을 취한다. 또한, wn은 중첩하고 있는 노이즈를 나타낸다.
적응 등화장치(10)에서는, 이상의 식 (1)로 나타내는 바와 같이 제2항의 PR 응답으로부터의 어긋남을 허용한 등화가 행해지도록 동작하고 있다.
이하, 이상과 같은 처리를 실현하기 위한 적응 등화장치(10)의 각 구성 요소에 대하여, 구체적으로 설명을 행한다.
FF 필터
FF 필터(12)는, 선형적응 등화 필터와, 고차적응 등화 볼테라 필터가 병렬로 접속된 필터이고, 다음 식 (2-1)의 연산을 행하는 디지털 필터이다. xn은, FF 필터(12)로의 시간 n에서의 입력 신호를 나타내고 있다.
Figure 112005017879652-pat00002
(2-1)식의 우변 제1항 y01n은 선형적응 등화 필터 출력((2-2)식)이고, (2-1)식의 우변 제2항 y02n은 고차적응 등화 볼테라 필터 출력((2-3)식)이다.
선형적응 등화 필터는, 구체적으로는, 도 4에 나타내는 바와 같이, 입력 신호를 1샘플마다 지연해 가는 (fff_len-1)단의 지연기와, 초단의 승산기의 입력 및 각 지연기의 출력에 탭 계수 fi(i는 정수)를 승산하는 (fff_len)개의 승산기와, 각 승산기의 출력을 총합하여 (2-1)식의 우변 제1항 y01n을 출력하는 총합 가산기로 이루어지는 FIR 필터에 의해 구성된다. 이때, 각 승산기에 제공되는 탭 계수 fi(i는 정수)는, 후술하는 FF 필터 계수 제어회로(15)로부터 발생된다.
고차적응 등화 볼테라 필터는, 입력 파형을 볼테라 급수 전개한 것으로 가정해서 비선형 등화를 행하는 볼테라 필터이다. 예를 들면 2차의 볼테라 필터(31)는, 구체적으로는, 도 5에 나타내는 바와 같이, 2단의 수평방향 지연기(32-1, 32-2)와, 2단의 수직방향 지연기(33-1, 33-2)를 구비하고 있다. 수평방향 지연기(32-1, 32-22) 및 수직방향 지연기(33-1, 33-2)에 의해, 입력 신호 xn, 1샘플 지연한 입력 신호 xn-1 및 2샘플 지연한 입력 신호 xn-2를 생성하고 있다.
또한, 2차의 볼테라 필터(31)는, 입력 신호 x(n)과 입력 신호 x(n)을 승산하는 제1 승산기 34-00과, 입력 신호 xn과 1샘플 지연한 입력 신호 x(n-1)을 승산하는 제2 승산기 34-01과, 입력 신호 x(n)과 2샘플 지연한 입력 신호 x(n-1)을 승산하는 제3 승산기 34-02와, 1샘플 지연한 입력 신호 x(n-1)와 입력 신호 x(n)을 승산하는 제4 승산기 34-10과, 1샘플 지연한 입력 신호 x(n-1)과 1샘플 지연한 입력 신호 x(n-1)을 승산하는 제5 승산기 34-11과, 1샘플 지연한 입력 신호 x(n-1)과 2샘플 지연한 입력 신호 x(n-1)을 승산하는 제6 승산기 34-12와, 2샘플 지연한 입력 신호 x(n-1)과 입력 신호 x(n)을 승산하는 제7 승산기 34-20과, 2샘플 지연한 입력 신호 x(n-1)과 1샘플 지연한 입력 신호 x(n-1)을 승산하는 제8 승산기 34-21과, 1샘플 지연한 입력 신호 x(n-1)과 2샘플 지연한 입력 신호 x(n-1)을 승산하는 제9 승산기 34-22를 구비하고 있다.
또한, 2차의 볼테라 필터(31)는, 제1 승산기 31-00의 출력 신호에 탭 계수 fv(0, 0)을 승산하는 제1 탭 계수 승산기 35-00과, 제2 승산기 31-01의 출력 신호에 탭 계수 fv(0, 1)을 승산하는 제2 탭 계수 승산기 35-01과, 제3 승산기 31-02의 출력 신호에 탭 계수 fv(0, 2)를 승산하는 제3 탭 계수 승산기 35-02와, 제4 승산기 31-10의 출력 신호에 탭 계수 fv(1, 0)를 승산하는 제4 탭 계수 승산기 35-10과, 제5 승산기 31-11의 출력 신호에 탭 계수 fv(1, 1)를 승산하는 제5 탭 계수 승산기 35-11과, 제6 승산기 31-12의 출력 신호에 탭 계수 fv(1, 2)를 승산하는 제6 탭 계수 승산기 35-12와, 제7 승산기 31-20의 출력 신호에 탭 계수 fv(2, 0)를 승산하는 제7 탭 계수 승산기 35-20과, 제8 승산기 31-21의 출력 신호에 탭 계수 fv(2, 1)를 승산하는 제8 탭 계수 승산기 35-21과, 제9 승산기 31-22의 출력 신 호에 탭 계수 fv(2, 2)를 승산하는 제9 탭 계수 승산기 35-22를 구비하고 있다.
또한, 2차의 볼테라 필터(31)는, 제1～제9 탭 계수 승산기 35-00～35-22의 출력을 총합하여, (2-1)식의 우변 제2항 y02n을 출력하는 총합 가산기(36)를 구비하고 있다.
이때, 제1～제9 탭 계수 승산기 35-00～35-22에 제공되는 탭 계수 fv(ij) (i, j는 정수)는, 후술하는 FF 필터 계수 제어회로(15)로부터 발생되는 값이 설정된다. 또한, 여기서는, 2차의 볼테라 필터를 나타냈지만, 지연량은 2차에 한정되지 않고, 3차라도 4차라도 그 이상의 고차라도 된다.
FF 필터(12)는, 이상과 같은 선형적응 등화 필터와, 고차적응 등화 볼테라 필터가 병렬로 접속된 필터이고, 그 탭 계수 fi 및 fvik가 FF 필터 계수 제어회로(15)에 의해 제어됨으로써, 입력된 재생 신호를 적응적으로 PR 등화를 행한다.
FB 필터
제1 FB 필터(22) 및 제2 FB 필터(26)는, 최대 유사도 복호(비터비 복호 또는 FDTS 복호)의 가판정 결과이다 -1 또는 +1의 2값 신호 a(n-d){=(a(n-d0) 또는 a(n-d1))}이 입력되고, 입력된 가판정 결과 a(n-d)에 근거하고, 식 (1)에서의 제2항의 등화 대상 파형 중 2샘플째 이후의 PR 응답 왜곡 (예를 들면 도 3에서의 b0, b1) 및 후 에지 ISI(예를 들면 도 3에서의 b2, b3, b4)의 응답의 연산을 행하는 디지털 필터이다.
여기서, 적응 등화장치(10)인 경우, 비터비 복호기(17)의 가판정 결과에 대하여 필터링을 행하는 제1 FB 필터(22)와, FDTS 복호기(18)의 가판정 결과에 대하여 필터링을 행하는 제2 FB 필터(26)가 있지만, 어느 한쪽만이 PR 등화에 사용할 수 있다. 그 전환은, 후술하는 셀렉터(29)에 의해 행해진다.
비터비 복호기(17)의 가판정 결과에 대하여 필터링하는 제1 FB 필터(22)의 연산 출력을 y40n으로 하고, FDTS 복호기(18)의 가판정 결과에 대하여 필터링하는 제2 FB 필터(26)의 연산 출력을 y41n으로 하면, 제1 FB 필터(22)는 식 (3-1)의 연산을 행하고, 제2 FB 필터(26)는 식 (3-2)의 연산을 행한다.
Figure 112005017879652-pat00003
d0은 비터비 복호기(17)의 판정 지연, d1은 FDTS 복호기(18)의 판정 지연을 나타내고, 0 이상의 정수이다. 이때, d0 및 d1을 구별해서 표현하지 않을 경우에는, 간단히 d로 표현한다.
제1 FB 필터(22) 및 제2 FB 필터(26)는, 구체적으로는, 도 6에 나타내는 바와 같이, 입력 신호를 1샘플마다 지연해 간다 (fbf_len-1)단의 지연기와, 초단의 지연기의 입력 및 각 지연기의 출력에 탭 계수 bi(i는 정수)를 승산하는 (fbf_len)개의 승산기와, 각 승산기의 출력을 총합하여 (3-1)식 및 (3-2)식의 y40n, y41n을 출력하는 총합 가산기로 이루어지는 FIR 필터에 의해 구성된다.
이때, 각 승산기에 제공되는 탭 계수 bi(i는 정수)는, 후술하는 제1 FB 필터 계수 제어회로(24) 또는 2의 FB 필터 계수 제어회로(28)로부터 발생되는 값이 설정된다.
제1 FB 필터(22) 및 제2 FB 필터(26)는, 이상과 같은 선형적응 등화 필터이 고, 그 탭 계수 bi가 FF 필터 계수 제어회로(15)에 의해 제어됨으로써, 등화 대상 파형의 전 에지보다 이후의 PR 응답의 왜곡 및 등화 대상 파형의 후 에지 이후의 ISI의 응답을 출력한다.
지연기 및 감산기
제1 지연기(21)는, 비터비 복호기(17)의 판정 시간만큼의 지연에 대응한 지연량 (d0)을 갖는 시프트 레지스터로 구성되어 있다. 제1 지연기(21)는, FF 필터(12)의 응답 결과 y0n이 입력된다. 따라서, 제1 지연기(21)의 출력은, Y0(n-d0)이 된다.
본 예에서는, 비터비 복호기(17)의 복호지연이 pmem_len 클록이므로, y0n을 pmem_len(=d0) 클록 지연시키는 것이다. 요컨대, 구체적으로는, 제1 지연기(21)의 출력 신호는, y0(n-pmem_len)이 된다.
제2 지연기(25)는, FDTS 복호기(18)의 판정 시간만큼의 지연에 대응한 지연량(d1)을 갖는 시프트 레지스터로 구성되어 있다. 제2 지연기(25)는, FF 필터(12)의 응답 결과 y0n이 입력된다. 따라서, 제2 지연기(25)의 출력은, Y0(n-d1)이 된다. 본 예에서는, FDTS 복호기(18)의 복호지연이 3클록 있으므로, y0n을 3(=d1)클록 지연시키는 것이다. 요컨대, 구체적으로는, 제2 지연기(25)의 출력 신호는, y0(n-3)이 된다.
제1 감산기(23)는, 비터비 복호의 판정 시간만큼의 지연이 된 FF 필터(12)의 응답 결과로부터, 광디스크(1)의 FB 필터(22)의 출력 결과를 감산한다. 제1 감산기(23)로부터 출력되는 신호를 y50n으로 하면, y50n은 이하의 식 (4-1)로 나타낸다.
Figure 112005017879652-pat00004
제2 지연기(25)는, FDTS 복호기(18)의 판정 시간만큼의 지연에 대응한 지연량을 갖는 메모리이다. 제2 지연기(25)는, FF 필터(12)의 응답 결과를 지연시킨다. 또한, 제2 감산기(27)는, FDTS 복호의 판정 시간만큼의 지연이 된 FF 필터(12)의 응답 결과로부터, 제2 FB 필터(26)의 출력 결과를 감산한다. 제2 감산기(27)로부터 출력되는 신호를 y51n으로 하면, y51n은 이하의 식 (4-2)로 나타낸다.
Figure 112005017879652-pat00005
셀렉터
셀렉터(29)는, 가판정 결과 a(n-d), 및, FF 필터(12)의 PR 응답으로부터 왜곡 및 후 에지 ISI를 제거한 응답 Y50n-d를, 위상 시프터(11), FF 필터(12), 프레딕터(13), 제1 FB 필터 계수 제어회로(24) 및 제2 FB 필터 계수 제어회로(28)에 공급한다. 이때, 셀렉터(29)는, 비터비 복호기(17)의 결과 a(n-d0) 및 y50n-d0을 사용하는지, 혹은, FDTS 복호기(18)의 결과 a(n-d 1) 및 y51n-d1을 사용하는지를 선택하는 장치이다. 셀렉터(29)로부터 출력되는 선택된 가판정 결과를 a(n-d) 및 PR 응답의 왜곡 및 후 에지 ISI를 제거한 파형을 y5(n-d)로 나타내면, 이하와 같이 된다.
비터비 복호를 선택한 경우 :
a(n-d)=a(n-d0), y5(n-d)=y50(n-d0)
FDTS 복호를 선택한 경우 :
a(n-d)=a(n-d1), y5(n-d)=y51(n-d1)
FF 필터 계수 제어회로
FF 필터 계수 제어회로(15)는, FF 필터(12)의 선형적응 등화 필터의 탭 계수인 fi 및 고차 볼테라 필터의 탭 계수인 fvij를 산출한다.
도 7은, FF 필터 계수 제어회로(15)의 구성을 나타낸 블록도이다. FF 필터 계수 제어회로(15)는, 도 7에 나타내는 바와 같이, FF 필터 계수 갱신부(41)를 구비하고 있다. FF 필터 계수 갱신부(41)에는, 최대 유사도 복호기(비터비 복호기(17) 또는 FDTS 복호기(18))의 가판정 결과 a(n-d), 감산기(제1 감산기(23) 또는 제2 감산기(27))부터 출력된 PR 응답 왜곡 및 후 에지 ISI의 제거 신호 y5(n-d), 및, FF 필터(12)의 지연기 내에 유지되어 있는 신호 x(n-d-i)(여기서, i는, 0으로부터 fff_len-1까지의 정수값이다.)이 입력된다. FF 필터 계수 제어회로(15)에 의해 산출된 탭 계수 fi 및 fvij는, FF 필터(12)의 각 탭 계수를 승산하는 각 승산기에 공급된다.
FF 필터 계수 갱신부(41)는, PR 응답 왜곡 및 후 에지 ISI 응답의 제거 신호y5(n-d)가, 최대 유사도 복호 결과의 파셜 리스폰스 응답(PR())과 일치하도록, FF 필터(12)의 탭 계수 fi 및 fvij의 제어를 행한다. 즉, FF 필터 계수 갱신부(41)는, FF 필터(12)의 응답이, PR 응답의 왜곡 및 후 에지 ISI의 응답을 제외한 응답과 일치하도록, FF 필터(12)의 탭 계수 fi 및 fvij의 제어를 행한다. 또한, 바꿔 말하면, FF 필터 계수 갱신부(41)는, FF 필터(12)의 응답이, 전 에지에서의 PR 응답의 왜곡을 제로로 하는 동시에 전 에지 ISI를 제거하는 응답과 일치하도록, FF 필터(12)의 탭 계수 fi 및 fvij의 제어를 행한다.
여기서, FF 필터 계수 갱신부(41)에서는, LMS 알고리즘에 근거하여, 탭 계수 fi 및 fvij의 산출을 행한다.
LMS 알고리즘을 평가한 후에, 우선, FF 필터(12)의 출력 파형의 평가함수로서, 이하의 식 (5)에 나타내는 바와 같은, 제거 신호 y5(n-d)와, 최대 유사도 복호의 가판정 결과의 PR 응답과의 제곱 오차 F(n)을 생각한다.
Figure 112005017879652-pat00006
n은 현재의 시간을 나타낸다. PR()은, 원하는 PR 응답의 레퍼런스 파형을 얻 는 함수이다. PR(111)을 상정한 경우에는, a(n-d)+a(n-d-1)+a(n-d-2)를 연산하게 된다.
비선형 왜곡을 갖는 입력 파형 y5(n-d)가 근사적으로 입력 신호 x(n)에 대하여 2차의 볼테라 급수 전개할 수 있다고 가정하면, 하기 식 (6)과 같이 나타낼 수 있다.
Figure 112005017879652-pat00007
식 (5)의 F(n)를, FF 필터(12)의 선형적응 등화 필터의 인덱스 i의 탭 계수 fi에 대하여 편미분을 행하면 이하의 식 (7)과 같이 된다.
Figure 112005017879652-pat00008
LMS 알고리즘은, 제곱 오차를 최소로 하도록 필터 계수를 제어하는 알고리즘이다. 따라서, 제곱 오차의 편미분값에 적당한 이득을 승산하고, 탭 계수 fi로부터 감산해 감으로써, PR 응답 왜곡 및 후 에지 ISI 응답의 제거 신호 y5(n-d)가 PR 응답에 따르도록, 선형적응 등화 필터에 의해, 적응적으로 필터링이 행해지게 된다.
마찬가지로, 2차 적응 등화 볼테라 필터의 인덱스 j, k에서의 탭 계수 fvjk에 대하여 편미분을 행하면, 다음 식 (8)로 나타내게 된다.
Figure 112005017879652-pat00009
즉, 선형적응 등화 필터의 탭 계수의 갱신 알고리즘과, 비선형 적응 등화 볼테라 필터의 탭 계수의 갱신 알고리즘과의 차이는, 편미분 연산이 현시간 n의 입력 신호 x(n))로부터의 고정 지연 d에 더하여 지연 j, k만큼 늦은 2개의 신호의 곱으로 나타내고 있는 점만으로, 그것을 제외하면 선형의 적응 등화 필터의 탭 계수 갱신 장치와 동일한 구성이 된다.
따라서, 제곱 오차의 편미분값에 적당한 이득을 승산하여, 탭 계수 fvik로부터 감산해 감으로써, PR 응답 왜곡 및 후 에지 ISI 응답의 제거 신호 y5(n-d)가 PR 응답에 따르도록, 비선형 등화 필터인 고차의 볼테라 필터에 의해, 적응적으로 필터링이 행해지게 된다.
도 8은, FF 필터(12) 내의 선형적응 등화 필터의 인덱스 i의 탭 계수 fi를 산출하기 위한 구체적인 계수산출회로(41-i)를 나타내는 도면이다. 이때, FF 필터 계수 갱신부(41) 내에는, 각 인덱스에 대응한 계수산출회로가 설치되지만, 회로구성은 모두 동일하다.
계수산출회로(41-i)는 편미분 연산부(42)와, 이동 평균부(43)와, 이득 승산부(44)와, 계수 갱신부(45)로 구성되어 있다.
편미분 연산부(42)는, 가판정 결과 a(n-d)로부터 PR 응답의 레퍼런스 파형 PR( a(n-d))을 산출하는 필터 회로(46)와, PR 응답의 왜곡 및 후 에지 ISI 응답의 제거 파형 y5(n-d)로부터 PR(a(n-d))을 감산하는 감산기(47)와, 감산기(47)의 감산 결과와 FF 필터(12)의 지연기 내에 유지되어 있는 신호 x(n-d-i)와” 2”를 승산하는 승산기(48)로 구성되어 있다. 편미분 연산부(42)에서는, 승산기(48)로부터 식 (7)에 나타내는 편미분 결과를 출력 할 수 있다.
이동 평균부(43)는, 편미분 결과를 예를 들면 이동 평균수 M0으로 이동 평균한다. 승산기 44는, 이동 평균부(43)로부터 출력된 이동 평균 결과에 이득 α0을 승산한다.
계수 갱신부(45)는, 1클록 전의 계수값 fi로부터, 이동 평균되어 이득 α0이 승산된 편미분 결과를 감산한다. 이 때문에, 계수 갱신부(45)는, 편미분 결과가 0에 가까워지도록 갱신되어 가게 된다.
도 9는, FF 필터(12) 내의 고차 비선형 적응 등화 볼테라 필터의 인덱스 ik의 탭 계수 fvik를 산출하기 위한 구체적인 계수산출회로(41-ik)를 나타내는 도면이다. 이때, FF 필터 계수 갱신부(41) 내에는, 각 인덱스에 대응한 계수산출회로가 설치되어 있지만, 회로 구성은 모두 동일하다.
계수산출회로(41-ik)의 회로 구성은, 편미분 연산부(42) 내의 승산기(48)만이 다르고, 다른 선형등화 필터의 계수산출회로(41-i)와 동일하다. 계수산출회로(41-ik)의 편미분 연산부(42) 내의 승산기(48)는, 감산기(47)의 감산 결과와, FF 필터(12)의 지연기 내에 유지되어 있는 신호 x(n-d-i)와, 신호 x(n-d-k)와,” 2”를 승산한다.
FB 필터 계수 제어회로
제1 FB 필터 계수 제어회로(24) 및 제2 FB 필터 계수 제어회로(28)는, 제1 FB 필터(22) 및 제2 FB 필터(26)의 탭 계수인 bi를 산출한다.
도 10은, FB 필터 계수 제어회로(24, 28)의 구성을 나타낸 블록도이다. FB 필터 계수 제어회로(24, 28)는, FB 필터 계수 갱신부(51)와, H(D) 연산 블록(52)을 구비하고 있다.
FB 필터 계수 갱신부(51)에는, 제1 FB 필터(22) 또는 제2 FB 필터(26)로부터 출력된 PR 응답 왜곡 및 후 에지 ISI의 제거 파형 y5(n-d) 및 가판정 결과 a(n-d-i)(여기서, i는, 0으로부터 fff_len-1까지의 정수값이다.)가 입력된다. FB 필터 계수 제어회로(24, 28)에 의해 산출된 탭 계수 bi는, 제1 FB 필터(22) 및 제2 FB 필터(26)의 각 탭 계수를 승산하는 각 승산기에 공급된다.
H(D) 연산 블록(52)은, 비터비 복호기(17) 및 FDTS 복호기(18)에 의해 사용되는 전달함수 H(D)를 생성한다. 그 상세한 것은, 후에 설명을 한다.
FF 필터 계수 갱신부(51)는, PR 응답 왜곡 및 후 에지 ISI 응답의 제거 신호y5(n-d)가, 최대 유사도 복호 결과의 파셜 리스폰스 응답(PR())과 일치하도록, FB 필터(22, 26)의 탭 계수 bi의 제어를 행한다. 즉, FB 필터 계수 갱신부(51)는, FB 필터(22, 26)의 응답이, PR 응답의 왜곡 및 후 에지 ISI의 응답과 일치하도록, FB 필터(22, 26)의 탭 계수 bi의 제어를 행한다.
여기서, FB 필터 계수 갱신부(51)에서는, LMS 알고리즘에 근거하여, 탭 계수 bi의 산출을 행한다.
FB 필터 계수 갱신부(51)의 LMS 알고리즘을 평가한 후에, FF 필터(12)와 마찬가지로, 전술한 식 (5)에 나타내는 바와 같은, 제거 신호 y5(n-d)와 최대 유사도 복호의 가판정 결과의 PR 응답과의 제곱 오차 F(n)를 생각한다.
식 (5)의 F(n)를, 제1 FB 필터(22) 및 제2 FB 필터(26)의 인덱스 i의 탭 계수 bi에 대하여 편미분을 행하면 이하의 식 (9)와 같이 된다.
Figure 112005017879652-pat00010
LMS 알고리즘은, 제곱 오차를 최소로 하도록 필터 계수를 제어하는 알고리즘이다. 따라서, 제곱 오차의 편미분값에 적당한 이득을 승산하고, 탭 계수 bi로부터 감산해 감으로써, FB 필터(22, 26)의 응답이, PR 응답의 왜곡 및 후 에지 ISI의 응답에 따르도록, 적응적으로 필터링이 행해지게 된다.
도 11은, FB 필터(22, 26)의 인덱스 i의 탭 계수 bi를 산출하기 위한 구체적인 계수산출회로(51-i)를 나타내는 도면이다. 이때, FB 필터 계수 갱신부(51) 내에는, 각 인덱스에 대응한 계수산출회로가 설치되지만, 회로구성은 모두 동일하다.
계수산출회로(51-i)는 편미분 연산부(52)와, 이동 평균부(53)와, 이득 승산부(54)와, 계수 갱신부(55)로 구성되어 있다.
편미분 연산부(52)는, 가판정 결과 a(n-d)로부터 PR 응답의 레퍼런스 파형 PR( a(n-d))을 산출하는 필터 회로(56)와, PR 응답의 왜곡 및 후 에지 ISI 응답의 제거 파형 y5(n-d)로부터 PR(a(n-d))을 감산하는 감산기(57)와, 감산기(57)의 감산 결과와 FB 필터(22, 26)의 지연기 내에 유지되어 있는 신호 a(n-d-i)와” -2”를 승산하는 승산기(58)로 구성되어 있다. 편미분 연산부(52)에서는, 승산기(58)로부터 식 (9)에 나타내는 편미분 결과를 출력 할 수 있다.
이동 평균부(53)는, 편미분 결과를 예를 들면 이동 평균수 M0으로 이동 평균한다. 이득 승산기(54)는, 이동 평균부(53)로부터 출력된 이동 평균 결과에 이득 α2를 승산한다.
계수 갱신부(55)는, 1클록 전의 계수값 bi로부터, 이동 평균되어 이득 α2가 승산된 편미분 결과를 감산한다. 이 때문에, 계수 갱신부(55)는, 편미분 결과가 0에 가까워지도록 갱신되어 가게 된다.
프레딕터 및 프레딕터 계수 제어회로
다음에, 프레딕터(13) 및 프레딕터(13)의 탭 계수인 pi를 산출하는 프레딕터 계수 제어회로(16)에 대하여 설명을 한다.
재생 신호에 더해져 있는 노이즈는, 보통 백색 노이즈이지만(요컨대, 주파수에 상관 없이 일정 레벨의 노이즈), FF 필터(12)에 의해 등화처리가 행해짐으로써, 노이즈가 주파수 특성을 갖게 되어 버린다. 주파수 특성을 가진 노이즈가 포함되어 있으면, 후단의 최대 유사도 복호기에서 상관이 강한 노이즈는 검출 성능을 열화시키기 때문에 bER이 상승해 버린다.
프레딕터(13)는, 최대 유사도 복호기(비터비 복호기(17) 및 FDTS 복호기(18))에 입력하는 신호에 포함되어 있는 노이즈를 백색화시켜, 적응 등화장치(10)의 종합적인 검출 성능을 향상시키는 것이다.
프레딕터(13)는, FF 필터(12)로부터 출력된 입력 신호 y0n이 입력되고, 노이즈의 백색화를 행하기 위한 예측 계수 pi(여기서는, i=1, 2…, prd_len)가 설정되고, 이하의 식 (10)의 연산을 행하는 디지털 필터이다.
Figure 112005017879652-pat00011
프레딕터(13)는, 구체적으로는, 도 12에 나타내는 바와 같이, FF 필터(12)로부터 출력된 입력 신호 y0n을 1샘플마다 지연해 가는 (prd_len)단의 지연기와, 각 지연기의 출력에 탭 계수 pi(i는 정수)를 승산하는 (prd_len)개의 승산기와, 초단의 지연기의 입력과 각 승산기의 출력을 총합하여 출력 신호 y2n을 출력하는 총합 가산기로 이루어지는 FIR 필터에 의해 구성된다.
이때, 각 승산기에 제공되는 탭 계수 pi(i는 정수)는, 프레딕터 계수 제어회 로(16)로부터 발생되는 값이 설정된다.
프레딕터 계수 제어회로(16)에 대하여 설명한다.
도 13은 프레딕터 계수 제어회로(16)의 내부 블록도이다.
이 프레딕터 계수 제어회로(16)는, 계수 갱신부(61)와, G(D) 연산 블록(62)과, 노이즈 프레딕터(63)와, 오차 산출부(64)를 갖는다. 오산 산출부(64)는, y5(n-d)와 가판정 결과 a(n-d)가 입력되어, 시간 (n-d)의 w(n-d)의 오차 신호를 계산한다. 이 w(n-d)를 프레딕터(13)인 FIR 필터에 입력하고, 그 결과와 w(n-d-i)의 신호를 계수 갱신부에 입력해서 각 탭 계수 pi를 갱신한다(i=1, 2,…, prd_len).
여기서, 프레딕터의 평가함수로서 이하의 식 (11)에 의한 e2(n)를 생각한다. 여기서 n은 현재의 시간을 나타내고 있다.
Figure 112005017879652-pat00012
그리고, LMS 알고리즘을 사용하여 이것을 최소한으로 하는 방법을 생각한다.
예를 들면, 프레딕터(13)의 인덱스 i의 탭 계수 pi에 대하여 편미분을 행하면 이하의 식 (12)에 나타내게 된다.
Figure 112005017879652-pat00013
이 연산은 계수 갱신부(61)의 내부에서 행해진다.
도 14는 계수 갱신부의 i번째의 탭 계수 pi의 계수에 대한 상세 블록도이다. 이 도 14에 나타내는 계수 갱신부는 탭 계수의 수 prd_len만 존재하지만, 전부 같은 구조이므로, i번째를 예로 들어 나타냈다.
도시한 바와 같이, 상기한 편미분 연산은 가산기나 지연기 등으로 이루어지는 편미분 연산부(65)에서 행해진다. 이 편미분 결과는 이동 평균 연산부(66)에 보내지고, 이 이동 평균 연산부(66)에 의해 제공된 이동 평균수 M4의 이동 평균 연산을 행한다. 그리고, 그 결과는 승산기(67)에 의해 갱신 계수 α4가 곱셈되고, 가산기(68)에 의해 1클록 전의 pi로부터 뺄셈되어 갱신된다.
이때, G(D) 연산 블록(62)에 대해서는 후에 설명을 한다.
비터비 복호 및 FDTS 복호
다음에 비터비 복호기(17) 및 FDTS 복호기(18)의 동작을 설명한다.
FDTS나 비터비 복호기의 브랜치 매트릭의 연산은, E. Eleftheriou and W.Hirt” Noise-Predictive Maximum-Likelihood(NPML) Detection for the Magnetic Recording Channel”의 (5)식 또는 (7)식에 기술되어 있는 노이즈 예측의 부분에 더하여, 본 발명의 취지인 왜곡이나 후 에지 ISI를 제거하는 연산을 행한다. 단, 본 예에서는, 매트릭은 최소한의 것을 사용하는 것으로 식의 부호는 역전하여 생각하는 것으로 한다. 또한, 이 논문에서는 PR4를 예로 하여 기록되어 있지만, 본 예에서는 일반화한 PR의 예로서 계산한다.
우선, 프레딕터(13)의 전달함수 P(D)는, 다음 식 (21)로 나타낼 수 있다.
Figure 112005017879652-pat00014
비터비 복호기(17)의 전달함수 G(D)를 다음 식 (22)와 같이 정의한다.
Figure 112005017879652-pat00015
이 계수 gi(g0=-c0)는 도 13의 프레딕터 계수 제어회로(16)의 G(D) 연산 블록(62)으로 계산된다.
다음에, 본 발명의 특징인 왜곡 및 후 에지 ISI를 제거하기 위한 H(D)를 다음식 (23)과 같이 정의한다.
Figure 112005017879652-pat00016
이 계수 hi(h0=0)는 도 10의 FB 필터 계수 제어회로(24, 28)의 H(D) 연산 블록(52)으로 계산된다.
또한, 시간 n의 브랜치 매트릭은 이하의 식 (24)와 같이 된다.
Figure 112005017879652-pat00017
여기서 중지 심도 τ의 FDTS의 브랜치 매트릭을 생각하면, 하기의 식 (25)의 연산을 행하게 된다.
Figure 112005017879652-pat00018
또한, 비터비 복호기의 상태에 전개하는 구속장을 K로 하면, 비터비 복호기의 상태 sl로부터 sm으로의 브랜치 매트릭은 하기의 식 (26)의 연산을 행하게 된다.
Figure 112005017879652-pat00019
이 경우의 비터비 복호기의 상태수는 2^K가 된다.
여기서 기록 부호의 최소 주행장 d=1의 부호가 기록되어 있는 시스템을 생각한다. 최소 주행 길이란 NRZ 기록 부호의 -1 또는 +1의 최소 연속수를 나타낸다. 즉, d=1인 부호란 -1 또는 +1의 부호가 최저한 2회는 연속한다고 하는 의미이다. d=1,τ=2로, a(n-3)의 과거의 데이터가 -1인 경우의 FDTS의 트리 구조를 도 15에 나타낸다. 또한, a(n-3)의 과거의 데이터가 +1인 경우의 FDTS의 트리 구조를 도 16에 나타낸다.
이때, FDTS의 연산은 보통은, 예를 들면 본건 출원인에 의한 일본 특원 2003-371112호에서 개시한 복호기의 설명에서의 τ=1인 예와 같은 하드웨어 구조로 행하지만, 본 실시예의 특징인 비터비 복호기와 FDTS 복호기의 매트릭 연산부의 하드웨어의 공용을 행하는 것을 나타내기 위해, 후술한 비터비 복호기의 구조 중에 복호 회로를 설명한다.
막상, 여기서 d=1, K=2(상태수 4)인 패스 귀환형 비터비 복호기를 설명한다.
도 17은, 이 경우의 상태 천이를 나타내는 설명도이다. 상태는 a(n-2)a(n-1)에 해당한다. 단, 부호 -1을 0으로 나타내고 있다. 예를 들면 과거의 데이터 a(n-2)=-1, a(n-1)=+1이면 상태 01을 나타낸다. 또한, 천이의 선에는” 입력 부호 a(n)”/” 출력ISI”의 관계가 나타내고 있다.
또한, 이 상태 천이를 트레리스 선도로 나타내면 도 18과 같게 된다. 예를 들면 도면에 나타내는 바와 같이, 상태 00의 브랜치 매트릭은 s00→s00, s10→s00의 천이가 있으므로, 이 2개의 브랜치 매트릭을 계산하게 된다.
패스 귀환형 비터비 복호기의 원형으로서, 비특허문헌 3 : W.Schott, “IMPLEMENTATION OF TWO STATE VITERBI DECORDER WITH EMBEDDED DECISION FEEDBACK”에 나타나 있는 2 상태의 것이 있다. 본 실시예의 비터비 복호기도 동일한 구조를 갖지만, 최소 주행장을 고려해서 상태 천이를 제한한 것과, 후술하는 바와 같이 요구한 gi와 hi의 값을 사용하여 패스 귀환 구조의 매트릭 연산을 행하는 것이 본 실시예의 특징이다.
도 19는 본 실시예의 특징인 패스 귀환형 비터비 복호기(17) 및 FDTS 복호기(18)의 전체 블록도를 나타낸다. 도시한 바와 같이, 이 복호장치는, 브랜치 매트릭 계산부(71)와, ACS(Add Compare Select)(72)와, 패스 메모리(73)와, 패스 매트릭 계산부(74)와, FDTS 복호부(75)를 갖는다.
그리고, 브랜치 매트릭 계산부(71), ACS(Add Compare Select)(72), 패스 메모리(73)는, 비터비 복호의 상태의 수만 존재하고 있고, 패스 매트릭 계산부(74)는 상태의 수만 있는 패스 매트릭의 정규화와 최소의 상태를 요구하는 기능을 갖는다. 또한 FDTS 복호부(75)는 본 실시예의 특징인 비터비 복호의 패스 매트릭이나 브랜치 매트릭을 사용하여 FDTS 연산을 행하는 기능을 갖는다.
도 20에 도 17이나 도 18의 상태 천이를 행하는 비터비 복호기의 상세의 블록도를 나타낸다.
도시한 바와 같이, 이 비터비 복호기는, 도 19에 나타낸 브랜치 매트릭 계산부(71), ACS(72), 패스 메모리(73) 및 패스 매트릭 계산부(74)로 구성되어 있다.
여기서 패스 메모리(73)는 pmem_len의 수의 메모리를 갖는 시프트 레지스터로 구성된다. 이 시프트 레지스터는 시간의 새로운 순서로 나열되어 있고, 이하의 설명에 있어서, 비터비 복호기의 각 구성 요소의 배열을 패스 메모리(73)에 대응하는 정수 i(0～pmem_len-1)의 첨자를 사용하여 나타내는 것으로 한다.
우선, 브랜치 매트릭 계산부 00은 bm0000=λn(s00, s00), bm1000=λn(s10, s00)을 구하지만, 각각 패스 메모리 pmem00, pmem10의 과거의 값을 사용하여 계산한다. ACS00은 정규화 패스 매트릭과 브랜치 매트릭을 가산한 값 pm00+bm0000, pm10+bm1000을 비교해서 작은 쪽을 선택하고, 그 값을 m00으로서 출력한다. 또한, 패스 메모리 pmem00[0]에 -1로 선택한 브랜치를 나타내는 정보를 출력한다.
또한, 브랜치 매트릭 계산부 01은 bm0001=λn(s00, s01)을 구하지만, 패스 메모리 pmem00의 과거의 값을 사용하여 계산한다. ACS01은 정규화 패스 매트릭과 브랜치 매트릭을 가산한 값 pm00+bm0001을 m01로서 출력한다. 이 상태로의 입력은 1개밖에 없으므로 비교는 행하지 않는다. 또한, 패스 메모리 pmem01[0]에 +1을 출력한다.
또한, 브랜치 매트릭 계산부 10은 bm1110=λn(s11, s10)을 구하지만, 패스 메모리 pmem11의 과거의 값을 사용하여 계산한다. ACS10은 정규화 패스 매트릭과 브랜치 매트릭을 가산한 값 pm11+bm1110을 m10으로서 출력한다. 이 상태로의 입력은 1개밖에 없으므로 비교는 행하지 않는다. 또한, 패스 메모리 pmem10[0]에 -1을 출력한다.
또한, 브랜치 매트릭 계산부 11은 bm1111=λn(s11, s11), bm0111=λn(s01, s11)을 구하지만, 각각 패스 메모리 pmem11, pmem01의 과거의 값을 사용하여 계산한다. ACS11은 정규화 패스 매트릭과 브랜치 매트릭을 가산한 값 pm11+bm1111, pm01+bm0111을 비교해서 작은 쪽을 선택하고, 그 값을 m11로서 출력한다. 또한, 패스 메모리 pmem11[0]에 +1로 선택한 브랜치를 나타내는 정보를 출력한다.
그리고, 패스 매트릭 계산부는 입력된 m00, m01, m10, m11의 최소의 것을 찾아내, 이하의 계산에 의해 정규화를 행한다.
pm00=m00-min(m00, m01, m10, m11)
pm01=m01-min(m00, m01, m10, m11)
pm10=m10-min(m00, m01, m10, m11)
pm11=m11-min(m00, m01, m10, m11)
또한, 최소의 상태를 찾아내는 함수로서 min_stat()을 사용하여, minS를 출력한다.
minS=min_stat(m00, m01, m10, m11)
여기서, min_stat()은 각각, m00이 최소일 때에 00, m01이 최소일 때에 01, m10이 최소일 때에 10, m11이 최소일 때에 11을 출력하는 함수다.
다음에, 패스 메모리 pmem00은 ACS00의 선택 정보에 의해 이하와 같은 메모리 갱신을 행한다.
bm0000이 선택된 경우,
for(i=0; i<pmem_len-1; i++) pmem00[i+1] = pmem00[i]
bm1000이 선택된 경우,
for(i=0; i<pmem_len-1; i++) pmem00[i+1] = pmem10[i]
또한, 패스 메모리 pmem01은 이하의 메모리 갱신을 행하는
for(i=0; i<pmem_len-1; i++) pmem01[i+1] = pmem00[i]
또한 패스 메모리pmem10은 이하의 메모리 갱신을 행하는
for(i=0; i<pmem_len-1; i++) pmem10[i+1] = pmem11[i]
또한, 패스 메모리 pmem11은 ACS11의 선택 정보에 의해 이하와 같은 메모리 갱신을 행한다. bm0111이 선택된 경우,
for(i=0; i<pmem_len-1; i++) pmem11[i+1] = pmem01[i]
bm1111이 선택된 경우,
for(i=0; i<pmem_len-1; i++) pmem11[i+1]= pmem11[i]
다음에 도 21에 FDTS 복호부(75)의 상세 회로를 나타낸다. 도시한 바와 같이, 이 FDTS 복호부(75)는, 복호논리회로(77)와 지연기(78, 79)를 갖는다. 이것은 τ=2의 FDTS를 행하는 예이다.
도면 중의 선택부(76)는 minS의 값에 의해 이하의 선택을 행하는 회로이다.
minS=00:sd(n-2)=pmem00[2]
minS=01:sd(n-2)=pmem01[2]
minS=10:sd(n-2)=pmem10[2]
minS=11:sd(n-2)=pmem11[2]
또한 부호의 dmin=1을 유지하기 위해, 과거의 판정 결과에 의해 이하의 복호를 행한다.
a(n-4), a(n-3)=(-1, -1):a(n-2)=sd(n-2)
a(n-4)a(n-3)=(-1, +1):a(n-2)=+1
a(n-4)a(n-3)=(+1, -1):a(n-2)=-1
a(n-4)a(n-3)=(-1, -1):a(n-2)=sd(n-2)
요컨대, dmin+1의 과거를 보고, d 제한이 충만되도록 판정하면 된다.
위상 시프터 등
여기서, 도 22에 나타내는 바와 같이, 비교적 큰 전 에지 ISI가 존재하는 등화 파형에 대하여 등화하는 방법에 대하여 설명한다.
우선, 이 전 에지 ISI가 존재하는 등화 파형의 위상을 돌리는 조작을 생각한 다. 위상 θ를 돌린다는 것은, 주파수축 상에서 생각하면, 도 23과 같은 진폭특성과 위상특성을 곱셈을 하게 된다. 단, fs는 샘플링 주파수이다.
여기서, 도 23의 주파수 특성의 역 DFT 변환을 행한 탭 계수를 갖는 FIR을 위상 시프터(Phase Shifter)라 정의한다. 단, 이 위상 시프터는, 예를 들면 본건 출원인이 제안한 일본특원 2003-369312호에서 개시한 위상추이장치를 사용함으로써, 역 DFT를 필요로 하지 않는 간단한 연산으로 실현할 수 있다.
이 위상추이장치는, FIR 필터의 필터 계수를 구하는 경우에, 정상위상특성을 역이산 푸리에 변환의 식에 꼭 맞추어 미리 탭 계수를 위상회전각 θ와의 관계식으로 추구하는 탭 계수 연산을 행하는 것으로, 이 탭 계수 연산은, 탭 계수를 구하는 관계식에 있어서, 위상회전각 θ에 관한 항과 2πkn/N(단, π는 원주율, N은 탭수로 1 이상의 정수, k 및 n은 0≤k≤N-1 및 0≤n≤N-1로 정의되어 있는 정수)에 대한 삼각함수의 k에 관한 총 합계 연산의 항과의 적화연산의 형태로 해서, 또한, 총 합계 연산 부분은 각 n에 대하여 미리 계산해 두고, 정수로서 취급하여, 그때의 θ에 대한 삼각함수를 구해서 논리연산에 의해 탭 계수를 구하는 것이다.
다음에, 등화 파형이 위상 시프터를 통과한 파형의 모양을 도 24에 나타낸다.
여기서, 위상 θ를 크게 하면, 전 에지 ISI의 오버슈트가 커지고, 위상 θ를 작게 하면 전 에지 ISI의 언더슈트가 커지는 모양을 알 수 잇다. 이 전 에지 ISI가 작아지도록 자동제어에서 θ에 귀환을 걸면, 전 에지 ISI가 적당히 작은 값이 되도록 등화할 수 있다.
도 24의 오버슈트는 파형 검출점에서의 전 에지 ISI의 간섭으로 되어 나타난다. 그리고, 도 22와 같이 θ가 클 경우, 검출점에서의 오차가 +방향으로 커지고, θ가 작은 경우에는 검출점에서의 오차가 -방향으로 커진다. 이것으로부터 이하의 식 (31)을 계산하면, θ의 오차에 비례한 것(위상시프트량)을 계산할 수 있다.
Figure 112005017879652-pat00020
이것을 사용하여, θ의 갱신을 행하는 블록이 위상 시프터 계수 제어회로(14)이고, 그 상세 블록을 도 25에 나타낸다. 이 위상 시프터 계수 제어회로(14)에서는, 가산기나 지연기 등으로 구성된 θ 연산부(81)로 상기한 연산을 행한다. 그리고, 가산기와 지연기 등으로 이루어지는 이동 평균 가산부(82)로 M5의 사이의 이동 평균을 행하고, α5의 갱신 계수를 승산기(83)로 곱셈하여, 감산기(84)에 의해 1클록 전의 θ로부터 감산한다.
레벨 에러/타이밍 오차 검출회로
레벨 에러/타이밍 오차 검출회로(30)에 대하여 설명한다.
레벨 에러/타이밍 오차 검출회로(30)는, 레벨 에러를 검출하는 레벨 에러 검출기(90)와, 타이밍 오차를 검출하는 타이밍 오차 검출기(100)를 구비하고 있다.
도 26은, 레벨 에러 검출기(90)의 구성을 나타내는 블록도이다. 레벨 에러 검출기(90)에는, FDTS 복호기(18)의 판정 결과 a(n-d1)와, 제2 감산기(27)로부터 출력된 신호 y51(n-d1)(즉, FF 필터(12)의 PR 응답으로부터 왜곡 및 후 에지 ISI를 제거한 신호 Y51(n-d1))이 입력된다.
레벨 에러 검출기(90)는, 판정 결과 a(n-d)로부터 PR 응답의 레퍼런스 파형 PR(a(n-d))을 산출하는 필터 회로(91)와, PR 응답의 왜곡 및 후 에지 ISI 응답의 제거 파형 y51(n-d1)로부터 PR 응답의 레퍼런스 파형 PR(a(n-d))을 감산하는 감산기(92)와, 감산기 57의 감산 결과에 대하여 PR 응답의 레퍼런스 파형 PR(a(n-d))을 승산하는 승산기(93)를 구비하고 있다.
이러한 레벨 에러 검출기(90)에서는, 레벨 에러는, 이하의 식 (32)를 사용해서 연산된다.
Figure 112005017879652-pat00021
도 27은, 타이밍 오차 검출기(100)의 구성을 나타내는 블록도이다.
타이밍 오차 검출기(100)에는, FDTS 복호기(18)의 판정 결과 a(n-d1)와, 제2 감산기(27)로부터 출력된 신호 y51(n-d1)(즉, FF 필터(12)의 PR 응답으로부터 왜곡 및 후 에지 ISI를 제거한 신호 Y51(n-d1))이 입력된다.
타이밍 오차 검출기(100)는, 판정 결과 a(n-d)로부터 PR 응답의 레퍼런스 파형 PR(a(n-d))을 산출하는 필터 회로(101)와, PR 응답의 왜곡 및 후 에지 ISI 응답의 제 거 파형 y51(n-d1)을 1클록 지연시키는 제1 지연기(102)와, PR 응답의 레퍼런스 파형 PR(a(n-d))을 1클록 지연시키는 제2 지연기(103)와, 1클록 지연시킨 제거 파형 y51(n-d1-1)과 PR 응답의 레퍼런스 파형 PR(a(n-d))을 승산하는 제1 승산기(104)와, 1클록 지연시킨 PR 응답의 레퍼런스 파형 PR(a(n-d-1))과 제거 파형 y51(n-d1)을 승산하는 제2 승산기(105)와, 제1 승산기(104)와 제2 승산기(105)의 출력을 가산하는 가산기(106)를 구비하고 있다.
이러한 타이밍 오차 검출기(100)에서는, 레벨 에러는, 이하의 식 (33)을 사용해서 연산된다.
Figure 112005017879652-pat00022
레벨 에러/타이밍 오차 검출회로(30)에서는, 이상과 같이, 레벨 에러 및 타이밍 오차를, FDTS 복호기(18)의 출력에 근거하여 생성하고 있지만, 비터비 복호기(17)의 출력에 근거하여 생성하는 것도 가능하다. 그러나, FDTS 복호기(18)는, 비터비 복호기(17)보다도 응답 속도가 빠르기 때문에, 동기검출용의 오차신호를 얻기 위해서는, 비터비 복호기(17)쪽이 바람직하다.
본 실시예의 적응 등화장치의 효과 및 실험결과
이상과 같은 적응 등화장치(10)에 의하면, 입력 파형의 비대칭을 경감하면서, 전 에지 ISI를 매우 작게 하여, 디지털 신호처리를 사용한 복호방식에서의 인과율을 만족시키면서 왜곡이나 후 에지 ISI의 영향을 작게 한 복호를 행할 수 있게 되어, 비터비 복호나 비터비 복호의 복호 성능이 향상하는 것이 가능해 진다.
또한, 프레딕터(13)와 조합함으로써, 왜곡 및 ISI를 제거하면서 노이즈 예측형 비터비 복호나 노이즈 예측형 FDTS 복호를 행할 수 있게 된다.
또한, ISI나 왜곡을 제거한 파형을 사용하여, 또한 상기 판정 성능이 향상한 FDTS의 판정값을 사용하여 적응 등화, 레벨 오차나 위상오차의 검출을 더 정확하게 행할 수 있게 된다.
또한, 광기록을 행하는 경우, 디스크의 기울기에 의해 출력 파형이 왜곡되고, PLL이나 복호 성능이 열화한다. 그래서, 이러한 왜곡을 보정하기 위해, 적응 등화장치(10)의 등화방법이나 오차검출을 행하는 것이 가능하다.
이하에 청색 레이저를 사용한 대용량 광디스크인 BD(Blu-Ray Disc) 디스크의 탄젠셜 스큐(탄젠셜 스큐)가 있는 경우의 실험 결과를 나타낸다.
도 28, 도 29, 도 30은, 어떤 밀도의 BD 디스크를 재생하는 경우에 있어서, PR(111)의 등화방식에 대하여, 일반적인 선형등화뿐인 경우와, 2차의 볼테라 필터를 조합한 경우의 FF 필터(12)의 출력의 아이?다이어그램을 나타낸 도면이다.
실험 조건은 탄젠셜 스큐가 0인 경우이다. 도 28은 FF 필터(12)로의 입력 디지털 신호, 도 29 및 도 30은 FF 필터(12)의 출력 디지털 신호의 그 샘플링 점간을 Sinc 함수로 보간해서 표시한 아이?다이어그램을 나타낸다. 이때, FF 필터(12)의 적응 등화 목표는 PR(111)이다.
도 28은 아날로그 필터로 적당한 등화를 행한 후의 BD 디스크의 재생 신호를 아날로그-디지털 변환하고, 디지털부에 장착한 디지털 PLL에서 위상동기를 취한 후 의 출력, 즉 FF 필터(12)로의 입력 신호를 아이?다이어그램으로 표시한 것이다. 따라서, 도 28에 있어서는 FF 필터(12)에 의한 적응 등화처리는 행하고 있지 않다. 이렇게 본 예에서의 FF 필터(12)에 의한 적응 등화를 행하기 전의 신호에는 현저한 상하 비대칭이 보여진다.
도 29는, FF 필터(12)로서 선형적응 등화 필터에 의한 적응 등화처리를 행했을 때의 FF 필터(12)의 출력 신호를 아이?다이어그램으로 표시한 것이다. 도 29에 나타낸 적응 등화 후 아이?다이아그램으로부터는, 선형적응 등화 필터를 사용한 FF 필터(12)의 출력에는 종래의 선형적응 등화 필터에서는 보정할 수 없는 비선형 등화 오차가 잔존하고, 하측의 아이가 찌그러지는 것으로 보여진다. 즉 종래의 FF 필터(12)를 사용한 경우에는 입력 신호에 포함된 비선형성 기인의 상하의 비대칭성이 해소되어 있지 않는 것을 안다.
도 30은, FF 필터(12)로서 2차 적응 등화 볼테라 필터를 선형적응 등화 필터와 병렬로 실장하고, 이것들에 의해 적응 등화처리를 행했을 때의 FF 필터(12)의 출력 신호를 아이?다이아그램으로 표시한 것이다. 도 29에 나타낸 적응 등화 후의 아이?다이아그램으로부터는, 2차 적응 등화 볼테라 필터의 효과에서 아이의 상하 비대칭성이 대폭 개선되어 있는 것을 안다. 따라서, 2차 적응 등화 볼테라 필터를 실장한 FF 필터(12)의 효과에서, 그 밖의 신호처리부에 대하여 근사적으로 선형화된 신호를 공급할 수 있으므로, 각 신호 처리부는 본래의 성능에 가까운 성능을 발휘 할 수 있게 된다.
도 31은, 어떤 밀도의 BD 디스크를 재생하는 경우에 있어서, PR(111)의 등화 방식에 대하여, 통상의 선형등화만인 경우와, 2차의 볼테라 필터를 조합한 경우의 탄젠셜 스큐에 대한 비트에러 레이트(bER(bit Error Rate))의 결과를 나타내는 도면이다. 점선(도 31의 a)은 선형 PR(111) 등화 파형에 비터비 복호를 행한 경우의 bER이고, 실선(도 31의 b)은 2차 볼테라 필터를 조합해서 등화한 파형에 비터비 복호를 행한 경우의 bER이다. Criteria란 BD가 규정한 시스템으로서 정상적으로 동작할 수 있는 bER의 상한이다. 이 Criteria가 되는 bER을 보면 아는 바와 같이, 선형 PR(111) 등화를 비터비 복호한 경우에서는, 약 -0.3도로부터 약 +0.4도의 탄젠셜 스큐 마진밖에 없는 것에 비해, 볼테라 필터를 사용하여 비터비 복호를 행한 경우에서는 약 -0.9도로부터 약 -+0.9도의 탄젠셜 스큐 마진을 얻을 수 있고, 2배 이상의 대폭적인 마진을 확보할 수 있게 된 것을 안다.
도 32는, PR 등화 후의 검출점의 탄젠셜 스큐에 대한 SDNR(Signal to Distortion and Noise Ratio)을 측정한 결과를 나타내는 도면이다. 종축의 SDNR, 횡축은 탄젠셜 스큐이다. SDNR은 등화하려고 하고 있는 PR의 검출점으로부터의 어긋난 검출점간 레벨에 대한 비율을 데시벨로 나타낸 것이다. 요컨대, 수치가 높은 만큼 성능이 좋은 파형 등화가 되어 있는 것을 나타내고 있다. 이때, 등화 방식은 PR(111)이다.
도 32의 a로 나타내는 Conventional로 나타낸 그래프는, 전술한 볼테라 필터를 사용한 종래의 LMS 알고리즘으로 등화한 결과이다. 한편, 도 32의 b로 나타내는 Hybrid로 나타낸 그래프는, 본 발명의 FF 필터(12)에 볼테라 필터를 사용한 복합형 적응 등화의 결과이다. 도 32의 b쪽이, 측정한 Skew 전체에 걸쳐 약 4dB 개선하고 있는 것을 안다.
이렇게 이 등화결과를 사용하여, 위상 오차나 레벨 오차 등의 오차 검출을 함으로써, 왜곡이나 ISI의 영향을 크게 제거한 검출이 가능한 것을 나타내고 있다.
도 33은, FDTS와 비터비 복호의 검출 결과의 탄젠셜 스큐에 대한 bER(Bit Error Rate)을 측정한 결과를 나타내는 도면이다. 종축은 bER, 횡축은 탄젠셜 스큐이다. 이쪽은, 오류가 적을 수록 성능이 좋으므로, bER이 낮을 수록 성능이 좋은 복호를 행할 수 있는 것을 나타내는 것이다.
도 33의 a로 나타내는 PR(111)-vol로 나타낸 그래프는, 볼테라 필터를 사용한 종래의 LMS 알고리즘으로 등화해서 종래의 비터비 복호로 복호한 결과이다. 한편, 도 33의 b로 나타내는 Hybrid PR(111)-vol로 나타낸 그래프는, 본 발명의 FF 필터(12)에 볼테라 필터를 사용한 복합형 적응 등화 및 패스 귀환형 비터비 복호를 행한 결과이다. 도 33의 b쪽이, 거의 전역에 걸쳐 복호 성능이 향상하고, bER이 개선하고 있으며, Criteria를 자르는 선으로 보면, 탄젠셜 스큐 마진이, 약 -0.4도～약 +0.4도로부터 약 -0.8도～약 +0.8도로 개선하고 있는 것을 안다.
이에 따라, 광기록의 디스크의 기울기에 대한 마진을 증가시킬 수 있고, 드라이브를 만들 때의 조정이 간단해짐으로써, 저렴하게 제조 할 수 있게 되었다.
본 발명에 관한 적응 등화장치 및 방법은, 최대 유사도 복호수단 앞에 피드 포워드 필터를 설치하고, 최대 유사도 복호해서 생성된 상기 2값 신호에 근거하여, 전 에지보다 이후의 파셜 리스폰스 응답의 왜곡 및 후 에지보다 이후의 ISI(Inter-Symbol Interference)의 응답을 생성하고, 피드 포워드 필터의 출력으로부터 상기 왜곡된 후 에지 ISI만큼을 감산하고, 감산한 신호가 파셜 리스폰스 응답이 되는 것 같이 상기 피드 포워드 필터의 탭 계수를 제어한다. 또한, 상기 피드 포워드 필터는, 예를 들면 고차의 적응 등화 볼테라 필터 등의 비선형 필터이다.
이에 따라 본 발명에 관한 적응 등화장치 및 방법에 의하면, ISI의 최초의 부분만 PR 응답 및 그 왜곡으로서, 그 이후의 후 에지 ISI를 고려하지 않은 등화를 행하고, 입력 파형의 주파수적으로 결핍한 부분을 보충하면서 보다 에러 레이트가 낮은 복호를 행할 수 있게 된다.
또한, 본 발명에 관한 적응 등화장치 및 방법에 의하면, 피드 포워드 필터를 고차의 적응 등화 볼테라 필터 등에 의해 비선형 왜곡을 제거함으로써 그 출력을 근사적으로 선형화하므로, 후단의 신호처리장치의 성능을 선형신호에 대한 성능과 동등할 때까지 인출할 수 있게 된다.
또한, 본 발명에 관한 적응 등화장치 및 방법에 의하면, 최대 유사도 복호해서 생성된 상기 2값 신호에 근거하여, 전 에지보다 이후의 파셜 리스폰스 응답의 왜곡 및 후 에지보다 이후의 ISI(Inter-Symbol Interference)의 응답을 생성하는 피드백 필터가 있으므로, 그 결과를 이용해서 오차검출을 행함으로써, 그 오차검출 결과는 보다 왜곡이나 ISI의 영향이 적은 것으로 된다. 또한, 이 오차검출의 연산에 최대 유사도 복호된 2값 신호를 사용하는 경우, 이 2값 신호의 에러 레이트가 나쁘다면, 잘못 된 오차검출 결과를 많이 포함하게 되지만, 본 발명의 적응 등화장치로부터 출력된 2값 신호를 오차검출 연산에 사용함으로써, 왜곡이나 ISI의 영향이 적은 데 있어서, 보다 정확한 오차검출 결과를 많이 포함하는 것을 출력할 수 있게 된다.

Claims (8)

  1. 기록매체 또는 전송매체로부터의 재생 신호에 대하여 파셜 리스폰스 등화 및 최대 유사도 복호를 함으로써, 2값 신호를 생성하는 적응 등화장치에 있어서,
    상기 재생 신호를 필터링하는 피드 포워드 필터와,
    상기 피드 포워드 필터의 탭 계수를 제어하는 피드 포워드 필터 제어 수단과,
    상기 피드 포워드 필터에 의해 필터링된 신호에 대하여, 최대 유사도 복호함으로써 상기 2값 신호를 생성하는 최대 유사도 복호수단과,
    상기 최대 유사도 복호수단으로부터 출력된 2값 신호를 필터링하는 피드백 필터와,
    상기 피드백 필터의 탭 계수를 제어하는 피드백 필터 제어 수단과,
    상기 피드 포워드 필터에 의해 필터링된 신호를, 상기 최대 유사도 복호수단의 처리 시간만큼의 지연을 행하는 지연 수단과,
    상기 지연 수단으로부터 출력된 신호로부터, 상기 피드백 필터로부터 출력된 신호를 감산하는 감산 수단을 구비하고,
    상기 피드백 필터 제어 수단은, 최대 유사도 복호해서 생성된 상기 2값 신호에 근거하여, 상승 에지보다 이후의 파셜 리스폰스 응답의 왜곡 및 하강 에지보다 이후의 ISI(Inter-Symbol Interference)의 응답을 생성하도록 탭 계수를 제어하고,
    상기 피드 포워드 필터 제어 수단은, 상기 감산 수단으로부터 출력된 신호가 파셜 리스폰스 응답이 되도록 탭 계수를 제어하고,
    상기 피드 포워드 필터는, 비선형 필터인 것을 특징으로 하는 적응 등화장치.
  2. 제1항에 있어서,
    상기 피드 포워드 필터는, 입력 파형을 볼테라 급수 전개한 것이라 가정해서 비선형 등화를 행하는 볼테라 필터인 것을 특징으로 하는 적응 등화장치.
  3. 제2항에 있어서,
    상기 피드 포워드 필터 제어 수단은, 상승 에지보다 이전에 포함되어 있는 ISI의 응답을 제거하는 필터 특성이 되도록, LMS(Least Mean Square) 알고리즘에 근거하여 상기 볼테라 필터의 탭 계수를 산출하는 것을 특징으로 하는 적응 등화장치.
  4. 제3항에 있어서,
    상기 피드 포워드 필터 제어 수단은, 최대 유사도 복호해서 생성된 상기 2값 신호로부터, 상승 에지보다 이후의 파셜 리스폰스 응답의 왜곡 및 하강 에지보다 이후의 ISI의 응답을 나타내는 신호를 감산하고, 그 감산 결과를 제곱하여, 제곱 결과를 편미분함으로써 상기 볼테라 필터의 탭 계수를 산출하는 것을 특징으로 하는 적응 등화장치.
  5. 기록매체 또는 전송매체로부터의 재생 신호에 대하여 파셜 리스폰스 등화 및 최대 유사도 복호를 함으로써, 2값 신호를 생성하는 적응 등화방법에 있어서,
    이전의 등화 결과를 사용하여, 상승 에지보다 이후의 파셜 리스폰스 응답의 왜곡 및 하강 에지보다 이후의 ISI(Inter-Symbol Interference)의 응답을 생성하고,
    상승 에지보다 이후의 파셜 리스폰스 응답의 왜곡 및 하강 에지보다 이후의 ISI의 응답과 가산하면 파셜 리스폰스 응답이 되는 응답특성으로 탭 계수가 조정된 비선형 필터를 사용하여, 상기 재생 신호를 필터링하고,
    상기 비선형 필터에 의해 필터링된 신호에 대하여, 최대 유사도 복호함으로써 상기 2값 신호를 생성하는 것을 특징으로 하는 적응 등화방법.
  6. 제5항에 있어서,
    상기 비선형 필터는, 입력 파형을 볼테라 급수 전개한 것이라 가정해서 비선형 등화를 행하는 볼테라 필터인 것을 특징으로 하는 적응 등화방법.
  7. 제6항에 있어서,
    상승 에지 이전의 파셜 리스폰스 응답의 왜곡 및 상승 에지 이전에 포함되어 있는 ISI의 응답을 제거하는 필터 특성이 되도록, LMS(Least Mean Square) 알고리즘에 근거하여 상기 볼테라 필터의 탭 계수를 산출하는 것을 특징으로 하는 적응 등화방법.
  8. 제7항에 있어서,
    최대 유사도 복호해서 생성된 상기 2값 신호의 신호점으로부터, 상승 에지보다 이후의 파셜 리스폰스 응답의 왜곡 및 하강 에지보다 이후의 ISI의 응답을 나타내는 신호를 감산하고, 그 감산 결과를 제곱하여, 제곱 결과를 편미분함으로써 상기 볼테라 필터의 탭 계수를 산출하는 것을 특징으로 하는 적응 등화방법.
KR1020050028357A 2004-04-09 2005-04-06 적응 등화장치 및 방법 KR101123090B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004115769A JP4593959B2 (ja) 2004-04-09 2004-04-09 適応等化装置及び方法
JPJP-P-2004-00115769 2004-04-09

Publications (2)

Publication Number Publication Date
KR20060045509A KR20060045509A (ko) 2006-05-17
KR101123090B1 true KR101123090B1 (ko) 2012-03-16

Family

ID=35060505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050028357A KR101123090B1 (ko) 2004-04-09 2005-04-06 적응 등화장치 및 방법

Country Status (5)

Country Link
US (1) US7551668B2 (ko)
JP (1) JP4593959B2 (ko)
KR (1) KR101123090B1 (ko)
CN (1) CN100492513C (ko)
DE (1) DE102005015079A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050191059A1 (en) * 2004-01-12 2005-09-01 Clariphy Use of low-speed components in high-speed optical fiber transceivers
TWI294236B (en) * 2005-06-16 2008-03-01 Realtek Semiconductor Corp Method and apparatus for correcting symbol timing
GB0523916D0 (en) * 2005-11-24 2006-01-04 Femeda Ltd Compressible electrodes
EP2005595A2 (en) * 2006-04-04 2008-12-24 Koninklijke Philips Electronics N.V. Maximum likelihood sequence estimation decoding
US8886341B1 (en) 2006-04-04 2014-11-11 Microsoft Corporation Adaptive sample-by-sample controller for under-determined systems
US7796960B1 (en) * 2006-04-04 2010-09-14 Nortel Networks Limited Signal transmitter linearization
US8081006B2 (en) * 2006-07-28 2011-12-20 Semiconductor Components Industries, Llc Non-linear sensor temperature compensation using summed temperature compensation signals
US8331208B2 (en) 2007-03-13 2012-12-11 Nec Corporation Information readout device and information readout method
US8201066B1 (en) * 2008-03-28 2012-06-12 Western Digital Technologies, Inc. Disk drive comprising a trellis detector having a read signal whitener in the ACS circuit
US8843088B2 (en) * 2008-10-15 2014-09-23 Apple Inc. Minimum feedback radio architecture with digitally configurable adaptive linearization
WO2010094339A1 (en) * 2009-02-20 2010-08-26 Telefonaktiebolaget Lm Ericsson (Publ) Equaliser for an optical transmission system
JP5136577B2 (ja) * 2009-03-19 2013-02-06 株式会社Ｊｖｃケンウッド 等化器および等化方法
WO2010106810A1 (ja) * 2009-03-19 2010-09-23 日本ビクター株式会社 等化器および等化方法
KR101495979B1 (ko) 2009-03-19 2015-02-26 가부시키가이샤 제이브이씨 켄우드 등화기 및 등화 방법
JP5136489B2 (ja) * 2009-03-24 2013-02-06 株式会社Ｊｖｃケンウッド 等化器および等化方法
JP5212260B2 (ja) * 2009-05-28 2013-06-19 株式会社Ｊｖｃケンウッド 等化器、等化方法、及びプログラム
JP5393412B2 (ja) * 2009-11-18 2014-01-22 三菱電機株式会社 受信装置および復調方法
CN101827045B (zh) * 2010-04-26 2013-06-05 华为技术有限公司 接收信号处理方法和接收机
US8705672B2 (en) * 2011-09-26 2014-04-22 Lsi Corporation Method of compensating for nonlinearity in a DFE-based receiver
US9363110B2 (en) * 2013-01-08 2016-06-07 Qualcomm Incorporated Apparatus and methods for estimating optical Ethernet data sequences
CN104754465B (zh) * 2013-12-31 2018-06-05 展讯通信（上海）有限公司 一种自适应信号增强方法和系统
CN103713580B (zh) * 2013-12-31 2017-02-08 深圳市配天智造装备股份有限公司 一种数控系统及数控系统轴运动前馈控制方法
US8947812B1 (en) 2014-03-27 2015-02-03 Western Digital Technologies, Inc. Data storage device comprising equalizer filter and inter-track interference filter
US20150280175A1 (en) * 2014-03-27 2015-10-01 Canon Kabushiki Kaisha Method for manufacturing organic light emitting element
JP6504245B2 (ja) 2015-03-04 2019-04-24 ソニー株式会社 データ検出装置、再生装置、データ検出方法
US9183877B1 (en) 2015-03-20 2015-11-10 Western Digital Technologies, Inc. Data storage device comprising two-dimensional data dependent noise whitening filters for two-dimensional recording
WO2016149893A1 (zh) * 2015-03-23 2016-09-29 华为技术有限公司 一种非线性补偿的方法和装置
US9313017B1 (en) * 2015-06-11 2016-04-12 Xilinx, Inc. Baud-rate CDR circuit and method for low power applications
CN106019249B (zh) * 2016-07-20 2018-08-31 西安电子工程研究所 一种基于三角级数拟合的通道均衡滤波器设计方法
US10985951B2 (en) 2019-03-15 2021-04-20 The Research Foundation for the State University Integrating Volterra series model and deep neural networks to equalize nonlinear power amplifiers
JP7428037B2 (ja) * 2020-03-24 2024-02-06 富士通オプティカルコンポーネンツ株式会社 イコライザ、及びこれを用いた通信モジュール
JP7358420B2 (ja) * 2020-06-23 2023-10-10 富士フイルム株式会社 信号処理装置、磁気テープカートリッジ、磁気テープ読取装置、信号処理装置の処理方法、磁気テープ読取装置の動作方法、及びプログラム
CN114422305A (zh) * 2021-12-29 2022-04-29 西安电子科技大学 面向宽带卫星接入的时域并行Volterra均衡器、均衡方法及终端

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966262A (en) 1997-03-31 1999-10-12 Regents Of University Of Mn Method and apparatus for high data rate detection for three dimensional 110 channels

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3714402A (en) * 1971-12-20 1973-01-30 Bell Telephone Labor Inc Digital filter employing serial arithmetic
US5424882A (en) * 1989-03-13 1995-06-13 Hitachi, Ltd. Signal processor for discriminating recording data
US5136593A (en) * 1989-10-30 1992-08-04 Carnegie-Mellon University Apparatus and method for fixed delay tree search
KR0162340B1 (ko) * 1995-04-28 1998-12-01 구자홍 디지탈 통신 시스템의 고스트 제거 등화기
US5744993A (en) * 1995-09-27 1998-04-28 Lucent Technologies, Inc. Read channel for at least partially offsetting nonlinear signal effects associated with the use of magneto-resistive heads
US5809080A (en) * 1995-10-10 1998-09-15 Mitel Semiconductor Americas Inc. System and method for coding partial response channels with noise predictive Viterbi detectors
US6219387B1 (en) * 1996-04-04 2001-04-17 Texas Instruments Incorporated Metric circuit and method for use in a viterbi detector
US5822143A (en) * 1996-06-11 1998-10-13 Western Digital Corporation Decision feedback equalization implementation of partial-response signaling in a magnetic recording channel
US6012161A (en) * 1997-11-26 2000-01-04 At&T Corp. System and method for joint coding and decision feedback equalization
US6307884B1 (en) * 1998-05-29 2001-10-23 Seagate Technology Llc Dual decision feedback equalizer with selective attenuation to improve channel performance
US6314135B1 (en) * 1998-08-28 2001-11-06 Adtran, Inc. Method and apparatus for updating precoder coefficients in a data communication transmitter
JP2000151425A (ja) 1998-11-13 2000-05-30 Nec Corp Ｐｒｍｌ（部分応答最尤）検出器とデータ誤り訂正符号生成器
JP3767238B2 (ja) * 1999-03-26 2006-04-19 松下電器産業株式会社 信号処理装置
EP1065851A1 (en) * 1999-07-02 2001-01-03 Motorola, Inc. Decision feedback equaliser with reduced-state sequence estimation
US6570919B1 (en) * 1999-07-30 2003-05-27 Agere Systems Inc. Iterative decoding of data packets employing decision feedback equalization
US6754294B1 (en) * 1999-11-12 2004-06-22 Cornell Research Foundation, Inc. Dual equalizer for use in an receiver and method of operation
JP3486145B2 (ja) * 2000-01-17 2004-01-13 松下電器産業株式会社 デジタル記録データ再生装置
JP3786343B2 (ja) * 2000-05-12 2006-06-14 日本ビクター株式会社 光ディスク再生装置
US7012957B2 (en) * 2001-02-01 2006-03-14 Broadcom Corporation High performance equalizer having reduced complexity
US20020150155A1 (en) * 2001-02-26 2002-10-17 Itzhak Florentin Convergence speed, lowering the excess noise and power consumption of equalizers
US6728928B2 (en) * 2001-03-02 2004-04-27 Texas Instruments Incorporated Modified viterbi detector for jitter noise dominant channels
US7088770B2 (en) * 2001-10-19 2006-08-08 Motorola, Inc. Adaptive turbo decision feedback equalization method and device
US20030161258A1 (en) * 2002-02-22 2003-08-28 Jianzhong Zhang Apparatus, and associated method, for a multiple-input, multiple-output communications system
WO2003090461A1 (en) * 2002-04-17 2003-10-30 Electronics And Telecommunications Research Institute Kalman-viterbi joint channel equalizer
US7522678B2 (en) * 2002-04-18 2009-04-21 Infineon Technologies Ag Method and apparatus for a data-dependent noise predictive viterbi
US6961373B2 (en) * 2002-07-01 2005-11-01 Solarflare Communications, Inc. Method and apparatus for channel equalization
US20040120394A1 (en) * 2002-12-18 2004-06-24 Miao George J. Decision-feedback equalizer
KR100981507B1 (ko) * 2003-04-14 2010-09-10 삼성전자주식회사 블록 확산 코드분할 다중접속 이동통신 시스템에서 트래픽 발생 및 수신 장치 및 방법
US8320442B2 (en) * 2004-05-14 2012-11-27 Zenith Electronics Llc Channel impulse response estimating decision feedback equalizer
US20050289204A1 (en) * 2004-06-29 2005-12-29 Jose Tellado Parallel feedback processing
US7382828B2 (en) * 2005-04-26 2008-06-03 Zenith Electronics Llc Channel impulse response (CIR) estimating decision feedback equalizer with phase tracker

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966262A (en) 1997-03-31 1999-10-12 Regents Of University Of Mn Method and apparatus for high data rate detection for three dimensional 110 channels

Also Published As

Publication number Publication date
JP2005302130A (ja) 2005-10-27
CN100492513C (zh) 2009-05-27
US20050226316A1 (en) 2005-10-13
DE102005015079A1 (de) 2005-10-27
CN1681029A (zh) 2005-10-12
KR20060045509A (ko) 2006-05-17
US7551668B2 (en) 2009-06-23
JP4593959B2 (ja) 2010-12-08

Similar Documents

Publication Publication Date Title
KR101123090B1 (ko) 적응 등화장치 및 방법
US6678230B2 (en) Waveform equalizer for a reproduction signal obtained by reproducing marks and non-marks recorded on a recording medium
JP3611472B2 (ja) 適応等化回路
US7545862B2 (en) Adaptive equalizer, decoding device, and error detecting device
EP0940811B1 (en) Waveform equalizer for use in a recorded information reproducing apparatus
US7599450B2 (en) Pattern-dependent equalization and detection
JP4199907B2 (ja) 垂直磁気記録再生装置および信号処理回路
JP2008282477A (ja) データ再生装置及びデータ再生方法
US7778134B2 (en) Waveform equalization control device
JP2003085764A (ja) 波形等化器およびｐｒｍｌ検出器
US20050219985A1 (en) Reproduced signal processor and reproduced signal processing method
KR20030029654A (ko) 디지털 정보신호 재생장치
US5805478A (en) Data detection method and apparatus in data storage device
EP1587234A1 (en) Adaptive viterbi detector
US20050008102A1 (en) Method for adaptive bit recovery
JP2005267840A (ja) 適応等化装置、復号装置、及び誤差検出装置
JP4200113B2 (ja) 等化器および磁気記録再生装置
JP2007273016A (ja) 再生信号処理装置
JP4442370B2 (ja) データ処理装置、データ処理方法および光ディスク装置
JP4612615B2 (ja) Ｐｒｍｌ検出器
KR0156190B1 (ko) 기록매체의 재생신호 판정회로 및 그 방법
JP4048641B2 (ja) 再生装置および再生方法
JPH10198913A (ja) 判定帰還等化方法及び判定帰還等化器
JP3994987B2 (ja) 再生装置
JP4613657B2 (ja) 再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee