KR101120099B1 - 선택적 에미터 형성 방법 및 그 태양전지 제조방법 - Google Patents

선택적 에미터 형성 방법 및 그 태양전지 제조방법 Download PDF

Info

Publication number
KR101120099B1
KR101120099B1 KR1020090111667A KR20090111667A KR101120099B1 KR 101120099 B1 KR101120099 B1 KR 101120099B1 KR 1020090111667 A KR1020090111667 A KR 1020090111667A KR 20090111667 A KR20090111667 A KR 20090111667A KR 101120099 B1 KR101120099 B1 KR 101120099B1
Authority
KR
South Korea
Prior art keywords
diffusion barrier
barrier layer
diffusion
region
selective emitter
Prior art date
Application number
KR1020090111667A
Other languages
English (en)
Other versions
KR20110054873A (ko
Inventor
박용환
Original Assignee
주식회사 효성
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 효성 filed Critical 주식회사 효성
Priority to KR1020090111667A priority Critical patent/KR101120099B1/ko
Publication of KR20110054873A publication Critical patent/KR20110054873A/ko
Application granted granted Critical
Publication of KR101120099B1 publication Critical patent/KR101120099B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 선택적 에미터 형성 방법 및 그 태양전지 제조방법에 관한 것이다. 본 발명은 실리콘 웨이퍼(100)의 전면에 열처리에 의해 공극이 형성될 조건을 가지는 확산 저지막(110)을 패턴 형성한다. 상기 확산 저지막(110)은 Si-O을 함유한 매트릭스와 포르젠(porogen)이 소정 비율로 혼합되며, 상기 매트릭스는, 유기치환된 실리식산(organo-substituted silicic acid ester ; R'nSi(OR)4-n) 이나 실세스퀴옥산(silsesquioxane)의 bridged precursor((RO)iSi-R'-Si(OR)i)을 적어도 하나 이상 포함하게 된다. 그런 다음, 상기 확산 저지막(110)에 공극을 형성하기 위해 상기 확산 저지막(110)이 패턴 형성된 실리콘 웨이퍼(100)을 열처리한다. 상기 열처리가 수행되면, 상기 확산 저지막(110)에 공극(120)이 형성된다. 공극(120) 형성된 확산 저지막(130)에서 기공도는 약 20% 정도 되게 하는 것이 좋다. 그런 다음, 상기 실리콘 웨이퍼(100)의 전면에 도핑물질을 도핑시킨다. 그러면, 상기 확산 저지막(130)이 미 형성된 영역에는 고농도 도핑영역(140)이 형성되고, 상기 확산 저지막(130)이 형성된 영역에는 저농도 도핑영역(150)이 형성된다. 마지막으로 상기 확산 저지막(130)을 제거한다. 이때 도핑시 상기 실리콘 웨이퍼(100) 및 확산 저지막(130) 표면에 생성된 PSG도 함께 제거한다. 그와 같은 본 발명에 따르면, 공정 수 및 공정 비용 감소로 인하여 태양전지의 전체 생산성을 향상시키는 이점이 있다.
선택적 에미터, 확산 저지막, 매트릭스, 포로젠, 공극

Description

선택적 에미터 형성 방법 및 그 태양전지 제조방법{Method of forming selective emitter and Method of manufacturing Solar cell thereof}
본 발명은 선택적 에미터 형성방법에 관한 것으로, 특히 반도체 기판에 도포되는 확산 저지막에 공극(pore)을 간단한 열처리 공정으로 형성할 수 있도록 하여 손쉽게 선택적 에미터의 형성 및 태양전지를 제조하도록 하는 방법에 관한 것이다.
태양전지를 제조하는 경우, 경우에 따라서 태양 광을 수광받는 면에 선택적 에미터(selective emitter)를 형성하는 것이 요구되고 있다.
상기 선택적 에미터는 반도체 기판의 전면에 서로 다른 도핑 농도를 가지는 고농도 도핑영역과 저농도 도핑영역이 형성된 것을 말한다. 이와 같이 하는 이유는 태양전지의 효율 향상을 위한 것이다. 즉, 고농도 도핑영역에는 핑거 금속전극과 저항 접촉이 잘 형성되기 때문에 직렬 저항이 최소화되며, 반면 저농도 도핑영역에서는 전하 재결합의 감소로 인해 전류 흐름이 원활하게 이루어지기 때문이다.
상기와 같은 선택적 에미터 형성 방법의 예로, 대한민국특허공개번호 '10-2008-0097413호 (2008.11.05. 도핑 강도가 서로 다른 영역을 가지는 반도체 소자의 제조방법. 이하 '선행기술'이라 하기로 한다)'가 있다.
상기 선행기술에 의한 선택적 에미터 형성방법이 도 1에 도시되어 있다.
도 1a을 보면, 실리콘 웨이퍼(10) 상에 실리콘 산화막(Si02)과 같은 확산 저지막(20)이 형성된다. 상기 확산 저지막(20)은 후속공정에서 실시되는 도핑공정시 도핑물질의 투과와 도핑물질의 확산을 저지하는 역할을 한다.
도 1b는 상기 확산 저지막(20)에 다공성을 부여하기 위해 공극(pore)(30)이 형성된 것을 보이고 있다. 상기 공극(30)은 습식 공정을 통해 형성된다. 상기 습식 공정에 사용되는 물질로는, 불산, 질산, 아세트산, 탈이온화수(DI water) 등이 있다.
도 1c는 상기 확산 저지막(20)의 일부(A)가 제거된 것을 보인다. 상기 제거된 부분(A)은 레이저를 통해 제거된다. 상기 레이저를 통해 확산 저지막(20)을 제거할 경우, 제거 공정에서 사용되는 레이저로 인하여 상기 실리콘 웨이퍼(10)의 표면에 손상이 입게 된다. 손상된 부분은 'B'로 나타내고 있다.
도 1d는 손상 제거된 상태를 보이고 있는 것으로, 이는 상기 도 1c의 공정시 발생하는 손상이 제거된 것이다. 상기 손상 제거도 습식 공정을 통해 이루어진다.
다음 공정으로는, 상기 확산 저지막(20) 및 실리콘 웨이퍼(10)의 표면에 POCl3(옥시염화인) 공정 또는 희석된 인산, 스핀-온 도펀트(Spin-On Dopant) 등의 습식공정으로 도핑을 실시한다. 그러면, 상기 도핑물질은 실리콘 웨이퍼(10) 내부로 확산되며, 따라서 상기 확산 저지막(20)이 형성된 영역에는 저농도 도핑영역(40)이 형성되고, 상기 확산 저지막(20)이 미 형성된 영역은 도핑물질이 직접 실리콘 웨이퍼(10) 내부로 확산되기 때문에 고농도 도핑영역(50)이 형성된다. 이 상태가 도 1e에 도시되어 있다.
이후, 도 1f에 도시된 바와 같이 상기 확산 저지막(20)을 제거하면, 실리콘 웨이퍼(10)에 선택적 에미터가 형성됨을 알 수 있다.
하지만, 상기 선행기술은 다음과 같은 문제점이 존재한다.
먼저, 확산 저지막(20)을 형성하고, 상기 확산 저지막(20)에 공극(30)을 부여하고, 상기 확산 저지막(20)의 일부(A)를 제거하는 등 공정이 복잡하였다.
또한, 상기 확산 저지막(20)의 일부(A)를 레이저를 이용하여 제거할 경우 상기 실리콘 웨이퍼(10)의 표면에 입게 되는 손상(B)을 제거하기 위한 습식 공정이 추가로 필요하였다.
그리고, 상기 공극 형성 및 손상 제거는 습식 공정에 의해 실시되는데, 습식공정에는 다량의 화학물질이 사용되는바, 이는 전체 공정 비용의 증가와 함께 공정 후 배출되는 화학물질을 처리하기 위한 공정이 필요하였다.
따라서 본 발명의 목적은 상기한 문제점을 해결하기 위한 것으로, 종래 기술에 의한 선택적 에미터 형성공정 중 일부 공정을 제거하여 공정 수를 감소시키기 위한 것이다.
상기한 목적을 달성하기 위한 본 발명의 특징에 따르면, 반도체 기판의 전면에 열처리에 의해 공극이 형성되는 확산 저지막을 패턴 형성하는 단계; 상기 확산 저지막이 패턴 형성된 반도체 기판을 열처리하여, 상기 확산 저지막에 공극을 형성하는 단계; 상기 확산 저지막에 공극이 형성되면, 도핑물질을 확산하는 단계; 상기 확산에 따라 패턴 형성된 상기 확산 저지막 중, 확산 저지막이 미 형성된 영역에 고농도 도핑영역을 형성하고, 확산 저지막이 형성된 영역에 저농도 도핑영역을 형성하는 단계; 그리고, 상기 확산 저지막을 제거하는 단계를 포함하여 구성된다.
상기 확산 저지막은, Si-O을 함유한 매트릭스와 포르젠(porogen)이 소정 비율로 혼합된 것을 특징으로 한다.
상기 매트릭스는, 유기치환된 실리식산(organo-substituted silicic acid ester ; R'nSi(OR)4-n) 이나 실세스퀴옥산(silsesquioxane)의 브릿지드 전구체(bridged precursor)인 ((RO)iSi-R'-Si(OR)i)을 적어도 하나 이상 포함하는 물질이다.
상기 n는 1 또는 3의 값을 가진다.
상기 확산 저지막의 전체 면적에서 상기 공극이 차지하는 비율은 20% 이하인 것이 좋다.
본 발명의 다른 특징에 따르면, 상술한 공정에 따라 반도체 기판에 선택적 에미터를 형성하는 공정을 포함하여 태양전지를 제조하는 태양전지 제조방법이 제공된다.
본 발명에서는 간단한 열처리로 미세공극이 형성되는 확산 저지막을 실리콘 웨이퍼에 형성하고 도핑 공정을 통해 실리콘 웨이퍼에 선택적 에미터를 형성하고 있다.
그렇기 때문에, 종래 확산 저지막에 다공성을 부여하기 위한 습식 공정을 하지 않아도 된다. 또한 종래 기술에서는 확산 저지막의 일부를 레이저를 이용하여 제거하기 때문에 실리콘 웨이퍼에 손상이 입게 되어, 이를 제거하는 습식 공정이 필요하였다. 이 습식 공정도 하지 않아도 된다.
따라서 공정 수와 습식 공정에 소요되는 비용을 절감할 수 있다. 결국 태양전지의 전체 생산성을 향상시키는 효과를 기대할 수 있다.
이하 본 발명의 선택적 에미터 형성 방법 및 그 태양전지 제조방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 2에는 본 발명의 실시 예에 따라 선택적 에미터 형성 및 태양전지의 제조방법을 보인 흐름도가 도시되어 있고, 도 3에는 도 2의 공정 중, 선택적 에미터의 형성 공정이 단면도로 도시되어 있다.
본 실시 예에서는, p형 실리콘 웨이퍼를 예를 들어 설명한다.
우선, p형 실리콘 웨이퍼(이하, '실리콘 웨이퍼'라 칭함)의 전면(즉, 태양광이 인가되는 면)에 확산 저지막을 패턴 형성한다(s100). 상기 확산 저지막은 스크린 인쇄방법, 잉크젯 방법 등으로 확산 저지막 페이스트(paste)를 패턴 형상대로 도포하여 형성시킨다. 이때 상기 확산 저지막은 후속 공정의 도핑 공정시에 원하는 농도로 도핑이 되도록 적절한 두께로 도포되도록 해야 한다.
상기 확산 저지막 페이스트는 다음과 같은 물질로 이루어진다. 즉 유기치환된 실리식산(organo-substituted silicic acid ester ; R'nSi(OR)4-n) 이나 실세스퀴옥산(silsesquioxane)의 브릿지드 전구체(bridged precursor)인 ((RO)iSi-R'-Si(OR)i)을 매트릭스로 하고, 상기한 분자 구조를 가지는 매트릭스에 공극을 형성하기 위해 포르젠(porogen, pore generation material)을 함유시킨다. 함유하는 방법은 관능기를 이용하여 상기 매트릭스의 분자 말단과 결합되게 한다. 하지만, 상기 포르젠이 상기 매트릭스와 혼합물(mixture) 형태로 존재해도 상관없다. 그리고 상기 매트릭스에서 R'은 알킬 그룹, 중합이 가능한 단량체, 또는 유기분자이다. n은 1 또는 3이 될 수 있다. 또한 상기 포르젠은 대략 500℃ 이하에서 기체화 및 탈착되는 성질을 가진다.
상기 확산 저지막 페이스트가 도포되어 상기 실리콘 웨이퍼에 확산 저지막이 형성되면, 상기 확산 저지막에 공극을 형성하기 위한 열처리 공정이 수행된다(s102).
상기 공극 형성을 위한 열처리 공정은 다음과 같이 진행된다. 먼저, 상기 확 산 저지막이 형성된 실리콘 웨이퍼를 'POCl3(옥시염화인)' 확산로에 로딩하고(s104), 공기 분위기에서 400 ~ 500℃까지 승온한 다음(s106), 30분간 유지한다(s108). 그러면 상기 확산 저지막에 함유된 포르젠은 그 특성에 따라 기체화 및 탈착되어, 상기 확산 저지막에 공극이 형성된다(s110). 이때 상기 확산 저지막에 형성된 공극의 기공도는 상기 확산 저지막에 함유된 포르젠의 함유량 및 분자량에 의존하며, 공극의 크기는 수㎚ 정도이다. 참고로 상기 기공도는 상기 확산저지막에서 상기 공극이 차지하는 비율이다. 본 실시 예에서는 상기 기공도는 20% 이하가 되게 상기 확산 저지막의 분자 설계 또는 혼합비율을 선택하도록 한다. 이렇게 하는 이유는 상기 포르젠은 기체화 및 탈착이 되면 실리콘 산화물 형태로 남게 되는데, 그래서 상기 기공도가 50% 이상이 되면, 상기 포르젠의 기체화 및 탈착하는 양이 많아지게 되어, 상기 실리콘 산화물로 인하여 확산로 내부가 오염될 수 있고, 또 확산 저지막의 기계적 강도가 약해질 수 있기 때문이다.
그와 같이 공극이 형성되어 상기 확산 저지막에 다공성이 부여된 다음에는, 상기 실리콘 웨이퍼의 전면에 'POCl3(옥시염화인)'를 사용하여 인(p)을 확산시키는 도핑공정을 수행한다(s112).
그러면 상기 실리콘 웨이퍼에는 n 도핑영역이 형성된다(s114). 상기 n 도핑영역은 고농도 도핑영역과 저농도 도핑영역으로 구분된다. 즉 상기 확산 저지막이 미도포된 실리콘 웨이퍼 영역에는 고농도로 도핑되고, 상기 확산 저지막이 도포되어 있는 실리콘 웨이퍼 영역에는 저농도로 도핑된다. 상기 도핑 농도에 따라 상기 고농도 도핑영역의 면 저항은 50Ω/□, 상기 저농도 도핑영역의 면 저항은 100 ~ 150Ω/□가 된다. 여기서, 상기 고농도 도핑영역은 상기 'POCl3'의 확산 온도 및 시간에 따라 조절할 수 있고, 상기 저농도 도핑영역은 확산 저지막의 두께와 기공도에 따라 조절할 수 있다.
상기 n 도핑영역이 형성되면, 상기 확산 저지막을 제거한다(s116). 이때 상기 확산 저지막과 함께 포스포실리케이트글래스(PSG)는 후공정을 위해 함께 제거되어야 한다. 상기 PSG는 상기 인(p) 확산시에 상기 확산 저지막과 실리콘 웨이퍼의 표면에 부산물로 생성되는 것인데, 이는 전류 흐름을 방해하는 요소이기 때문이다. 상기 확산 저지막과 PSG는 모두 실리콘 산화물이다. 그래서 불산(HF), 질산(HNO3), 탈이온화수(DI water) 중 어느 하나로 희석된 용액을 사용하여 제거한다. 가장 바람직한 제거용액으로는 산화물(oxide) 제거용 식각 용액인 BOE(Buffered Oxide Etchant)가 상용화되어 있다.
이후 상기 선택적 에미터가 형성된 실리콘 웨이퍼의 전면에 반사 방지막을 형성한다(s118).
그리고, 상기 반사 방지막 위에 전면전극을 형성하고 상기 실리콘 웨이퍼의 후면에 후면전극을 형성한다(s120). 상기 전극 형성은 일반적으로 스크린 프린팅 방법이 이용된다.
상기 전극이 형성된 후에는, 일정 온도에서 소성 공정을 수행한다(s122). 그러면 상기 전면전극은 상기 고농도 도핑 영역과 접합하고, 상기 후면전극(160)은 상기 실리콘 웨이퍼의 후면과 접합한다.
상기한 공정에 따라 도핑 농도가 서로 다르게 선택적 에미터를 형성하면서 태양전지를 제조할 수 있게 된다.
한편, 상기한 공정 중 선택적 에미터를 형성하는 공정만을 도 3의 공정 단면도를 참조하여 다시 한번 설명한다.
먼저, 도 3a는 태양전지 제조공정에서의 텍스처링(Texturing) 공정이 수행된 실리콘 웨이퍼(100)를 도시하고 있다.
상기 실리콘 웨이퍼(100)의 전면에 도 3b에 도시한 바와 같이 패턴화된 확산 저지막(110)을 형성한다.
상기 확산 저지막(110)이 형성되면, 열처리 공정을 수행한다. 상기 열처리 공정에 따라 상기 확산 저지막(110)에 함유된 포르젠이 기체화 및 탈착되어, 상기 확산 저지막(110)에 공극(120)이 형성된다. 상기 공극(120)이 형성된 확산 저지막은 도면부호 130으로 표시한다. 이 상태는 도 3c에 도시하고 있다.
이후, 인(p) 확산하는 도핑을 실시한다. 그러면 상기 실리콘 웨이퍼(100)에는 도 3d와 같이 고농도 도핑영역(140)과 저농도 도핑영역(150)이 형성된다. 상기 고농도 도핑영역(140)은 상기 확산 저지막(130)이 미 형성된 영역이 해당하고, 상기 저농도 도핑영역(150)은 상기 확산 저지막(130)이 형성된 영역이 해당된다.
마지막으로 상기 확산 저지막(130)을 제거한다. 이때 PSG도 함께 제거한다. 상기 확산 저지막과 PSG가 제거된 상태가 도 3e에 도시되어 있다.
이상에서 설명한 바와 같이, 본 실시 예는 열처리에 의해 공극이 형성되는 실리콘 산화막인 확산 저지막을 사용하고 있어, 간단한 방법으로 실리콘 웨이퍼에 선택적 에미터를 형성할 수 있게 됨을 알 수 있다.
본 발명의 권리범위는 위에서 설명된 실시 예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 기술분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.
도 1은 종래기술에 의한 선택적 에미터 형성방법을 보인 종단면도
도 2는 본 발명의 실시 예에 따라 선택적 에미터 형성 및 태양전지의 제조방법을 보인 흐름도
도 3은 도 2의 공정 중, 선택적 에미터의 형성 공정을 보인 단면도
*도면의 주요 부분에 대한 부호의 설명*
100 : 실리콘 웨이퍼 110 : 확산 저지막
120 : 공극 130 : 공극 형성된 확산 저지막
140 : 고농도 도핑영역 150 : 저농도 도핑영역

Claims (6)

  1. 반도체 기판의 전면에 확산 저지막을 패턴 형성하는 단계;
    상기 확산 저지막이 패턴 형성된 반도체 기판을 열처리하여 상기 확산 저지막에 기공도가 20% 이하가 되게 공극을 형성하는 단계;
    상기 확산 저지막이 형성되면, 도핑물질을 확산하는 단계;
    상기 도핑물질의 확산에 의하여 상기 반도체 기판의 전면은 상기 확산 저지막의 유무에 따라 서로 다른 도핑영역이 형성되되, 상기 확산 저지막이 미형성된 영역이 상기 확산 저지막이 형성된 영역에 비해 고농도로 도핑영역을 형성하는 단계; 그리고
    상기 확산 저지막을 제거하는 단계를 포함하고,
    상기 확산 저지막이 미형성된 영역의 도핑 농도는 상기 도핑물질의 확산온도 및 시간에 따라 조절되고, 상기 확산 저지막이 형성된 영역의 도핑 농도는 상기 확산 저지막의 두께 및 기공도에 따라 조절하는 선택적 에미터 형성방법.
  2. 제 1항에 있어서,
    상기 확산 저지막은, Si-O을 함유한 매트릭스와 포르젠(porogen)이 소정 비율로 혼합된 것을 특징으로 하는 선택적 에미터 형성방법.
  3. 제 2항에 있어서,
    상기 매트릭스는, 유기치환된 실리식산(organo-substituted silicic acid ester ; R'nSi(OR)4-n) 이나 실세스퀴옥산(silsesquioxane)의 브릿지드 전구체(bridged precursor)인 ((RO)iSi-R'-Si(OR)i)을 적어도 하나 이상 포함하는 물질인 것을 특징으로 하는 선택적 에미터 형성방법.
  4. 제 3항에 있어서,
    상기 n는 1 또는 3의 값을 가지는 것을 특징으로 하는 선택적 에미터 형성방법.
  5. 삭제
  6. 제 1항 또는 제 4항 중 어느 한 항에 의해 상기 반도체 기판에 선택적 에미터를 형성하는 공정을 포함하여 태양전지를 제조하는 것을 특징으로 하는 태양전지 제조방법.
KR1020090111667A 2009-11-18 2009-11-18 선택적 에미터 형성 방법 및 그 태양전지 제조방법 KR101120099B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090111667A KR101120099B1 (ko) 2009-11-18 2009-11-18 선택적 에미터 형성 방법 및 그 태양전지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090111667A KR101120099B1 (ko) 2009-11-18 2009-11-18 선택적 에미터 형성 방법 및 그 태양전지 제조방법

Publications (2)

Publication Number Publication Date
KR20110054873A KR20110054873A (ko) 2011-05-25
KR101120099B1 true KR101120099B1 (ko) 2012-03-22

Family

ID=44363982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090111667A KR101120099B1 (ko) 2009-11-18 2009-11-18 선택적 에미터 형성 방법 및 그 태양전지 제조방법

Country Status (1)

Country Link
KR (1) KR101120099B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107742655A (zh) * 2017-09-18 2018-02-27 东方环晟光伏(江苏)有限公司 选择性发射极电池结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100766254B1 (ko) 2005-10-20 2007-10-15 동부일렉트로닉스 주식회사 태양전지용 접합층 형성방법
JP2008201833A (ja) 2007-02-16 2008-09-04 Shin Etsu Chem Co Ltd 膜形成用組成物、低誘電率絶縁膜、低誘電率絶縁膜の形成方法及び半導体装置
KR100877821B1 (ko) 2006-05-01 2009-01-12 엘지전자 주식회사 실리콘 태양전지의 선택적 에미터의 제조방법
KR100991354B1 (ko) 2007-08-13 2010-11-02 주식회사 네패스 반도체 디바이스의 절연막을 형성하기 위한 코팅용액과 이의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100766254B1 (ko) 2005-10-20 2007-10-15 동부일렉트로닉스 주식회사 태양전지용 접합층 형성방법
KR100877821B1 (ko) 2006-05-01 2009-01-12 엘지전자 주식회사 실리콘 태양전지의 선택적 에미터의 제조방법
JP2008201833A (ja) 2007-02-16 2008-09-04 Shin Etsu Chem Co Ltd 膜形成用組成物、低誘電率絶縁膜、低誘電率絶縁膜の形成方法及び半導体装置
KR100991354B1 (ko) 2007-08-13 2010-11-02 주식회사 네패스 반도체 디바이스의 절연막을 형성하기 위한 코팅용액과 이의 제조방법

Also Published As

Publication number Publication date
KR20110054873A (ko) 2011-05-25

Similar Documents

Publication Publication Date Title
US9306087B2 (en) Method for manufacturing a photovoltaic cell with a locally diffused rear side
US7927498B2 (en) Solar cell and method of texturing solar cell
US20110003465A1 (en) Methods of forming a multi-doped junction with silicon-containing particles
US8394658B2 (en) Methods of using a silicon nanoparticle fluid to control in situ a set of dopant diffusion profiles
US20090301559A1 (en) Solar cell having a high quality rear surface spin-on dielectric layer
JP6392385B2 (ja) 太陽電池の製造方法
JP2004520713A5 (ko)
JP2012525701A (ja) 裏面ドーピングを伴う両面型太陽電池
KR20110089291A (ko) 기판에 다중 도핑된 접합을 형성하는 방법
TWI631719B (zh) 在基板提供硼摻雜區域的方法以及使用該基板的太陽電池
US20090286349A1 (en) Solar cell spin-on based process for simultaneous diffusion and passivation
WO2013169208A1 (en) Non-acidic isotropic etch-back for silicon wafer solar cells
AU2017239612A1 (en) Solar cell emitter region fabrication using N-type doped silicon nano-particles
KR20150096720A (ko) 에칭 저항성 막을 사용한 태양 전지 이미터 영역 제조
KR101120099B1 (ko) 선택적 에미터 형성 방법 및 그 태양전지 제조방법
CN103730541B (zh) 太阳能电池纳米发射极及其制备方法
JP2003101055A (ja) 太陽電池の製造方法
JP6114170B2 (ja) 太陽電池の製造方法
JP2004281569A (ja) 太陽電池素子の製造方法
JP2006024757A (ja) 太陽電池および太陽電池の製造方法
JP6114205B2 (ja) 太陽電池の製造方法
WO2012012167A1 (en) Methods of forming a floating junction on a solar cell with a particle masking layer
CN113948589B (zh) 一种p型电池及其制作方法
JP2004327675A (ja) 半導体デバイスおよびその製造方法
JP2004128438A (ja) 半導体デバイスおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee