KR20150096720A - 에칭 저항성 막을 사용한 태양 전지 이미터 영역 제조 - Google Patents

에칭 저항성 막을 사용한 태양 전지 이미터 영역 제조 Download PDF

Info

Publication number
KR20150096720A
KR20150096720A KR1020157018888A KR20157018888A KR20150096720A KR 20150096720 A KR20150096720 A KR 20150096720A KR 1020157018888 A KR1020157018888 A KR 1020157018888A KR 20157018888 A KR20157018888 A KR 20157018888A KR 20150096720 A KR20150096720 A KR 20150096720A
Authority
KR
South Korea
Prior art keywords
substrate
layer
forming
type dopant
type
Prior art date
Application number
KR1020157018888A
Other languages
English (en)
Inventor
폴 로스컷오프
피터 제이 쿠진스
Original Assignee
선파워 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선파워 코포레이션 filed Critical 선파워 코포레이션
Publication of KR20150096720A publication Critical patent/KR20150096720A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

에칭 저항성 막을 사용하여 태양 전지 이미터 영역을 제조하는 방법, 및 생성되는 태양 전지가 기술된다. 예에서, 태양 전지의 이미터 영역을 제조하는 방법은, 태양 전지의 기판의 제1 표면 상에 N-형 도핑된 규소 나노입자의 복수의 영역을 형성하는 단계를 포함한다. P-형 도펀트 함유 층이 N-형 도핑된 규소 나노입자의 복수의 영역 상에 그리고 N-형 도핑된 규소 나노입자의 영역들 사이의, 기판의 제1 표면 상에 형성된다. 캡핑 층이 P-형 도펀트 함유 층 상에 형성된다. 에칭 저항성 층이 캡핑 층 상에 형성된다. 제1 표면 반대편의, 기판의 제2 표면이 에칭되어 기판의 제2 표면을 텍스처화한다. 에칭 저항성 층은 에칭 동안 캡핑 층 및 P-형 도펀트 함유 층을 보호한다.

Description

에칭 저항성 막을 사용한 태양 전지 이미터 영역 제조{SOLAR CELL EMITTER REGION FABRICATION USING ETCH RESISTANT FILM}
본 발명의 실시예는 재생가능 에너지의 분야이며, 특히 에칭 저항성 막(etch resistant film)을 사용하여 태양 전지 이미터 영역(solar cell emitter region)을 제조하는 방법, 및 생성되는 태양 전지이다.
흔히 태양 전지로 알려져 있는 광기전 전지(photovoltaic cell)는 전기 에너지로의 태양 방사선의 직접 변환을 위한 주지의 장치이다. 일반적으로, 태양 전지는, 반도체 웨이퍼 또는 기판 상에, 기판의 표면 부근에 p-n 접합을 형성하도록 반도체 처리 기술을 사용하여 제조된다. 기판의 표면에 충돌하여 기판 내로 유입되는 태양 방사선은 기판의 대부분에 전자 및 정공 쌍을 생성한다. 전자 및 정공 쌍은 기판 내의 p-도핑된 영역 및 n-도핑된 영역으로 이동하여서, 도핑된 영역들 사이에 전압차를 발생시킨다. 도핑된 영역은 태양 전지 상의 전도성 영역에 연결되어 전지로부터 전지에 결합된 외부 회로로 전류를 지향시킨다.
효율은, 그것이 전력을 생성하는 태양 전지의 능력에 직접 관련되기 때문에, 태양 전지의 중요한 특성이다. 마찬가지로, 태양 전지를 제조함에 있어서의 효율은 그러한 태양 전지의 비용 효율성에 직접 관련된다. 따라서, 일반적으로, 태양 전지의 효율을 증가시키기 위한 기술, 또는 태양 전지의 제조에 있어서의 효율을 증가시키기 위한 기술이 바람직하다. 본 발명의 일부 실시예는 태양 전지 구조물을 제조하기 위한 신규한 공정을 제공함으로써 증가된 태양 전지 제조 효율을 허용한다. 본 발명의 일부 실시예는 신규한 태양 전지 구조물을 제공함으로써 증가된 태양 전지 효율을 허용한다.
도 1a 내지 도 1g는 본 발명의 실시예에 따른, 태양 전지의 제조에서의 다양한 단계의 단면도를 예시하는 도면.
도 2a 및 도 2b는 태양 전지의 제조에서의 다양한 단계의 단면도를 예시하는 도면.
도 3a 내지 도 3e는 본 발명의 실시예에 따른, 태양 전지의 제조에서의 다양한 단계의 단면도를 예시하는 도면.
도 4a 내지 도 4d는 태양 전지의 제조에서의 다양한 단계의 단면도를 예시하는 도면.
도 5a 내지 도 5e는 본 발명의 실시예에 따른, 태양 전지의 제조에서의 다양한 단계의 단면도를 예시하는 도면.
에칭 저항성 막을 사용하여 태양 전지 이미터 영역을 제조하는 방법, 및 생성되는 태양 전지가 본 명세서에 기술된다. 하기의 설명에서, 본 발명의 실시예의 완전한 이해를 제공하기 위해, 구체적인 공정 흐름 작업과 같은 다수의 구체적인 상세사항이 기술된다. 본 발명의 실시예가 이들 구체적인 상세사항 없이도 실시될 수 있음이 당업자에게 명백할 것이다. 다른 경우에, 리소그래피 및 패턴화 기술과 같은 주지의 제조 기술은 본 발명의 실시예를 불필요하게 이해하기 어렵게 하지 않기 위해 상세히 기술되지 않는다. 또한, 도면에 도시된 다양한 실시예는 예시적인 표현이고, 반드시 일정한 축척으로 작성된 것은 아님이 이해되어야 한다.
태양 전지를 제조하는 방법이 본 명세서에 개시된다. 일 실시예에서, 태양 전지의 이미터 영역을 제조하는 방법은, 태양 전지의 기판의 제1 표면 상에 N-형 도핑된 규소 나노입자의 복수의 영역을 형성하는 단계를 포함한다. P-형 도펀트 함유 층이 N-형 도핑된 규소 나노입자의 복수의 영역 상에 그리고 N-형 도핑된 규소 나노입자의 영역들 사이의, 기판의 제1 표면 상에 형성된다. 캡핑 층(capping layer)이 P-형 도펀트 함유 층 상에 형성된다. 에칭 저항성 층(etch resistant layer)이 캡핑 층 상에 형성된다. 제1 표면 반대편의, 기판의 제2 표면이 에칭되어 기판의 제2 표면을 텍스처화한다. 에칭 저항성 층은 에칭 동안 캡핑 층 및 P-형 도펀트 함유 층을 보호한다. 다른 실시예에서, 태양 전지의 이미터 영역을 제조하는 방법은, 태양 전지의 기판의 제1 표면 상에 N-형 도펀트 소스 막의 복수의 영역을 형성하는 단계를 포함한다. P-형 도펀트 함유 층이 N-형 도펀트 소스 막의 복수의 영역 상에 그리고 N-형 도펀트 소스 막의 영역들 사이의, 기판의 제1 표면 상에 형성된다. 에칭 저항성 층이 P-형 도펀트 함유 층 상에 형성된다. 제1 표면 반대편의, 기판의 제2 표면이 에칭되어 기판의 제2 표면을 텍스처화한다. 에칭 저항성 층은 에칭 동안 P-형 도펀트 함유 층을 보호한다.
태양 전지가 또한 본 명세서에 개시된다. 일 실시예에서, 태양 전지의 이미터 영역은 태양 전지의 기판의 제1 표면 상에 배치된 N-형 도핑된 규소 나노입자의 복수의 영역을 포함한다. 대응하는 N-형 확산 영역이 기판 내에 배치된다. P-형 도펀트 함유 층이 N-형 도핑된 규소 나노입자의 복수의 영역 상에 그리고 N-형 도핑된 규소 나노입자의 영역들 사이의, 기판의 제1 표면 상에 배치된다. 대응하는 P-형 확산 영역이 N-형 확산 영역들 사이의 기판 내에 배치된다. 캡핑 층이 P-형 도펀트 함유 층 상에 배치된다. 에칭 저항성 층이 캡핑 층 상에 배치된다. 제1 세트의 금속 접점들이 에칭 저항성 층, 캡핑 층, P-형 도펀트 함유 층 및 N-형 도핑된 규소 나노입자의 복수의 영역을 통해, 그리고 N-형 확산 영역까지 배치된다. 제2 세트의 금속 접점들이 에칭 저항성 층, 캡핑 층 및 P-형 도펀트 함유 층을 통해, 그리고 P-형 확산 영역까지 배치된다.
제1 태양에서, 하나 이상의 구체적인 실시예는 랜덤 텍스처화(rantex) 작업 전에 질화규소(SiNx)의 저부 반사 방지 코팅(bARC) 침착, 또는 습기 장벽(moisture barrier), 또는 둘 모두를 제공하는 것에 관한 것이다. 그러한 접근법에서, SiNx 층은 rantex 에칭 동안 에칭 레지스트(etch-resist)로서 사용될 수 있다. 일반적으로, 벌크 기판 태양 전지 제조를 위한 스크린 인쇄가능 도펀트를 개발함에 있어서, 한 가지 기술적 문제는 도펀트 소스 재료가 rantex 에칭을 온전히 견디게 하여서, 그것이 후속의 도펀트 도입 확산 작업 동안 존재하게 하는 것을 수반한다. 초기의 시도는 두꺼운 규소 유리 산화물 층을 사용하여 에칭을 방지하는 것, 및 텍스처 에칭을 손상 에칭(damage etch) 후에 단일면 에칭(single-sided etch)으로 이동시키는 것을 포함하였다. 도펀트 소스에서의 에칭 저항을 위한 다른 접근법은 에칭 저항을 추가하도록 재료를 재제형화하는 것, P-형 도펀트 함유 층 또는 캡의 침착 전에 막을 치밀화하는 것, 및 단일면 텍스처화 기술의 사용을 포함하였다. 그러나, 이들 접근법은 개발에 시간이 걸리고 일부는 새로운 도구를 필요로 하여, 이들을 기존의 제조 공장에 새로 짜 넣기에는 이상적이지 않게 만든다.
보다 구체적으로, 제2 태양에서의 하나 이상의 실시예는 도펀트 막 스택에 대한 rantex 저항을 증가시키는 것에 대한 필요성에 대처한다. 특정 실시예에서, 플라스마 강화 화학 증착(PECVD)된 SiNX가 사용되는데, 그 이유는 그 층이 예컨대 KOH에서 낮은(검출 불가능한) 에칭률(etch rate)을 갖기 때문이다. 게다가, PECVD SiNX가 벌크 기판 기반의 태양 전지에서 bARC 층으로서 사용될 수 있기 때문에, bARC 침착을 캡 층의 P-형 도펀트 함유 층의 침착 후 및 rantex 전으로 이동시킴으로써 막 스택의 에칭 저항을 증가시키면서 기존의 도구세트 및 아키텍처가 유지될 수 있다. 생성되는 개선된 에칭 저항은 KOH에서 쉽게 에칭되는 도펀트 재료 막 스택의 경우에 특히 중요할 수 있다. 게다가, SiNX 층은 형성된 하부 층에 대한 결함 필인(defect fill-in)의 추가된 이점을 제공할 수 있는데, 여기서 존재하는 결함은 SiNX 층에 의해 덮여 밀봉된다.
예를 들어, 비도핑 규산염 유리(undoped silicate glass, USG) 층은 Si보다 낮은 에칭률을 갖지만, rantex 공정에서 USG의 2000 옹스트롬 가까이가 전형적으로 에칭된다. 막 스택의 상부 상에 SiNX가 있으면, USG 층의 두께(및 이에 따라 작업 비용)가 감소될 수 있다. SiNx 층의 포함은 또한 표준 막 스택에 소정 정도의 강건성을 추가할 수 있다. 작업 감소를 허용하기 위한 현재의 처리의 변경은, 실시예에서, PECVD에 의한 도핑된 층(예컨대, BSG 또는 PSG)의 침착을 추가로 포함할 수 있다. 다른 옵션은 도핑된 SiNX:B 또는 SiNX:P 층을 확산을 위한 도펀트 소스로서 사용하는 것이다. 이들 층은 KOH에서의 SiNx의 저 에칭률로 인해 더 얇게 형성될 수 있는 동시에, PECVD bARC 도구의 사용을 지지하여 도펀트 막 침착 도구를 제거할 수 있다. 하나의 그러한 실시예에서, 도펀트 막 치밀화와 같은, rantex 저항을 증가시키기 위한 다른 접근법과 함께 PECVD SiNX 층이 구현될 수 있다.
예로서, 도 1a 내지 도 1g는 본 발명의 실시예에 따른, 태양 전지의 제조에서의 다양한 단계의 단면도를 예시한다.
도 1a를 참조하면, 태양 전지의 이미터 영역을 제조하는 방법은, 태양 전지의 기판(100)의 제1 표면(101) 상에 N-형 도핑된 규소 나노입자의 복수의 영역(102)을 형성하는 단계를 포함한다. 실시예에서, 기판(100)은 벌크 단결정 N-형 도핑된 규소 기판과 같은 벌크 규소 기판이다. 그러나, 기판(100)은 전반적인 태양 전지 기판 상에 배치된, 다결정 규소 층과 같은, 층일 수 있다는 것이 이해되어야 한다.
실시예에서, N-형 도핑된 규소 나노입자의 복수의 영역(102)은 기판(100)의 제1 표면(101) 상에 인 도핑된 규소 나노입자를 인쇄하거나 스핀-온 코팅(spin-on coating)함으로써 형성된다. 하나의 그러한 실시예에서, 인 도핑된 규소 나노입자들은 대략 5 내지 100 나노미터 범위의 평균 입자 크기 및 대략 10 내지 50% 범위의 다공도(porosity)를 갖는다. 구체적인 그러한 실시예에서, 인 도핑된 규소 나노입자는, 나중에 증발하거나 연소될 수 있는 캐리어 용매 또는 유체의 존재 하에서 전달된다. 실시예에서, 스크린 인쇄 공정을 사용할 때, 전달을 위해 점도가 높은 액체 소스를 사용하는 것이 바람직할 수 있는데, 그 이유는 점도가 낮은 액체의 사용은 블리딩(bleeding), 및 이에 따라 한정된 영역의 분해능 감소로 이어질 수 있기 때문이다.
도 1b를 참조하면, 방법은 또한 N-형 도핑된 규소 나노입자의 복수의 영역(102) 상에 그리고 N-형 도핑된 규소 나노입자의 영역(102)들 사이의, 기판(100)의 제1 표면(101) 상에 P-형 도펀트 함유 층(104)을 형성하는 단계를 포함한다. 실시예에서, P-형 도펀트 함유 층(104)은 붕규산염 유리(borosilicate glass, BSG)의 층이다.
도 1c를 참조하면, 방법은 또한 P-형 도펀트 함유 층(104) 상에 에칭 저항성 층(106)을 형성하는 단계를 포함한다. 실시예에서, 에칭 저항성 층(106)은 질화규소 층이다. 질화규소 층은 완벽한 화학량론(Si3N4) 또는 다른 적합한 Si:N 화학량론을 가질 수 있으며, 어느 경우든 SiNX로 표현된다.
도 1d를 참조하면, 방법은 또한 제1 표면(101) 반대편의, 기판(100)의 제2 표면(120)을 에칭하여 기판(100)의 텍스처화된 제2 표면(122)을 제공하는 단계를 포함한다. 텍스처화된 표면은, 입사 광을 산란시켜 태양 전지의 수광 표면으로부터 반사되는 광의 양을 감소시키기 위한 규칙적인 또는 불규칙적인 형상의 표면을 갖는 것일 수 있다. 일 실시예에서, 에칭은 수산화칼륨에 기반한 알칼리성 에칭과 같은 습식 에칭 공정을 사용함으로써 수행된다. 실시예에서, 에칭 저항성 층(106)은 에칭 동안 P-형 도펀트 함유 층(104)을 보호한다.
도 1e를 참조하면, 실시예에서, 방법은 또한, P-형 도펀트 함유 층(104)을 형성하는 단계에 후속하여, 기판(100)을 가열하여서, N-형 도핑된 규소 나노입자의 영역(102)으로부터 N-형 도펀트를 확산시켜 기판(100) 내에 대응하는 N-형 확산 영역(108)을 형성하는 단계를 포함한다. 추가적으로, P-형 도펀트가 P-형 도펀트 함유 층(104)으로부터 확산되어 N-형 확산 영역(108)들 사이의 기판(100) 내에 대응하는 P-형 확산 영역(110)을 형성한다.
실시예에서, 가열하는 단계는 대략 1 내지 100분 범위의 지속기간(duration) 동안 대략 850 내지 1100℃ 범위의 온도에서 수행된다. 하나의 그러한 실시예에서, 가열하는 단계는, 도 1d 및 도 1e에 도시된 바와 같이, 기판(100)의 텍스처화된 제2 표면(122)을 제공하는 데 사용되는 에칭에 후속하여 수행된다.
도 1f를 참조하면, 실시예에서, 방법은 또한, 기판(100)의 제2 표면을 에칭하는 단계에 후속하여, 기판(100)의 텍스처화된 제2 표면(122) 상에 반사 방지 코팅 층(130)을 형성하는 단계를 포함한다.
도 1g를 참조하면, 실시예에서, 기판(100)의 제1 표면(101)은 태양 전지의 배면 표면이고, 기판(100)의 텍스처화된 제2 표면(122)은 태양 전지의 수광 표면이며, 방법은 또한 N-형 및 P-형 확산 영역(108, 110)까지 금속 접점(112)을 형성하는 단계를 포함한다. 하나의 그러한 실시예에서, 접점(112)은, 도 1g에 도시된 바와 같이, 절연체 층(114)의 개구 내에 그리고 N-형 도핑된 규소 나노입자(102), P-형 도펀트 함유 층(104), 및 에칭 저항성 층(106)의 나머지 부분들을 통해 형성된다. 실시예에서, 전도성 접점(112)은 금속으로 구성되며, 침착, 리소그래피, 및 에칭 접근법에 의해 형성된다.
다시 도 1g를 참조하면, 제조된 태양 전지(150)는 이에 따라 태양 전지(150)의 기판(100)의 제1 표면(101) 상에 배치된 N-형 도핑된 규소 나노입자의 영역(102)으로 구성된 이미터 영역을 포함할 수 있다. 대응하는 N-형 확산 영역(108)이 기판(100) 내에 배치된다. P-형 도펀트 함유 층(104)이 N-형 도핑된 규소 나노입자의 영역(102) 상에 그리고 N-형 도핑된 규소 나노입자의 영역(102)에 인접하게 기판(100)의 제1 표면(101) 상에 배치된다. 대응하는 P-형 확산 영역(110)이 N-형 확산 영역(108)에 인접하게 기판(100) 내에 배치된다. 에칭 저항성 층(106)이 P-형 도펀트 함유 층(104) 상에 배치된다. 제1 금속 접점 타입(112A)이 에칭 저항성 층(106), P-형 도펀트 함유 층(104) 및 N-형 도핑된 규소 나노입자의 영역(102)을 통해, 그리고 N-형 확산 영역(108)까지 배치된다. 제2 금속 접점 타입(112B)이 에칭 저항성 층(106) 및 P-형 도펀트 함유 층(104)을 통해, 그리고 P-형 확산 영역(110)까지 배치된다.
실시예에서, 태양 전지(150)는 제1 표면(101) 반대편의, 기판(100)의 텍스처화된 제2 표면(122)을 추가로 포함한다. 하나의 그러한 실시예에서, 기판(100)의 제1 표면(101)은 태양 전지(150)의 배면 표면이고, 기판(100)의 제2 표면(122)은 태양 전지(150)의 수광 표면이다. 실시예에서, 태양 전지는 기판(100)의 텍스처화된 제2 표면(122) 상에 배치된 반사 방지 코팅 층(130)을 추가로 포함한다. 실시예에서, N-형 도핑된 규소 나노입자의 영역(102)은 대략 5 내지 100 나노미터 범위의 평균 입자 크기를 갖는 인 도핑된 규소 나노입자들로 구성된다. 실시예에서, P-형 도펀트 함유 층(104)은 붕규산염 유리(BSG)의 층이다. 실시예에서, 에칭 저항성 층(106)은 질화규소 층이다. 실시예에서, 기판(100)은 단결정 규소 기판이다.
그러나, 도시되지 않은 다른 실시예에서, N-형 도핑된 규소 나노입자(102), P-형 도펀트 함유 층(104), 및 에칭 저항성 층(106)의 나머지 부분들은 절연체 층(114)의 개구 내에의 접점(112)의 형성 전에 제거된다. 하나의 구체적인 그러한 실시예에서, N-형 도핑된 규소 나노입자(102), P-형 도펀트 함유 층(104), 및 에칭 저항성 층(106)의 나머지 부분들은 건식 에칭 공정을 이용하여 제거된다. 다른 구체적인 그러한 실시예에서, N-형 도핑된 규소 나노입자(102), P-형 도펀트 함유 층(104), 및 에칭 저항성 층(106)의 나머지 부분들은 습식 에칭 공정을 이용하여 제거된다. 실시예에서, 건식 또는 습식 에칭 공정은 기계적으로 보조된다.
제2 태양에서, 질화규소(SiNX) 막이 고 에칭률 및 불량하게 코팅된 막을 수반하는 공정에 대한 rantex 저항을 위해 사용된다. 에칭 저항성 막을 포함하지 않는 공정과 관련한 문제의 예로서, 도 2a 및 도 2b는 태양 전지의 제조에서의 다양한 단계의 단면도를 예시한다. 도 2a를 참조하면, 캡 층(204)(예컨대, 비도핑 규산염 유리, USG) 침착이 뒤따르는 도펀트 소스 막(202)(예컨대, 붕규산염 유리, BSG) 침착이, 단결정 규소(c-Si) 기판과 같은 기판(200) 위에 배치된 N-형 규소 나노입자의 복수의 영역(206) 위에 수행된다. 도 2b를 참조하면, rantex 에칭과 같은 전면 표면(208) 텍스처화 에칭이 수행된다. 그러나, 도 2a의 구조물은 고 에칭률 막이 막 스택 내로 도입될 때 에칭 처리 실패가 일어나기 쉬울 수 있다. 예를 들어, USG 막(204)이 이상적인 환경 하에서는 텍스처 에칭으로부터의 적절한 보호를 제공하지만, 이 막은 두께가 균일하고 결함이 없어야 한다. 얇은 지점 또는 결함 중 어느 하나에서, 에칭제가 구조물 내로 침투하여 고 에칭률 막을 에칭 제거할 수 있다. 입자 층과 같은 다공성 막, 및 비이상적인 핵형성 표면으로 인한 불량한 BSG 및 USG 핵형성을 갖는 다른 막에서, 얇은 지점 및 결함의 비율이 증가한다. 극단적인 환경에서, 핀 홀(pin hole)(210)의 존재는, 도 2b에 도시된 바와 같이, N-형 규소 나노입자의 영역(206)들 중 하나 이상의 에칭 제거, 및 잠재적으로 기판(200)의 배면 표면(212)의 원치 않는 텍스처화로 이어진다.
대조적으로, 실시예에서, 텍스처화 에칭에 앞서 도 2a의 구조물에 SiNx 막을 부가하는 것은 몇 가지의 이점을 제공할 수 있다. 예를 들어, SiNX 막은 스택에 추가의 막을 부가하며, 이는 BSG 및 USG 막의 침착 후에 존재하는 기존의 핀홀 결함을 덮는 데 사용될 수 있다. 다른 이득은 c-Si 기판을 텍스처화하는 데 사용될 수 있는, KOH와 같은 에칭제에서 본질적으로 무시해도 될 정도의 에칭률을 갖는 SiNX의 사용을 포함할 수 있다. 초저 에칭률은 SiNx 막 내의 얇은 지점조차도 막 스택 전체의 무결성을 유지하기에 적절할 것임을 보장할 수 있다.
예로서, 도 3a 내지 도 3e는 본 발명의 다른 실시예에 따른, 태양 전지의 제조에서의 다양한 단계의 단면도를 예시한다.
도 3a를 참조하면, 태양 전지의 이미터 영역을 제조하는 방법은, 태양 전지의 기판(300)의 제1 표면(301) 상에 N-형 도핑된 규소 나노입자의 복수의 영역(302)을 형성하는 단계를 포함한다. 실시예에서, 기판(300)은 벌크 단결정 N-형 도핑된 규소 기판과 같은 벌크 규소 기판이다. 그러나, 기판(300)은 전반적인 태양 전지 기판 상에 배치된, 다결정 규소 층과 같은, 층일 수 있다는 것이 이해되어야 한다.
실시예에서, N-형 도핑된 규소 나노입자의 복수의 영역(302)은 기판(300)의 제1 표면(301) 상에 인 도핑된 규소 나노입자를 인쇄하거나 스핀-온 코팅함으로써 형성된다. 하나의 그러한 실시예에서, 인 도핑된 규소 나노입자들은 대략 5 내지 100 나노미터 범위의 평균 입자 크기 및 대략 10 내지 50% 범위의 다공도를 갖는다. 구체적인 그러한 실시예에서, 인 도핑된 규소 나노입자는, 나중에 증발하거나 연소될 수 있는 캐리어 용매 또는 유체의 존재 하에서 전달된다. 실시예에서, 스크린 인쇄 공정을 사용할 때, 전달을 위해 점도가 높은 액체 소스를 사용하는 것이 바람직할 수 있는데, 그 이유는 점도가 낮은 액체의 사용은 블리딩, 및 이에 따라 한정된 영역의 분해능 감소로 이어질 수 있기 때문이다.
다시 도 3a를 참조하면, 방법은 또한 N-형 도핑된 규소 나노입자의 복수의 영역(302) 상에 그리고 N-형 도핑된 규소 나노입자의 영역(302)들 사이의, 기판(300)의 제1 표면(301) 상에 P-형 도펀트 함유 층(304)을 형성하는 단계를 포함한다. 실시예에서, P-형 도펀트 함유 층(304)은 붕규산염 유리(BSG)의 층이다.
다시 도 3a를 참조하면, 방법은 또한 P-형 도펀트 함유 층(304) 상에 비도핑 규산염 유리(USG) 층과 같은 캡 층(305)을 형성하는 단계를 포함한다. 이어서 에칭 저항성 층(306)이 캡 층(305) 상에 형성된다. 실시예에서, 에칭 저항성 층(306)은 질화규소 층이다. 질화규소 층은 완벽한 화학량론(Si3N4) 또는 다른 적합한 Si:N 화학량론을 가질 수 있으며, 어느 경우든 SiNX로 표현된다.
도 3b를 참조하면, 방법은 또한 제1 표면(301) 반대편의, 기판(300)의 제2 표면(320)을 에칭하여 기판(300)의 텍스처화된 제2 표면(322)을 제공하는 단계를 포함한다. 텍스처화된 표면은, 입사 광을 산란시켜 태양 전지의 수광 표면으로부터 반사되는 광의 양을 감소시키기 위한 규칙적인 또는 불규칙적인 형상의 표면을 갖는 것일 수 있다. 일 실시예에서, 에칭은 수산화칼륨에 기반한 알칼리성 에칭과 같은 습식 에칭 공정을 사용함으로써 수행된다. 실시예에서, 에칭 저항성 층(306)은 에칭 동안 캡 층(305)을 보호하고, 캡 층 내의 임의의 핀 홀 결함을 메운다.
도 3c를 참조하면, 실시예에서, 방법은 또한, P-형 도펀트 함유 층(304)을 형성하는 단계에 후속하여, 기판(300)을 가열하여서, N-형 도핑된 규소 나노입자의 영역(302)으로부터 N-형 도펀트를 확산시켜 기판(300) 내에 대응하는 N-형 확산 영역(308)을 형성하는 단계를 포함한다. 추가적으로, P-형 도펀트가 P-형 도펀트 함유 층(304)으로부터 확산되어 N-형 확산 영역(308)들 사이의 기판(300) 내에 대응하는 P-형 확산 영역(310)을 형성한다. 실시예에서, 가열하는 단계는 대략 1 내지 100분 범위의 지속기간 동안 대략 850 내지 1100℃ 범위의 온도에서 수행된다. 하나의 그러한 실시예에서, 가열하는 단계는, 도 3b 및 도 3c에 도시된 바와 같이, 기판(300)의 텍스처화된 제2 표면(322)을 제공하는 데 사용되는 에칭에 후속하여 수행된다.
도 3d를 참조하면, 실시예에서, 방법은 또한, 기판(300)의 제2 표면을 에칭하는 단계에 후속하여, 기판(300)의 텍스처화된 제2 표면(322) 상에 반사 방지 코팅 층(330)을 형성하는 단계를 포함한다.
도 3e를 참조하면, 실시예에서, 기판(300)의 제1 표면(301)은 태양 전지의 배면 표면이고, 기판(300)의 텍스처화된 제2 표면(322)은 태양 전지의 수광 표면이며, 방법은 또한 N-형 및 P-형 확산 영역(308, 310)까지 금속 접점(312)을 형성하는 단계를 포함한다. 하나의 그러한 실시예에서, 접점(312)은, 도 3e에 도시된 바와 같이, 절연체 층(314)의 개구 내에 그리고 N-형 도핑된 규소 나노입자(302), P-형 도펀트 함유 층(304), 캡 층(305), 및 에칭 저항성 층(306)의 나머지 부분들을 통해 형성된다. 실시예에서, 전도성 접점(312)은 금속으로 구성되며, 침착, 리소그래피, 및 에칭 접근법에 의해 형성된다.
다시 도 3e를 참조하면, 제조된 태양 전지(350)는 이에 따라 태양 전지(350)의 기판(300)의 제1 표면(301) 상에 배치된 N-형 도핑된 규소 나노입자의 영역(302)으로 구성된 이미터 영역을 포함할 수 있다. 대응하는 N-형 확산 영역(308)이 기판(300) 내에 배치된다. P-형 도펀트 함유 층(304)이 N-형 도핑된 규소 나노입자의 영역(302) 상에 그리고 N-형 도핑된 규소 나노입자의 영역(302)에 인접하게 기판(300)의 제1 표면(301) 상에 배치된다. 대응하는 P-형 확산 영역(310)이 N-형 확산 영역(308)에 인접하게 기판(300) 내에 배치된다. 캡 층(305)이 P-형 도펀트 함유 층(304) 상에 배치된다. 에칭 저항성 층(306)이 캡 층(305) 상에 배치된다. 제1 금속 접점 타입(312A)이 에칭 저항성 층(306), P-형 도펀트 함유 층(304) 및 N-형 도핑된 규소 나노입자의 영역(302)을 통해, 그리고 N-형 확산 영역(308)까지 배치된다. 제2 금속 접점 타입(312B)이 에칭 저항성 층(306) 및 P-형 도펀트 함유 층(304)을 통해, 그리고 P-형 확산 영역(310)까지 배치된다.
실시예에서, 태양 전지(350)는 제1 표면(301) 반대편의, 기판(300)의 텍스처화된 제2 표면(322)을 추가로 포함한다. 하나의 그러한 실시예에서, 기판(300)의 제1 표면(301)은 태양 전지(350)의 배면 표면이고, 기판(300)의 제2 표면(322)은 태양 전지(350)의 수광 표면이다. 실시예에서, 태양 전지는 기판(300)의 텍스처화된 제2 표면(322) 상에 배치된 반사 방지 코팅 층(330)을 추가로 포함한다. 실시예에서, N-형 도핑된 규소 나노입자의 영역(302)은 대략 5 내지 100 나노미터 범위의 평균 입자 크기를 갖는 인 도핑된 규소 나노입자들로 구성된다. 실시예에서, P-형 도펀트 함유 층(304)은 붕규산염 유리(BSG)의 층인 반면, 캡 층(305)은 비도핑 규산염 유리(USG)의 층이다. 실시예에서, 에칭 저항성 층(306)은 질화규소 층이다. 실시예에서, 기판(300)은 단결정 규소 기판이다.
보다 일반적으로, 다시 도 1g 및 도 3e를 참조하면, 다공성 층 규소 나노입자 층이 태양 전지의 기판 상에 보유될 수 있다. 따라서, 태양 전지 구조물은 궁극적으로 처리 작업의 결과로서 그러한 다공성 층을 보유하거나 적어도 일시적으로 포함할 수 있다. 실시예에서, 다공성 규소 나노입자 층(예컨대, 102 또는 302)의 부분들은 태양 전지를 제조하는 데 사용되는 공정 작업에서 제거되는 것이 아니라, 오히려 태양 전지의 기판의 표면 상에, 또는 전반적인 기판 위의 층 또는 층들의 스택 상에 인공물(artifact)로서 잔존한다.
그러나, 도시되지 않은 다른 실시예에서, N-형 도핑된 규소 나노입자(302), P-형 도펀트 함유 층(304), 캡 층(305), 및 에칭 저항성 층(306)의 나머지 부분들은 절연체 층(314)의 개구 내에의 접점(312)의 형성 전에 제거된다. 하나의 구체적인 그러한 실시예에서, N-형 도핑된 규소 나노입자(302), P-형 도펀트 함유 층(304), 캡 층(305), 및 에칭 저항성 층(306)의 나머지 부분들은 건식 에칭 공정을 이용하여 제거된다. 다른 구체적인 그러한 실시예에서, N-형 도핑된 규소 나노입자(302), P-형 도펀트 함유 층(304), 캡 층(305), 및 에칭 저항성 층(306)의 나머지 부분들은 습식 에칭 공정을 이용하여 제거된다. 실시예에서, 건식 또는 습식 에칭 공정은 기계적으로 보조된다.
제3 태양에서, 질화규소(SiNX) 막이 rentex 저항을 위해 사용되며, 비용이 감소되고 작업 수가 감소된 공정을 제공한다. 에칭 저항성 막을 포함하지 않는 공정과 관련한 문제의 예로서, 도 4a 내지 도 4d는 태양 전지의 제조에서의 다양한 단계의 단면도를 예시한다. 도 4a를 참조하면, 캡 층(404)(예컨대, 비도핑 규산염 유리, USG)이 뒤따르는 P-형 도펀트 소스 막(402)(예컨대, 붕규산염 유리, BSG) 침착이, 단결정 규소(c-Si) 기판과 같은 기판(400) 위에 배치된 N-형 도펀트 소스 막(예컨대, 인규산염 유리(phosphosilicate glass), PSG)의 복수의 영역(406) 위에 수행된다. 도 4b를 참조하면, rantex 에칭과 같은 전면 표면(408) 텍스처화 에칭이 수행된다. 캡 층(404)은, 도 4b에 도시된 바와 같이, 에칭 공정 동안 제거될 수 있다. 이어서 도펀트 층으로부터의 확산이 수행되어 도핑된 영역(410, 412)을 각각 제공한다. 마지막으로, 도 4d에 도시된 바와 같이, SiNX 막과 같은 반사 방지 코팅 층(414)이 도 4c의 구조물 상에 형성된다.
대조적으로, 실시예에서, SiNX 층의 침착이 텍스처 에칭에 앞서 수행되어 USG 막의 감소 또는 제거를 가능하게 하여서, USG 침착에 필요한 재료 및 공정을 제거함으로써 비용 절감의 결과를 가져온다. 현재의 구조물에서, USG 막의 대부분 또는 전부가 어쨌든 전면 표면 텍스처 에칭 동안 소모된다. 제2 도펀트 막 침착(BSG로서 기술됨, 그러나 도펀트 흐름을 반대로 하기 위해 대신에 PSG일 수 있음)과 SiNX 침착을 조합함으로써 작업이 또한 감소될 수 있다. PSG, BSG 및 USG 층들이 CVD에 의해 침착될 수 있거나, 외측 층이, 다른 실시예에서, 단일 도구에서 PECVD에 이어서 USG+SiNX 침착 또는 SiNX 침착 중 어느 하나에 의해 침착될 수 있다.
예로서, 도 5a 내지 도 5e는 본 발명의 다른 실시예에 따른, 태양 전지의 제조에서의 다양한 단계의 단면도를 예시한다.
도 5a를 참조하면, 태양 전지의 이미터 영역을 제조하는 방법은, 태양 전지의 기판(500)의 제1 표면(501) 상에 N-형 도펀트 소스 막(예컨대, 인규산염 유리, PSG)의 복수의 영역(502)을 형성하는 단계를 포함한다. 실시예에서, 기판(500)은 벌크 단결정 N-형 도핑된 규소 기판과 같은 벌크 규소 기판이다. 그러나, 기판(500)은 전반적인 태양 전지 기판 상에 배치된, 다결정 규소 층과 같은, 층일 수 있다는 것이 이해되어야 한다.
다시 도 5a를 참조하면, 방법은 또한 N-형 도펀트 소스 막의 복수의 영역(502) 상에 그리고 N-형 도펀트 소스 막의 영역(502)들 사이의, 기판(500)의 제1 표면(501) 상에 P-형 도펀트 함유 층(504)을 형성하는 단계를 포함한다. 실시예에서, P-형 도펀트 함유 층(504)은 붕규산염 유리(BSG)의 층이다.
다시 도 5a를 참조하면, 방법은 또한 P-형 도펀트 함유 층(504) 상에 에칭 저항성 층(506)을 형성하는 단계를 포함한다. 실시예에서, 에칭 저항성 층(506)은 질화규소 층이다. 질화규소 층은 완벽한 화학량론(Si3N4) 또는 다른 적합한 Si:N 화학량론을 가질 수 있으며, 어느 경우든 SiNX로 표현된다.
도 5b를 참조하면, 방법은 또한 제1 표면(501) 반대편의, 기판(500)의 제2 표면(520)을 에칭하여 기판(500)의 텍스처화된 제2 표면(522)을 제공하는 단계를 포함한다. 텍스처화된 표면은, 입사 광을 산란시켜 태양 전지의 수광 표면으로부터 반사되는 광의 양을 감소시키기 위한 규칙적인 또는 불규칙적인 형상의 표면을 갖는 것일 수 있다. 일 실시예에서, 에칭은 수산화칼륨에 기반한 알칼리성 에칭과 같은 습식 에칭 공정을 사용함으로써 수행된다. 실시예에서, 에칭 저항성 층(506)은 에칭 동안 P-형 도펀트 함유 층(504)을 보호한다.
도 5c를 참조하면, 실시예에서, 방법은 또한, P-형 도펀트 함유 층(504)을 형성하는 단계에 후속하여, 기판(500)을 가열하여서, N-형 도펀트 소스 막의 영역(502)으로부터 N-형 도펀트를 확산시켜 기판(500) 내에 대응하는 N-형 확산 영역(508)을 형성하는 단계를 포함한다. 추가적으로, P-형 도펀트가 P-형 도펀트 함유 층(504)으로부터 확산되어 N-형 확산 영역(508)들 사이의 기판(500) 내에 대응하는 P-형 확산 영역(510)을 형성한다.
실시예에서, 가열하는 단계는 대략 1 내지 100분 범위의 지속기간 동안 대략 850 내지 1100℃ 범위의 온도에서 수행된다. 하나의 그러한 실시예에서, 가열하는 단계는, 도 5b 및 도 5c에 도시된 바와 같이, 기판(500)의 텍스처화된 제2 표면(522)을 제공하는 데 사용되는 에칭에 후속하여 수행된다.
도 5d를 참조하면, 실시예에서, 방법은 또한, 기판(500)의 제2 표면을 에칭하는 단계에 후속하여, 기판(500)의 텍스처화된 제2 표면(522) 상에 반사 방지 코팅 층(530)을 형성하는 단계를 포함한다.
도 5e를 참조하면, 실시예에서, 기판(500)의 제1 표면(501)은 태양 전지의 배면 표면이고, 기판(500)의 텍스처화된 제2 표면(522)은 태양 전지의 수광 표면이며, 방법은 또한 N-형 및 P-형 확산 영역(508, 510)까지 금속 접점(512)을 형성하는 단계를 포함한다. 하나의 그러한 실시예에서, 접점(512)은, 도 5e에 도시된 바와 같이, 절연체 층(514)의 개구 내에 그리고 N-형 도펀트 소스 막의 영역(502), P-형 도펀트 함유 층(504), 및 에칭 저항성 층(506)의 나머지 부분들을 통해 형성된다. 실시예에서, 전도성 접점(512)은 금속으로 구성되며, 침착, 리소그래피, 및 에칭 접근법에 의해 형성된다.
다시 도 5e를 참조하면, 제조된 태양 전지(550)는 이에 따라 태양 전지(550)의 기판(500)의 제1 표면(501) 상에 배치된 N-형 도펀트 소스 막의 영역(502)으로 구성된 이미터 영역을 포함할 수 있다. 대응하는 N-형 확산 영역(508)이 기판(500) 내에 배치된다. P-형 도펀트 함유 층(504)이 N-형 도펀트 소스 막의 영역(502) 상에 그리고 N-형 도펀트 소스 막의 영역(502)에 인접하게 기판(500)의 제1 표면(501) 상에 배치된다. 대응하는 P-형 확산 영역(510)이 N-형 확산 영역(508)에 인접하게 기판(500) 내에 배치된다. 에칭 저항성 층(506)이 P-형 도펀트 함유 층(504) 상에 배치된다. 제1 금속 접점 타입(512A)이 에칭 저항성 층(506), P-형 도펀트 함유 층(504) 및 N-형 도펀트 소스 막의 영역(502)을 통해, 그리고 N-형 확산 영역(508)까지 배치된다. 제2 금속 접점 타입(512B)이 에칭 저항성 층(506) 및 P-형 도펀트 함유 층(504)을 통해, 그리고 P-형 확산 영역(510)까지 배치된다.
실시예에서, 태양 전지(550)는 제1 표면(501) 반대편의, 기판(500)의 텍스처화된 제2 표면(522)을 추가로 포함한다. 하나의 그러한 실시예에서, 기판(500)의 제1 표면(501)은 태양 전지(550)의 배면 표면이고, 기판(500)의 제2 표면(522)은 태양 전지(550)의 수광 표면이다. 실시예에서, 태양 전지는 기판(500)의 텍스처화된 제2 표면(522) 상에 배치된 반사 방지 코팅 층(530)을 추가로 포함한다. 실시예에서, N-형 도펀트 소스 막의 영역(502)은 인규산염 유리(PSG) 층으로 구성된다. 실시예에서, P-형 도펀트 함유 층(504)은 붕규산염 유리(BSG)의 층이다. 실시예에서, 에칭 저항성 층(506)은 질화규소 층이다. 실시예에서, 기판(500)은 단결정 규소 기판이다.
그러나, 도시되지 않은 다른 실시예에서, N-형 도펀트 소스 막의 영역(502), P-형 도펀트 함유 층(504), 및 에칭 저항성 층(506)의 나머지 부분들은 절연체 층(514)의 개구 내에의 접점(512)의 형성 전에 제거된다. 하나의 구체적인 그러한 실시예에서, N-형 도펀트 소스 막의 영역(502), P-형 도펀트 함유 층(504), 및 에칭 저항성 층(506)의 나머지 부분들은 건식 에칭 공정을 이용하여 제거된다. 다른 구체적인 그러한 실시예에서, N-형 도펀트 소스 막의 영역(502), P-형 도펀트 함유 층(504), 및 에칭 저항성 층(506)의 나머지 부분들은 습식 에칭 공정을 이용하여 제거된다. 실시예에서, 건식 또는 습식 에칭 공정은 기계적으로 보조된다.
종합적으로, 소정의 재료가 상기에 구체적으로 기술되지만, 일부 재료는 다른 것으로 쉽게 대체될 수 있으며, 이때 다른 그러한 실시예는 본 발명의 실시예의 사상 및 범주 내에 있다. 예를 들어, 실시예에서, III-V족 재료 기판과 같은 상이한 재료의 기판이 규소 기판 대신에 사용될 수 있다. 게다가, N+ 및 P+형 도핑이 구체적으로 기술되는 경우, 고려되는 다른 실시예는 반대 전도형(conductivity type), 예컨대 P+ 및 N+형 도핑을 각각 포함한다는 것이 이해되어야 한다. 다른 실시예에서, 도핑된 규소 나노입자는 보다 일반적으로 인쇄가능 도펀트로서 기술될 수 있으며, 여기서 구체적으로 기술된 도핑된 규소 나노입자 대신에 등가물이 사용될 수 있다. 다른 인쇄가능 도펀트는 산화물계(입자 또는 실록산) 인쇄가능 도펀트 제형을 포함할 수 있고/있거나, 다공성이고/이거나 고 에칭률을 가질 수 있으며, 이들 둘 모두는 증가된 에칭 보호를 적절하게 만든다.
이와 같이, 에칭 저항성 막을 사용하여 태양 전지 이미터 영역을 제조하는 방법 및 생성되는 태양 전지가 개시되었다. 본 발명의 실시예에 따르면, 태양 전지의 이미터 영역을 제조하는 방법은, 태양 전지의 기판의 제1 표면 상에 N-형 도핑된 규소 나노입자의 복수의 영역을 형성하는 단계를 포함한다. P-형 도펀트 함유 층이 N-형 도핑된 규소 나노입자의 복수의 영역 상에 그리고 N-형 도핑된 규소 나노입자의 영역들 사이의, 기판의 제1 표면 상에 형성된다. 캡핑 층이 P-형 도펀트 함유 층 상에 형성된다. 에칭 저항성 층이 캡핑 층 상에 형성된다. 제1 표면 반대편의, 기판의 제2 표면이 에칭되어 기판의 제2 표면을 텍스처화한다. 에칭 저항성 층은 에칭 동안 캡핑 층 및 P-형 도펀트 함유 층을 보호한다. 일 실시예에서, 기판은 단결정 규소 기판이고, 기판의 제2 표면을 에칭하는 단계는 수산화물계 습식 에칭제로 제2 표면을 처리하는 단계를 수반한다.
실시예에서, 태양 전지의 이미터 영역을 제조하는 방법은, 태양 전지의 기판의 제1 표면 상에 N-형 도핑된 규소 나노입자의 복수의 영역을 형성하는 단계를 수반한다. 방법은 또한 N-형 도핑된 규소 나노입자의 복수의 영역 상에 그리고 N-형 도핑된 규소 나노입자의 영역들 사이의, 기판의 제1 표면 상에 P-형 도펀트 함유 층을 형성하는 단계를 수반한다. 방법은 또한 P-형 도펀트 함유 층 상에 캡핑 층을 형성하는 단계를 수반한다. 방법은 또한 캡핑 층 상에 에칭 저항성 층을 형성하는 단계를 수반한다. 방법은 또한 제1 표면 반대편의, 기판의 제2 표면을 에칭하여 기판의 제2 표면을 텍스처화하는 단계를 수반하며, 여기서 에칭 저항성 층은 에칭 동안 캡핑 층 및 P-형 도펀트 함유 층을 보호한다.
일 실시예에서, 방법은, P-형 도펀트 함유 층을 형성하는 단계에 후속하여, 기판을 가열하여서, N-형 도핑된 규소 나노입자의 영역으로부터 N-형 도펀트를 확산시켜 기판 내에 대응하는 N-형 확산 영역을 형성하고, P-형 도펀트 함유 층으로부터 P-형 도펀트를 확산시켜 N-형 확산 영역들 사이의 기판 내에 대응하는 P-형 확산 영역을 형성하는 단계를 추가로 수반한다.
일 실시예에서, 가열하는 단계는 대략 1 내지 100분 범위의 지속기간 동안 대략 850 내지 1100℃ 범위의 온도에서 수행된다.
일 실시예에서, 가열하는 단계는 에칭하는 단계에 후속하여 수행된다.
일 실시예에서, 기판의 제1 표면은 태양 전지의 배면 표면이고, 기판의 제2 표면은 태양 전지의 수광 표면이고, 방법은 N-형 및 P-형 확산 영역까지 금속 접점을 형성하는 단계를 추가로 수반한다.
일 실시예에서, 방법은, 기판의 제2 표면을 에칭하는 단계에 후속하여, 기판의 텍스처화된 제2 표면 상에 반사 방지 코팅 층을 형성하는 단계를 추가로 수반한다.
일 실시예에서, N-형 도핑된 규소 나노입자의 복수의 영역을 형성하는 단계는 대략 5 내지 100 나노미터 범위의 평균 입자 크기 및 대략 10 내지 50% 범위의 다공도를 갖는 인 도핑된 규소 나노입자들을 인쇄하거나 스핀-온 코팅하는 단계를 수반한다.
일 실시예에서, P-형 도펀트 함유 층을 형성하는 단계는 붕규산염 유리(BSG)의 층을 형성하는 단계를 수반한다.
일 실시예에서, 에칭 저항성 층을 형성하는 단계는 질화규소 층을 형성하는 단계를 수반한다.
일 실시예에서, 캡핑 층을 형성하는 단계는 비도핑 규산염 유리(USG)의 층을 형성하는 단계를 수반한다.
일 실시예에서, 기판은 단결정 규소 기판이고, 기판의 제2 표면을 에칭하는 단계는 수산화물계 습식 에칭제로 제2 표면을 처리하는 단계를 수반한다.
실시예에서, 태양 전지가 상기 방법에 따라 제조된다.
실시예에서, 태양 전지의 이미터 영역을 제조하는 방법은 태양 전지의 기판의 제1 표면 상에 N-형 도펀트 소스 막의 복수의 영역을 형성하는 단계를 수반한다. 방법은 또한 N-형 도펀트 소스 막의 복수의 영역 상에 그리고 N-형 도펀트 소스 막의 영역들 사이의 기판의 제1 표면 상에 P-형 도펀트 함유 층을 형성하는 단계를 수반한다. 방법은 또한 P-형 도펀트 함유 층 상에 에칭 저항성 층을 형성하는 단계를 수반한다. 방법은 또한 제1 표면 반대편의, 기판의 제2 표면을 에칭하여 기판의 제2 표면을 텍스처화하는 단계를 수반하며, 여기서 에칭 저항성 층은 에칭 동안 P-형 도펀트 함유 층을 보호한다.
일 실시예에서, 방법은, P-형 도펀트 함유 층을 형성하는 단계에 후속하여, 기판을 가열하여서, N-형 도펀트 소스 막의 영역으로부터 N-형 도펀트를 확산시켜 기판 내에 대응하는 N-형 확산 영역을 형성하고, P-형 도펀트 함유 층으로부터 P-형 도펀트를 확산시켜 N-형 확산 영역들 사이의 기판 내에 대응하는 P-형 확산 영역을 형성하는 단계를 추가로 수반한다.
일 실시예에서, 가열하는 단계는 대략 1 내지 100분 범위의 지속기간 동안 대략 850 내지 1100℃ 범위의 온도에서 수행되고, 가열하는 단계는 에칭하는 단계에 후속하여 수행된다.
일 실시예에서, 기판의 제1 표면은 태양 전지의 배면 표면이고, 기판의 제2 표면은 태양 전지의 수광 표면이며, 방법은 N-형 및 P-형 확산 영역까지 금속 접점을 형성하는 단계를 추가로 수반한다.
일 실시예에서, 방법은, 기판의 제2 표면을 에칭하는 단계에 후속하여, 기판의 텍스처화된 제2 표면 상에 반사 방지 코팅 층을 형성하는 단계를 추가로 수반한다.
일 실시예에서, N-형 도펀트 소스 막의 복수의 영역을 형성하는 단계는 인규산염 유리(PSG)의 층을 형성하는 단계를 포함하며, 여기서 P-형 도펀트 함유 층을 형성하는 단계는 붕규산염 유리(BSG)의 층을 형성하는 단계를 포함하고, 에칭 저항성 층을 형성하는 단계는 질화규소 층을 형성하는 단계를 포함한다.
일 실시예에서, 기판은 단결정 규소 기판이며, 여기서 기판의 제2 표면을 에칭하는 단계는 수산화물계 습식 에칭제로 제2 표면을 처리하는 단계를 수반한다.
실시예에서, 태양 전지가 상기 방법에 따라 제조된다.
실시예에서, 태양 전지는 태양 전지의 기판의 제1 표면 상에 배치된 N-형 도핑된 규소 나노입자의 복수의 영역, 및 기판 내의 대응하는 N-형 확산 영역을 포함한다. P-형 도펀트 함유 층이 N-형 도핑된 규소 나노입자의 복수의 영역 상에 배치되고 N-형 도핑된 규소 나노입자의 영역들 사이의 기판의 제1 표면 상에 배치되며, 대응하는 P-형 확산 영역이 N-형 확산 영역들 사이의 기판 내에 배치된다. 캡핑 층이 P-형 도펀트 함유 층 상에 배치된다. 에칭 저항성 층이 캡핑 층 상에 배치된다. 제1 세트의 금속 접점들이 에칭 저항성 층, 캡핑 층, P-형 도펀트 함유 층 및 N-형 도핑된 규소 나노입자의 복수의 영역을 통해, 그리고 N-형 확산 영역까지 배치된다. 제2 세트의 금속 접점들이 에칭 저항성 층, 캡핑 층 및 P-형 도펀트 함유 층을 통해, 그리고 P-형 확산 영역까지 배치된다.
일 실시예에서, 태양 전지는 제1 표면 반대편의, 기판의 텍스처화된 제2 표면을 추가로 포함한다.
일 실시예에서, 기판의 제1 표면은 태양 전지의 배면 표면이고, 기판의 제2 표면은 태양 전지의 수광 표면이다.
일 실시예에서, 태양 전지는 기판의 텍스처화된 제2 표면 상에 배치된 반사 방지 코팅 층을 추가로 포함한다.
일 실시예에서, N-형 도핑된 규소 나노입자의 복수의 영역은 대략 5 내지 100 나노미터 범위의 평균 입자 크기를 갖는 인 도핑된 규소 나노입자들을 포함한다.
일 실시예에서, P-형 도펀트 함유 층은 붕규산염 유리(BSG)의 층이다.
일 실시예에서, 에칭 저항성 층은 질화규소 층이다.
일 실시예에서, 캡핑 층은 비도핑 규산염 유리(USG)의 층이다.
일 실시예에서, 기판은 단결정 규소 기판이다.

Claims (20)

  1. 태양 전지(solar cell)의 이미터 영역(emitter region)을 제조하는 방법으로서,
    태양 전지의 기판의 제1 표면 상에 N-형 도핑된 규소 나노입자의 복수의 영역을 형성하는 단계;
    N-형 도핑된 규소 나노입자의 복수의 영역 상에 그리고 N-형 도핑된 규소 나노입자의 영역들 사이의, 기판의 제1 표면 상에 P-형 도펀트 함유 층을 형성하는 단계;
    P-형 도펀트 함유 층 상에 캡핑 층(capping layer)을 형성하는 단계;
    캡핑 층 상에 에칭 저항성 층(etch resistant layer)을 형성하는 단계; 및
    제1 표면 반대편의, 기판의 제2 표면을 에칭하여 기판의 제2 표면을 텍스처화하는 단계 - 에칭 저항성 층은 에칭 동안 캡핑 층 및 P-형 도펀트 함유 층을 보호함 - 를 포함하는, 방법.
  2. 제1항에 있어서,
    P-형 도펀트 함유 층을 형성하는 단계에 후속하여, 기판을 가열하여서, N-형 도핑된 규소 나노입자의 영역으로부터 N-형 도펀트를 확산시켜 기판 내에 대응하는 N-형 확산 영역을 형성하고, P-형 도펀트 함유 층으로부터 P-형 도펀트를 확산시켜 N-형 확산 영역들 사이의 기판 내에 대응하는 P-형 확산 영역을 형성하는 단계를 추가로 포함하는, 방법.
  3. 제2항에 있어서, 가열하는 단계는 대략 1 내지 100분 범위의 지속기간(duration) 동안 대략 850 내지 1100℃ 범위의 온도에서 수행되는, 방법.
  4. 제2항에 있어서, 가열하는 단계는 에칭하는 단계에 후속하여 수행되는, 방법.
  5. 제2항에 있어서, 기판의 제1 표면은 태양 전지의 배면 표면이고, 기판의 제2 표면은 태양 전지의 수광 표면이며, 상기 방법은,
    N-형 및 P-형 확산 영역까지 금속 접점을 형성하는 단계를 추가로 포함하는, 방법.
  6. 제1항에 있어서,
    기판의 제2 표면을 에칭하는 단계에 후속하여, 기판의 텍스처화된 제2 표면 상에 반사 방지 코팅 층을 형성하는 단계를 추가로 포함하는, 방법.
  7. 제1항에 있어서, N-형 도핑된 규소 나노입자의 복수의 영역을 형성하는 단계는 대략 5 내지 100 나노미터 범위의 평균 입자 크기 및 대략 10 내지 50% 범위의 다공도(porosity)를 갖는 인 도핑된 규소 나노입자들을 인쇄하거나 스핀-온 코팅(spin-on coating)하는 단계를 포함하는, 방법.
  8. 제1항에 있어서, P-형 도펀트 함유 층을 형성하는 단계는 붕규산염 유리(borosilicate glass, BSG)의 층을 형성하는 단계를 포함하는, 방법.
  9. 제1항에 있어서, 에칭 저항성 층을 형성하는 단계는 질화규소 층을 형성하는 단계를 포함하는, 방법.
  10. 제1항에 있어서, 캡핑 층을 형성하는 단계는 비도핑 규산염 유리(undoped silicate glass, USG)의 층을 형성하는 단계를 포함하는, 방법.
  11. 제1항에 있어서, 기판은 단결정 규소 기판이고, 기판의 제2 표면을 에칭하는 단계는 수산화물계 습식 에칭제로 제2 표면을 처리하는 단계를 포함하는, 방법.
  12. 제1항의 방법에 따라 제조되는, 태양 전지.
  13. 태양 전지의 이미터 영역을 제조하는 방법으로서,
    태양 전지의 기판의 제1 표면 상에 N-형 도펀트 소스 막의 복수의 영역을 형성하는 단계;
    N-형 도펀트 소스 막의 복수의 영역 상에 그리고 N-형 도펀트 소스 막의 영역들 사이의, 기판의 제1 표면 상에 P-형 도펀트 함유 층을 형성하는 단계;
    P-형 도펀트 함유 층 상에 에칭 저항성 층을 형성하는 단계; 및
    제1 표면 반대편의, 기판의 제2 표면을 에칭하여 기판의 제2 표면을 텍스처화하는 단계 - 에칭 저항성 층은 에칭 동안 P-형 도펀트 함유 층을 보호함 - 를 포함하는, 방법.
  14. 제13항에 있어서,
    P-형 도펀트 함유 층을 형성하는 단계에 후속하여, 기판을 가열하여서, N-형 도펀트 소스 막의 영역으로부터 N-형 도펀트를 확산시켜 기판 내에 대응하는 N-형 확산 영역을 형성하고, P-형 도펀트 함유 층으로부터 P-형 도펀트를 확산시켜 N-형 확산 영역들 사이의 기판 내에 대응하는 P-형 확산 영역을 형성하는 단계를 추가로 포함하는, 방법.
  15. 제14항에 있어서, 가열하는 단계는 대략 1 내지 100분 범위의 지속기간 동안 대략 850 내지 1100℃ 범위의 온도에서 수행되고, 가열하는 단계는 에칭하는 단계에 후속하여 수행되는, 방법.
  16. 제14항에 있어서, 기판의 제1 표면은 태양 전지의 배면 표면이고, 기판의 제2 표면은 태양 전지의 수광 표면이며, 상기 방법은,
    N-형 및 P-형 확산 영역까지 금속 접점을 형성하는 단계를 추가로 포함하는, 방법.
  17. 제13항에 있어서,
    기판의 제2 표면을 에칭하는 단계에 후속하여, 기판의 텍스처화된 제2 표면 상에 반사 방지 코팅 층을 형성하는 단계를 추가로 포함하는, 방법.
  18. 제13항에 있어서, N-형 도펀트 소스 막의 복수의 영역을 형성하는 단계는 인규산염 유리(phosphosilicate glass, PSG)의 층을 형성하는 단계를 포함하고, P-형 도펀트 함유 층을 형성하는 단계는 붕규산염 유리(BSG)의 층을 형성하는 단계를 포함하며, 에칭 저항성 층을 형성하는 단계는 질화규소 층을 형성하는 단계를 포함하는, 방법.
  19. 제13항에 있어서, 기판은 단결정 규소 기판이고, 기판의 제2 표면을 에칭하는 단계는 수산화물계 습식 에칭제로 제2 표면을 처리하는 단계를 포함하는, 방법.
  20. 제13항의 방법에 따라 제조되는, 태양 전지.
KR1020157018888A 2012-12-18 2013-11-27 에칭 저항성 막을 사용한 태양 전지 이미터 영역 제조 KR20150096720A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/718,518 2012-12-18
US13/718,518 US20140166094A1 (en) 2012-12-18 2012-12-18 Solar cell emitter region fabrication using etch resistant film
PCT/US2013/072418 WO2014099321A1 (en) 2012-12-18 2013-11-27 Solar cell emitter region fabrication using etch resistant film

Publications (1)

Publication Number Publication Date
KR20150096720A true KR20150096720A (ko) 2015-08-25

Family

ID=50929538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157018888A KR20150096720A (ko) 2012-12-18 2013-11-27 에칭 저항성 막을 사용한 태양 전지 이미터 영역 제조

Country Status (8)

Country Link
US (1) US20140166094A1 (ko)
JP (1) JP2016506074A (ko)
KR (1) KR20150096720A (ko)
CN (1) CN105103300A (ko)
AU (1) AU2013363569B2 (ko)
DE (1) DE112013006055T5 (ko)
TW (1) TW201436272A (ko)
WO (1) WO2014099321A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140166093A1 (en) * 2012-12-18 2014-06-19 Paul Loscutoff Solar cell emitter region fabrication using n-type doped silicon nano-particles
US9385000B2 (en) * 2014-01-24 2016-07-05 United Microelectronics Corp. Method of performing etching process
JP6692797B2 (ja) * 2015-03-31 2020-05-13 株式会社カネカ 太陽電池及びその製造方法
FR3060854B1 (fr) * 2016-12-16 2021-05-14 Armor Procede de fabrication d'un module photovoltaique et module photovoltaique ainsi obtenu
FR3082356B1 (fr) * 2018-06-11 2020-06-19 Armor Procede de fabrication d'un module photovoltaique et module photovoltaique ainsi obtenu
TWI718703B (zh) * 2019-10-09 2021-02-11 長生太陽能股份有限公司 太陽能電池及其製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998288B1 (en) * 2003-10-03 2006-02-14 Sunpower Corporation Use of doped silicon dioxide in the fabrication of solar cells
US8008575B2 (en) * 2006-07-24 2011-08-30 Sunpower Corporation Solar cell with reduced base diffusion area
US7705237B2 (en) * 2006-11-27 2010-04-27 Sunpower Corporation Solar cell having silicon nano-particle emitter
US20100147368A1 (en) * 2007-05-17 2010-06-17 Day4 Energy Inc. Photovoltaic cell with shallow emitter
US20080314443A1 (en) * 2007-06-23 2008-12-25 Christopher Michael Bonner Back-contact solar cell for high power-over-weight applications
JP5226255B2 (ja) * 2007-07-13 2013-07-03 シャープ株式会社 太陽電池の製造方法
US20100275982A1 (en) * 2007-09-04 2010-11-04 Malcolm Abbott Group iv nanoparticle junctions and devices therefrom
TW201019482A (en) * 2008-04-09 2010-05-16 Applied Materials Inc Simplified back contact for polysilicon emitter solar cells
EP2324509A2 (en) * 2008-08-27 2011-05-25 Applied Materials, Inc. Back contact solar cells using printed dielectric barrier
US20100071765A1 (en) * 2008-09-19 2010-03-25 Peter Cousins Method for fabricating a solar cell using a direct-pattern pin-hole-free masking layer
KR101002282B1 (ko) * 2008-12-15 2010-12-20 엘지전자 주식회사 태양 전지 및 그 제조 방법
CN101800266B (zh) * 2010-03-12 2011-06-22 上海太阳能电池研究与发展中心 一种选择性发射极晶体硅太阳能电池的制备方法
US8883552B2 (en) * 2010-08-11 2014-11-11 Crystal Solar Inc. MWT architecture for thin SI solar cells
US20120060904A1 (en) * 2010-09-13 2012-03-15 Smith David D Fabrication Of Solar Cells With Silicon Nano-Particles
US8802486B2 (en) * 2011-04-25 2014-08-12 Sunpower Corporation Method of forming emitters for a back-contact solar cell
US20140166093A1 (en) * 2012-12-18 2014-06-19 Paul Loscutoff Solar cell emitter region fabrication using n-type doped silicon nano-particles

Also Published As

Publication number Publication date
WO2014099321A1 (en) 2014-06-26
TW201436272A (zh) 2014-09-16
CN105103300A (zh) 2015-11-25
AU2013363569B2 (en) 2017-05-25
DE112013006055T5 (de) 2015-09-10
US20140166094A1 (en) 2014-06-19
AU2013363569A1 (en) 2015-06-18
JP2016506074A (ja) 2016-02-25

Similar Documents

Publication Publication Date Title
US9166079B2 (en) Method of forming contacts for a back-contact solar cell
US9559246B2 (en) Solar cell emitter region fabrication using silicon nano-particles
US8603851B2 (en) Solar cell and method of manufacturing the same by simultaneously forming first and second doping regions
US20100032012A1 (en) Solar cell and method of manufacturing the same
KR20150096720A (ko) 에칭 저항성 막을 사용한 태양 전지 이미터 영역 제조
JP6722117B2 (ja) 結晶シリコンを用いた太陽電池の受光面のパッシベーション
CN113707761A (zh) 一种n型选择性发射极太阳能电池及其制备方法
US9685581B2 (en) Manufacturing method of solar cell
AU2017239612A1 (en) Solar cell emitter region fabrication using N-type doped silicon nano-particles
CN112466967A (zh) 一种选择性发射极太阳能电池及其制备方法
US8338275B2 (en) Methods of forming a metal contact on a silicon substrate
TW201611309A (zh) 太陽能電池的光接收表面的鈍化
CN109713056B (zh) 一种具有径向pn结的黑硅太阳电池制备方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid