KR101103173B1 - 반도체 처리용 성막 장치 및 그 사용 방법과 컴퓨터로 판독 가능한 매체 - Google Patents

반도체 처리용 성막 장치 및 그 사용 방법과 컴퓨터로 판독 가능한 매체 Download PDF

Info

Publication number
KR101103173B1
KR101103173B1 KR1020070073930A KR20070073930A KR101103173B1 KR 101103173 B1 KR101103173 B1 KR 101103173B1 KR 1020070073930 A KR1020070073930 A KR 1020070073930A KR 20070073930 A KR20070073930 A KR 20070073930A KR 101103173 B1 KR101103173 B1 KR 101103173B1
Authority
KR
South Korea
Prior art keywords
gas
film
halogen acid
film forming
forming apparatus
Prior art date
Application number
KR1020070073930A
Other languages
English (en)
Other versions
KR20080010301A (ko
Inventor
쯔네유끼 오까베
히또시 가또오
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20080010301A publication Critical patent/KR20080010301A/ko
Application granted granted Critical
Publication of KR101103173B1 publication Critical patent/KR101103173B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Cleaning In General (AREA)

Abstract

반도체 처리용 성막 장치의 사용 방법은 할로겐 산성 가스의 가스 공급원과 유량 컨트롤러 사이의 상류 가스 유로 내에 제1 환경을 형성한다. 상기 제1 환경은 상기 할로겐 산성 가스의 평균 분자량이 20 이상이고 23 이하가 되도록 설정된다. 사용 방법은, 또한, 상기 가스 공급원으로부터 상기 제1 환경이 형성된 상기 상류 가스 유로 및 상기 유량 컨트롤러를 통해 상기 할로겐 산성 가스를 공급하면서 상기 성막 장치의 반응실 내에 상기 할로겐 산성 가스를 포함하는 클리닝 가스를 공급한다. 이와 같이 하여 공급된 상기 클리닝 가스에 의해 상기 반응실의 내면에 부착되는 부생성물막을 에칭하여 제거한다.
반도체 웨이퍼, 할로겐 산성 가스, 클리닝 가스, 성막 장치, 반도체 디바이스

Description

반도체 처리용 성막 장치 및 그 사용 방법과 컴퓨터로 판독 가능한 매체 {FILM FORMATION APPARATUS FOR SEMICONDUCTOR PROCESS AND METHOD FOR USING THE SAME, AND COMPUTER READABLE MEDIUM}
본 발명은 반도체 웨이퍼 등의 피처리 기판 상에 막을 형성하기 위한 반도체 처리용 성막 장치와 상기 장치의 사용 방법에 관한 것이다. 여기서, 반도체 처리라 함은, 반도체 웨이퍼나 LCD(Liquid Crystal Display)와 같은 FPD(Flat ㎩nel Display)용 글래스 기판 등의 피처리 기판 상에 반도체층, 절연층, 도전층 등을 소정의 패턴으로 형성함으로써 상기 피처리 기판 상에 반도체 디바이스나, 반도체 디바이스에 접속되는 배선, 전극 등을 포함하는 구조물을 제조하기 위해 실시되는 다양한 처리를 의미한다.
반도체 디바이스의 제조 공정에서는 CVD(Chemical Vapor Deposition) 등의 처리에 의해, 피처리 기판, 예를 들어 반도체 웨이퍼에 실리콘 산화막, 실리콘 질화막 등의 박막을 형성하는 처리가 행해진다. 이와 같은 성막 처리에서는, 예를 들어 이하와 같이 하여 반도체 웨이퍼에 성막이 형성된다.
우선, 열처리 장치의 반응관(반응실) 내를 히터에 의해 소정의 로드 온도로 가열하고, 복수매의 반도체 웨이퍼를 수용한 웨이퍼 보트를 로드한다. 다음에, 반 응관 내를 히터에 의해 소정의 처리 온도로 가열하는 동시에, 배기 보트로부터 반응관 내의 가스를 배기하여 반응관 내를 소정의 압력으로 감압한다.
다음에, 반응관 내를 소정의 온도 및 압력으로 유지하면서(배기를 계속하면서), 처리 가스 도입관으로부터 반응관 내로 성막 가스를 공급한다. 예를 들어 CVD에서는 반응관 내에 성막 가스가 공급되면, 성막 가스가 열반응을 일으켜 반응 생성물이 생성된다. 반응 생성물은 반도체 웨이퍼의 표면에 퇴적되고, 반도체 웨이퍼의 표면에 박막이 형성된다.
성막 처리에 의해 생성되는 반응 생성물은 반도체 웨이퍼의 표면뿐만 아니라, 예를 들어 반응관의 내면이나 각종 지그 등에도 부생성물막으로서 퇴적(부착)된다. 부생성물막이 반응관 내에 부착된 상태에서 성막 처리를 계속해서 행하면, 『반응관을 구성하는 석영과 부생성물막의 열팽창률의 차이에 의해 발생하는 응력에 의해 석영이나 부생성물막이 부분적으로 박리된다. 이에 의해, 파티클이 발생하고, 제조되는 반도체 디바이스의 수율을 저하시키거나, 혹은 처리 장치의 부품을 열화시키는 원인이 된다.』
이로 인해, 성막 처리를 복수회 행한 후, 반응관 내의 클리닝이 행해진다. 이 클리닝에서는 히터에 의해 소정의 온도로 가열된 반응관 내에 클리닝 가스, 예를 들어 불소와 함할로겐 산성 가스의 혼합 가스가 공급된다. 반응관의 내면 등에 부착된 부생성물막은 클리닝 가스에 의해 드라이 에칭되어 제거된다. 일본 특허 공개 평3-293726호 공보는 이러한 종류의 클리닝 방법을 개시한다. 그러나, 후술하는 바와 같이, 본 발명자들에 따르면, 종래의 이러한 종류의 클리닝 방법에서는 클리닝을 안정적으로 행할 수 없는 문제나, 제품의 수율이 저하되거나, 혹은 장치 내부의 부품이 열화되는 등의 문제가 생기는 경우가 있는 것이 발견되고 있다.
본 발명은 반응관 내의 클리닝을 안정적으로 행할 수 있는 반도체 처리용 성막 장치와 상기 장치의 사용 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 제품의 수율의 저하나, 장치 내부의 부품의 열화를 방지할 수 있는 반도체 처리용 성막 장치와 상기 장치의 사용 방법을 제공하는 것을 다른 목적으로 한다.
본 발명의 제1 시점은, 반도체 처리용 성막 장치의 사용 방법이며,
할로겐 산성 가스의 가스 공급원과 유량 컨트롤러 사이의 상류 가스 유로 내에, 상기 할로겐 산성 가스의 평균 분자량이 20 이상이고 23 이하가 되도록 설정되는 제1 환경을 형성하는 공정과,
상기 가스 공급원으로부터 상기 제1 환경이 형성된 상기 상류 가스 유로 및 상기 유량 컨트롤러를 통해 상기 할로겐 산성 가스를 공급하면서 상기 성막 장치의 반응실 내에 상기 할로겐 산성 가스를 포함하는 클리닝 가스를 공급하는 공정과,
이와 같이 하여 공급된 상기 클리닝 가스에 의해 상기 반응실의 내면에 부착되는 부생성물막을 에칭하여 제거하는 공정을 구비한다.
본 발명의 제2 시점은, 반도체 처리용 성막 장치이며,
피처리 기판을 수용하는 반응실과,
상기 반응실 내를 가열하는 히터와,
상기 반응실 내를 배기하는 배기계와,
상기 반응실 내에, 상기 피처리 기판 상에 프로덕트막을 형성하기 위한 성막 가스를 공급하는 성막 가스 공급계와,
상기 반응실 내에, 상기 성막 가스에 유래되는 부생성물막을 제거하기 위한 할로겐 산성 가스를 포함하는 클리닝 가스를 공급하고, 상기 할로겐 산성 가스의 가스 공급원과 유량 컨트롤러 사이의 상류 가스 유로를 포함하는 클리닝 가스 공급계와,
상기 장치의 동작을 제어하는 제어부를 구비하고, 상기 제어부는,
상기 상류 가스 유로 내에, 상기 할로겐 산성 가스의 평균 분자량이 20 이상이고 23 이하가 되도록 설정되어 있는 제1 환경을 형성하는 공정과,
상기 가스 공급원으로부터 상기 제1 환경이 형성된 상기 상류 가스 유로 및 상기 유량 컨트롤러를 통해 상기 할로겐 산성 가스를 공급하면서 상기 반응실 내에 상기 할로겐 산성 가스를 포함하는 클리닝 가스를 공급하는 공정과,
이와 같이 하여 공급된 상기 클리닝 가스에 의해 상기 반응실의 내면에 부착되는 부생성물막을 에칭하여 제거하는 공정을 실행한다.
본 발명의 제3 시점은, 프로세서에서 실행하는 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체이며,
상기 프로그램 지령은 프로세서에 의해 실행될 때, 반도체 처리용 성막 장치에,
할로겐 산성 가스의 가스 공급원과 유량 컨트롤러 사이의 상류 가스 유로 내 에, 상기 할로겐 산성 가스의 평균 분자량이 20 이상이고 23 이하가 되도록 설정되는 제1 환경을 형성하는 공정과,
상기 가스 공급원으로부터 상기 제1 환경이 형성된 상기 상류 가스 유로 및 상기 유량 컨트롤러를 통해 상기 할로겐 산성 가스를 공급하면서 상기 성막 장치의 반응실 내에 상기 할로겐 산성 가스를 포함하는 클리닝 가스를 공급하는 공정과,
이와 같이 하여 공급된 상기 클리닝 가스에 의해 상기 반응실의 내면에 부착되는 부생성물막을 에칭하여 제거하는 공정을 실행시킨다.
본 발명에 따르면, 반응관 내의 클리닝을 안정적으로 행할 수 있는 반도체 처리용 성막 장치와 상기 장치의 사용 방법을 제공할 수 있다.
또한, 제품의 수율의 저하나, 장치 내부의 부품의 열화를 방지할 수 있는 반도체 처리용 성막 장치와 상기 장치의 사용 방법을 제공할 수 있다.
본 발명의 추가 목적 및 이점들은 다음의 상세한 설명에 개시될 것이며, 일부는 상세한 설명으로부터 명백할 것이고 또는 본 발명의 실시에 의해 학습될 수도 있다. 본 발명의 목적 및 이점들은 특별히 이후에 개시되는 수단들 및 조합들에 의해 인식되고 얻어질 수도 있다.
본 명세서에 합체되고 일부로 구성되는 첨부 도면들은 본 발명의 실시예들을 나타내고 있고, 상기한 일반적인 설명과 함께 하기되는 실시예들의 상세한 설명은 본 발명의 원리들을 설명하는 것으로 제공된다.
본 발명자들은 본 발명의 개발의 과정에서 반도체 처리용 성막 장치의 반응관 내를 클리닝하는 종래의 방법에 있어서 발생하는 문제에 대해 연구하였다. 그 결과, 본 발명자들은 이하에 서술하는 바와 같은 지견을 얻었다.
『즉, 종래, 불화수소와 같은 클리닝 가스를 반응관 내에 공급하는 경우, 예를 들어 온도 : 상온 내지 40 ℃, 압력 : 상압 내지 131 ㎪(985 Torr)로 설정된 가스 공급관을 통해 반응관 내에 공급한다. 이 경우, 불화수소의 액화에 의해 가스 공급관 내가 부식되고, 금속 화합물, 예를 들어 금속 불화물이 반응관 내에 부착되 는 것 및/또는 웨이퍼(W) 상에서 메탈 오염물이 발생하는 경우가 있다. 또한, 이와 함께 파티클이 발생하므로, 제조되는 반도체 디바이스의 수율을 저하시키거나, 혹은 처리 장치의 부품을 열화시키는 원인이 된다. 또한, 클리닝 가스를 반응관 내에 소정의 유량으로 안정적으로 공급할 수 없게 되는 경우가 있다.
이 문제를 해소하기 위해, 반응관을, 예를 들어 불화수소(HF) 용액으로 클리닝할 수 있다. 이 경우, 웨이퍼 에칭에 의해 부생성물막이 제거된다. 그러나, 웨이퍼 에칭에서는 반응관을 제거하여 수작업으로 클리닝하고, 다시 조립 및 조정하는 작업이 필요하다. 또한, 열처리 장치를 장기간 정지해야만 하므로, 큰 다운 타임이 발생하여 가동율이 저하된다.(OK?)』
이하에, 이와 같은 지견을 기초로 하여 구성된 본 발명의 실시 형태에 대해 도면을 참조하여 설명한다. 또한, 이하의 설명에 있어서, 대략 동일한 기능 및 구성을 갖는 구성 요소에 대해서는 동일 부호를 붙여, 중복 설명은 필요한 경우에만 행한다.
도1은 본 발명의 실시 형태에 관한 종형 열처리 장치를 도시하는 도면이다. 도1에 도시한 바와 같이, 열처리 장치(1)는 길이 방향이 수직 방향을 향하게 된 대략 원통형의 반응관(반응실)(2)을 갖는다. 반응관(2)은 내열 및 내부식성이 우수한 재료, 예를 들어 석영에 의해 형성된다.
반응관(2)의 상단부에는 상단부를 향해 직경이 축소되도록 대략 원추형으로 형성된 정부(3)가 배치된다. 정부(3)의 중앙에는 반응관(2) 내의 가스를 배기하기 위한 배기구(4)가 배치된다. 배기구(4)에는 기밀한 배기관(5)을 통해 배기부(GE) 가 접속된다. 배기부(GE)에는 밸브, 진공 배기 펌프(도1에 도시하지 않고, 도3에 부호 127로 지시) 등의 압력 조정 기구가 배치된다. 배기부(GE)에 의해 반응관(2) 내의 분위기가 배출되는 동시에, 소정의 압력(진공도)으로 설정 가능해진다.
반응관(2)의 하방에는 덮개체(6)가 배치된다. 덮개체(6)는 내열 및 내부식성이 우수한 재료, 예를 들어 석영에 의해 형성된다. 덮개체(6)는 후술하는 보트 엘리베이터(도1에 도시하지 않고, 도3에 부호 128로 지시)에 의해 상하 이동 가능하게 구성된다. 보트 엘리베이터에 의해 덮개체(6)가 상승하면, 반응관(2)의 하방측[노(爐) 입구 부분]이 폐쇄된다. 보트 엘리베이터에 의해 덮개체(6)가 하강하면, 반응관(2)의 하방측(노 입구 부분)이 개방된다.
덮개체(6)의 상부에는 보온통(7)이 배치된다. 보온통(7)은 반응관(2)의 노 입구 부분으로부터의 방열에 의한 반응관(2) 내의 온도 저하를 방지하는 저항 발열체로 이루어지는 평면형의 히터(8)를 갖는다. 이 히터(8)는 통형의 지지체(9)에 의해 덮개체(6)의 상면으로부터 소정의 높이로 지지된다.
보온통(7)의 상방에는 회전 테이블(10)이 배치된다. 회전 테이블(10)은 피처리 기판, 예를 들어 반도체 웨이퍼(W)를 수용하는 웨이퍼 보트(11)를 회전 가능하게 적재하는 적재대로서 기능한다. 구체적으로는, 회전 테이블(10)의 하부에는 회전 지주(12)가 배치된다. 회전 지주(12)는 히터(8)의 중앙부를 관통하여 회전 테이블(10)을 회전시키는 회전 기구(13)에 접속된다.
회전 기구(13)는 모터(도시하지 않음)와, 덮개체(6)의 하면측으로부터 상면측으로 기밀 상태에서 관통 도입된 회전축(14)을 구비하는 회전 도입부(15)로 주로 구성된다. 회전축(14)은 회전 테이블(10)의 회전 지주(12)에 연통되어 회전 지주(12)를 통해 모터의 회전력을 회전 테이블(10)로 전한다. 이로 인해, 회전 기구(13)의 모터에 의해 회전축(14)이 회전하면, 회전축(14)의 회전력이 회전 지주(12)로 전해져 회전 테이블(10)이 회전한다.
웨이퍼 보트(11)는 반도체 웨이퍼(W)가 수직 방향에 소정의 간격을 두고 복수매, 예를 들어 100매 수용 가능하게 구성된다. 웨이퍼 보트(11)는 내열 및 내부식성이 우수한 재료, 예를 들어 석영에 의해 형성된다. 이와 같이, 회전 테이블(10) 상에 웨이퍼 보트(11)가 적재되므로, 회전 테이블(10)이 회전하면 웨이퍼 보트(11)가 회전하고, 웨이퍼 보트(11) 내에 수용된 반도체 웨이퍼(W)가 회전한다.
반응관(2)의 주위에는 반응관(2)을 둘러싸도록, 예를 들어 저항 발열체로 이루어지는 히터(16)가 배치된다. 이 히터(16)에 의해 반응관(2)의 내부가 소정의 온도로 승온(가열)되고, 이 결과, 반도체 웨이퍼(W)가 소정의 온도로 가열된다.
반응관(2)의 하단부 근방의 측면에는 반응관(2) 내에 처리 가스(예를 들어, 성막 가스, 클리닝 가스)를 도입하는 처리 가스 도입관(17)이 삽입 관통된다. 처리 가스 도입관(17)은 후술하는 매스플로우 컨트롤러(MFC)(23)(도1에 도시하지 않음)를 통해 처리 가스 공급부(20)에 접속된다.
성막 가스로서, 반도체 웨이퍼(W) 상에 실리콘 질화막(프로덕트막)을 CVD에 의해 형성하므로, 예를 들어 실란계 가스를 포함하는 제1 성막 가스와 질화 가스를 포함하는 제2 성막 가스가 사용된다. 여기서는, 실란계 가스로서, 디클로로실 란(DCS : SiH2Cl2) 가스가 사용되고, 질화 가스로서, 암모니아(NH3) 가스가 사용된다.
클리닝 가스는 할로겐 산성 가스, 예를 들어 불화수소(HP)를 포함하는 가스로 이루어진다. 본 실시 형태의 클리닝 가스는 볼소와, 불화수소 가스와, 질소나 희박 가스 등의 불활성 가스 희석 가스와의 혼합 가스이다.
또한, 도1에서는 처리 가스 도입관(17)을 하나만 도시하고 있지만, 본 실시 형태에서는 처리 공정의 종류 혹은 반응관(2) 내로 도입되는 가스의 종류에 따라서 복수개의 처리 가스 도입관(17)이 삽입 관통된다. 구체적으로는, 반응관(2) 내로 제1 성막 가스를 도입하는 제1 성막 가스 도입관과, 반응관(2) 내로 제2 성막 가스를 도입하는 제2 성막 가스 도입관과, 반응관(2) 내로 클리닝 가스를 도입하는 클리닝 가스 도입관이 반응관(2)의 하단부 근방의 측면에 삽입 관통된다. 처리 가스 공급부(20)의 상세에 대해서는 후술한다.
또한, 반응관(20) 하단부 근방의 측면에는 퍼지 가스 공급관(18)이 삽입 관통된다. 퍼지 가스 공급관(18)은 매스플로우 컨트롤(MFC)(도시하지 않음)을 통해 퍼지 가스 공급부(PGS)에 접속된다.
또한, 열처리 장치(1)는 장치 각 부의 제어를 행하는 제어부(100)를 갖는다. 도3은 제어부(100)의 구성을 도시하는 도면이다. 도3에 도시한 바와 같이, 제어부(100)에는 조작 패널(121), 온도 센서(군)(122), 압력계(군)(123), 히터 컨트롤러(124), MFC 제어부(125), 밸브 제어부(126), 진공 펌프(127), 보트 엘리베이 터(128) 등이 접속된다.
조작 패널(121)은 표시 화면과 조작 버튼을 구비하여 조작자의 조작 지시를 제어부(100)로 전하고, 또한 제어부(100)로부터의 다양한 정보를 표시 화면에 표시한다. 온도 센서(군)(122)는 반응관(2) 내, 배기관(5) 내, 처리 가스 도입관(17) 내 및 후술하는 접속관(21e) 내 등의 각 부의 온도를 측정하고, 그 측정치를 제어부(100)에 통지한다. 압력계(군)(123)는 반응관(2) 내, 배기관(5) 내, 처리 가스 도입관(17) 내 및 후술하는 접속관(21e) 내 등의 각 부의 압력을 측정하고, 측정치를 제어부(100)에 통지한다.
히터 컨트롤러(124)는 히터(8), 히터(16), 후술하는 히터(26)(26a 내지 26e)를 개별로 제어하기 위한 것이다. 히터 컨트롤러(124)는 제어부(100)로부터의 지시에 응답하고, 이들 히터에 통전하여 이들을 가열한다. 히터 컨트롤러(124)는, 또한 이들 히터의 소비 전력을 개별로 측정하여 제어부(100)에 통지한다.
MFC 제어부(125)는 처리 가스 도입관(17), 접속관(21e)에 배치된 MFC(23) 및 퍼지 가스 공급관(18)에 배치된 MFC(도시하지 않음)를 제어한다. MFC 제어부(125)는 각 MFC를 흐르는 가스의 유량을 제어부(100)로부터 지시된 양으로 제어한다. MFC 제어부(125)는, 또한 MFC에 실제로 흐른 가스의 유량을 측정하여 제어부(100)에 통지한다.
밸브 제어부(126)는 각 배관에 배치되고, 각 배관에 배치된 밸브의 개방도를 제어부(100)로부터 지시된 값으로 제어한다. 진공 펌프(127)는 배기관(5)에 접속되어 반응관(2) 내의 가스를 배기한다.
보트 엘리베이터(128)는 덮개체(6)를 상승시킴으로써, 회전 테이블(10) 상에 적재된 웨이퍼 보트(11)[반도체 웨이퍼(W)]를 반응관(2) 내에 로드한다. 보트 엘리베이터(128)는, 또한 덮개체(6)를 하강시킴으로써, 회전 테이블(10) 상에 적재된 웨이퍼 보트(11)[반도체 웨이퍼(W)]를 반응관(2) 내로부터 언로드한다.
제어부(100)는 레시피 기억부(111)와, ROM(112)과, RAM(113)과, I/O 포트(114)와, CPU(115)를 포함한다. 이들은 버스(116)에 의해 서로 접속되고, 버스(116)를 통해 각 부 사이에서 정보가 전달된다.
레시피 기억부(111)에는 셋업용 레시피와 복수의 프로세스용 레시피가 기억된다. 열처리 장치(1)의 제조 당초에는 셋업용 레시피만이 저장된다. 셋업용 레시피는 각 열처리 장치에 따른 열모델 등을 생성할 때에 실행되는 것이다. 프로세스용 레시피는 사용자가 실제로 행하는 열처리(프로세스)마다 준비되는 레시피이다. 프로세스용 레시피는 반응관(2)으로의 반도체 웨이퍼(W)의 로드로부터 처리 완료된 웨이퍼(W)를 언로드할 때까지의, 각 부의 온도의 변화, 반응관(2) 내의 압력 변화, 처리 가스의 공급의 개시 및 정지의 타이밍과 공급량 등을 규정한다.
ROM(112)은 EEPROM, 플래시 메모리, 하드디스크 등으로 구성되고, CPU(115)의 동작 프로그램 등을 기억하는 기록 매체이다. RAM(113)은 CPU(115)의 작업 영역으로서 기능한다.
I/O 포트(114)는 조작 패널(121), 온도 센서(122), 압력계(123), 히터 컨트롤러(124), MFC 제어부(125), 밸브 제어부(126), 진공 펌프(127), 보트 엘리베이터(128) 등에 접속되어 데이터나 신호의 입출력을 제어한다.
CPU(Central Processing Unit)(115)는 제어부(100)의 중추를 구성한다. CPU(115)는 ROM(112)에 기억된 제어 프로그램을 실행하고, 조작 패널(121)로부터의 지시에 따라서 레시피 기억부(111)에 기억되는 레시피(프로세스용 레시피)를 따라서 열처리 장치(1)의 동작을 제어한다. 즉, CPU(115)는 온도 센서(군)(122), 압력계(군)(123), MFC 제어부(125) 등에 반응관(2) 내 및 배기관(5) 내의 각 부의 온도, 압력, 유량 등을 측정시킨다. 또한, CPU(115)는 이 측정 데이터를 기초로 하여 히터 컨트롤러(124), MPC 제어부(125), 밸브 제어부(126), 진공 펌프(127) 등에 제어 신호 등을 출력하고, 상기 각 부가 프로세스용 레시피를 따르도록 제어한다.
도2는 도1에 도시하는 장치의 가스 공급부(20)의 구성을 도시하는 도면이다. 도2에 도시한 바와 같이, 처리 가스 도입관(17)은 가스의 종류, 즉 DCS, NH3, F2 및 HF마다 배치된 도입관(17a, 17b, 17c 및 17d)을 포함한다. 이들 도입관은 반응관(2)의 하단부 근방의 측면에 삽입 관통된다. 각 처리 가스 도입관(17)(17a 내지 17d)은 제1 밸브(22)(22a 내지 22d)와, 유량 제어부로서의 매스플로우 컨트롤러(MFC)(23)(23a 내지 23d)와, 제2 밸브(24)(24a 내지 24d)를 통해 가스 공급원(25)(25a 내지 25d)에 접속된다.
제1 밸브(22)는 MFC(23)의 하류측[반응관(2)측]에 배치되어 처리 가스 도입관(17)의 MFC(23) 하류측의 개방도를 조정한다. MFC(23)는 제1 밸브(22)와 제2 밸브(24) 사이에 배치되어 처리 가스 도입관(17)을 흐르는 가스의 유량을 소정량으로 제어한다. 제2 밸브(24)는 가스 공급원(25)의 하류측[가스 공급원(25)과 MFC(23) 사이)에 배치되어 처리 가스 도입관(17)의 가스 공급원(25) 하류측의 개방도를 조정한다. 가스 공급원(25)은 처리 가스 도입관(17)의 단부에 배치되어 반응관(2)[처리 가스 도입관(17)]에 공급하는 처리 가스를 수용한다.
또한, 가스 공급부(20)에 있어서, 처리 가스 도입관(17)의 주위에는 히터(26)(26a 내지 26d)가 배치된다. 히터(26)는 처리 가스 도입관(17)을 외부로부터 가열하고, 처리 가스 도입관(17) 내를 소정의 온도로 가열함으로써, 이것을 흐르는 처리 가스를 위한 소정의 환경을 형성한다.
예를 들어, 불화수소(HF)를 공급하는 라인에서는 불화수소 도입관(17d)에 제1 밸브(22d), MFC(23d), 제2 밸브(24d), 불화수소 공급원(25d)이 배치되고, 불화수소 도입관(17d)을 덮도록 히터(26d)가 배치된다. 이와 같이, 가스 공급부(20)에서는 반응관(2)에 공급하는 가스의 종류마다 공급 라인[처리 가스 도입관(17)]이 배치되고, 처리 가스 도입관(17)의 하류측으로부터 제1 밸브(22), MFC(23), 제2 밸브(24), 가스 공급원(25)이 배치된다. 또한, 처리 가스 도입관(17)을 덮도록 히터(26)가 배치된다.
또한, 불화수소 도입관(17d)의 제2 밸브(24d)와 MFC(23d) 사이에는 질소(N2)를 공급하기 위한 접속관(21e)이 설치된다. 접속관(21e)에는 제1 밸브(22c)와, MFC(23e)와, 제2 밸브(24e)와, 가스 공급원(25e)과, 히터(26e)가 배치되어, 불화수소를 공급하는 라인[불화수소 도입관(17d) 내]을 질소 퍼지할 수 있다.
다음에, 이상과 같이 구성된 열처리 장치(1)의 사용 방법에 대해 설명한다. 여기서는, 우선 반응관(2) 내에서 반도체 웨이퍼(W) 상에 실리콘 질화막을 CVD에 의해 형성한다. 다음에, 반응관(2) 내에 부착한, 실리콘 질화물을 주성분(50 ％ 이상을 의미함)으로 하는 부생성물막을 클리닝한다. 도4는 본 발명의 실시 형태에 관한 성막 처리 및 클리닝 처리의 레시피를 도시하는 도면이다.
또한, 이하의 설명에 있어서, 열처리 장치(1)를 구성하는 각 부의 동작은 제어부(100)[CPU(115)]에 의해 제어된다. 각 처리에 있어서의 반응관(2) 내의 온도, 압력, 가스의 유량 등은, 전술한 바와 같이 제어부(100)[CPU(115)]가 히터 컨트롤러(124)[히터(8), 히터(16), 히터(26)], MFC 제어부(125)[MFC(23) 등], 밸브 제어부(126)[제1 밸브(22), 제2 밸브(24) 등], 진공 펌프(127) 등을 제어함으로써, 도4에 도시하는 레시피를 따른 조건이 된다.
성막 처리에 있어서, 우선 히터(16)에 의해 반응관(2) 내를 소정의 로드 온도, 예를 들어 도4의 (a)에 도시한 바와 같이 300 ℃로 가열한다. 또한, 도4의 (c)에 도시한 바와 같이, 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 질소(N2)를 소정량으로 공급한다. 다음에, 반도체 웨이퍼(W)가 수용된 웨이퍼 보트(11)를 덮개체(6) 상에 적재하고, 보트 엘리베이터(128)에 의해 덮개체(6)를 상승시킨다. 이에 의해, 반도체 웨이퍼(W)를 탑재한 웨이퍼 보트(11)를 반응관(2) 내에 로드하는 동시에, 반응관(2)을 밀폐한다(로드 공정).
다음에, 도4의 (c)에 도시한 바와 같이 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량의 질소를 공급한다. 이와 함께, 히터(16)에 의해 반응관(2) 내 를, 도4의 (a)에 도시한 바와 같이 800 ℃의 소정의 성막 온도(처리 온도)로 가열한다. 또한, 반응관(2) 내의 가스를 배출하고, 반응관(2)을, 예를 들어 도4의 (b)에 도시한 바와 같이 40 ㎩(0.3 Torr)의 소정의 압력으로 감압한다. 그리고, 이 감압 및 가열 조작을 반응관(2)이 소정의 압력 및 온도에서 안정될 때까지 행한다(안정화 공정).
『또한, 회전 기구(13)의 모터를 제어하고, 회전 테이블(10)을 회전시켜 웨이퍼 보트(11)를 회전시킨다. 웨이퍼 보트(11)를 회전시킴으로써, 웨이퍼 보트(11)에 수용된 반도체 웨이퍼(W)도 회전하고, 반도체 웨이퍼(W)가 균일하게 가열된다.(OK?)』
반응관(2) 내가 소정의 압력 및 온도에서 안정되면, 퍼지 가스 공급관(18)으로부터의 질소의 공급을 정지한다. 또한, 제1 밸브(22a), 제2 밸브(24a), 제1 밸브(22b) 및 제2 밸브(24b)의 개방도를 제어하면서 히터(26a) 및 히터(26b)를 제어하여 DCS 도입관(17a) 및 암모니아 도입관(17b) 내를, 소정의 온도, 예를 들어 40 ℃, 소정의 압력, 예를 들어 131000 ㎩(985 Torr)로 설정한다.
계속해서, 처리 가스 도입관(17)[DCS 도입관(17a) 및 암모니아 도입관(17b)]으로부터 성막용 가스를 반응관(2) 내로 도입한다. 본 실시 형태에서는 제1 밸브(22b) 및 제2 밸브(24b)의 온도를 제어하면서 MFC(23b)를 제어하고, 도4의 (d)에 도시한 바와 같이 암모니아를 2 리터/분 공급한다. 또한, 제1 밸브(22a) 및 제2 밸브(24a)의 개방도를 제어하면서 MFC(23a)를 제어하고, 도4의 (e)에 도시한 바와 같이 DCS를 0.2 리터/분 공급한다. 반응관(2) 내로 도입된 성막용 가스가 반응 관(2) 내에서 가열되고, 반도체 웨이퍼(W)의 표면에 실리콘 질화막이 형성된다(성막 공정).
반도체 웨이퍼(W)의 표면에 소정 두께의 실리콘 질화막이 형성되면, 제1 밸브(22b), 제2 밸브(24b), 제1 밸브(22a) 및 제2 밸브(24a)를 폐쇄하고, DCS 도입관(17a) 및 암모니아 도입관(17b)으로부터의 성막용 가스의 도입을 정지한다. 그리고, 반응관(2) 내를 배기하는 동시에, 도4의 (c)에 도시한 바와 같이 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량의 질소를 공급하고, 반응관(2) 내의 가스를 배기관(5)으로 배출한다(퍼지 공정). 또한, 반응관(2) 내의 가스를 확실하게 배출하기 위해, 반응관(2) 내의 가스의 배출 및 질소의 공급을 복수회 반복하는 사이클 퍼지를 행하는 것이 바람직하다.
그리고, 도4의 (c)에 도시한 바와 같이 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량의 질소를 공급하고, 도4의 (b)에 도시한 바와 같이 반응관(2) 내의 압력을 상압으로 복귀시킨다. 또한, 반응관(2) 내를 소정의 온도, 예를 들어 도4의 (a)에 도시한 바와 같이 300 ℃로 설정한다. 마지막으로, 보트 엘리베이터(128)에 의해 덮개체(6)를 하강시킴으로써, 실리콘 질화막이 형성된 반도체 웨이퍼(W)와 함께 웨이퍼 보트(11)를 언로드한다(언로드 공정).
이상과 같은 성막 처리를 복수회 행하면, 성막 처리에 의해 생성되는 실리콘 질화가, 반도체 웨이퍼(W)의 표면뿐만 아니라, 반응관(2)의 내면 등에도 부생성물막으로서 부착된다. 이로 인해, 성막 처리를 소정 횟수 행한 후, 열처리 장치(1)의 클리닝을 실행한다.
클리닝에 있어서, 우선 히터(16)에 의해 반응관(2) 내를 소정의 로드 온도, 예를 들어 도4의 (a)에 도시한 바와 같이 300 ℃로 가열한다. 또한, 도4의 (c)에 도시한 바와 같이 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량의 질소를 공급한다. 다음에, 반도체 웨이퍼(W)가 수용되어 있지 않은 웨이퍼 보트(11)를 덮개체(6) 상에 적재하고, 보트 엘리베이터(128)에 의해 덮개체(6)를 상승시킨다. 이에 의해, 웨이퍼 보트(11)를 반응관(2) 내에 로드하는 동시에, 반응관(2)을 밀폐한다(로드 공정).
다음에, 도4의 (c)에 도시한 바와 같이 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량의 질소를 공급하는 동시에, 히터(16)에 의해 반응관(2) 내를 소정의 클리닝 온도, 예를 들어 도4의 (a)에 도시한 바와 같이 300 ℃로 가열한다. 또한, 반응관(2) 내의 가스를 배출하여 반응관(2)을 소정의 압력, 예를 들어 도4의 (b)에 도시한 바와 같이 53200 ㎩(400 Torr)로 감압한다. 그리고, 이 감압 및 가열 조작을 반응관(2)이 소정의 압력 및 온도에서 안정될 때까지 행한다(안정화 공정).
반응관(2) 내가 소정의 압력 및 온도에서 안정되면, 퍼지 가스 공급관(18)으로부터의 질소의 공급을 정지한다. 또한, 제1 밸브(22c), 제2 밸브(24c), 제1 밸브(22d), 제2 밸브(24d), 제1 밸브(22e) 및 제2 밸브(24e)의 개방도를 제어하면서 히터(26c), 히터(26d) 및 히터(26e)를 제어하여 불소 도입관(17c), 불화수소 도입관(17d) 및 접속관(21e) 내를 소정의 온도 및 소정의 압력으로 설정한다. 이때의 온도 및 압력의 상세에 대해서는 후술한다.
계속해서, 처리 가스 도입관(17)[불소 도입관(17c) 및 불화수소 도입관(17c)]으로부터 클리닝 가스를 반응관(2) 내로 도입한다. 본 실시 형태에서는 제1 밸브(22c) 및 제2 밸브(24c)의 개방도를 제어하면서 MFC(23c)를 제어하고, 도4의 (f)에 도시한 바와 같이 불소(F2)를 2 리터/분 공급한다. 또한, 제1 밸브(22d) 및 제2 밸브(24d)의 개방도를 제어하면서 MFC(23d)를 제어하고, 도4의 (g)에 도시한 바와 같이 불화수소(HF)를 2 리터/분 공급한다. 또한, 제1 밸브(22e) 및 제2 밸브(24e)의 개방도를 제어하면서 MFC(23e)를 제어하고, 도4의 (c)에 도시한 바와 같이 희석 가스로서의 질소를 8 리터/분 공급한다.
반응관(2) 내에 공급된 클리닝 가스가 반응관(2) 내에서 가열되어 클리닝 가스 중의 불소가 활성화된다. 활성화된 불소는 열처리 장치(1)의 내부에 부착된 실리콘 질화를 주성분으로 하는 부생성물막에 접촉하고, 부생성물막이 에칭된다. 이에 의해, 열처리 장치(1)의 내부에 부착된 부생성물막이 제거된다(클리닝 공정).
반응관(2)의 내부에 부착된 부생성물막이 클리닝되면, 제1 밸브(22c, 22d, 22e) 및 제2 밸브(24c, 24d, 24e)를 폐쇄하고, 클리닝 가스 도입관(17b)으로부터의 클리닝 가스의 도입을 정지한다. 그리고, 반응관(2) 내를 배기하는 동시에, 도4의 (c)에 도시한 바와 같이 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량의 질소를 공급하고, 반응관(2) 내의 가스를 배기관(5)에 배출한다(퍼지 공정). 또한, 반응관(2) 내의 가스를 확실하게 배출하기 위해, 반응관(2) 내의 가스의 배출 및 질소의 공급을 복수회 반복하는 사이클 퍼지를 행하는 것이 바람직하다.
다음에, 도4의 (c)에 도시한 바와 같이 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량의 질소를 공급하고, 도4의 (b)에 도시한 바와 같이 반응관(2) 내의 압력을 상압으로 복귀시킨다. 그리고, 보트 엘리베이터(12B)에 의해 덮개체(6)를 하강시키고, 클리닝된 웨이퍼 보트(11)를 반응관(2) 밖으로 언로드한다(언로드 공정).
이상과 같은 처리에 의해, 반응관(2)의 내면이나 웨이퍼 보트(11)의 표면 등의 위에 형성된 실리콘 질화를 주성분으로 하는 부생성물막의 클리닝이 종료된다. 다음에, 새로운 롯트의 반도체 웨이퍼(W)가 수용된 웨이퍼 보트(11)를 덮개체(6) 상에 적재하고, 전술한 바와 같은 형태에서 다시 성막 처리를 행한다.
도5는 온도 및 압력의 차이에 의한 불화수소의 상태를 나타내는 그래프이다. 도5에 도시한 바와 같이, 온도 및 압력을 변화시키면 불화수소의 상태가 다른 영역 A, B 및 C가 나타난다. 영역 A는 도5의 완전 단분자 영역선(full-mono-molecular domain line)의 하측(저압력, 고온측)의 영역이고, 불화수소가 완전히 단분자 상태가 되는 영역이다. 영역 B는 도5의 완전 단분자 영역선과 단분자 영역선(mono-molecular domain line) 사이의 영역이고, 불화수소는 대략 단분자 상태(near-mono-molecular state)가 되는 영역이다. 영역 C는 도5의 준단분자 영역선(quasi-mono-molecular domain line)과 단분자 영역선 사이의 영역이고, 불화수소가 준단분자 상태가 되는 영역이다. 준단분자 상태라 함은, 질화수소의 평균 분자량이 22 내지 23 정도가 되는 상태를 말한다. 한편, 완전한 단분자 상태라 함은, 불화질소의 분자가 모두 단분자 상태에 있고, 따라서 이 경우에는 평균 분자량이 실질적으 로 20이 된다. 또한, 대략 단분자 상태라 함은, 이들 양 상태의 중간 상태를 말하고, 따라서 이 경우에는 불화수소의 평균 분자량이 20 내지 22 정도가 된다.
본 명세서에 있어서의 정의에 있어서, 영역 A는 완전 단분자 영역이고, 불화수소가 완전히 단분자 상태가 되는 영역이다. 단분자 영역이라 함은, 불화수소가 완전히 단분자 상태가 되는 영역 A와, 불화수소가 단분자 상태가 되는 영역 B를 포함한 영역이다. 준단분자 영역이라 함은, 불화수소가 완전히 단분자 영역이 되는 영역 A와, 불화수소가 단분자 상태가 되는 영역 B와, 불화수소가 준단분자 영역이 되는 영역 C를 포함한 영역이다.
불화수소를 공급하는 불화수소 도입관(17d) 내의 온도 및 압력은 공급되는 불화수소가 준단분자 영역(A ＋ B ＋ C)에 속하는 환경을 형성하도록 설정한다. 이와 같이 준단분자 영역에 속하는 환경을 형성함으로써, 불화수소의 액화, 클러스터화를 억제할 수 있다.
불화수소가 액화되면, 불화수소 도입관(17d)에 금속 불화물이 부착되어 파티클 발생의 원인이 된다. 본 실시 형태에서는 불화수소 도입관(17d) 내에 준단분자 영역에 속하는 환경을 형성하므로, 불화수소가 액화되는 것을 억제할 수 있어, 파티클의 발생, 부품의 고장 등을 억제할 수 있다.
도6a 및 도6b는 불화수소의 클러스터화를 설명하기 위한 도면이다. 불화수소의 클러스터화라 함은, 예를 들어, 도6a에 나타내는 상태로부터 도6b에 나타내는 상태가 되도록 불화수소가 고분자화되는 것을 말한다. 이는, 불소는 전기 음성도 가 매우 크기 때문에, HF의 공유 전자쌍을 강하게 일으키고, F는 F－로, H가 H＋로 대전하고, 이에 의해 이웃하는 분자와 느슨한 결합(수소 결합)을 일으키기 쉽기 때문이다. 이와 같이, 불화수소가 클러스터화되면, 유량 제어 등에 이용되는 분자량이나 비열이 변화되어 반응관(2) 내에 공급하는 불화수소의 유량을 제어할 수 없게 된다.
예를 들어, MFC(23d)가 열 센서에 의해 유량 제어하는 경우, 불화수소의 비열이 커지면, MFC(23d)의 열 센서가 실제의 가스량보다 과도한 양으로 검지되고, 유량을 교축하는 방향으로 제어한다. 이로 인해, 소정량의 불화수소를 반응관 내에 안정적으로 공급할 수 없게 되고, 열처리 장치의 세정을 안정적으로 행할 수 없게 될 우려가 있다. 이에 대해, 본 실시 형태에서는 불화수소 도입관(17d) 내를 준단분자 영역 내의 온도 및 압력으로 설정하여 불화질소가 클러스터화되는 것을 억제한다. 이 경우, MFC(23d) 전후에서 불화수소의 분자량, 비열이 변화되지 않는 상태에서 반응관(2) 내에 공급하는 불화수소의 유량을 제어하므로, 지시값에 가까운 실유량을 흐르게 할 수 있다. 그 결과, 소정량의 불화수소를 반응관 내에 안정적으로 공급하는 것이 가능해져, 열처리 장치의 세정을 안정적으로 행할 수 있다.
불화수소 도입관(17d) 내를, 공급되는 불화수소가 준단분자 영역[영역(A ＋ B ＋ C)]에 속하는 환경(평균 분자량이 20 이상이고 23 이하)을 형성하도록 설정하므로, 불화수소 도입관(17d) 내는, 예를 들어 이하와 같은 다양한 조건으로 설정할 수 있다. 조건(1) : 압력 106400 ㎩(800 Torr) 이상이고 또한 온도 약 70 ℃ 이 상, 조건(2) : 압력 66500 내지 106400 ㎩(500 내지 800 Torr)이고 또한 온도 약 45 ℃ 내지 70 ℃, 조건(3) : 압력 26600 내지 66500 ㎩(200 내지 500 Torr)이고 또한 온도 약 22 ℃ 내지 45 ℃이다. 조건(1) 내지 (3) 등 중 어느 하나를 사용할 수 있는지는 불화수소 도입관(17d)에 관련되는 기기의 사양, 예를 들어 MFC(23)의 내열성 등의 다양한 요소에 의존한다. 이들을 고려하면, 불화수소 도입관(17d)에 관련되는 조건은, 예를 들어 이하와 같이 선택할 수 있다.
불화수소 도입관(17d) 내의 압력은 6650 ㎩(50 Torr) 이상인 것이 바람직하고, 13300 ㎩(100 Torr) 이상인 것이 더 바람직하다. 이러한 압력 이상으로 함으로써 유량 제어가 용이해진다. 불화수소 도입관(17d) 내의 온도는 80 ℃ 이하인 것이 바람직하다. 80 ℃보다 높게 하면, 불화수소 도입관(17d)에서 사용하는 부품의 내열성에 문제가 생길 우려가 있다. 이로 인해, 불화수소 도입관(17d) 내의 온도 및 압력은 도5에 사선으로 나타내는 범위 내로 하는 것이 바람직하다.
또한, 불화수소 도입관(17d) 내의 압력은 66500 ㎩(500 Torr) 이하인 것이 바람직하다. 또한, 불화수소 도입관(17d) 내의 온도는 50 ℃ 이상인 것이 바람직하다. 이러한 범위로 함으로써 유량 제어가 더 용이해지고, 또한 내식성이 향상된다. 이로 인해, 불화수소 도입관(17d) 내의 압력은 13300 ㎩(100 Torr) 내지 66500 ㎩(500 Torr)로 하는 것이 바람직하다. 또한, 불화수소 도입관(17d) 내의 온도는 50 ℃ 내지 80 ℃로 하는 것이 바람직하다. 본 실시 형태에서는 불화수소 도입관(17d) 내의 온도가 50 ℃, 압력이 66500 ㎩(500 Torr)로 설정된다.
불화수소 도입관(17d) 내의 온도 및 압력은 공급되는 불화수소가 단분자 영 역 내인 것이 바람직하고, 완전 단분자 영역 내인 것이 더 바람직하다. 불화수소 도입관(17d) 내를 단분자 영역 내, 또는 완전 단분자 영역 내의 온도 및 압력으로 설정함으로써, 불화수소가 액화, 클러스터화되는 것을 더 억제할 수 있다.
불소 도입관(17c) 및 접속관(21e)의 온도 및 압력은, 예를 들어 종래와 마찬가지로 상온 내지 40 ℃, 대기압 내지 131000 ㎩(985 Torr)로 설정한다. 또한, 불소 도입관(17c) 및 접속관(21e)의 온도 및 압력을 불화수소 도입관(17d) 내와 동일한 온도 및 압력으로 해도 좋다.
<실험>
도1 및 도2에 도시하는 열처리 장치를 이용하여, 상술한 바와 같이 성막 처리 및 세정 처리를 행한 후, 불화수소 도입관(17d) 내에 금속 불화물이 부착되어 있는지 여부에 대해 관찰하였다. 그 결과, 불화수소 도입관(17d) 내에는 금속 불화물이 부착되어 있지 않았다. 이로 인해, 본 실시 형태에 따르면, 파티클의 발생, 부품의 고장 등을 억제하는 것이 확인되었다.
또한, 본 실시 형태에 관한 실시예(PE)의 공급 조건[불화수소 도입관(17d) 내의 온도 : 50 ℃, 압력 : 66500 ㎩(500 Torr)]이고, 불화수소 가스의 유량을 0.5, 1, 2, 3, 5 리터/분으로 설정(설정치)한 경우의 실제 유량(실측치)을 측정하였다. 또한, 비교예(CE)로서, 불화수소 도입관(17d) 내를 종래의 온도 및 압력인 40 ℃, 131000 ㎩(985 Torr)로 설정한 경우에 대해 마찬가지로, 실제의 유량(실측치)의 측정을 행하였다.
도7은 본 실험에 의해 얻게 된, 불화수소 가스 유량의 설정치와 실측치의 관 계를 나타내는 그래프이다. 도면 중, PE가 본 실시 형태에 관한 실시예의 공급 조건에서의 실측치이고, CE가 비교예의 온도 및 압력에서의 실측치이다. 도7에 도시한 바와 같이, 비교예(CE)의 경우에는, 불화수소 가스의 유량의 실측치는 설정치의 절반 정도였다. 이에 비해 실시예(PE)의 경우에는 불화수소 가스의 유량의 실측치는 설정치와 대략 동일했다. 이로 인해, 소정량의 불화수소를 반응관 내에 안정적으로 공급할 수 있어, 열처리 장치의 세정을 안정적으로 행하는 것이 확인되었다.
이상 설명한 바와 같이, 본 실시 형태에 따르면, 불화수소 도입관(17d)이 준단분자 영역 내의 온도 및 압력으로 설정되므로, 불화수소가 클러스터화되는 것을 억제할 수 있어, 소정량의 불화수소를 반응관(2) 내에 안정적으로 공급하는 것이 가능해진다. 이로 인해, 열처리 장치의 세정을 안정적으로 행할 수 있다. 또한, 불화수소가 액화되는 것을 억제할 수 있어, 파티클의 발생, 부품의 고장 등을 억제할 수 있다.
상기 실시 형태에서는 불화수소 도입관(17d) 내의 온도를 50 ℃, 압력을 66500 ㎩(5000 Torr)로 설정하고 있다. 그러나, 보다 구체적으로는, MFC(23)의 상류측(일차측)과 하류측(이차측) 사이에는 차압이 발생하므로, 이 점을 고려할 필요가 있다. 즉, MFC(23)의 하류측의 압력은 클리닝 시의 반응관(2) 내의 압력(예를 들어, 100 내지 400 Torr)에 의존하여 결정되고, 자연적으로 이것보다는 높게 할 필요가 있다. 한편, MFC(23)의 상류측의 압력은 하류측보다도 높게 할 필요가 있지만, 이 압력이 높을수록 상술한 바와 같이 준단분자 영역에 속하는 환경을 형성하기 위해 고온이 필요해진다.
예를 들어, 통상의 MFC(23)에서는 일차측과 이차측의 압력차는 400 내지 500 Torr 정도 필요해진다. 이와 같은 MFC를 사용한 경우, MFC(23d)의 하류측의 압력을 400 Torr로 하면, MFC(23d)의 상류측의 압력은 800 Torr 내지 900 Torr가 되고, 준단분자 영역에 속하는 환경을 형성하기 위해 800 ℃보다 높은 온도가 필요해지므로 바람직하지 않다. 이러한 점을 고려하여 본 실시 형태에 있어서는, 일차측과 이차측과 차압이 작아도 동작하는 저차압 MFC를 사용하여, MFC(23d)의 상류측과 하류측 사이의 차압을 500 내지 150 Torr(6650 내지 19950 ㎩) 정도로 억제하고 있다.
또한, 불화수소 도입관(17d) 내 중, 적어도 MFC(23d) 전후[예를 들어, 제1 밸브(22d)와 제2 밸브(24d) 사이]의 부분에 대해서만 불화수소 도입관(17d)의 온도 및 압력을 준단분자 영역 내의 온도 및 압력으로 해도 좋다. 이 경우에도 소정량의 불화수소를 반응관 내에 안정적으로 공급하는 것이 가능해져, 열처리 장치의 세정을 안정적으로 행할 수 있다.
또한, MFC(23d) 하류측의 불화수소 도입관(17d)이 준단분자 영역 내의 온도 및 압력으로 설정되어 있지 않아도 좋다. 즉, 적어도 MFC(23d) 상류측의 불화수소 도입관(17d)이 준단분자 영역 내의 온도 및 압력으로 설정되어 있으면 좋다. 이 경우에도 불화수소가 MFC(23d)를 통과할 때에, 그 상태가 준단분자 영역으로 되어 있으므로, 불화수소를 반응관(2) 내로 안정적으로 공급할 수 있어, 열처리 장치의 세정을 안정적으로 행할 수 있다. 또한, 파티클의 발생, 부품의 고장 등을 억제할 수 있다.
도9는 본 발명의 다른 실시 형태에 관한 가스 공급부의 구성을 도시하는 도면이다. 본 실시 형태에 있어서는 MFC(23d) 상류측의 불화수소 도입관(17d) 이외의 히터(26)를 설치하고 있지 않다. 이로 인해, 가스 공급부(20) 등의 구조를 간단하게 할 수 있다. 또한, DCS 도입관(17a)에서는 DCS의 액화를 방지하기 위해, 히터(25a)를, 예를 들어 40 ℃ 전후로 가열하는 것이 바람직하다.
도10은 본 발명의 다른 실시 형태에 관한 열처리 장치를 도시하는 도면이다. 도11은 도10에 도시하는 장치의 클리닝 가스 공급부의 구성을 도시하는 도면이다. 상기 실시 형태에서는, 반응관(2)의 하단부 근방에 접속되는 가스 공급부(20)는 성막 가스 공급계와 클리닝 가스 공급계를 포함한다. 이것 대신에, 예를 들어 도10에 도시한 바와 같이 성막 가스 공급부(20A)와 클리닝 가스 공급부(20B)를 별도로 배치할 수 있다. 이 경우, 클리닝 가스(불소 및 불화수소)원을 포함하는 클리닝 가스 공급부(20B)는 열처리 장치(1)의 배기관(5)에 접속할 수 있다.
상기 실시 형태에서는 클리닝 가스로서 불소와 불화수소와 질소의 혼합 가스가 사용된다. 그러나, 클리닝 가스는 할로겐 산성 가스를 포함하고 있으면 좋고, 예를 들어 희석 가스로서의 불화 가스를 포함하고 있지 않아도 좋다. 또한, 상기 실시 형태에서는 할로겐 산성 가스로서 불화수소가 사용된다. 그러나, 할로겐 산성 가스는 불화수소(HF)로 한정되는 것은 아니고, 예를 들어 HCl, HBr, HI라도 좋다.
『상기 실시 형태에서는, 웨이퍼(W) 상에 형성되는 프로덕트막은 실리콘막이고, 반응관(2)의 내벽 등에 부착되는 부생성물막은 실리콘 질화물을 주성분(50 ％ 이상을 의미함)으로 한다. 프로덕트막으로서 실리콘 질화를 형성하는 경우, 성막 가스 중 하나인 실란계 가스로서는, 디클로로실란(DCS), 헥사클로로디실란(HCD : Si2Cl0), 모노실란(SiH4), 디실란(Si2H6), 헥사메틸디실라잔(HMDS), 테트라클로로실란(TCS), 디시릴아민(DSA), 트리시릴아민(TSA), 비스터셜부틸아미노실란(BTBAS)으로 이루어지는 군으로부터 선택되는 하나 이상의 가스를 이용할 수 있다. 또한, 성막 가스 중 다른 질화 가스로서는, 암모니아(NH3) 가스, 질소(N2) 가스를 이용할 수 있다.
그러나, 클리닝의 대상이 되는 부생성물막은 할로겐 산성 가스를 포함하는 클리닝 가스에 의해 제거 가능한 것이면, 특별히 한정되지 않는다. 예를 들어, 부생성물막은 Al2O3, HfSiOx, HfO2, TEOS, SiN, SiC, SiOC, SiCN, Ta2O5, Nb2O3, BSTO, STO, AlHfO로 이루어지는 군으로부터 선택된 물질을 주성분으로 할 수 있다. 이와 같은 물질로 이루어지는 부생성물막은 동일 물질로 이루어지는 막을 웨이퍼(W) 상에 프로덕트막으로서 형성하는 성막 처리에 의해 발생한다.(OK?)』
도12는 본 발명의 다른 실시 형태에 관한 가스 공급부의 구성을 도시하는 도면이다. 상기 실시 형태에서는 가스의 종류마다 처리 가스 도입관(17)을 설치하고 있다. 이것 대신에, 도12에 도시하는 가스 공급부(20X)에서는 처리의 종류마다 처리 가스 도입관(17)[성막용 가스 도입관(17x) 및 클리닝 가스 도입관(17y)]이 배치된다. 이 경우, 성막용 가스 도입관(17x)에는 DCS 도입관(17a)에 대응하는 접속관(21a)과, 암모니아 도입관(17b)에 대응하는 접속관(21b)이 접속된다. 클리닝 가 스 도입관(17y)에는 불소 도입관(17c)에 대응하는 접속관(21c)과, 불화수소 도입관(17d)에 대응하는 접속관(21d)이 접속된다. 또한, 성막용 가스 도입관(17x) 및 클리닝 가스 도입관(17y)에는 각각 도입관을 소정의 온도로 가열하는 히터(성막용 가스 도입관용 히터(171x), 클리닝 가스 도입관용 히터(171y)가 배치되고, 처리 가스 도입관(17)이 소정의 온도로 가열된다.
또한, 복수개로부터 동일한 가스가 도입되도록 반응관(2)의 하단부 근방의 측면에 복수개의 처리 가스 도입관(17)이 삽입 관통되어 있어도 좋다. 이 경우, 복수개의 처리 가스 도입관(17)으로부터 반응관(2) 내로 처리 가스가 공급되고, 반응관(2) 내에 처리 가스를 보다 균일하게 도입할 수 있다.
본 실시 형태에서는 열처리 장치로서, 단관 구조의 일괄식 열처리 장치가 사용된다. 대신에, 본 발명은, 예를 들어 반응관이 내관과 외관으로 구성된 이중관 구조인 일괄식 종형 열처리 장치에 적용할 수 있다. 또한 본 발명은, 매엽식 열처리 장치에 적용할 수도 있다. 피처리 기판은 반도체 웨이퍼(W)로 한정되는 것은 아니고, 예를 들어 LCD용 글래스 기판이라도 좋다.
열처리 장치의 제어부(100)는 전용의 시스템에 의하지 않고, 통상의 컴퓨터 시스템을 이용하여 실현 가능하다. 예를 들어, 범용 컴퓨터에 상술한 처리를 실행하기 위한 프로그램을 저장한 기록 매체(가요성 디스크, CD-ROM 등)로부터 해당 프로그램을 인스톨함으로써, 상술한 처리를 실행하는 제어부(100)를 구성할 수 있다.
이들 프로그램을 공급하기 위한 수단은 임의이다. 프로그램은, 상술한 바와 같이 소정의 기록 매체를 통해 공급할 수 있는 것 외에, 예를 들어 통신 회선, 통신 네트워크, 통신 시스템 등을 통해 공급해도 좋다. 이 경우, 예를 들어 통신 네트워크의 게시판(BBS)에 해당 프로그램을 게시하고, 이를 네트워크를 통해 반송파에 중첩하여 제공해도 좋다. 그리고, 이와 같이 제공된 프로그램을 기동하여 OS의 제어 하에서 다른 어플리케이션 프로그램과 마찬가지로 실행함으로써, 상술한 처리를 실행할 수 있다.
추가적인 이점 및 변경들은 당 업계의 숙련자들에게 용이하게 발생할 것이다. 따라서, 보다 넓은 관점에서의 본 발명은 본 명세서에 도시되고 설명된 특정 설명 및 대표적인 실시예들에 한정되지 않는다. 따라서, 첨부된 청구항들 및 그와 균등한 것에 의해 정의된 바와 같은 일반적인 본 발명의 개념의 사상 또는 범주를 벗어나지 않는 한 다양한 변경들이 이루어질 수도 있다.
도1은 본 발명의 실시 형태에 관한 종형 열처리 장치를 도시하는 도면.
도2는 도1에 도시하는 장치의 가스 공급부의 구성을 도시하는 도면.
도3은 도1에 도시하는 장치의 제어부의 구성을 도시하는 도면.
도4는 본 발명의 실시 형태에 관한 성막 처리 및 클리닝 처리의 레시피를 도시하는 도면.
도5는 온도 및 압력의 차이에 의한 불화수소의 상태를 나타내는 그래프.
도6a 및 도6b는 불화수소의 클러스터화를 설명하기 위한 도면.
도7은 불화수소 가스 유량의 설정치와 실측치의 관계를 나타내는 그래프.
도8은 상기 실시 형태의 변형예에 있어서의 MFC 전후의 온도, 압력 조건을 나타내는 도면.
도9는 본 발명의 다른 실시 형태에 관한 가스 공급부의 구성을 도시하는 도면.
도10은 본 발명의 다른 실시 형태에 관한 열처리 장치를 도시하는 도면.
도11은 도10에 도시하는 장치의 클리닝 가스 공급부의 구성을 도시하는 도면.
도12는 본 발명의 다른 실시 형태에 관한 가스 공급부의 구성을 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 열처리 장치
2 : 반응관
4 : 배기구
5 : 배기관
6 : 덮개체
7 : 보온통
8, 16, 26 : 히터
9 : 지지체
10 : 회전 테이블
11 : 웨이퍼 보트
12 : 회전 지주
13 : 회전 기구
14 : 회전축
15 : 회전 도입부
17 : 처리 가스 도입관
18 : 퍼지 가스 공급관
20 : 가스 공급부
100 : 제어부
W : 반도체 웨이퍼

Claims (20)

  1. 반도체 처리용 성막 장치의 사용 방법이며,
    할로겐 산성 가스의 가스 공급원과 유량 컨트롤러 사이의 상류 가스 유로 내에, 상기 할로겐 산성 가스의 평균 분자량이 20 이상이고 23 이하가 되도록 설정되는 제1 환경을 형성하는 공정과,
    상기 가스 공급원으로부터 상기 제1 환경이 형성된 상기 상류 가스 유로 및 상기 유량 컨트롤러를 통해 상기 할로겐 산성 가스를 공급하면서 상기 성막 장치의 반응실 내에 상기 할로겐 산성 가스를 포함하는 클리닝 가스를 공급하는 공정과,
    상기 클리닝 가스에 의해 상기 반응실의 내면에 부착되는 부생성물막을 에칭하여 제거하는 공정을 구비하는 반도체 처리용 성막 장치의 사용 방법.
  2. 제1항에 있어서, 상기 제1 환경은 상기 상류 가스 유로를 제1 온도 및 제1 압력으로 설정함으로써 형성되고, 상기 제1 온도는 50 ℃ 이상, 상기 제1 압력은 66500 ㎩ 이하로 설정되는 반도체 처리용 성막 장치의 사용 방법.
  3. 제2항에 있어서, 상기 제1 온도는 80 ℃ 이하, 상기 제1 압력은 13300 ㎩ 이상으로 설정되는 반도체 처리용 성막 장치의 사용 방법.
  4. 제1항에 있어서, 상기 유량 컨트롤러와 그 하류의 밸브 사이의 상기 할로겐 산성 가스를 위한 하류 가스 유로 내에 제2 환경을 형성하는 공정을 더 구비하고,
    상기 제2 환경은 상기 할로겐 산성 가스의 평균 분자량이 20 이상이고 23 이하가 되도록 설정되는 반도체 처리용 성막 장치의 사용 방법.
  5. 제4항에 있어서, 상기 제2 환경을 형성하기 위한 제2 압력의, 상기 제1 환경을 형성하기 위한 제1 압력에 대한 차압은 19950 ㎩보다도 작은 반도체 처리용 성막 장치의 사용 방법.
  6. 제1항에 있어서, 상기 유량 컨트롤러의 상류에서 상기 상류 가스 유로에 상기 할로겐 산성 가스와 혼합되는 불활성 가스의 공급로가 접속되는 반도체 처리용 성막 장치의 사용 방법.
  7. 제1항에 있어서, 상기 할로겐 산성 가스는 HF, HCl, HBr, HI로 이루어지는 군으로부터 선택되는 반도체 처리용 성막 장치의 사용 방법.
  8. 제1항에 있어서, 상기 할로겐 산성 가스는 HF인 반도체 처리용 성막 장치의 사용 방법.
  9. 제1항에 있어서, 상기 부생성물막을 제거하는 공정 전에, 상기 반응실 내에서 피처리 기판 상에 CVD에 의해 프로덕트막을 형성하는 공정을 더 구비하고, 이때, 상기 반응실의 상기 내면에 상기 부생성물막이 부착되는 반도체 처리용 성막 장치의 사용 방법.
  10. 제1항에 있어서, 상기 부생성물막은 Al2O3, HfSiOx, HfO2, TEOS, SiN, SiC, SiOC, SiCN, Ta2O5, Nb2O5, BSTO, STO, AlHfO로 이루어지는 군으로부터 선택된 물질을 포함하는 반도체 처리용 성막 장치의 사용 방법.
  11. 반도체 처리용 성막 장치이며,
    피처리 기판을 수용하는 반응실과,
    상기 반응실 내를 가열하는 히터와,
    상기 반응실 내를 배기하는 배기계와,
    상기 반응실 내에, 상기 피처리 기판 상에 프로덕트막을 형성하기 위한 성막 가스를 공급하는 성막 가스 공급계와,
    상기 반응실 내에, 상기 성막 가스에서 유래하는 부생성물막을 제거하기 위한 할로겐 산성 가스를 포함하는 클리닝 가스를 공급하고, 상기 할로겐 산성 가스의 가스 공급원과 유량 컨트롤러 사이의 상류 가스 유로를 포함하는 클리닝 가스 공급계와,
    상기 성막 장치의 동작을 제어하는 제어부를 구비하고, 상기 제어부는,
    상기 상류 가스 유로 내에, 상기 할로겐 산성 가스의 평균 분자량이 20 이상이고 23 이하가 되도록 설정되는 제1 환경을 형성하는 공정과,
    상기 가스 공급원으로부터 상기 제1 환경이 형성된 상기 상류 가스 유로 및 상기 유량 컨트롤러를 통해 상기 할로겐 산성 가스를 공급하면서 상기 반응실 내에 상기 할로겐 산성 가스를 포함하는 클리닝 가스를 공급하는 공정과,
    상기 클리닝 가스에 의해 상기 반응실의 내면에 부착되는 상기 부생성물막을 에칭하여 제거하는 공정을 실행하는 반도체 처리용 성막 장치.
  12. 제11항에 있어서, 상기 제1 환경은 상기 상류 가스 유로를 제1 온도 및 제1 압력으로 설정함으로써 형성되고, 상기 제1 온도는 50 ℃ 이상, 상기 제1 압력은 66500 ㎩ 이하로 설정되는 반도체 처리용 성막 장치.
  13. 제12항에 있어서, 상기 제1 온도는 80 ℃ 이하, 상기 제1 압력은 13300 ㎩ 이상으로 설정되는 반도체 처리용 성막 장치.
  14. 제11항에 있어서, 상기 상류 가스 유로를 규정하는 배관의 주위에 상기 제1 환경을 형성하기 위한 배관 히터가 배치되는 반도체 처리용 성막 장치.
  15. 제11항에 있어서, 상기 유량 컨트롤러의 상류에서 상기 상류 가스 유로에 상기 할로겐 산성 가스와 혼합되는 불활성 가스의 공급로가 접속되는 반도체 처리용 성막 장치.
  16. 제15항에 있어서, 상기 불활성 가스의 공급로에 상기 불활성 가스를 위한 유량 컨트롤러가 배치되는 반도체 처리용 성막 장치.
  17. 제11항에 있어서, 상기 할로겐 산성 가스는 HF, HCl, HBr, HI로 이루어지는 군으로부터 선택되는 반도체 처리용 성막 장치.
  18. 제11항에 있어서, 상기 할로겐 산성 가스는 HF인 반도체 처리용 성막 장치.
  19. 제11항에 있어서, 상기 제어부는 상기 부생성물막을 제거하는 공정 전에 상기 반응실 내에서 상기 피처리 기판 상에 CVD에 의해 프로덕트막을 형성하는 공정을 더 실행하고, 이때 상기 반응실의 상기 내면에 상기 부생성물막이 부착되는 반도체 처리용 성막 장치.
  20. 프로세서에서 실행하는 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체이며,
    상기 프로그램 지령은 프로세서에 의해 실행될 때, 반도체 처리용 성막 장치에,
    할로겐 산성 가스의 가스 공급원과 유량 컨트롤러 사이의 상류 가스 유로 내에, 상기 할로겐 산성 가스의 평균 분자량이 20 이상이고 23 이하가 되도록 설정되는 제1 환경을 형성하는 공정과,
    상기 가스 공급원으로부터 상기 제1 환경이 형성된 상기 상류 가스 유로 및 상기 유량 컨트롤러를 통해 상기 할로겐 산성 가스를 공급하면서 상기 성막 장치의 반응실 내에 상기 할로겐 산성 가스를 포함하는 클리닝 가스를 공급하는 공정과,
    상기 클리닝 가스에 의해 상기 반응실의 내면에 부착되는 부생성물막을 에칭하여 제거하는 공정을 실행시키는 프로세서에서 실행하는 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체.
KR1020070073930A 2006-07-25 2007-07-24 반도체 처리용 성막 장치 및 그 사용 방법과 컴퓨터로 판독 가능한 매체 KR101103173B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006202166A JP4939864B2 (ja) 2006-07-25 2006-07-25 ガス供給装置、ガス供給方法、薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
JPJP-P-2006-00202166 2006-07-25

Publications (2)

Publication Number Publication Date
KR20080010301A KR20080010301A (ko) 2008-01-30
KR101103173B1 true KR101103173B1 (ko) 2012-01-04

Family

ID=39118623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070073930A KR101103173B1 (ko) 2006-07-25 2007-07-24 반도체 처리용 성막 장치 및 그 사용 방법과 컴퓨터로 판독 가능한 매체

Country Status (5)

Country Link
US (1) US7954452B2 (ko)
JP (1) JP4939864B2 (ko)
KR (1) KR101103173B1 (ko)
CN (1) CN101144181B (ko)
TW (1) TWI404124B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4939864B2 (ja) * 2006-07-25 2012-05-30 東京エレクトロン株式会社 ガス供給装置、ガス供給方法、薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
CN101910458B (zh) * 2008-03-28 2012-11-14 东京毅力科创株式会社 金属系膜的成膜方法以及存储介质
JP2010080850A (ja) 2008-09-29 2010-04-08 Toshiba Corp 半導体製造装置及びそのクリーニング方法
KR101048193B1 (ko) * 2009-08-28 2011-07-08 주식회사 디엠에스 에칭가스 제어시스템
JP5520552B2 (ja) * 2009-09-11 2014-06-11 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
US20150096590A1 (en) * 2013-10-09 2015-04-09 United Microelectronics Corp. Method for cleaning quartz reaction tube
JP5941491B2 (ja) * 2014-03-26 2016-06-29 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法並びにプログラム
JP6602699B2 (ja) * 2016-03-14 2019-11-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム
WO2017199570A1 (ja) * 2016-05-20 2017-11-23 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム
JP6778166B2 (ja) 2017-09-08 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法
JP6925243B2 (ja) * 2017-11-13 2021-08-25 東京エレクトロン株式会社 クリーニング方法及び成膜方法
JP7024740B2 (ja) * 2019-01-16 2022-02-24 株式会社デンソー 半導体製造装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010114169A (ko) * 2000-06-21 2001-12-29 히가시 데쓰로 열처리장치 및 열처리장치의 세정방법

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5044314A (en) * 1986-10-15 1991-09-03 Advantage Production Technology, Inc. Semiconductor wafer processing apparatus
JPH0748489B2 (ja) * 1987-07-27 1995-05-24 富士通株式会社 プラズマ処理装置
WO1990004045A1 (en) * 1988-10-14 1990-04-19 Advantage Production Technology Inc. Semiconductor wafer processing method and apparatus
JP2746448B2 (ja) 1990-02-07 1998-05-06 セントラル硝子株式会社 混合ガス組成物
US5637153A (en) * 1993-04-30 1997-06-10 Tokyo Electron Limited Method of cleaning reaction tube and exhaustion piping system in heat processing apparatus
US5380370A (en) * 1993-04-30 1995-01-10 Tokyo Electron Limited Method of cleaning reaction tube
KR950001953A (ko) * 1993-06-30 1995-01-04 이노우에 아키라 웨이퍼의 열처리방법
US5777300A (en) * 1993-11-19 1998-07-07 Tokyo Electron Kabushiki Kaisha Processing furnace for oxidizing objects
JPH08264495A (ja) * 1995-03-27 1996-10-11 Fujitsu Ltd 半導体装置の製造方法
JPH0945623A (ja) * 1995-07-28 1997-02-14 Anelva Corp プラズマｃｖｄ装置のクリーニング方法およびプラズマｃｖｄ装置
JPH10340909A (ja) * 1997-06-06 1998-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
US6165853A (en) * 1997-06-16 2000-12-26 Micron Technology, Inc. Trench isolation method
WO1999027572A1 (en) * 1997-11-20 1999-06-03 Fsi International, Inc. Method for delivery of hydrogen fluoride gas
WO2000044961A1 (fr) * 1999-01-29 2000-08-03 Seiko Epson Corporation Procede de traitement de surface
JP3662472B2 (ja) * 2000-05-09 2005-06-22 エム・エフエスアイ株式会社 基板表面の処理方法
JP2002164335A (ja) * 2000-11-27 2002-06-07 Canon Sales Co Inc 半導体製造装置の洗浄方法及び半導体製造装置
JP3421660B2 (ja) * 2001-05-09 2003-06-30 東京エレクトロン株式会社 熱処理装置及びその方法
JP4195819B2 (ja) 2003-01-17 2008-12-17 忠弘 大見 弗化水素ガスの流量制御方法及びこれに用いる弗化水素ガス用流量制御装置
US20060216949A1 (en) * 2003-04-22 2006-09-28 Kazuhide Hasebe Method for cleaning heat treatment apparatus
CN100533683C (zh) * 2003-04-22 2009-08-26 东京毅力科创株式会社 硅氧化膜的去除方法
JP2006073997A (ja) * 2004-08-02 2006-03-16 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
JP2006114780A (ja) * 2004-10-15 2006-04-27 Tokyo Electron Ltd 薄膜形成装置の洗浄方法、薄膜形成装置及びプログラム
US7629267B2 (en) * 2005-03-07 2009-12-08 Asm International N.V. High stress nitride film and method for formation thereof
US7288483B1 (en) * 2006-03-28 2007-10-30 Tokyo Electron Limited Method and system for patterning a dielectric film
US7795148B2 (en) * 2006-03-28 2010-09-14 Tokyo Electron Limited Method for removing damaged dielectric material
US7718032B2 (en) * 2006-06-22 2010-05-18 Tokyo Electron Limited Dry non-plasma treatment system and method of using
JP4939864B2 (ja) * 2006-07-25 2012-05-30 東京エレクトロン株式会社 ガス供給装置、ガス供給方法、薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
JP4990594B2 (ja) * 2006-10-12 2012-08-01 東京エレクトロン株式会社 ガス供給装置、ガス供給方法、薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
US7723237B2 (en) * 2006-12-15 2010-05-25 Tokyo Electron Limited Method for selective removal of damaged multi-stack bilayer films
JP4954734B2 (ja) * 2007-01-30 2012-06-20 東京エレクトロン株式会社 基板処理装置及びガス供給方法
US8083862B2 (en) * 2007-03-09 2011-12-27 Tokyo Electron Limited Method and system for monitoring contamination on a substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010114169A (ko) * 2000-06-21 2001-12-29 히가시 데쓰로 열처리장치 및 열처리장치의 세정방법

Also Published As

Publication number Publication date
US20080076264A1 (en) 2008-03-27
CN101144181A (zh) 2008-03-19
TW200822189A (en) 2008-05-16
KR20080010301A (ko) 2008-01-30
JP2008028326A (ja) 2008-02-07
US7954452B2 (en) 2011-06-07
JP4939864B2 (ja) 2012-05-30
CN101144181B (zh) 2012-04-04
TWI404124B (zh) 2013-08-01

Similar Documents

Publication Publication Date Title
KR101103173B1 (ko) 반도체 처리용 성막 장치 및 그 사용 방법과 컴퓨터로 판독 가능한 매체
US7938080B2 (en) Method for using film formation apparatus
US7615163B2 (en) Film formation apparatus and method of using the same
US7959737B2 (en) Film formation apparatus and method for using the same
KR101697394B1 (ko) 박막 형성 장치의 세정 방법, 박막 형성 방법, 박막 형성 장치 및 기록매체
US7637268B2 (en) Film formation method and apparatus for semiconductor process
JP2018022716A (ja) 窒化膜の形成方法および形成装置
JP4990594B2 (ja) ガス供給装置、ガス供給方法、薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
US8080109B2 (en) Film formation apparatus and method for using the same
US7691445B2 (en) Film formation apparatus and method of using the same
KR102297247B1 (ko) 처리 용기 내의 부재를 클리닝하는 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
US20060068598A1 (en) Film formation apparatus and method of using the same
US20230220546A1 (en) Method of cleaning, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2020096089A (ja) 半導体装置の製造方法、表面処理方法、基板処理装置、およびプログラム
JP5571225B2 (ja) アモルファスカーボン膜の形成方法および形成装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 9