KR101089396B1 - 3차원 임프린트 및 리프트 오프 공정을 이용한 교차형 상변환 소자 제조 방법 및 그 방법에 의해 제조된 교차형 상변환 소자 - Google Patents

3차원 임프린트 및 리프트 오프 공정을 이용한 교차형 상변환 소자 제조 방법 및 그 방법에 의해 제조된 교차형 상변환 소자 Download PDF

Info

Publication number
KR101089396B1
KR101089396B1 KR1020090048612A KR20090048612A KR101089396B1 KR 101089396 B1 KR101089396 B1 KR 101089396B1 KR 1020090048612 A KR1020090048612 A KR 1020090048612A KR 20090048612 A KR20090048612 A KR 20090048612A KR 101089396 B1 KR101089396 B1 KR 101089396B1
Authority
KR
South Korea
Prior art keywords
resist
insulator
etching
substrate
phase change
Prior art date
Application number
KR1020090048612A
Other languages
English (en)
Other versions
KR20100129980A (ko
Inventor
이헌
배병주
정호용
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020090048612A priority Critical patent/KR101089396B1/ko
Publication of KR20100129980A publication Critical patent/KR20100129980A/ko
Application granted granted Critical
Publication of KR101089396B1 publication Critical patent/KR101089396B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

본 발명은 3차원 임프린트 및 리프트 오프 공정을 이용한 교차형 상변환 소자 제조 방법 및 그 방법에 의해 제조된 교차형 상변환 소자에 대한 것으로, (a)하부로부터 제1절연체 - 하부전극용 제1도전체 - 제2절연체를 포함하는 기판 상에 레지스트를 도포하는 단계; (b)표면에 3차원 패턴이 형성된 스탬프로 상기 기판을 임프린트하여, 상기 기판의 제2절연체 표면을 기준으로 중앙부분이 좌우부분보다 낮고, 좌우부분이 상하부분보다 낮으며, 상하부분을 둘러싸는 가장자리는 레지스트가 제거되는 형태의 레지스트 패턴을 형성하는 단계; (c)상기 레지스트를 마스크로 하여, 레지스트가 제거된 상하부분의 가장자리를 식각하는 단계; (d)반응성 이온 식각(RIE) 공정을 이용하여, 중앙부분의 레지스트를 제거하는 단계; (e)상기 RIE 공정에 의해 노출되는 중앙부분의 제2절연체를 식각하는 단계; (f)좌우부분의 제2절연체가 노출될 때까지 레지스트를 식각하는 단계; (g)상변환 물질 및 상부전극용 제2도전체를 순차적으로 증착하는 단계; (h)리프트 오프 공정을 이용하여 레지스트 및 상기 레지스트 상부에 증착된 물질들을 제거하는 단계; 및 (i)상기 리프트 오프 공정에 의해 노출되는 상하부분의 제2절연체를 식각하는 단계를 포함하는 것을 특징으로 한다.

Description

3차원 임프린트 및 리프트 오프 공정을 이용한 교차형 상변환 소자 제조 방법 및 그 방법에 의해 제조된 교차형 상변환 소자{Fabrication method of cross type phase change device using 3-dimensional imprint and lift off process and the cross type phase change device manufactured by the method}
본 발명은 교차형 상변환 소자의 제조 방법에 관한 것으로, 보다 상세하게는 3차원 임프린트 공정(3-D imprint process) 및 리프트 오프 공정(lift off process)을 이용하여 정밀하면서도 나노급의 교차형 상변환 소자를 제조할 수 있는 기술에 관한 것이다.
반도체 메모리 장치의 고성능화 및 저전력화를 위하여, 최근에는 차세대 메모리 장치의 한 예로 상변환(phase change) 물질을 이용한 P램(Phase change Random Access Memory)이 제안되고 있다.
여기서, 상기 상변환 물질이란 온도 변화에 따라 상(phase)이 변화됨으로 인하여 저항이 변화하는 물질을 말하여, 가장 대표적인 예로 게르마늄(Ge), 안티 몬(Sb) 및 텔루륨(Te)의 합금인 GST(Ge - Sb - Te)를 들 수 있다.
상기 상변환 물질은 온도에 따라 비정질(amorphous) 상태 또는 결정질(crystalline) 상태로 빠르게 변환될 수 있는 성질을 가지며, 비정질 상태에서는 고저항 상태가 되고 결정화 상태에서는 저저항 상태가 되기 때문에, 비정질 상태인 경우 및 결정질 상태를 구분하여 리셋 - 셋 등으로 정의하는 것이 가능하여 반도체 메모리 장치에 응용될 수 있다.
이러한, 상변환 물질의 상부 및 하부에는 상부전극과 하부전극이 교차형으로 형성되어 교차형 상변환 소자를 형성하며, 상부전극과 하부전극은 워드라인과 비트라인에 각각 연결된다.
상술한 바와 같은 교차형 상변환 소자는 주로 포토리소그래피 공정 등을 이용하여 제조되는데, 포토리소그래피 등의 제조 방법은 공정 비용이 많이 소요되고, 평판에만 가능하여 효율적이지 못하다. 또한, 포토리소그래피 등의 제조 방법은 정렬시 부분적으로만 되는 문제점이 있어 전면적에 소자를 형성하는 것이 쉽지 않다.
이러한 문제점을 해결하기 위하여, 최근에는 자가 정렬 가능한 나노 임프린트 리소그래피 방법을 이용하여 교차형 상변환 소자를 제조하는 것에 대하여 활발한 연구가 이루어지고 있다.
자가 정렬 가능한 나노 임프린트 리소그래피 방법의 경우, 넓은 면적에 쉽게 패턴을 형성시킬 수 있으며 곡면 등에도 적용이 가능할 뿐만 아니라, 한번의 공정으로 전 면적에서 소자의 정렬이 가능하다는 장점을 가지고 있지만, 현재까지는 주 로, 마이크로급 소자의 제조에 있어서만 적용이 가능하다는 단점이 있다.
따라서, 한 번의 패터닝을 통하여 상변환 소자의 정렬을 이룰 수 있으며, 나노급의 상변환 소자 제조에도 적용할 수 있는 교차형 상변환 소자의 제조 방법이 요구된다.
본 발명의 목적은 나노 임프린트 공정을 통하여 한 번의 패터닝 공정으로 교차형 상변환 소자의 정렬을 완료함으로써 종래의 공정 진행시 발생하였던 정렬 실패의 문제점을 해결할 수 있으며, 아울러 리프트 오프 공정을 통하여 기존 식각만으로 정밀도 및 물질에 따른 식각 측면에서 한계가 있었던 점을 해결할 수 있는 나노급의 교차형 상변환 소자를 제조할 수 있는 방법 및 그 방법에 의해 제조된 교차형 상변환 소자를 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명에 따른 교차형 상변환 소자 제조 방법은 (a)하부로부터 제1절연체 - 하부전극용 제1도전체 - 제2절연체를 포함하는 기판 상에 레지스트를 도포하는 단계; (b)표면에 3차원 패턴이 형성된 스탬프로 상기 기판을 임프린트하여, 상기 기판의 제2절연체 표면을 기준으로 중앙부분이 좌우부분보다 낮고, 좌우부분이 상하부분보다 낮으며, 상하부분을 둘러싸는 가장자리는 레지스트가 제거되는 형태의 레지스트 패턴을 형성하는 단계; (c)상기 레지스트를 마스크로 하여, 레지스트가 제거된 상하부분의 가장자리를 식각하는 단계; (d)반응성 이온 식각(RIE) 공정을 이용하여, 중앙부분의 레지스트를 제거하는 단계; (e)상기 RIE 공정에 의해 노출되는 중앙부분의 제2절연체를 식각하는 단계; (f)좌우부분의 제2절연체가 노출될 때까지 레지스트를 식각하는 단계; (g)상변환 물질 및 상부전 극용 제2도전체를 순차적으로 증착하는 단계; (h)리프트 오프 공정을 이용하여 레지스트 및 상기 레지스트 상부에 증착된 물질들을 제거하는 단계; 및 (i)상기 리프트 오프 공정에 의해 노출되는 상하부분의 제2절연체를 식각하는 단계를 포함하는 것을 특징으로 한다.
상기 스탬프의 표면에 형성되는 3차원 패턴은 포토 리소그래피 공정 또는 이빔 리소그래피 공정에 의해 형성될 수 있으며, 상기 스탬프 표면에 형성된 패턴은, 스탬프 바닥면을 기준으로 중앙부분이 좌우부분보다 높게 형성되어 있고, 좌우부분이 상하부분보다 높게 형성되어 있으며, 끝단이 중앙부분에 연결되는'ㄷ'형태를 갖는 상하부분의 가장자리가 상기 중앙부분의 높이보다 높게 형성되어 임프린트시 상기 기판의 제2절연체에 접촉한다. 만약, 상기 (b)단계의 임프린트 이후, 상기 상하부분의 가장자리에 레지스트가 잔류할 경우, RIE 공정 또는 식각 공정을 이용하여 잔류 레지스트를 제거하는 것이 바람직하다.
상기 (c)단계에서는 상기 기판의 제2절연체 - 도전체 - 제1절연체까지 식각하며, 상기 (e)단계 및 상기 (i)단계의 제2절연체 식각은 습식 식각 공정으로 이루어질 수 있다.
본 발명에 따른 교차형 상변환 소자 제조 방법은 3차원 스탬프를 이용하여 임프린트 공정을 수행함으로써 소자 제작을 위한 일련된 패터닝 공정을 1회만 수행하면 교차형 상변환 소자의 정렬이 완료되는 장점이 있으며, 또한 리프트 오프 공 정을 통하여 종래의 식각 공정만으로 패터닝하는 것에 비하여 더욱 정밀한 패터닝이 가능하여 나노급 소자 제작에도 적용할 수 있으며, 또한 식각이 되지 않는 물질에도 적용이 가능한 장점이 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 3차원 임프린트 및 리프트 오프 공정을 이용한 교차형 상변환 소자 제조 방법에 관하여 상세히 설명하면 다음과 같다.
도 1은 본 발명의 일실시예에 따른 교차형 상변환 소자 제조 방법을 개략적으로 도시한 순서도이다.
도 1을 참조하면, 본 발명에 따른 교차형 상변환 소자 제조 방법은 기판 준비 및 레지스트 도포 단계(S110), 3차원 임프린트 단계(S120), 하부전극부 외곽부 분 식각 단계(S130), 상변환부 레지스트 제거 단계(S140), 상변환부 제2절연체 식각 단계(S150), 상부전극부 레지스트 제거 단계(S160), 상변환 물질 및 상부전극 물질 증착 단계(S170), 하부전극부 리프트 오프 단계(S180) 및 하부전극부 제2절연체 식각 단계(S190)를 포함한다.
기판 준비 및 레지스트 도포
기판 준비 및 레지스트 도포 단계(S110)에서는 하부로부터 제1절연체 - 하부전극용 제1도전체 - 제2절연체를 포함하는 기판 상에 레지스트를 도포한다.
도 2는 본 발명에 이용될 수 있는 기판의 예를 도시한 것이다. 도 2에 도시된 바와 같이, 기판(200)은 실리콘 웨이퍼 위에 형성되어 있는 것일 수 있다. 본 발명에 이용될 수 있는 기판은 제1절연체(210), 제1도전체(220), 제2절연체(230)가 순차적으로 형성된 기판, 예를 들어, 웨이퍼 상에 SiO2 - 금속 -SiO2 가 형성된 기판을 이용할 수 있다.
제1절연체(210)는 증착 등 다양한 방법으로 형성이 가능한 실리콘산화물 재질일 수 있으며, 제2절연체(230)는 습식 식각 등이 용이한 실리콘산화물 또는 실리콘질화물 재질일 수 있다.
제1도전체(220)는, 본 발명에서 상변환 소자의 하부전극 패턴의 형성을 위하여 기판 준비 단계에서 미리 형성되는 것으로, 일반적인 전극물질로 이용될 수 있는 폴리실리콘, Au, Cu, Al, Mo, Pt, 티타늄 질화물(TiN), 티타늄 알루미늄 질화 물(TiAlN), 티타늄 실리콘 질화물(TiSiN), 티타늄 텅스텐(TiW), 탄탈륨 질화물(TaN), 탄탈륨 알루미늄 질화물(TaAlN), 탄탈륨 실리콘 질화물(TaSiN), 텅스텐 질화물(WN) 및 텅스텐 실리콘(WSix) 등이 될 수 있다.
도 3은 기판 상에 레지스트가 도포된 것을 나타낸 것이다.
도 3을 참조하면, 기판(200), 구체적으로는 제2절연체(230) 상에 레지스트(310)를 고르게 도포한다. 도포되는 레지스트(310)의 두께는 후술하는 3차원 임프린트 단계(S120)에서 임프린트되는 두께보다 약간 얇은 것이 바람직하다. 이는 임프린트시 압력을 받는 부분의 레지스트가 인접한 부분으로 퍼지려고 하는 특성 때문에, 레지스트의 두께가 임프린트의 두께보다 약간 얇더라도 전체적으로는 충분히 임프린트될 수 있기 때문이다.
공정의 신뢰성을 최대한 높이기 위하여, 기판(200) 상에 도포되어 있는 레지스트(310)의 두께는 최대한 균일한 것이 바람직하다. 따라서, 레지스트의 두께를 고르게 하기 위하여 닥터 블레이드(Doctor Blade)법 등을 적용할 수 있다.
레진의 도포는 스핀코팅 방법이 이용될 수 있으며, 레진 드롭(drop) 후 가압 방법 등도 이용될 수 있다.
3차원 임프린트
3차원 임프린트 단계(S120)에서는 표면에 3차원 패턴이 형성된 스탬프로 상기 기판을 임프린트하여, 중앙부분이 좌우부분보다 낮고, 좌우부분이 상하부분보다 낮으며, 상하부분을 둘러싸는 가장자리는 레지스트가 제거되는 형태의 레지스트 패턴을 형성한다.
도 4는 본 발명에 이용될 수 있는 스탬프의 예를 도시한 것이다.
도 4를 참조하면, 3차원 임프린트 공정을 수행하기 위하여, 스탬프(400)의 표면에는 3차원 패턴이 형성되어 있는데, 구체적으로는 스탬프(400)의 바닥면을 기준으로, 중앙부분(410)이 좌우부분(420)보다 높고, 좌우부분(420)이 상하부분(430)보다 높으며, 상하부분(430)을 둘러싸며 끝단이 중앙부분(410)에 각각 연결되는'ㄷ' 형태의 가장자리(431)가 중앙부분(410)보다 높은 형태의 패턴이 형성되어 있을 수 있으며, 이 경우, 상하부분의 가장자리(431)가 임프린트시 가장 깊게 임프린트된다.
이러한, 스탬프(400)에 형성되는 3차원 패턴은 포토 리소그래피 공정(Photo lithography process) 또는 이빔 리소그래피 공정(E-beam Lithography process) 등으로 형성될 수 있다.
도 5는 3차원 임프린트 공정이 이루어진 이후, 기판에 레지스트 패턴이 형성된 것을 기판의 제2절연체를 기준으로 중앙부분, 좌우부분 및 상하부분으로 분리하여 나타낸 것이다.
도 5를 참조하면, 3차원 임프린트에 의하여, 상하부분의 가장자리의 제2절연체(230)가 노출되고, 중앙부분의 패턴 높이가 좌우부분 및 상하부분의 패턴 높이보다 낮고, 좌우부분의 패턴 높이가 상하부분의 패턴 높이보다 상대적으로 낮은 것을 볼 수 있다.
상기 레지스트 패턴의 형성을 위하여, 임프린트는 레지스트가 단단한 상태에서 부드러워지는 상태로 변하는 유리전이온도(Tg)보다 높은 온도에서 이루어지는 것이 바람직하다.
도 6은 3차원 임프린트 공정에 의해 기판 상에 형성된 레지스트 패턴을 개략적으로 나타낸 것으로, 도 6의 (a)는 중앙부분 및 좌우부분의 A - A 단면을, 도 6의 (b)는 상하부분의 A' - A' 단면을 나타낸 것이다.
도 6에 도시된 레지스트 패턴(601)은 전체 소자를 형성하기 위한 패턴 중 하나의 단위 패턴을 나타내는 것이며, 실질적으로는 도시된 레지스트 패턴(601)의 좌우측 및 상하측에 수많은 레지스트 패턴이 반복된다.
도 6에 도시된 레지스트 패턴(601)에서 중앙부분(610)은 상변환 물질이 증착되는 부분이며, 좌우부분(620)은 상부 전극 패턴을 형성하기 위한 부분이며, 상하부분(630)은 하부 전극 패턴을 형성하기 위한 부분이며, 상하부분의 가장자리(631)는 트렌치(trench)를 형성하기 위한 부분이다.
하부전극부 외곽부분 식각
하부전극부 외곽부분 식각 단계(S130)에서는 상기 레지스트를 마스크로 하여, 레지스트가 제거된 상하부분의 가장자리를 식각한다.
도 7은 하부전극부 외곽부분을 선택적으로 식각한 결과를 나타낸 것이다.
도 7의 (a)를 참조하면, 레지스트가 잔류하는 중앙부분(610) 및 좌우부분(620)은 식각이 이루어지지 않으며, 도 7의 (b)를 참조하면, 레지스트가 잔류하는 상하부분은 식각이 이루어지지 않으나, 레지스트가 제거된 상하부분의 가장자리(631)는 식각이 이루어진다.
이때, 식각은 기판(200)의 제2절연체(230) - 제1도전체(220) - 제1절연체(210)까지 이루어질 수 있다. 이 경우, 레지스트의 측면을 완전히 노출시킬 수 있어, 후술할 리프트 오프 공정(S180)이 용이하게 이루어질 수 있다.
한편, 3차원 임프린트 단계(S120)에서 도포된 레지스트의 두께 등이 더 높거나, 임프린트시 완전한 압력이 가해지지 않은 등의 이유로 하여, 상하부분의 가장자리(631)의 레지스트가 완전히 제거되지 않을 수 있다. 물론, 레지스트의 선택비가 매우 높은 것은 아니므로, 본 단계의 식각공정이 이루어질 수 있으나, 공정의 신뢰성을 위하여 완전히 제거하는 것이 더 바람직하다. 이를 위하여, 3차원 임프린트 이후, 상하부분의 가장자리(631)에 레지스트가 잔류할 경우, RIE(Reactive Ion Etching) 공정 또는 식각 공정 등을 이용하여 잔류 레지스트를 제거하고, 본 식각 공정을 진행할 수 있다.
상변환부 레지스트 제거 및 상변환부 제2절연체 식각
상변환부 레지스트 제거 단계(S140)에서는 반응성 이온 식각(Reactive Ion Etching, RIE) 공정을 이용하여 중앙부분의 레지스트를 제거한다. 이때, RIE 공정 은 산소 플라즈마(O2 Plasma)가 이용될 수 있으며, 중앙부분의 레지스트가 제거되어 제2절연체가 노출될 때까지 실시된다.
도 8은 RIE 공정에 의하여 상변환부 레지스트가 제거된 결과를 나타낸다. 도 8을 참조하면, 중앙부분(610)에는 레지스트가 제거되어 제2절연체(230)가 노출되며, 좌우부분(620) 및 상하부분(630)의 레지스트는 중앙부분(610)의 레지스트 두께만큼 제거된다.
한편, 상변환부 제2절연체 식각 단계(S150)에서는 상기 RIE 공정에 의해 노출되는 중앙부분의 제2절연체를 식각한다.
본 단계의 식각은 제2절연체(230)에 높은 식각비를 갖는 식각 용액을 이용한 습식 식각 공정에 의해 이루어질 수 있다.
도 9는 상변환부 제2절연체 식각이 이루어진 결과를 나타낸 것이다.
도 9를 참조하면, RIE 공정에 의하여 제2절연체의 상부가 노출되는 중앙부분(610)은 제2절연체(230)의 선택적 식각이 이루어져 제1도전체(220)가 노출되고, 제2절연체(230)가 노출되지 않은 좌우부분(620) 및 상하부분(630)은 식각이 이루어지지 않는다.
도면에는 도시하지 않았으나, 습식 식각 공정으로 본 단계의 식각이 실시될 경우, 습식식각에 따라 좌우부분(620)의 중앙부분쪽 측면도 습식식각 용액에 노출되게 되므로 중앙부분(610)과 함께 좌우부분(620)의 측면도 일부 식각이 이루어지 게 된다.
상부전극부 레지스트 제거
상부전극부 레지스트 제거 단계(S160)에서는 좌우부분의 제2절연체가 노출될 때까지 레지스트를 선택적으로 식각한다.
본 단계는 레지스트에 대하여 높은 식각비를 갖는 습식 식각 용액에 의한 습식 식각, 혹은 레지스트에 대한 선택적 건식 식각 등이 적용될 수 있으며, RIE 공정 또한 이용될 수 있다.
도 10은 상부전극부 레지스트가 제거된 결과를 나타낸 것이다.
도 10을 참조하면, 좌우부분(620)의 잔류하는 레지스트는 제거되어 좌우부분에는 제2절연체가 노출되며, 레지스트가 잔류하지 않는 중앙부분(610)에는 식각이 이루어지지 않으며, 상하부분(620)의 레지스트는 좌우부분(620)의 제거되는 레지스트 두께만큼 함께 제거된다.
상변환 물질 및 상부전극 물질 증착
상변환 물질 및 상부전극 물질 증착 단계(S170)에서는 상변환 물질 및 상부전극용 제2도전체를 순차적으로 증착한다.
상변환 물질 및 상부전극 물질은 각각 물리적 증착방법이나 화학적 증착방법 등으로 증착될 수 있다.
도 11은 상변환 물질 및 상부전극 물질이 증착된 결과를 나타낸 것이다.
도 11을 참조하면 중앙부분(610)에는 제1도전체(220) 상에 상변환 물질(1110) 및 제2도전체(1120)가 증착되고, 좌우부분(620)에는 제2절연체(230) 상에 상변환 물질(1110) 및 제2도전체(1120)가 증착되며, 상하부분(630)에는 레지스트 상에 상변환 물질(1110) 및 제2도전체(1120)가 증착된다.
상변환 물질(1110)은 칼고게나이드(Chalcogenide)계 물질로서 가장 대표적인 GST(GeSbTe)가 될 수 있으며, 이 외에도 IST(InSbTe), AIST(AgInSbTe), GeTe, GeSb, GeTe, N-doped GST, O-doped GST 등이 될 수 있다.
상부전극을 형성하기 위한 제2도전체(1120)는 하부전극 형성을 위한 제1도전체(220)와 마찬가지로, 폴리실리콘, Au 또는 Cu, 티타늄 질화물(TiN), 티타늄 알루미늄 질화물(TiAlN), 티타늄 실리콘 질화물(TiSiN), 티타늄 텅스텐(TiW), 탄탈륨 질화물(TaN), 탄탈륨 알루미늄 질화물(TaAlN), 탄탈륨 실리콘 질화물(TaSiN), 텅스텐 질화물(WN) 및 텅스텐 실리콘(WSix) 등이 될 수 있다.
하부전극부 리프트 오프
하부전극부 리프트 오프 단계(S180)에서는 리프트 오프 공정을 이용하여 레지스트 및 상기 레지스트 상부에 증착된 물질들을 제거한다.
종래의 교차형 상변환 소자 제조시 연속적인 식각 공정만으로 이루어져 공정이 복잡하고 또한 정밀성이 상대적으로 낮아 마이크로급까지의 소자만이 제조되었 으나, 본 발명에서는 리프트 오프 공정에 의하여 더욱 정밀하게 소자를 제작할 수 있으며, 레지스트 상부에 식각이 되지 않는 물질이 증착된 경우라도 리프트 오프 공정을 적용할 수 있다.
도 12는 리프트 오프 공정이 이루어진 결과를 나타낸 것이다.
도 12를 참조하면, 리프트 오프 공정에 의하여 측면이 노출되어 있는 상하부분(630)은 레지스트(310) 및 레지스트(310) 상부에 증착되어 있는 상변환 물질(1110) 및 제2도전체(1120)가 함께 리프트 오프된다. 반면, 레지스트(310)가 잔류하지 않는 중앙부분(610) 및 좌우부분(620)에는 리프트 오프 공정이 진행되지 않게된다.
하부전극부 제2절연체 식각
하부전극부 제2절연체 식각 단계(S190)에서는 상기 리프트 오프 공정에 의해 노출되는 상하부분의 제2절연체를 식각한다.
하부전극부의 제2절연체 식각 역시, 전술한 상변환부 제2절연체 식각(S150)과 마찬가지로 제2절연체(230)에 대한 식각비가 높은 습식 식각 용액에 의한 선택적 습식 식각 공정으로 이루어질 수 있다.
도 13은 상부전극부 제2절연체 식각이 이루어진 결과를 나타낸 것이다.
도 13을 참조하면, 제2절연체(230)가 상부에 노출되지 않는 중앙부분(610) 및 좌우부분(620)에는 선택적 식각이 이루어지지 않으나, 제2절연체(230)가 상부에 노출되는 상하부분(630)의 경우 선택적 식각이 진행되어 제1도전체(220)가 노출되 게 된다.
이상에서는 도 1에 도시된 공정 순서를 통하여 교차형 상변환 소자 제조 방법에 대하여 상세히 설명하였다. 그러나, 상기 제시한 상변환 소자 제조 방법은 하나의 예에 불과하며, 상변환 소자 제조 방법은 일부 공정의 변경 등이 이루어질 수 있다.
다만, 본 발명의 핵심 사상인 3차원 임프린트 공정 및 리프트 오프 공정을 고려할 때, 다음과 같은 방법을 제시할 수 있다.
하부전극 물질을 포함하는 기판 상에 레지스트를 도포한다. 중앙부분이 좌우부분보다 높게 형성되어 있고, 끝단이 중앙부분에 연결되는'ㄷ'형태를 갖는 상하부분의 가장자리가 상기 중앙부분의 높이보다 높게 형성된 패턴이 형성된 스탬프로 상기 기판을 임프린트하여 레지스트 패턴을 형성한다.
이후, 임프린트로 얻어진 레지스트 패턴을 이용하여 식각 공정, GST(GeSbTe)와 같은 상변환 물질 및 상부 전극 물질의 증착 공정 및 리프트 오프 공정을 수행하여, 결과적으로 중앙부분에 상변환 소자 패턴을 형성하고, 상하방향으로 하부전극 패턴을 형성하며, 좌우방향으로 상부전극 패턴을 형성한다.
하부전극 패턴 및 상부전극 패턴은 교차형 상변환 소자에서 워드라인과 비트라인에 각각 연결된다.
상술한 바와 같이, 본 발명에 따른 교차형 상변환 소자 제조 방법은 3차원 스탬프를 이용하여 임프린트 공정을 수행함으로써 소자 제작을 위한 일련된 패터닝 공정을 1회만 수행하면 교차형 상변환 소자의 정렬이 완료되며, 또한 리프트 오프 공정을 통하여 더욱 정밀한 패터닝이 가능하여, 제조되는 교차형 상변환 소자는 나노급 사이즈가 될 수 있다.
이상에서는 본 발명의 일 실시예를 중심으로 설명하였지만, 당업자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형이 본 발명의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
도 1은 본 발명의 일실시예에 따른 교차형 상변환 소자 제조 방법을 개략적으로 도시한 순서도이다.
도 2는 본 발명에 이용될 수 있는 기판의 예를 도시한 것이다.
도 3은 기판 상에 레지스트가 도포된 것을 나타낸 것이다.
도 4는 본 발명에 이용될 수 있는 스탬프의 예를 도시한 것이다.
도 5는 3차원 임프린트 공정이 이루어진 이후, 기판에 레지스트 패턴이 형성된 것을 기판의 제2절연체를 기준으로 분리하여 나타낸 것이다.
도 6은 3차원 임프린트 공정에 의해 기판 상에 형성된 레지스트 패턴을 개략적으로 나타낸 것으로, (a)는 중앙부분 및 좌우부분의 A - A 단면을, (b)는 상하부분의 A' - A' 단면을 나타낸 것이다.
도 7은 하부전극부 외곽부분을 선택적으로 식각한 결과를 나타낸 것이다.
도 8은 RIE 공정에 의하여 상변환부 레지스트가 제거된 결과를 나타낸다.
도 9는 상변환부 제2절연체 식각이 이루어진 결과를 나타낸 것이다.
도 10은 상부전극부 레지스트가 제거된 결과를 나타낸 것이다.
도 11은 상변환 물질 및 상부전극 물질이 증착된 결과를 나타낸 것이다.
도 12는 리프트 오프 공정이 이루어진 결과를 나타낸 것이다.
도 13은 상부전극부 제2절연체 식각이 이루어진 결과를 나타낸 것이다.

Claims (15)

  1. (a)하부로부터 제1절연체 - 하부전극용 제1도전체 - 제2절연체를 포함하는 기판 상에 레지스트를 도포하는 단계;
    (b)표면에 3차원 패턴이 형성된 스탬프로 상기 기판을 임프린트하여, 상기 기판의 제2절연체 표면을 기준으로 중앙부분이 좌우부분보다 낮고, 좌우부분이 상하부분보다 낮으며, 상하부분을 둘러싸는 가장자리는 레지스트가 제거되는 형태의 레지스트 패턴을 형성하는 단계;
    (c)상기 레지스트를 마스크로 하여, 레지스트가 제거된 상하부분의 가장자리를 식각하는 단계;
    (d)반응성 이온 식각(RIE) 공정을 이용하여, 중앙부분의 레지스트를 제거하는 단계;
    (e)상기 RIE 공정에 의해 노출되는 중앙부분의 제2절연체를 식각하는 단계;
    (f)좌우부분의 제2절연체가 노출될 때까지 레지스트를 식각하는 단계;
    (g)상변환 물질 및 상부전극용 제2도전체를 순차적으로 증착하는 단계;
    (h)리프트 오프 공정을 이용하여 레지스트 및 상기 레지스트 상부에 증착된 물질들을 제거하는 단계; 및
    (i)상기 리프트 오프 공정에 의해 노출되는 상하부분의 제2절연체를 식각하는 단계를 포함하는 것을 특징으로 하는 교차형 상변환 소자 제조 방법.
  2. 제1항에 있어서,
    상기 스탬프의 표면에 형성되는 3차원 패턴은 포토 리소그래피 공정 또는 이빔 리소그래피 공정에 의해 형성되는 것을 특징으로 하는 교차형 상변환 소자 제조 방법.
  3. 제1항에 있어서,
    상기 스탬프 표면에 형성된 패턴은, 스탬프 바닥면을 기준으로 중앙부분이 좌우부분보다 높게 형성되어 있고, 상기 좌우부분이 상하부분보다 높게 형성되어 있으며, 끝단이 중앙부분에 연결되는'ㄷ'형태를 갖는 상하부분의 가장자리가 상기 중앙부분의 높이보다 높게 형성되어 있는 형태의 패턴인 것을 특징으로 하는 교차형 상변환 소자 제조 방법.
  4. 제3항에 있어서,
    상기 스탬프는 상하부분의 가장자리가 상기 임프린트시에 상기 기판의 제2절연체에 접촉하는 것을 특징으로 하는 교차형 상변환 소자 제조 방법.
  5. 제1항에 있어서,
    상기 (b)단계의 임프린트 이후, 상기 상하부분의 가장자리에 레지스트가 잔류할 경우, RIE(Reactive Ion Etching) 공정 또는 식각 공정을 이용하여 잔류 레지스트를 제거하는 것을 특징으로 하는 교차형 상변환 소자 제조 방법.
  6. 제1항에 있어서,
    상기 (c)단계는 상기 기판의 제2절연체 - 제1도전체 - 제1절연체까지 식각하는 것을 특징으로 하는 교차형 상변환 소자 제조 방법.
  7. 제1항에 있어서,
    상기 (d)단계는 산소 플라즈마를 이용하는 것을 특징으로 하는 교차형 상변환 소자 제조 방법.
  8. 제1항에 있어서,
    상기 (e)단계 및 상기 (i)단계는 습식 식각 공정으로 이루어지는 것을 특징으로 하는 교차형 상변환 소자 제조 방법.
  9. 제1항에 있어서,
    상기 상변환 물질은 GST(GeSbTe), IST(InSbTe), AIST(AgInSbTe), GeTe, GeSb, GeTe, N-doped GST 및 O-doped GST 중 어느 하나인 것을 특징으로 하는 교차형 상변환 소자 제조 방법.
  10. 제1항에 있어서,
    상기 기판의 제2절연체는 실리콘 산화물 또는 실리콘 질화물인 것을 특징으로 하는 교차형 상변환 소자 제조 방법.
  11. 제1항에 있어서,
    상기 기판의 제1절연체는 실리콘 산화물인 것을 특징으로 하는 교차형 상변환 소자 제조 방법.
  12. 제1항에 있어서,
    상기 하부전극용 제1도전체 및 상부전극용 제2도전체는 폴리실리콘, Au, Cu, Al, Mo, Pt, 티타늄 질화막(TiN), 티타늄 알루미늄 질화막(TiAlN), 티타늄 실리콘 질화막(TiSiN), 티타늄 텅스텐막(TiW), 탄탈륨 질화막(TaN), 탄탈륨 알루미늄 질화막(TaAlN), 탄탈륨 실리콘 질화막(TaSiN), 텅스텐 질화막(WN) 및 텅스텐 실리콘막(WSix) 중에서 선택되는 것을 특징으로 하는 교차형 상변환 소자 제조 방법.
  13. 삭제
  14. 삭제
  15. 제1항 내지 제12항 중 어느 하나의 방법으로 제조된 교차형 상변환 소자.
KR1020090048612A 2009-06-02 2009-06-02 3차원 임프린트 및 리프트 오프 공정을 이용한 교차형 상변환 소자 제조 방법 및 그 방법에 의해 제조된 교차형 상변환 소자 KR101089396B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090048612A KR101089396B1 (ko) 2009-06-02 2009-06-02 3차원 임프린트 및 리프트 오프 공정을 이용한 교차형 상변환 소자 제조 방법 및 그 방법에 의해 제조된 교차형 상변환 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090048612A KR101089396B1 (ko) 2009-06-02 2009-06-02 3차원 임프린트 및 리프트 오프 공정을 이용한 교차형 상변환 소자 제조 방법 및 그 방법에 의해 제조된 교차형 상변환 소자

Publications (2)

Publication Number Publication Date
KR20100129980A KR20100129980A (ko) 2010-12-10
KR101089396B1 true KR101089396B1 (ko) 2011-12-07

Family

ID=43506444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090048612A KR101089396B1 (ko) 2009-06-02 2009-06-02 3차원 임프린트 및 리프트 오프 공정을 이용한 교차형 상변환 소자 제조 방법 및 그 방법에 의해 제조된 교차형 상변환 소자

Country Status (1)

Country Link
KR (1) KR101089396B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204742A (ja) 1998-01-20 1999-07-30 Sony Corp メモリ及び情報機器
US20050162881A1 (en) 2004-01-27 2005-07-28 James Stasiak Nanometer-scale memory device utilizing self-aligned rectifying elements and method of making
US20080003827A1 (en) 2006-06-30 2008-01-03 Asml Netherlands B.V. Imprintable medium dispenser

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204742A (ja) 1998-01-20 1999-07-30 Sony Corp メモリ及び情報機器
US20050162881A1 (en) 2004-01-27 2005-07-28 James Stasiak Nanometer-scale memory device utilizing self-aligned rectifying elements and method of making
US20080003827A1 (en) 2006-06-30 2008-01-03 Asml Netherlands B.V. Imprintable medium dispenser

Also Published As

Publication number Publication date
KR20100129980A (ko) 2010-12-10

Similar Documents

Publication Publication Date Title
TWI430488B (zh) 記憶體裝置及其形成方法
TWI449170B (zh) 相變化記憶體裝置及其製造方法
KR100668846B1 (ko) 상변환 기억 소자의 제조방법
KR100491978B1 (ko) 저 전력 동작이 가능한 상변화 메모리 소자 및 그 제조 방법
US8119528B2 (en) Nanoscale electrodes for phase change memory devices
EP1557875A1 (en) Process for forming tapered trenches in a dielectric material
EP3108513A1 (en) Resistive memory cell with sloped bottom electrode
JP2018006739A (ja) 半導体素子の製造方法
US8703573B2 (en) Semiconductor device and method of manufacturing the same
KR20110135756A (ko) 반도체 장치의 제조 방법
KR101089396B1 (ko) 3차원 임프린트 및 리프트 오프 공정을 이용한 교차형 상변환 소자 제조 방법 및 그 방법에 의해 제조된 교차형 상변환 소자
US8748958B1 (en) Phase-change random access memory device and method of manufacturing the same
CN114747034B (zh) 无漂移相变存储器
KR20090090538A (ko) 상변화 메모리 소자 제조 방법
KR101120166B1 (ko) 상변화 기억 소자 및 그 제조방법
KR101153807B1 (ko) 상변화 메모리 장치의 제조 방법
KR101069700B1 (ko) 상변화 메모리 소자 및 그 제조 방법
KR101259842B1 (ko) 상변화 메모리 장치 및 그의 제조방법
TWI300966B (en) Self-aligend manufacturing method, and manufacturing method for thin film fuse phase change ram
WO2011119895A2 (en) Method for forming phase change memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140916

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151014

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee