KR101067842B1 - 단면이 감소된 방전 확장 영역을 갖는 플라즈마 디스플레이 패널 - Google Patents

단면이 감소된 방전 확장 영역을 갖는 플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR101067842B1
KR101067842B1 KR1020057022504A KR20057022504A KR101067842B1 KR 101067842 B1 KR101067842 B1 KR 101067842B1 KR 1020057022504 A KR1020057022504 A KR 1020057022504A KR 20057022504 A KR20057022504 A KR 20057022504A KR 101067842 B1 KR101067842 B1 KR 101067842B1
Authority
KR
South Korea
Prior art keywords
cell
coplanar
electrodes
display panel
discharge
Prior art date
Application number
KR1020057022504A
Other languages
English (en)
Other versions
KR20060028764A (ko
Inventor
로랑 떼시에르
Original Assignee
톰슨 프라즈마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 프라즈마 filed Critical 톰슨 프라즈마
Publication of KR20060028764A publication Critical patent/KR20060028764A/ko
Application granted granted Critical
Publication of KR101067842B1 publication Critical patent/KR101067842B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36—Spacers, barriers, ribs, partitions or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/24—Sustain electrodes or scan electrodes
    • H01J2211/245—Shape, e.g. cross section or pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/326—Disposition of electrodes with respect to cell parameters, e.g. electrodes within the ribs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/36—Spacers, barriers, ribs, partitions or the like
    • H01J2211/361—Spacers, barriers, ribs, partitions or the like characterized by the shape
    • H01J2211/365—Pattern of the spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은, 장벽 리브 어레이를 형성하는 분리 요소(15, 19)에 의하여 구획되어 있는 가스가 차 있는 공간에 의해 분리된 2개의 판과 공면 서스테인 전극(Y, Y')과 어드레스 전극(X)의 어레이를 구비하는 디스플레이 패널로서, 각 셀(17)은 서스테인 전극과 어드레스 전극 사이의 각 교차점에 트리거 영역(ZM, Z'M)과 그리고 상기 트리거 영역(ZM, Z'M) 사이에 연장하는 적어도 하나의 공면 방전 확장 영역(ZE; ZE1, ZE2)으로 세부 분할되며, 상기 장벽 리브 어레이는, 각 셀 내에서 각 공면 확장 영역(ZE; ZE1, ZE2)이 모든 트리거 영역(ZM, Z'M)의 폭보다 더 작은 폭을 가지도록 설계된, 디스플레이 패널에 관한 것이다.
매트릭스 트리거에 의하여 디스플레이 패널에 서스테인 방전을 구동하는 방법을 적용함으로써, 휘도 효율이 매우 크게 향상된다.

Description

단면이 감소된 방전 확장 영역을 갖는 플라즈마 디스플레이 패널 {PLASMA DISPLAY PANEL COMPRISING A REDUCED SECTION DISCHARGE EXPANSION ZONE}
본 발명은 일반적으로 플라즈마 디스플레이 패널에 관한 것이며 보다 상세하게는 단면이 감소된 방전 확장 영역을 갖는 플라즈마 디스플레이 패널에 관한 것이다.
본 발명은 {도 1의 (a) 및 도 1의 (b)를 참조하여} 제 1 판(11)과 제 2 판(12) 사이의 공간에 방전 가스가 차 있는 제 1 판(11)과 제 2 판(12)을 구비하며 상기 공간은 특히 장벽 리브 어레이에 의해 행과 열로 배열된 복수의 방전 셀(17)로 구획되어 있는 플라즈마 디스플레이 패널에 관한 것이다.
제 1 판(11)은 (도면에 점선으로 도시된) 유전체 층(13)과, 보호 및 제 2 차 전자 방출 층(14)으로 덮혀있으며(coated) 서로 평행하며 그리고 셀의 행과 평행한 일반 방향을 따라 배향된 서스테인 전극(sustain electrode)이라고 불리우는 공면 전극(Y, Y')의 적어도 2개의 어레이를 포함한다.
제 2 판(12)은 유전체 층(16)으로 덮혀있으며 서로 평행하며 그리고 셀의 열에 평행한 일반 방향을 따라 배향된 어드레스 전극(address electrode)이라고 불리우는 전극(X)의 적어도 하나의 어레이를 포함한다.
여러 어레이의 전극(Y, Y', X)은 각 방전 셀이 각 어레이로부터 전극에 의해 교차하도록 배열된다.
절연 장벽 리브 어레이는, 셀의 2개의 인접한 열을 각각 분리시키는 셀간 분리 요소(inter-cell separating element)(15)를 포함한다.
마지막으로, 장벽 리브의 측벽과 제 2 판은 셀 내 방전으로부터 여기(excitation)될 때 가시 광선을 방출할 수 있는 포스퍼 층(phosphor layer)(미도시)으로 덮혀있다.
또한 본 발명은 이러한 플라즈마 디스플레이 패널과 이 패널의 전극을 구동 및 공급하기 위한 수단을 구비하는 이미지 디스플레이 디바이스에 관한 것이며,
이들 전극은,
- 선택적으로 셀을 활성화하도록 어드레스지정 동작을 생성하며 또 미리 활성화된 셀에서만 플라즈마 방전을 얻을 수 있도록 서스테인 동작을 생성하며,
- 서스테인 기간 동안, 공면 서스테인 방전(coplanar sustain discharge)이 매트릭스 방전(matrix discharge)에 의해 트리거(trigger)되도록
설계된다.
이를 위해, 구동 및 공급 수단은,
- 각 셀과 교차하는 서스테인 전극(Y, Y') 중 하나와 어드레스 전극(X) 사이에, 상기 서스테인 전극을 덮는 유전체 층에 전하를 활성화시키는데 적합한 어드레스 전압 신호를 인가하며,
- 셀의 각 행과 교차하는 서스테인 전극(Y, Y') 사이에, 미리 활성화된 행의 셀에서만 플라즈마 방전을 생성하는데 적합한 일련의 서스테인 전압 신호를 인가하며, 각 서스테인 신호 바로 직전이나 각 서스테인 신호 동안, 이 행의 셀과 교차하는 서스테인 전극(Y 또는 Y') 중 하나 또는 다른 하나와 어드레스 전극(X) 사이에, 상기 방전을 트리거하는데 적합한 트리거 전압 신호를 생성하도록
설계된다.
트리거 신호는 자동적으로 유도되거나 또는 적합한 생성기를 사용하여 의도적으로 인가될 수 있다. 이들 신호는, 공면 전극 사이에 서스테인 방전을 개시하는 것을 더 용이하게 하기 위해, 판을 분리하는 가스 공간의 두께 내에서 매트릭스 방전을 유도한다.
문헌 US 6 184 848은 매트릭스 트리거에 의해 공면 방전을 제어하는데 적합한 이러한 타입의 이미지 디스플레이 디바이스를 개시한다.
본 발명의 목적은 이런 타입의 디스플레이 패널의 휘도 효율을 증가시키는 것이다.
이를 위해 본 발명의 주제는, 제 1 판과 제 2 판 사이의 공간에 방전 가스가 차 있는 제 1 판과 제 2 판을 구비하며, 상기 공간은 특히 장벽 리브의 어레이에 의해 행과 열로 배열된 복수의 방전 셀로 구획되어 있는, 플라즈마 디스플레이 패널에 있어서,
상기 제 1 판은 서로 그리고 상기 행에 평행한 일반 방향을 따라 배향된 서스테인 전극(sustain electrode)이라고 불리우는 공면 전극(coplanar electrode)의 적어도 2개의 어레이를 포함하며,
상기 제 2 판은 서로 그리고 상기 열에 평행한 일반 방향을 따라 배향된 어드레스 전극(address electrode)이라고 불리우는 전극의 적어도 하나의 어레이를 포함하며,
상기 전극은, 각 셀 내에서 어드레스 전극이 각 서스테인 어레이의 전극과 교차하도록 배치되며,
상기 장벽 리브 어레이는 셀의 2개의 인접한 열을 각각 분리시키는 열간 분리 요소(inter-column separating element)를 포함하는,
플라즈마 디스플레이 패널에 있어서,
각 셀은 서스테인 전극과 어드레스 전극의 각 교차점에서 트리거 영역과 이 트리거 영역 사이에 연장하는 적어도 하나의 공면 방전 확장 영역(coplanar discharge expansion zone)으로 세부 분할되며, 상기 장벽 리브 어레이는, 각 셀 내에서 각 공면 확장 영역이 열을 따라 이 공면 확장 영역을 한정하는 트리거 영역 사이에 놓여있는 구간 내에, 행을 따라 모든 트리거 영역을 한정하는 2개의 인접한 분리 요소 사이에 측정될 때 행을 따라 이들 영역을 또한 한정하는 2개의 인접한 분리 요소 사이에 측정된 모든 트리거 영역의 폭보다 더 작은 폭을 가지도록 설계되는 것을 특징으로 하는, 플라즈마 디스플레이 패널에 관한 것이다.
모든 폭은 행을 따라 측정된다.
공면 전극에는 적어도 2개의 어레이가 있기 때문에 그리고 각 셀에서 어드레스 전극은 각 서스테인 어레이의 전극과 교차하기 때문에, 각 셀 내에서 어드레스 전극과 서스테인 전극 사이에는 여러 개의 교차점과 여러 개의 트리거 영역, 보다 정확히는 적어도 2개의 트리거 영역이 필연적으로 존재한다. 따라서, 각 셀은 적어도 2개의 트리거 영역을 구비하며, 각 트리거 영역은 어드레스 전극과 서스테인 전극 사이의 교차점에 존재한다.
각 확장 영역은 공면 플라즈마 방전의 양의 의사 열(positive pseudo-column)을 포함하도록 의도된 채널을 형성한다. 본 발명에 따라, 이 채널은 양의 의사 열을 제한하는 적어도 하나의 더 좁은 부분을 구비한다. 이 더 좁은 부분은 트리거 영역 사이에 놓여있는 구간에 해당한다. 이 확장 영역은 이 채널의 전체 길이에 대해 좁을 수 있으며, 이 경우 상기 구간은 트리거 영역 사이의 거리에 해당한다.
문헌 WO 03/060864(본 발명의 문헌의 우선일에는 공개되지 않았지만 연역적으로 더 앞선 우선일의 이익을 얻음)에 기술된 플라즈마 디스플레이 패널은 각 셀에 하나 이상의 공동(cavity)을 구비하는 것을 지적하고 싶다. 이들 공동은 상기 문헌의 도10C 및 도 10D에서와 같이 곡선이거나 타원일 때, 이들 공동은 행을 따라 측정된 폭이 일정하지 않은 공면 확장 영역을 제공한다. 그러나, 이 문헌에는 각 셀에 하나의 판에 지지되는 어드레스 전극과 다른 판에 지지되는 공면 전극 사이의 교차점에 적어도 2개의 트리거 영역이 존재한다는 것에 대해서는 전혀 제안하고 있지 않으며, 더우기 이들 트리거 영역 사이에 구간이 존재하는 것에 대해서도 전혀 제안되어 있지 않고, 또한 이 구간 내 행을 따라 측정된 확장 영역의 폭이 또한 이 행을 따라 측정된 확장 영역의 폭보다 더 작은 것에 대해서도 전혀 제안되어 있지 않다.
문헌 US 2003/0080683에 개시된 플라즈마 디스플레이 패널은 어드레스 전극 어레이와 공면 전극의 4개의 어레이(또는 심지어 단 3개의 어레이)를 구비한다. 본 발명에서와 같이, 각 셀 내에서 어드레스 전극은 각 공면 어레이 전극과 교차한다. 상기 문헌의 §30(그리고 아래에 보다 자세히 설명됨)에 나타나 있는 바와 같이, 각 공면 방전을 트리거 하는 것은 각 셀의 중심에 위치된 공면 전극(X' 또는 Y') 중 하나이며, 본 발명에서와 같이 어드레스 전극이 아니다. 각 셀의 트리거 영역에서, 이 경우에 상기 셀의 중심에는, 열을 분리시키는 장벽 리브는 셀이 이 점에서 더 넓게 보이도록 적어도 공면 전극을 지지하고 있는 판의 측면 상에 중간 높이까지만 연장한다(이 문헌의 도 1 참조). 그러나,
- 단 하나의 트리거 영역만이 각 셀에 존재하는 경우, 전극(X 및 Y) 사이의 공면 확장 영역은 본 발명과는 달리 트리거 영역 사이에 구간을 구비할 수 없다.
- 본 발명에서와 같이, 2개의 트리거 영역이 각 셀에 (X' 및 A 사이의 교차점에 그리고 Y' 및 A 사이의 교차점에) 존재하는 경우, 이들 영역 사이의 구간에, 확장 영역의 폭은 이 구간 내 임의의 지점에서 본 발명에서와 달리 확장 영역 중 하나의 영역이나 또는 다른 영역의 폭보다 더 작을 수 없다. 이것은, 이 구간에서, 각 트리거 영역에서와 같이 열을 분리시키는 장벽 리브가 폭이 모든 지점에서 동일하도록 중간 높이까지만 연장하여 있기 때문이다.
바람직하게는, 장벽 리브의 어레이는, 각 셀에서, 공면 확장 영역을 한정하는 2개의 인접한 분리 요소 사이에 있는 행의 방향을 따라 측정된 각 공면 확장 영역의 폭은 모든 트리거 영역을 한정하는 2개의 인접한 분리 요소 사이에 있는 행의 방향을 따라 측정된 모든 트리거 영역의 폭보다 적어도 15% 더 작도록 설계된다.
바람직하게는, 제 1 판은, 문헌 US 2003/0080683에 개시된 패널과는 달리, 공면 서스테인 전극의 단 2개의 어레이만을 포함한다. 일 변형에 따라, 각 서스테인 전극은 셀의 2개의 연속하는 행의 셀을 구동하므로, 디스플레이 패널의 제조를 간단하게 한다.
바람직하게는, 상기 열간 분리 요소는, 문헌 US 2003/0080683에 개시된 장벽 리브와는 달리, 이들 판 사이에 상기 공간의 거의 전체 높이에 걸쳐 연속적으로 연장한다.
바람직하게는, 제 2 판은, 각 셀이 단일 어드레스 전극에 의해서만 교차하도록 어드레스 전극의 단일 어레이만을 포함하므로, 디스플레이 패널의 제조를 간단하게 한다.
2개의 공면 서스테인 전극 사이에 서스테인 방전을 점화하는 전압은 점화 영역의 부근에 이들 전극을 덮고있는 유전체 층 위에 미리 저장된 전기 전하에 따라 명백히 좌우된다. 이들 전하는 어드레스 동작 동안 또는 이전의 서스테인 방전 동안 미리 저장되어 있을 수 있다. 따라서, 셀 내 서스테인 방전 전에, 일반적으로 애노드로 작용하는 서스테인 전극에는 양의 전하가 저장되며, 캐소드로 작용하는 서스테인 전극에는 음의 전하가 저장된다. 이들 저장된 전하는 소위 메모리 전압을 생성하며, 점화 전압은, 메모리 전압이 부가되는, 전극 사이에 인가된, 서스테인 신호의 전압에 해당한다.
셀 내 서스테인 방전의 점화 순간에, 이 셀과 교차하는 전극 사이에서 방전 가스에서 생성된 전자 애벌란시(electron avalanche)는 양의 공간 전하를 생성하며, 이 양의 공간 전하는 캐소드 주위에 집중되어 소위 캐소드 시드(cathode sheath)를 형성한다. 캐소드 시드와 애노드의 방전 종단 사이에 있는 양의 의사 열이라고 불리우는 플라즈마 영역은 동일한 비율로 양 전하와 음 전하를 포함한다. 그리하여 이 영역은 전류 도통되며 이 영역 내에 전계는 낮다. 양의 의사 열 영역에 존재하는 전자는 상대적으로 낮은 에너지를 가지며, 이는 방전 가스를 여기시키고 높은 에너지 효율로 자외선 포톤(photon)을 생성하는 것을 유리하게 한다.
이 방전 동안, 이 셀과 교차하는 전극 사이의 전계 라인을 따른 전위 강하(potential drop)의 대부분은 캐소드 시드 영역에 해당한다. 이온이 캐소드 시드의 강한 전계에 의해 가속되어 유전체 층과 서스테인 전극을 덮는 보호 및 제 2 차 전자 방출 층을 때리는 충격으로 캐소드 주위에는 상당한 제 2 차 전자가 방출된다. 이 강한 전자 증가의 효과로, 전극 사이의 도전성 플라즈마의 밀도는 이온 밀도와 전자 밀도 면에서 크게 증가하여, 캐소드 시드가 캐소드 주위에서는 수축되게 하고, 플라즈마로부터 이온이 캐소드로 작용하는 공면 전극을 덮고 있는 유전체 표면 부분에 증착되는 지점에 캐소드 시드가 위치되게 한다. 애노드(들) 측에는, 이온보다 훨씬 더 이동성이 높은 플라즈마 상태의 전자는, 미리 저장된 양(positive)의 "메모리" 전하 층을 전방으로부터 후방쪽으로 점진적으로 중화시키기 위하여, 애노드로 작용하는 공면 전극을 덮고있는 유전체 표면 부분에 증착된다. 이 저장된 양 전하 모두가 중화되었을 때, 애노드와 캐소드 사이의 전위는 떨어지기 시작한다. 캐소드 시드 내 전계는 캐소드 시드의 최대 수축에 해당하는 최대값에 이르며, 이때 전극 사이의 전류 또한 최대값에 있게 된다.
플라즈마 디스플레이 패널의 휘도 효율은, 디스플레이 패널에 에너지를 공급하고 디스플레이를 유지(sustain)하기 위한 전기 에너지의 대부분이 이온 스퍼터링 효과로 인해 이온을 가속시키고 벽을 가열하는데 소비되므로, 일반적으로 낮다. 문헌 US 6 184 848은 방전의 휘도 효율을 먼저 개선할 수 있게 하는 서스테인 방전을 구동하는 수단을 개시한다. 도 1의 (a) 및 도 1의 (b)에 도시된 바와 같이, 서스테인 전극(Y, Y')를 분리시키는 거리 또는 "갭(gap)"은, 이들 2개의 전극 사이의 방전이 낮은 강도의 트리거 방전에 의하여서만 가능하도록, 상당히 증가된다. 도 2의 (a)에 도시된 바와 같이, 그러한 트리거 방전(DM)은, 캐소드로 작용하는 서스테인 전극(Y') 중 하나와 중간 애노드로 작용하는 어드레스 전극(X) 사이에 자동적으로 유도되거나 또는 의도적으로 인가된 트리거 신호에 따라 획득된다. 도 2의 (b)에 도시된 바와 같이, 전자는 이온보다 훨씬 더 신속히 이동하므로, 이 전자는, 도 2의 (c)에 도시된 바와 같이, 애노드로 작용하는 제 2 서스테인 전극(Y)이 2개의 서스테인 전극 사이에 전류를 수립하여, 광 방출, 일반적으로 UV에 있어서 가스의 여기 효율이 높은 긴 양의 의사 열(long positive pseudo-column)(DE)을 생성하는 한, 증가하는 전위 라인을 따른다. 따라서, 플라즈마 디스플레이 패널의 휘도 효율은 매우 상당히 향상된다.
이 서스테인 방전의 효율은,
- 트리거 또는 매트릭스 방전 영역 내 트리거 방전의 효율과,
- 서스테인 전극 사이의 확장 영역에 있는 양의 의사 열(positive pseudo-column)의 효율
에 의하여 영향을 받는 것으로 밝혀졌다.
각 매트릭스 방전 영역이나 트리거 영역 내의 서스테인 전극과 어드레스 전극 사이의 거리는 짧기 때문에, 내부 전류 밀도가 너무 높은 경우에는 내부 전계 또한 높으므로, 매트릭스 방전은 효율적이지 않을 수 있다. 따라서, 매트릭스 방전 전류 밀도와 그로 인해 이들 방전 내 캐소드 시드의 발생을 제한하기 위하여, 방전이 여전히 매트릭스 상태에 있고 양의 의사 열이 아직 형성되지 않았을 때(도 2의 (a))(이는 단락 회로와 등가일 수 있다)보다는 오히려, 방전이 공면 방전으로 변환되고 서스테인 전극 사이의 공면 방전 확장 영역에 걸쳐 완전히 연장될 때(도 2의 (c))에만, 애노드 확산이 매우 신속히 이루어지고 전류 밀도가 증가하도록, 트리거 영역에서 교차하는 전극 사이에 낮은 커패시턴스를 갖게 동작하는 것이 바람직하다. 그러나, 트리거 영역 내 전극 사이의 커패시턴스가 감소되면, 디스플레이 패널의 동작 전압이 증가하는데, 이는 문제될 수 있다. 이 전압을 감소시키기 위해, 애벌란시 이득(avalanche gain)을 증가시킬 필요가 있다. 이것은 본 발명의 제 1 본질적 특징에 따라 그 횡단면적을 증가시키거나 이 영역을 확장시키도록 트리거 영역 내 장벽 리브를 더 멀리 이동시킴으로써 달성될 수 있다.
공면 방전의 양의 의사 열의 휘도 효율은 이 열을 흐르는 전류 밀도에 직접 좌우된다. 만일 전류 밀도가 감소하면, 효율이 증가한다. 전류 밀도를 감소시키기 위해, 본 발명의 제 2 본질적 특징에 따라 적절한 제한 수단, 예를 들어,
- 트리거 영역 사이의 확장 영역에서 장벽 리브를 서로 조밀하게 하는 것,
- 트리거 영역 사이의 영역을 셀내 분리 요소에 의하여 적어도 2개의 상호 평행한 더 좁은 확장 영역으로 세부 분할하는 것
에 의하여 확장 영역 내 공면 방전의 양의 의사 열에 대해 이용가능한 횡단면을 감소시키는 것이 제안된다.
이에 따라 전자 확산이 증가되며 전류 밀도는 공면 방전 확장 기간 동안 감소된다.
따라서, 플라즈마 디스플레이 패널의 휘도 효율의 추가적인 향상은, 방전이 점화되는 지점에서, 다시 말해 트리거 영역에서 셀을 확장시키는 것과 이 확장 영역에서 셀을 제한하거나 이 셀을 세부 분할시키는 것에 의해 달성된다. 따라서, 본 발명에 따라, 각 셀에 대해 트리거 영역의 하나의 영역이나 또는 다른 하나의 영역의 횡단면은 각 확장 영역의 횡단면보다 더 큰 영역을 구비한다. 따라서, 본 발명의 목적은, 매우 효과적인 양의 의사 열을 여전히 유지하면서 큰 캐소드 영역에 의하여 낮은 애노드 커패시턴스로 점화를 촉진하도록 디스플레이 패널의 장벽 리브의 프로파일을 최적화하는 것이다.
요약하면, 본 발명에 따른 플라즈마 디스플레이 패널은, 장벽 리브 어레이를 형성하는 분리 요소에 의하여 분할된 가스가 차 있는 공간에 의하여 분리된 2개의 판과 공면 서스테인 전극과 어드레스 전극의 어레이를 포함하며, 각 셀은, 서스테인 전극과 어드레스 전극의 각 교차점에 트리거 영역과, 이 트리거 영역 사이에 연장하는 적어도 하나의 공면 방전 확장 영역으로 세부 분할되며, 이 장벽 리브 어레이는, 각 셀에서 각 공면 확장 영역이 모든 트리거 영역의 폭보다 바람직하게는 적어도 15% 적은 폭을 가지도록 설계된다.
본 발명의 제 1 실시예에 따라, 각 셀은 2개의 인접한 트리거 영역 사이에 하나의 확장 영역만을 포함한다.
이 경우에, 트리거 영역이나 확장 영역을 한정하는 분리 요소는 또한 이 셀을 한정한다. 이들 분리 요소는 장벽 리브 어레이 부분을 형성하는 셀간 분리 요소이며, 각 셀간 분리 요소는 셀의 2개의 인접한 열을 분리시킨다. 본 발명에 따라, 각 셀은 그리하여 각 확장 영역에는 협소부만을 구비하며 각 트리거 영역에는 확장부를 구비한다. 이들 협소부과 확장부는 특히 장벽 리브 어레이를 채용함으로써 - 열간 분리 요소는 확장부 지점에서는 좁게 협소부 지점에서는 넓게 함으로써 - 획득될 수 있다.
장벽 리브 어레이를 채용하면 이 리브의 상부 전체 영역을 전체적으로 증가하게 하여, 일반적으로 리브의 상부에 인가되는 콘트라스트를 향상시키는 블랙 매트릭스 영역을 유리하게 증가시키며, 이로 주위 광에서 이미지 디스플레이 콘트라스트를 증가시킨다.
이 실시예의 일 변형에 따라, 디스플레이 패널의 임의의 하나의 열의 셀은, 더 나은 셀 중첩 구조(cell imbrication)를 얻기 위해 인접한 열의 셀에 대해 열의 일반 방향으로 이동된다. 이것은 패널의 셀의 영역이나 밀도를 유리하게 증가시킨다.
제 2 실시예에 따라, 각 셀은 2개의 인접한 트리거 영역 사이에 복수의 확장 영역을 포함한다.
임의의 하나의 셀의 이들 여러 가지 확장 영역은 그리하여 임의의 2개의 동일한 확장 영역 사이에 평행하게 배치된다. 트리거 영역 자체에서가 아니라 트리거 영역 사이에서만 셀을 폭 방향으로 세부 분할하는 것은 확장 영역을 수축하는 다른 유리한 수단이다. 확장 영역의 수의 감소는 디스플레이 패널의 휘도 효율을 상당히 증가시킨다.
바람직하게는, 본 발명의 제 2 실시예에 따라, 각 셀은 트리거 영역 사이에 놓여있는 상기 구간 내 열의 방향을 따라 연장하며 이 셀의 2개의 인접한 확장 영역을 한정하는 적어도 하나의 셀내 분리 요소에 의해 세부 분할된다.
이들 셀내 분리 요소는 또한 장벽 리브 어레이 부분을 형성한다. 그 크기는 평행하게 동작하는 복수의 영역을 얻기 위해 설계된다. 이들 셀내 분리 요소는 일반적으로 지지 요소(bearing element)가 아니며, 다시 말해 그 높이는 일반적으로 셀간 분리 요소의 높이보다 더 작으며 또한 판들 사이의 거리보다 더 작다.
셀의 전체 길이에 걸쳐 연장하지 않고 공면 전극 사이에 있는 구간에 걸쳐서만 연장하는 셀내 분리 요소에 의한 셀의 세부 분할은, 본 발명에 따라, 더 좁은 확장 영역이 트리거 영역의 폭을 변화시킬 필요 없이 얻어진다는 것을 의미한다.
문헌 US 6 376 995에서 특히 이 문헌의 도 21에 개시된 셀내 분리 요소와는 달리, 본 발명에 따른 셀내 장벽 리브 요소는, 매트릭스 방전 트리거 영역에서, 다시 말해 일반적으로 트리거 매트릭스 방전을 위한 더 큰 공간을 남겨 두기 위해 서스테인 전극과 어드레스 전극 사이의 교차점에서 일반적으로 차단된다 (interrupted).
각 셀은 바람직하게는 하나의 어드레스 전극에 의해서만 교차된다. 바람직하게는 셀내 분리 요소는, US 6 376 995의 도 21에 도시된 디스플레이 패널과는 달리, 어드레스 전극과 마주하여 배치된다.
바람직하게는, 공면 전극은 유전체 층과, 보호 및 제 2 차 전자 방출 층으로 덮혀있다(coated). 따라서 유전체 층은 디스플레이 패널이 연속적인 어드레스 및 서스테인 동작에 의해 구동될 수 있게 하는 메모리 효과를 제공하는 반면, 보호 및 제 2 차 전자 방출 층이 디스플레이 패널의 동작 전압을 낮추는데 도움을 준다.
바람직하게는, 각 셀에서 여러 공면 어레이의 전극을 분리시키는 거리는 판을 분리시키는 거리보다 더 크다. 그러한 패널 구조는, 각 공면 방전이 매트릭스 방전에 의해 트리거 되도록 전극을 구동 및 공급하는 적절한 수단이 사용될 때, 특히 유리하다.
2개의 서스테인 전극을 분리하는 거리는 공면 갭에 해당하는 반면, 판 사이의 거리는 이 판 사이의 가스 공간의 두께에 해당한다. 그러므로 본 발명은 바람직하게는 특히 매트릭스 트리거에 의해 구동되는데 적합한 소위 "넓은 갭" 디스플레이 패널에 적용된다. 실제, 약 500㎛의 갭이 일반적으로 사용된다.
또한 본 발명의 주제는, 본 발명에 따른 플라즈마 디스플레이 패널을 구비하는 이미지 디스플레이 디바이스로서, 셀과 교차하는 어드레스 전극과 공면 전극 중 하나의 전극 사이에 매트릭스 방전에 의해 공면 방전이 각각 트리거 되도록 각 셀에서 이 셀과 교차하는 여러 공면 전극 사이에 공면 방전을 생성하는데 적절한 신호를 전극에 인가할 수 있는, 디스플레이 패널의 전극을 구동 및 공급하는 수단을 구비하는 것을 특징으로 하는, 이미지 디스플레이 디바이스에 관한 것이다.
패널을 구동하기 위해, 디스플레이될 이미지의 프레임은 그 자체로 알려져 있는 방식으로 디스플레이에 필요한 그레이 레벨을 연속적으로 생성할 수 있는 하위 프레임(subframe)으로 일반적으로 세부 분할된다.
패널을 구동하기 위해, 하위 프레임의 디스플레이는 그 자체로 알려져 있는 방식으로 어드레스 단계와 서스테인 단계를 일반적으로 포함한다. 일반적으로 하나의 전압 펄스를 포함하는 어드레스 단계는, 해당 하위 프레임 동안 활성화되어야 하는 패널의 셀 내에만 그리고 선택적으로, 그 다음 단계의 제 1 공면 서스테인 방전을 트리거 하는데 필요한 표면 전하를 생성하는 목적을 가지고 있다. 이후 서스테인 단계는 하위 프레임에서 생성될 각 공면 방전에 대해 하나의 전압 펄스를 포함한다. 이 단계 동안 그리고 이전 단계와는 달리, 동일한 전압 펄스들이, 다수의 셀이 미리 활성화되었는지 또는 아닌지에 관계없이 이 다수의 셀의 공면 전극 사이에 인가된다. 이 단계 동안 공면 방전은 미리 활성화된 셀 내에서만 일어난다. 본 발명에 따라, 이 서스테인 단계의 공면 방전 각각은 하나의 판의 어드레스 전극과 다른 판의 공면 전극 사이에 매트릭스 방전에 의해 트리거된다.
각 공면 방전, 즉 동일한 판 위의 2개의 전극 사이의 방전은 그리하여 매트릭스 방전, 즉 2개의 다른 판 위의 2개의 전극 사이의 방전에 의해 트리거된다. 이 트리거 방전은, 따라서 유사하게 2개의 다른 판 위의 2개의 전극 사이에 일어나지만 서스테인 기간 동안에만 준비되는 어드레스 방전과는 다른 것이다.
문헌 US 2003/0080683에 개시된 디스플레이 디바이스는 어드레스 전극의 하나의 어레이와 공면 전극의 4개의 어레이를 구비하는 플라즈마 디스플레이 패널을 기술하는 것을 지적하고 싶다. 이 문헌의 §30에 나타나 있는 바와 같이, 공면 전극의 처음 2개의 어레이의 전극(X', Y')은 공면 방전을 생성하는 것을 용이하게 하도록 서로 조밀하게(즉 전극 사이에 갭이 작게) 배치된다. 이들 갭이 작은 공면 방전은 훨씬 더 멀리 떨어져있는 다른 2개의 공면 어레이의 전극(X, Y) 사이의 갭이 넓은 "주된(main)"공면 방전을 트리거하는 역할을 한다.
따라서, 본 발명에서와는 달리, 문헌 US 2003/0080683에서는, 각 주된 공면 방전을 트리거하는 것은 어드레스 전극과 공면 전극 사이에 있는 매트릭스 방전이 아니라 2개의 갭이 작은 공면 전극 사이에 있는 갭이 작은 공면 방전이다. 따라서, 본 발명에서와는 달리, 문헌 US 2003/0080683에서는, 트리거 전극(X' 또는 Y')은 각 셀에서 각 서스테인 어레이의 전극에 걸쳐 교차하지 않는다.
본 발명은 첨부된 도면을 참조하여 제한하지 않는 예에 의해 주어진 이하 상세한 설명을 통해 더 잘 이해할 수 있을 것이다.
도 1의 (a) 및 도 1의 (b)는 종래 기술에 따른 플라즈마 디스플레이 패널의 하나의 셀에 대한 평면도와 단면도를 각각 도시하는 도면.
도 2의 (a), 도 2의 (b), 및 도 2의 (c)는, 전극과 이 전극을 덮는 유전체 층만에 대한 횡단면도를 개략적으로 도시한 도 1의 셀의 매트릭스 방전에 의해 트 리거된 서스테인 방전의 전개시 여러 단계를 도시하는 도면.
도 3 및 도 4는 각 셀이 하나의 확장 영역만을 구비하는 본 발명의 제 1 실시예 군(family)을 도시하는 도면으로서, 임의의 하나의 행의 인접한 셀이 서로에 대해 오프셋되어 있으며 각 셀에 대해 트리거 영역의 폭이 하나의 확장 영역의 폭보다 더 큰 본 발명에 따른 디스플레이 패널의 3개의 셀의 세트에 대한 평면도를 도시하는 도면으로서,
도 3은 서스테인 전극이 직선이 아니며 셀을 직접 구동하며 분기(branch)를 가지지 않는 것을 도시하는 도면이고,
도 4는 서스테인 전극이 직선이며 셀을 구동하는 분기를 가지고 있는 것을 도시하는 도면.
도 5 및 도 6은 각 셀이 평행한 2개의 확장 영역을 포함하는 본 발명의 제 2 실시예 군을 도시하는 도면으로서, 각 셀이 서스테인 전극 사이에서만 연장하는 셀내 분리 요소에 의하여 분할되어 있는 본 발명에 따른 디스플레이 패널의 3개의 셀 세트에 대한 평면도를 도시하는 도면으로서,
도 5는 각 공면 전극이 셀의 하나의 행만을 구동하는 것을 도시하는 도면이고,
도 6은 각 공면 전극이 셀의 2개의 인접한 행을 구동하는 것을 도시하는 도면.
설명을 간단히 하고 또 종래 기술에 비해 본 발명이 제공하는 차이점과 잇점 을 나타내기 위해, 동일한 참조 부호는 동일한 기능을 수행하는 요소에 사용된다.
제 1 실시예 군에 따라, 본 발명에 따른 플라즈마 디스플레이 패널은 도 3에 도시된 바와 같이 열 분리 요소(15)의 폭이 변한다는 점에서 도 1의 (a) 및 도 1의 (b)를 참조하여 전술된 디스플레이 패널과 크게 구별된다. 따라서, 매트릭스 방전 트리거 영역(ZM, Z'M), 즉 어드레스 전극과 서스테인 전극(Y, Y') 중 하나의 교차점에서 측정된 셀 폭(LM)은 어드레스 어레이의 전극(X)의 간격(p)보다 더 크거나 이와 동일한 반면, 확장 영역(ZE), 즉 서스테인 전극(Y, Y') 사이에서 측정된 셀 폭(LE)은 동일한 간격(p)보다 더 작다.
따라서, 매트릭스 트리거에 의해 공면 방전을 구동할 때, 매트릭스 방전 트리거 영역 내 애벌란시 이득은 증가하며, 양의 의사 열의 확장 영역 내 방전의 확산 및 효율은 증가한다.
이 패널의 셀은 셀의 더 넓은 부분, 즉 매트릭스 방전 영역을 가장 잘 분배하기 위해 서로에 대해 지그재그 방식으로 배열된다. 따라서, 도 3에 도시된 바와 같이, 패널의 인접하지 않은 열에 속하는 셀의 각 매트릭스 확장(expansion) 영역은 인접한 열의 셀(도 3에서 ZM"의 경우) 사이 또는 이들 인접한 열의 다른 행의 두 셀을 분리시키는 영역(ZM, Z'M의 경우) 사이에 존재한다. 따라서, 디스플레이 패널의 임의의 하나의 열의 셀은 인접한 열의 셀에 대해 열의 일반 방향으로 오프셋되어 있다.
이 실시예 군은 예를 들어 장벽 리브의 상부에 배치되며 이미지 디스플레이 콘트라스트를 향상시키기 위해 의도된 블랙 매트릭스의 가능한 영역을 더 증가시킨다. 이것은 낮은 투과율의 중성 필터를 사용할 수 있게 하고 플라즈마 디스플레이 패널의 최종 휘도 효율을 더 증가시킨다.
셀을 지그재그 배치하면 도 3에 도시된 바와 같이 서스테인 전극이 직선이 아닌 사인 곡선의 프로파일을 가질 수 있다.
도 4는 도 3에 도시된 디스플레이 패널의 일 변형으로서 셀이 지그재그 방식으로 또한 배열되지만 서스테인 전극이 직선인 것을 도시한다. 서스테인 전극(Y, Y')은 여기에서 매트릭스 방전 영역(ZM, Z'M)의 중심 쪽으로 연장하는 분기(18)를 구비한다. 이 분기는 ITO와 같은 투명한 전도성 물질로 만들어질 수 있다.
본 발명의 제 2 실시예 군에 따라, 본 발명에 따른 플라즈마 디스플레이 패널은, 도 5에 도시된 바와 같이, 각 셀이 평행한 2개의 확장 영역(ZE1, ZE2)을 얻을 수 있도록 서스테인 전극(Y, Y') 사이에서만 연장하는 셀내 분리 요소(19)를 구비한다는 점에서 도 1의 (a) 및 도 1의 (b)를 참조하여 전술된 디스플레이 패널과 크게 구별된다. 이 디스플레이 패널의 휘도 효율은 따라서 훨씬 더 향상한다. 이 분리 요소의 크기와 물질은, 셀의 벽 요소, 즉 분리 요소(15, 19)에 매우 가깝게 플라즈마를 가져가기 위해, 양의 의사 열을 둘로 분할하기 위하여, 그 자체로 알려진 방식으로 설계된다. 실제, 셀내 분리 요소(19)는 장벽 리브의 어레이 내에 통합되어 있으며 셀내 분리 요소(15)와 동일한 물질로 동시에 제조된다. 실제, 셀내 분리 요소(19)의 폭은 40㎛와 같거나 이보다 더 크다.
매트릭스 방전 영역 외부에 서스테인 전극 사이에만 셀내 분리 요소를 배치함으로써, 셀간 분리 요소(15) 사이의 거리가 셀의 실제 전체 길이에 걸쳐 일정한 경우에도 확장 영역 내 셀의 횡단면이 감소되거나 제한된다. 따라서, 매트릭스 방전 영역(ZM, Z'M)의 셀 폭(LM)은 각 확장 영역(ZE1, ZE2)의 폭(LE1, LE2)보다 더 크다.
본 발명의 제 2 실시예 군은 또한 제 1 실시예 군보다 더 유리한데, 그 이유는 제 2 실시예 군이 특히 셀간 또는 셀내 분리 요소의 측벽 상에 각 셀 내의 포스퍼에 이용가능한 영역을 증가시킬 수 있게 하기 때문이다. 포스퍼 층은 이 도면에서는 도시되어 있지 않다는 것을 언급하고 싶다. 이것은 포스퍼에 이용가능한 면적을 증가시켜 휘도 효율을 증가시키는데 도움을 준다.
제조상의 제약으로 인해, 셀의 열 사이의 간격(p)은 2개의 확장 영역(ZE1, ZE2) 사이에 포스퍼의 증착을 간섭할 수 있다. 따라서, 도 6에 도시된 바와 같이 셀을 지그재그로 배열하는 것이 바람직하다. 도 5에 도시된 디스플레이 패널의 이 변형에서 각 서스테인 전극은 셀의 2개의 연속하는 행을 동시에 구동한다.
만일 셀당 하나의 어드레스 전극(X)만이 있는 경우, 이 전극 위의 유전체 두께를 증가시키고 애노드 커패시턴스를 크게 감소시켜 전자의 확산 속도와 양의 열의 형성을 증가시키도록, 도 5 및 도 6에 도시된 바와 같이 셀내 분리 요소(19) 아래에 이 전극을 배치하는 것이 유리하다.
방금 기술된 두 실시예 군에서, 다른 행의 2개의 셀을 분리시키는 영역에서, 이 셀을 한정하는 셀간 분리 요소 사이의 거리는 감소되지만 제로(0)로 되지는 않는다. 이 거리는 열 내에 포스퍼를 증착하는 것을 더 용이하게 하는 홈을 유리하게 제공하여 장벽 리브의 상부에 포스퍼를 증착할 위험을 저감시키기 위해, 확장 영역의 폭(LE, LE1, LE2)보다 더 작지만 제로(0)로 되지는 않는다.
방금 기술된 플라즈마 디스플레이 패널은 그 자체로 알려진 방법으로 제조될 수 있지만 여기서는 기술되어 있지 않다.
본 발명은 여기에 첨부된 청구범위를 벗어남이 없이 다른 유형의 플라즈마 디스플레이 패널에도 적용할 수 있다.
이들 플라즈마 디스플레이 패널은, 특히 각 서스테인 방전이 매트릭스 방전에 의해 트리거되는 서스테인 동작을 수행하는 공급 및 구동 수단을 구비하는 디스플레이 내에 유리하게 통합된다. 이러한 공급 및 구동 수단은 이 기술 분야에 숙련된 사람에게는 잘 알려져 있으며 본 명세서에서는 간단히 기술되었으나 예를 들어 전술된 문헌 US 6 184 848에는 보다 자세히 기술되어 있다.
전술된 바와 같이, 본 발명은 플라즈마 디스플레이 패널에 이용가능하다.

Claims (12)

  1. 제 1 판(11)과 제 2 판(12)을 포함하는 플라즈마 디스플레이 패널로서, 제 1 판(11)과 제 2 판(12) 사이의 공간에는 방전 가스가 채워져 있고, 상기 공간은 장벽 리브 어레이에 의해 행과 열로 배열된 복수의 방전 셀(17)로 구획되어 있으며,
    상기 제 1 판(11)은 상기 행에 평행한 일반 방향을 따라 배열된 서스테인 전극(sustain electrode)이라고 불리우는 공면 전극(Y, Y')의 적어도 2개의 어레이를 포함하며,
    상기 제 2 판(12)은, 상기 열에 평행한 일반 방향을 따라 배열된 어드레스 전극(address electrode)이라고 불리우는 전극(X)의 적어도 하나의 어레이를 포함하며,
    상기 서스테인 전극과 상기 어드레스 전극은, 각 셀(17) 내에서 어드레스 전극이 상기 공면 전극(Y, Y')의 적어도 2개의 어레이 각각의 서스테인 전극과 교차하도록 배치되며,
    상기 장벽 리브 어레이는 셀의 2개의 인접한 열을 분리시키는 셀간 분리 요소(intercell separating element)(15)를 포함하는,
    플라즈마 디스플레이 패널에 있어서,
    각 셀(17)은, 상기 서스테인 전극과 상기 어드레스 전극 사이의 교차점에 각각 위치된 적어도 2개의 트리거 영역(trigger zone)(ZM, Z'M)과, 상기 트리거 영역(ZM, Z'M) 사이에 연장하는 적어도 하나의 공면 방전 확장 영역(ZE; ZE1, ZE2)으로 세부 분할되며, 상기 장벽 리브 어레이는, 각 셀 내에서, 각 공면 확장 영역(ZE; ZE1, ZE2)이, 상기 열을 따라 상기 공면 확장 영역(ZE; ZE1, ZE2)을 한정하는 상기 트리거 영역(ZM, Z'M) 사이에 놓여있는 구간 내에, 2개의 인접한 셀간 분리 요소(15) 사이에서, 또는 셀간 분리 요소(15)와 상기 행을 따라 상기 공면 확장 영역(ZE; ZE1, ZE2)을 한정하는 셀내 분리 요소(intracell separating element)(19) 사이에서 측정될 때, 상기 행을 따라 상기 트리거 영역(ZM, Z'M)을 또한 한정하는 2개의 인접한 셀간 분리 요소(15) 사이에서 측정된 모든 트리거 영역(ZM, Z'M)의 폭보다 더 작은 폭을 가지도록, 설계되는 것을 특징으로 하는, 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서, 상기 제 1 판은 공면 서스테인 전극의 2개의 어레이만을 포함하는 것을 특징으로 하는, 플라즈마 디스플레이 패널.
  3. 제 1 항에 있어서, 상기 셀간 분리 요소(15)는 상기 판 사이의 상기 공간의 전체 높이에 걸쳐 연속적으로 연장하는 것을 특징으로 하는, 플라즈마 디스플레이 패널.
  4. 제 1 항에 있어서, 각 셀(17) 내에서, 상기 공면 전극(Y, Y')을 분리시키는 거리는 상기 판(11, 12)을 분리시키는 거리보다 더 큰 것을 특징으로 하는, 플라즈마 디스플레이 패널.
  5. 제 1 항에 있어서, 상기 장벽 리브 어레이는, 각 셀(17) 내에서, 상기 행을 따라 상기 공면 확장 영역(ZE; ZE1, ZE2)을 한정하는 2개의 인접한 셀간 분리 요소(15) 사이, 또는 셀간 분리 요소(15)와 상기 행을 따라 상기 공면 확장 영역(ZE; ZE1, ZE2)을 한정하는 셀내 분리 요소(19) 사이에 있는 상기 행의 방향을 따라 측정된 각 공면 확장 영역(ZE; ZE1, ZE2)의 폭이, 상기 트리거 영역(ZM, Z'M)을 한정하는 2개의 인접한 셀간 분리 요소(15) 사이에 있는 상기 행의 방향을 따라 측정된 상기 트리거 영역(ZM, Z'M)의 폭보다 적어도 15% 더 작도록 설계되는 것을 특징으로 하는, 플라즈마 디스플레이 패널.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 각 셀(17)은 2개의 인접한 트리거 영역(ZM, Z'M) 사이에 단 하나의 확장 영역(ZE)만을 포함하는 것을 특징으로 하는, 플라즈마 디스플레이 패널.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 각 셀은 2개의 인접한 트리거 영역(ZM, Z'M) 사이에 상기 셀내 분리 요소(19)에 의해 분할된 복수의 확장 영역(ZE1, ZE2)을 포함하는 것을 특징으로 하는, 플라즈마 디스플레이 패널.
  8. 제 7 항에 있어서, 각 셀은, 상기 트리거 영역 사이에 놓여 있는 상기 구간에 있는 상기 열의 방향을 따라 연장하며 이 셀의 2개의 인접한 확장 영역(ZE1, ZE2)을 한정하는 적어도 하나의 셀내 분리 요소(19)에 의해 세부 분할되는 것을 특징으 로 하는, 플라즈마 디스플레이 패널.
  9. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 공면 전극은 유전체 층(13)과, 보호 및 제 2 차 전자 방출 층(14)으로 덮혀있는(coated) 것을 특징으로 하는, 플라즈마 디스플레이 패널.
  10. 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 플라즈마 디스플레이 패널을 구비하는 이미지 디스플레이 디바이스에 있어서,
    각 셀 내에서 이 셀과 교차하는 여러 공면 전극 사이에, 상기 공면 전극 중 하나와 상기 셀과 교차하는 어드레스 전극 사이에 매트릭스 방전에 의해 각각 트리거되는 공면 방전을 생성하는 신호를 이들 전극에 인가할 수 있는, 디스플레이 패널의 전극을 구동하며 여기에 전원을 공급하기 위한 수단을 포함하는 것을 특징으로 하는, 이미지 디스플레이 디바이스.
  11. 제 6항에 기재된 플라즈마 디스플레이 패널을 구비하는 이미지 디스플레이 디바이스에 있어서,
    각 셀 내에서 이 셀과 교차하는 여러 공면 전극 사이에, 상기 공면 전극 중 하나와 상기 셀과 교차하는 어드레스 전극 사이에 매트릭스 방전에 의해 각각 트리거되는 공면 방전을 생성하는 신호를 이들 전극에 인가할 수 있는, 디스플레이 패널의 전극을 구동하며 여기에 전원을 공급하기 위한 수단을 포함하는 것을 특징으로 하는, 이미지 디스플레이 디바이스.
  12. 제 7항에 기재된 플라즈마 디스플레이 패널을 구비하는 이미지 디스플레이 디바이스에 있어서,
    각 셀 내에서 이 셀과 교차하는 여러 공면 전극 사이에, 상기 공면 전극 중 하나와 상기 셀과 교차하는 어드레스 전극 사이에 매트릭스 방전에 의해 각각 트리거되는 공면 방전을 생성하는 신호를 이들 전극에 인가할 수 있는, 디스플레이 패널의 전극을 구동하며 여기에 전원을 공급하기 위한 수단을 포함하는 것을 특징으로 하는, 이미지 디스플레이 디바이스.
KR1020057022504A 2003-05-26 2004-05-26 단면이 감소된 방전 확장 영역을 갖는 플라즈마 디스플레이 패널 KR101067842B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0306305 2003-05-26
FR0306305A FR2855646A1 (fr) 2003-05-26 2003-05-26 Panneau de visualisation a plasma a zone d'expansion de decharge de section reduite

Publications (2)

Publication Number Publication Date
KR20060028764A KR20060028764A (ko) 2006-04-03
KR101067842B1 true KR101067842B1 (ko) 2011-09-27

Family

ID=33427417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057022504A KR101067842B1 (ko) 2003-05-26 2004-05-26 단면이 감소된 방전 확장 영역을 갖는 플라즈마 디스플레이 패널

Country Status (10)

Country Link
US (1) US7768199B2 (ko)
EP (1) EP1627408B1 (ko)
JP (1) JP4898443B2 (ko)
KR (1) KR101067842B1 (ko)
CN (1) CN100524591C (ko)
DE (1) DE602004016319D1 (ko)
FR (1) FR2855646A1 (ko)
MX (1) MXPA05012333A (ko)
TW (1) TWI329332B (ko)
WO (1) WO2004107385A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101707173B (zh) * 2009-11-06 2011-11-30 山东大学 三维立体全息等离子体显示器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003132804A (ja) 2001-10-30 2003-05-09 Fujitsu Ltd プラズマディスプレイパネルおよびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2801893B2 (ja) * 1995-08-03 1998-09-21 富士通株式会社 プラズマディスプレイパネル駆動方法及びプラズマディスプレイ装置
JP3719743B2 (ja) * 1995-08-09 2005-11-24 株式会社日立製作所 プラズマディスプレイパネル
JP3479900B2 (ja) * 1997-11-13 2003-12-15 株式会社ティーティーティー Ａｃ型ｐｄｐの駆動方法
DE19808268A1 (de) * 1998-02-27 1999-09-02 Philips Patentverwaltung Plasmabildschirm
JP4096466B2 (ja) * 1999-08-03 2008-06-04 松下電器産業株式会社 Ａｃ型プラズマディスプレイパネルの駆動方法
US6853138B1 (en) * 1999-11-24 2005-02-08 Lg Electronics Inc. Plasma display panel having grooves in the dielectric layer
JP4158874B2 (ja) * 2000-04-07 2008-10-01 株式会社日立プラズマパテントライセンシング 画像表示方法および表示装置
JP2001325891A (ja) * 2000-05-19 2001-11-22 Nippon Hoso Kyokai <Nhk> 直流放電型プラズマディスプレイパネル
US6897564B2 (en) * 2002-01-14 2005-05-24 Plasmion Displays, Llc. Plasma display panel having trench discharge cells with one or more electrodes formed therein and extended to outside of the trench
US6737804B2 (en) * 2002-03-21 2004-05-18 Chungwa Picture Tubes Barrier rib structure for plasma display panel
FR2841378A1 (fr) * 2002-06-24 2003-12-26 Thomson Plasma Dalle de decharges coplanaires pour panneau de visualisation a plasma apportant une distribution de potentiel de surface adaptee
JP2004272199A (ja) * 2003-02-18 2004-09-30 Fuji Xerox Co Ltd 画像表示媒体用リブ及びその製造方法、並びに、それを用いた画像表示媒体
TWI247325B (en) * 2003-06-27 2006-01-11 Chunghwa Picture Tubes Ltd Barrier rib structure for plasma display panel
TWI222657B (en) * 2003-08-27 2004-10-21 Au Optronics Corp Plasma display panel
KR100749613B1 (ko) * 2005-06-14 2007-08-14 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003132804A (ja) 2001-10-30 2003-05-09 Fujitsu Ltd プラズマディスプレイパネルおよびその製造方法

Also Published As

Publication number Publication date
TWI329332B (en) 2010-08-21
US20070241996A1 (en) 2007-10-18
JP2007500928A (ja) 2007-01-18
WO2004107385A3 (fr) 2005-01-27
TW200504781A (en) 2005-02-01
US7768199B2 (en) 2010-08-03
EP1627408B1 (fr) 2008-09-03
EP1627408A2 (fr) 2006-02-22
WO2004107385A2 (fr) 2004-12-09
MXPA05012333A (es) 2006-05-31
FR2855646A1 (fr) 2004-12-03
CN1795525A (zh) 2006-06-28
DE602004016319D1 (de) 2008-10-16
JP4898443B2 (ja) 2012-03-14
CN100524591C (zh) 2009-08-05
KR20060028764A (ko) 2006-04-03

Similar Documents

Publication Publication Date Title
US6646377B2 (en) Electrode structure for plasma display panel
US6714175B1 (en) Plasma display panel and method for driving the panel
US7952277B2 (en) Plasma display panel
JP4184949B2 (ja) 三つ組構造電極間での共面維持放電を伴うプラズマパネルの駆動方法
KR101067842B1 (ko) 단면이 감소된 방전 확장 영역을 갖는 플라즈마 디스플레이 패널
EP1662536B1 (en) Plasma display panel and method of driving the same
KR100625496B1 (ko) 플라즈마 디스플레이 패널
JP2006114496A (ja) プラズマディスプレイパネル及びプラズマディスプレイ装置
US7598673B2 (en) Plasma display panel with enhanced luminous efficiency at a reduced discharge firing voltage
JP4430542B2 (ja) プラズマ表示パネル
US20050162086A1 (en) Plasma display panel with microwave radiation discharge excitation
KR100404847B1 (ko) 플라즈마 디스플레이 패널
KR100599626B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100560528B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100684723B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
JP2004079524A (ja) プラズマディスプレイパネル
KR100381263B1 (ko) 플라즈마 디스플레이 패널의 전극구조 및 서스테인전극구동방법
JP2003123653A (ja) プラズマディスプレイパネル
KR100669334B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100778410B1 (ko) 플라즈마 디스플레이 장치
KR20060094284A (ko) 플라즈마 디스플레이 패널 및 그 구동방법
JP2004095336A (ja) プラズマディスプレイパネル
KR20060099036A (ko) 플라즈마 디스플레이 패널 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140826

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee