KR101065131B1 - 기판의 제조 방법, 액정 표시 장치, 액정 표시 장치의 제조방법 및 전자기기 - Google Patents
기판의 제조 방법, 액정 표시 장치, 액정 표시 장치의 제조방법 및 전자기기 Download PDFInfo
- Publication number
- KR101065131B1 KR101065131B1 KR1020080072267A KR20080072267A KR101065131B1 KR 101065131 B1 KR101065131 B1 KR 101065131B1 KR 1020080072267 A KR1020080072267 A KR 1020080072267A KR 20080072267 A KR20080072267 A KR 20080072267A KR 101065131 B1 KR101065131 B1 KR 101065131B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- wiring
- exposed
- crystal display
- pair
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 78
- 239000000758 substrate Substances 0.000 title claims description 139
- 238000000034 method Methods 0.000 title claims description 122
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 239000007788 liquid Substances 0.000 claims description 87
- 230000008569 process Effects 0.000 claims description 55
- 229910052751 metal Inorganic materials 0.000 claims description 54
- 239000002184 metal Substances 0.000 claims description 47
- 239000011159 matrix material Substances 0.000 claims description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims description 33
- 239000005871 repellent Substances 0.000 claims description 30
- 238000000576 coating method Methods 0.000 claims description 20
- 239000012528 membrane Substances 0.000 claims description 20
- 239000010410 layer Substances 0.000 claims description 16
- 239000007888 film coating Substances 0.000 claims description 15
- 238000009501 film coating Methods 0.000 claims description 15
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 229910052758 niobium Inorganic materials 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- 229910052726 zirconium Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 230000006866 deterioration Effects 0.000 abstract description 3
- 239000011521 glass Substances 0.000 description 26
- 230000002940 repellent Effects 0.000 description 25
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 15
- 229910052731 fluorine Inorganic materials 0.000 description 15
- 239000011737 fluorine Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 238000007599 discharging Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 230000010365 information processing Effects 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 238000004904 shortening Methods 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 239000003566 sealing material Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001846 repelling effect Effects 0.000 description 3
- 230000008719 thickening Effects 0.000 description 3
- 210000000707 wrist Anatomy 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000007822 coupling agent Substances 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
게이트 배선부 및 소스 배선부의 배선 두께는 스위칭 소자부의 성능 열화가 발생하지 않는 범위 내에서만 두껍게 할 수 있다. 따라서, 배선부의 전기 저항값을 충분히 작게 할 수가 없기 때문에, 액정 표시 장치의 소비 전력이 커진다는 문제가 있다. 스위칭 소자부(30)에 형성된 게이트 전극부(41)의 전극 두께(d3)에 비해, Al막(14)으로 후막화된 게이트 배선부(40)의 배선 두께(d4)가 두껍다. 또한, 소스 전극부(43) 및 드레인 전극부(44)의 전극 두께(d5)에 비해, Al막(17)으로 후막화된 소스 배선부(42)의 배선 두께(d6)가 두껍다. 배선 두께(d4, d6)가 두꺼운 것에 의해, 게이트 배선부(40) 및 소스 배선부(42)의 단면 면적이 커진다. 이것으로부터, 게이트 배선부(40) 및 소스 배선부(42)의 전기 저항값을 작게 할 수 있다. 따라서, 액정 표시 장치(100)의 저소비 전력화를 할 수 있다.
Description
본 발명은 기판의 제조 방법, 액티브 매트릭스 기판을 갖는 액정 표시 장치, 액티브 매트릭스 기판을 갖는 액정 표시 장치의 제조 방법 및 표시부에 액정 표시 장치를 구비한 전자기기에 관한 것이다.
종래, 기판의 일례로서 액티브 매트릭스 기판을 갖는 액정 표시 장치가 개시되어 있다(예컨대, 특허 문헌 1 참조). 이 액티브 매트릭스 기판에 구비된 스위칭 소자부의 전극인 게이트 전극(이하, 게이트 전극부라고 함), 드레인 전극(이하, 드레인 전극부라고 함)이나 소스 전극부는 건식 성막법인 스퍼터 장치를 이용하여 형성되어 있다. 또한, 액티브 매트릭스 기판에 구비된 배선인 주사선(이하, 게이트 배선부라고 함)이나 신호선(이하, 소스 배선부라고 함)도 건식 성막법인 스퍼터 장치를 이용하여 형성되어 있다. 게이트 전극부 및 게이트 배선부는 동시에 형성되어 있다. 또한, 소스 전극부, 드레인 전극부 및 소스 배선부는 동시에 형성되어 있다.
(특허 문헌 1) WO97/13177(23페이지, 24페이지, 도 17, 도 19)
그러나, 최근의 액정 표시 장치의 대화면화에 따른, 액정 표시 장치에 형성되는 액티브 매트릭스 기판 등의 기판이 대형화하고 있다. 이 대형화에 따라, 액티브 매트릭스 기판에 형성되는 게이트 배선부 및 소스 배선부의 길이는, 종래(대화면화 이전)의 길이보다 길게 된다. 게이트 배선부 및 소스 배선부의 길이가 길게되는 것으로부터, 게이트 배선부 및 소스 배선부의 전기 저항값은 종래의 전기 저항값보다 커진다. 게이트 배선부 및 소스 배선부의 전기 저항값이 커지기 때문에, 액정 표시 장치의 소비 전력이 커진다. 그래서, 게이트 배선부 및 소스 배선부의 두께를 소망 두께까지 두껍게 하고, 게이트 배선부 및 소스 배선부의 단면 면적을 크게 함으로써, 게이트 배선부 및 소스 배선부의 전기 저항값을 작게 하여, 액정 표시 장치의 소비 전력의 절감을 도모하는 것이 검토되었다. 그러나, 게이트 배선부 및 소스 배선부의 두께를 소망 두께까지 두껍게 함으로써, 게이트 배선부 및 소스 배선부와 동시에 형성되는 스위칭 소자부의 게이트 전극부, 드레인 전극부 및 소스 전극부의 전극 두께도 두껍게 된다. 이 전극 두께를 두껍게 한 경우, 스위칭 소자부의 두께가 소망 두께 이상으로 두껍게 된다. 스위칭 소자부의 두께가 소망 두께 이상으로 두껍게 되면, 스위칭 소자부의 단면 형상의 볼록화가 현저하게 되어, 스위칭 소자부 내에서, 전계의 부분적 집중이 발생하기 쉬워진다. 이것으로부터, 스위칭 소자부의 반도체부에서 전기 저항값의 저하가 발생하기 쉬워진다. 그리고, 반도체부의 전기 저항값의 저하에 의해, 리크 전류의 발생이라는 스위칭 소자부의 성능 열화가 발생한다. 따라서, 게이트 배선부 및 소스 배선부의 배선 두께는 스위칭 소자부의 성능 열화가 발생하지 않는 범위 내에서만 두껍게 할 수 있다. 따라서, 배선부의 전기 저항값을 충분히 작게 할 수 없기 때문에, 액정 표시 장치의 소비 전력이 크다는 문제가 있다.
본 발명은, 상기한 과제의 적어도 일부를 해결하기 위해 행해진 것으로서, 이하의 형태 또는 적용예로서 실현할 수 있다.
[적용예 1] 본 적용예에 따른 기판의 제조 방법은, 기판에 제 1 금속 원소를 포함하는 제 1 막을 건식 성막법으로 피복하는 제 1 막 피복 공정과, 상기 제 1 막에 포토 레지스트막을 피복하는 포토 레지스트막 피복 공정과, 상기 포토 레지스트막에 노광부, 상기 노광부에 접하여 대략 평행한 띠 형상의 평면 형상을 갖는 한 쌍의 비노광부 및 상기 비노광부의 안쪽 영역 및 상기 비노광부의 바깥쪽 영역의 일부인 반노광부를 형성하는 하프톤 노광 공정과, 상기 노광부와 상기 반노광부 중 노광되어 있는 상층부를 제거하는 현상 공정과, 상기 노광부의 제거에 의해 노출된 상기 제 1 막을 에칭하고, 전극부 및 배선부를 형성하는 전극부 및 배선부 형성 공정과, 상기 상층부가 제외된 상기 반노광부를 제거하여 상기 전극부 및 상기 배선부를 노출시킴과 아울러, 한 쌍의 상기 비노광부에 의해 한 쌍의 뱅크를 형성하는 뱅크 형성 공정과, 한 쌍의 상기 뱅크 사이에 유지된 상기 배선부와 한 쌍의 상기 뱅크로 형성된 오목부에, 제 2 금속 원소를 포함하는 처리액을 액적 토출법으로 도 포하는 처리액 도포 공정과, 도포된 상기 처리액을 고화(固化)함으로써, 상기 배선부 상에 상기 제 2 금속 원소를 포함하는 제 2 막을 형성하고, 상기 배선부를 후막화하는 제 2 막 형성 공정을 갖는 것을 특징으로 한다.
이러한 구성에 따르면, 기판 상에 제 1 막으로 전극부 및 배선부를 형성하고, 배선부 상에 배선부를 후막화하는 제 2 막을 형성한다. 이것으로부터, 후막화된 배선부의 단면 면적이 커지고, 배선부의 전기 저항값은 작아진다. 배선부의 전기 저항값이 작아짐에 따라, 배선부의 소비 전력이 작아진다. 따라서, 저소비 전력화된 기판의 제조 방법을 실현할 수 있게 된다.
또한, 액적 토출법으로 도포한 처리액을 고화(固化)함으로써, 배선부 상에 배선부를 후막화하는 제 2 막을 형성한다. 액적 토출법에서는, 필요한 개소에만 비교적 단시간에 후막을 형성할 수 있다. 이것으로부터, 배선부 상에만 전기 저항값이 작은 상태로 되는 후막의 제 2 막을 용이하게 형성할 수 있다. 따라서 저소비 전력화를 저비용으로 달성하는 기판의 제조 방법을 실현 가능하다.
또한, 하나의 공정에서 형성된 포토 레지스트막의 한 쌍의 비노광부와 반노광부가, 전극부 및 배선부를 형성하기 위한 제 1 막 에칭 시의 내식막으로 된다. 그리고, 한 쌍의 비노광부는 제 2 막을 형성하는 처리액을 유지하기 위한 한 쌍의 뱅크로 된다. 이것에 의해, 내식막과 한 쌍의 뱅크의 형성을 위해, 2개의 공정으로 나눠 포토 레지스트막을 형성할 필요가 없어진다. 이것으로부터, 기판에, 전극부 및 배선부를 간단(공정 단축)하고, 저재료 비용으로 제조하는 기판의 제조 방법을 실현 가능하다.
[적용예 2] 본 적용예에 따른 액정 표시 장치는 액티브 매트릭스 기판과, 상기 액티브 매트릭스 기판 상에 형성된 스위칭 소자부 및 배선부와, 상기 스위칭 소자부에 형성된 전극부를 구비하고, 상기 배선부의 배선 두께는 상기 전극부의 전극 두께에 비해 두껍게 형성되어 있는 것을 특징으로 한다.
이러한 구성에 따르면, 스위칭 소자부에 형성된 전극부의 전극 두께에 비해, 배선부의 배선 두께가 두껍다. 배선 두께가 두꺼운 것에 의해, 배선부의 단면 면적이 커진다. 이것으로부터, 배선부의 전기 저항값을 작게 할 수 있다. 따라서, 액티브 매트릭스 기판을 갖는 액정 표시 장치의 저소비 전력화가 가능하다.
[적용예 3] 상기 적용예에 따른 액정 표시 장치에 있어서, 상기 액티브 매트릭스 기판이 무기 기판으로 형성되고, 상기 전극부 및 상기 배선부는 Al, Ti, Cr, Zr, Nb, Mo, Ta로부터 선택되는 제 1 금속 원소를 포함하는 제 1 막으로 형성되고, 상기 배선부 상에, 상기 배선부를 후막화하는 Al, Cu, Ni, Ag로부터 선택되는 제 2 금속 원소를 포함하는 제 2 막으로 형성되어 있는 것이 바람직하다.
이러한 구성에 따르면, 전극부 및 배선부는 Al, Ti, Cr, Zr, Nb, Mo, Ta로부터 선택되는 제 1 금속 원소를 포함하는 제 1 막으로 형성되어 있다. 전극부 및 배선부는 무기 기판을 하지로 하여 형성되어 있다. 상술한 제 1 막에 포함되는 제 1 금속 원소는 무기 기판을 구성하는 금속 원소 또는 반금속 원소와 산소 또는 질소를 거쳐 강고하게 결합되는 특성을 갖는다. 이것으로부터, 제 1 막과 무기 기판의 밀착성을 충분하게 할 수 있다. 따라서, 액티브 매트릭스 기판을 갖는 액정 표시 장치로서 내구성을 향상시킬 수 있다.
또한, 전극부 및 배선부는 스위칭 소자부의 반도체부나 절연부를 하지로 하여 형성되어 있다. 반도체부는 아몰퍼스 실리콘이나 도핑된 아몰퍼스 실리콘 등으로 형성되어 있다. 절연부는 질화실리콘이나 산화실리콘 등으로 형성되어 있다. 상술한 제 1 막에 포함되는 제 1 금속 원소는 아몰퍼스 실리콘, 도핑된 아몰퍼스 실리콘, 질화실리콘 또는 산화실리콘 등을 구성하는 실리콘과 산소 또는 질소를 거쳐 강고하게 결합되는 특성을 갖는다. 이것으로부터, 제 1 막과 제 1 막이 형성되는 하지와의 밀착성을 충분하게 할 수 있다. 따라서, 액티브 매트릭스 기판을 갖는 액정 표시 장치로서 내구성을 보다 향상시키는 것이 가능하다.
또한, 제 1 금속 원소를 포함하는 제 1 막으로 형성된 배선부 상에, 제 2 금속 원소를 포함하는 제 2 막이 형성되어 있다. 이것에 의해, 제 1 막과 제 2 막의 계면에 제 1 금속 원소와 제 2 금속 원소가, 직접적으로 접촉하여 금속간 결합이 발생하기 쉬워진다. 이것으로부터, 제 1 막과 제 2 막의 밀착성 및 도통성을 충분한 것으로 할 수 있다. 또한, 제 2 막의 Al, Cu, Ni, Ag로부터 선택되는 제 2 금속 원소는 금속 원소 중에서는 비교적 전기 저항값이 작다고 하는 특성을 갖는다. 이것으로부터, 제 2 막으로 후막화된 배선부의 전기 저항값을 비교적 용이하게 작게 할 수 있다. 따라서, 액티브 매트릭스 기판을 갖는 액정 표시 장치로서 보다 저소비 전력화가 가능하다.
[적용예 4] 상기 적용예에 따른 액정 표시 장치에 있어서, 상기 제 1 막이 건식 성막법으로 형성되고, 상기 제 2 막이 액적 토출법으로 형성되어 있는 것이 바람직하다.
이러한 구성에 따르면, 건식 성막법에서는 성막 시에, 제 1 막을 구성해야 할 제 1 금속 원소를 포함하는 입자에 높은 에너지를 부여할 수 있기 때문에, 제 1 막과 상술한 하지와의 밀착성을 보다 충분하게 할 수 있다. 따라서, 액티브 매트릭스 기판을 갖는 액정 표시 장치로서 내구성을 더욱 향상시킬 수 있다.
또한, 액적 토출법에서는 필요한 개소에만 비교적 단시간에 후막을 형성할 수 있다. 이것으로부터, 배선부 상에만 전기 저항값이 작은 상태로 되는 후막의 제 2 막을 용이하게 형성할 수 있다. 따라서, 액티브 매트릭스 기판을 갖는 액정 표시 장치로서 저소비 전력화를 저비용으로 실현할 수 있다.
[적용예 5] 본 적용예에 따른 액정 표시 장치의 제조 방법은, 액티브 매트릭스 기판을 구비한 액정 표시 장치의 제조 방법으로서, 상기 액티브 매트릭스 기판에 제 1 금속 원소를 포함하는 제 1 막을 건식 성막법으로 피복하는 제 1 막 피복 공정과, 상기 제 1 막에 포토 레지스트막을 피복하는 포토 레지스트막 피복 공정과, 하프톤 노광에 의해, 상기 포토 레지스트막에 노광부, 상기 노광부에 접하여 대략 평행한 띠 형상의 평면 형상을 갖는 한 쌍의 비노광부, 및 상기 비노광부의 안쪽 영역 및 상기 비노광부의 바깥쪽 영역의 일부인 반노광부를 형성하는 하프톤 노광 공정과, 상기 노광부와 상기 반노광부 중 노광되어 있는 상층부를 제거하는 현상 공정과, 상기 노광부의 제거에 의해 노출된 상기 제 1 막을 에칭하고, 전극부 및 배선부를 형성하는 전극부 및 배선부 형성 공정과, 상기 상층부가 제외된 상기 반노광부를 제거하고, 상기 전극부 및 상기 배선부를 노출함과 아울러, 한 쌍의 상기 비노광부에 의해 한 쌍의 뱅크를 형성하는 뱅크 형성 공정과, 한 쌍의 상기 뱅 크 사이에 유지된 상기 배선부와 한 쌍의 상기 뱅크로 형성된 오목부에, 제 2 금속 원소를 포함하는 처리액을 액적 토출법으로 도포하는 처리액 도포 공정과, 도포된 상기 처리액을 고화함으로써, 상기 배선부 상에 상기 제 2 금속 원소를 포함하는 제 2 막을 형성하고, 상기 배선부를 후막화하는 제 2 막 형성 공정을 갖는 것을 특징으로 한다.
이러한 구성에 따르면, 액티브 매트릭스 기판에 제 1 막으로 전극부 및 배선부를 형성하고, 배선부 상에 배선부를 후막화하는 제 2 막을 형성한다. 이것에 의해, 후막화된 배선부의 단면 면적은 커지고, 배선부의 전기 저항값은 작아진다. 배선부의 전기 저항값이 작아지는 것에 의해, 배선부의 소비 전력이 작아진다. 따라서, 저소비 전력화된 액정 표시 장치의 제조 방법을 실현할 수 있게 된다.
또한, 액적 토출법으로 도포한 처리액을 고화함으로써, 배선부 상에 배선부를 후막화하는 제 2 막을 형성한다. 액적 토출법에서는, 필요한 개소에만 비교적 단시간에 후막을 형성할 수 있다. 이것으로부터, 배선부 상에만 전기 저항값이 작은 상태로 되는 후막의 제 2 막을 용이하게 형성할 수 있다. 따라서 저소비 전력화를 저비용으로 달성하는 액정 표시 장치의 제조 방법을 실현할 수 있다.
또한, 하나의 공정에서 형성된 포토 레지스트막의 비노광부와 반노광부가 전극부 및 배선부를 형성하기 위한 제 1 막 에칭 시의 내식막으로 된다. 그리고, 한 쌍의 비노광부가 제 2 막을 형성하는 처리액을 유지하기 위한 한 쌍의 뱅크로 된다. 이것에 의해, 내식막과 한 쌍의 뱅크를 형성하기 위해, 2개의 공정으로 나눠 포토 레지스트막을 형성할 필요가 없어진다. 이것으로부터, 액티브 매트릭스 기판 에 전극부와 배선부를 간단(공정 단축)하고, 저재료 비용으로 제조하는 액정 표시 장치의 제조 방법을 실현할 수 있다.
[적용예 6] 상기 적용예에 따른 액정 표시 장치의 제조 방법에 있어서, 상기 액티브 매트릭스 기판이 무기 기판으로 형성되고, 상기 제 1 금속 원소가 Al, Ti, Cr, Zr, Nb, Mo, Ta로부터 선택되는 금속 원소이며, 상기 제 2 금속 원소가 Al, Cu, Ni, Ag로부터 선택되는 금속 원소인 것이 바람직하다.
이러한 구성에 따르면, 무기 기판에 Al, Ti, Cr, Zr, Nb, Mo, Ta로부터 선택되는 제 1 금속 원소를 포함하는 제 1 막을 형성한다. 제 1 막에 포함되는 제 1 금속 원소는 무기 기판을 구성하는 금속 원소 또는 반금속 원소와 산소 또는 질소를 거쳐 강고하게 결합되는 특성을 갖는다. 이것으로부터, 무기 기판에 밀착성 양호하게 제 1 막을 형성할 수 있다. 따라서, 내구성을 향상시킨 액정 표시 장치의 제조 방법을 실현할 수 있다.
또한, 상술한 제 1 막상에 Al, Cu, Ni, Ag로부터 선택되는 제 2 금속 원소를 포함하는 제 2 막을 형성한다. 이것에 의해, 제 1 막과 제 2 막의 계면에서 제 1 금속 원소와 제 2 금속 원소가 직접 접촉하고, 금속간 결합이 발생하기 쉬워진다. 이것으로부터, 밀착성 및 도통성 양호하게 제 1 막 상에 제 2 막을 형성할 수 있다. 또한, 제 2 막의 Al, Cu, Ni, Ag로부터 선택되는 제 2 금속 원소는 금속 원소 중에서는 비교적 전기 저항값이 작다고 하는 특성을 갖는다. 이것으로부터, 비교적 용이하게 전기 저항값이 작은 제 2 막을 형성할 수 있다. 따라서, 보다 저소비 전력화된 액정 표시 장치의 제조 방법을 실현할 수 있다.
[적용예 7] 상기 적용예에 따른 액정 표시 장치의 제조 방법에 있어서, 상기 뱅크 형성 공정과 상기 처리액 도포 공정 사이에, 한 쌍의 상기 뱅크에 발액막을 형성하는 발액막 형성 공정을 갖는 것이 바람직하다.
이러한 구성에 따르면, 한 쌍의 뱅크에 발액막이 형성된다. 발액막은 발액성을 갖는 피막이다. 발액성은 발액막 자체가 낮은 표면 장력에 기인한다. 이것에 의해, 발액막의 표면 장력보다 큰 표면 장력을 갖는 처리액이 한 쌍의 뱅크로부터 밀려나오는 것을 방지할 수 있다. 이것으로부터, 양품률이 좋은 액정 표시 장치의 제조 방법을 실현할 수 있다.
[적용예 8] 본 적용예에 따른 전자기기는, 표시부를 갖는 전자기기로서, 상기 표시부에, 상기 액정 표시 장치, 또는 상기 액정 표시 장치의 제조 방법으로 형성된 액정 표시 장치를 구비하는 것을 특징으로 한다.
이러한 구성에 따르면, 전자기기의 표시부에 상기 액정 표시 장치 또는 상기 액정 표시 장치의 제조 방법에 의해 형성된 액정 표시 장치를 구비한다. 즉, 전자기기의 표시부에, 저소비 전력화, 내구성의 향상 또는 저비용화된 액정 표시 장치가 구비된다. 또는, 간단(공정 단축)하고, 저재료 비용으로, 제 1 막, 제 2 막이 밀착성 좋고, 비교적 용이하게 제 2 막의 전기 저항값을 작게 하고, 또는 양품률 좋게 액정 표시 장치를 형성하는 액정 표시 장치의 제조 방법으로 형성된 액정 표시 장치가 구비된다. 이것으로부터, 전자기기에 저소비 전력화, 내구성의 향상, 또는 저비용화를 부여할 수 있다.
이하, 실시예를 도면에 따라 설명한다. 이하의 설명에서 참조하는 도면은 도시의 편의상, 부재 내지 부분의 종횡의 축척이 실제와는 다른 모식도이다.
(실시예 1)
실시예 1의 기판의 제조 방법에 대하여 설명한다. 도 1은 실시예 1의 기판의 제조 방법을 나타내는 공정도이다. 도 1에 나타내는 바와 같이, 본 실시예의 기판의 제조 방법은, 제 1 막 피복 공정에 해당하는 단계 S101, 포토 레지스트막 피복 공정에 해당하는 단계 S102, 하프톤 노광 공정에 해당하는 단계 S103, 현상 공정에 해당하는 단계 S104, 전극부 및 배선부 형성 공정에 해당하는 단계 S105, 뱅크 형성 공정에 해당하는 단계 S106, 발액막 형성 공정에 해당하는 단계 S107, 처리액 도포 공정에 해당하는 단계 S108, 및 제 2 막 형성 공정에 해당하는 단계 S109를 갖는다.
도 2 내지 도 10은 단계 S101 내지 단계 S109의 각각에 대응하는 기판을 나타내는 도면이다. 기판의 제조 방법에 대하여, 도 1을 참조하면서, 도 2 내지 도 10에 따라 설명을 계속한다. 도 2(a)는 단계 S101의 기판을 나타내는 부분 평면도이며, 도 2(b)는 동 도(a)의 A1-A1선 단면도이다. 도 2에 나타내는 기판에는, 일례로서 무기 기판인 유리 기판(1)을 이용하고 있다. 도 2에 나타내는 바와 같이, 단계 S101에서는, 유리 기판(1)에 제 1 막으로서의 Ti막(2)을 피복한다. Ti막(2)의 피복법에는 스퍼터법을 채용하고 있다. Ti막(2)은 유리 기판(1)을 구성하는 반 금속 원소의 Si, 및 금속 원소와 산소 또는 질소를 거쳐 강고하게 결합되는 특성을 갖는다. 이것으로부터, 유리 기판(1)에 밀착성 좋게 Ti막(2)을 형성할 수 있다.
도 3(a)는 단계 S102의 기판을 나타내는 부분 평면도이며, 도 3(b)는 동 도(a)의 A2-A2선 단면도이다. 도 3에 나타내는 바와 같이, 단계 S102에서는, Ti막(2)에 포토 레지스트막(3)을 피복한다. 피복법에는 스핀법을 채용하고 있다.
도 4(a)는 단계 S103의 기판을 나타내는 부분 평면도이며, 도 4(b)는 동 도(a)의 A3-A3선 단면도이다. 도 4에 나타내는 바와 같이, 단계 S103에서는, 도시하지 않은 다계조 마스크를 이용한 하프톤 노광을 채용하고, 포토 레지스트막(3)에 노광부(4), 비노광부(5) 및 반노광부(6)를 형성한다. 여기서, 한 쌍의 비노광부(5)는 노광부(4)에 접하고, 대략 평행한 띠 형상의 평면 형상을 갖는다. 또한, 반노광부(6)는 한 쌍의 비노광부(5)의 안쪽 영역(18) 및 한 쌍의 비노광부(5)의 바깥쪽 영역(19)의 일부이다.
도 5(a)는 단계 S104의 기판을 나타내는 부분 평면도이며, 도 5(b)는 동 도(a)의 A4-A4선 단면도이다. 도 5에 나타내는 바와 같이, 단계 S104에서는, 노광부(4)와 반노광부(6) 중 노광되어 있는 상층부(7)를 현상액에 용해함으로써 제거한다.
도 6(a)는, 단계 S105의 기판을 나타내는 부분 평면도이며, 도 6(b)는 동 도(a)의 A5-A5선 단면도이다. 도 6에 나타내는 바와 같이, 단계 S105에서는, 단계 S104에서 노출된 Ti막(2)을 에칭함으로써, 전극부(10) 및 배선부(15)를 형성한다. 에칭에는, 불소 원소가 포함되는 가스를 이용한 건식 에칭법을 채용하고 있다.
도 7(a)는 단계 S106의 기판을 나타내는 부분 평면도이며, 도 7(b)는 동 도(a)의 A6-A6선 단면도이다. 도 7에 나타내는 바와 같이, 단계 S106에서는, 산소가스를 이용한 이방성 애싱법에 의해, 한 쌍의 비노광부(5)의 표층부(8)를 제거한다. 그리고, 상술한 이방성 애싱법에 의해, 상층부(7)가 제거된 반노광부(6)를 제거한다. 상층부(7)가 제거된 반노광부(6)를 제거함으로써, 한 쌍의 비노광부(5)에 새로운 측면이 출현한다. 상층부(7)가 제거된 반노광부(6)를 제거하고, 한 쌍의 비노광부(5)에 새로운 측면을 출현시킴으로써, 한 쌍의 뱅크(9)를 형성한다.
도 8(a)는 단계 S107의 기판을 나타내는 부분 평면도이며, 도 8(b)는 동 도(a)의 A7-A7선 단면도이다. 도 8에 나타내는 바와 같이, 단계 S107에서는, 불소 원소를 갖는 가스를 이용한 플라즈마 처리법에 의해, 한 쌍의 뱅크(9)에 발액막(11)을 형성한다.
도 9(a)는 단계 S108의 기판을 나타내는 부분 평면도이며, 도 9(b)는 동 도(a)의 A8-A8선 단면도이다. 도 9에 나타내는 바와 같이, 단계 S108에서는, 한 쌍의 뱅크(9) 사이에 유지된 배선부(15)와 한 쌍의 뱅크(9)로 형성된 오목부(12)에, 후술하는 액적 토출법을 이용하여, Al을 포함하는 처리액(13)을 도포한다. 처리액(13)은 처리액(13)의 표면 장력과 발액막(11)의 표면 장력의 관계로부터, 발액막(11)에 대해 튀는 것에 의해 둥글게 된 표면 형상을 갖고 있다.
도 10(a)는 단계 S109의 기판을 나타내는 부분 평면도이며, 도 10(b)는 동 도(a)의 A9-A9선 단면도이다. 도 10에 나타내는 바와 같이, 단계 S109에서는, 도포된 처리액(13)에 열을 가하여 고화한다. 이에 따라, 제 2 막으로서의 Al막(14) 이 배선부(15) 상에 형성된다. 배선부(15)의 Ti막(2)과 Al막(14)의 계면에 금속 원소끼리가 직접 접촉하여, 금속 원소간의 결합이 발생한다. 이것으로부터, 밀착성 및 도통성 양호하게 배선부(15) 상에 Al막(14)을 형성할 수 있다. 또한, Al막(14)의 Al은 금속 원소 중에서는 비교적 전기 저항값이 작다고 하는 특성을 갖는다. 이것으로부터, 비교적 용이하게 전기 저항값이 작은 Al막(14)을 형성할 수 있다. 이상과 같이 하여, 전극부(10)와 Al막(14)으로 후막화된 배선부(15)가 형성된다. 여기서, 전극 두께(d1)에 비해, 배선 두께(d2)가 두껍게 되어 있다.
다음에, 액적 토출법에 대하여 설명한다. 도 11은 액적 토출법에서 이용하는 액적 토출 장치를 나타내는 사시도이다. 도 11에 나타내는 액적 토출 장치(300)는 처리액의 도포에 이용되고, 전기 기계 변환 방식인 잉크젯법을 채용한 장치이다. 액적 토출 장치에 대해서는 여러 가지 종류의 장치가 있지만, 잉크젯법을 채용한 장치가 바람직하다. 잉크젯법은 미소 액체 방울의 토출이 가능하기 때문에, 미세 가공에 적합하다. 도 11에 나타내는 바와 같이, 액적 토출 장치(300)는 액적 토출 헤드(301), X 방향 구동축(304), Y 방향 구동축(305), 제어 장치(306), 스테이지(307), 클리닝 기구(308), 기대(309)와 히터(315)를 구비하고 있다. 스테이지(307)는 기판(P)을 지지하는 것이고, 기판(P)을 기준 위치에 고정하는 도시하지 않은 고정 기구를 구비하고 있다.
액적 토출 헤드(301)는 복수의 토출 노즐을 구비한 멀티노즐 타입의 액적 토출 헤드이며, 길이 방향과 X 방향을 일치시키고 있다. 복수의 토출 노즐은 액적 토출 헤드(301)의 하면에 X 방향으로 일정 간격을 두고 정렬된다. 복수의 토출 노 즐은 기판(P)을 향하여, 대략 수직으로 되도록 마련된다. 액적 토출 헤드(301)의 토출 노즐로부터 처리액의 액적이 기판(P)에 대하여 토출된다.
X 방향 구동축(304)에는, X 방향 구동 모터(302)가 접속되어 있다. X 방향 구동 모터(302)는 스텝핑 모터 등이며, 제어 장치(306)로부터 X 방향의 구동 신호가 공급되면, X 방향 구동축(304)을 회전시킨다. X 방향 구동축(304)이 회전하면, 액적 토출 헤드(301)는 X 방향으로 이동한다.
Y 방향 구동축(305)은 기대(309)에 대하여 움직이지 않도록 고정되어 있다. 스테이지(307)는 Y 방향 구동 모터(303)를 구비하고 있다. Y 방향 구동 모터(303)는 스텝핑 모터 등이며, 제어 장치(306)로부터 Y 방향의 구동 신호가 공급되면, 스테이지(307)를 Y 방향으로 이동한다.
제어 장치(306)는 액적 토출 헤드(301)에 액적 토출 제어용 전압을 공급한다. 또한, X 방향 구동 모터(302)에 액적 토출 헤드(301)의 X 방향의 이동을 제어하는 구동 펄스 신호를 공급한다. 그리고, Y 방향 구동 모터(303)에 스테이지(307)의 Y 방향의 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(308)는 액적 토출 헤드(301)를 클리닝하는 것이다. 클리닝 기구(308)에는, 도시하지 않은 Y 방향의 구동 모터가 구비되어 있다. 이 Y 방향의 구동 모터의 구동에 의해, 클리닝 기구(308)는 Y 방향 구동축(305)을 따라 이동한다. 클리닝 기구(308)의 이동도 제어 장치(306)에 의해 제어된다.
히터(315)는, 예컨대, 램프 어닐링에 의해 기판(P)을 열처리하는 수단이며, 기판(P) 상에 도포된 처리액에 포함되는 용매의 증발 및 건조를 행한다. 이 히 터(315)의 전원 투입 및 차단도 제어 장치(306)에 의해 제어된다.
액적 토출 장치(300)는 액적 토출 헤드(301)와 기판(P)을 지지하는 스테이지(307)를 상대적으로 주사하면서 기판(P)에 대하여 액적을 토출한다. 여기서, X 방향을 조작 방향, X 방향과 직교하는 Y 방향을 비주사 방향으로 한다. 액적 토출 헤드(301)의 토출 노즐은 X 방향으로 일정 간격을 두고 정열된다. 도 11에서는, 액적 토출 헤드(301)는 기판(P)의 진행 방향(Y 방향)에 대하여 직각으로 배치되어 있지만, 액적 토출 헤드(301)의 각도를 조정하고, 기판(P)의 진행 방향에 대하여 교차하도록 하여도 좋다. 이와 같이 하면, X 방향의 노즐간의 피치를 조정할 수 있다. 또한, 기판(P)과 노즐면의 거리를 임의로 조정하여도 좋다.
도 12는 액적 토출 헤드를 나타내는 단면도이다. 도 12에 나타내는 바와 같이, 액적 토출 헤드(301)에는, 처리액(13)을 수용하는 액체실(321)에 인접하여 피에조 소자(322)가 마련되어 있다. 액체실(321)에는, 처리액(13)을 수용하는 탱크를 포함하는 처리액 공급계(323)를 거쳐 처리액(13)이 공급된다. 피에조 소자(322)는 구동 회로(324)에 접속되어 있고, 이 구동 회로(324)를 통해 피에조 소자(322)에 전압을 인가하고, 피에조 소자(322)를 변형시킨다. 이것에 의해, 액체실(321)이 변형되고, 노즐(325)로부터 처리액(13)이 토출된다. 여기서, 인가 전압의 값을 변화시킴으로써, 피에조 소자(322)의 왜곡량이 제어된다. 또한, 인가 전압의 주파수를 변화시킴으로써, 피에조 소자(322)의 왜곡 속도가 제어된다. 피에조 소자(322)를 이용한 액적 토출은, 처리액(13)에 열을 가하지 않기 때문에, 처리액(13)에 포함되는 재료의 조성에 영향을 미치기 어렵다고 하는 이점을 갖는다.
상술한 실시예 1에서는, 이하의 효과를 얻을 수 있다.
(1) 유리 기판(1) 상에 Ti막(2)으로 전극부(10) 및 배선부(15)를 형성하고, 배선부(15) 상에 배선부(15)를 후막화하는 Al막(14)을 형성한다. 이것에 의해, 후막화된 배선부(15)의 단면 면적이 커져, 배선부(15)의 전기 저항값은 작아진다. 배선부(15)의 전기 저항값이 작아지는 것에 의해, 배선부(15)의 소비 전력이 작아진다. 따라서, 저소비 전력화된 기판의 제조 방법을 실현할 수 있다.
(2) 액적 토출법으로 도포한 처리액(13)을 고화함으로써, 배선부(15) 상에 배선부(15)를 후막화하는 Al막(14)을 형성한다. 액적 토출법에서는, 필요한 개소에만 비교적 단시간에 후막을 형성할 수 있다. 이것으로부터, 배선부(15) 상에만 전기 저항값이 작은 상태로 되는 후막의 Al막(14)을 용이하게 형성할 수 있다. 따라서 저소비 전력화를 저비용으로 달성하는 기판의 제조 방법을 실현할 수 있다.
(3) 하나의 공정에서 형성된 포토 레지스트막(3)의 한 쌍의 비노광부(5)와 반노광부(6)가 전극부(10) 및 배선부(15)를 형성하기 위한 Ti막(2) 에칭 시의 내식막(corrosion-resistant layer)으로 된다. 그리고, 한 쌍의 비노광부(5)가 Al막(14)을 형성하는 처리액(13)을 유지하기 위한 한 쌍의 뱅크(9)로 된다. 이것에 의해, 내식막과 한 쌍의 뱅크(9)의 형성을 위해, 2개의 공정으로 나눠 포토 레지스트막(3)을 형성할 필요가 없어진다. 이것으로부터, 유리 기판(1)에, 전극부(10) 및 배선부(15)를 간단(공정 단축)하고, 저재료 비용으로 제조하는 기판의 제조 방법을 실현할 수 있다.
(4) 한 쌍의 뱅크(9)에 불소 원소를 갖는 발액막(11)이 형성되어 있다. 불 소 원소를 갖는 발액막(11)은 불소 원소가 기인하여 낮은 표면 장력을 나타낸다. 이것에 의해, 처리액(13)의 표면 장력은 발액막(11)의 표면 장력보다 커진다. 이것으로부터, 발액막(11)에 도포된 처리액(13)은 둥글게 된 표면 형상으로 된다. 따라서, 처리액(13)이 한 쌍의 뱅크(9)로부터 밀려나오는 것을 방지할 수 있다. 따라서, 양품률이 좋은 기판의 제조 방법을 실현할 수 있다.
(실시예 2)
실시예 2에서는, 상술한 실시예와 같은 내용에 대해서는 설명을 생략하고, 다른 내용을 설명한다. 우선, 실시예 2의 액정 표시 장치에 대하여 설명한다. 도 13(a)는 실시예 2의 액정 표시 장치를 나타내는 평면도이며, 도 13(b)는 동 도(a)의 B-B선 단면도이다. 도 13에 나타내는 바와 같이, 액정 표시 장치(100)는 액티브 매트릭스 기판을 포함하는 TFT 어레이 기판(110)과 대향 기판(120)이 광경화성의 봉지재인 밀봉재(152)에 의해 접합될 수 있다. 이 밀봉재(152)에 의해 구획된 영역 내에 액정(150)이 주입, 밀봉, 보지되어 있다.
밀봉재(152)의 안쪽 영역에는, 차광성 재료로 이루어지는 주변 차단선(surrounding break line)(153)이 형성되어 있다. 밀봉재(152)의 바깥쪽 영역에는, 신호선(소스 배선부) 구동 회로(201) 및 실장 단자(202)가 TFT 어레이 기판(110)의 1변을 따라 형성되어 있다. 이 1변에 인접하는 2변을 따라 주사선(게이트 배선부) 구동 회로(204)가 형성되어 있다. TFT 어레이 기판(110)의 남은 한 변에는, 화상 표시 영역의 양쪽에 마련된 주사선 구동 회로(204) 사이를 접속하기 위 한 복수의 배선(205)이 마련된다. 또한, 대향 기판(120)의 코너부의 적어도 1개소에, TFT 어레이 기판(110)과 대향 기판(120) 사이에서 전기적 도통을 취하기 위한 기판간 도통재(206)가 마련된다.
또, 액정 표시 장치(100)에 있어서, TFT 어레이 기판(110)에 포함되는 액티브 매트릭스 기판 이외에는 공지의 기술로 제조되어 있다. 이것으로부터, 액티브 매트릭스 기판 이외에 관한 설명은 생략한다.
다음에, 액정 표시 장치(100)의 액티브 매트릭스 기판에 대하여 설명한다. 도 14는 액정 표시 장치의 액티브 매트릭스 기판을 나타내는 부분 평면도이다. 도 15(a)는 도 14의 C-C선 단면도이며, 도 15(b)는 도 14의 D-D선 단면도이다. 도 14 및 도 15에 나타내는 액티브 매트릭스 기판에는, 일례로서 무기 기판인 유리 기판(20)을 이용한다. 도 14 및 도 15에 나타내는 바와 같이, 유리 기판(20)은 스위칭 소자부(30)와, 배선부로서의 게이트 배선부(40) 및 소스 배선부(42)를 구비한다. 스위칭 소자부(30)에는, 게이트 전극부(41), 소스 전극부(43), 드레인 전극부(44), 반도체부(35), 절연부(50, 51)(도 14에는 도시를 생략함)가 형성되어 있다. 게이트 배선부(40) 및 소스 배선부(42)는 격자 형상으로 형성되어 있다. 즉, 복수의 게이트 배선부(40)가 X 방향을 따라 형성되어 있고, 복수의 소스 배선부(42)가 Y 방향을 따라 형성되어 있다. 게이트 배선부(40)에는, 게이트 전극부(41)가 접속되어 있다. 게이트 배선부(40) 및 게이트 전극부(41) 상에 절연부(50)가 형성되어 있다. 게이트 전극부(41) 상에 절연부(50)를 거쳐 반도체부(35)(제 1 반도체부(35a)와 제 2 반도체부(35b)를 구비함)가 배치되어 있다. 한 편, 절연부(50) 상에 형성된 소스 배선부(42)에는, 절연부(50) 상에 형성된 소스 전극부(43)가 접속되어 있다. 소스 전극부(43)의 일단은 반도체부(35)에 전기적으로 접속되어 있다. 게이트 배선부(40)와 소스 배선부(42)로 둘러싸인 영역에는 화소 전극부(45)가 배치되고, 화소 전극부(45)의 일단은 드레인 전극부(44)를 거쳐 반도체부(35)에 전기적으로 접속되어 있다. 스위칭 소자부(30)와 게이트 배선부(40) 및 소스 배선부(42) 상에 절연부(51)가 형성되어 있다.
다음에, 액티브 매트릭스 기판의 제조 방법에 대하여 설명한다. 도 16은 본 실시예의 액티브 매트릭스 기판의 제조 방법을 나타내는 공정도이다. 도 16에 나타내는 바와 같이, 본 실시예의 액티브 매트릭스 기판의 제조 방법은 제 1 전극부 및 배선부 형성 공정에 해당하는 단계 S201, 제 1 절연부 형성 공정에 해당하는 단계 S202, 반도체부 형성 공정에 해당하는 단계 S203, 제 2 전극부 및 배선부 형성 공정에 해당하는 단계 S204 및 제 2 절연부 형성 공정에 해당하는 단계 S205를 갖는다. 또, 단계 S202, 단계 S203 및 단계 S205는 공지의 기술에 근거하는 공정이다. 이것으로부터, 단계 S202, 단계 S203 및 단계 S205의 설명은 생략한다.
단계 S201 및 단계 S204에 대하여 설명한다. 도 17은 단계 S201이 갖는 상세한 공정도이다. 도 17에 나타내는 바와 같이, 단계 S201은 제 1 막 피복 공정에 해당하는 단계 S301, 제 1 포토 레지스트막 피복 공정에 해당하는 단계 S302, 제 1 하프톤 노광 공정에 해당하는 단계 S303, 제 1 현상 공정에 해당하는 단계 S304, 게이트 전극부 및 게이트 배선부 형성 공정에 해당하는 단계 S305, 제 1 뱅크 형성 공정에 해당하는 단계 S306, 제 1 발액막 형성 공정에 해당하는 단계 S307, 제 1 처리액 도포 공정에 해당하는 단계 S308 및 제 2 막 형성 공정에 해당하는 단계 S309를 갖는다.
도 18은 단계 S204가 갖는 상세한 공정도이다. 도 18에 나타내는 바와 같이, 단계 S204는 제 3 막 피복 공정에 해당하는 단계 S401, 제 2 포토 레지스트막 피복 공정에 해당하는 단계 S402, 제 2 하프톤 노광 공정에 해당하는 단계 S403, 제 2 현상 공정에 해당하는 단계 S404, 소스 전극부, 드레인 전극부 및 소스 배선부 형성 공정에 해당하는 단계 S405, 제 2 뱅크 형성 공정에 해당하는 단계 S406, 제 2 발액막 형성 공정에 해당하는 단계 S407, 제 2 처리액 도포 공정에 해당하는 단계 S408 및 제 4 막 형성 공정에 해당하는 단계 S409를 갖는다.
도 17, 도 14 및 도 15에 따라, 단계 S301 내지 단계 S309를 설명한다. 단계 S301 내지 단계 S309는 단계 S101 내지 단계 S109와 기본적인 부분은 동일하다. 따라서, 같은 내용에 대해서는 설명을 생략하고, 다른 내용을 설명한다. 우선, 단계 S101 내지 단계 S109에 기재된 부(部)나 부재를 단계 S301 내지 단계 S309에서는, 다른 부나 부재로 치환해야 한다. 이하에, 대상의 부나 부재를 대비하여 열거한다. 유리 기판(1)을 유리 기판(20)으로, 뱅크(9)를 제 1 뱅크(70)로, 발액막(11)을 제 1 발액막(71)으로, 전극부(10)를 게이트 전극부(41)로, 배선부(15)를 게이트 배선부(40)로 치환한다. 상술한 바와 같이 치환한 후에 단계 S101 내지 단계 S109를 실시한다(단계 S101 내지 단계 S109는 실시예 1을 참조). 이것에 의해, 단계 S301 내지 단계 S309의 실시가 종료된다. 단계 S301 내지 단계 S309에 의해, 유리 기판(20)에, 제 1 막으로서의 Ti막(2)과 제 2 막으로서의 Al막(14)을 형성한 다. Ti막(2)으로 게이트 전극부(41) 및 게이트 배선부(40)가 형성되고, 게이트 배선부(40) 상에 Al막(14)이 형성되어 있다. 이것으로부터, 게이트 전극부(41)의 전극 두께(d3)보다, Al막(14)으로 후막화된 게이트 배선부(40)의 배선 두께(d4)가 두껍게 형성되어 있다.
도 18, 도 14 및 도 15에 따라, 단계 S401 내지 단계 S409를 설명한다. 단계 S401 내지 단계 S409도, 단계 S101 내지 단계 S109와 기본적인 부분은 동일하다. 따라서, 같은 내용에 대해서는 설명을 생략하고, 다른 내용을 설명한다. 우선, 단계 S101 내지 단계 S109에 기재된 부나 부재를 단계 S401 내지 단계 S409에 있어서는, 다른 부나 부재로 치환해야 한다. 이하에, 대상의 부나 부재를 대비하여 열거한다. 유리 기판(1)을 단계 S203을 거친 유리 기판(20)으로, 뱅크(9)를 제 2 뱅크(75)로, 발액막(11)을 제 2 발액막(76)으로, 전극부(10)를 소스 전극부(43) 및 드레인 전극부(44)로, 배선부(15)를 소스 배선부(42)로, 제 1 막으로서의 Ti막(2)을 제 3 막으로서의 Ti막(16)으로, 제 2 막으로서의 Al막(14)을 제 4 막으로서의 Al막(17)으로 치환한다. 상술한 바와 같이 치환한 후에 단계 S101 내지 단계 S109를 실시한다(단계 S101 내지 단계 S109는 실시예 1을 참조). 이것에 의해, 단계 S401 내지 단계 S409의 실시가 종료된다. 단계 S401 내지 단계 S409에 의해서, 단계 S203을 거친 유리 기판(20)에, 제 3 막으로서의 Ti막(16)과 제 4 막으로서의 Al막(17)을 형성한다. Ti막(16)으로 소스 전극부(43), 드레인 전극부(44) 및 소스 배선부(42)가 형성되고, 소스 배선부(42) 상에 Al막(17)이 형성되어 있다. 이것으로부터, 소스 전극부(43) 및 드레인 전극부(44)의 전극 두께(d5)보다, Al막(17)으 로 후막화된 소스 배선부(42)의 배선 두께(d6)가 두껍게 형성되어 있다.
상술한 실시예 2에서는, 이하의 효과를 얻을 수 있다.
(5) 스위칭 소자부(30)에 형성된 게이트 전극부(41)의 전극 두께(d3)에 비하여, Al막(14)으로 후막화된 게이트 배선부(40)의 배선 두께(d4)가 두껍다. 또한, 소스 전극부(43) 및 드레인 전극부(44)의 전극 두께(d5)에 비하여, Al막(17)으로 후막화된 소스 배선부(42)의 배선 두께(d6)가 두껍다. 배선 두께(d4, d6)가 두꺼운 것에 의해, 게이트 배선부(40) 및 소스 배선부(42)의 단면 면적이 커진다. 이것으로부터, 게이트 배선부(40) 및 소스 배선부(42)의 전기 저항값을 작게 할 수 있다. 따라서, 액정 표시 장치(100)의 저소비 전력화를 할 수 있다.
(6) 게이트 전극부(41) 및 게이트 배선부(40)가 Ti막(2)으로 형성되어 있다. 게이트 전극부(41) 및 게이트 배선부(40)는 유리 기판(20)을 하지로 하여 형성된다. Ti막(2)은 유리 기판(20)을 구성하는 반금속 원소의 Si, 및 금속 원소와 산소 또는 질소를 통해 강고하게 결합되는 특성을 갖는다. 이것으로부터, Ti막(2)과 유리 기판(20)의 밀착성을 충분하게 할 수 있다. 따라서, 액정 표시 장치(100)로서 내구성을 향상시킬 수 있다.
(7) 소스 전극부(43), 드레인 전극부(44) 및 소스 배선부(42)가 Ti막(16)으로 형성되어 있다. 소스 전극부(43), 드레인 전극부(44) 및 소스 배선부(42)는 반도체부(35)인 제 2 반도체부(35b)(도핑된 아몰퍼스 실리콘), 또는 절연부(50)(질화실리콘)를 하지로 하여 형성된다. Ti막(16)은 도핑된 아몰퍼스 실리콘, 질화 실리콘을 구성하는 실리콘과 산소 또는 질소를 통해 강고하게 결합되는 특성을 갖는다. 이것으로부터, Ti막(16)과 하지의 밀착성을 충분하게 할 수 있다. 따라서, 액정 표시 장치(100)로서 내구성을 보다 향상시킬 수 있다.
(8) Ti막(2)으로 형성된 게이트 배선부(40) 상에, Al막(14)이 형성되어 있다. 이것에 의해, Ti막(2)과 Al막(14)이 계면에서 직접 접촉하여, 금속끼리의 결합이 발생하기 쉬워진다. 이것으로부터, Ti막(2)과 Al막(14)의 밀착성 및 도통성을 충분한 것으로 할 수 있다. 또한, Al막(14)의 Al은 금속 원소 중에서는 비교적 전기 저항값이 작다고 하는 특성을 갖는다. 이것으로부터, Al막(14)으로 후막화된 게이트 배선부(40)의 전기 저항값을 비교적 용이하게 작아지도록 할 수 있다. 따라서, 액정 표시 장치(100)로서 보다 저소비 전력화를 할 수 있다.
(9) Ti막(16)으로 형성된 소스 배선부(42) 상에, Al막(17)이 형성되어 있다. 이것에 의해, Ti막(16)과 Al막(17)이 계면에 직접적으로 접촉하고, 금속끼리의 결합이 발생하기 쉬워진다. 이것으로부터, Ti막(16)과 Al막(17)의 밀착성 및 도통성을 충분한 것으로 할 수 있다. 또한, Al막(17)의 Al은 금속 원소 중에서는 비교적 전기 저항값이 작다고 하는 특성을 갖는다. 이것으로부터, Al막(17)으로 후막화된 소스 배선부(42)의 전기 저항값을 비교적 용이하게 작게 할 수 있다. 따라서, 액정 표시 장치(100)로서 더욱 저소비 전력화할 수 있다.
(10) 스퍼터법에서는 성막 시에, Ti막(2, 16)을 구성해야 할 Ti 입자에 높은 에너지를 부여함으로써, Ti막(2)과 하지의 유리 기판(20) 및 Ti막(16)과 하지의 제 2 반도체부(35b) 또는 절연부(50)의 밀착성을 보다 충분하게 할 수 있다. 따라서, 액정 표시 장치(100)로서 내구성을 더 향상시킬 수 있다.
(11) 액적 토출법에서는 필요한 개소에만 비교적 단시간에 후막을 형성할 수 있다. 이것으로부터, 게이트 배선부(40) 상에만 전기 저항값이 작은 상태로 되는 후막의 Al막(14)을 용이하게 형성할 수 있다. 그리고, 소스 배선부(42) 상에만 전기 저항값이 작은 상태로 되는 후막의 Al막(17)을 용이하게 형성할 수 있다. 따라서, 액정 표시 장치(100)로서 저소비 전력화를 저비용으로 실현할 수 있다.
(12) 하나의 공정에서 형성된 포토 레지스트막의 비노광부와 반노광부가 게이트 전극부(41) 및 게이트 배선부(40)를 형성하기 위한 Ti막(2) 에칭 시의 내식막으로 된다. 그리고, 한 쌍의 비노광부가, Al막(14)을 형성하는 처리액(13)을 보지하기 위한 한 쌍의 제 1 뱅크(70)로 된다. 이것에 의해, 내식막과 한 쌍의 제 1 뱅크(70)의 형성을 위해, 2개의 공정으로 나눠 포토 레지스트막을 형성할 필요가 없어진다. 이것으로부터, 유리 기판(20)에 게이트 전극부(41)와 게이트 배선부(40)를, 간단(공정 단축)하고, 저재료 비용으로 제조하는 액정 표시 장치의 제조 방법을 실현할 수 있다.
(13) Ti막(2)으로 게이트 전극부(41) 및 게이트 배선부(40)가 형성되고, 게이트 배선부(40) 상에 Al막(14)이 형성된다. 이것으로부터, 게이트 전극부(41)의 전극 두께(d3)보다, Al막(14)으로 후막화된 게이트 배선부(40)의 배선 두께(d4)를 두껍게 제조하는 액정 표시 장치의 제조 방법을 실현할 수 있다.
(14) 하나의 공정에서 형성된 포토 레지스트막의 비노광부와 반노광부가 소스 전극부(43), 드레인 전극부(44) 및 소스 배선부(42)를 형성하기 위한 Ti막(16) 에칭 시의 내식막으로 된다. 그리고, 한 쌍의 비노광부가 Al막(17)을 형성하는 처 리액(13)을 보지하기 위한 한 쌍의 제 2 뱅크(75)로 된다. 이것에 의해, 내식막과 한 쌍의 제 2 뱅크(75)의 형성을 위해, 2개의 공정으로 나눠 포토 레지스트막을 형성할 필요가 없어진다. 이것으로부터, 유리 기판(20)에 소스 전극부(43), 드레인 전극부(44) 및 소스 배선부(42)를, 간단(공정 단축)하고, 저재료 비용으로 제조하는 액정 표시 장치의 제조 방법을 실현할 수 있다.
(15) Ti막(16)으로 소스 전극부(43), 드레인 전극부(44) 및 소스 배선부(42)가 형성되고, 소스 배선부(42) 상에 Al막(17)이 형성된다. 이것으로부터, 소스 전극부(43) 및 드레인 전극부(44)의 전극 두께(d5)보다, Al막(17)으로 후막화된 소스 배선부(42)의 배선 두께(d6)를 두껍게 제조하는 액정 표시 장치의 제조 방법을 실현할 수 있다.
(16) 스위칭 소자부(30)의 게이트 전극부(41)의 전극 두께(d3)에 비하여, Al막(14)으로 후막화된 게이트 배선부(40)의 배선 두께(d4)가 두껍게 형성된다. 배선 두께(d4)가 두껍게 형성됨으로써, 게이트 배선부(40)의 단면 면적을 크게 할 수 있다. 이것으로부터, 전기 저항값이 작은 게이트 배선부(40)을 형성할 수 있다. 따라서, 저소비 전력화된 액정 표시 장치의 제조 방법을 실현할 수 있다.
(17) 스위칭 소자부(30)의 소스 전극부(43), 드레인 전극부(44)의 전극 두께(d5)에 비하여, 소스 배선부(42)의 배선 두께(d6)가 두껍게 형성된다. Al막(17)으로 후막화된 소스 배선부(42)의 배선 두께(d6)가 두껍게 형성됨으로써, 소스 배선부(42)의 단면 면적을 크게 할 수 있다. 이것으로부터, 전기 저항값이 작은 소스 배선부(42)를 형성할 수 있다. 따라서, 보다 저소비 전력화된 액정 표시 장치 의 제조 방법을 실현할 수 있다.
(18) 한 쌍의 제 1 뱅크(70)에 불소 원소를 갖는 제 1 발액막(71)이 형성되어 있다. 불소 원소를 갖는 제 1 발액막(71)은 불소 원소가 기인하여 낮은 표면 장력을 나타낸다. 이것에 의해, 처리액의 표면 장력은 제 1 발액막(71)의 표면 장력보다 커진다. 이것으로부터, 제 1 발액막(71)에 도포된 처리액은 둥근 표면 형상이 된다. 따라서, 처리액이 한 쌍의 제 1 뱅크(70)로부터 밀려나오는 것을 방지할 수 있다. 또한, 한 쌍의 제 2 뱅크(75)에 불소 원소를 갖는 제 2 발액막(76)이 형성되어 있다. 불소 원소를 갖는 제 2 발액막(76)은 불소 원소가 기인하여 낮은 표면 장력을 나타낸다. 이것에 의해, 처리액의 표면 장력은 제 2 발액막(76)의 표면 장력보다 커진다. 이것으로부터, 제 2 발액막(76)에 도포된 처리액은 둥근 표면 형상으로 된다. 따라서, 처리액이 한 쌍의 제 2 뱅크(75)로부터 밀려나오는 것을 방지할 수 있다. 따라서, 양품률이 좋은 액정 표시 장치의 제조 방법을 실현할 수 있다.
(실시예 3)
실시예 3에서는, 상술한 실시예와 같은 내용에 대해서는 설명을 생략하고, 다른 내용을 설명한다. 도 19(a)는 실시예 3의 전자기기로서의 휴대 전화를 나타내는 사시도이며, 도 19(b)는 워드프로세서, 퍼스널 컴퓨터 등의 휴대형 정보 처리 장치를 나타내는 사시도이며, 도 19(c)는 손목 시계형 전자기기를 나타내는 사시도이다. 도 19에 나타내는 바와 같이, 휴대 전화(500)는 표시부(501)에 액정 표시 장치(100)를 구비하고 있다. 또한, 휴대형 정보 처리 장치(600)에는, 키보드 등의 입력부(601), 정보 처리 본체(603), 표시부(602)가 마련되고, 이 표시부(602)는 액정 표시 장치(100)를 구비하고 있다. 또한, 손목 시계형 전자기기(700)는 표시부(701)에 액정 표시 장치(100)를 구비하고 있다.
상술한 실시예 3에서는, 이하의 효과를 얻을 수 있다.
(19) 전자기기로서의 휴대전화(500)의 표시부(501), 휴대형 정보 처리 장치(600)의 표시부(602), 손목 시계형 전자기기(700)의 표시부(701)에 액정 표시 장치(100)를 구비한다. 즉, 표시부(501, 602, 701)에, 저소비 전력화, 내구성의 향상, 또는 저비용화된 액정 표시 장치(100)가 구비된다. 또는, 간단(공정 단축)하고, 저재료 비용으로, 전극 두께(d3, d5)보다 배선 두께(d4, d6)를 두껍고, Ti막(2, 14)의 밀착성이 양호하고, 비교적 용이하게 Al막(14, 17)의 전기 저항값을 작고, 또는 양품률 양호하게 액정 표시 장치(100)를 형성하는 액정 표시 장치의 제조 방법으로 형성된 액정 표시 장치(100)가 구비된다. 이것으로부터, 휴대전화(500), 휴대형 정보 처리 장치(600), 손목 시계형 전자기기(700)에 저소비 전력화, 내구성의 향상, 또는 저비용화를 부여할 수 있다.
또, 실시예는 상술한 내용에 한정되는 것이 아니라, 그 주지를 일탈하지 않는 범위에서, 상술한 내용 이외에 여러 가지의 변경을 행할 수 있다. 상술한 실시예에서, 기판으로서의 유리 기판(1), 액티브 매트릭스 기판으로서의 유리 기판(20)을 예시하고 있다. 예시한 유리 기판에 한정되지 않고, 석영 유리, Si 웨이퍼, 플라스틱, 금속 등 각종 기판을 이용할 수 있다. 여기서, 금속 기판의 표면에는 절 연성의 피막이 하지층으로서 형성되어 있다. 또한, 유리, 석영 유리, Si 웨이퍼, 플라스틱의 기판 표면에는 무기 재질인 반도체막이나 유전체막 등이 하지층으로서 형성되도 좋다.
또한, Ti막(2, 16)의 피복법에 스퍼터법을 예시하고 있다. 예시한 방법에 한정되지 않고, 피복법은, 증착법, 이온 플레이팅법, CVD(Chemical Vapor Deposition)법 등의 건식 성막법을 채용할 수 있다.
또한, 제 1 막 및 제 3 막의 재료에 Ti를 예시하고 있다. 예시한 재료에 한정되지 않고 Al, Cr, Zr, Nb, Mo, Ta로부터 선택되는 금속 원소를 포함하는 재료이더라도 좋다.
또한, 제 2 막 및 제 4 막의 재료에 Al을 예시하고 있다. 예시한 재료에 한정되지 않고 Cu, Ni, Ag로부터 선택되는 금속 원소를 포함하는 재료이더라도 좋다.
또한, 처리액(13)에 열을 가하여 고화하는 것을 예시하고 있다. 예시한 내용에 한정되지 않고, 적외선을 조사하거나, 건조 상태에 방치하거나, 감압 상태에 방치하거나 하는 것으로 고화하여도 좋다.
또한, 포토 레지스트막(3)의 피복법에 스핀법을 예시하고 있다. 예시한 방법에 한정되지 않고, 피복법은 롤코팅법, 슬리터, 액적 토출법 등을 채용할 수 있다.
또한, 노출된 Ti막(2, 16)의 에칭법에 불소 원소가 포함되는 가스를 이용한 건식 에칭법을 예시하고 있다. 가스에 포함되는 원소는 불소 원소에 한정되지 않고, 염소 원소나 취소 원소 등의 할로겐 원소를 채용할 수 있다.
또한, 노출한 Ti막(2, 16)의 에칭법에 건식 에칭법을 예시하고 있다. 예시한 방법에 한정되지 않고, 각종 산류 등이 포함되는 수용액을 이용한 습식 에칭법을 채용할 수 있다.
또한, 액적 토출법에 전기 기계 변환 방식의 잉크젯법을 예시하고 있다. 예시한 방식에 한정되지 않고, 대전 제어 방식, 가압 진동 방식, 전기 열변환 방식, 정전 흡인 방식 등을 채용할 수 있다.
또한, 뱅크(9)에의 발액막(11)의 형성법에 불소 원소를 갖는 가스를 이용한 플라즈마 처리법을 예시하고 있다. 예시한 방법에 한정되지 않고, 이하의 방법을 채용할 수 있다. 예컨대, 불소 원소를 갖는 유기계의 커플링제의 용해액을 이용하여, 액적 토출법에 따라 형성하는 방법이다. 또는, 불소계 수지를 혼입한 포토레지스트제를 이용하여 포토 레지스트막(3)을 형성하는 방법이다.
또한, Al막(14)으로 후막화된 게이트 배선부(40)와, Al막(17)으로 후막화된 소스 배선부(42)를 예시하고 있다. 예시의 내용에 한정되지 않고, 어느 쪽인가 한쪽의 배선부가 후막화되어 있는 것만으로도 좋다.
도 1은 실시예 1의 기판의 제조 방법을 나타내는 공정도.
도 2는 제 1 막 피복 공정의 기판을 나타내는 모식도.
도 3은 포토 레지스트막 피복 공정의 기판을 나타내는 모식도.
도 4는 하프톤 노광 공정의 기판을 나타내는 모식도.
도 5는 현상 공정의 기판을 나타내는 모식도.
도 6은 전극부 및 배선부 형성 공정의 기판을 나타내는 모식도.
도 7은 뱅크 형성 공정의 기판을 나타내는 모식도.
도 8은 발액막 형성 공정의 기판을 나타내는 모식도.
도 9는 처리액 도포 공정의 기판을 나타내는 모식도.
도 10은 제 2 막 형성 공정의 기판을 나타내는 모식도.
도 11은 액적 토출 장치를 나타내는 사시도.
도 12는 액적 토출 헤드를 나타내는 단면도.
도 13은 실시예 2의 액정 표시 장치를 나타내는 모식도.
도 14는 액정 표시 장치의 액티브 매트릭스 기판을 나타내는 부분 평면도.
도 15(a)는 도 14의 C-C선 단면도, 도 15(b)는 도 14의 D-D선 단면도.
도 16은 액티브 매트릭스 기판의 제조 방법을 나타내는 공정도.
도 17은 제 1 전극부 및 배선부 형성 공정이 갖는 상세한 공정도.
도 18은 제 2 전극부 및 배선부 형성 공정이 갖는 상세한 공정도.
도 19는 실시예 3의 전자기기를 나타내는 사시도이다.
도면의 주요 부분에 대한 부호의 설명
1 : 기판으로서의 유리 기판 2 : 제 1 막으로서의 Ti막
3 : 포토 레지스트막 4 : 노광부
5 : 비노광부 6 : 반노광부
7 : 상층부 9 : 뱅크
10 : 전극부 11 : 발액막
12 : 오목부 13 : 처리액
14 : 제 2 막으로서의 Al막 15 : 배선부
18 : 안쪽 영역 19 : 바깥쪽 영역
20 : 액티브 매트릭스 기판(무기 기판)으로서의 유리 기판
30 : 스위칭 소자부 d1, d3, d5 : 전극 두께
d2, d4, d6 : 배선 두께 100 : 액정 표시 장치
500 : 전자기기로서의 휴대 전화
600 : 전자기기로서의 휴대형 정보 처리 장치
700 : 전자기기로서의 손목 시계형 전자기기
501, 602, 701 : 표시부
Claims (8)
- 기판에 제 1 금속 원소를 포함하는 제 1 막을 건식 성막법으로 피복하는 제 1 막 피복 공정과,상기 제 1 막에 포토 레지스트막을 피복하는 포토 레지스트막 피복 공정과,상기 포토 레지스트막에, 노광부, 상기 노광부에 접하여 평행한 띠 형상의 평면 형상을 갖는 한 쌍의 비노광부, 및 상기 비노광부의 안쪽 영역 및 상기 비노광부의 바깥쪽 영역의 일부인 반노광부를 형성하는 하프톤 노광 공정과,상기 노광부와 상기 반노광부 중 노광되어 있는 상층부를 제거하는 현상 공정과,상기 노광부의 제거에 의해 노출된 상기 제 1 막을 에칭하고, 전극부 및 배선부를 형성하는 전극부 및 배선부 형성 공정과,상기 상층부가 제거된 상기 반노광부를 제거하고, 상기 전극부 및 상기 배선부를 노출함과 아울러, 한 쌍의 상기 비노광부에 의해 한 쌍의 뱅크를 형성하는 뱅크 형성 공정과,한 쌍의 상기 뱅크 사이에 유지된 상기 배선부와 한 쌍의 상기 뱅크에 의해 형성된 오목부에, 제 2 금속 원소를 포함하는 처리액을 액적 토출법으로 도포하는 처리액 도포 공정과,도포된 상기 처리액을 고화(固化)함으로써, 상기 배선부 상에 상기 제 2 금속 원소를 포함하는 제 2 막을 형성하고, 상기 배선부를 후막화하는 제 2 막 형성 공정을 갖는 것을 특징으로 하는 기판의 제조 방법.
- 삭제
- 삭제
- 삭제
- 액티브 매트릭스 기판을 구비한 액정 표시 장치의 제조 방법으로서,상기 액티브 매트릭스 기판에 제 1 금속 원소를 포함하는 제 1 막을 건식 성막법으로 피복하는 제 1 막 피복 공정과,상기 제 1 막에 포토 레지스트막을 피복하는 포토 레지스트막 피복 공정과,하프톤 노광에 의해, 상기 포토 레지스트막에, 노광부, 상기 노광부에 접하여 평행한 띠 형상의 평면 형상을 갖는 한 쌍의 비노광부, 및 상기 비노광부의 안쪽 영역 및 상기 비노광부의 바깥쪽 영역의 일부인 반노광부를 형성하는 하프톤 노광 공정과,상기 노광부와 상기 반노광부 중 노광되어 있는 상층부를 제거하는 현상 공정과,상기 노광부의 제거에 의해 노출된 상기 제 1 막을 에칭하고, 전극부 및 배선부를 형성하는 전극부 및 배선부 형성 공정과,상기 상층부가 제거된 상기 반노광부를 제거하고, 상기 전극부 및 상기 배선부를 노출함과 아울러, 한 쌍의 상기 비노광부에 의해 한 쌍의 뱅크를 형성하는 뱅크 형성 공정과,한 쌍의 상기 뱅크 사이에 유지된 상기 배선부와 한 쌍의 상기 뱅크에 의해 형성된 오목부에, 제 2 금속 원소를 포함하는 처리액을 액적 토출법으로 도포하는 처리액 도포 공정과,도포된 상기 처리액을 고화함으로써, 상기 배선부 상에 상기 제 2 금속 원소를 포함하는 제 2 막을 형성하고, 상기 배선부를 후막화하는 제 2 막 형성 공정을 갖는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제 5 항에 있어서,상기 액티브 매트릭스 기판은 무기 기판으로 형성되고,상기 제 1 금속 원소는 Al, Ti, Cr, Zr, Nb, Mo, Ta로부터 선택되는 금속 원소이며,상기 제 2 금속 원소는 Al, Cu, Ni, Ag로부터 선택되는 금속 원소인것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제 5 항 또는 제 6 항에 있어서,상기 뱅크 형성 공정과 상기 처리액 도포 공정 사이에, 한 쌍의 상기 뱅크에 발액막을 형성하는 발액막 형성 공정을 더 갖는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 표시부를 갖는 전자기기로서,상기 표시부에, 청구항 5 또는 6에 기재된 액정 표시 장치의 제조 방법으로 형성된 액정 표시 장치를 구비하고 있는 것을 특징으로 하는 전자기기.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007192992A JP4524692B2 (ja) | 2007-07-25 | 2007-07-25 | 基板の製造方法及び液晶表示装置の製造方法 |
| JPJP-P-2007-00192992 | 2007-07-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090012129A KR20090012129A (ko) | 2009-02-02 |
| KR101065131B1 true KR101065131B1 (ko) | 2011-09-16 |
Family
ID=40295006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080072267A KR101065131B1 (ko) | 2007-07-25 | 2008-07-24 | 기판의 제조 방법, 액정 표시 장치, 액정 표시 장치의 제조방법 및 전자기기 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7808606B2 (ko) |
| JP (1) | JP4524692B2 (ko) |
| KR (1) | KR101065131B1 (ko) |
| CN (1) | CN101354509B (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013077262A1 (ja) * | 2011-11-25 | 2013-05-30 | シャープ株式会社 | 液晶表示装置 |
| US9052163B2 (en) * | 2013-08-09 | 2015-06-09 | Weigand Combat Handguns Inc. | Adjustable scope mount for a projectile weapon and methods of using and making thereof |
| JP2017188508A (ja) * | 2016-04-01 | 2017-10-12 | 株式会社ジャパンディスプレイ | 半導体装置、表示装置 |
| KR20230134947A (ko) | 2022-03-15 | 2023-09-22 | 현대오토에버 주식회사 | 오피스 공간 관리 방법 및 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0382130A (ja) * | 1989-08-25 | 1991-04-08 | Fujitsu Ltd | 薄膜トランジスタマトリクスの製造方法 |
| JPH0478826A (ja) * | 1990-07-23 | 1992-03-12 | Hitachi Ltd | 液晶表示装置 |
| JP2007140492A (ja) | 2005-10-18 | 2007-06-07 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997013177A1 (en) * | 1995-10-03 | 1997-04-10 | Seiko Epson Corporation | Active matrix substrate |
| JP3933497B2 (ja) * | 2002-03-01 | 2007-06-20 | シャープ株式会社 | 表示装置の製造方法 |
| JP4565799B2 (ja) * | 2002-07-01 | 2010-10-20 | 大林精工株式会社 | 横電界方式液晶表示装置、その製造方法、走査露光装置およびミックス走査露光装置 |
| JP2005019955A (ja) * | 2003-05-30 | 2005-01-20 | Seiko Epson Corp | 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 |
| TWI442151B (zh) * | 2005-10-18 | 2014-06-21 | Semiconductor Energy Lab | 液晶顯示裝置 |
| JP2007310334A (ja) * | 2006-05-19 | 2007-11-29 | Mikuni Denshi Kk | ハーフトーン露光法を用いた液晶表示装置の製造法 |
-
2007
- 2007-07-25 JP JP2007192992A patent/JP4524692B2/ja not_active Expired - Fee Related
-
2008
- 2008-07-02 US US12/166,386 patent/US7808606B2/en not_active Expired - Fee Related
- 2008-07-24 CN CN2008101300205A patent/CN101354509B/zh not_active Expired - Fee Related
- 2008-07-24 KR KR1020080072267A patent/KR101065131B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0382130A (ja) * | 1989-08-25 | 1991-04-08 | Fujitsu Ltd | 薄膜トランジスタマトリクスの製造方法 |
| JPH0478826A (ja) * | 1990-07-23 | 1992-03-12 | Hitachi Ltd | 液晶表示装置 |
| JP2007140492A (ja) | 2005-10-18 | 2007-06-07 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009032771A (ja) | 2009-02-12 |
| CN101354509B (zh) | 2010-12-01 |
| KR20090012129A (ko) | 2009-02-02 |
| US20090027605A1 (en) | 2009-01-29 |
| JP4524692B2 (ja) | 2010-08-18 |
| CN101354509A (zh) | 2009-01-28 |
| US7808606B2 (en) | 2010-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1777581B1 (en) | Fabrication of a wiring pattern and of an active matrix substrate | |
| JP4344270B2 (ja) | 液晶表示装置の製造方法 | |
| US7547567B2 (en) | Method of forming film pattern, device, method of manufacturing device, electro-optical device, and electronic apparatus | |
| US7294566B2 (en) | Method for forming wiring pattern, method for manufacturing device, device, electro-optic apparatus, and electronic equipment | |
| KR20060051228A (ko) | 패턴 형성 구조, 패턴 형성 방법, 디바이스 및 전기 광학장치, 전자 기기 | |
| US20070264814A1 (en) | Method for forming metal wiring line, method for manufacturing active matrix substrate, device, electro-optical device, and electronic apparatus | |
| JP4619060B2 (ja) | 半導体装置の作製方法 | |
| KR101065131B1 (ko) | 기판의 제조 방법, 액정 표시 장치, 액정 표시 장치의 제조방법 및 전자기기 | |
| KR20060051894A (ko) | 박막 패턴 기판, 디바이스의 제조 방법, 전기 광학 장치 및전자 기기 | |
| US20060188661A1 (en) | Method of forming film pattern, method of manufacturing device, electro-optical device, and electronic apparatus | |
| WO2005048353A1 (en) | Method for manufacturing liquid crystal display device | |
| TWI390316B (zh) | 液晶顯示裝置及其製造方法 | |
| US20060178013A1 (en) | Method of forming film pattern, device, method of manufacturing device, electro-optical device, and electronic apparatus | |
| US7510093B2 (en) | Method of manufacturing a wiring substrate, method of manufacturing an electro-optical device, method of manufacturing an electronic apparatus | |
| KR20070011143A (ko) | 막 패턴의 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법 | |
| JP2005013985A (ja) | 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板 | |
| JP4737971B2 (ja) | 液晶表示装置および液晶表示装置の作製方法 | |
| WO2005041280A1 (en) | Method for manufacturing semiconductor device | |
| JP2006065021A (ja) | アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器 | |
| KR100634829B1 (ko) | 액정표시소자의 제조방법 | |
| JP2007139953A (ja) | アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器 | |
| JP2006065019A (ja) | アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器 | |
| KR20010038241A (ko) | 액정표시소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |