KR101062259B1 - 구동 장치, 구동 방법, 및 정보 기기 - Google Patents

구동 장치, 구동 방법, 및 정보 기기 Download PDF

Info

Publication number
KR101062259B1
KR101062259B1 KR1020087018538A KR20087018538A KR101062259B1 KR 101062259 B1 KR101062259 B1 KR 101062259B1 KR 1020087018538 A KR1020087018538 A KR 1020087018538A KR 20087018538 A KR20087018538 A KR 20087018538A KR 101062259 B1 KR101062259 B1 KR 101062259B1
Authority
KR
South Korea
Prior art keywords
load
terminal
signal
period
output
Prior art date
Application number
KR1020087018538A
Other languages
English (en)
Other versions
KR20080090479A (ko
Inventor
도시오 가이호
주니치 마치다
Original Assignee
아사히 가세이 일렉트로닉스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아사히 가세이 일렉트로닉스 가부시끼가이샤 filed Critical 아사히 가세이 일렉트로닉스 가부시끼가이샤
Publication of KR20080090479A publication Critical patent/KR20080090479A/ko
Application granted granted Critical
Publication of KR101062259B1 publication Critical patent/KR101062259B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/135—Indexing scheme relating to amplifiers there being a feedback over one or more internal stages in the global amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/264—An operational amplifier based integrator or transistor based integrator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/297—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/301—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a coil
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45136—One differential amplifier in IC-block form being shown
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)

Abstract

용량성 등의 부하로부터, 입력 신호의 재현성이 좋은 출력 신호의 파형을 출력한다. 스위칭 앰프로서 구성하여 용량성 등의 부하를 구동하는 경우에 있어서도, 무효 전력을 삭감하여, 저소비화를 도모한다. 부하(C1)의 양단의 출력 단자(50, 51)에 나타나는 출력 신호(Vcap1)가 입력 단자(9a, 9b)측으로 피드백된 출력 신호(V1a, V1b)를 입력 신호(Vin)와 비교하여 상기 신호 간의 오차를 검출하고, 상기 검출된 신호 간의 오차가 억압되도록, 오차를 보정한 제1 오차 억압 신호(Vout1)를 생성하며, 상기 제1 오차 억압 신호에 따라서, 부하(C1)에 전력을 공급하는 제1 기간(T1)과 전력을 공급하지 않고 부하를 플로팅(floating)상태로 설정하는 제2 기간(T2)의 비율을 변경한다.
Figure R1020087018538
구동장치

Description

구동 장치, 구동 방법, 및 정보 기기{DRIVE DEVICE, DRIVE METHOD, AND INFORMATION DEVICE}
본 발명은 용량성 디바이스의 압전 스피커 등의 부하를 구동하는 구동 장치 및 구동 방법에 관한 것이다.
또한, 본 명세서의 기술은 본건 출원의 우선권의 기초인 일본 특허 출원(특원 2006-135596, 2006년 5월 15일 출원)의 명세서의 기재에 기초하는 것이며, 상기 일본 특허 출원의 번호를 참조함으로써 상기 일본 특허 출원의 명세서의 기재 내용이 본 명세서의 일부분을 구성하는 것으로 한다.
휴대 전화기 등의 정보 기기에 탑재된 압전 스피커는 얇고 가벼우며 저소비라고 하는 특징이 있어, 금후 음질을 개선하여 저가격화가 실현되면, 보급될 가능성이 크다. 그러나, 현재 상황에서는, 압전 스피커와 같은 용량성 디바이스는 구동 회로에 있어서 용량성 부하이며, 용량성 디바이스를 구동하기 위한 최적의 구동 방식은 존재하지 않는다.
한편, 현재 보급되어 있는 다이내믹형 스피커와 같은 유도성 디바이스는, 구동 회로에 있어서 유도성 부하이며, 구동 회로는 유도성 부하에 적합한 구성으로 되어 있다. 특히, 휴대 기기에 내장되는 경우, 일반적으로 배터리에 의해 구동되는 경우가 많은데, 장시간의 사용을 가능하게 하기 위해서는, 전력 효율이 양호한 스위칭 앰프(D급 앰프)가 적합하다.
도 19 및 도 20은 종래의 스위칭 앰프의 부하 구동 상태를 도시하는 회로도로서, 도 19에 도시하는 부하 구동 상태 3-a와, 도 20에 도시하는 부하 구동 상태 3-b의 2가지 상태를 갖는다.
도 21은 펄스 변조 출력의 듀티비가 50%일 때의 도 19 및 도 20에 도시한 구동 회로의 각 위치에 있어서의 신호를 도시하는 파형도이다. 또한, 도 21 중의 각 부호는 도 19 및 도 20의 각 위치의 부호에 대응한다.
도 19의 부하 구동 상태 3-a일 때에 기간(T4a)을 나타내며, 트랜지스터(20, 23)가 온되고, 트랜지스터(21, 22)가 오프되며, OUTP가 VCC 레벨, OUTN이 GND 레벨이 되고, 유도성 부하(L1)의 양단의 전위차(VL1)는 +VCC가 되며, 유도성 부하(L1)에 대하여 OUTP로부터 OUTN으로 전류(I)를 흘린다.
도 20의 부하 구동 상태 3-b일 때에 기간(T4b)을 나타내며, 트랜지스터(20, 23)가 오프되고, 트랜지스터(21, 22)가 온되며, OUTP가 GND 레벨, OUTN이 VCC 레벨이 되고, 유도성 부하(L1)의 양단의 전위차(VL1)는 -VCC가 되며, 유도성 부하(L1)에 대하여 OUTN으로부터 OUTP로 전류(I)를 흘린다.
이 구동 방식은, 전력을 유도성 부하(L1)에 공급할 필요가 없는 무입력 신호 시에, 펄스 변조 출력의 듀티비가 50%가 되기 때문에, 유도성 부하(L1)에 흐르는 전류(I)의 리플이 가장 커져서, 쓸데없는 소비 전류가 발생한다.
도 22 내지 도 27은, 그러한 쓸데없는 소비 전류를 삭감한 구동 방식을 갖는 스위칭 앰프의 예를 도시한다(특허 문헌 1∼3 참조).
도 22 내지 도 27은, 그 스위칭 앰프의 부하 구동 상태를 도시하는 회로도이다.
이러한 종류의 스위칭 앰프는, 도 26 및 도 27에 도시하는 바와 같은 신호 파형에 의해, 전력을 필요로 하는 기간에 부하 단자 간에 전압을 인가하고, 전력을 필요로 하지 않는 기간은 부하 단자 간을 쇼트하여 인가 전압을 0 V로 함으로써, 출력 파형을 생성하고 있다.
도 22의 부하 구동 상태 5-a와, 도 23의 부하 구동 상태 5-b와, 도 24의 부하 구동 상태 5-c와, 도 25의 부하 구동 상태 5-d의 4가지 상태를 가짐으로써, 부하 구동 시의 리플 전류를 저감하도록 한 회로 구성으로 되어 있다.
도 26 및 도 27은, 도 22 내지 도 25의 구동 회로의 각 위치에 있어서의 신호를 도시하는 파형도이다. 도 26 및 도 27 중의 각 부호는, 도 22 내지 도 25의 각 위치의 부호에 대응한다.
도 22의 부하 구동 상태 5-a일 때에 도 26의 기간(T6a)을 나타내며, 트랜지스터(20, 23)가 온되고, 트랜지스터(21, 22)가 오프되며, OUTP가 VCC 레벨, OUTN이 GND 레벨이 되고, 유도성 부하(L1)의 양단의 전위차(VL1)는 +VCC가 되며, 유도성 부하(L1)에 대하여 OUTP로부터 OUTN으로 전류(I)를 흘린다.
도 23의 부하 구동 상태 5-b일 때에 도 27의 기간(T6b)을 나타내며, 트랜지스터(20, 23)가 오프되고, 트랜지스터(21, 22)가 온되며, OUTP가 GND 레벨, OUTN이 VCC 레벨이 되고, 유도성 부하(L1)의 양단의 전위차(VL1)는 -VCC가 되며, 유도성 부하(L1)에 대하여, OUTN으로부터 OUTP로 전류(I)를 흘린다.
도 24의 부하 구동 상태 5-c일 때에 도 26 또는 도 27의 기간(T6c)을 나타내며, 트랜지스터(21, 23)가 온되고, 트랜지스터(20, 22)가 오프되며, OUTP와 OUTN은 모두 GND 레벨이 되고, 유도성 부하(L1)의 양단의 전위차(VL1)는 제로(GND)가 되며, OUTN 또는 OUTP로부터 접지를 향하여 전류(I)를 흘리게 되는데 즉, 유도성 부하(L1)에 축적된 에너지가 방출된다.
도 25의 부하 구동 상태 5-d일 때에 도 26 또는 도 27의 기간(T6d)을 나타내며, 트랜지스터(21, 23)가 오프되고, 트랜지스터(20, 22)가 온되며, OUTP와 OUTN은 모두 VCC 레벨이 되고, 유도성 부하(L1)의 양단의 전위차(VL1)는 제로(GND)가 되며, OUTN 또는 OUTP로부터 전원을 향하여 전류(I)를 흘리게 되는데 즉, 유도성 부하(L1)에 축적된 에너지가 방출된다.
즉, 유도성 부하(L1)의 단자 간에 인가되는 스위칭 주파수와 그 고조파 성분을 제외한 신호 성분이, OUTN보다도 OUTP 쪽이 높아지는 경우는, 도 26의 타이밍 6-a에 도시하는 바와 같이 OUTP로부터 OUTN으로 에너지가 되는 전류를 공급하는 기간(T6a) 전후에, 에너지를 공급하지 않는 기간(T6c) 및 기간(T6d)이 존재하는 신호 파형에 의해 구동된다.
마찬가지로, 유도성 부하(L1)의 단자 간에 인가되는 스위칭 주파수와 그 고조파 성분을 제외한 신호 성분이, OUTP보다도 OUTN 쪽이 높아지는 경우는, 도 27의 타이밍 6-b에 도시하는 바와 같이 OUTN으로부터 OUTP로 에너지가 되는 전류를 공급하는 기간(T6b) 전후에, 에너지를 공급하지 않는 기간(T6c) 및 기간(T6d)이 존재하 는 신호 파형에 의해 구동된다.
특허 문헌 1: 미국 특허 제6614297호 명세서
특허 문헌 2: 미국 특허 제6211728호 명세서
특허 문헌 3: 미국 특허 제6262632호 명세서
그러나, 이 구동 방식을 이용하여 용량성 디바이스인 압전 스피커를 구동하면, 전하를 유지하고 싶은 기간에 부하의 단자 간을 쇼트하기 때문에, 축적된 전하를 소실하여 단자간 전압이 저하된다. 다음 전력 공급 기간에서는, 이 손실분을 보충하기 위해서, 손실분의 전하가 추가되어서 공급되게 되어, 필요 이상의 전력을 소비하게 된다. 즉, 이 구동 방식에서는, 무효 전력을 발생시키기 때문에 압전 스피커의 전력 저소비 특징을 살릴 수 없다.
그래서, 본 발명의 목적은 용량성 부하로부터, 입력 신호의 재현성이 좋은 출력 신호의 파형을 출력하는 것이 가능한 구동 장치 및 구동 방법을 제공하는 것에 있다.
또한, 본 발명의 다른 목적은 스위칭 앰프로서 구성하여 용량성 부하를 구동하는 경우에 있어서도, 무효 전력을 삭감하여, 저소비화를 도모하는 것이 가능한 구동 장치 및 구동 방법을 제공하는 것에 있다.
본 발명은 스위칭 소자를 이용하여 부하에 대한 전력의 공급을 제어하는 구동 장치로서, 상기 부하에 접속된, 복수의 스위칭 소자로 이루어지는 스위칭 회로를 갖는 구동 수단과, 상기 복수의 스위칭 소자의 동작 전환을 제어하는 제어 수단을 구비하고, 상기 제어 수단은 상기 부하에 전력을 공급하는 제1 기간과 전력을 공급하지 않고 상기 부하를 플로팅(floating) 상태로 설정하는 제2 기간을 설정하는 것을 특징으로 한다.
상기 각 스위칭 소자는 상기 부하의 양단 중 어느 한쪽 단자에 접속되는 제1 단자와, 상기 스위칭 제어 신호가 입력되는 제2 단자와, 전원 또는 접지의 단자에 접속되는 제3 단자를 가지며, 상기 제어 수단은 상기 스위칭 제어 신호의 1주기 내에 있어서, 상기 부하의 한쪽 단자를 상기 전원의 단자에 접속하고, 상기 부하의 다른쪽 단자를 상기 접지의 단자에 접속함으로써, 상기 부하에 전력을 공급하는 상기 제1 기간과, 상기 부하의 양방의 단자를 플로팅 상태로 설정함으로써, 상기 부하에 전력을 공급하지 않는 상기 제2 기간을 갖는 것을 특징으로 한다.
상기 각 스위칭 소자는 상기 부하의 양단 중 어느 한쪽 단자에 접속되는 제1 단자와, 상기 스위칭 제어 신호가 입력되는 제2 단자와, 전원 또는 접지의 단자에 접속되는 제3 단자를 가지며, 상기 제어 수단은 상기 스위칭 제어 신호의 1주기 내에 있어서, 상기 부하의 한쪽 단자를 상기 전원의 단자에 접속하고, 상기 부하의 다른쪽 단자를 상기 접지의 단자에 접속함으로써, 상기 부하에 전력을 공급하는 상기 제1 기간과, 상기 부하의 한쪽 단자를 상기 전원 또는 상기 접지의 단자에 접속하고, 상기 부하의 다른쪽 단자를 플로팅 상태로 설정함으로써, 상기 부하에 전력을 공급하지 않는 상기 제2 기간을 갖는 것을 특징으로 한다.
상기 부하의 양단의 출력 단자에 나타나는 출력 신호를, 입력 신호가 입력되는 입력 단자측으로 피드백시키는 제1 피드백 수단과, 상기 입력 단자에 접속되며, 상기 제1 피드백 수단에 의해 피드백된 출력 신호를 상기 입력 신호와 비교하여 상기 신호 간의 오차를 검출하고, 상기 오차를 보정한 오차 억압 신호를 생성하는 오차 억압 수단을 구비하며, 상기 제어 수단은 상기 오차 억압 신호에 기초하여, 상기 구동 수단의 상기 복수의 스위칭 소자의 동작 전환을 제어하는 것을 특징으로 한다.
상기 제어 수단은 상기 오차 억압 신호의 절대치에 따라서, 상기 부하에 전력을 공급하는 상기 제1 기간과 상기 전력을 공급하지 않고 부하를 플로팅 상태로 설정하는 상기 제2 기간의 비율을 변경하는 것을 특징으로 한다.
상기 부하의 양단의 출력 단자에 나타나는 출력 신호를, 입력 신호가 입력되는 입력 단자측으로 피드백시키는 제1 피드백 수단과, 상기 입력 단자에 접속되며, 상기 제1 피드백 수단에 의해 피드백된 출력 신호를 상기 입력 신호와 비교하여 상기 신호 간의 오차를 검출하고, 상기 오차를 보정한 오차 억압 신호를 생성하는 오차 억압 수단을 구비하며, 상기 제어 수단은 상기 오차 억압 신호에 기초하여, 상기 구동 수단의 상기 복수의 스위칭 소자의 동작의 전환을 제어해도 좋다.
상기 제어 수단은 상기 제1 오차 억압 신호의 절대치에 따라서, 상기 부하에 전력을 공급하는 상기 제1 기간과 상기 전력을 공급하지 않고 상기 부하를 플로팅 상태로 설정하는 상기 제2 기간의 비율을 변경해도 좋다.
상기 각 스위칭 소자는 상기 부하의 양단 중 어느 한쪽 단자에 접속되는 제1 단자와, 상기 스위칭 제어 신호가 입력되는 제2 단자와, 전원 또는 접지의 단자에 접속되는 제3 단자를 가지며, 상기 제어 수단은 상기 스위칭 제어 신호의 1주기(T) 내에 있어서, 상기 부하의 한쪽 단자를 상기 전원의 단자에 접속하고, 상기 부하의 다른쪽 단자를 상기 접지의 단자에 접속함으로써, 상기 부하에 전력을 공급하는 상기 제1 기간(T1)과, 상기 부하의 양방의 단자를 플로팅 상태로 설정함으로써, 상기 부하에 전력을 공급하지 않는 제2 기간(T2)을 가져도 좋다.
상기 제어 수단은 상기 제2 기간(T2)에 있어서, 상기 부하의 한쪽 단자를 상기 전원 또는 상기 접지의 단자에 접속하고, 상기 부하의 다른쪽 단자를 플로팅 상태로 설정해도 좋다.
상기 제어 수단은 상기 부하의 양단의 출력 단자에 나타나는 출력 신호의 정극성에 있어서는, 상기 부하의 정극성측의 출력 단자로부터만 전력을 공급하고, 또한, 상기 출력 신호의 부극성에 있어서는, 상기 부하의 부극성측의 출력 단자로부터만 전력을 공급해도 좋다.
상기 제어 수단은 삼각파를 발생하는 삼각파 발생 수단과, 상기 삼각파와 상기 오차 억압 신호를 비교하는 비교 수단과, 상기 비교 수단으로부터의 출력에 기초하여 상기 구동 회로를 제어하는 제어 신호를 생성하는 제어 신호 생성 수단을 구비해도 좋다.
상기 오차 억압 수단으로부터 출력된 신호의 경사 성분을 검출하고, 상기 경사 성분을 상기 오차 억압 수단의 입력 단자측으로 피드백시키는 제2 피드백 수단을 구비하며, 상기 오차 억압 수단은 상기 제1 피드백 수단에 의해 피드백된 출력 신호에 상기 제2 피드백 수단에 의해 피드백된 상기 경사 성분을 더한 합성 신호와 상기 입력 신호를 비교하여 상기 신호 간의 오차를 검출하며, 상기 오차를 보정한 오차 억압 신호를 생성해도 좋다.
상기 구동 수단은 상기 부하에 직접 접속되어 있어도 좋다.
상기 부하는 용량성 부하여도 좋다.
상기 부하는 압전 스피커여도 좋다.
본 발명의 정보 기기는 스위칭 소자를 이용하여 부하에 대한 전력의 공급을 제어하는 상기 기재의 구동 장치와, 통신 기능 및 정보 처리 기능을 가지며, 상기 구동 장치를 제어하는 정보 처리부와, 상기 구동 장치 및 상기 정보 처리부에 대하여 전력을 공급하는 전지를 구비하는 것을 특징으로 한다.
본 발명의 구동 방법은 스위칭 소자를 이용하여 부하에 대한 전력의 공급을 제어하는 구동 방법으로서, 상기 각 스위칭 소자의 동작을 전환하여, 상기 부하에 전력을 공급하는 제1 기간과 전력을 공급하지 않고 상기 부하를 플로팅 상태로 설정하는 제2 기간을 갖는 것을 특징으로 한다.
상기 부하에 전력을 공급하는 상기 제1 기간과 상기 전력을 공급하지 않고 상기 부하를 플로팅 상태로 설정하는 상기 제2 기간의 비율을 변경해도 좋다.
상기 부하의 양단의 출력 단자에 나타나는 출력 신호의 정극성에 있어서는, 상기 부하의 정극성측의 출력 단자로부터만 전력을 공급하고, 상기 출력 신호의 부극성에 있어서는, 상기 부하의 부극성측의 출력 단자로부터만 전력을 공급해도 좋다.
본 발명에 따르면, 부하의 양단의 출력 단자에 나타나는 출력 신호가 입력 단자측으로 피드백된 출력 신호를 입력 신호와 비교하여 상기 신호 간의 오차를 검출하고, 상기 검출된 신호 간의 오차량에 대응한 제1 또는 제2 오차 억압 신호를 생성하며, 상기 오차 억압 신호의 오차량에 따라서, 부하에 전력을 공급하는 제1 기간과 전력을 공급하지 않고 부하를 플로팅 상태로 설정하는 제2 기간의 비율을 변경하도록 하였기 때문에, 구동 장치를 종래 방식의 스위칭 앰프로서 구성한 경우에 있어서도, 구동 장치 내의 부하로부터, 입력 신호의 재현성이 좋은 출력 신호의 파형을 출력할 수 있으며, 이에 따라, 예컨대 스피커의 음질을 향상시킬 수 있다.
또한, 본 발명에 따르면, 제1 또는 제2 오차 억압 신호의 오차량에 따라서, 부하에 전력을 공급하는 제1 기간과 전력을 공급하지 않고 부하를 플로팅 상태로 설정하는 제2 기간의 비율을 제어할 수 있기 때문에, 용량성의 압전 스피커 등의 부하를 저소비로 구동하여, 상기 부하를 포함하는 구동 회로의 저소비화를 도모하는 것이 가능해지며, 이에 따라, 예컨대 배터리 구동 방식의 휴대 전화기 등의 정보 기기의 스피커 구동 장치로서 구성한 경우에 있어서 적합하다.
도 1은 본 발명의 제1 실시형태인 스위칭 앰프로 이루어지는 구동 장치의 구성예를 도시하는 회로도이다.
도 2a는 펄스 변조 수단 및 게이트 드라이버의 구성을 도시하는 회로도이다.
도 2b는 연산 회로(LOGIC)의 구성을 도시하는 설명도이다.
도 3은 구동 장치에 있어서의 기본적인 회로 동작을 설명하는 흐름도이다.
도 4는 펄스폭 변조 회로(PWM)(12) 및 게이트 드라이버(13)로부터 출력되는 각종의 신호 파형의 타이밍차트를 도시한다.
도 5는 온(on) 시의 구동 회로 상태에 있어서, 용량성 부하에 전류가 흐르는 경로를 설명하는 회로도이다.
도 6은 온 시의 구동 회로 상태에 있어서, 도 5와는 반대 방향으로부터 용량성 부하에 전류가 흐르는 경로를 설명하는 회로도이다.
도 7은 플로팅 시의 구동 회로 상태에 있어서, 용량성 부하에 전류가 흐르고 있지 않은 경우를 설명하는 회로도이다.
도 8은 구동 장치의 회로 내의 각부에서 생성되는 각종 신호의 파형을 도시하는 파형도이다.
도 9는 도 8의 기간(T2a)에 있어서, 출력(OUTP), 출력(OUTN), 단자 간 전압으로서의 출력 신호(Vcap1), 전류(I)를 각각 도시하는 파형도이다.
도 10은 도 8의 기간(T2b)에 있어서, 출력(OUTP), 출력(OUTN), 단자 간 전압으로서의 출력 신호(Vcap1), 전류(I)를 각각 도시하는 파형도이다.
도 11은 도 8의 기간(T2c)에 있어서, 출력(OUTP), 출력(OUTN), 단자 간 전압으로서의 출력 신호(Vcap1), 전류(I)를 각각 도시하는 파형도이다.
도 12는 도 8의 기간(T2d)에 있어서, 출력(OUTP), 출력(OUTN), 단자 간 전압으로서의 출력 신호(Vcap1), 전류(I)를 각각 도시하는 파형도이다.
도 13의 (A) 내지 도 13의 (D)는, 도 9 내지 도 12의 신호 파형의 일부를 예로 들어 비교하여 설명하는 타이밍차트이다.
도 14는 본 발명의 제2 실시형태인 스위칭 앰프로 이루어지는 구동 장치의 구성예를 도시하는 회로도이다.
도 15는 연산 회로(18)의 일례로서의 미분 회로를 도시하는 도면이다.
도 16의 (A) 및 도 16의 (B)는, 연산 회로에 입력되는 파형을 미분한 경우의 파형을 도시하는 파형도이다.
도 17의 (A) 내지 도 17의 (C)는, 구동 장치의 회로 내의 각부에서 생성되는 각종 신호의 파형을 도시하는 파형도이다.
도 18은 본 발명의 제3 실시형태인 휴대 전화기 등의 휴대 정보 단말로 이루어지는 정보 기기의 구성예를 도시하는 블록도이다.
도 19는 종래의 스위칭 앰프에 있어서, 유도성 부하를 이용한 경우의 온 시의 부하 구동 상태를 도시하는 회로도이다.
도 20은 종래의 스위칭 앰프에 있어서, 유도성 부하를 이용한 경우의 온 시의 부하 구동 상태를 도시하는 회로도이다.
도 21은 펄스 변조 출력의 듀티비가 50%일 때의 도 19 및 도 20에 도시한 구동 회로의 각 위치에 있어서의 신호를 도시하는 파형도이다.
도 22는 종래의 온 시의 구동 회로 상태에 있어서, 유도성 부하에 전류가 흐르는 경로를 설명하는 회로도이다.
도 23은 종래의 온 시의 구동 회로 상태에 있어서, 도 22와는 반대 방향으로부터 유도성 부하에 전류가 흐르는 경로를 설명하는 회로도이다.
도 24는 종래의 플로팅 시의 구동 회로 상태에 있어서, 접지측의 폐회로 내에서 유도성 부하에 전류가 흐르고 있는 경우를 설명하는 회로도이다.
도 25는 종래의 플로팅 시의 구동 회로 상태에 있어서, 전원측의 폐회로 내 에서 유도성 부하에 전류가 흐르고 있는 경우를 설명하는 회로도이다.
도 26은 도 22 내지 도 25의 구동 회로의 각 위치에 있어서의 신호를 도시하는 파형도이다.
도 27은 도 22 내지 도 25의 구동 회로의 각 위치에 있어서의 신호를 도시하는 파형도이다.
이하, 도면을 참조하여, 본 발명의 실시형태를 상세히 설명한다.
[제1 예]
본 발명의 제1 실시형태를 도 1 내지 도 13에 기초하여 설명한다.
본 예에서는, 본 발명에 따른 구동 장치로서, 부하로서 압전 스피커 등의 용량성 부하를 구비한 스위칭 앰프(D급 앰프)로서 구성한 경우의 예에 대해서 설명한다.
(회로 구성)
도 1은 스위칭 앰프로서 구성한 구동 장치(1)를 도시한다.
구동 장치(1)는 출력 신호(Vcap1)를 출력하는 구동 회로(10)와, 제1 오차 억압 신호(Vout1)를 생성하는 오차 억압 회로(11)와, 펄스 변조 신호인 스위칭 제어 신호(Vp1, Vp2, Vp3, Vp4)를 출력하는 펄스 변조 수단으로서의 펄스폭 변조 회로(PWM)(12)와, 게이트 드라이버(13)와, 제1 피드백 수단으로서의 저역 통과 필터(LPF1, LPF2)(14, 15)를 구비하고 있다.
각부의 구성에 대해서 설명한다.
구동 회로(10)는 복수의 스위칭 소자(101, 102, 103, 104)로 이루어지는 스위칭 회로(100)를 가지며, 구동 회로(10)의 접속점(OUTP와 OUTN) 사이의 단자 간에는 부하로서의 용량성 부하(C1)가 접속되어 있다.
각 스위칭 소자(101, 102, 103, 104)(MOSFET 등의 트랜지스터)는, 용량성 부하(C1)의 한쪽 출력 단자(50)에 접속되는 제1 단자(40)[접속점(OUTP, OUTN)]와, 전원(Vcc) 또는 접지의 단자에 접속되는 제2 단자(41)와, 스위칭 제어 신호(Vp1p, Vp1n, Vp2p, Vp2n)가 입력되는 제3 단자(42)를 갖고 있다.
스위칭 회로(100)는 각 스위칭 제어 신호(Vp1p, Vp1n, Vp2p, Vp2n)에 기초하여 각 스위칭 소자(101, 102, 103, 104)를 온, 오프 제어하여, 용량성 부하(C1)에의 전력 공급을 제어한다. 용량성 부하(C1)의 단자와 각 스위칭 소자(101, 102, 103, 104)의 제1 단자(40)와의 접속점(OUTP, OUTN)에 설치된 출력 단자(50, 51)에는, 용량성 부하(C1)의 단자 간 전압으로서의 출력 신호(Vcap1)가 나타난다.
저역 통과 필터(LPF1, LPF2)(14, 15)는, 구동 회로(10)의 출력 단자(50, 51)에 나타나는 출력 신호(Vcap1)를, 오차 억압 회로(11) 내의 피드백용 저항(RF1, RF2)을 통해 단자(9a, 9b)로 피드백시킨다. 여기서는, 피드백된 신호로서, 출력 신호(V1a, V1b)를 이용한다.
오차 억압 회로(11)는, 차동 증폭 회로(111)와, 단자(9a와 10a) 사이에 접속된 커패시터(C2)와, 단자(9b와 10b) 사이에 접속된 커패시터(C3)와, 입력 단자(8a)-단자(9a) 사이, 입력 단자(8b)-단자(9b) 사이에 각각 접속된 입력용 저항 (RS1, RS2)과, 단자(9a, 9b)에 접속된 피드백용 저항(RF1, RF2)으로 이루어지는 적 분기로서 구성되어 있다.
이 오차 억압 회로(11)에서는, 저역 통과 필터(LPF1, LPF2)(14, 15)를 통해 피드백된 출력 신호(V1a, V1b)의 진폭과, 입력 단자(8a, 8b)에 입력되는 입력 신호(Vin)의 진폭을 비교하여 신호 간의 진폭의 오차를 검출한다. 그 검출된 신호 간의 진폭의 오차가 억압되도록, 그 오차를 보정한 전압[제1 오차 억압 신호(Vout1)]을 생성한다. 여기서는, 이산적이 아니라 연속적으로 처리된다. 여기서, 입력 신호(Vin)는 차동 신호여도 좋고, 입력 단자(8a 또는 8b)를 기준 신호 레벨에 접속한 싱글 엔드 입력이어도 좋다.
또한, 오차 억압 회로(11)도 싱글 엔드 구성으로 하고, 차동 출력인 OUTP, OUTN을 싱글 엔드로 변환하여, 오차 억압 회로(11)로 피드백해도 좋다.
또한, 구동 회로(10)는 풀 브리지(full-bridge) 구성이어도 좋고, 하프 브리지(half-bridge) 구성이어도 좋다. 하프 브리지 구성의 경우, 용량성 부하(C1)의 한쪽 단자가 접지되고, 구동 회로(10)는 2개의 스위칭 소자(101, 102)(또는 103, 104)로 이루어지는 구성이 된다.
여기서, 도 1 중에 있어서, 스위칭 앰프의 입력 재현성을 평가하기 위해서, 편의상, 구동 회로(10)의 출력 단자(50, 51)에 저역 통과 필터(LPF3, LPF4)(16, 17)를 접속하고, 저역 통과 필터(LPF3, LPF4)(16, 17)의 출력 단자(52, 53)로부터 출력 신호(Vcap10)를 추출하고 있다. 또한, 이들 저역 통과 필터(LPF3, LPF4)(16, 17)는, 구동 장치(1)에는 포함하지 않아도 되며, 스위칭 앰프로서의 동작에는 관계하지 않는다.
도 2a는 펄스폭 변조 회로(PWM)(12) 및 게이트 드라이버(13)의 내부 구성을 도시한다.
펄스폭 변조 회로(PWM)(12)는, 삼각파 발생기(60)와, 2개의 비교기(61, 62)와, 논리 회로(LOGIC)(63)로 이루어진다. 삼각파 발생기(60)는 기준 신호로서의 삼각파를 발생한다. 발생한 삼각파는 비교기(61, 62)에 비교 처리용으로서 입력된다. 논리 회로(LOGIC)(63)는 비교기(61, 62)로부터의 비교 결과 신호(Vc1, Vc2)에 기초하여 신호(Vp1, Vp2, Vp3, Vp4)를 게이트 드라이버(13)로 출력한다.
도 2b에 논리 회로(LOGIC)(63)의 구체적인 회로의 일례를 도시한다. AND 회로(65a)는 비교 결과 신호(Vc1)와 비교 결과 신호(Vc2)를 인버터(66b)로 반전한 신호를 입력하여, 신호(Vp2)를 출력한다. 인버터(67a)는 신호(Vp2)를 반전한 신호(Vp3)를 출력한다. AND 회로(65b)는 비교 결과 신호(Vc2)와 비교 결과 신호(Vc1)를 인버터(66a)에서 반전한 신호를 입력하여, 신호(Vp4)를 출력한다. 인버터(67b)는 신호(Vp4)를 반전한 신호(Vp1)를 출력한다.
게이트 드라이버(13)는 드라이브 회로(64a, 64b)로 이루어진다. 드라이브 회로에는 버퍼가 내장되며, 신호(Vp1, Vp2, Vp3, Vp4)를 각각 버퍼링한 스위칭 제어 신호(Vp1p, Vp1n, Vp2p, Vp2n)를 출력한다.
또한, 본 예에서는, 부하로서 용량성 부하(C1)를 이용하지만, 이것에 한정되는 것은 아니며, 유도성 부하에도 적용 가능하다.
(회로 동작)
우선, 구동 장치(1)의 동작의 개요에 대해서 설명한다.
도 3은 구동 장치(1)에서의 기본적인 회로 동작을 설명하는 흐름도이다.
단계 S1에서는, 용량성 부하(C1)의 단자와 각 스위칭 소자(101, 102, 103, 104)의 제1 단자(40)와의 접속점에 설치된 출력 단자(50, 51)에 나타나는 출력 신호(Vcap1)를, 저역 통과 필터(LPF1, LPF2)(14, 15)를 통해 입력측의 단자(9a, 9b)측으로 출력 신호(V1a, V1b)로서 피드백시킨다. 출력 신호(V1a, V1b)의 전압값은 차동 증폭 회로(111)의 커패시터(C2, C3)에 축적된다.
단계 S2에서는, 피드백된 출력 신호(V1a, V1b)의 크기(진폭)와 입력 신호(Vin)의 크기(진폭)를 비교하여 상기 신호 간의 크기(진폭)의 오차를 검출하고, 상기 검출된 신호 간의 진폭의 오차가 억압되도록, 그 오차를 보정한 제1 오차 억압 신호(Vout1)를 생성한다.
단계 S3에서는, 생성된 제1 오차 억압 신호(Vout1)에 기초하여, 펄스폭 변조 회로(PWM)(12)에 의해, 펄스폭이 변조된 펄스 변조 신호로서의 스위칭 제어 신호(Vp1, Vp2, Vp3, Vp4)를 작성한다. 이 작성된 스위칭 제어 신호(Vp1, Vp2, Vp3, Vp4)는 게이트 드라이버(13)를 통해 각 스위칭 소자(101, 102, 103, 104)의 제3 단자(42)에 입력됨으로써, 각 스위칭 소자(101, 102, 103, 104)의 온, 오프 제어가 이루어져서, 용량성 부하(C1)에 대하여 전류(I)의 공급 제어가 행해진다.
이하, 구동 장치(1)의 상세한 동작에 대해서 설명한다.
도 4는 도 1에 도시하는 펄스폭 변조 회로(PWM)(12) 및 게이트 드라이버(13)로부터 출력되는 각종의 신호 파형의 타이밍차트를 도시한다.
펄스폭 변조 회로(PWM)(12)에서는, 오차 억압 회로(11)의 단자(10a, 10b)로 부터 출력된 제1 오차 억압 신호(Vout1)를, 기준 신호인 삼각파(V0)와 비교하고, 그 비교 결과로서 펄스 변조 신호(Vp1, Vp2, Vp3, Vp4)를 출력한다.
게이트 드라이버(13)에서는, 펄스 변조 신호(Vp3, Vp1)를 드라이브 회로(64a)에 의해 버퍼링하여, 스위칭 제어 신호(Vp1p, Vp1n)로서 출력한다. 이들 스위칭 제어 신호(Vp1p, Vp1n)에 기초하여 트랜지스터(101)와 트랜지스터(102)가 구동 제어된다. 마찬가지로, 펄스 변조 신호(Vp2, Vp4)를 드라이브 회로(64b)에 의해 버퍼링하여, 스위칭 제어 신호(Vp2p, Vp2n)로서 출력한다. 이들 스위칭 제어 신호(Vp2p, Vp2n)에 기초하여 트랜지스터(103)와 트랜지스터(104)가 구동 제어된다.
비교기(61, 62)로부터의 비교 결과 신호(Vc1, Vc2)가 기간(T1)에 있어서 각각 GND 레벨(Low), VCC 레벨(High)일 때, 스위칭 제어 신호(Vp1p, Vp2n)는 각각 GND 레벨(Low), VCC 레벨(High)이고, 스위칭 제어 신호(Vp1n, Vp2p)는 각각 GND 레벨(Low), VCC 레벨(High)이다. 이때, 트랜지스터(101, 104)는 온되고, 트랜지스터(102, 103)는 오프되며, 용량성 부하(C1)에 대하여 전류(I)의 공급 제어가 행해진다. 여기서, 스위칭 제어 신호(Vp1p 및 Vp2n)는 상보적으로 동작하고, 스위칭 제어 신호(Vp1n 및 Vp2p)는 상보적으로 동작한다.
마찬가지로, 비교기(61, 62)로부터의 비교 결과 신호(Vc1, Vc2)가, 도시하지 않은 다른 기간에 있어서, 각각 VCC 레벨(High), GND 레벨(Low)일 때, 스위칭 제어 신호(Vp1p, Vp2n)는 각각 VCC 레벨(High), GND 레벨(Low)이고, 스위칭 제어 신호(Vp1n, Vp2p)는 각각 VCC 레벨(High), GND 레벨(Low)이다. 이때, 트랜지스터(101, 104)는 오프되고, 트랜지스터(102, 103)는 온되며, 용량성 부하(C1)에 대 하여 전류(I)의 공급 제어가 행해진다.
한편, 비교기(61, 62)로부터의 비교 결과 신호(Vc1, Vc2)가 기간(T2)에 있어서 모두 VCC 레벨(High) 또는 GND 레벨(Low)일 때, 스위칭 제어 신호(Vp1p, Vp2n)는 각각 VCC 레벨(High), GND 레벨(Low)이고, 스위칭 제어 신호(Vp1n, Vp2p)는 각각 GND 레벨(Low), VCC 레벨(High)이다. 이때, 트랜지스터(101, 102, 103, 104)는 모두 오프되며, 용량성 부하(C1)에 대하여 전류(I)의 공급 제어는 행해지지 않고, 플로팅 상태가 된다.
여기서, 소위 일반적인 데드 타임을 필요로 하지 않는 이유는, 부하에 전력을 공급하지 않는 기간에 있어서 플로팅 상태가 되도록 제어하기 때문에, 구동 상태가 천이하는 과정에서 트랜지스터(101(103)) 및 트랜지스터(102(104))가 동시에 온되는 기간이 없어, 관통 전류가 흐르지 않기 때문이다.
<부하 구동 상태>
도 5 내지 도 7은 3가지의 부하 구동 상태를 갖는 구동 방식을 도시하는 회로도이다.
용량성 부하(C1)를 구동하는 부하 구동 상태란, 도 5에 도시하는 부하 구동 상태 1-a와, 도 6에 도시하는 부하 구동 상태 1-b와, 도 7에 도시하는 부하 구동 상태 1-c로 이루어진다.
도 8은 구동 장치(1)의 회로 내의 각부에서 생성되는 각종 신호의 파형을 도시한다.
여기서는, 단계 S2에서 검출된 신호 간의 크기(진폭)의 오차가 억압되도록, 그 오차를 보정한 전압 제1 오차 억압 신호(Vout1)에 비례하여, 스위칭 제어 신호(Vp1, Vp2, Vp3, Vp4)의 듀티비를 변경해서, 용량성 부하(C1)에 대한 전력 공급의 제어를 실행한다.
도 8에서, 도면 부호 Vcap10은 용량성 부하(C1)에 연결되는 구동 회로 출력(OUTP)과 구동 회로 출력(OUTN)의 출력 단자(50, 51) 사이의 단자 간 전압인 출력 신호(Vcap1)에 포함되는 스위칭 주파수와 그 고조파 성분을 저역 통과 필터(16, 17)로 제거한 파형을 나타내는 것이며, 스위칭 앰프의 입력 재현성을 평가하기 위한 신호 파형이다.
도 9 내지 도 12는, 출력 단자(50, 51)에 나타나는, 출력(OUTP), 출력(OUTN), 단자 간 전압으로서의 출력 신호(Vcap1), 용량성 부하(C1)에 흐르는 전류(I)를 각각 도시하는 파형도이다.
각 도면 중, 도면 부호 Vp는 출력(OUTP)에 접속되는 용량성 부하(C1)의 단자가 플로팅 상태일 때의 전위를 나타낸다. 도면 부호 Vn은 출력(OUTN)에 접속되는 용량성 부하(C1)의 단자가 플로팅 상태일 때의 전위를 나타낸다. 도면 부호 Vp-Vn은 용량성 부하(C1)에 축적된 에너지에 상당하는 전위를 나타내고, 도면 부호 Icap는 용량성 부하(C1)에 흐르는 전류를 나타낸다.
도 9의 타이밍 2-a는, 도 8에 있어서의 기간(T2a) 내에서의 구동 회로(10)의 동작, 즉, 도 5, 도 7의 부하 구동 상태 1-a, 1-c에 대응한다.
도 10의 타이밍 2-b는, 도 8에 있어서의 기간(T2b) 내에서의 구동 회로(10)의 동작, 즉, 도 5, 도 7의 부하 구동 상태 1-a, 1-c에 대응한다.
도 11의 타이밍 2-c는, 도 8에 있어서의 기간(T2c) 내에서의 구동 회로(10)의 동작, 즉, 도 6, 도 7의 부하 구동 상태 1-b, 1-c에 대응한다.
도 12의 타이밍 2-d는, 도 8에 있어서의 기간(T2d) 내에서의 구동 회로(10)의 동작, 즉, 도 6, 도 7의 부하 구동 상태 1-b, 1-c에 대응한다.
구동 회로(10)는 도 5의 부하 구동 상태 1-a일 때는, 트랜지스터(101, 104)가 온되고, 트랜지스터(102, 103)가 오프되며, OUTP가 VCC 레벨, OUTN이 GND 레벨이 되고, 용량성 부하(C1)에 대하여 OUTP로부터 OUTN으로 전류(I)를 흘린다.
도 6의 부하 구동 상태 1-b일 때는, 트랜지스터(101, 104)가 오프되고, 트랜지스터(102, 103)가 온되며, OUTP가 GND 레벨, OUTN이 VCC 레벨이 되고, 용량성 부하(C1)에 대하여 OUTN으로부터 OUTP로 전류(I)를 흘린다.
도 7의 부하 구동 상태 1-c일 때는, 트랜지스터(101, 102, 103, 104)가 모두 오프되고, OUTP와 OUTN은 모두 플로팅 상태로 되며, 용량성 부하(C1)에 축적된 에너지는 유지된다. 이때, 용량성 부하(C1)에 대하여 전류는 흐르지 않는다.
<제1 오차 억압 신호>
제1 오차 억압 신호(Vout1)의 움직임에 대해서 설명한다.
용량성 부하(C1)를 구동하는 경우, 용량성 부하(C1)의 단자 간 전압인 출력 신호(Vcap1)가 목표로 하는 전위와의 차가 클수록 많은 전류를 공급하고, 목표로 하는 전위에 접근하면 급속하게 공급 전류를 감소시킬 필요가 있다.
구동 장치(1)인 스위칭 앰프는, 구동 회로(10)의 출력(OUTP, OUTN)으로부터 제1 피드백 회로인 각각의 저역 통과 필터(14, 15)를 통해 오차 억압 회로(11)에 입력하고, 차동 증폭 회로(111)의 이득을 포함하는 루프 이득이 입력 신호(Vin)와의 오차 성분을 억압하기 때문에, 오차 억압 회로(11)의 출력(Vout1)은, 도 8의 기간(T2b)에 대응하는 도 10의 타이밍 2-b, 및 도 8의 기간(T2d)에 대응하는 도 12의 타이밍 2-d에 각각 나타내는 파형과 같이, 정(正) 또는 부(負)의 최대 진폭 레벨 부근에 접근하면, 펄스 변조 신호의 듀티비를 급속하게 감소시키도록, 신호 기준 레벨로 천이한다.
펄스폭 변조 회로(12)는 오차 억압 회로(11)의 출력(Vout1)에 의해, 용량성 부하(C1)를 구동하는 데 최적의 구동 신호를 생성하고, 구동 회로(10)는 입력 재현성이 좋은 파형을 출력할 수 있다.
도 8의 기간(T2a)에서는, Vcap10의 부의 최대 진폭 레벨로부터 정의 최대 진폭 레벨로 천이하는 기간이다.
이 천이 기간(T2a)에서는, 오차 억압 회로(11)로부터 출력된 제1 오차 억압 신호(Vout1)의 진폭의 절대치가 클 때에는, 펄스폭 변조 회로(12)는, 구동 회로(10)가 도 9의 타이밍 2-a의 파형이 되도록, 1클록 주기(T)에 있어서, 전력을 공급하는 기간(T1)에 상당하는 도 5의 구동 회로 상태 1-a의 비율을 크게 하고, 전력을 공급하지 않는 기간(T2)에 상당하는 도 7의 구동 회로 상태 1-c의 비율을 작게 하도록 제어한다.
이에 따라, 용량성 부하(C1)의 OUTP측의 전위가 OUTN측의 전위보다도 높아지도록, 용량성 부하(C1)의 OUTP로부터 OUTN의 방향으로만 에너지를 공급한다.
다음으로, 도 8의 기간(T2b)에서는, 정(正)의 최대 진폭 레벨에 도달하고 있 는 기간이다.
이 정점 부근의 기간(T2b)에서는, 전력 공급을 감소시킬 필요가 있기 때문에, 오차 억압 회로(11)로부터 출력된 제1 오차 억압 신호(Vout1)의 진폭의 절대치가 작을 때에는, 펄스폭 변조 회로(12)는, 구동 회로(10)가 도 10의 타이밍 2-b의 파형이 되도록, 1클록 주기(T)에 있어서, 전력을 공급하는 기간(T1)에 상당하는 도 5의 구동 회로 상태 1-a의 비율을 작게 하고, 전력을 공급하지 않는 기간(T2)에 상당하는 도 7의 구동 회로 상태 1-c의 비율을 크게 하도록 제어한다.
이에 따라, 정의 최대 진폭 레벨 부근에서, 입력 신호 파형을 재현성 좋게 도달시킬 수 있다. 이 기간(T2b)에서는, 용량성 부하(C1)의 OUTP로부터 OUTN의 방향으로만 에너지를 공급한다.
다음으로, 도 8의 기간(T2c)에서는, 정의 최대 진폭 레벨로부터 부의 최대 진폭 레벨로 천이하는 기간이다.
이 천이 기간(T2c)에서는, 오차 억압 회로(11)로부터 출력된 제1 오차 억압 신호(Vout1)의 진폭의 절대치가 클 때에는, 펄스폭 변조 회로(12)는, 구동 회로(10)가 도 11의 타이밍 2-c의 파형이 되도록, 1클록 주기(T)에 있어서, 전력을 공급하는 기간(T1)에 상당하는 도 6의 구동 회로 상태 1-b의 비율을 크게 하고, 전력을 공급하지 않는 기간(T2)에 상당하는 도 7의 구동 회로 상태 1-c의 비율을 작게 하도록 제어한다.
이에 따라, 용량성 부하(C1)의 OUTP측의 전위가 OUTN측의 전위보다도 낮아지도록, 용량성 부하(C1)의 OUTN으로부터 OUTP의 방향으로만 에너지를 공급한다.
다음으로, 도 8의 기간(T2d)에서는, 부의 최대 진폭 레벨에 도달하고 있는 기간이다.
이 정점 부근의 기간(T2d)에서는, 에너지 공급을 감소시킬 필요가 있기 때문에, 오차 억압 회로(11)로부터 출력된 제1 오차 억압 신호(Vout1)의 진폭의 오차량이 작을 때에는, 펄스폭 변조 회로(12)는, 구동 회로(10)가 도 12의 타이밍 2-d의 파형이 되도록, 1클록 주기(T)에 있어서, 전력을 공급하는 기간(T1)에 상당하는 도 6의 구동 회로 상태 1-b의 비율을 작게 하고, 전력을 공급하지 않는 기간(T2)에 상당하는 도 7의 구동 회로 상태 1-c의 비율을 크게 하도록 제어한다.
이에 따라, 부의 최대 진폭 레벨 부근에서, 입력 신호 파형을 재현성 좋게 도달시킬 수 있다. 이 기간(T2d)에서는, 용량성 부하(C1)의 OUTN으로부터 OUTP의 방향으로만 에너지를 공급한다.
따라서, 도 8 내지 도 12에 나타내는 타이밍으로 제어됨으로써, 구동 회로(10)는, 출력 신호(Vcap1)의 정극성에 있어서는, 용량성 부하(C1)의 정극성으로부터만의 에너지를 공급하고, 출력 신호(Vcap1)의 부극성에 있어서는, 용량성 부하(C1)의 부극성으로부터로만 에너지를 공급하기 때문에, 쓸데없는 에너지 소비를 억제하여 저소비로 입력 재현성이 좋은 용량성 부하(C1)의 구동을 실현할 수 있다.
또한, 출력(POUT 또는 NOUT)과 용량성 부하(C1)의 단자 간은 아무것도 개재하지 않고 직접적으로 접속할 수 있으나, 출력(POUT)과 용량성 부하(C1)의 한쪽 단자, 출력(NOUT)과 용량성 부하(C1)의 다른 한쪽 단자에 저항을 삽입해서, 전류를 제한하여 동작시키는 것도 가능하다.
<주기(T) 내에서의 제어>
도 8에서, 제1 오차 억압 신호(Vout1)에 기초하여 변조되는 스위칭 제어 신호(Vp1, Vp2, Vp3, Vp4)의 1주기를 T로 하고, 1주기(T) 내를, 전력을 공급하는 기간(T1)과, 전력을 공급하지 않는 기간(T2)의 2개의 영역으로 분할한 경우에 대해서 생각한다.
도 13의 (A) 내지 도 13의 (D)는, 도 9 내지 도 12에 도시한 신호 파형의 일부를 예로 들어 비교하여 설명하는 것이다.
도 13의 (A)는 도 9의 OUTP의 파형의 일례이며, 도 8의 기간(T2a)에 상당한다.
도 13의 (B)는 도 10의 OUTP의 파형의 일례이며, 도 8의 기간(T2b)에 상당한다.
도 13의 (C)는 도 11의 OUTN의 파형의 일례이며, 도 8의 기간(T2c)에 상당한다.
도 13의 (D)는 도 12의 OUTN의 파형의 일례이며, 도 8의 기간(T2d)에 상당한다.
도 13의 (A) 및 도 13의 (C)에 도시하는 바와 같이, 기간(T2a, T2c)에 있어서, 제1 오차 억압 신호(Vout1)의 진폭의 절대치가 클 때에는, 스위칭 제어 신호(Vp1, Vp2, Vp3, Vp4)의 듀티비가 커지도록 설정하여, 용량성 부하(C1)에 전력을 공급하는 제어를 실행한다.
도 13의 (B) 및 도 13의 (D)에 도시하는 바와 같이, 기간(T2b, T2d)에 있어 서, 제1 오차 억압 신호(Vout1)를 생성할 때에 검출된 신호 간의 진폭의 오차량이 작을 때에는, 스위칭 제어 신호(Vp1, Vp2, Vp3, Vp4)의 듀티비가 작아지도록 설정하여, 용량성 부하(C1)에 전력을 공급하지 않는 제어를 실행한다.
이상으로부터, 구동 장치(1) 내의 용량성 부하(C1)의 출력 단자(50, 51)로부터, 입력 신호(Vin)의 재현성이 좋은 출력 신호(Vcap10)의 파형을 출력할 수 있다.
또한, 용량성의 압전 스피커 등의 부하를 저소비로 구동하여, 상기 부하를 포함하는 구동 회로의 저소비화를 도모하는 것이 가능해진다.
[제2 예]
본 발명의 제2 실시형태를 도 14 내지 도 16에 기초하여 설명한다. 또한, 전술한 제1 예와 동일 부분에 대해서는 그 설명을 생략하고, 동일 부호를 붙인다.
도 14의 구동 장치(2)는 전술한 도 1의 구동 장치(1)에, 제2 피드백 수단으로서 연산 회로(18)를 더 설치한 경우의 예이다.
연산 회로(18)는 오차 억압 회로(11)와 펄스폭 변조 회로(PWM)(12) 사이에 접속되고, 이 입력측의 접속선(19a, 19b)은 오차 억압 회로(11)로부터 제1 오차 억압 신호(Vout1)가 출력되는 출력 라인에 분기되어 접속되며, 그 출력측의 접속선(30a, 30b)은 오차 억압 회로(11) 내의 저항(RF3, RF4)에 접속되어 있다.
연산 회로(18)는 신호의 기울기를 검출하기 위한 회로이며, 여기서는 미분 회로를 이용하여 구성되지만, 이 구성에 한정되는 것은 아니며, 이 외에 예컨대, 설정한 차단 주파수보다도 높은 주파수 성분을 통과시키는 고역 필터(high pass filter)를 이용하여 구성하도록 해도 좋다.
연산 회로(18)에 있어서 오차 억압 회로(11)로부터 출력된 제1 오차 억압 신호(Vout1)의 기울기를 검출한 후, 이 검출된 기울기를 포함하는 검출 신호(Vfb2)는 피드백된 신호(V2a, V2b)와 함께 오차 억압 회로(11)에 입력된다.
그리고, 오차 억압 회로(11)에서는, 그 검출 신호(Vfb2)의 기울기를 포함하는 신호(V2a, V2b)와 입력 신호(Vin)의 기울기를 비교하여, 상기 신호 간의 기울기의 오차량에 대응한 제2 오차 억압 신호(Vout2)를 생성한다. 여기서, 오차 억압 회로(11)는 적분기로서 구성되어 있다.
도 15는 연산 회로(18)의 일례로서의 미분 회로를 도시한다. 연산 회로(18)는 차동 증폭 회로(112)와, 입력 단자(19a, 19b)와 차동 증폭 회로(112)의 입력 단자 사이에 각각 접속된 커패시터(C4, C5)와, 차동 증폭 회로(112)의 입력 단자와 출력 단자(30a, 30b) 사이에 각각 접속된 저항(R1, R2)으로 이루어진다. 이 경우, 입력된 신호를 미분함으로써 기울기를 검출한 후, 이 검출된 기울기를 포함하는 미분 신호가 출력된다.
<기울기>
기울기란, 연속 신호의 시간 변화에 대한 전압의 진폭 변위량을 나타내는 것이다.
도 16의 (A), 도 16의 (B)는, 연산 회로(18)에 입력되는 파형을 미분한 파형을 도시한다.
검출 신호(Vfb2)는 제2 오차 억압 신호(Vout2)의 기울기의 변화를 나타내고 있으며, 기울기가 급준하게 변화했을 때에 출력이 크게 변화한다. 오차 억압 회 로(11)에서는, 그러한 변화분을 억제하기 위하여 제2 오차 억압 신호(Vout2)를 출력한다.
도 16에서, 급준한 변화에 의해 얻어지는 이 성분을 적분기에 가산함으로써, Vout2의 진폭을 감쇠시켜, 출력 파형의 급준한 성분을 매끄럽게 할 수 있다.
<제2 오차 억압 신호>
제2 오차 억압 신호(Vout2)의 움직임에 대해서 설명한다.
도 17의 (A) 내지 도 17의 (C)는, 구동 장치(1)의 회로 내의 각부에서 생성되는 각종 신호의 파형을 도시한다.
전술한 도 1의 구동 장치(1)에 있어서, 구동 회로(10)로부터의 출력 신호(Vcap1)를 피드백 회로를 구성하는 저역 통과 필터(14, 15)에 입력하고, 이에 따라 처리된 신호(V1a, V1b)를 제1 오차 억압 회로(11)에 입력함으로써, 차동 증폭 회로(111)의 이득을 포함하는 루프 이득이, 입력 신호(Vin)와의 오차 성분이 억압된 제1 오차 억압 신호(Vout1)를 생성한다.
이 생성된 제1 오차 억압 신호(Vout1)는, 신호 파형의 정 또는 부의 최대 진폭 레벨의 부근에 접근하면, 펄스 변조 신호인 스위칭 제어 신호(Vp1, Vp2, Vp3, Vp4)의 듀티비를 급속하게 감소시키도록, 신호 기준 레벨로 천이하지만, 제1 오차 억압 회로(11)에 의해 억압할 수 없었던 파형의 오차 성분이, 최대 진폭 레벨 부근의 기울기 오차로서 약간 존재한다.
이 제1 오차 억압 신호(Vout1)에 포함되는 기울기 오차의 성분은, 높은 주파수성분이 주된 요인이 되어 나타난 것이다.
그래서, 본 예에서는, 그 높은 주파수 성분을 포함한 제1 오차 억압 신호(Vout1)를, 예컨대 미분 회로로 구성되는 연산 회로(18)로 유도하고, 기울기 성분을 포함하는 검출 신호(Vfb2)를 오차 억압 회로(11)에 귀환 저항(RF3, RF4)을 통해 입력시킨다.
오차 억압 회로(11)에서는, 저역 통과 필터(14, 15)를 통해 피드백된 신호(V2a, V2b)와 기울기를 포함하는 검출 신호(Vfb2)가 가산되어, 차동 증폭 회로(111)의 차동 입력 단자에 입력된다.
이 경우, 보정 후의 피드백된 출력 신호(V2a, V2b)는, 도 17의 (A)에 도시하는 바와 같이, 신호(V1a, V1b)에 비해서 신호 간의 기울기의 오차량에 대응하여 ΔV1pf만큼 보정된 상태가 되어 나타난다.
오차 억압 회로(11)에서는, 그 검출 신호(Vfb2)의 기울기 성분을 포함하는 출력 신호(V2a, V2b)와 입력 신호(Vin)를 비교하여, 도 17의 (B)에 도시하는 바와 같은, 상기 신호 간의 기울기의 오차가 억압되도록, ΔVout만큼 보정된 제2 오차 억압 신호(Vout2)를 생성한다.
이에 따라, 도 17의 (C)에 도시하는 바와 같은, 출력 단자(50, 51)로부터, 출력 신호(Vcap10)에 비해서 신호 간의 기울기의 오차량에 대응하여 ΔVcap만큼 보정된 출력 신호(Vcap20)를 출력할 수 있다.
제1 예에서는, 구동 회로(10)가 입력 재현성이 좋은 파형을 출력하는 것을 목적으로 해서 오차 억압 회로(11)에 제1 피드백을 가하고 있었으나, 도 14에 도시하는 제2 피드백 수단인 연산 회로(18)를 추가하고, 제2 오차 억압 신호(Vout2)를 이용해서 신호의 보정 처리를 행함으로써, 파형의 왜곡을 더욱 개선하여 입력 재현성을 더욱 높일 수 있다.
또한, 도 17에서는, 파형의 왜곡의 개선 효과를 알기 쉽게 하기 위해서, 원래의 왜곡된 파형과 보정된 파형과의 위상 관계는 무시하고 있다. 실제 보정된 파형은 미분 신호가 가산되어 있기 때문에, 원래의 왜곡된 파형보다 위상이 진행되어 있게 된다.
[제3 예]
본 발명의 제3 실시형태를 도 18에 기초하여 설명한다. 또한, 전술한 각 예와 동일 부분에 대해서는 그 설명을 생략하고, 동일 부호를 붙인다.
본 예는, 전술한 도 1 또는 도 14의 구동 장치(1)를 구비한 정보 기기의 예를 나타내는 것이다.
도 18은 휴대 전화기 등의 휴대 정보 단말(200)로 이루어지는 정보 기기의 구성예를 도시한다.
휴대 정보 단말(200)은 용량성 부하로서의 압전 스피커 등의 스피커(201)와, 스피커를 구동하는 도 1의 구동 장치(1) 또는 도 6의 구동 장치(2)와, 통신 기능, 정보 처리 기능, 및 조작 처리 기능을 갖는 정보 처리부(202)와, 구동 장치(1) 또는 구동 장치(2), 정보 처리부(202)에 대하여 전력을 공급하는 전지(203)를 갖고 있다. 정보 처리부(202)는 입력 신호(Vin)를 구동 장치(1) 또는 구동 장치(2)에 출력한다. 구동 장치(1) 또는 구동 장치(2)는 입력 신호(Vin)에 기초하여 스피커(201)에 출력 신호(Vcap1)를 출력하고, 스피커(201)에 전력을 공급한다. 또한, 구동 장치(1) 또는 구동 장치(2), 정보 처리부(202)는 LSI(204)로서 집적화해도 좋다. 스피커(201)는 유도성 부하로서의 다이내믹형 스피커여도 좋다.
구동 장치(1)는 전력을 공급하는 제1 기간(T1)과 전력을 공급하지 않고 플로팅 상태로 하는 제2 기간(T2)을 설정하는 기능과, 제1 또는 제2 오차 억압 신호(Vout1, Vout2)에 따라서 제1 기간(T1)과 제2 기간(T2)의 비율을 변경하는 기능을 구비하고 있기 때문에, 스피커(201)를 구동해도, 전하를 유지하고 싶은 기간에 단자 간이 쇼트되는 일이 없으며, 축적된 전하를 소실하는 일이나 단자 간 전압이 저하되는 일을 없앨 수 있으며, 이에 따라, 입력 신호의 재현성이 좋은 출력 신호의 파형을 출력할 수 있다.
또한, 그 소실한 기간의 다음 전력 공급 기간에서, 그 손실분을 보충하기 때문에, 손실분의 전하가 추가되어 공급되는 일은 없으며, 필요 이상의 전력을 소비하는 일도 없어져서, 무효 전력을 발생시키는 일이 없어지기 때문에, 무효 전력을 삭감하여, 저소비화를 도모할 수 있다.

Claims (15)

  1. 스위칭 소자를 이용하여 부하에 대한 전력의 공급을 제어하는 구동 장치로서,
    상기 부하에 접속되고, 복수의 스위칭 소자로 이루어지는 스위칭 회로를 갖는 구동 수단과,
    상기 복수의 스위칭 소자의 동작 전환을 제어하는 제어 수단을 구비하며,
    상기 제어 수단은 1주기 내에서 상기 부하에 전력을 공급하는 제1 기간과, 전력을 공급하지 않고 상기 부하를 플로팅(floating)상태로 설정하는 제2 기간을 설정하고, 상기 제1 기간과 상기 제2 기간의 비율을 변경하는 것을 특징으로 하는 구동 장치.
  2. 제1항에 있어서, 상기 각 스위칭 소자는 상기 부하의 양단 중 어느 한쪽 단자에 접속되는 제1 단자와, 스위칭 제어 신호가 입력되는 제2 단자와, 전원 단자 또는 접지 단자에 접속되는 제3 단자를 가지며,
    상기 제어 수단은 상기 스위칭 제어 신호의 1주기 내에 있어서,
    상기 부하의 한쪽 단자를 상기 전원 단자에 접속하고, 상기 부하의 다른쪽 단자를 상기 접지 단자에 접속함으로써, 상기 부하에 전력을 공급하는 상기 제1 기간과,
    상기 부하의 양방의 단자를 플로팅 상태로 설정함으로써, 상기 부하에 전력을 공급하지 않는 상기 제2 기간을 갖는 것을 특징으로 하는 구동 장치.
  3. 제1항에 있어서, 상기 각 스위칭 소자는 상기 부하의 양단 중 어느 한쪽 단자에 접속되는 제1 단자와, 스위칭 제어 신호가 입력되는 제2 단자와, 전원 단자 또는 접지 단자에 접속되는 제3 단자를 가지며,
    상기 제어 수단은 상기 스위칭 제어 신호의 1주기 내에 있어서,
    상기 부하의 한쪽 단자를 상기 전원 단자에 접속하고, 상기 부하의 다른쪽 단자를 상기 접지 단자에 접속함으로써, 상기 부하에 전력을 공급하는 상기 제1 기간과,
    상기 부하의 한쪽 단자를 상기 전원 단자 또는 상기 접지 단자에 접속하고, 상기 부하의 다른쪽 단자를 플로팅 상태로 설정함으로써, 상기 부하에 전력을 공급하지 않는 상기 제2 기간을 갖는 것을 특징으로 하는 구동 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 부하의 양단의 출력 단자에 나타나는 출력 신호를, 입력 신호가 입력되는 입력 단자측으로 피드백시키는 제1 피드백 수단과,
    상기 입력 단자에 접속되며, 상기 제1 피드백 수단에 의해 피드백된 출력 신호를 상기 입력 신호와 비교하여 상기 신호 간의 오차를 검출하고, 상기 오차를 보정한 오차 억압 신호를 생성하는 오차 억압 수단을 구비하며,
    상기 제어 수단은 상기 오차 억압 신호에 기초하여, 상기 구동 수단의 상기 복수의 스위칭 소자의 동작 전환을 제어하는 것을 특징으로 하는 구동 장치.
  5. 제4항에 있어서, 상기 제어 수단은 상기 오차 억압 신호의 절대치에 따라서, 상기 비율을 변경하는 것을 특징으로 하는 구동 장치.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제어 수단은 상기 부하의 양단의 출력 단자에 나타나는 출력 신호의 정극성에 있어서는, 상기 부하의 정극성측의 출력 단자로부터만 전력을 공급하고, 상기 출력 신호의 부극성에 있어서는, 상기 부하의 부극성측의 출력 단자로부터만 전력을 공급하는 것을 특징으로 하는 구동 장치.
  7. 제4항에 있어서, 상기 제어 수단은 삼각파를 발생하는 삼각파 발생 수단과, 상기 삼각파와 상기 오차 억압 신호를 비교하는 비교 수단과, 상기 비교 수단으로부터의 출력에 기초하여 구동 회로를 제어하는 제어 신호를 생성하는 제어 신호 생성 수단을 구비하는 것을 특징으로 하는 구동 장치.
  8. 제4항에 있어서, 상기 오차 억압 수단으로부터 출력된 신호의 기울기 성분을 검출하고, 상기 기울기 성분을 상기 오차 억압 수단의 입력 단자측으로 피드백시키는 제2 피드백 수단을 구비하며,
    상기 오차 억압 수단은 상기 제1 피드백 수단에 의해 피드백된 출력 신호에 상기 제2 피드백 수단에 의해 피드백된 상기 기울기 성분을 더한 합성 신호와 상기 입력 신호를 비교하여 상기 신호 간의 오차를 검출하고, 상기 오차를 보정한 오차 억압 신호를 생성하는 것을 특징으로 하는 구동 장치.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 구동 수단은 상기 부하에 직접 접속되어 있는 것을 특징으로 하는 구동 장치.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 부하는 용량성 부하인 것을 특징으로 하는 구동 장치.
  11. 제10항에 있어서, 상기 용량성 부하는 압전 스피커인 것을 특징으로 하는 구동 장치.
  12. 스위칭 소자를 이용하여 부하에 대한 전력의 공급을 제어하는 제1항 내지 제3항 중 어느 한 항에 기재된 구동 장치와,
    통신 기능 및 정보 처리 기능을 가지며, 상기 구동 장치를 제어하는 정보 처리부와,
    상기 구동 장치 및 상기 정보 처리부에 대하여 전력을 공급하는 전지
    를 구비한 것을 특징으로 하는 정보 기기.
  13. 스위칭 소자를 이용하여 부하에 대한 전력의 공급을 제어하는 구동 방법으로서,
    상기 각 스위칭 소자의 동작을 전환하여, 1 주기 내에서 상기 부하에 전력을 공급하는 제1 기간과 전력을 공급하지 않고 상기 부하를 플로팅 상태로 설정하는 제2 기간을 갖고, 상기 제1 기간과 상기 제2 기간의 비율을 변경하는 것을 특징으로 하는 구동 방법.
  14. 삭제
  15. 제13항에 있어서, 상기 부하의 양단의 출력 단자에 나타나는 출력 신호의 정극성에 있어서는, 상기 부하의 정극성측의 출력 단자로부터만 전력을 공급하고, 상기 출력 신호의 부극성에 있어서는, 상기 부하의 부극성측의 출력 단자로부터만 전력을 공급하는 것을 특징으로 하는 구동 방법.
KR1020087018538A 2006-05-15 2007-05-15 구동 장치, 구동 방법, 및 정보 기기 KR101062259B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00135596 2006-05-15
JP2006135596 2006-05-15
PCT/JP2007/059940 WO2007132839A1 (ja) 2006-05-15 2007-05-15 駆動装置、駆動方法、ならびに情報機器

Publications (2)

Publication Number Publication Date
KR20080090479A KR20080090479A (ko) 2008-10-08
KR101062259B1 true KR101062259B1 (ko) 2011-09-06

Family

ID=38693929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087018538A KR101062259B1 (ko) 2006-05-15 2007-05-15 구동 장치, 구동 방법, 및 정보 기기

Country Status (6)

Country Link
US (1) US7656202B2 (ko)
EP (1) EP2020750B1 (ko)
JP (1) JP4950187B2 (ko)
KR (1) KR101062259B1 (ko)
CN (2) CN101443998B (ko)
WO (1) WO2007132839A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1770855B1 (en) * 2005-09-28 2011-08-17 Yamaha Corporation Class D amplifier
JP5136016B2 (ja) * 2006-11-27 2013-02-06 セイコーエプソン株式会社 駆動装置、物理量測定装置及び電子機器
ITMI20080183A1 (it) * 2008-02-06 2009-08-07 St Microelectronics Srl Dispositivo amplificatore e sistema impiegante il dispositivo
US8299820B2 (en) * 2008-09-30 2012-10-30 Infineon Technologies Austria Ag Circuit including a resistor arrangement for actuation of a transistor
US8829946B2 (en) 2008-09-30 2014-09-09 Infineon Technologies Austria Ag Circuit for driving a transistor dependent on a measurement signal
US8649537B2 (en) * 2009-07-24 2014-02-11 Asahi Kasei Microdevices Corporation Drive device
EP2486651B1 (en) * 2009-10-09 2014-07-23 Ericsson Modems SA Pulse width modulation for a switching amplifier
US8008969B1 (en) * 2010-03-30 2011-08-30 Texas Instruments Incorporated Single supply class-D amplifier
JP2011249942A (ja) * 2010-05-24 2011-12-08 Sony Corp クロック調整回路、デューティ比のずれ検出回路、撮像装置、及び、クロック調整方法
FR2966994B1 (fr) * 2010-11-02 2018-01-26 Cddic Amplificateur audio class-d pwm combine avec un elevateur de tension et avec controle de dissipation.
US9000690B2 (en) * 2012-06-13 2015-04-07 Texas Instruments Incorporated Driver for capacitive loads
US9143123B2 (en) * 2012-07-10 2015-09-22 Infineon Technologies Ag RF switch, mobile communication device and method for switching an RF signal
CN103825562B (zh) * 2012-11-19 2017-08-25 北京北广科技股份有限公司 场效应管功率放大器及系统
JP6186135B2 (ja) * 2013-02-26 2017-08-23 京セラ株式会社 Ｄ級アンプおよび電子機器
JP6308696B1 (ja) * 2016-12-28 2018-04-11 株式会社Ｃｒｉ・ミドルウェア 音声再生装置
JP6308705B1 (ja) * 2017-03-21 2018-04-11 株式会社Ｃｒｉ・ミドルウェア 音声再生装置
WO2020050917A1 (en) * 2018-09-05 2020-03-12 Rambus Inc. Direct-switching h-bridge current-mode drivers
TWI757016B (zh) * 2020-12-30 2022-03-01 茂達電子股份有限公司 電容性揚聲器驅動電路
US12003222B2 (en) * 2021-08-13 2024-06-04 Texas Instruments Incorporated Methods and apparatus to generate a modulation protocol to output audio
US12034420B2 (en) 2021-09-30 2024-07-09 Texas Instruments Incorporated Switching amplifier having linear transition totem pole modulation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060549A (ja) * 2004-08-20 2006-03-02 Yamaha Corp ディジタルアンプ

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0728181B2 (ja) * 1988-12-28 1995-03-29 パイオニア株式会社 パルス幅変調増幅回路
JPH0364299A (ja) * 1989-08-02 1991-03-19 Nec Corp 音声合成ｌｓｉ装置
US6147545A (en) * 1994-03-08 2000-11-14 Texas Instruments Incorporated Bridge control circuit for eliminating shoot-through current
US5672998A (en) 1995-08-09 1997-09-30 Harris Corporation Class D amplifier and method
US5805020A (en) 1996-06-27 1998-09-08 Harris Corporation Silent start class D amplifier
US6229389B1 (en) 1998-11-18 2001-05-08 Intersil Corporation Class D modulator with peak current limit and load impedance sensing circuits
JP4128700B2 (ja) * 1999-09-08 2008-07-30 ローム株式会社 誘導性負荷駆動回路
US6262632B1 (en) 1999-11-16 2001-07-17 Texas Instruments Incorporated Concept and method to enable filterless, efficient operation of Class-D amplifiers
US6211728B1 (en) 1999-11-16 2001-04-03 Texas Instruments Incorporated Modulation scheme for filterless switching amplifiers
US6441685B1 (en) * 2000-03-17 2002-08-27 Jl Audio, Inc. Amplifier circuit and method for providing negative feedback thereto
US6614297B2 (en) 2001-07-06 2003-09-02 Texas Instruments Incorporated Modulation scheme for filterless switching amplifiers with reduced EMI
JP5102418B2 (ja) * 2001-08-22 2012-12-19 旭化成エレクトロニクス株式会社 ディスプレイパネル駆動回路
WO2003021778A2 (en) * 2001-09-04 2003-03-13 Xtremespectrum, Inc. Monocycle generator
CN1465492A (zh) * 2002-07-02 2004-01-07 四川大学 节能型电动车驱动装置
JP3499236B1 (ja) * 2002-08-28 2004-02-23 株式会社フライングモール ディジタル電力増幅器
JP3776392B2 (ja) * 2002-10-03 2006-05-17 三菱電機株式会社 Ｄ級増幅器
JP4770292B2 (ja) * 2004-07-02 2011-09-14 ヤマハ株式会社 パルス幅変調増幅器
JP4535819B2 (ja) * 2004-09-24 2010-09-01 Ｎｅｃアクセステクニカ株式会社 駆動回路および該駆動回路を備える携帯機器
JP4515926B2 (ja) 2005-01-24 2010-08-04 旭化成エレクトロニクス株式会社 デジタルスイッチングアンプ
US7227408B2 (en) 2005-05-26 2007-06-05 Bhc Consulting Pty., Ltd. Low distortion class-D amplifier using sampling of a servo-loop amplifier output
US7355473B2 (en) 2005-11-03 2008-04-08 Amazion Electronics, Inc. Filterless class D power amplifier
KR100977505B1 (ko) * 2006-05-15 2010-08-23 아사히 가세이 일렉트로닉스 가부시끼가이샤 구동 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060549A (ja) * 2004-08-20 2006-03-02 Yamaha Corp ディジタルアンプ

Also Published As

Publication number Publication date
US7656202B2 (en) 2010-02-02
US20070290726A1 (en) 2007-12-20
CN101443998B (zh) 2011-05-04
JP4950187B2 (ja) 2012-06-13
CN101443999A (zh) 2009-05-27
CN101443999B (zh) 2012-07-25
CN101443998A (zh) 2009-05-27
EP2020750A1 (en) 2009-02-04
EP2020750A4 (en) 2013-02-27
KR20080090479A (ko) 2008-10-08
WO2007132839A1 (ja) 2007-11-22
EP2020750B1 (en) 2014-12-17
JPWO2007132839A1 (ja) 2009-09-24

Similar Documents

Publication Publication Date Title
KR101062259B1 (ko) 구동 장치, 구동 방법, 및 정보 기기
US7339425B2 (en) Class-D audio amplifier with half-swing pulse-width-modulation
US6232833B1 (en) Low noise low distortion class D amplifier
US7295063B2 (en) Class D amplifier
US8823343B2 (en) Power amplifying circuit, DC-DC converter, peak holding circuit, and output voltage control circuit including the peak holding circuit
US7332962B2 (en) Filterless class D power amplifier
US8044719B2 (en) Class D amplifier circuit
KR100746859B1 (ko) Ｄ 급 증폭기
US7852156B1 (en) Class-D power amplifier having distortion-suppressing function
US20080042743A1 (en) Differential input class d amplifier
US20070247219A1 (en) Switching power amplifier
US20100315163A1 (en) Class D Power Amplifier
KR100977505B1 (ko) 구동 장치
CN100468960C (zh) D类放大器
CN111628728A (zh) 音频调制电路和电子设备
US20060226904A1 (en) Minimum on time, dual supply class D amplifiers with ground speaker returns and methods of class D amplification
US7825725B2 (en) Class D amplifier
WO2023155600A1 (zh) 共模电压动态调制电路、方法和d类音频功率放大器
WO2007080828A1 (ja) 負出力レギュレータ回路及びこれを用いた電気機器
JP3124179B2 (ja) パルス幅変調回路
JP2009284413A (ja) ディジタル電力増幅器
NL2023245B1 (en) Three level PWM Class D amplifier
JP2010213112A (ja) Ｄ級増幅回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 8