KR101057920B1

KR101057920B1 - 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법

Info

Publication number: KR101057920B1
Application number: KR1020097001967A
Authority: KR
Inventors: 히로시 이바라키; 미노루 다케다; 게이지 아카마츠; 겐지 오가와; 노부히코 나카무라
Original assignee: 파나소닉 주식회사
Priority date: 2007-04-25
Filing date: 2008-04-23
Publication date: 2011-08-19
Also published as: JP5245282B2; CN101548307B; US20100039415A1; CN101548307A; KR20090081366A; JP2008268796A; WO2008132840A1; US8207913B2

Abstract

플라즈마 디스플레이 패널과, 초기화 기간에서 완만하게 하강하는 하강 경사 파형 전압을 발생시킴과 아울러 1 필드 기간의 적어도 하나의 서브필드(제 1 SF)의 초기화 기간에서는 완만하게 상승하는 제 1 경사 파형 전압을 발생시키는 주사 전극 구동 회로와, 패널 온도 검출 회로를 구비한 플라즈마 디스플레이 장치에 있어서, 상기 패널 온도 검출 회로에서 검출한 온도에 따라, 상기 하강 경사 파형 전압에서의 최저 전압을, 제 1 전압(Vi4L), 상기 제 1 전압(Vi4L)보다도 전압값이 높은 제 2 전압(Vi4M), 또는 상기 제 2 전압(Vi4M)보다도 전압값이 높은 제 3 전압(Vi4H)으로 전환한다.

Description

플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법{PLASMA DISPLAY EQUIPMENT AND METHOD OF DRIVING PLASMA DISPLAY PANEL}

본 발명은 벽걸이 텔레비전이나 대형 모니터에 사용되는 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법에 관한 것이다.

플라즈마 디스플레이 패널(이하, 「패널」이라고 약기함)로서 대표적인 교류 면 방전형 패널에는, 대향 배치된 전면판과 배면판 사이에 다수의 방전 셀이 형성되어 있다. 전면판에는, 1대의 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍이 전면 유리 기판 상에 서로 평행하게 복수쌍 형성되어 있다. 그리고, 표시 전극쌍을 덮도록 유전체층 및 보호층이 형성되어 있다. 배면판에는, 배면 유리 기판 상에 복수가 평행한 데이터 전극과, 그들을 덮도록 유전체층과, 또 그 위에 데이터 전극과 평행하게 복수의 격벽이 각각 형성되어 있다. 그리고, 유전체층의 표면과 격벽의 측면에 형광체층이 형성되어 있다. 또한, 표시 전극쌍과 데이터 전극이 입체 교차하도록, 전면판과 배면판이 대향 배치되어 밀봉되어 있다. 그리고, 내부의 방전 공간에는, 예컨대 분압비로 5%의 크세논을 포함하는 방전 가스가 봉입되어 있 다. 여기서, 표시 전극쌍과 데이터 전극이 대향하는 부분에 방전 셀이 형성된다. 이러한 구성의 패널에 있어서, 각 방전 셀 내에서 가스 방전에 의해 자외선을 발생시키고, 이 자외선으로 적색(R), 녹색(G) 및 청색(B)의 각 색의 형광체를 여기 발광시켜 컬러 표시를 행하고 있다.

패널을 구동하는 방법으로서는, 서브필드법, 즉, 1 필드 기간을 복수의 서브필드에 분할한 뒤에, 발광시킬 서브필드의 조합에 의해 계조 표시를 행하는 방법이 일반적으로 사용되고 있다.

각 서브필드는 초기화 기간, 기입 기간 및 유지 기간을 갖는다. 초기화 기간에서는 초기화 방전을 발생하여, 연속되는 기입 동작에 필요한 벽 전하를 각 전극 상에 형성함과 아울러, 기입 방전을 안정하게 발생시키기 위한 프라이밍 입자(방전을 위한 기폭제=여기 입자)를 발생시킨다. 기입 기간에서는, 표시를 행해야 할 방전 셀에 선택적으로 기입 펄스 전압을 인가하여 기입 방전을 발생시켜 벽 전하를 형성한다(이하, 이 동작을 「기입」이라고도 기재함). 그리고, 유지 기간에서는, 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍에 교대로 유지 펄스 전압을 인가하여, 기입 방전을 일으킨 방전 셀에서 유지 방전을 발생시켜, 대응하는 방전 셀의 형광체층을 발광시키는 것에 의해 화상 표시를 행한다.

또한, 서브필드법 중에서도, 완만하게 변화되는 전압 파형을 이용하여 초기화 방전을 행하고, 또 유지 방전을 행한 방전 셀에 대하여 선택적으로 초기화 방전을 행함으로써, 계조 표시에 관계되지 않은 발광을 극력 줄여 콘트라스트비를 향상시킨 구동 방법이 개시되어 있다.

구체적으로는, 복수의 서브필드 중, 하나의 서브필드의 초기화 기간에 있어서는 모든 방전 셀에 초기화 방전을 발생시키는 전체 셀 초기화 동작을 행하고, 다른 서브필드의 초기화 기간에 있어서는 직전의 유지 기간에서 유지 방전을 행한 방전 셀에만 초기화 방전을 발생시키는 선택 초기화 동작을 행한다. 이와 같이 구동함으로써, 화상의 표시에 관계가 없는 발광에 의존하여 변화되는 흑 표시 영역의 휘도(이하, 「흑 휘도」라고 약기함)는 전체 셀 초기화 동작에 있어서의 미약 발광만으로 되어, 콘트라스트가 높은 화상 표시가 가능해진다(예컨대, 특허 문헌 1 참조).

또한, 상술한 특허 문헌 1에는, 유지 기간에 있어서의 최후의 유지 펄스의 펄스 폭을 다른 유지 펄스의 펄스 폭보다도 짧게 하여, 표시 전극쌍간의 벽 전하에 의한 전위차를 완화하는 소위 세폭(細幅) 소거 방전에 관해서도 기재되어 있다. 이 세폭 소거 방전에 의해서, 연속되는 서브필드의 기입 기간에서의 기입 동작을 안정시켜, 콘트라스트비가 높은 플라즈마 디스플레이 장치를 실현할 수 있다.

최근에는, 더욱더의 패널의 고세밀화가 진행시켜지고 있지만, 고세밀화된 패널에서는, 패널 내에 형성되는 전극의 수가 증가하기 때문에, 기입에 소요되는 시간이 증대하지 않도록 기입 펄스 전압의 펄스 폭을 단축해야 하여, 이것에 의해 기입이 불안정하게 된다고 하는 문제가 있었다.

또한, 패널의 고세밀화에 동반하여 미세화된 방전 셀에서는, 벽 전하가 손실되는 전하 손실이라고 불리는 현상이 생기기 쉬운 것이 확인되어 있다. 이 전하 손실이 발생하면, 방전 불량이 발생하여 화상 표시 품질을 열화시키거나, 또는, 방 전의 발생에 필요한 인가 전압을 상승시키거나 한다고 하는 문제가 생기고 있었다.

전하 손실이 발생하는 주된 원인의 하나로서 기입 동작시의 방전 편차가 있다. 예컨대, 기입 동작시의 방전 편차가 크고, 기입 방전이 강하게 발생하게 되면, 발광시키는 방전 셀과 비발광의 방전 셀이 인접한 장소에서, 발광시키는 방전 셀이 비발광의 방전 셀로부터 벽 전하를 빼앗아 버리는 경우가 있어, 전하 손실이 발생한다. 따라서, 기입 방전을 가능한 한 안정하게 발생시키는 것이, 전하 손실을 방지하기 위해서는 중요하다.

특허 문헌 1 : 일본 특허 공개 제2000-242224호 공보

발명의 개시

본 발명의 플라즈마 디스플레이 장치는, 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍을 갖는 방전 셀을 복수 구비한 패널과, 1 필드 기간 내에 마련된 초기화 기간과 기입 기간과 유지 기간을 갖는 복수의 서브필드의 초기화 기간에서 완만하게 하강하는 하강 경사 파형 전압(downward inclined waveform voltage)을 발생시킴과 아울러 1 필드 기간의 적어도 하나의 서브필드의 초기화 기간에서는 완만하게 상승하는 제 1 경사 파형 전압을 발생시켜 주사 전극을 구동하는 주사 전극 구동 회로와, 온도 센서를 가지며, 패널의 온도를 검출하는 패널 온도 검출 회로를 구비하고 있다. 그리고, 주사 전극 구동 회로는, 하강 경사 파형 전압에서의 최저 전압을, 제 1 전압과, 제 1 전압보다도 전압값이 높은 제 2 전압과, 제 2 전압보다도 전압값이 높은 제 3 전압으로 전환하여 하강 경사 파형 전압을 발생시킴과 아울러, 패널 온도 검출 회로에서 검출한 온도에 따라 상술한 최저 전압을 전환하여 하강 경사 파형 전압을 발생시키는 것을 특징으로 한다.

이것에 의해, 고세밀화된 패널에 있어서도, 기입 방전을 발생시키기 위해서 필요한 전압을 높게 하지 않고, 기입 방전을 안정하게 발생시킬 수 있어, 패널의 화상 표시 품질을 향상시킬 수 있다.

또한, 이 플라즈마 디스플레이 장치에 있어서, 패널 온도 검출 회로는, 검출한 온도와 미리 정한 저온 임계값 및 미리 정한 고온 임계값의 비교를 행한다. 그리고, 주사 전극 구동 회로는, 패널 온도 검출 회로에서 검출한 온도가 고온 임계값 이상이라고 판정되었을 때에는 상술한 최저 전압을 제 3 전압으로 하여 하강 경사 파형 전압을 발생시키고, 패널 온도 검출 회로에서 검출한 온도가 저온 임계값 미만이라고 판정되었을 때에는 상술한 최저 전압을 제 1 전압으로 하여 하강 경사 파형 전압을 발생시키며, 패널 온도 검출 회로에서 검출한 온도가 저온 임계값 이상 고온 임계값 미만이라고 판정되었을 때에는 상술한 최저 전압을 제 2 전압으로 하여 하강 경사 파형 전압을 발생시키는 것을 특징으로 한다. 이것에 의해, 기입 방전을 안정하게 발생시킬 수 있어, 패널의 화상 표시 품질을 향상시킬 수 있다.

또한, 이 플라즈마 디스플레이 장치에 있어서, 주사 전극 구동 회로는, 패널 온도 검출 회로에서 검출한 온도가 고온 임계값 이상이라고 판정되었을 때에는, 직전의 서브필드의 유지 기간에서의 유지 펄스의 총수가 소정값 이상인 서브필드에서, 상술한 최저 전압을 제 3 전압으로 하여 하강 경사 파형 전압을 발생시키는 구성으로 하여도 좋다. 이것에 의해, 기입 방전을 더 안정하게 발생시킬 수 있어, 패널의 화상 표시 품질을 더 향상시킬 수 있다.

또한, 이 플라즈마 디스플레이 장치에 있어서, 주사 전극 구동 회로는, 제 1 경사 파형 전압을 발생시키는 서브필드에서는, 상술한 최저 전압을 제 2 전압으로 하여 하강 경사 파형 전압을 발생시키는 구성으로 하여도 좋다. 이것에 의해, 기입 방전을 더 안정하게 발생시킬 수 있다.

또한, 본 발명의 패널의 구동 방법은, 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍을 갖는 방전 셀을 복수 구비한 패널의 구동 방법이다. 그리고, 초기화 기간과 기입 기간과 유지 기간을 갖는 서브필드를 1 필드 기간 내에 복수 마련하고 있다. 그리고, 초기화 기간에서 완만하게 하강하는 하강 경사 파형 전압을 발생시킴과 아울러 1 필드 기간의 적어도 하나의 서브필드의 초기화 기간에서는 완만하게 상승하는 제 1 경사 파형 전압을 발생시켜 주사 전극에 인가하고, 하강 경사 파형 전압에서의 최저 전압을, 제 1 전압과, 제 1 전압보다도 전압값이 높은 제 2 전압과, 제 2 전압보다도 전압값이 높은 제 3 전압으로 전환하여 하강 경사 파형 전압을 발생시킴과 아울러, 온도 센서를 이용하여 패널의 온도를 검출하여, 검출한 온도에 따라 상술한 최저 전압을 전환해서 하강 경사 파형 전압을 발생시키는 것을 특징으로 한다. 이것에 의해, 고세밀화된 패널에 있어서도, 기입 방전을 발생시키기 위해 필요한 전압을 높게 하지 않고, 기입 방전을 안정하게 발생시킬 수 있어, 패널의 화상 표시 품질을 향상시킬 수 있다.

또한, 본 발명의 패널의 구동 방법에서는, 검출한 온도와 미리 정한 저온 임계값 및 미리 정한 고온 임계값의 비교를 행한다. 그리고, 검출한 온도가 고온 임계값 이상일 때에는 상술한 최저 전압을 제 3 전압으로 하여 하강 경사 파형 전압을 발생시키고, 검출한 온도가 저온 임계값 미만일 때에는 상술한 최저 전압을 제 1 전압으로 하여 하강 경사 파형 전압을 발생시키며, 검출한 온도가 저온 임계값 이상 고온 임계값 미만일 때에는 상술한 최저 전압을 제 2 전압으로 하여 하강 경사 파형 전압을 발생시키는 것을 특징으로 한다. 이것에 의해, 기입 방전을 안정하게 발생시킬 수 있어, 패널의 화상 표시 품질을 향상시킬 수 있다.

또한, 본 발명의 패널의 구동 방법에서는, 검출한 온도가 고온 임계값 이상일 때에는, 직전의 서브필드의 유지 기간에서의 유지 펄스의 총수가 소정값 이상인 서브필드에서, 상술한 최저 전압을 제 3 전압으로 하여 하강 경사 파형 전압을 발생시켜도 좋다. 이것에 의해, 기입 방전을 더 안정하게 발생시킬 수 있어, 패널의 화상 표시 품질을 더 향상시킬 수 있다.

또한, 본 발명의 패널의 구동 방법에서는, 제 1 경사 파형 전압을 발생시키는 서브필드에 있어서는, 상술한 최저 전압을 제 2 전압으로 하여 하강 경사 파형 전압을 발생시켜도 좋다. 이것에 의해, 기입 방전을 더 안정하게 발생시킬 수 있다.

도 1은 본 발명의 실시 형태 1에 있어서의 패널의 구조를 나타내는 분해 사시도,

도 2는 동(同) 패널의 전극 배열도,

도 3은 동 패널의 각 전극에 인가하는 구동 전압 파형도,

도 4는 본 발명의 실시 형태 1에 있어서의 서브필드 구성의 일례를 나타내는 도면,

도 5a는 본 발명의 실시 형태 1에 있어서의 서브필드 구성의 일례를 나타내는 도면,

도 5b는 본 발명의 실시 형태 1에 있어서의 서브필드 구성의 일례를 나타내는 도면,

도 5c는 본 발명의 실시 형태 1에 있어서의 서브필드 구성의 일례를 나타내는 도면,

도 6은 본 발명의 실시 형태 1에 있어서의 초기화 전압과 기입 펄스 전압의 관계를 나타내는 도면,

도 7은 본 발명의 실시 형태 1에 있어서의 초기화 전압과 주사 펄스 전압의 관계를 나타내는 도면,

도 8은 본 발명의 실시 형태 1에 있어서의 패널의 온도와 주사 펄스 전압의 관계를 나타내는 도면,

도 9는 본 발명의 실시 형태 1에 있어서의 플라즈마 디스플레이 장치의 회로 블럭도,

도 10은 본 발명의 실시 형태 1에 있어서의 주사 전극 구동 회로의 회로도,

도 11은 본 발명의 실시 형태 1에 있어서의 유지 펄스 발생 회로의 회로도,

도 12는 본 발명의 실시 형태 1에 있어서의 전체 셀 초기화 기간의 주사 전극 구동 회로의 동작의 일례를 설명하기 위한 타이밍차트,

도 13은 본 발명의 실시 형태 1에 있어서의 전체 셀 초기화 기간의 주사 전극 구동 회로의 동작의 다른 예를 설명하기 위한 타이밍차트,

도 14는 본 발명의 실시 형태 1에 있어서의 전체 셀 초기화 기간의 주사 전극 구동 회로의 동작의 다른 예를 설명하기 위한 타이밍차트,

도 15는 본 발명의 실시 형태 2에 있어서의 서브필드 구성의 일례를 나타내는 도면,

도 16a는 본 발명의 실시 형태 3에 있어서의 서브필드 구성의 일례를 나타내는 도면,

도 16b는 본 발명의 실시 형태 3에 있어서의 서브필드 구성의 일례를 나타내는 도면,

도 16c는 본 발명의 실시 형태 3에 있어서의 서브필드 구성의 일례를 나타내는 도면,

도 17은 본 발명의 실시 형태에 있어서의 구동 전압 파형의 다른 예를 나타낸 파형도이다.

부호의 설명

1 : 플라즈마 디스플레이 장치

10 : 패널

21 : (유리제의) 전면판

22 : 주사 전극

23 : 유지 전극

24 : 표시 전극쌍

25, 33 : 유전체층

26 : 보호층

31 : 배면판

32 : 데이터 전극

34 : 격벽

35 : 형광체층

41 : 화상 신호 처리 회로

42 : 데이터 전극 구동 회로

43 : 주사 전극 구동 회로

44 : 유지 전극 구동 회로

45 : 타이밍 발생 회로

46 : 패널 온도 검출 회로

47 : 온도 센서

50, 60 : 유지 펄스 발생 회로

51, 61 : 전력 회수 회로

52, 62 : 클램프 회로

53 : 초기화 파형 발생 회로

54 : 주사 펄스 발생 회로

55 : 제 1 미러 적분 회로

56 : 제 2 미러 적분 회로

57 : 제 3 미러 적분 회로

Q1, Q2, Q3, Q4, Q11, Q13, Q14, Q15, Q16, Q21, Q31, Q32, Q33, Q34, Q36, Q37, Q38, Q39, QH1~QHn, QL1~QLn : 스위칭 소자

C1, C10, C11, C12, C21, C30, C31 : 콘덴서

L1, L30 : 인덕터

D1, D2, D12, D13, D21, D22, D23, D24, D31, D32, D33 : 다이오드

AG : 앤드 게이트

CP : 비교기

PC : 포토 커플러

R10, R11, R12, R13, R14 : 저항

발명을 실시하기 위한 최선의 형태

이하, 본 발명의 실시 형태에 있어서의 플라즈마 디스플레이 장치에 대하여 도면을 이용해서 설명한다.

(실시 형태 1)

도 1은 본 발명의 실시 형태 1에 있어서의 패널(10)의 구조를 나타내는 분해 사시도이다. 유리제의 전면판(21) 상에는, 주사 전극(22)과 유지 전극(23)으로 이루어지는 표시 전극쌍(24)이 복수 형성되어 있다. 그리고, 주사 전극(22)과 유지 전극(23)을 덮도록 유전체층(25)이 형성되고, 그 유전체층(25) 상에 보호층(26)이 형성되어 있다.

또한, 보호층(26)은, 방전 셀에서의 방전 개시 전압을 낮추기 위해서, 패널의 재료로서 사용 실적이 있으며, 네온(Ne) 및 제논(Xe) 가스를 봉입한 경우에 2차 전자 방출 계수가 크고 내구성이 우수한 MgO를 주성분으로 하는 재료로 형성되어 있다.

배면판(31) 상에는 데이터 전극(32)이 복수 형성되고, 데이터 전극(32)을 덮도록 유전체층(33)이 형성되며, 또 그 위에 우물 정(井)자 형상의 격벽(34)이 형성되어 있다. 그리고, 격벽(34)의 측면 및 유전체층(33) 상에는 적색(R), 녹색(G) 및 청색(B)의 각 색으로 발광하는 형광체층(35)이 마련되어 있다.

이들 전면판(21)과 배면판(31)은, 미소한 방전 공간을 사이에 두고 표시 전극쌍(24)과 데이터 전극(32)이 교차하도록 대향 배치되고, 그 외주부를 유리 슬릿 등의 밀봉재에 의해 밀봉하고 있다. 그리고, 내부의 방전 공간에는, 네온과 제논의 혼합 가스가 방전 가스로서 봉입되어 있다. 또, 본 실시 형태에서는, 발광 효율을 향상시키기 위해 제논 분압을 약 10%로 한 방전 가스를 이용하고 있다. 방전 공간은 격벽(34)에 의해 복수의 구획으로 구획되어 있고, 표시 전극쌍(24)과 데이터 전극(32)이 교차하는 부분에 방전 셀이 형성되어 있다. 그리고, 이들 방전 셀 이 방전, 발광하는 것에 의해 화상이 표시된다.

또, 패널(10)의 구조는 상술한 것에 한정되는 것은 아니고, 예컨대 스트라이프 형상의 격벽을 구비한 것이더라도 좋다. 또한, 방전 가스의 혼합 비율도 상술한 수치에 한정되는 것은 아니고, 그 외의 혼합 비율이더라도 좋다.

도 2는 본 발명의 실시 형태 1에 있어서의 패널(10)의 전극 배열도이다. 패널(10)에는, 행 방향으로 긴 n개의 주사 전극 SC1~SCn(도 1의 주사 전극(22)) 및 n개의 유지 전극 SU1~SUn(도 1의 유지 전극(23))이 배열되고, 열 방향으로 긴 m개의 데이터 전극 D1~Dm(도 1의 데이터 전극(32))이 배열되어 있다. 그리고, 1쌍의 주사 전극 SCi(i=1~n) 및 유지 전극 SUi와 하나의 데이터 전극 Dj(j=1~m)가 교차한 부분에 방전 셀이 형성되고, 방전 셀은 방전 공간 내에 m×n개 형성되어 있다. 또, 도 1, 도 2에 도시한 바와 같이, 주사 전극 SCi와 유지 전극 SUi는 서로 평행하게 쌍을 이루어 형성되어 있기 때문에, 주사 전극 SC1~SCn과 유지 전극 SU1~SUn의 사이에 큰 전극간 용량 Cp가 존재한다.

다음으로, 패널(10)을 구동하기 위한 구동 전압 파형과 그 동작의 개요에 대하여 설명한다. 본 실시 형태에 있어서의 플라즈마 디스플레이 장치는, 서브필드법, 즉 1 필드 기간을 복수의 서브필드으로 분할하고, 서브필드마다 각 방전 셀의 발광·비발광을 제어하는 것에 의해 계조 표시를 행한다. 각각의 서브필드는 초기화 기간, 기입 기간 및 유지 기간을 갖는다.

각 서브필드에 있어서, 초기화 기간에서는 초기화 방전을 발생하여, 연속하는 기입 방전에 필요한 벽 전하를 각 전극 상에 형성한다. 또한, 방전 지연을 작 게 하여 기입 방전을 안정하게 발생시키기 위한 프라이밍 입자(방전을 위한 기폭제=여기 입자)를 발생시킨다고 하는 기능을 갖는다. 이 때의 초기화 동작에는, 모든 방전 셀에서 초기화 방전을 발생시키는 전체 셀 초기화 동작과, 직전의 서브필드에서 유지 방전을 행한 방전 셀에서만 선택적으로 초기화 방전을 발생시키는 선택 초기화 동작이 있다.

기입 기간에서는, 후에 연속하는 유지 기간에서 발광시켜야 되는 방전 셀에서 선택적으로 기입 방전을 발생하여 벽 전하를 형성한다. 그리고, 유지 기간에서는, 휘도 가중치에 비례한 수의 유지 펄스를 표시 전극쌍(24)에 교대로 인가하여, 기입 방전을 발생한 방전 셀에서 유지 방전을 발생시켜 발광시킨다. 이 때의 비례 정수를 「휘도 배율」이라고 부른다.

또, 본 실시 형태에서는, 유지 기간의 최후에 경사 파형 전압을 발생시키고 있으며, 이것에 의해, 연속하는 서브필드의 기입 기간에서의 기입 동작을 안정시키고 있다. 이하, 우선 구동 전압 파형의 개요에 대하여 설명하고, 계속해서 구동 회로의 구성에 대하여 설명한다.

도 3은 본 발명의 실시 형태 1에 있어서의 패널(10)의 각 전극에 인가하는 구동 전압 파형도이다. 도 3에는, 2개의 서브필드의 구동 전압 파형, 즉 전체 셀 초기화 동작을 행하는 서브필드(이하, 「전체 셀 초기화 서브필드」라고 호칭함)와, 선택 초기화 동작을 행하는 서브필드(이하, 「선택 초기화 서브필드」라고 호칭함)를 나타내고 있다. 그리고, 다른 서브필드에서의 구동 전압 파형도 거의 동일하다. 또한, 이하에 있어서의 주사 전극 SCi, 유지 전극 SUi, 데이터 전극 Dk는 각 전극 중에서 화상 데이터에 근거하여 선택된 전극을 나타낸다.

우선, 전체 셀 초기화 서브필드인 제 1 SF에 대하여 설명한다.

제 1 SF의 초기화 기간 전반부에서는, 데이터 전극 D1~Dm, 유지 전극 SU1~SUn에는, 각각 0(V)를 인가한다. 또한, 주사 전극 SC1~SCn에는, 완만하게 상승하는 제 1 경사 파형 전압(이하, 「상승 램프 파형 전압」이라고 호칭함)을 인가한다. 이 상승 램프 파형 전압은, 주사 전극 SC1~SCn과 유지 전극 SU1~SUn의 전압차가 방전 개시 전압 이하로 되는 전압 Vi1로부터 방전 개시 전압을 초과하는 전압 Vi2로 향하여 완만하게 상승하는 전압이다.

또, 본 실시 형태에서는, 이 상승 램프 파형 전압을 약 1.3V/μsec의 기울기로 하여 발생시키고 있다.

이 상승 램프 파형 전압이 상승하는 동안에, 주사 전극 SC1~SCn과 유지 전극 SU1~SUn, 주사 전극 SC1~SCn과 데이터 전극 D1~Dm의 사이에서 각각 미약한 초기화 방전이 지속하여 일어난다. 그리고, 주사 전극 SC1~SCn 상부에 부(負)의 벽 전압이 축적됨과 아울러, 데이터 전극 D1~Dm 상부 및 유지 전극 SU1~SUn 상부에는 정(正)의 벽 전압이 축적된다. 이 전극 상부의 벽 전압이란, 전극을 덮는 유전체층 위, 보호층 위, 형광체층 위 등에 축적된 벽 전하에 의해 생기는 전압을 나타낸다.

초기화 기간 후반부에서는, 유지 전극 SU1~SUn에는 정의 전압 Ve1을 인가하고, 데이터 전극 D1~Dm에는 0(V)를 인가한다. 또한, 주사 전극 SC1~SCn에는, 완만하게 하강하는 하강 경사 파형 전압(이하, 「하강 램프 파형 전압」이라고 호칭함)을 인가한다. 이 하강 램프 파형 전압은, 주사 전극 SC1~SCn과 유지 전극 SU1~SUn 의 전압차가 방전 개시 전압 이하로 되는 전압 Vi3으로부터, 방전 개시 전압을 초과하는 전압 Vi4로 향하여 완만하게 하강하는 전압이다(이하, 주사 전극 SC1~SCn에 인가하는 하강 램프 파형 전압의 최소값을 「초기화 전압 Vi4」라고 하여 인용함). 이 동안에, 주사 전극 SC1~SCn과 유지 전극 SU1~SUn, 주사 전극 SC1~SCn과 데이터 전극 D1~Dm의 사이에서 각각 미약한 초기화 방전이 지속하여 일어난다. 그리고, 주사 전극 SC1~SCn 상부의 부의 벽 전압 및 유지 전극 SU1~SUn 상부의 정의 벽 전압이 약해져, 데이터 전극 D1~Dm 상부의 정의 벽 전압은 기입 동작에 적합한 값으로 조정된다. 이상에 의해, 모든 방전 셀에 대하여 초기화 방전을 행하는 전체 셀 초기화 동작이 종료된다.

또, 도 3의 제 2 SF의 초기화 기간에 나타낸 바와 같이, 초기화 기간의 전반부를 생략한 구동 전압 파형을 각 전극에 인가하여도 된다. 즉, 유지 전극 SU1~SUn에 전압 Ve1을, 데이터 전극 D1~Dm에 0(V)를 각각 인가하고, 주사 전극 SC1~SCn에 전압 Vi3'으로부터 초기화 전압 Vi4로 향하여 완만하게 하강하는 하강 램프 파형 전압을 인가한다. 이것에 의해 앞(前)의 서브필드의 유지 기간에서 유지 방전을 일으킨 방전 셀에서는 미약한 초기화 방전이 발생하여, 주사 전극 SCi 상부 및 유지 전극 SUi 상부의 벽 전압이 약해진다. 또한, 직전의 유지 방전에 의해 데이터 전극 Dk(k=1~m) 상부에 충분한 정의 벽 전압이 축적되어 있는 방전 셀에서는, 이 벽 전압이 과잉된 부분이 방전되어 기입 동작에 적합한 벽 전압으로 조정된다. 한편, 앞의 서브필드에서 유지 방전을 일으키지 않은 방전 셀에 대해서는 방전하지 않고, 앞의 서브필드의 초기화 기간 종료시에 있어서의 벽 전하가 그대로 유지된다. 이와 같이 전반부를 생략한 초기화 동작은 직전의 서브필드의 유지 기간에서 유지 동작을 행한 방전 셀에 대하여 초기화 방전을 행하는 선택 초기화 동작으로 된다.

여기서, 본 실시 형태에 있어서는, 이 초기화 전압 Vi4의 전압값을 3개의 다른 전압값로 전환하여 패널(10)을 구동하는 구성으로 하고 있다. 이하, 가장 높은 초기화 전압 Vi4를 「Vi4H」라고 기재하고, 가장 낮은 초기화 전압 Vi4를 「Vi4L」라고 기재하며, 그 사이의 전위로 되는 초기화 전압 Vi4를 「Vi4M」이라고 기재한다.

연속하는 기입 기간에서는, 우선 유지 전극 SU1~SUn에 전압 Ve2를, 주사 전극 SC1~SCn에 전압 Vc를 인가한다.

그리고, 1행째의 주사 전극 SC1에 부의 주사 펄스 전압 Va를 인가함과 아울러, 데이터 전극 D1~Dm 중 1행째에 발광시켜야 되는 방전 셀의 데이터 전극 Dk(k=1~m)에 정의 기입 펄스 전압 Vd를 인가한다. 이 때 데이터 전극 Dk 상과 주사 전극 SC1 상의 교차부의 전압차는 외부 인가 전압의 차(Vd-Va)에 데이터 전극 Dk 상의 벽 전압과 주사 전극 SC1 상의 벽 전압의 차가 가산된 것으로 되어 방전 개시 전압을 초과한다. 이에 의해, 데이터 전극 Dk과 주사 전극 SC1 사이에 방전이 발생한다. 또한, 유지 전극 SU1~SUn에 전압 Ve2를 인가하고 있기 때문에, 유지 전극 SU1 상과 주사 전극 SC1 상의 전압차는, 외부 인가 전압의 차인 (Ve2-Va)에 유지 전극 SU1 상의 벽 전압과 주사 전극 SC1 상의 벽 전압의 차가 가산된 것으로 된다. 이 때, 전압 Ve2를, 방전 개시 전압을 약간 하회하는 정도의 전압값으로 설 정함으로써, 유지 전극 SU1과 주사 전극 SC1 사이를, 방전에는 이르지 않지만 방전이 발생하기 쉬운 상태로 할 수 있다. 이에 의해, 데이터 전극 Dk와 주사 전극 SC1 사이에 발생하는 방전을 계기로 하여, 데이터 전극 Dk와 교차하는 영역에 있는 유지 전극 SU1과 주사 전극 SC1 사이에 방전을 발생시킬 수 있다. 이렇게 해서, 발광시켜야 되는 방전 셀에 기입 방전이 일어나, 주사 전극 SC1 상에 정의 벽 전압이 축적되고, 유지 전극 SU1상에 부의 벽 전압이 축적되며, 데이터 전극 Dk 상에도 부의 벽 전압이 축적된다.

이렇게 하여, 1행째에 발광시켜야 할 방전 셀에서 기입 방전을 일으켜 각 전극 상에 벽 전압을 축적하는 기입 동작이 행하여진다. 한편, 기입 펄스 전압 Vd를 인가하지 않은 데이터 전극 D1~Dm과 주사 전극 SC1의 교차부의 전압은 방전 개시 전압을 초과하지 않기 때문에, 기입 방전은 발생하지 않는다. 이상의 기입 동작을 n행째의 방전 셀에 이를 때까지 행하고, 기입 기간이 종료된다.

연속하는 유지 기간에서는, 우선 주사 전극 SC1~SCn에 정의 유지 펄스 전압 Vs를 인가함과 아울러 유지 전극 SU1~SUn에 베이스 전위로 되는 접지 전위, 즉 0(V)를 인가한다. 그렇게 하면 기입 방전을 일으킨 방전 셀에서는, 주사 전극 SCi 상과 유지 전극 SUi 상의 전압차가 유지 펄스 전압 Vs에 주사 전극 SCi 상의 벽 전압과 유지 전극 SUi 상의 벽 전압의 차가 가산된 것으로 되어 방전 개시 전압을 초과한다.

그리고, 주사 전극 SCi와 유지 전극 SUi 사이에 유지 방전이 일어나, 이 때 발생한 자외선에 의해 형광체층(35)이 발광한다. 그리고, 주사 전극 SCi 상에 부 의 벽 전압이 축적되고, 유지 전극 SUi 상에 정의 벽 전압이 축적된다. 또한, 데이터 전극 Dk 상에도 정의 벽 전압이 축적된다. 기입 기간에서 기입 방전이 일어나지 않은 방전 셀에서는, 유지 방전은 발생시키지 않고, 초기화 기간의 종료시에 있어서의 벽 전압이 유지된다.

계속해서, 주사 전극 SC1~SCn에는 베이스 전위로 되는 0(V)를, 유지 전극 SU1~SUn에는 유지 펄스 전압 Vs를 각각 인가한다. 그렇게 하면, 유지 방전을 일으킨 방전 셀에서는, 유지 전극 SUi 상과 주사 전극 SCi 상의 전압차가 방전 개시 전압을 초과하기 때문에, 재차 유지 전극 SUi와 주사 전극 SCi 사이에 유지 방전이 일어나, 유지 전극 SUi 상에 부의 벽 전압이 축적되고, 주사 전극 SCi 상에 정의 벽 전압이 축적된다. 이후 마찬가지로, 주사 전극 SC1~SCn과 유지 전극 SU1~SUn에 교대로 휘도 가중치에 휘도 배율을 곱한 수의 유지 펄스를 인가하여, 표시 전극쌍(24)의 전극 사이에 전위차를 부여하는 것에 의해, 기입 기간에서 기입 방전을 일으킨 방전 셀에서 유지 방전이 계속하여 행해진다.

그리고, 유지 기간의 최후에는, 주사 전극 SC1~SCn에, 베이스 전위로 되는 0(V)로부터 전압 Vers로 향하여 완만하게 상승하는 제 2 경사 파형 전압(이하, 「소거 램프 파형 전압」이라고 호칭함)을 인가한다. 이에 의해, 미약한 방전을 지속하여 발생시켜, 데이터 전극 Dk 상의 정의 벽 전압을 남긴 채로, 주사 전극 SCi 및 유지 전극 SUi 상의 벽 전압의 일부 또는 전부를 소거하고 있다.

구체적으로는, 유지 전극 SU1~SUn을 0(V)로 되돌린 후, 베이스 전위로 되는 0(V)로부터 방전 개시 전압을 초과하는 전압 Vers로 향하여 상승하는 제 2 경사 파형 전압인 소거 램프 파형 전압을 주사 전극 SC1~SCn에 인가한다. 여기서, 소거 램프 파형 전압은, 제 1 경사 파형 전압인 상승 램프 파형 전압보다도 급격한 기울기로, 예컨대 약 10V/μsec의 기울기로 발생시키고 있다. 그렇게 하면, 유지 방전을 일으킨 방전 셀의 유지 전극 SUi와 주사 전극 SCi 사이에서 미약한 방전이 발생한다. 그리고, 이 미약한 방전은 주사 전극 SC1~SCn으로의 인가 전압이 상승하는 기간 지속하여 발생한다. 그리고, 상승하는 전압이 소정 전위인 전압 Vers에 도달하면 즉시 주사 전극 SC1~SCn에 인가하는 전압을 베이스 전위로 되는 0(V)까지 강하시킨다.

이 때, 이 미약한 방전으로 발생한 하전(荷電) 입자는, 유지 전극 SUi와 주사 전극 SCi 사이의 전압차를 완화하도록, 항상 유지 전극 SUi 상 및 주사 전극 SCi 상에 벽 전하로 되어 축적되어 간다. 이것에 의해, 데이터 전극 Dk 상의 정의 벽 전하를 남긴 채로, 주사 전극 SC1~SCn 상과 유지 전극 SU1~SUn 상 사이의 벽 전압은, 주사 전극 SCi에 인가한 전압과 방전 개시 전압의 차, 즉 (전압 Vers-방전 개시 전압)의 정도까지 약해진다. 이하, 이 소거 램프 파형 전압에 의해 발생시키는 유지 기간의 최후의 방전을 「소거 방전」이라고 호칭한다.

또, 본 실시 형태에서는, 주사 전극 SC1~SCn에 인가하는 전압이 전압 Vers에 도달하면, 즉시 베이스 전위로 되는 0(V)까지 강하시키는 구성으로 하고 있다. 이것은, 상승하는 전압이 전압 Vers에 도달한 후, 그 전압을 유지한 채로 하면, 다음 3개의 조건에 적합한 방전 셀에서, 이상 방전이 발생하기 쉬운 것을 실험적으로 확인했기 때문이다. 즉,

(1) 자신이 비발광의 방전 셀(그 서브필드에서 기입이 이루어지고 있지 않은 방전 셀)이다.

(2) 인접 셀이 발광시킬 방전 셀(그 서브필드에서 기입이 이루어진 방전 셀)이다.

(3) 자신이 직전의 서브필드에서 유지 방전을 발생하였다.

이 이상 방전은, 연속하는 기입 기간에서의 오방전을 유발하기 때문에, 가능한 한 발생시키지 않도록 하는 것이 바람직하다. 그래서, 본 실시 형태에서는, 소거 램프 파형 전압을 발생시킬 때에, 주사 전극 SC1~SCn에 인가하는 전압이 전압 Vers에 도달한 후, 즉시 베이스 전위로 되는 0(V)까지 강하시키는 구성으로 하고 있다. 그 결과, 이 이상 방전의 발생을 방지하면서, 방전 셀 내의 벽 전압을 연속되는 기입 동작이 안정하게 행해지도록 최적으로 조정하는 것이 가능하다.

연속하는 서브필드의 동작은, 유지 기간의 유지 펄스의 수를 제외하면 상술한 동작과 거의 동일하기 때문에 설명을 생략한다. 이상이, 본 실시 형태에 있어서의 패널(10)의 각 전극에 인가하는 구동 전압 파형의 개요이다.

또, 본 실시 형태에서는, 전압 Vers의 전압값을 유지 펄스 전압 Vs+3(V), 예컨대, 약 213(V)로 설정하고 있지만, 여기서는 전압 Vers의 전압값을 유지 펄스 전압 Vs-10(V) 이상 또한 유지 펄스 전압 Vs+10(V) 이하의 전압 범위로 설정하는 것이 바람직하다. 전압 Vers의 전압값을 이 상한값보다도 크게 하면 벽 전압의 조정이 과잉으로 되고, 또한, 하한값보다도 작게 하면 벽 전압의 조정이 부족하여, 각각 연속하는 기입 동작을 안정하게 행하지 못할 우려가 있기 때문이다.

또한, 본 실시 형태에서는, 소거 램프 파형 전압의 기울기를 약 10V/μsec로 하는 구성을 설명했지만, 이 기울기는 2V/μsec 이상 20V/μsec 이하로 설정하는 것이 바람직하다. 기울기를 이 상한값보다도 급격하게 하면 벽 전압을 조정하기 위한 방전이 미약한 방전으로 되지 않고, 또한, 기울기를 이 하한값보다도 완만하게 하면 방전 그 자체가 너무 미약하게 되어 버려, 각각 벽 전압의 조정을 잘 행할 수 없을 우려가 있기 때문이다.

또한, 상술한 바와 같이, 본 실시 형태에서는, 초기화 기간에서, 하강 램프 파형 전압의 최저 전압인 초기화 전압 Vi4의 전압값을 3개의 다른 전압값, 즉 제 1 전압인 Vi4L과, 그것보다도 전압값이 높은 제 2 전압인 Vi4M과, 전압값이 더 높은 제 3 전압인 Vi4H로 전환하여 하강 램프 파형 전압을 발생하는 구성으로 하고 있다. 그리고, 유지 기간에 있어서의 유지 펄스의 총수 및 후술하는 패널 온도 검출 회로에 의해 검출된 패널(10)의 온도에 따라, 초기화 전압 Vi4의 전압값을 Vi4L과 Vi4M과 Mi4H로 전환하여 하강 램프 파형 전압을 발생시키도록 구성하고 있다. 이것에 의해, 안정한 기입 방전을 실현하고 있다.

다음으로, 서브필드 구성에 대하여 설명한다. 도 4, 도 5a, 도 5b, 도 5c는 본 발명의 실시 형태 1에 있어서의 서브필드 구성의 일례를 나타내는 도면이다. 또, 도 4, 도 5a, 도 5b, 도 5c는 서브필드법에 있어서의 1 필드 기간의 구동 파형을 약식으로 도시한 것으로, 각각의 서브필드의 구동 전압 파형은 도 3의 구동 전압 파형과 동일한 것이다.

도 4에 나타낸 바와 같이, 본 실시 형태에서는, 1 필드를 10개의 서브필드 (제 1 SF, 제 2 SF, …, 제 10 SF)로 구성하고, 각 서브필드의 유지 기간에서는, 각각의 서브필드의 휘도 가중치에 소정의 휘도 배율을 곱한 수의 유지 펄스를 표시 전극쌍(24)의 각각에 인가한다. 각 서브필드의 유지 펄스의 총수는, 예컨대, 각각 (5, 10, 15, 29, 54, 88, 146, 215, 293, 395)인 것으로 한다. 그리고, 제 1 SF의 초기화 기간에서는 전체 셀 초기화 동작을 행하고, 제 2 SF~제 10 SF의 초기화 기간에서는 선택 초기화 동작을 행하는 것으로 한다. 이것에 의해, 화상의 표시에 관계없는 발광은 제 1 SF에서의 전체 셀 초기화 동작의 방전에 수반되는 발광만으로 되어, 유지 방전을 발생시키지 않는 흑(黑) 표시 영역의 휘도인 흑 휘도는 전체 셀 초기화 동작에 있어서의 미약 발광만으로 되어, 콘트라스트가 높은 화상 표시가 가능해진다.

그러나, 본 실시 형태는, 서브필드 수나 각 서브필드의 휘도 가중치가 상기의 값에 한정되는 것이 아니고, 또한, 화상 신호 등에 근거하여 서브필드 구성을 전환하는 구성이더라도 좋다.

그리고, 상술한 바와 같이, 유지 기간에 있어서의 유지 펄스의 총수 및 후술하는 패널 온도 검출 회로에 의해 검출된 패널(10)의 온도에 따라, 하강 램프 파형 전압의 초기화 전압 Vi4의 전압값을 3개의 다른 전압값, 즉 Vi4L과 Vi4M과 Vi4H로 전환하여 하강 램프 파형 전압을 발생시키는 구성으로 하고 있다.

구체적으로는, 후술하는 패널 온도 검출 회로가 패널(10)의 온도를 고온(여기서는, 55℃ 이상)이라고 판정한 경우에는, 도 5a에 나타내는 바와 같이, 직전의 서브필드의 유지 펄스의 총수가 20미만인 서브필드(여기서는, 제 2 SF~제 4 SF) 및 전체 셀 초기화 서브필드(여기서는, 제 1 SF)의 초기화 기간에서는 초기화 전압 Vi4를 Vi4M으로 한다. 또한, 직전의 서브필드의 유지 펄스의 총수가 20이상인 서브필드(여기서는, 제 5 SF~제 10 SF)의 초기화 기간에서는 초기화 전압 Vi4를 Vi4H로 하여 하강 램프 파형 전압을 발생시켜, 초기화 동작을 행한다. 즉, 주사 전극을 구동하는 구동 회로는, 패널 온도 검출 회로에서 검출한 온도가 고온 임계값 이상이라고 판정되었을 때에는, 직전의 서브필드의 유지 기간에서의 유지 펄스의 총수가 소정값 이상인 서브필드에서, 최저 전압을 제 3 전압으로 하여 하강 경사 파형 전압을 발생시키더라도 좋다. 또, 본 실시 형태에 있어서는, 상술한 바와 같이, 소정값은 20으로 하고 있다.

또한, 패널 온도 검출 회로가 패널(10)의 온도를 중온(여기서는, 20℃ 이상 55℃ 미만)이라고 판정한 경우에는, 도 5b에 나타내는 바와 같이, 모든 서브필드의 초기화 기간에서, 초기화 전압 Vi4를 Vi4M으로 하여 하강 램프 파형 전압을 발생시켜, 초기화 동작을 행한다.

또한, 패널 온도 검출 회로가 패널(10)의 온도를 저온(여기서는, 20℃ 미만)이라고 판정한 경우에는, 도 5c에 나타내는 바와 같이, 전체 셀 초기화 동작을 행하는 제 1 SF의 초기화 기간에서는 초기화 전압 Vi4를 Vi4M으로 하고, 제 2 SF~제 10 SF의 초기화 기간에서는 초기화 전압 Vi4를 Vi4L로 하여 하강 램프 파형 전압을 발생시켜, 초기화 동작을 행한다.

본 실시 형태에서는, 이러한 구성으로 하는 것에 의해, 안정한 기입 방전을 실현하고 있다. 이것은 다음과 같은 이유에 의한다.

기입 방전에 필요한 벽 전하를 각 전극 상에 형성하는 초기화 기간에서는, 하강 램프 파형 전압을 주사 전극 SC1~SCn에 인가하는 것에 의해 초기화 방전을 발생시킨다. 따라서, 하강 램프 파형 전압의 가장 낮은 초기화 전압 Vi4의 전압값에 따라 각 전극 상에 형성되는 벽 전하의 상태도 변화하여, 계속되는 기입 방전에 필요한 인가 전압도 변화된다.

도 6은 본 발명의 실시 형태 1에 있어서의 초기화 전압 Vi4와 기입 펄스 전압의 관계를 나타내는 도면이다. 도 6에 있어서, 세로축은 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스 전압 Vd를 나타내고, 가로축은 초기화 전압 Vi4를 나타낸다.

도 6에 나타내는 바와 같이, 초기화 전압 Vi4가 낮을수록, 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스 전압 Vd는 저감된다. 예컨대, 초기화 전압 Vi4가 약 -90(V)일 때의 기입 펄스 전압 Vd가 약 66(V)인데 반하여, 초기화 전압 Vi4가 약 -95(V)일 때의 기입 펄스 전압 Vd는 약 50(V)이다. 즉, 초기화 전압 Vi4를 약 -90(V)로부터 약 -95(V)로 하면, 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스 전압 Vd는 약 16(V) 저감된다.

한편, 초기화 전압 Vi4와 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압 Va에는 다음과 같은 관계가 있다. 도 7은 본 발명의 실시 형태 1에 있어서의 초기화 전압 Vi4와 주사 펄스 전압의 관계를 나타내는 도면이다. 도 7에 있어서, 세로축은 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)을 나타내고, 가로축은 초기화 전압 Vi4를 나타낸다.

그리고, 도 7에 나타내는 바와 같이, 초기화 전압 Vi4가 낮을수록, 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압 Va는 커진다. 예컨대, 초기화 전압 Vi4가 약 -90(V)일 때의 주사 펄스 전압의 진폭이 약 110(V)인데 반하여, 초기화 전압 Vi4가 약 -95(V)일 때의 주사 펄스 전압의 진폭은 약 120(V)이다. 즉, 초기화 전압 Vi4를 약 -90(V)로부터 약 -95(V)로 함으로써, 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압 Va는 약 10(V) 커진다.

이와 같이, 초기화 전압 Vi4를 낮게 하면, 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스 전압 Vd는 저감되지만, 그것과는 반대로, 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압 Va는 커지게 된다.

한편, 유지 방전의 발생 회수가 많은 서브필드에 연속하는 서브필드에서는, 그렇지 않은 서브필드와 비교하여, 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스 전압 Vd가 저감되는 것이 확인되었다. 이것은, 유지 펄스의 총수가 많아 충분한 회수의 유지 방전이 발생하는 유지 기간에서는, 프라이밍 입자가 충분히 형성되기 때문이라고 생각된다. 즉, 많은 유지 방전이 발생하여 충분한 프라이밍 입자가 형성된 서브필드에 연속하는 서브필드에서는 초기화 전압 Vi4를 비교적 높게 설정하는 것이 가능해진다. 그것에 의해, 안정한 방전을 발생시키기 위해서 필요한 주사 펄스 전압 Va를 저감할 수 있기 때문에, 기입 방전을 안정하게 발생시킬 수 있다.

반대로, 유지 방전의 발생 회수가 적은 서브필드에 연속하는 서브필드에서는, 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스 전압 Vd가 저감되기 어 렵기 때문에, 초기화 전압 Vi4를 지나치게 높게 하지 않는 쪽이 좋다. 또한, 전체 셀 초기화 동작을 행한 직후는, 하강 램프 파형 전압에서의 방전에 의해 벽 전압을 충분히 조정해야 하기 때문에, 하강 램프 파형 전압에 의한 방전의 지속 시간을 어느 정도 확보할 필요가 있다.

또한, 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압 Va가 패널(10)의 온도에 의존하여 변화되는 것도 확인되었다.

도 8은 본 발명의 실시 형태 1에 있어서의 패널의 온도와 주사 펄스 전압의 관계를 나타내는 도면이다. 도 8에 있어서, 세로축은 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)을 나타내고, 가로축은 패널(10)의 온도를 나타낸다. 또한, 도 8의 실선은 모든 서브필드에서 초기화 전압 Vi4를 Vi4M으로 했을 때의 결과를 나타내고, 도 8의 파선은 제 1 SF~제 4 SF에서는 초기화 전압 Vi4를 Vi4M으로 하고, 제 5 SF~제 10 SF에서는 초기화 전압 Vi4를 Vi4H로 했을 때의 결과를 나타낸다.

그리고, 이 도 8에 나타내는 바와 같이, 패널(10)의 온도가 낮아질수록, 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압 Va는 저감되는 것이 확인되었다. 예컨대, 도 8의 실선에서는, 패널(10)의 온도가 약 70(℃)일 때의 주사 펄스 전압의 진폭이 약 144(V)인데 반하여, 패널(10)의 온도가 약 35(℃)일 때의 주사 펄스 전압의 진폭은 약 88(V)이다. 또한, 패널(10)의 온도가 약 35(℃)일 때에는 패널(10)의 온도가 약 70(℃)일 때보다도, 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압 Va는 약 56(V) 낮아진다.

즉, 패널(10)의 온도가 저온일 때에는, 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압 Va가 저감되기 때문에, 초기화 전압 Vi4를 낮게 설정하여, 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스 전압 Vd를 저감시키는 것이 바람직하다. 또한, 패널(10)의 온도가 고온일 때에는, 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압 Va가 높아지기 때문에, 필요한 주사 펄스 전압이 저감되도록 초기화 전압 Vi4를 높게 설정하는 것이 바람직하다.

이들의 것으로부터, 본 실시 형태에서는, 후술하는 패널 온도 검출 회로가 패널(10)의 온도를 고온(여기서는, 55℃ 이상)이라고 판정되었을 때에, 도 5a에 나타내는 바와 같이, 직전의 서브필드의 유지 기간에서의 유지 펄스의 총수가 많은(여기서는 20 이상) 서브필드(여기서는, 제 5 SF~제 10 SF)에서 초기화 전압 Vi4를 Vi4H로 하여 하강 램프 파형 전압을 발생시키는 구성으로 한다. 단, 상술한 이유에 의해, 직전의 서브필드의 유지 펄스의 총수가 20 미만인 서브필드 및 전체 셀 초기화 서브필드(여기서는, 제 1 SF~제 4 SF)의 초기화 기간에서는 초기화 전압 Vi4를 Vi4M으로 한다.

또한, 본 실시 형태에서는, 패널 온도 검출 회로가 패널(10)의 온도를 중온(여기서는, 20℃ 이상 55℃ 미만)이라고 판정되었을 때에는, 도 5b에 나타내는 바와 같이, 모든 서브필드에서 초기화 전압 Vi4를 Vi4M으로 하여 하강 램프 파형 전압을 발생시킨다. 패널 온도 검출 회로가 패널(10)의 온도를 저온(여기서는, 20℃ 미만)이라고 판정되었을 때에는, 도 5c에 나타내는 바와 같이, 전체 셀 초기화 서브필드(여기서는, 제 1 SF)에서 초기화 전압 Vi4를 Vi4M으로 하고, 전체 셀 초기화 서브필드를 제외한 서브필드(여기서는, 제 2 SF~제 10 SF)에서 초기화 전압 Vi4를 Vi4L로 하여 하강 램프 파형 전압을 발생시키는 구성으로 한다.

이러한 서브필드 구성으로 하는 것에 의해, 고세밀화된 패널에서도, 기입 방전을 발생시키기 위해 필요한 전압을 높게 하는 일 없이, 기입 방전을 안정하게 발생시키는 것이 가능해진다.

또, 상술한 바와 같이, 도 8의 파선은, 제 1 SF~제 4 SF에서 초기화 전압 Vi4를 Vi4M으로 하고, 제 5 SF~제 10 SF에서 초기화 전압 Vi4를 Vi4H로 했을 때의 결과를 나타낸다. 또한, 도 8의 실선은 모든 서브필드에서 초기화 전압 Vi4를 Vi4M으로 했을 때의 결과를 나타낸다. 따라서, 양자를 비교하는 것에 의해, 파선의 경우에서는, 예컨대 패널(10)의 온도가 약 70(℃)일 때, 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)을 약 10(V) 저감할 수 있고, 패널(10)의 온도가 약 60(℃)일 때에는 동(同) 주사 펄스 전압을 약 5(V) 저감할 수 있는 것이 확인되었다.

또, 본 실시 형태에서는, 패널 온도 검출 회로가 패널(10)의 온도를 저온(여기서는, 20℃ 미만)이라고 판정되었을 때에, 전체 셀 초기화 동작을 행하는 제 1 SF의 초기화 기간에서는 초기화 전압 Vi4를 Vi4M으로 하고 있다. 이것은, 패널의 온도가 저온일 때에는 방전 지연이 커지기 쉬워, 그 때문에 제 1 SF에서 행하는 전체 셀 초기화 동작에서의 상승 램프 파형 전압 인가시에 형성되는 벽 전압이 고온시 등에 비하여 적어지기 쉽기 때문에, 벽 전압을 조정하는 작용을 갖는 하강 램프 파형 전압에서의 방전 지속 시간을 너무 길어지지 않도록 하기 위해서이다.

다음으로, 본 실시 형태에 있어서의 플라즈마 디스플레이 장치의 구성에 대하여 설명한다. 도 9는 본 발명의 실시 형태 1에 있어서의 플라즈마 디스플레이 장치(1)의 회로 블럭도이다. 플라즈마 디스플레이 장치(1)는 패널(10), 화상 신호 처리 회로(41), 데이터 전극 구동 회로(42), 주사 전극 구동 회로(43), 유지 전극 구동 회로(44), 타이밍 발생 회로(45), 패널 온도 검출 회로(46) 및 각 회로 블럭에 필요한 전원을 공급하는 전원 회로(도시하지 않음)를 구비하고 있다.

화상 신호 처리 회로(41)는 입력된 화상 신호 sig를 서브필드마다의 발광·비발광을 나타내는 화상 데이터로 변환한다. 데이터 전극 구동 회로(42)는 서브필드마다의 화상 데이터를 각 데이터 전극 D1~Dm에 대응하는 신호로 변환하여 각 데이터 전극 D1~Dm을 구동한다.

패널 온도 검출 회로(46)는 온도를 검출하기 위해 사용되는 열전쌍 등의 일반적으로 알려진 소자로 이루어지는 온도 센서(47)를 갖는다. 그리고, 패널 온도 검출 회로(46)는, 온도 센서(47)에서 검출한 패널(10)의 온도와 미리 정한 저온 임계값 및 미리 정한 고온 임계값을 비교하여, 패널 온도가 저온인지 중온인지 고온인지를 판단한다. 그리고, 패널 온도 검출 회로(46)는 그 결과를 타이밍 발생 회로(45)에 출력한다. 구체적으로는, 패널 온도 검출 회로(46)는, 저온 임계값으로서 20℃ 및 고온 임계값으로서 55℃를 설정하여, 패널 온도가 저온(20℃ 미만)인지, 중온(20℃ 이상 55℃ 미만)인지, 고온(55℃ 이상)인지를 판단한다. 그리고, 패널 온도 검출 회로(46)는 그 결과를 나타내는 신호를 타이밍 발생 회로(45)에 출력한다. 또, 이들의 수치는 단순한 일례에 불과하며, 패널의 특성이나 플라즈마 디스플레이 장치의 사양에 따라 최적의 값으로 설정하면 좋다.

타이밍 발생 회로(45)는, 수평 동기 신호 H, 수직 동기 신호 V 및 패널 온도 검출 회로(46)로부터의 출력을 기초로 하여 각 회로 블럭의 동작을 제어하는 각종의 타이밍 신호를 발생한다. 그리고, 타이밍 발생 회로(45)는 각종의 타이밍 신호를 각각의 회로 블록으로 공급한다. 그리고, 상술한 바와 같이, 본 실시 형태에 있어서는, 초기화 기간에서 주사 전극 SC1~SCn에 인가하는 하강 램프 파형 전압의 초기화 전압 Vi4를 패널 온도에 근거하여 제어하는 구성으로 하고 있다. 따라서, 타이밍 발생 회로(45)는 패널 온도에 따른 타이밍 신호를 주사 전극 구동 회로(43)에 출력한다. 이것에 의해, 기입 동작을 안정화시킨다.

주사 전극 구동 회로(43)는 초기화 파형 발생 회로(도시하지 않음)와 유지 펄스 발생 회로(도시하지 않음)와 주사 펄스 발생 회로(도시하지 않음)를 갖고 있다. 여기서, 초기화 파형 발생 회로는 초기화 기간에서 주사 전극 SC1~SCn에 인가하는 초기화 파형 전압을 발생한다. 그리고, 유지 펄스 발생 회로는 유지 기간에서 주사 전극 SC1~SCn에 인가하는 유지 펄스를 발생한다. 또한, 주사 펄스 발생 회로는 기입 기간에서 주사 전극 SC1~SCn에 인가하는 주사 펄스 전압을 발생한다. 그리고, 주사 전극 구동 회로(43)는 타이밍 신호에 근거하여 각 주사 전극 SC1~SCn을 각각 구동한다. 유지 전극 구동 회로(44)는, 유지 펄스 발생 회로(도시하지 않음) 및 전압 Ve1, 전압 Ve2를 발생하기 위한 회로를 구비하며, 타이밍 신호에 근거하여 유지 전극 SU1~SUn을 구동한다.

다음으로, 주사 전극 구동 회로(43)에 대하여 설명한다. 도 10은 본 발명의 실시 형태 1에 있어서의 주사 전극 구동 회로(43)의 회로도이다. 주사 전극 구동 회로(43)는, 유지 펄스를 발생시키는 유지 펄스 발생 회로(50), 초기화 파형을 발생시키는 초기화 파형 발생 회로(53), 주사 펄스를 발생시키는 주사 펄스 발생 회로(54)를 구비하고 있다. 또, 도 10에는, 스위칭 소자 Q13을 이용한 분리 회로를 나타내고 있다. 또한, 이하의 설명에서 스위칭 소자를 도통시키는 동작을 「온(on)」, 차단시키는 동작을 「오프(off)」로 표기하고, 스위칭 소자를 온시키는 신호를 「Hi」, 오프시키는 신호를 「Lo」로 표기한다.

유지 펄스 발생 회로(50)는, 후술하는 전력 회수 회로와 후술하는 클램프 회로를 구비하며, 타이밍 발생 회로(45)로부터 출력되는 타이밍 신호에 근거하여 내부에 구비한 각 스위칭 소자를 전환하여 유지 펄스 전압 Vs를 발생시킨다.

초기화 파형 발생 회로(53)는 제 1 미러 적분 회로(55)와 제 2 미러 적분 회로(56)와 제 3 미러 적분 회로(57)를 구비하고 있다. 여기서, 제 1 미러 적분 회로(55)는, 스위칭 소자 Q11과 콘덴서 C10과 저항 R10을 가지며, 전압 Vi2까지 램프 형상으로 완만하게 상승하는 초기화 동작시의 상승 램프 파형 전압을 발생하는 제 1 경사 파형 발생 회로이다. 또한, 제 2 미러 적분 회로(56)는, 스위칭 소자 Q15와 콘덴서 C11과 저항 R12를 가지며, 전압 Vers까지 램프 형상으로 완만하게 상승하는 소거 램프 파형 전압을 발생하는 제 2 경사 파형 발생 회로이다. 그리고, 제 3 미러 적분 회로(57)는, 스위칭 소자 Q14와 콘덴서 C12와 저항 R11을 가지며, 소정의 초기화 전압 Vi4까지 램프 형상으로 완만하게 하강하는 초기화 동작시의 하강 램프 파형 전압을 발생하는 제 3 경사 파형 발생 회로이다. 또, 도 10에는, 미러 적분 회로의 각각의 입력 단자를 입력 단자 INa, 입력 단자 INb, 입력 단자 INc로서 나타내고 있다.

또한, 본 실시 형태에서는, 소거 램프 파형 전압 발생시에 있어서의 전압의 상승을 전압 Vers에서 정밀도 좋게 정지시키기 위해서, 소거 램프 파형 전압과 전압 Vers를 비교하여, 소거 램프 파형 전압이 전압 Vers에 도달하면 즉시 소거 램프 파형 전압을 발생시키는 제 2 미러 적분 회로의 동작을 정지시키는 스위칭 회로를 갖는다. 구체적으로는, 역류 방지용의 다이오드 D13, 전압 Vers의 전압값을 조정하기 위한 저항 R13, 초기화 파형 발생 회로(53)로부터 출력되는 전압이 전압 Vers에 도달하면 제 2 미러 적분 회로(56)의 입력 단자 INc를 「Lo」로 하기 위한 스위칭 소자 Q16, 보호용의 다이오드 D12, 저항 R14를 구비하고 있다.

스위칭 소자 Q16은, 일반적으로 사용되고 있는 NPN형의 트랜지스터로 이루어지고, 베이스를 초기화 파형 발생 회로(53)의 출력에, 콜렉터를 제 2 미러 적분 회로(56)의 입력 단자 INc에, 에미터를, 직렬로 접속된 저항 R13, 다이오드 D13을 거쳐서 전압 Vs에 접속하고 있다. 저항 R13은, 초기화 파형 발생 회로(53)로부터 출력되는 전압이 전압 Vers에 도달하면 TM위칭 소자 Q16이 온하도록 그 저항값을 설정하고 있어, 그 때문에, 초기화 파형 발생 회로(53)로부터 출력되는 전압이 전압 Vers에 도달하면 스위칭 소자 Q16은 온한다. 그렇게 하면, 제 2 미러 적분 회로(56)를 동작시키기 위해서 입력 단자 INc에 입력되는 전류는 스위칭 소자 Q16로 끌어당겨지기 때문에 제 2 미러 적분 회로(56)는 동작을 정지한다.

일반적으로 미러 적분 회로는, 발생시키는 램프 파형의 기울기로, 자신의 회 로를 구성하는 소자의 편차의 영향을 받기 쉬워, 그 때문에, 단지 미러 적분 회로의 동작 기간에서만 파형 생성을 행하면, 램프 파형의 최대 전압값이 불규칙해지기 쉽다. 한편, 본 실시 형태에서는, 소거 램프 파형 전압의 최대 전압값을 목표 전압값에 대하여 ±3(V)로 취합되는 것이 바람직한 것이 확인되고 있다. 이 때문에, 본 실시 형태에 있어서의 구성을 이용하는 것에 의해, 목표 전압값에 대하여 ±1(V) 정도의 범위로 취합될 수 있다. 따라서, 소거 램프 파형 전압을 정밀도 좋게 발생시키는 것이 가능해진다.

또, 전압 Vers'은 전압 Vers보다도 높은 전압값으로 설정하는 것이 바람직하며, 본 실시 형태에서는, 전압 Vers'을 전압 Vs+30(V)로 설정하고 있다. 또한, 본 실시 형태에서는, 전압 Vers가 전압 Vs+3(V)로 되도록 저항 R13의 저항값을 설정하고 있으며, 구체적으로는 저항 R13을 100Ω, 전압 Vs를 210(V), 저항 R14를 1㏀으로 설정하고 있다. 단, 이들의 값은 표시 전극쌍 수 1080개의 42인치의 패널에 근거하여 설정한 값에 불과하며, 패널의 특성이나 플라즈마 디스플레이 장치의 사양에 따라 최적으로 설정하면 된다.

그리고, 초기화 파형 발생 회로(53)는 타이밍 발생 회로(45)로부터 출력되는 타이밍 신호에 근거하여 상술한 초기화 파형 전압 또는 소거 램프 파형 전압을 발생시킨다.

예컨대, 초기화 파형에 있어서의 상승 램프 파형 전압을 발생시키는 경우에는, 입력 단자 INa에 소정의 전압(예컨대, 15(V))의 정전류를 입력하여, 입력 단자 INa를 「Hi」로 한다. 이것에 의해 저항 R10으로부터 콘덴서 C10으로 향하여 일정 한 전류가 흘러, 스위칭 소자 Q11의 소스 전압이 램프 형상으로 상승하여, 주사 전극 구동 회로(43)의 출력 전압도 램프 형상으로 상승하기 시작한다.

또한, 전체 셀 초기화 동작 및 선택 초기화 동작의 초기화 파형에 있어서의 하강 램프 파형 전압을 발생시키는 경우에는, 입력 단자 INb에 소정의 전압(예컨대, 15(V))의 정전류를 입력하여, 입력 단자 INb를「Hi」로 한다. 그렇게 하면, 저항 R11로부터 콘덴서 C12로 향하여 일정한 전류가 흘러, 스위칭 소자 Q14의 드레인 전압이 램프 형상으로 하강하여, 주사 전극 구동 회로(43)의 출력 전압도 램프 형상으로 하강하기 시작한다.

또한, 유지 기간의 최후에 있어서 소거 램프 파형 전압을 발생시키는 경우에는, 입력 단자 INc에 소정의 전압의 정전류를 입력하여, 입력 단자 INc를 「Hi」로 한다. 이것에 의해 저항 R12로부터 콘덴서 C11로 향하여 일정한 전류가 흘러, 스위칭 소자 Q15의 소스 전압이 램프 형상으로 상승하여, 주사 전극 구동 회로(43)의 출력 전압도 램프 형상으로 상승하기 시작한다. 또, 본 실시 형태에서는, 저항 R12의 저항값을 저항 R10의 저항값보다도 작게 하고 있으며, 이것에 의해, 제 2 경사 파형 전압인 소거 램프 파형 전압을, 제 1 경사 파형 전압인 상승 램프 파형 전압보다도 기울기를 급격하게 하여 발생시키고 있다.

그리고, 초기화 파형 발생 회로(53)로부터 출력되는 구동 전압 파형이 서서히 상승하여 전압 Vers보다도 높아지면, 스위칭 소자 Q16이 온하여 입력 단자 INc에 입력되는 정전류는 스위칭 소자 Q16으로 끌어당겨져, 제 2 미러 적분 회로(56)는 동작을 정지한다. 이것에 의해, 초기화 파형 발생 회로(53)로부터 출력되는 구 동 전압 파형은 즉시 베이스 전위로 되는 0(V)까지 강하한다. 이렇게 해서, 본 실시 형태에서는, 소거 램프 파형 전압 발생시에 있어서의 전압의 상승을 소정 전위인 전압 Vers에서 정밀도 좋게 정지시키고, 그 후, 즉시 베이스 전위로 되는 0(V)까지 강하시키고 있다.

주사 펄스 발생 회로(54)는, 스위치 회로 OUT1~OUTn과 스위칭 소자 Q21과 제어 회로 IC1~ICn과 다이오드 D21 및 콘덴서 C21을 구비하고 있다. 여기서, 스위치 회로 OUT1~OUTn은 주사 전극 SC1~SCn의 각각에 주사 펄스 전압을 출력한다. 또한, 스위칭 소자 Q21은 스위치 회로 OUT1~OUTn의 저전압측을 전압 Va로 클램프한다. 그리고, 제어 회로 IC1~ICn은 스위치 회로 OUT1~OUTn을 제어한다. 또한, 다이오드 D21 및 콘덴서 C21은 전압 Va에 전압 Vscn을 중첩한 전압 Vc를 스위치 회로 OUT1~OUTn의 고전압측에 인가한다. 그리고, 스위치 회로 OUT1~OUTn의 각각은 전압 Vc를 출력하기 위한 스위칭 소자 QH1~QHn과 전압 Va를 출력하기 위한 스위칭 소자 QL1~QLn을 구비하고 있다. 그리고, 타이밍 발생 회로(45)로부터 출력되는 타이밍 신호에 근거하여, 기입 기간에서 주사 전극 SC1~SCn에 인가하는 주사 펄스 전압 Va를 순차적으로 발생시킨다. 또, 주사 펄스 발생 회로(54)는, 초기화 기간에서는 초기화 파형 발생 회로(53)의 전압 파형을, 유지 기간에서는 유지 펄스 발생 회로(50)의 전압 파형을 그대로 출력한다.

또한, 주사 펄스 발생 회로(54)는, 논리적 연산을 행하는 앤드 게이트 AG와, 2개의 입력 단자에 입력되는 입력 신호의 대소(大小)를 비교하는 비교기 CP와, 일반적으로 사용되는 스위칭 동작을 행하는 포토 커플러 PC와, 역류 방지용 다이오드 D22 및 역류 방지용 다이오드 D23과, 보호용 다이오드 D24를 구비한다. 포토 커플러 PC는 전환 신호 CEL3의 「Hi」/「Lo」의 전환에 의해 스위칭 동작을 전환한다. 전환 신호 CEL3으로서는, 예컨대, 타이밍 발생 회로(45)로부터 출력되는 타이밍 신호를 이용할 수 있다. 전압 Vset3은 전압 Vset2보다도 높은 전압값이다. 그 때문에, 포토 커플러 PC가 오프일 때에는 전압 Va에 전압 Vset2가 중첩된 전압이 비교기 CP에 입력되지만, 포토 커플러 PC가 온일 때에는 역류 방지용 다이오드 D22의 기능에 의해 전압 Va에 전압 Vset3이 중첩된 전압(Va+Vset3)이 비교기 CP에 입력된다. 그리고, 포토 커플러 PC가 오프일 때에는, 비교기 CP는 전압(Va+Vset2)을 구동 전압 파형과 비교한다. 한편, 포토 커플러 PC가 온일 때에는, 비교기 CP는 전압(Va+Vset3)을 구동 전압 파형과 비교한다. 그리고, 비교기 CP는, 구동 전압 파형쪽이 전압(Va+Vset2) 또는 전압(Va+Vset3)에 비하여, 높은 경우에는 「0」을, 그 이외에는 「1」을 출력한다.

앤드 게이트 AG에는, 2개의 입력 신호, 즉 비교기 CP의 출력 신호 CEL1과 전환 신호 CEL2가 입력된다. 전환 신호 CEL2로서는, 예컨대, 타이밍 발생 회로(45)로부터 출력되는 타이밍 신호를 이용할 수 있다. 그리고, 앤드 게이트 AG는, 어느 하나의 입력 신호가 「1」인 경우에는 「1」을 출력하고, 그 이외의 경우에는 「0」을 출력한다. 앤드 게이트 AG의 출력은 제어 회로 IC1~ICn에 입력되고, 앤드 게이트 AG의 출력이 「0」이면 스위칭 소자 QL1~QLn을 통해 구동 전압 파형을 스위치 회로 OUT1~OUTn의 각각에 출력한다. 또한, 앤드 게이트 AG의 출력이 「1」이면 스위칭 소자 QH1~QHn을 통해서 소정의 전압인, 전압 Va에 전압 Vscn이 중첩된 전압 Vc를 스위치 회로 OUT1~OUTn의 각각에 출력한다. 즉, 앤드 게이트 AG는 비교기 CP로부터의 출력을 유효로 할지 무효로 할지를 전환하는 스위칭 소자로서의 기능을 갖는다. 본 실시 형태는, 이렇게 하여, 초기화 전압 Vi4를 Vi4L과 Vi4M과 Vi4H로 전환하고 있다. 또, 초기화 전압 Vi4가 Vi4L로 되는 것은 전환 신호 CEL2를 「Lo」로 했을 때이다. 또한, 초기화 전압 Vi4가 Vi4M으로 되는 것은 전환 신호 CEL2를 「Hi」로 함과 아울러 전환 신호 CEL3을 「Lo」로 했을 때이다. 또한, 초기화 전압 Vi4가 Vi4H로 되는 것은 전환 신호 CEL2를 「Hi」로 함과 아울러 전환 신호 CEL3을 「Hi」로 했을 때이다. 또, 본 실시 형태에서는, 전압 Vset2를 6(V)로 하고, 전압 Vset3을 10(V)로 하고 있지만, 이 수치는 단순한 일례에 불과하며, 패널의 특성이나 플라즈마 디스플레이 장치의 사양 등에 따라 최적의 전압값으로 설정하면 된다.

또, 본 실시 형태에서는, 제 1 경사 파형 발생 회로, 제 2 경사 파형 발생 회로, 제 3의 경사 파형 발생 회로에, 실용적이고 비교적 구성이 간단한 FET를 이용한 미러 적분 회로를 채용하고 있다. 그러나, 경사 파형 발생 회로는, 조금도 이 구성에 한정되는 것이 아니며, 상승 램프 파형 전압 및 하강 램프 파형 전압을 발생할 수 있는 회로이면 어떠한 회로이더라도 좋다.

다음으로, 주사 전극 구동 회로(43)의 유지 펄스 발생 회로(50)와 유지 전극 구동 회로(44)의 유지 펄스 발생 회로(60)에 대하여 설명한다.

도 11은 본 발명의 실시 형태 1에 있어서의 유지 펄스 발생 회로(50), 유지 펄스 발생 회로(60)의 회로도이다. 또, 도 11에는 패널(10)의 전극간 용량을 Cp로 서 나타내고 있다. 또한, 초기화 파형 발생 회로(53) 및 주사 펄스 발생 회로(54)는 생략하고 있다.

유지 펄스 발생 회로(50)는 전력 회수 회로(51)와 클램프 회로(52)를 구비하고 있다. 전력 회수 회로(51)는 전력 회수용 콘덴서 C1, 스위칭 소자 Q1, 스위칭 소자 Q2, 역류 방지용 다이오드 D1, 역류 방지용의 다이오드 D2, 공진용 인덕터 L1을 갖고 있다. 또, 전력 회수용의 콘덴서 C1은 전극간 용량 Cp에 비하여 충분히 큰 용량을 가지며, 전력 회수 회로(51)의 전원으로서 기능하도록, 전압값 Vs의 절반인 약 Vs/2로 충전되어 있다. 클램프 회로(52)는, 주사 전극 SC1~SCn을 전압 Vs로 클램프하기 위한 스위칭 소자 Q3, 주사 전극 SC1~SCn을 0(V)로 클램프하기 위한 스위칭 소자 Q4를 갖고 있다. 그리고, 타이밍 발생 회로(45)로부터 출력되는 타이밍 신호에 근거하여 내부에 구비한 각 스위칭 소자를 전환해서 유지 펄스 전압 Vs를 발생시킨다.

유지 펄스 발생 회로(50)에 있어서, 예컨대, 유지 펄스 파형을 상승시킬 때에는, 스위칭 소자 Q1을 온으로 하여 전극간 용량 Cp와 전력 회수 회로(51)가 구비한 인덕터 L1을 공진시키고, 전력 회수용 콘덴서 C1로부터 스위칭 소자 Q1, 다이오드 D1, 인덕터 L1을 통해서 주사 전극 SC1~SCn에 전력을 공급한다. 그리고, 주사 전극 SC1~SCn의 전압이 전압 Vs에 근접한 시점에서 스위칭 소자 Q3을 온으로 하여, 주사 전극 SC1~SCn을 전압 Vs로 클램프한다.

반대로, 유지 펄스 파형을 하강시킬 때에는, 스위칭 소자 Q2를 온으로 하여 전극간 용량 Cp와 전력 회수 회로가 구비한 인덕터 L1을 공진시켜, 전극간 용량 Cp 로부터 인덕터 L1, 다이오드 D2, 스위칭 소자 Q2를 통해 전력 회수용 콘덴서 C1로 전력을 회수한다. 그리고, 주사 전극 SC1~SCn의 전압이 0(V)에 근접한 시점에서 스위칭 소자 Q4를 온으로 하여, 주사 전극 SC1~SCn을 0(V)로 클램프한다.

유지 전극 구동 회로(44)의 유지 펄스 발생 회로(60)는 주사 전극 구동 회로(43)의 유지 펄스 발생 회로(50)와 거의 동일한 구성이다. 즉, 유지 펄스 발생 회로(60)는, 유지 전극 SU1~SUn을 구동할 때의 전력을 회수하고 재이용하기 위한 전력 회수 회로(61)와, 유지 전극 SU1~SUn을 전압 Vs 및 0(V)로 클램프하기 위한 클램프 회로(62)를 구비하고 있다. 그리고, 유지 펄스 발생 회로(60)는 패널(10)의 전극간 용량 Cp의 일단(一端)인 유지 전극 SU1~SUn에 접속되어 있다.

전력 회수 회로(61)는 전력 회수용 콘덴서 C30, 스위칭 소자 Q31, 스위칭 소자 Q32, 역류 방지용 다이오드 D31, 역류 방지용 다이오드 D32, 공진용 인덕터 L30을 갖고 있다. 그리고, 전극간 용량 Cp와 인덕터 L30을 LC 공진시켜 유지 펄스의 상승 및 하강을 행한다. 클램프 회로(62)는 유지 전극 SU1~SUn을 전압 Vs로 클램프하기 위한 스위칭 소자 Q33, 유지 전극 SU1~SUn을 0(V)로 클램프하기 위한 스위칭 소자 Q34를 갖고 있다. 그리고, 스위칭 소자 Q33을 통해 유지 전극 SU1~SUn을 전원 VS에 접속하여 전압 Vs로 클램프하고, 스위칭 소자 Q34를 통해 유지 전극 SU1~SUn을 접지하여 0(V)으로 클램프한다.

또한, 유지 전극 구동 회로(44)는, 전원 VE1과 스위칭 소자 Q36, 스위칭 소자 Q37과 전원 ΔVE와 역류 방지용 다이오드 D33과 콘덴서 C31과 스위칭 소자 Q38, 스위칭 소자 Q39를 구비하고 있다. 여기서, 전원 VE1은 전압 Ve1을 발생시켜, 전 압 Ve1을 유지 전극 SU1~SUn에 인가한다. 전원 ΔVE는 전압 ΔVe를 발생시킨다. 또한, 유지 전극 구동 회로(44)는 펌프업용 콘덴서 C31을 구비하고, 전압 Ve1에 전압 ΔVe를 축적하여 전압 Ve2로 한다.

예컨대, 도 3에 나타낸 전압 Ve1을 인가하는 타이밍에서는, 스위칭 소자 Q36, 스위칭 소자 Q37을 도통시켜, 유지 전극 SU1~SUn에 다이오드 D33, 스위칭 소자 Q36, 스위칭 소자 Q37을 통해 정의 전압 Ve1을 인가한다. 또, 이 때 스위칭 소자 Q38을 도통시켜, 콘덴서 C31의 전압이 전압 Ve1로 되도록 충전해 둔다. 또한, 도 3에 나타낸 전압 Ve2를 인가하는 타이밍에서는, 스위칭 소자 Q36, 스위칭 소자 Q37은 도통시킨 채로, 스위칭 소자 Q38을 차단시킴과 아울러 스위칭 소자 Q39를 도통시킨다. 이에 의해, 콘덴서 C31의 전압에 전압 ΔVe를 중첩하고, 유지 전극 SU1~SUn에 전압(Ve1+ΔVe), 즉 전압 Ve2를 인가한다. 이 때, 역류 방지용 다이오드 D33의 기능에 의해, 콘덴서 C31로부터 전원 VE1로의 전류는 차단된다.

또, 이들 스위칭 소자는 MOS FET나 IGBT 등의 일반적으로 알려진 소자를 이용하여 구성할 수 있다.

또, 스위칭 소자 Q3, 스위칭 소자 Q4, 도 10에 나타내고 있는 스위칭 소자 Q13에는 매우 큰 전류가 흐르기 때문에, 이들 스위칭 소자에는 FET, IGBT 등을 복수 병렬 접속하여 이용하는 임피던스를 저하시키고 있다.

또, 전력 회수 회로(51)의 인덕터 L1과 패널(10)의 전극간 용량 Cp의 LC 공진의 주기, 및 전력 회수 회로(61)의 인덕터 L30과 동(同) 전극간 용량 Cp의 LC 공진의 주기(이하, 「공진 주기」라고 기재함)는, 인덕터 L1, L30의 인덕턴스를 각각 L이라고 하면, 계산식 「2π(LCp)^1/2」에 의해 구할 수 있다. 그리고, 본 실시 형태에서는, 전력 회수 회로(51, 61)에 있어서의 공진 주기가 약 1500nsec로 되도록 인덕터 L1, L30을 설정하고 있다. 그러나, 이 수치는 실시 형태에 있어서의 일례에 불과하며, 패널의 특성이나 플라즈마 디스플레이 장치의 사양 등에 맞추고 최적의 값으로 설정하면 된다.

다음으로, 초기화 파형 발생 회로(53)의 동작과 초기화 전압 Vi4를 제어하는 방법에 대하여 도 12 내지 도 14를 이용해서 설명한다. 우선, 도 12를 이용하여 초기화 전압 Vi4를 Vi4L로 하는 경우의 동작을 설명한다. 다음으로, 도 13을 이용하여 초기화 전압 Vi4를 Vi4M으로 하는 경우의 동작을 설명한다. 그리고, 다음으로, 도 14를 이용하여 초기화 전압 Vi4를 Vi4H로 하는 경우의 동작을 설명한다. 또, 도 12 내지 도 14에서는 전체 셀 초기화 동작시의 구동 파형을 예로 하여 초기화 전압 Vi4를 제어하는 방법을 설명하지만, 선택 초기화 동작에 있어서도, 동일한 제어 방법에 의해 초기화 전압 Vi4를 제어할 수 있다.

도 12 내지 도 14에서는, 전체 셀 초기화 동작을 행하는 구동 전압 파형을 기간 T1~기간 T5로 나타낸 5개의 기간으로 분할하고, 각각의 기간에 대하여 설명한다. 또한, 전압 Vi1, 전압 Vi3은 전압 Vs와 동일한 것으로 하고, 전압 Vi2는 전압 Vr과 동일한 것으로 하고, 전압 Vi4L은 부의 전압 Va와 동일한 것으로 하고, 전압 Vi4M은 부의 전압 Va에 전압 Vset2를 중첩시킨 전압(Va+Vset2)과 동일한 것으로 하며, 전압 Vi4H는 부의 전압 Va에 전압 Vset3을 중첩시킨 전압(Va+Vset3)과 동일한 것으로 하여 설명한다. 또한, 도면에는, 앤드 게이트 AG로의 입력 신호 CEL1, CEL2, 전환 신호 CEL3을, 「1」을 「Hi」,「0」을 「Lo」라고 표기한다.

도 12는 본 발명의 실시 형태 1에 있어서의 전체 셀 초기화 기간의 주사 전극 구동 회로(43)의 동작의 일례를 설명하기 위한 타이밍차트이다. 또, 여기서는, 초기화 전압 Vi4를 Vi4L(여기서는, 부의 전압 Va와 동일함)로 하기 위해서, 기간 T1~기간 T5에 있어서, 전환 신호 CEL2는 「0」으로 유지하고 있다. 또한, 도 12에는, 소거 램프 파형 전압의 발생과 상승 램프 파형 전압의 발생의 차이를 나타내기 위해서, 소거 램프 파형 전압을 발생시키는 기간 T8~기간 T9의 동작도 합쳐서 나타낸다.

또한, 도시하고 있지 않지만, 유지 기간 및 초기화 기간에 있어서는, 유지 펄스 발생 회로(50) 및 초기화 파형 발생 회로(53)로부터의 출력을 주사 전극 구동 회로(43)의 출력으로 하기 위해서, 스위칭 소자 Q21은 오프로 유지한다. 또한, 도시하고 있지 않지만, 분리 회로를 구성하는 스위칭 소자 Q13에는, 입력 단자 INb에 입력하는 신호와는 반대 극성의 신호를 입력하도록 구성하고 있다. 따라서, 입력 단자 INb가 「Lo」인 기간에는 스위칭 소자 Q13은 온으로 된다. 또한, 입력 단자 INb가 「Hi」인 기간에는 스위칭 소자 Q13은 오프로 되지만, MOSFET에는, 스위칭 동작을 행하는 부분에 대하여 보디 다이오드라고 불리는 기생 다이오드가 역병렬로 생성된다. 여기서, 역병렬이란, 스위칭 동작을 행하는 부분에 대하여 병렬로, 또한 스위칭 동작에 의해 전류가 흐르는 방향과는 반대 방향이 순방향으로 되는 것이다. 그 결과, 스위칭 소자 Q13이 오프이더라도, 제 3 미러 적분 회로(57)는 이 보 디 다이오드를 통해 주사 전극 SC1~SCn에 하강 램프 파형 전압을 인가할 수 있다.

우선, 소거 램프 파형 전압을 유지 기간의 최후에 발생시킬 때의 동작에 대하여 설명한다.

(기간 T8)

기간 T8에서는, 입력 단자 INc를 「Hi」로 한다. 이것에 의해, 저항 R12로부터 콘덴서 C11로 향하여 일정한 전류가 흘러, 스위칭 소자 Q15의 소스 전압이 램프 형상으로 상승하여, 주사 전극 구동 회로(43)의 출력 전압은 상승 램프 파형 전압보다도 급격한 기울기로 램프 형상으로 상승하기 시작한다. 이렇게 해서, 베이스 전위로 되는 0(V)로부터 전압 Vers로 향하여 상승하는 제 2 경사 파형 전압인 소거 램프 파형 전압을 발생시킨다. 그리고, 이 소거 램프 파형 전압이 상승하는 동안에 주사 전극 SCi와 유지 전극 SUi 사이의 전압차는 방전 개시 전압을 초과한다. 이 때, 본 실시 형태에서는, 주사 전극 SCi와 유지 전극 SUi 사이에서만 방전이 발생하도록 각 수치를 설정하고 있어, 예컨대, 유지 펄스 전압 Vs를 약 210(V)로 하고, 전압 Vers를 약 213(V)로 하며, 소거 램프 파형 전압의 기울기를 약 10V/μsec로 하고 있다. 이것에 의해, 주사 전극 SCi와 유지 전극 SUi 사이에 미약한 방전을 발생시킬 수 있어, 이 미약한 방전을 소거 램프 파형 전압이 상승하는 기간 계속시킬 수 있다.

이 때, 급격한 전압 변화에 의한 순간적인 강한 방전을 발생시키게 되면, 강한 방전으로 발생한 대량의 하전 입자는, 그 급격한 전압 변화를 완화하도록 큰 벽 전하를 형성하여, 직전의 유지 방전에서 형성된 벽 전압을 과잉으로 소거하게 된다. 또한, 대화면화, 고세밀화되어, 구동 임피던스가 증대한 패널에서는, 구동 회로로부터 발생되는 구동 파형에 링잉(ringing) 등의 파형 왜곡이 생기기 쉬워지기 때문에, 상술한 세폭(細幅) 소거 방전을 발생시키는 구동 파형에서는, 파형 왜곡에 의한 강한 방전이 발생할 우려가 있다.

그러나, 본 실시 형태에서는, 인가 전압을 서서히 상승시키는 소거 램프 파형 전압에 의해 주사 전극 SCi와 유지 전극 SUi 사이에 미약한 소거 방전을 계속 발생시키는 구성으로 하고 있다. 따라서, 가령 대화면화, 고세밀화되어, 구동 임피던스가 증대한 패널이더라도, 소거 방전을 안정하게 발생시킬 수 있어, 주사 전극 SCi 상 및 유지 전극 SUi 상의 벽 전압을, 연속하는 기입을 안정하게 발생시키는 것에 최적인 상태로 조정할 수 있다.

또, 도면에는 나타내고 있지 않지만, 이 때 데이터 전극 D1~Dm은 0(V)로 보지(保持)되고 있기 때문에, 데이터 전극 D1~Dm 상에는 정의 벽 전압이 형성된다.

(기간 T9)

초기화 파형 발생 회로(53)로부터 출력되는 구동 전압 파형이 전압 Vers에 도달하면, 스위칭 소자 Q16이 온되어, 제 2 미러 적분 회로(56)를 동작시키기 위해 입력 단자 INc에 입력되는 전류는 스위칭 소자 Q16로 끌어당겨져 제 2 미러 적분 회로(56)는 동작을 정지한다.

이렇게 해서, 베이스 전위로 되는 0(V)로부터 전압 Vers로 향하여 상승하는 제 2 경사 파형 전압인 소거 램프 파형 전압이 발생한다.

다음으로, 연속하는 서브필드의 초기화 기간(여기서는, 전체 셀 초기화 기간)의 동작에 대하여 설명한다.

(기간 T1)

우선, 유지 펄스 발생 회로(50)의 스위칭 소자 Q1을 온으로 한다. 그렇게 하면, 전극간 용량 Cp와 인덕터 L1이 공진하여, 전력 회수용의 콘덴서 C1로부터 스위칭 소자 Q1, 다이오드 D1, 인덕터 L1을 통해 주사 전극 SC1~SCn의 전압이 상승하기 시작한다.

(기간 T2)

다음으로, 유지 펄스 발생 회로(50)의 스위칭 소자 Q3을 온으로 한다. 그렇게 하면 스위칭 소자 Q3을 통해 주사 전극 SC1~SCn에 전압 Vs가 인가되어, 주사 전극 SC1~SCn의 전위는 전압 Vs(본 실시 형태에서는, 전압 Vi1과 동일함)로 된다.

(기간 T3)

다음으로, 상승 램프 파형 전압을 발생하는 미러 적분 회로의 입력 단자 INa를 「Hi」로 한다. 구체적으로는 입력 단자 INa에, 예컨대 전압 15(V)를 인가한다. 그렇게 하면, 저항 R10으로부터 콘덴서 C10으로 향하여 일정한 전류가 흘러, 스위칭 소자 Q11의 소스 전압이 램프 형상으로 상승해서, 주사 전극 구동 회로(43) 의 출력 전압도 램프 형상으로 상승하기 시작한다. 그리고, 이 전압 상승은 입력 단자 INa가 「Hi」인 동안 계속된다.

이 출력 전압이 전압 Vr(본 실시 형태에서는, 전압 Vi2와 동일함)까지 상승하면, 그 후, 입력 단자 INa를 「Lo」로 한다. 구체적으로는 입력 단자 INa에, 예컨대 전압 0(V)을 인가한다.

이렇게 하여, 방전 개시 전압 이하로 되는 전압 Vs(본 실시 형태에서는, 전압 Vi1과 동일함)로부터, 방전 개시 전압을 초과하는 전압 Vr(본 실시 형태에서는, 전압 Vi2와 동일함)로 향하여 완만하게 상승하는 상승 램프 파형 전압을 주사 전극 SC1~SCn에 인가한다.

(기간 T4)

입력 단자 INa를 「Lo」로 하면 주사 전극 SC1~SCn의 전압이 전압 Vs(본 실시 형태에서는, 전압 Vi3과 동일함)까지 저하된다. 그리고 그 후, 스위칭 소자 Q3을 오프로 한다.

(기간 T5)

다음으로, 하강 램프 파형 전압을 발생하는 미러 적분 회로의 입력 단자 INb를 「Hi」로 한다. 구체적으로는 입력 단자 INb에, 예컨대 전압 15(V)를 인가한다. 그렇게 하면, 저항 R11로부터 콘덴서 C12로 향하여 일정한 전류가 흘러, 스위칭 소자 Q14의 드레인 전압이 램프 형상으로 하강해서, 주사 전극 구동 회로(43)의 출력 전압도 램프 형상으로 하강하기 시작한다. 그리고, 초기화 기간이 종료되기 직전에, 입력 단자 INb를 「Lo」로 한다. 구체적으로는 입력 단자 INb에, 예컨대 전압 0(V)을 인가한다.

또, 기간 T5에서는 스위칭 소자 Q13은 off로 되지만, 하강 램프 파형 전압을 발생하는 미러 적분 회로는 스위칭 소자 Q13의 보디 다이오드를 통해 주사 전극 구동 회로(43)의 출력 전압을 하강시킬 수 있다.

이 때, 비교기 CP에서는, 이 하강 램프 파형 전압과, 전압 Va에 전압 Vset2가 더해진 전압(Va+Vset2)이 비교되고 있으며, 비교기 CP에서의 출력 신호는 하강 램프 파형 전압이 전압(Va+Vset2) 이하로 된 시각 t5에서 「0」으로부터 「1」로 전환된다. 그러나, 기간 T1~기간 T5에서 전환 신호 CEL2는 「0」으로 유지되어 있기 때문에, 앤드 게이트 AG에서는 「0」이 출력된다. 따라서, 주사 펄스 발생 회로(54)로부터는, 초기화 전압 Vi4를 부의 전압 Va, 즉 Vi4L로 한 하강 램프 파형 전압이 그대로 출력된다.

또, 여기서는 Vi4L을 부의 전압 Va와 동일하다고 했기 때문에, 도 12에서는, 하강 램프 파형 전압이 Vi4L에 도달한 후 그 전압을 일정 기간 보지하는 파형도로 되어 있지만, 이것은, 도 10에 나타낸 회로의 구성상, 이러한 파형으로 된 것에 불과하다. 본 실시 형태에 있어서는 조금도 이 파형이나 도 10에 나타낸 회로 구성에 한정되는 것이 아니며, Vi4L에 도달한 후 즉시 전압 Vc로 전환하도록 한 구성이더라도 괜찮다.

이상과 같이 하여, 주사 전극 구동 회로(43)는, 주사 전극 SC1~SCn에 대해 서, 방전 개시 전압 이하로 되는 전압 Vi1로부터 방전 개시 전압을 초과하는 전압 Vi2로 향하여 완만하게 상승하는 제 1 경사 파형 전압인 상승 램프 파형 전압을 발생시키지만 (할수있다)된다. 그 후, 주사 전극 구동 회로(43)는, 전압 Vi3으로부터 초기화 전압 Vi4(Vi4L)로 향하여 완만하게 하강하는 하강 램프 파형 전압을 발생시켜 주사 전극 SC1~SCn에 인가할 수 있다.

또, 도시하고 있지 않지만, 초기화 기간 종료 후, 연속하는 기입 기간에서는, 스위칭 소자 Q21을 온으로 유지한다. 이것에 의해, 비교기 CP의 한쪽 단자에 입력되는 전압은 부의 전압 Va로 되고, 비교기 CP로부터의 출력 신호 CEL1은 「1」로 유지된다. 이것에 의해, 앤드 게이트 AG로부터의 출력은 「1」로 유지되고, 주사 펄스 발생 회로(54)로부터는 부의 전압 Va에 전압 Vscn이 중첩된 전압 Vc가 출력된다. 그리고, 부의 주사 펄스 전압을 발생시키는 타이밍에서 전환 신호 CEL2를 「0」으로 함으로써, 앤드 게이트 AG의 출력 신호는 「0」으로 되어, 주사 펄스 발생 회로(54)로부터는 부의 전압 Va가 출력된다. 이렇게 하여, 기입 기간에서의 부의 주사 펄스 전압을 발생시킬 수 있다.

다음으로, 도 13을 이용하여 초기화 전압 Vi4를 Vi4M으로 하는 경우의 동작을 설명한다. 도 13은 본 발명의 실시 형태 1에 있어서의 전체 셀 초기화 기간의 주사 전극 구동 회로(43)의 동작의 다른 예를 설명하기 위한 타이밍차트이다. 또, 여기서는, 초기화 전압 Vi4를 Vi4M으로 하기 위해서, 기간 T1~T51에서 전환 신호 CEL2를 「1」로 하고, 전환 신호 CEL3을 「0」으로 하고 있다. 또한, 도 13에 있어서, 기간 T1~T4의 동작 및 기간 T8, T9의 동작은 도 12에 나타낸 동작과 동일하 기 때문에, 여기서는, 도 12에 나타낸 기간 T5와 동작이 다른 기간 T51에 대하여 설명한다.

(기간 T51)

기간 T51에서는, 하강 램프 파형 전압을 발생하는 미러 적분 회로의 입력 단자 INb를 「Hi」로 한다. 구체적으로는 입력 단자 INb에, 예컨대 전압 15(V)를 인가한다. 그렇게 하면, 저항 R11로부터 콘덴서 C12로 향하여 일정한 전류가 흘러, 스위칭 소자 Q14의 드레인 전압이 램프 형상으로 하강해서, 주사 전극 구동 회로(43)의 출력 전압도 램프 형상으로 하강하기 시작한다.

이 때, 전환 신호 CEL3은 「0」이기 때문에, 비교기 CP에서는, 이 하강 램프 파형 전압과, 전압 Va에 전압 Vset2를 더한 전압(Va+Vset2)이 비교되고 있다. 따라서, 비교기 CP로부터의 출력 신호는, 하강 램프 파형 전압이 전압(Va+Vset2) 이하로 된 시각 t51에서 「0」으로부터 「1」로 전환된다. 그리고, 이 때 전환 신호 CEL2는 「1」이기 때문에, 앤드 게이트 AG의 입력은 모두 「1」로 되어, 앤드 게이트 AG로부터는 「1」이 출력된다. 이것에 의해, 주사 펄스 발생 회로(54)로부터는, 부의 전압 Va에 전압 Vscn이 중첩된 전압 Vc가 출력된다. 따라서, 이 하강 램프 파형 전압에 있어서의 최저 전압을 전압(Va+Vset2), 즉 Vi4M으로 할 수 있다. 또, 입력 단자 INb는 주사 펄스 발생 회로(54)로부터의 출력이 전압 Vc로 되고 나서 초기화 기간이 종료될 때까지의 동안에 「Lo」로 한다.

이상과 같이 하여, 주사 전극 구동 회로(43)는, 주사 전극 SC1~SCn에 대해 서, 방전 개시 전압 이하로 되는 전압 Vi1로부터 방전 개시 전압을 초과하는 전압 Vi2로 향하여 완만하게 상승하는 제 1 경사 파형 전압인 상승 램프 파형 전압을 발생시킨다. 그리고, 그 후, 주사 전극 구동 회로(43)는, 전압 Vi3으로부터 초기화 전압 Vi4(Vi4M)로 향하여 완만하게 하강하는 하강 램프 파형 전압을 발생시켜, 주사 전극 SC1~SCn에 인가할 수 있다.

다음으로, 도 14를 이용하여 초기화 전압 Vi4를 Vi4H로 하는 경우의 동작을 설명한다. 도 14는 본 발명의 실시 형태 1에 있어서의 전체 셀 초기화 기간의 주사 전극 구동 회로(43)의 동작의 다른 예를 설명하기 위한 타이밍차트이다. 또, 여기서는, 초기화 전압 Vi4를 Vi4H로 하기 위해서, 기간 T1~T52에서 전환 신호 CEL2를 「1」로 하고, 전환 신호 CEL3을 「1」로 하고 있다. 또한, 도 14에 있어서도, 기간 T1~T4의 동작 및 기간 T8, T9의 동작은 도 12에 나타낸 동작과 동일하기 때문에, 여기서는, 도 12에 나타낸 기간 T5와 동작이 다른 기간 T52에 대하여 설명한다.

(기간 T52)

기간 T52에서는, 하강 램프 파형 전압을 발생하는 미러 적분 회로의 입력 단자 INb를 「Hi」로 한다. 구체적으로는 입력 단자 INb에, 예컨대 전압 15(V)를 인가한다. 그렇게 하면, 저항 R11로부터 콘덴서 C12로 향하여 일정한 전류가 흘러, 스위칭 소자 Q14의 드레인 전압이 램프 형상으로 하강해서, 주사 전극 구동 회로(43)의 출력 전압도 램프 형상으로 하강하기 시작한다.

이 때, 전환 신호 CEL3은 「1」이기 때문에, 비교기 CP에서는, 이 하강 램프 파형 전압과, 전압 Va에 전압 Vset3을 더한 전압(Va+Vset3)이 비교되고 있다. 따라서, 비교기 CP로부터의 출력 신호는, 하강 램프 파형 전압이 전압(Va+Vset3) 이하로 된 시각 t52에서 「0」으로부터 「1」로 전환된다. 그리고, 이 때 전환 신호 CEL2는 「1」이기 때문에, 앤드 게이트 AG의 입력은 모두 「1」로 되어, 앤드 게이트 AG로부터는 「1」이 출력된다. 이것에 의해, 주사 펄스 발생 회로(54)로부터는, 부의 전압 Va에 전압 Vscn이 중첩된 전압 Vc가 출력된다. 따라서, 이 하강 램프 파형 전압에 있어서의 최저 전압을 전압(Va+Vset3), 즉 Vi4H로 할 수 있다. 또, 입력 단자 INb는, 주사 펄스 발생 회로(54)로부터의 출력이 전압 Vc로 되고 나서 초기화 기간이 종료될 때까지의 동안에 「Lo」로 한다.

이상과 같이 하여, 주사 전극 구동 회로(43)는, 주사 전극 SC1~SCn에 대해서, 방전 개시 전압 이하로 되는 전압 Vi1로부터 방전 개시 전압을 초과하는 전압 Vi2로 향하여 완만하게 상승하는 제 1 경사 파형 전압인 상승 램프 파형 전압을 발생시킨다. 그리고, 그 후, 주사 전극 구동 회로(43)는, 전압 Vi3으로부터 초기화 전압 Vi4(Vi4H)로 향하여 완만하게 하강하는 하강 램프 파형 전압을 발생시켜, 주사 전극 SC1~SCn에 인가할 수 있다.

또, 여기서는, 비교기 CP에서의 비교 결과에서 스위치 회로 OUT1~OUTn을 전환하는 구성으로 했기 때문에, 도 13, 도 14에 있어서, 하강 램프 파형 전압이 Vi4M 또는 Vi4H에 도달한 후 즉시 전압 Vc로 전환하도록 한 파형으로 되어 있다. 그러나, 본 실시 형태에서는 조금도 이 파형에 한정되는 것이 아니며, Vi4M 또는 Vi4H에 도달한 후 그 전압을 일정 기간 보지하도록 하는 구성이더라도 괜찮다.

이와 같이, 본 실시 형태에서는, 주사 전극 구동 회로(43)를 도 10에 나타낸 바와 같은 회로 구성으로 함으로써, 완만하게 하강하는 하강 램프 파형 전압의 최저 전압, 즉 초기화 전압 Vi4의 전압값을 Vi4L과 Vi4M과 Vi4H로 간단히 전환하는 것이 가능해진다.

또, 본 실시 형태에서는 전체 셀 초기화 동작에 있어서의 초기화 전압 Vi4의 제어에 대하여 설명했지만, 선택 초기화 동작에 있어서는 상승 램프 파형 전압을 발생시키지 않는 점이 다를 뿐이며, 하강 램프 파형 전압의 발생에 대해서는 상술한 바와 같은 동작이며, 초기화 전압 Vi4의 제어도 동일하게 행할 수 있다.

이상 설명한 바와 같이, 본 실시 형태에 있어서는, 초기화 전압 Vi4를, Vi4L과, Vi4L보다도 전압값이 높은 Vi4M과, Vi4M보다도 전압값이 높은 Vi4H로 전환하는 구성으로 하고 있다. 그리고, 패널(10)의 온도에 따라 초기화 전압 Vi4를 변경하는 구성으로 하고 있다. 즉, 패널 온도 검출 회로(46)에 의해, 검출된 패널(10)의 온도가 저온(본 실시 형태에서는, 20℃ 미만)이라고 판정되었을 때에는, 제 1 SF의 초기화 전압 Vi4를 Vi4M으로 하고, 제 2 SF~제 10 SF의 초기화 전압 Vi4를 Vi4L로 하여 하강 램프 파형 전압을 발생시키고 있다. 또한, 패널(10)의 온도가 중온(본 실시 형태에서는, 20℃ 이상 55℃ 미만)이라고 판정되었을 때에는, 전체 서브필드의 초기화 전압 Vi4를 Vi4M으로 하여 하강 램프 파형 전압을 발생시키고 있다. 또한, 패널(10)의 온도가 고온(본 실시 형태에서는, 55℃ 이상)이라고 판정되었을 때에는, 제 1 SF~제 4 SF의 초기화 전압 Vi4를 Vi4M으로 하고, 제 5 SF~제 10 SF의 초기화 전압 Vi4를 Vi4H로 하여 하강 램프 파형 전압을 발생시키는 구성으로 하고 있다. 이것에 의해, 고세밀화된 패널에 있어서도, 기입 방전을 발생시키기 위해 필요한 전압을 높게 하는 일없이 안정하게 기입 방전을 발생시킬 수 있어, 화상 표시 품질을 향상시키는 것이 가능해진다.

(실시 형태 2)

실시 형태 1의 특징은, 유지 기간의 유지 펄스의 총수 및 패널(10)의 온도에 따라, 서브필드마다 초기화 전압 Vi4를 Vi4L과 Vi4M과 Vi4H로 전환하는 것이다. 그러나, 실시 형태 2의 특징은, 각 서브필드의 유지 기간의 유지 펄스의 총수에 따라서만, 초기화 전압 Vi4를 Vi4L과 Vi4M과 Vi4H로 전환하는 것이다. 따라서, 실시 형태 1과 동일한 구성과 그 동작에 대해서는, 상세한 설명을 생략한다.

도 15는 본 발명의 실시 형태 2에 있어서의 서브필드 구성의 일례를 나타내는 도면이다. 예컨대, 도 15에 나타낸 바와 같이, 패널의 온도에 관계없이, 직전의 서브필드의 유지 펄스의 총수가 20 미만인 서브필드(여기서는, 제 2 SF~제 4 SF) 및 전체 셀 초기화 서브필드(여기서는, 제 1 SF)의 초기화 기간에서는 초기화 전압 Vi4를 Vi4M으로 한다. 또한, 직전의 서브필드의 유지 펄스의 총수가 20 이상(여기서는, 제 5 SF~제 10 SF)의 초기화 기간에서는 초기화 전압 Vi4를 Vi4H로 하여 하강 램프 파형 전압을 발생시키더라도 좋다. 이와 같이 하면, 직전의 서브필드에서 충분히 유지 방전이 발생하여 충분한 프라이밍 입자가 형성된 서브필드에 있어서 초기화 전압 Vi4를 높게(Vi4H) 하기 때문에, 필요한 주사 펄스 전압 Va를 저감할 수 있어, 기입 방전을 안정하게 발생시키는 효과를 얻는 것이 가능해진다. 또, 본 실시 형태에 있어서의 플라즈마 디스플레이 장치는, 도 9에 나타낸 실시 형태 1에 있어서의 플라즈마 디스플레이 장치(1)의 회로 블럭으로부터, 패널 온도 검출 회로(46)를 생략한 구성으로 할 수 있다.

(실시 형태 3)

실시 형태 1의 특징은, 유지 기간의 유지 펄스의 총수 및 패널(10)의 온도에 따라, 서브필드마다 초기화 전압 Vi4를 Vi4L과 Vi4M과 Vi4H로 전환하는 것이다. 그러나, 실시 형태 3의 특징은, 패널(10)의 온도에 따라서만, 초기화 전압 Vi4를 Vi4L과 Vi4M과 Vi4H로 전환하는 것이다. 따라서, 실시 형태 1과 동일한 구성과 그 동작에 대해서는, 상세한 설명을 생략한다.

도 16a, 도 16b, 도 16c는 본 발명의 실시 형태 3에 있어서의 서브필드 구성의 일례를 나타내는 도면이다. 예컨대, 패널 온도 검출 회로(46)가 패널(10)의 온도를 고온(55℃ 이상)이라고 판정한 경우에는, 도 16a에 나타낸 바와 같이, 모든 서브필드의 초기화 기간에서 초기화 전압 Vi4를 Vi4H로 하여 하강 램프 파형 전압을 발생시키고 있다. 또한, 패널 온도 검출 회로(46)가 패널(10)의 온도를 중온(20℃ 이상 55℃ 미만)이라고 판정한 경우에는, 도 16b에 나타낸 바와 같이, 모든 서브필드의 초기화 기간에서 초기화 전압 Vi4를 Vi4M으로 하여 하강 램프 파형 전압을 발생시키고 있다. 또한, 패널 온도 검출 회로(46)가 패널(10)의 온도를 저온(20℃ 미만)이라고 판정한 경우에는, 도 16c에 나타낸 바와 같이, 모든 서브필드 의 초기화 기간에서 초기화 전압 Vi4를 Vi4L로 하여 하강 램프 파형 전압을 발생시키더라도 좋다.

즉, 패널 온도 검출 회로(46)는 검출한 온도와 미리 정한 저온 임계값 및 미리 정한 고온 임계값의 비교를 행한다. 그리고, 주사 전극 구동 회로(43)는, 패널 온도 검출 회로(46)에서 검출한 온도가 고온 임계값 이상이라고 판정되었을 때에는, 최저 전압을 제 3 전압으로 하여 하강 경사 파형 전압을 발생시킨다. 또한, 패널 온도 검출 회로(46)에서 검출한 온도가 저온 임계값 미만이라고 판정되었을 때에는, 최저 전압을 제 1 전압으로 하여 하강 경사 파형 전압을 발생시킨다. 또한, 패널 온도 검출 회로(46)에서 검출한 온도가 저온 임계값 이상이고 고온 임계값 미만이라고 판정되었을 때에는, 최저 전압을 제 2 전압으로 하여 하강 경사 파형 전압을 발생시켜도 좋다.

상술한 바와 같이, 패널(10)의 온도가 저온일 때에는 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압 Va가 낮아진다. 또한, 상술한 바와 같이, 패널(10)의 온도가 고온일 때에는, 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압 Va가 높아지지만, 패널(10)의 온도가 저온일 때에는 초기화 전압 Vi4를 낮게 설정하여 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스 전압 Vd를 저감시킬 수 있다. 또한, 패널(10)의 온도가 고온일 때에는, 필요한 주사 펄스 전압이 저감되도록 초기화 전압 Vi4를 높게 설정하는 것이 가능해진다. 그 결과, 기입 방전을 안정하게 발생시키는 효과를 얻을 수 있다.

또, 예컨대, 전체 셀 초기화 서브필드에 있어서만, 패널(10)의 온도에 관계 없이 초기화 전압 Vi4를 Vi4M으로 하여 하강 램프 파형 전압을 발생시키도록 하여도 좋다. 즉, 주사 전극 구동 회로(43)는, 제 1 경사 파형 전압을 발생시키는 서브필드에서는, 최저 전압을 제 2 전압인 Vi4M으로 하여 하강 경사 파형 전압을 발생시키도록 하여도 좋다.

또, 본 발명의 실시 형태에서는, 소거 램프 파형 전압에 있어서, 상승하는 전압이 전압 Vers에 도달하면, 즉시 베이스 전위로 되는 0(V)까지 강하시키는 구성을 설명했지만, 상술한 이상 방전을 방지하기 위해서는, 강하 도달 전위를 전압 Vers의 70% 이하로 설정하는 것이 바람직하다. 도 17은 본 발명의 실시 형태에 있어서의 구동 전압 파형의 다른 예를 나타낸 파형도이다. 예컨대 이 도면에 나타내는 바와 같이, 소거 램프 파형 전압이 전압 Vers에 도달한 후, 즉시 전압 Vb까지 강하시키도록 구성하면, 가령, 그 후 그 전압 Vb를 일정 기간 유지했다고 하여도, 상술한 이상 방전을 방지하면서, 상술한 효과를 얻는 것이 가능하다. 여기서, 전압 Vb는 전압 Vers×0.7 이하의 전압이다. 또한, 본 발명의 실시 형태에서는, 강하 도달 전위의 하한 전압값을 베이스 전위로 되는 0(V)로 설정하고 있지만, 이 하한 전압값는, 연속하는 하강 램프 파형 전압에 의한 선택 초기화 동작을 원활히 행할 수 있도록 하기 위해서 설정한 값에 불과하다. 본 실시 형태는, 이 하한 전압값이 조금도 상술한 값에 한정되는 것이 아니며, 소거 동작에 연속하는 동작을 원활히 행할 수 있는 범위에서 최적으로 설정하면 된다.

또, 본 발명의 실시 형태에 있어서, 도 10에 나타낸 주사 전극 구동 회로(43)는 단순한 일 구성예를 나타낸 것에 불과하며, 동일한 동작을 실현할 수 있 는 것이면, 어떠한 회로 구성이더라도 상관없다. 또한, 소거 램프 파형 전압을 발생시키기 위한 회로도 단순한 일 구성예를 나타낸 것에 불과하며, 동일한 동작을 실현할 수 있는 다른 회로로 치환할 수 있다.

또, 본 발명의 실시 형태는, 이른바 2상 구동에 의한 패널의 구동 방법에도 적용시킬 수 있어, 상술한 바와 같은 효과를 얻을 수 있다. 2상 구동에 의한 패널의 구동 방법이란, 주사 전극 SC1~SCn을 제 1 주사 전극군과 제 2 주사 전극군으로 분할하고, 기입 기간을, 제 1 주사 전극군에 속하는 주사 전극의 각각에 주사 펄스를 순차적으로 인가하는 제 1 기입 기간과, 제 2 주사 전극군에 속하는 주사 전극의 각각에 주사 펄스를 순차적으로 인가하는 제 2 기입 기간으로 구성하는 것이다. 그리고, 제 1 기입 기간 및 제 2 기입 기간 중 적어도 한쪽에 있어서, 주사 펄스를 인가하는 주사 전극군에 속하는 주사 전극에는, 주사 펄스 전압보다도 높은 제 2 전압으로부터 주사 펄스 전압으로 천이하고 재차 제 2 전압으로 천이하는 주사 펄스를 순차적으로 인가한다. 한편, 주사 펄스를 인가하지 않는 주사 전극군에 속하는 주사 전극에는, 주사 펄스 전압보다 높은 제 3 전압과, 제 2 전압 및 제 3 전압보다 높은 제 4 전압 중 어느 하나의 전압을 인가한다. 이와 같이 하는 것에 의해, 적어도 인접하는 주사 전극에 주사 펄스 전압이 인가되고 있는 동안은 제 3 전압을 인가하는 것이다.

또, 본 발명의 실시 형태에서는, 소거 램프 파형 전압을 주사 전극 SC1~SCn에 인가하는 구성을 설명했지만, 최후의 유지 펄스를 인가하는 전극이 주사 전극 SC1~SCn인 경우에는, 소거 램프 파형 전압을 유지 전극 SU1~SUn에 인가하는 구성으 로 하는 것도 가능하다. 그러나, 본 발명의 실시 형태에 있어서는, 최후의 유지 펄스를 인가하는 전극을 유지 전극 SU1~SUn으로 하여, 소거 램프 파형 전압을 주사 전극 SC1~SCn에 인가하는 구성으로 하는 쪽이 바람직하다.

또, 본 발명의 실시 형태에서는, 전력 회수 회로(51, 61)에 있어서, 유지 펄스의 상승과 하강에서 하나의 인덕터를 공통으로 이용하는 구성을 설명하였다. 그러나, 복수의 인덕터를 이용하여, 유지 펄스의 상승과 하강에서 다른 인덕터를 사용하는 구성으로 하여도 상관없다. 또한, 그 경우에는, 상술한 전력 회수 회로(51), 전력 회수 회로(61)에서 공진 주기가 약 1500nsec로 되도록 인덕터를 설정하는 구성은, 하강에 이용하는 인덕터에 적용하는 것으로 한다. 또한, 상승에 이용하는 인덕터에 대해서는, 하강과는 다른 공진 주기, 예컨대 약 1200nsec로 되도록 설정하여도 좋다.

또, 본 발명의 실시 형태에서 나타낸 구체적인 각 수치, 예컨대 전압 Vers의 전압값이나 소거 펄스 파형 전압의 기울기 등은, 실험에 이용한 표시 전극쌍 수 1080개의 42인치의 패널의 특성에 근거하여 설정한 것이며, 단지 실시 형태의 일례를 나타낸 것에 불과하다. 본 발명의 실시 형태는 이들 수치에 조금도 한정되는 것이 아니며, 패널의 특성이나 플라즈마 디스플레이 장치의 사양 등에 따라 최적의 값으로 설정하는 것이 바람직하다. 또한, 이들 각 수치는 상술한 효과를 얻을 수 있는 범위에서의 편차를 허용하는 것으로 한다.

본 발명은, 대화면화, 고세밀화된 패널에 있어서도, 기입 방전을 안정하게 발생시킬 수 있어, 화상 표시 품질이 좋은 플라즈마 디스플레이 장치 및 패널의 구동 방법으로서 유용하다.

Claims

주사 전극과 유지 전극으로 이루어지는 표시 전극쌍을 갖는 방전 셀을 복수 구비한 플라즈마 디스플레이 패널과,

1 필드 기간 내에 마련된 초기화 기간과 기입 기간과 유지 기간을 갖는 복수의 서브필드의 상기 초기화 기간에서 하강하는 하강 경사 파형 전압(downward inclined waveform voltage)을 발생시킴과 아울러 1 필드 기간의 적어도 하나의 서브필드의 초기화 기간에서는 상승하는 제 1 경사 파형 전압을 발생시켜 상기 주사 전극을 구동하는 주사 전극 구동 회로와,

온도 센서를 갖고, 상기 플라즈마 디스플레이 패널의 온도를 검출하는 패널 온도 검출 회로

를 구비하되,

상기 주사 전극 구동 회로는, 상기 하강 경사 파형 전압에서의 최저 전압을, 제 1 전압과, 상기 제 1 전압보다 전압값이 높은 제 2 전압과, 상기 제 2 전압보다 전압값이 높은 제 3 전압으로 전환하여 상기 하강 경사 파형 전압을 발생시킴과 아울러, 상기 패널 온도 검출 회로가 상기 플라즈마 디스플레이 패널의 온도를 고온이라고 판정한 경우에는 상기 패널 온도 검출 회로가 상기 플라즈마 디스플레이 패널의 온도를 저온이라고 판정한 경우보다 상기 최저 전압의 전압값이 높아지도록, 상기 패널 온도 검출 회로에서 검출한 온도에 따라 상기 최저 전압을 전환하는 것

을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항에 있어서,

상기 패널 온도 검출 회로는 검출한 온도와 미리 정한 저온 임계값 및 미리 정한 고온 임계값의 비교를 행하고,

상기 주사 전극 구동 회로는, 상기 온도가 상기 고온 임계값 이상이라고 판정되었을 때에는 상기 최저 전압을 상기 제 3 전압으로 하여 상기 하강 경사 파형 전압을 발생시키고, 상기 온도가 상기 저온 임계값 미만이라고 판정되었을 때에는 상기 최저 전압을 상기 제 1 전압으로 하여 상기 하강 경사 파형 전압을 발생시키며, 상기 온도가 상기 저온 임계값 이상 상기 고온 임계값 미만이라고 판정되었을 때에는 상기 최저 전압을 상기 제 2 전압으로 하여 상기 하강 경사 파형 전압을 발생시키는 것

을 특징으로 하는 플라즈마 디스플레이 장치.
제 2 항에 있어서,

상기 주사 전극 구동 회로는, 상기 패널 온도 검출 회로에서 검출한 상기 온도가 상기 고온 임계값 이상이라고 판정되었을 때에는, 직전의 서브필드의 상기 유지 기간에서의 유지 펄스의 총수가 소정값 이상인 서브필드에서, 상기 최저 전압을 제 3 전압으로 하여 상기 하강 경사 파형 전압을 발생시키는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 2 항 또는 제 3 항에 있어서,

상기 주사 전극 구동 회로는, 상기 제 1 경사 파형 전압을 발생시키는 서브필드에서는, 상기 최저 전압을 상기 제 2 전압으로 하여 상기 하강 경사 파형 전압을 발생시키는 것을 특징으로 하는 플라즈마 디스플레이 장치.
주사 전극과 유지 전극으로 이루어지는 표시 전극쌍을 갖는 방전 셀을 복수 구비한 플라즈마 디스플레이 패널의 구동 방법에 있어서,

초기화 기간과 기입 기간과 유지 기간을 갖는 서브필드를 1 필드 기간 내에 복수 마련하고,

상기 초기화 기간에서 하강하는 하강 경사 파형 전압을 상기 주사 전극에 인가함과 아울러 1 필드 기간의 적어도 하나의 서브필드의 초기화 기간에서는 상승하는 제 1 경사 파형 전압을 상기 주사 전극에 인가하며,

온도 센서를 이용하여 상기 플라즈마 디스플레이 패널의 온도를 검출하고, 상기 온도 센서에서 검출한 온도가 고온인 경우에는 상기 온도 센서에서 검출한 온도가 저온인 경우보다 상기 하강 경사 파형 전압에서의 최저 전압의 전압값이 높아지도록, 검출한 상기 온도에 따라, 상기 하강 경사 파형 전압에서의 최저 전압을, 제 1 전압과, 상기 제 1 전압보다 전압값이 높은 제 2 전압과, 상기 제 2 전압보다 전압값이 높은 제 3 전압으로 전환하는 것

을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
제 5 항에 있어서,

검출한 상기 온도와 미리 정한 저온 임계값 및 미리 정한 고온 임계값의 비교를 행하고,

상기 온도가 상기 고온 임계값 이상일 때에는 상기 최저 전압을 상기 제 3 전압으로 하고, 상기 온도가 상기 저온 임계값 미만일 때에는 상기 최저 전압을 제 1 전압으로 하며, 검출한 상기 온도가 상기 저온 임계값 이상 상기 고온 임계값 미만일 때에는 상기 최저 전압을 제 2 전압으로 하는 것

을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
제 6 항에 있어서,

상기 온도가 상기 고온 임계값 이상일 때에는, 직전의 서브필드의 상기 유지 기간에서의 유지 펄스의 총수가 소정값 이상인 서브필드에서, 상기 최저 전압을 제 3 전압으로 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
제 6 항 또는 제 7 항에 있어서,

상기 제 1 경사 파형 전압을 상기 주사 전극에 인가하는 서브필드에서는, 상기 최저 전압을 상기 제 2 전압으로 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.