KR101055935B1 - 전압-제어 장치를 위한 하이브리드 커런트-스타브드 위상-보간 회로 - Google Patents

전압-제어 장치를 위한 하이브리드 커런트-스타브드 위상-보간 회로 Download PDF

Info

Publication number
KR101055935B1
KR101055935B1 KR1020087021809A KR20087021809A KR101055935B1 KR 101055935 B1 KR101055935 B1 KR 101055935B1 KR 1020087021809 A KR1020087021809 A KR 1020087021809A KR 20087021809 A KR20087021809 A KR 20087021809A KR 101055935 B1 KR101055935 B1 KR 101055935B1
Authority
KR
South Korea
Prior art keywords
voltage
circuit
current
phase
stabbed
Prior art date
Application number
KR1020087021809A
Other languages
English (en)
Other versions
KR20080104141A (ko
Inventor
우근 리
다니엘 요셉 프리드먼
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20080104141A publication Critical patent/KR20080104141A/ko
Application granted granted Critical
Publication of KR101055935B1 publication Critical patent/KR101055935B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00032—Dc control of switching transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00052—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter by mixing the outputs of fixed delayed signals with each other or with the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's
    • H03K2005/00208—Layout of the delay element using FET's using differential stages

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)

Abstract

조정 회로(100)는 제1 타입의 신호 차이를 조정하도록 구성된 커런트-스타브드 전압-제어 회로(current-starved voltage-controlled circuit)을 포함한다. 위상-보간 전압-제어 회로(phase-interpolated voltage-controlled circuit; M1-M8)는 제2 타입의 신호 차이를 조정하도록 구성된다. 공정과 온도의 변화 걸쳐 넓은 동조 범위를 제공하기 위해 커런트-스타브드 방법에 의해 거친 동조 제어(coarse tuning control)가 제공되는 반면에, 선형의 동조 곡선 및 낮은 지터를 제공하기 위해 위상 보간법이 사용된다. 조정 회로(100)는 DLL 또는 PLL에서의 사용에 적합하다.
커런트-스타브드(current-starved), 위상-보간(phase-interpolated), 지연 동기 루프(delay-locked loop), 위상 동기 루프(phase-locked loop), 거친 동조 제어(coarse tuning control), 미세 동조 제어(fine tuning control)

Description

전압-제어 장치를 위한 하이브리드 커런트-스타브드 위상-보간 회로{HYBRID CURRENT-STARVED PHASE-INTERPOLATION CIRCUIT FOR VOLTAGE-CONTROLLED DEVICES}
본 발명은 일반적으로 전압-제어 발진기 및 전압-제어 지연선에 관한 것이고, 좀 더 구체적으로는 하이브리드 커런트-스타브드 위상-보간법을 사용하는 전압-제어 발진기 또는 전압 제어 지연선에 관한 것이다.
전압-제어 지연(VCD) 소자는 여러 가지 응용에 있어서 유용하다. VCD는 내부 클럭을 인입 클럭과 동기화하는 지연 고정 루프(DLL)에서 중요한 블록이다.
도 1을 참조하면, 위상 감지기(PD; 14), 루프 필터(LPF; 16), 전압-제어 지연선(VCDL; 12)을 구비한 DLL(10)의 통상적인 블록 다이어그램이 도시되어 있다. 위상 감지기(14)는 기준 클럭 에지
Figure 112008063323762-pct00001
와 클럭 입력
Figure 112008063323762-pct00002
의 지연형(delayed version)인 VCDL(12)로부터의 클럭 에지 사이의 타이밍 차이를 비교한다. 위상 감지기(14)는 VCDL(12)을 위한 에러 전압을 생성하여 위상 변이
Figure 112008063323762-pct00003
을 조정한다. 통상적인 IC 설계에서 위상 감지기(14)는 일반적으로 차지 펌프(CP)를 수반한다.
위상 감지기(14)와 VCDL(12) 사이의 루프 필터(16)는 고주파 노이즈를 제거한다. 피드백 동작은 피드백 루프(17)에 의해 제어 전압(Vctr)을 제공하는데, 이는 내부 클럭 에지
Figure 112008063323762-pct00004
를 인입 클럭 에지
Figure 112008063323762-pct00005
에 맞춘다.
또한 VCD는 위상 고정 루프(PLL) 설계에 있어서 한 가지 중요한 구성 블록인 링 발진기 전압 제어 발진기를 구성하기 위해서도 사용된다.
도 2를 참조하면, 위상 고정 루프(20)의 지연선은 복수의 VCD(12)를 구비하는 링 발진기(VCO 22)를 포함한다. 위상-주파수 검출기(PFD; 14) 및 루프 필터(16)는 VCO(18)에 제어 신호를 제공하기 위해 사용된다.
디지털 클럭을 생성하기 위하여, 도 3에 도시된 커런트-스타브드 링 VCO(22)가 모놀리식 PLL(monolithic PLLs)에서 주로 사용되는데, 왜냐하면 이는 넓은 동조 범위와 높은 집적도를 제공하기 때문이다 (1992년 11월 IEEE JSSC에 발표된, I. Young 등의 "5 내지 110 MHz의 동기 범위를 갖는, 마이크로프로세서를 위한 PLL 클럭 생성기" 등 참조).
도 3을 참조하면, 커런트-스타브드 링 VCO(22)의 발진 주파수는 각 지연 소자(12)의 지연 시간과 직접적으로 관련이 있고, 이는 공정, 전압, 및 온도의 변화(PVT 변화)에의 민감도를 높게 한다. 커런트-스타브드 링 VCO(22)이 갖는 비선형의 전압-주파수 변환 특성으로 인하여, PLL 구현에서 바람직하지 않은 고도로 가변적인 VCO 게인 특성이 초래된다.
VCO(18)는 레플리카 셀(24)에 Vref 입력을 포함한다. VCO(18)는 트랜지스터 M1, M2, M3, M4를 포함한다. M3 및 M4는 레플리카 셀(24)의 출력에 따라 제어된다. Vdd는 공급 전압이며, Vcti는 발진기의 풋(foot)에서의 가변 전류원(26)을 제 어하기 위해서 사용된다. VIN 및 VINB는 V 입력 및 V 입력 바 신호(bar signals)를 나타내며, VO 및 VOB는 V 출력 및 V 출력 바 신호를 각각 나타낸다. M1 및 M2는 각각 VIN 및 VINB에 따라 제어된다.
도 4를 참조하면, VCD 소자를 구현하기 위한 다른 방법은 위상 보간법을 사용한다. 위상 보간을 위한 회로(30) 구현의 예가 도 4에 도시되어 있으며, J. Savoj 및 B. Razavi가 2001년 5월 IEEE JSSC에 발표한 "10 Gb/s CMOS 클럭 및 데이터 복구 회로 및 하프 레이트 선형 위상 검출기"에 설명되어 있다.
커런트-스타브드 접근을 사용하는 VCD와 비교했을 때, 위상 보간법을 사용하는 VCD(32)는 감소된 위상 노이즈와 증가된 선형 전압-주파수 특성을 제공한다. 하지만, VCD(32)는 커런트-스타브드 링 발진기보다 동조 범위가 더 작다. 이런 이유로, 아직도 커런트-스타브드 방법이 디지털 클럭 생성 응용에서 폭넓게 사용된다.
전압 제어 지연선 및 전압 제어 발진기를 위한 하이브리드 커런트-스타브드 위상-보간법은 넓은 선형의 동조 범위 및 우수한 노이즈 성능을 제공한다. 공정과 온도의 변화에 넓은 동조 범위를 제공하기 위해 커런트-스타브드 방법에 의해 거친 동조 제어(coarse tuning control)가 제공되는 반면에, 선형의 동조 곡선 및 낮은 지터 성능을 제공하기 위해 위상 보간법이 사용된다. 출력 스윙을 설정할 수 있는 프로그램 가능한 기준 전압을 사용하여 추가적인 제어도 가능하다. 위상 보간법에 기초한 VCD 토폴로지의 차동 미세 동조 제어 경로는 또한 전원 및 기판 노이즈에 대하여 더 나은 노이즈 면역성(noise immunity)을 제공한다.
조정 회로는 제1 타입의 신호 차이를 조정하도록 구성된 커런트-스타브드 전압-제어 회로(current-starved voltage-controlled circuit)를 포함한다. 위상-보간된 전압-제어 회로(phase-interpolated voltage-controlled circuit)는 제2 타입의 신호 차이를 조정하도록 구성된다. 커런트-스타브드 회로 및 위상-보간 회로는 서로 협력하여 조정 회로의 향상된 동작 성능을 제공한다.
이하에서는 첨부된 도면을 참조하여 예시의 방법으로 본 발명을 설명할 것이다.
도 1은 지연-동기 루프에서 사용되기 위한, 알려진 전압-제어 딜레이(VCD)를 도시하는 도면.
도 2는 위상-동기 루프에서 사용되기 위한, 알려진 전압-제어 딜레이(VCD)를 도시하는 도면.
도 3은 종래의 커런트-스타브드 지연 셀을 도시하는 개략도.
도 4는 종래의 위상-보간 지연 셀을 도시하는 개략도.
도 5는 일 실시예에 따른, 하이브리드 커런트-스타브드 위상-보간 지연 셀을 도시하는 예시적인 개략도.
도 6은 일 실시예에 따른, 하이브리드 링 발진기의 일례를 도시하는 예시적인 개략도.
하이브리드 전압 제어 딜레이(VCD)는 커런트-스타브드 방법과 위상 보간법을 모두 사용한다. VCD 또는 전압 제어 발진기(VCO)는 거친 동조 제어를 위한 하나의 입력, 미세한 동조 제어를 위한 다른 하나의 입력의 두 개의 제어 입력을 포함할 수 있다. 공정과 온도의 변화 걸쳐 넓은 동조 범위를 제공하기 위해 커런트-스타브드 방법에 의해 거친 동조 제어가 수행되는 반면에, 위상 보간법은 선형의 동조 곡선 및 낮은 지터 성능을 달성하기 위해 사용된다.
레지스터 부하 대신에 능동 전계 효과 트랜지스터(예컨대, FET) 부하로 커런트-스타브드 방법을 사용하면, 위상-보간 지연 소자 내에 중첩된 커런트-스타브드 VCD 소자를 구현할 수 있다. 이 방법으로, 위상-보간된 지연 내의 커런트-스타브드 VCD는 높은 꼬리 전류 변화를 가지는 위상 변화를 추적할 수 있다.
또한, 하이브리드 VCD 토폴로지는, 커런트-스타브드 VCD와 하이브리드 VCD를 모두 사용하여, 또는 보간 VCD와 하이브리드 VCD를 모두 사용하여, 복합 전압-제어 지연선(VCDLs)을 구성하도록 더 확장될 수 있다. 커런트-스타브드 VCD 및 하이브리드 VCD를 모두 사용하는 링 VCO를 일례로 들 수 있다.
VCD가 이중 입력을 가지므로, 거친 동조는 미세 동조 제어의 제어 전압 범위 역시 감소시킨다. 미세 동조 경로에 대한 감소된 제어 전압 범위는 넓은 동조 범위에서 최소의 VCD 게인 변화뿐만 아니라 선형의 VCD 게인을 제공한다. 루프 필터 내의 감소된 전압 범위는 차지 펌프 설계 제약을 완화함으로써, 위상 동기 루프(PLLs) 또는 지연 동기 루프(DLL)의 정적 위상 오프셋 성능을 향상시킨다.
거친 동조 외에도, VCD 출력 스윙을 설정하는, 프로그램 가능한 기준 전압을 사용하여 다른 제어도 가능하다. 노이즈 성능 및 동조 범위를 결정함에 있어서 PLL 설계에서의 VCO 출력 스윙이 하나의 중요한 인자이기 때문에, 예컨대 공정 변화에 있어서 노이즈 성능을 최적화하는데 제어된 출력 스윙이 사용될 수 있다.
거친 동조 경로는 전류 디지털-아날로그 변환기를 구비함으로써 디지털로 제어될 수 있다. 미세 동조 경로는 아날로그 전압으로 제어될 필요가 있다. 하지만, PLL 토폴로지에 따라, 거친 동조 경로 및 미세 동조 경로는 모두 디지털 또는 아날로그 중 하나로 제어될 수 있다. 제어 경로를 위해 노이즈 민감도가 최소화되어야 한다.
집적회로에서, 온칩 노이즈 및 신호 커플링에 대한 증가된 면역력을 제공하기 위하여, 차동 신호를 사용하는 것이 바람직하다. 본 실시예의 VCD 토폴로지는 위상 보간법에 기초한 것일 수 있고, 미세 동조 경로를 위한 차동 제어를 제공할 수 있다. 그러므로, 종래의 커런트-스타브드 링 VCD와 비교했을 때, VCD에 대한 본 실시예는 전원 노이즈에 대한 더 나은 면역력, 더 넓은 선형의 동조 범위, 더 낮은 VCD 게인 변화, 그리고 더 나은 노이즈 성능을 제공한다.
이 명세서에서 설명되는 실시예는 회로로 구현될 수 있다. 이하에서 설명되는 회로는 집적 회로 칩을 위한 설계의 일부일 수 있다. 칩 설계는 그래픽 컴퓨터 프로그래밍 언어로 생성될 수 있으며, (디스크, 테이프, 물리직인 하드 드라이브, 또는 저장소 액세스 네트워크 내의 드라이브와 같은 가상 하드 드라이브 등의) 컴퓨터 저장 매체에 저장될 수 있다. 만약 설계자가 칩을 제조하지 않거나, 칩을 제조하기 위해 사용되는 포토리소그래픽 마스크를 제조하지 않는다면, 설계자는 설계 결과물을 물리적인 수단에 의하여(예컨대, 설계를 저장하는 저장 매체의 복사물을 제공하는 등), 또는 전자적으로 (예컨대, 인터넷을 통해) 그러한 엔티티들에게 직간접적으로 전송한다. 그 후 저장된 설계는 포토리소그래픽 마스크의 제조를 위해 (GDSII 등의) 적절한 형식으로 변환되며, 웨이퍼 상에 형성될 칩 설계의 복사본 다수를 포함하는 것이 통상적이다. 포토리소그래픽 마스크가 사용되어 에칭 또는 다른 방법으로 처리되어야 하는, 웨이퍼(및/또는 그 위의 레이어)의 영역을 정의한다. 그 결과로 만들어지는 집적 회로 칩은, 원시 웨이퍼 형태 (즉, 패키징되지 않은 다수의 칩을 포함하는 단일 웨이퍼), 베어 다이, 또는 패키지 형태로 제조자에 의해 배포될 수 있다. 후자의 경우, 칩은 단일 칩 패키지 (마더보드에 부착된 리드를 가지는 플라스틱 캐리어, 또는 기타 더 높은 수준의 캐리어 등) 내에, 또는 멀티칩 패키지 (표면 배선 또는 매립 배선 중 하나 또는 양쪽 모두를 가지는 세라믹 캐리어 등) 내에 마운트된다. 어떠한 경우라도, 그 후에 칩은 (a) 마더보드 등의 중간 제품, 또는 (b) 최종 제품의 일부로서, 다른 칩들, 별도의 회로 소자, 및/또는 기타 신호 처리 장치와 함께 집적된다. 최종 제품은, 장난감 및 로우 엔드 응용으로부터 디스플레이, 키보드 또는 기타 입력 장치, 및 중앙 프로세서를 구비한 고급 컴퓨터 제품에 이르는, 집적 회로 칩을 포함하는 임의의 제품일 수 있다.
이제 도 5(도면에서 동일한 참조 번호는 동일하거나 유사한 구성요소를 나타냄)를 참조하면, 본 발명의 특징에 따른 하이브리드 VCD 셀 또는 회로로서 예시적으로 표현된 조정 회로(100)의 예시적인 실시예가 도시되어 있다. 트랜지스터(M1-M8)는 미세 조정을 위해 능동 부하 M7 및 M8와 함께 위상 보간을 수행한다. 트랜 지스터(M9-M13)는 위상 보간을 위해 지연 신호 경로를 생성하는데, 그것의 기능은 도 4에 도시된 VCD(32)의 기능과 유사하다.
스윙 고정 회로(swing fixing circuit; 102)는 레플리카 셀(108)과 p-채널 CMOS 부하 트랜지스터 M7, M8, M12, M13에 의해서 구현된다. 트랜지스터 M7, M8, M12, M13의 소스는 공급 전압 VDD에 연결되고, 트랜지스터 M7, M8, M12, M13의 게이트는 레플리카 셀(108)에 연결된다. 레플리카 셀(108)에 의해서 제공되는 기준 전압 Vref는 부하 트랜지스터 M7, M8, M12, M13에 걸친 전압 스윙 Vsw를 고정하기 위해서 프로그램 가능한데, 여기서 Vref = VDD - Vsw. 전압 스윙 Vsw를 VDD - Vref가 되게 하기 위해 레플리카 셀(108)은 전압 스윙을 감지하고 M12, M13, M7, M8의 실효 부하 레지스턴스(예컨대, 이들 트랜지스터의 레지스턴스인 RM12, RM13, RM7, RM8)를 조정한다. 트랜지스터에 대한 실효 부하 레지스턴스는
Figure 112008063323762-pct00006
로 정의되는데, 여기서
Figure 112008063323762-pct00007
는 정공 이동성(hole mobility),
Figure 112008063323762-pct00008
는 게이트 산화물의 커패시턴스,
Figure 112008063323762-pct00009
는 게이트 소스 전압,
Figure 112008063323762-pct00010
는 트랜지스터의 임계 전압, W는 채널 폭, L은 채널 길이이다. 전압 스윙은 VCD 출력 신호(OUT 또는 OUTB)의 스윙을 제한한다.
VCD 출력 스윙(Vsw)을 정하는, 프로그램 가능한 기준 전압(Vref1 내지 Vrefn)을 이용하여 제어가 가능하다. VCD 출력 스윙은 노이즈 성능뿐만 아니라, 동조 범위을 결정하는데 중요한 인자이므로, 제어된 출력 스윙은 공정 변화에 걸쳐 노이즈 성능을 최적화 하는데 사용될 수 있다.
전압 스윙 Vsw은 VCD 출력 신호 OUT의 스윙을 제한한다. 따라서, VCD 출력 스윙(Vsw)을 정하는, 프로그램 가능한 기준 전압(Vref1 내지 Vrefn)을 이용하여 제어가 가능하다.
스위칭 블록(110)은 n-채널 CMOS 스위칭 트랜지스터(M1-M4 및 M9-M10)에 의해 구현된다. 스위칭 블록(110)은 트랜지스터 M12, M13, M7, M8에서의 부하 조정, 및 바이어스 제어 회로(112)로부터의 거친 조정 입력과 미세 조정 입력에 따라서, 입력 전압을 기준 전압(들)과 비교하고 조정한다.
트랜지스터 M5 및 M6의 바이어스 전류는 전압-전류(V-to-I) 변환기(104)를 통해 미세 동조 제어 전압(Vfine)에 의해 제어된다. M11의 바이어스 전류는 거친 동조 제어 전압(Vcrs)에 의해서 제어된다. 전류 디지털-아날로그 변환기(DAC; 도시 생략)에 의해 그 값이 정해질 수 있는 기준 전류(I)는 가변 전류원(106)에 의해 생성된다. 전류원(106)은 제어 신호(Vtune)을 사용하여 제어될 수 있다. 전압 스윙 Vsw가 꼬리 전류(I)와 실효 부하 레지스턴스(RM)에 의해 결정되므로, 전류원(106)은 입력 신호(IN)와 출력 신호(OUT) 사이의 지연을 제어하는데 도움이 된다. 예를 들어, 꼬리 전류 I를 증가시키면, 고정된 전압 스윙 Vsw를 유지하기 위하여 스윙 고정 회로(102)에 의해 실효 부하 레지스턴스(RM)가 감소되는데, 이것이 이번에는 지연 시간을 감소시킨다. 따라서, 트랜지스터(M11, M5, M6는 꼬리 전류원으로서 기능하고, 신호간 차이를 거칠게 및/또는 미세하게 조정하는 기능을 제공 한다.
하이브리드 VCD(100)는 커런트-스타브드 방법과 위상-보간법의 이점을 모두 채용한다. VCD 또는 VCO는 두 개의 제어 입력 Vcrs 및 Vfine을 포함하는데, 하나는 거친 동조 제어를 위해, 또 하나는 미세 동조 제어를 위한 것이다. 거친 동조 제어는 공정 및 온도 변화에 걸쳐서 넓은 동조 범위를 제공하기 위하여 커런트-스타브드 방법에 의해 이루어지는 반면에, 위상 보간법은 선형의 동조 곡선과 낮은 지터 성능을 제공하기 위해 사용된다.
레지스터 부하 대신에 능동 PFET 부하(예컨대, M7, M8, M12, M13)로 커런트-스타브드 방법을 사용하면, 위상-보간된 지연 소자 내에 중첩된 커런트-스타브드 VCD를 구현할 수 있다. 이 방법으로, 위상-보간 딜레이 내의 커런트-스타브드 VCD는 가변 전류원(106)을 사용하여 높은 꼬리 전류 변화를 가지는 위상 변화를 추적할 수 있다.
또한 하이브리드 VCD 토폴로지는, 커런트-스타브드 VCD와 하이브리드 VCD를 모두 사용하여, 복합 전압-제어 지연선(VCDLs)을 구성하도록 더 확장될 수 있다. 유사한 종류의 능동 PFET 부하를 가지고 있으므로, 하이브리드 VCD는 커런트-스타브드 VCD의 공통-모드 전압을 추적할 수 있는데, 이는 복합 VCDL을 구현하는데 있어서 이점이 된다. 커런트-스타브드 VCD와 하이브리드 VCD를 모두 사용하는 링 VCO의 일례가 도 6에 도시되어 있다.
VCD(100)이 Vcrs와 Vfine의 두 개의 입력을 가지고 있으므로, 거친 동조는 미세 동조 제어의 제어 전압 범위를 감소시킨다. 미세 동조 경로에 대해 줄어든 제어 전압 범위는 넓은 동조 범위에서 최소의 VCO 게인 변화뿐만 아니라 선형의 VCO를 제공한다. VCO 게인 변화가 PLL 루프 다이내믹스 변화를 대부분 결정하기 때문에, 선형 VCO 게인을 가지는 것은 일정한 PLL 대역폭을 제공하는데 도움이 된다. 일정한 PLL 대역폭을 유지하는 것은 랜덤 지터 변화(RJ variation)를 최소화하기 위해 고려해야 할 중요한 사항 중 하나이다. 또한 루프 필터(도시 생략) 내의 감소된 전압 범위는 차지 펌프 설계 제약을 완화함으로써, 위상 동기 루프(PLLs) 또는 지연 동기 루프(DLL)의 정적 위상 오프셋 성능을 향상시킨다.
거친 동조 외에도, VCD 출력 스윙을 정하는 프로그램 가능한 기준 전압(Vref)을 사용하여 다른 제어도 가능하다. 제어된 출력 스윙(Vsw)은 공정 변화에 있어서 노이즈 성능을 최적화하는데 사용될 수 있다. 전류 디지털-아날로그 변환기를 구비함으로써 거친 동조 경로가 디지털로 제어될 수 있도록, 변환기(104)에는 디지털-아날로그 변환기가 포함될 수 있다. 미세 동조 경로는 아날로그 전압에 의해 제어되어야 한다. 하지만, PLL 토폴로지에 따라서, 거친 동조 경로와 미세 동조 경로 모두가 디지털 또는 아날로그 중 하나로 제어될 수 있다.
도 6을 참조하면, 커런트-스타브드 방법과 위상-보간법을 사용하는 하이브리드 링 발진기(200)의 예가 도시되어 있다; 다만, 본 발명은 여러 가지의 다른 회로, 예컨대 VCO, DLL, PLL 등에서도 사용될 수 있음을 이해할 것이다. 이 경우, 링 VCO(200)는 3단 VCD를 포함한다. 제1 VCD(210)와 제3 VCD(214)는 거친 동조를 위한 커런트-스타브드 지연 셀에 기초한 것이고, 제2 VCD(212)는 하이브리드 위상- 보간 VCD에 기초한 것이다. 이 토폴로지는 VCD(200)가 최대 4개의 독립된 제어 입력을 가지도록 하며, 이는 PLL 설계에서 유연한 VCO 입력 제어를 제공할 수 있다.
네 개의 독립 입력에는 VCD(210 및 214)의 거친 조정을 위한 Vcrs, VCD(212)의 거친 조정을 위한 Vcrs, VCD(212)의 미세 조정을 위한 두 개의 Vfine 입력이 포함된다.

Claims (15)

  1. 거친 조정(coarse adjustment)을 제공하도록 구성된 커런트-스타브드 전압-제어된 회로(current-starved voltage-controlled circuit: VCD1, M9-M13);
    미세 조정(fine adjustment)을 제공하도록 구성된 위상-보간 전압-제어된 회로(phase-interpolated voltage controlled circuit: VCD2, M1-M8);
    상기 커런트-스타브드(VCD1, M9-M13) 회로 및 상기 위상-보간(VCD2, M1-M8) 회로의 부하 레지스턴스를 조정하도록 구성된 출력 전압 스윙 고정 회로(output voltage swing fixing circuit) - 상기 스윙 고정 회로는 기준 전압에 응답하고, 상기 부하는 공급 전압에 결합됨 - ;
    입력 전압과 상기 공급 전압에 응답하며, 상기 기준 전압을 상기 입력 전압에 비교하고 상기 기준 전압과 상기 입력 전압 간의 차이를 조정하기 위한 위상-보간 스위칭 블록; 및
    커런트-스타브드 방법에 따라, 상기 커런트-스타브드 회로(VCD1, M9-M13) 및 상기 위상-보간 회로(VCD2, M1-M8)에 관련된 꼬리 전류원(tail current sources)을 사용하여, 상기 차이의 거친 조정 및 미세 조정을 하기 위한 조절 회로(adjustment circuit)
    를 포함하는 조정 회로(adjusting circuit).
  2. 제1항에 있어서,
    상기 스윙 고정 회로는 레플리카 셀(replica cell)을 포함하고, 상기 부하는 레플리카 셀 출력에 따라 조정되는 부하 트랜지스터를 포함하며, 그 결과 기준 전압에 대한 전압 스윙이 상기 부하의 조정에 의해 정해지는(accounted for), 조정 회로.
  3. 제1항에 있어서,
    상기 스위칭 블록은, 고정된 출력 스윙을 가지도록, 상기 커런트-스타브드(VCD1, M9-M13) 회로 및 상기 위상-보간(VCD2, M1-M8) 회로의 상기 부하 레지스턴스에 가변성을 제공하기 위한 선형-모드 트랜지스터에 의해 구현되는, 조정 회로.
  4. 제1항에 있어서,
    상기 스위칭 블록은 상기 기준 전압과 상기 입력 전압의 비교를 제공하기 위하여 스위칭 트랜지스터에 의해 구현되는, 조정 회로.
  5. 제1항에 있어서,
    상기 기준 전압과 상기 입력 전압 사이의 거친 조정 전용의 회로부 및 미세 조정 전용의 회로부를 더 포함하는 조정 회로.
  6. 제1항에 있어서,
    거친 신호 차이와 미세 신호 차이에 대해 조정하기 위한 제어 신호에 응답하는, 그라운드에 연결된 꼬리 전류원을 더 포함하는 조정 회로.
  7. 제6항에 있어서,
    상기 제어 신호는 전압이고, 상기 꼬리 전류원은 트랜지스터를 포함하며, 상기 꼬리 전류원으로의 전류를 조정하기 위하여 그라운드로 연결된 가변 전류원에 직렬로 연결된 전압-전류 변환기를 더 포함하는, 조정 회로.
  8. 제1항의 조정 회로를 포함하는 지연 동기 루프(delay locked loop).
  9. 제1항의 조정 회로를 포함하는 위상 동기 루프(phase locked loop).
  10. 제1항의 조정 회로를 포함하는 전압 제어 발진기.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020087021809A 2006-03-07 2007-03-02 전압-제어 장치를 위한 하이브리드 커런트-스타브드 위상-보간 회로 KR101055935B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/369,475 US7301410B2 (en) 2006-03-07 2006-03-07 Hybrid current-starved phase-interpolation circuit for voltage-controlled devices
US11/369,475 2006-03-07
PCT/EP2007/052007 WO2007101824A1 (en) 2006-03-07 2007-03-02 Hybrid current-starved phase-interpolation circuit for voltage-controlled devices

Publications (2)

Publication Number Publication Date
KR20080104141A KR20080104141A (ko) 2008-12-01
KR101055935B1 true KR101055935B1 (ko) 2011-08-09

Family

ID=38027441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087021809A KR101055935B1 (ko) 2006-03-07 2007-03-02 전압-제어 장치를 위한 하이브리드 커런트-스타브드 위상-보간 회로

Country Status (6)

Country Link
US (1) US7301410B2 (ko)
EP (1) EP1992068A1 (ko)
JP (1) JP4898846B2 (ko)
KR (1) KR101055935B1 (ko)
CN (1) CN101390288B (ko)
WO (1) WO2007101824A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200744319A (en) * 2006-05-17 2007-12-01 Realtek Semiconductor Corp Voltage controlled delay line
TWI335755B (en) * 2007-04-12 2011-01-01 Himax Tech Ltd Device for separating synchronous signal and method thereof
KR101109131B1 (ko) 2008-11-14 2012-02-15 한국과학기술원 전압 제어 장치 및 구동 방법
CN103580657B (zh) * 2012-07-31 2016-12-21 晨星软件研发(深圳)有限公司 相位内插装置以及相位内插方法
KR102013840B1 (ko) 2013-03-15 2019-08-23 삼성전자주식회사 다중 위상 생성기
US9461626B2 (en) 2014-07-14 2016-10-04 Qualcomm Incorporated Dynamic voltage adjustment of an I/O interface signal
JP6354485B2 (ja) 2014-09-18 2018-07-11 富士通株式会社 位相制御回路及び受信装置
US9160518B1 (en) * 2014-09-30 2015-10-13 Realtek Semiconductor Corporation Half-rate clock-data recovery circuit and method thereof
JP7215737B2 (ja) * 2016-07-14 2023-01-31 シリコン・ライン・ゲー・エム・ベー・ハー 電気信号を制御可能に遅延させるためのデバイス及び方法
CN110073602B (zh) * 2016-12-16 2021-10-01 华为技术有限公司 相位内插器与内插法
TWI792939B (zh) * 2022-03-09 2023-02-11 瑞昱半導體股份有限公司 訊號轉換電路
TWI813197B (zh) * 2022-03-09 2023-08-21 瑞昱半導體股份有限公司 訊號轉換電路及其偏壓產生電路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680634B1 (en) * 2002-12-03 2004-01-20 Nokia Corporation Self calibrating digital delay-locked loop
EP1538753A1 (en) * 1999-11-26 2005-06-08 Fujitsu Limited Phase-combining circuit and timing signal generator circuit for carrying out a high-speed signal transmission

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4833695A (en) * 1987-09-08 1989-05-23 Tektronix, Inc. Apparatus for skew compensating signals
US5841325A (en) * 1997-05-12 1998-11-24 Hewlett-Packard Company Fully-integrated high-speed interleaved voltage-controlled ring oscillator
US6377129B1 (en) 1999-04-30 2002-04-23 Conexant Systems, Inc. Programmable relaxation oscillator
JP3880302B2 (ja) * 2000-10-12 2007-02-14 富士通株式会社 位相合成回路およびタイミング信号発生回路
JP4049511B2 (ja) * 1999-11-26 2008-02-20 富士通株式会社 位相合成回路およびタイミング信号発生回路
JP4107847B2 (ja) * 2002-02-01 2008-06-25 富士通株式会社 タイミング信号発生回路および受信回路
TWI289973B (en) * 2002-10-10 2007-11-11 Via Tech Inc Method and related circuitry for multiple phase splitting by phase interpolation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1538753A1 (en) * 1999-11-26 2005-06-08 Fujitsu Limited Phase-combining circuit and timing signal generator circuit for carrying out a high-speed signal transmission
US6680634B1 (en) * 2002-12-03 2004-01-20 Nokia Corporation Self calibrating digital delay-locked loop

Also Published As

Publication number Publication date
US20070222530A1 (en) 2007-09-27
CN101390288A (zh) 2009-03-18
CN101390288B (zh) 2011-04-27
US7301410B2 (en) 2007-11-27
EP1992068A1 (en) 2008-11-19
KR20080104141A (ko) 2008-12-01
JP4898846B2 (ja) 2012-03-21
WO2007101824A1 (en) 2007-09-13
JP2009529271A (ja) 2009-08-13

Similar Documents

Publication Publication Date Title
KR101055935B1 (ko) 전압-제어 장치를 위한 하이브리드 커런트-스타브드 위상-보간 회로
Foley et al. CMOS DLL-based 2-V 3.2-ps jitter 1-GHz clock synthesizer and temperature-compensated tunable oscillator
US7233214B2 (en) Voltage-controlled oscillators with controlled operating range and related bias circuits and methods
US7176737B2 (en) Phase-locked loop and delay-locked loop including differential delay cells having differential control inputs
US5952892A (en) Low-gain, low-jitter voltage controlled oscillator circuit
US20060192598A1 (en) Technique for expanding an input signal
US10812056B1 (en) Method of generating precise and PVT-stable time delay or frequency using CMOS circuits
US7154352B2 (en) Clock generator and related biasing circuit
US7012473B1 (en) Current steering charge pump having three parallel current paths preventing the current sources and sinks to turn off and on
JP4025043B2 (ja) 半導体集積回路
US6774689B1 (en) Triple input phase detector and methodology for setting delay between two sets of phase outputs
US20070018699A1 (en) Partial cascode phase locked loop architecture
US7230503B1 (en) Imbalanced differential circuit control
McLaren et al. Generation of accurate on-chip time constants and stable transconductances
US7348860B2 (en) Triple-input relaxation oscillator with differential controllability
US20070216455A1 (en) Partial cascode delay locked loop architecture
TW202301810A (zh) 重對齊方法
JPH09223965A (ja) クロック発生回路
Arya et al. Design and analysis of a symmetric phase locked loop for low frequencies in 180 nm technology
US7162001B2 (en) Charge pump with transient current correction
US7002382B2 (en) Phase locked loop circuit
Park et al. Supply noise insensitive ring VCO with on-chip adaptive bias-current and voltage-swing control
Kalenteridis et al. A CMOS VCO ring oscillator suitable for wide supply range applications
WO2023218656A1 (ja) Ｐｌｌに用いられるループフィルタおよびｐｌｌ
US6504441B1 (en) Voltage controlled oscillator with selectable frequency range

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140725

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150727

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170725

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180727

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190730

Year of fee payment: 9