KR101046112B1 - 집적 회로의 전력 분배 제어를 위한 시스템 및 방법 - Google Patents

집적 회로의 전력 분배 제어를 위한 시스템 및 방법 Download PDF

Info

Publication number
KR101046112B1
KR101046112B1 KR1020087030116A KR20087030116A KR101046112B1 KR 101046112 B1 KR101046112 B1 KR 101046112B1 KR 1020087030116 A KR1020087030116 A KR 1020087030116A KR 20087030116 A KR20087030116 A KR 20087030116A KR 101046112 B1 KR101046112 B1 KR 101046112B1
Authority
KR
South Korea
Prior art keywords
pin
power
integrated circuit
current flow
transistor
Prior art date
Application number
KR1020087030116A
Other languages
English (en)
Other versions
KR20090009317A (ko
Inventor
류 지. 추아-이안
보리스 안드레프
크리스토퍼 씨. 리들
춘레이 시
성 욱 정
토마스 알. 탐스
저스틴 조셉 로젠 가네
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/431,790 external-priority patent/US7902654B2/en
Priority claimed from US11/532,000 external-priority patent/US7812582B2/en
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20090009317A publication Critical patent/KR20090009317A/ko
Application granted granted Critical
Publication of KR101046112B1 publication Critical patent/KR101046112B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0083—Converters characterised by their input or output configuration
    • H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Dc-Dc Converters (AREA)

Abstract

집적 회로의 제 1 전력 도메인에 전력을 공급하기 위한 제 1 핀, 집적 회로의 제 2 전력 도메인에 전력을 공급하기 위한 제 2 핀, 스위칭 조정기 및 제어기를 구비하는 장치가 설명된다. 스위칭 조정기는 제 1 전력 도메인에 제 1 조정된 전력 공급을 제공하기 위해 제 1 핀에 연결되고, 제 2 전력 도메인에 제 2 조정된 전력 공급을 제공하기 위해 제 2 핀에 연결된다. 제어기는 저전력 이벤트 동안에 적어도 제 2 핀으로의 전류 플로우를 선택적으로 감소시키기 위해서 상기 제 1 핀 및 상기 제 2 핀에 연결된다.

Description

집적 회로의 전력 분배 제어를 위한 시스템 및 방법{SYSTEM AND METHOD OF POWER DISTRIBUTION CONTROL OF AN INTEGRATED CIRCUIT}
본 출원은 2006년 5월 10일에 "System and Method of Silicon Switched Power Delivery Using a Package"란 명칭으로 출원된 제 11/431,790호에 관한 것이다.
본 발명은 전반적으로 전력 분배 제어를 위한 시스템들 및 방법들에 관한 것이다.
기술의 진보로 인해서 더 작으면서 또한 더 강력한 개인 컴퓨팅 장치들이 생겼다. 예컨대, 휴대용 무선 전화기, PDA들(personal digital assistants), 및 페이징 장치들과 같은 무선 컴퓨팅 장치들을 포함하는 다양한 휴대용 개인 컴퓨팅 장치들은 작고 가벼워서 사용자들이 간편하게 휴대한다. 더 상세하게는, 셀룰러(아날로그 및 디지털) 전화기들 및 IP 전화기들과 같은 휴대용 무선 전화기들은 무선 네트워크들을 통해서 음성 및 데이터 패킷들을 통신할 수 있다. 게다가, 많은 이러한 무선 전화기들은 그 내부에 집적되는 다른 타입들의 장치들을 포함한다. 예컨대, 무선 전화기는 디지털 스틸 카메라, 디지털 비디오 카메라, 디지털 레코더, 및 오디오 파일 플레이어를 또한 포함할 수 있다. 또한, 이러한 무선 전화기들은 인터넷에 액세스하기 위해 사용될 수 있는 웹 인터페이스를 포함할 수 있다. 그로 인해서, 이러한 무선 전화기들은 상당한 컴퓨팅 능력들을 갖는다.
새로운 고성능 특징들에 대한 요구가 휴대용 시스템들에서 증가함에 따라, 전력 소모를 감소시키고 배터리 수명을 연장하기 위해 시스템 레벨 전력 관리가 점차적으로 중요해지고 있다. 휴대용 전자 장치들에서 디지털 처리들의 전력 소모를 감소시키는 것은 배터리 수명을 향상시키고, 또한 예컨대 컬러 디스플레이들 및 백라이팅과 같은 다른 특징들을 위해 이용가능한 전력 버짓(budget)을 증가시킬 수 있다. 전력 소모를 감소시키기 위해서, 회로 설계자들은 여러 전력 관리 기술들을 이용해 왔다.
통상적인 집적 회로는 다수의 삽입된 회로 구조들을 포함할 수 있는 기판뿐만 아니라 그 기판에 전기적으로 연결되는 하나 이상의 집적 회로 장치들을 포함한다. 이러한 삽입된 회로 구조에 의한 전력 소모를 감소시키기 위해서, 한 가지 기술은 다수의 전력 공급들을 생성하기 위해 다수의 전력 조정기들을 사용하는데, 이는 여러 삽입된 회로 구조들의 전력 요구들을 충족시키기 위해서 활용될 수 있다. 삽입된 회로 구조들 중 적어도 하나는 다른 것들보다 적은 전력을 사용할 수 있기 때문에, 더 낮은 전력 공급이 그 구조에 제공될 수 있고, 그로 인해서 다른 소자들에 대한 전체적인 전력 버짓에 있어 전력이 보존된다. 그러나, 고전압 조정기들은 매우 많은 양의 칩 영역을 소모한다.
전력 소모를 감소시키기 위한 다른 기술은 전력이 필요하지 않을 때 삽입된 회로 구조로의 전력을 디스에이블시키기 위해서 전력 공급들을 스위칭하는 것을 수 반한다. 그러나, 반도체 제조 기술들은 더욱 더 작은 장치들을 제작하기 때문에, 고전압 스위치들이 그에 맞게 스케일링되는 것은 어려울 수 있다. 게다가, 이러한 스위치들은 배치 및 라우팅 복잡성을 발생시킨다.
따라서, 전력 손실을 감소시키는 향상된 전력 분배 시스템 및 방법을 제공하는 것이 유리할 것이다.
특정 실시예에서는, 집적 회로의 제 1 전력 도메인에 전력을 공급하기 위한 제 1 핀, 상기 집적 회로의 제 2 전력 도메인에 전력을 공급하기 위한 제 2 핀, 스위칭 조정기, 및 제어기를 포함하는 장치가 설명된다. 상기 스위칭 조정기는 제 1 전력 도메인에 제 1 조정된 전력 공급을 제공하기 위해서 제 1 핀에 연결되고, 또한 제 2 전력 도메인에 제 2 조정된 전력 공급을 제공하기 위해서 제 2 핀에 연결된다. 상기 제어기는 저전력 이벤트 동안에 전류 플로우를 선택적으로 감소시키기 위해서 상기 제 1 핀 및 상기 제 2 핀에 연결된다. 특정 실시예에서, 제어기는 상기 저전력 이벤트에 응하여 대략 100㎁보다 적은 전류 레벨로 상기 전류 플로우를 제한하도록 적응된다.
다른 특정 실시예에서는, 전력 관리 집적 회로가 제 1 조정된 전력 공급을 생성하기 위한 버크 제어기(buck controller), 제 1 핀, 제 2 핀, 및 헤드 제어기(head controller)를 포함한다. 상기 제 1 핀은 집적 회로의 제 1 전력 도메인에 연결되고, 또한 상기 버크 제어기에 응하여 상기 제 1 전력 도메인에 제 1 조정된 전력 공급을 제공한다. 상기 제 2 핀은 상기 제 1 조정된 전력 공급으로부터 유도되는 제 2 조정된 전력 공급을 집적 회로의 제 2 전력 도메인에 제공하기 위해서 상기 제 2 전력 도메인에 연결된다. 상기 헤드 제어기는 동작 모드를 결정하고, 또한 상기 동작 모드가 저전력 모드를 포함할 때는 제 2 핀으로의 전류 플로우를 상당히 선택적으로 충분히 감소시키도록 적응된다.
또 다른 특정 실시예에서는, 전력 관리 집적 회로의 제 1 핀에 제 1 조정된 공급 전압을 공급하고 상기 전력 관리 집적 회로의 제 2 핀에 제 2 조정된 공급 전압을 공급하는 단계를 포함하는 방법이 제공된다. 상기 방법은 또한 특정 동작 모드에서 제 2 핀으로의 전류 플로우를 선택적으로 디스에이블시키거나 혹은 충분히 감소시키는 단계를 포함한다. 상기 전력 관리 집적 회로는 제 1 핀에 응하여 제 1 전력 도메인을 포함하고 제 2 핀에 응하여 제 2 전력 도메인을 포함하는 집적 회로 장치에 연결된다. 특정 실시예에서, 상기 전류 플로우를 선택적으로 디스에이블시키는 단계는 상기 집적 회로 장치가 저전력 동작 모드에 있을 때 제 2 핀으로의 전류 플로우를 디스에이블시키거나 혹은 감소시키기 위해서 트랜지스터를 활성해제시키는 단계를 포함한다.
상기 전력 관리 집적 회로의 실시예들에 의해서 제공되는 한 가지 특별한 장점은, 반도체 제작 과정들이 전류 누설을 제한하기 위해서 실용적인 고전압 트랜지스터 장치와 함께 활용될 수 있다는 점이다. 한 특정 실시예에 있어서, 상기 전력 관리 집적 회로는 이전의 저비용 반도체 제작 기술을 사용하여 제작될 수 있고, 또한 새로운 및/또는 고비용의 반도체 제작 기술들을 통해 생성된 회로 장치에 전력을 공급하기 위해 활용될 수 있다.
상기 전력 관리 집적 회로의 실시예들에 의해서 제공되는 다른 특별한 장점은, 상기 전력 관리 집적 회로는 헤드 스위치가 디스에이블될 때 대략 100㎁보다 적은 전류 레벨까지 전자 장치의 누설 전류를 충분히 감소시킨다는 점이다.
또 다른 특별한 장점은, 단일 조정기가 상기 집적 회로 장치의 다수의 전력 도메인들에 조정된 전력 공급을 제공하기 위해 전력 관리 집적 회로 내에서 활용될 수 있다는 점이다. 상기 단일 조정기의 한 가지 특별한 장점은 상기 전력 관리 집적 회로의 비용들이 감소된다는 점이다. 게다가, 상기 전력 관리 집적 회로의 단일 조정기는 전자 장치의 상태가 단일 전력 도메인을 통해 유지될 수 있게 한다.
집적 회로 장치에 연결된 전력 관리 집적 회로의 특정 실시예의 또 다른 장점은 전류 누설을 막기 위해 집적 회로 장치에서 누설 게이팅 자원들(leakage gating resources)이 필요하지 않다는 점이다. 이러한 게이팅 자원들의 필요성을 제거함으로써, 집적 회로 설계 과정 동안에 집적 회로 장치의 전력 라우팅의 영역 및 복잡성을 감소시키는 것이 가능할 수 있다.
본 발명의 다른 양상들, 장점들, 및 특징들이 아래의 섹션들, 도면의 간단한 설명, 실시예, 및 청구범위를 포함하는 전체적인 명세서를 검토함으로써 자명해질 것이다.
본 명세서에 설명된 실시예들의 양상들 및 그에 따른 장점들이 첨부 도면들과 연계하여 아래의 실시예에서 참조될 때 더 쉽게 자명해질 것이다.
도 1A는 헤드 스위치 구성에서 전력 관리 집적 회로의 특정 실시예를 포함하 는 전자 장치의 예시적인 실시예를 나타낸다.
도 1B는 푸트(foot) 스위치 구성에서 전력 관리 집적 회로의 특정 실시예를 포함하는 전자 장치의 대안적인 실시예를 나타낸다.
도 2는 전력 관리 집적 회로의 특정 실시예의 예시적인 부분을 나타낸다.
도 3은 도 2의 전력 관리 집적 회로의 특정의 대안적인 실시예의 예시적인 부분을 나타낸다.
도 4는 전력 관리 집적 회로의 다른 특정의 예시적인 실시예의 예시적인 부분을 나타낸다.
도 5는 다수의 전력 도메인들을 포함하고 또한 도 1 내지 도 4에 따른 전력 관리 집적 회로를 포함하는 집적 회로 장치의 특정의 예시적인 실시예를 블록도로 나타낸다.
도 6은 전력 관리 집적 회로의 적어도 하나의 핀으로의 전류 플로우를 선택적으로 디스에이블시키는 방법에 대한 특정의 예시적인 실시예를 흐름도로 나타낸다.
도 7은 도 1 내지 도 6의 시스템 및 방법이 사용될 수 있는 메모리 및 프로세서를 포함하는 예시적인 셀룰러 전화기의 일반도를 나타낸다.
도 8은 도 1 내지 도 6의 시스템 및 방법이 사용될 수 있는 메모리 및 프로세서를 포함하는 예시적인 무선 인터넷 프로토콜 전화기의 일반도를 나타낸다.
도 9는 도 1 내지 도 6의 시스템 및 방법이 사용될 수 있는 메모리 및 프로세서를 포함하는 예시적인 휴대용 디지털 어시스턴트의 일반도를 나타낸다.
도 10은 도 1 내지 도 6의 시스템 및 방법이 사용될 수 있는 메모리 및 프로세서를 포함하는 예시적인 오디오 파일 플레이어의 일반도를 나타낸다.
도 1A는 전력 관리 집적 회로(PMIC)(102) 및 집적 회로 장치(104)의 특정 실시예를 포함하는 전자 장치(100)의 예시적인 실시예를 블록도로 나타낸다. 집적 회로 장치(104)는 제 1 전력 도메인(106) 및 제 2 전력 도메인(108)과 같은 다수의 전력 도메인들을 포함할 수 있다. 전력 관리 집적 회로(102)는 스위칭 조정기(110), 로직(112), 트랜지스터(스위치)(114), 제 1 핀(116) 및 제 2 핀(118)을 구비할 수 있다. 스위칭 조정기(110)는 제 1 핀(116)에 연결되고, 또한 스위치(114)를 통해서 제 2 핀(118)에 연결된다. 스위치(114)는 MOSFET(metal oxide semiconductor field effect transistor), FET(field effect transistor), 바이폴라 결합 트랜지스터, 또는 제 2 핀(118)으로의 전류 플로우를 선택적으로 인에이블 및 디스에이블시키기 위해 로직(112)에 의해서 제어될 수 있는 다른 회로 장치일 수 있다. 일반적으로, 스위치(114)는 PMIC 기술에서의 n-채널 MOSFET 또는 p-채널 MOSFET 장치일 수 있다. 만약 스위치(114)가 n-채널 MOSFET 장치라면, 스위칭 조정기(110)는 집적 회로 장치(104)보다 더 큰 전압 포텐셜에 있을 수 있다.
스위치(114)는 제 1 핀(116)에 연결된 제 1 단자(120), 로직(112)에 연결된 제어 단자(122), 및 제 2 핀(118)에 연결된 제 2 단자(124)를 구비한다. 제 1 핀(116)은 집적 회로 장치(104)의 제 1 전력 도메인(106)에 연결될 수 있고, 제 2 핀(118)은 집적 회로 장치(104)의 제 2 전력 도메인(108)에 연결될 수 있다. 제 3 핀(126)은 제 1 전력 도메인 및 제 2 전력 도메인을 위한 PMIC(102)로의 접지 접속을 제공할 수 있다.
정상 동작 모드에서는, 스위칭 조정기(110)가 조정된 전력 공급을 제 1 핀(116)에 제공한다. 로직(112)은 제 2 핀(118)에 조정된 전력 공급의 적어도 일부를 제공하기 위해서 제어 단자(122)를 통해 스위치(114)를 활성시킬 수 있다. 차단 이벤트나 저전력 이벤트 동안에, 또는 다른 전력 절감 동작 모드 동안에, 로직(112)은 제 2 핀(118)으로의 전류 플로우를 충분히 감소시키기 위해서 스위치(114)를 선택적으로 활성해제시킬 수 있다. 제 2 핀(118)으로의 전류 플로우를 감소시킴으로써, 로직(112)은 집적 회로 장치(104)의 제 2 전력 도메인(108)으로의 전류 플로우를 충분히 감소시킨다. 특정 실시예에서, 스위칭 조정기(110)는 제 2 핀(118)으로의 전류 플로우가 감소된 이후에 제 1 핀(116) 및 제 1 전력 도메인(106)에 전력을 계속해서 전달할 수 있다. 따라서, 스위칭 조정기(110)는 집적 회로 장치(104)의 제 2 전력 도메인(108)에 전력을 선택적으로 제공하기 위해서 활용될 수 있다.
일반적으로, SDRAM(synchronous dynamic random access memory) 및 다른 메모리 소자들과 같은 RAM(random access memory)가 상당한 양의 고정 전력 소모의 원인이라는 것을 알아야 한다. 예컨대, 256 Mbit SDRAM(예컨대, 일본의 Elpida Memory에 의해서 생성되는 것)은 정상 동작들 동안에서의 1.8 볼트에서 275 ㎃ 또는 비트당 대략 1.844×10-9 ㎽ 만큼 많이 소모할 수 있다. 1.8 볼트에서 비트당 1.02pA를 소모하는 SDRAM은 비트당 대략 1.84 ㎺를 소모한다. SDRAM 장치를 구비할 수 있는 집적 회로 장치(104)의 제 2 전력 도메인(108)으로의 전력을 선택적으로 턴 오프하기 위해서 PMIC(102)를 활용함으로써, 그 회로 장치(100)에 대한 전력 소모는 감소될 수 있다. 조정된 전력 공급을 생성하기 위해서 스위칭 조정기(110)와 같은 단일 스위칭 조정기를 활용함으로써, 제 1 전력 도메인(106)과 같은 하나의 전력 도메인에 일정한 전력 공급을 전달하여, 상태 정보가 제 1 전력 도메인(106) 내의 메모리 위치에서 유지될 수 있도록 하는 동시에 제 2 전력 도메인(108)과 같은 집적 회로 장치(104)의 다른 전력 도메인들로의 전력을 충분히 감소시키는 것을 가능하게 한다.
도 1B는 전력 관리 집적 회로(PMIC)(152) 및 집적 회로 장치(154)의 특정 실시예를 포함하는 전자 장치(150)의 대안적인 예시적인 실시예를 블록도로 나타낸다. 전자 장치(150)는 푸트-스위치 구성에 배열된 PMIC(152)를 구비한다. 특히, 집적 회로 장치(154)는 제 1 전력 도메인(156) 및 제 2 전력 도메인(158)과 같은 다수의 전력 도메인들을 포함할 수 있다. 전력 관리 집적 회로(152)는 스위칭 조정기(160), 로직(162), 트랜지스터(스위치)(164), 제 1 핀(166), 제 2 핀(168), 및 제 3 핀(176)을 구비할 수 있다. 스위칭 조정기(160)는 제 1 핀(166)을 통해서 제 1 전력 도메인(156) 및 제 2 전력 도메인(158)에 연결된다. 스위치(164)는 제 2 핀(168)을 통해서 제 2 전력 도메인(158)에 연결되는 제 1 단자(170)를 구비한다. 스위치(164)는 또한 로직(162), 및 상기 로직(162)과 제 3 핀(176)에 연결되는 제 2 단자(174)를 구비한다. 제 1 전력 도메인(156)은 제 3 핀(176)을 통해서 로 직(162)에 연결될 수 있다. 동작 시에, PMIC(152)는 전류 플로우를 감소시키기 위해 스위치(164)를 활성해제시킴으로써 제 2 전력 도메인(158)을 선택적으로 디스에이블시키는 반면에 스위칭 조정기(160)를 통해서 제 1 전력 도메인(156)에 전력을 제공할 수 있다.
일반적으로, 도 1A 및 도 1B의 PMIC(102) 및 PMIC(152)는 하나보다 많은 수의 스위치(114)를 구비할 수 있고 또한 집적 회로 장치(104)가 다수의 전력 도메인들을 포함할 수 있다는 것을 알아야 한다. 특정 실시예에서, 스위치들은 집적 회로 장치(104)의 다수의 전력 도메인들 중 선택된 전력 도메인들로의 전력을 디스에이블시키기 위해서 선택적으로 활성해제될 수 있다.
도 2는 전력 관리 집적 회로(PMIC)(102)의 특정 실시예의 예시적인 부분(200)을 나타낸다. PMIC(102)는 스위칭 조정기(110) 및 로직(112)과 같은 스위칭 조정기를 구비한다. 스위칭 조정기(110)는 버크 제어기(204), 제 1 트랜지스터(206), 및 제 2 트랜지스터(208)를 구비할 수 있다. 로직(112)은 헤드 제어기(210)를 구비할 수 있다. PMIC(102)는 또한 제 3 트랜지스터(212), 제 1 핀(116), 제 2 핀(118), 제 3 핀(214), 및 제 4 핀(218)을 구비할 수 있다. 제 4 핀(218)은 도 1A에서 VDD와 같은 전력 공급 단자에 연결될 수 있다.
일반적으로, 제 1 트랜지스터(206)는 제 4 핀(218)에 연결된 제 1 단자(220), 버크 조정기(204)에 연결된 제어 단자(222), 및 제 3 핀(214)에 연결된 제 2 단자(224)를 구비한다. 제 2 트랜지스터(208)는 제 3 핀(214)에 연결된 제 1 단자(226), 버크 제어기(204)에 연결된 제어 단자(228), 및 전기 접지일 수 있는 전압 공급 단자에 연결된 제 2 단자(230)를 구비한다. 제 3 트랜지스터(212)는 제 1 핀(116)에 연결된 제 1 단자(232), 헤드 제어기(210)에 연결된 제어 단자(234), 및 제 2 핀(118)에 연결된 제 2 단자(236)를 구비한다.
외부 인덕터(238)가 제 3 핀(214) 및 제 1 핀(116) 사이에 연결될 수 있다. 커패시터(240)가 제 1 전력 도메인으로의 전력 공급을 필터링하기 위해서, 전기 접지일 수 있는 전압 공급 단자와 제 1 핀(116) 사이에 연결될 수 있다. 커패시터(242)는 제 2 전력 도메인으로의 전력 공급을 필터링하기 위해서 전기 접지일 수 있는 전압 공급 단자와 제 2 핀(118) 사이에 연결될 수 있다.
특정 실시예에서는, 스위칭 조정기(110)가 제 1 전력 도메인에 제 1 조정된 전력 공급을 제공하기 위해서 제 1 핀(116)에 연결되고, 제 3 트랜지스터(212)를 통해서 제 2 전력 도메인에 제 2 조정된 전력 공급을 제공하기 위해서 제 2 핀(118)에 연결된다. 헤드 제어기(210)는 저전력 이벤트와 같은 동안에 제 3 트랜지스터(212)를 선택적으로 활성해제시키기 위해서 제 2 핀(118)과 제 3 트랜지스터(212)의 제어 단자(234)에 연결된다. 제 3 트랜지스터(212)는 고전압 트랜지스터일 수 있으며, 제 2 전력 도메인으로의 제 2 조정된 전력 공급을 선택적으로 활성해제시키기 위해서 스위치로서 동작할 수 있다.
동작 시에, 헤드 제어기(210)는 정상 동작 모드 동안에 제 2 핀(118)에 전류 플로우를 제공하기 위해서 제 3 트랜지스터(212)를 선택적으로 활성시킬 수 있다. 헤드 제어기(210)는 일시중단(shut down) 이벤트, 유휴상태 이벤트, 전력 감소 이 벤트, 또는 이들의 임의의 결합과 같은 저전력 이벤트 동안에 제 2 핀(118)으로의 전류 플로우를 충분히 감소시키거나 혹은 차단하기 위해서 제 3 트랜지스터(212)를 선택적으로 활성해제시킬 수 있다. 하나의 특정 실시예에서, 헤드 제어기(210)는 제 3 트랜지스터(212)를 통한 누설 전류를 예컨대 대략 100 ㎁보다 적은 전류 레벨까지 충분히 감소시키기 위해서 동작할 수 있다.
일반적으로, 제 3 트랜지스터(212)는 추가적인 전압 조정기들과 같은 추가적인 소자들을 사용하지 않고 제 2 핀(118)에 스위칭된 전력 공급을 제공할 목적으로 버크 조정기(예컨대, 버크 제어기(204), 제 1 트랜지스터(206), 및 제 2 트랜지스터(208))에 의해 제공되는 조정된 전압 공급을 사용하기 위해서 헤드 제어기(210)와 협력한다. 제 1 핀(116)은 버크 조정기(204)로부터의 조정된 출력을 수신하고, 제 2 핀(118)은 제 3 트랜지스터(헤드 스위치)(212)를 통해서 상기 조정된 출력으로부터 생성되는 비조정된 출력을 수신한다. 특정 실시예에서, 제 3 트랜지스터(212)는 100 ㎃ 로드가 제 2 핀(118)에 연결될 때 대략 5 ㎷의 전압 강하를 제공하도록 설계될 수 있다.
일반적으로, 회로 설계 과정은 처리과정, 전압, 및 온도(PVT)의 변동들을 포함하는 다양한 동작 상황들 하에서 정확한 회로 작동을 구축하고 유지하는 것을 통상 포함한다. 그러므로, 아날로그 회로의 작동 모델링은 가능한 PVT 값들에서 집적 회로의 작동을 정확히 나타내기 위해 집적 회로 모델을 확장하는 것을 통상적으로 포함한다. 5 ㎷ DC 손실 규격을 충족시키기 위해서, 예컨대, 제 3 트랜지스터(212)는 PVT 값들에서 일정한 성능을 유지하기에 충분히 작은 온-레지스턴스(on- resistance)를 갖도록 설계되어야 한다. 예컨대, PMIC(102)의 총 손실 레지스턴스(R_loss)는 온-레지스턴스(R_on), 라우팅 레지스턴스(R_routing), 및 패키지 레지스턴스(R_package)의 합으로서 다음과 같이 표현될 수 있다:
R_loss = R_on + R_routing + R_package (수학식 1)
만약 최대 R_loss가 대략 30 mohms이고 또한 만약 R_package 및 R_routing가 각각 대략 10 mohms 및 20 mohms라면, 최대 온-레지스턴스(R_on)는 모든 PVT 코너들에 걸쳐 대략 20 mohms보다 적어야 한다. 특정 실시예에서, 온-레지스턴스는 대략 7 mohms보다 적다.
특정 실시예에서, 출력 전압 규격은 제 3 트랜지스터(212)에 대한 중간 전압 n-채널 필드 효과 트랜지스터(NFET)를 규정한다. Chartered 0.18nm 고전압 CMOS(complementary metal oxide semiconductor) 처리에서의 중간 전압 NFET의 온-레지스턴스 데이터가 아래의 수학식에 따라 추정될 수 있다:
R_on = 3.5mohm*mm2 (수학식 2)
만약 온-레지스턴스가 대략 7 mohms라면, 제 3 트랜지스터의 배치 영역은 0.5 mm2인 것으로 추정될 수 있다. 특정 실시예에서, mm2당 대략 2.4 센트의 추정된 웨이퍼 가격은 실리콘 비용이 제 3 스위치(212)에 대해 1.2 센트라는 것을 나타낸다.
한 특정 실시예에서, PMIC(102), 및 다수의 전력 도메인들을 포함하는 연관된 집적 회로(도 1A의 집적 회로 장치(104)와 같은)는 상이한 반도체 제작 기술들을 사용하여 제작될 수 있다. 예컨대, PMIC(102)는 0.18 nm 고전압 CMOS 처리를 사용하여 제작될 수 있는 반면에, 집적 회로 장치(104)는 45 nm 처리를 사용하여 제작될 수 있다. 다른 특정 실시예에서, PMIC(102)는 45 nm 기술을 사용하여 제작될 수 있는 반면에, 집적 회로 장치는 100 nm 기술을 사용하여 제작될 수 있다(예컨대, PMIC(102)는 이전의 제작 기술을 사용하여 제작될 수 있는 반면에, 도 1A의 집적 회로 장치와 같은 집적 회로 장치는 새로운 제작 기술을 사용하여 제작될 수 있다).
도 3은 도 2의 전력 관리 집적 회로(PMIC)(102)에 대한 특정의 예시적인 실시예의 일부(300)를 나타낸다. PMIC(102)는 도 2의 일부(200)의 스위칭 조정기(110), 로직(112), 및 다른 엘리먼트들뿐만 아니라 제 3 트랜지스터(212)와 병렬로 배치된 제 4 트랜지스터(302)를 구비할 수 있다. 제 4 트랜지스터(302)는 제 1 핀(116)에 연결된 제 1 단자(304), 제 3 트랜지스터(212)의 제어 단자(234)에 연결된 제어 단자(306), 및 제 2 핀(118)에 연결된 제 2 단자(306)를 구비할 수 있다.
동작 시에, 제 4 트랜지스터(302)는 제 3 트랜지스터(212)와 제 4 트랜지스터(214) 사이에 전류 플로우를 분배함으로써 부분적으로는 정상 동작 동안에 제 3 트랜지스터(212)를 통한 전압 강하를 감소시킬 수 있다. 게다가, 제 3 트랜지스터(212) 및 제 4 트랜지스터(302)를 활성시킴으로써, 제 3 트랜지스터(212)의 전류 등급을 초과하지 않으면서 가능하게 될 전류보다 더 많은 전류가 제 2 핀(118)으로 흐를 수 있다. 저전력 또는 임시중단 이벤트 동안에는, 헤드 제어기(210)가 제 2 핀(118)으로의 전류 플로우를 턴 오프시키고 누설을 감소시키기 위해서 제 3 트랜지스터(212) 및 제 4 트랜지스터(302)를 활성해제시킬 수 있다. 특정 실시예에서, 누설 전류는 대략 100 ㎁보다 적은 레벨까지 감소될 수 있다.
도 4는 전력 관리 집적 회로(PMIC)(102)의 다른 특정 실시예의 일부(400)에 대한 특정의 예시적인 실시예를 나타낸다. PMIC(102)는 스위칭 조정기(110) 및 로직(112)을 구비한다. 이러한 특정의 예시적인 실시예에서, 로직(112)은 제 1 저-강하 조정기(402) 및 제 2 저-강하 조정기(404)를 구비한다. 본 명세서에서 사용되는 바와 같이, 저-강하 조정기는 저전압 강하(예컨대, 저전력 소모)를 갖는 조정된 전압 공급을 제공하는 전압 조정기를 구비할 수 있다. 라인(406)은 저-강하 조정기들(402 및 404)을 제 1 핀(116)에 연결한다. 제 1 저-강하 조정기(402)는 스위칭 조정기(110)에 의해서 제 1 핀(116)에 제공되는 제 1 조정된 전력 공급으로부터 유도된 제 2 조정된 전력 공급을 제공하기 위해서 제 2 핀(118)에 연결되고, 제 2 저-강하 조정기(404)는 제 5 핀(408)에 연결된다. 이 실시예에서, 제 1 핀(116)은 제 1 조정된 전력 공급을 제 1 전력 도메인에 제공하기 위해서 (도 1A의 집적 회로 장치(104)와 같은)회로 장치의 제 1 전력 도메인에 연결될 수 있다. 제 2 핀(118)은 제 2 조정된 전력 공급을 제 2 전력 도메인에 제공하기 위해서 회로 장치의 제 2 전력 도메인에 연결될 수 있다. 제 5 핀(408)은 제 3 조정된 전력 공급을 제 3 전력 도메인에 제공하기 위해서 회로의 장치의 제 3 전력 도메인에 연결될 수 있다. 로직(112)은 다수의 저-강하 조정기들을 구비할 수 있고, 집적 회로의 연관된 전력 도메인으로의 조정된 전력 공급을 활성 및 활성해제시키기 위해서 저-강하 조정기들 각각을 선택적으로 제어하도록 적응될 수 있다. 커패시터(410)는 제 3 전력 도메인으로의 전력 공급을 필터링하기 위해서, 전기 접지일 수 있는 전 압 공급 단자와 제 5 핀(408) 사이에 연결될 수 있다.
이러한 해결방법에 있어서, 스위칭 조정기(110)는 제 1 조정된 전력 공급을 제 1 핀(116)에 제공하고, 저-강하 조정기들(402 및 404)은 제 1 조정된 전력 공급에 기초하여 제 2 및 제 3 조정된 전력 공급들을 각각 생성한다. 저-강하 조정기들(402 및 404)은 (서로의 5 ㎷ 내와 같이) 대략적으로 매칭된 전력 공급들인 전력 공급들을 제공하도록 설계될 수 있다. 특정 실시예에서, 제 1 저-강하(LDO) 조정기(402)는 대략 300 ㎃ LDO 조정기일 수 있고, 제 2 LDO 조정기(404)는 대략 150 ㎃ LDO 조정기일 수 있다. 제 1 LDO 조정기(402) 및 제 2 LDO 조정기(404)의 배치 영역은 각각 대략 0.17 ㎟ 및 0.11 ㎟인 것으로 추정될 수 있다. 두 LDO 조정기들(402 및 404)의 총 실리콘 비용은 대략 0.67 센트일 수 있다.
특정 실시예에서, 스위칭 조정기(110)는 고전압 전력 조정기일 수 있다. LDO 조정기들(402 및 404)은 저전압 조정기들일 수 있는데, 상기 저전압 조정기들은 스위칭 조정기(110)로부터 전력을 유도하도록 적응된다. 따라서, LDO 조정기들(402 및 404)은 스위칭 조정기(110)보다 적은 실리콘 영역을 사용하여 생산될 수 있다.
도 5는 다수의 전력 도메인들을 구비하고 또한 도 1 내지 도 4에 따른 전력 관리 집적 회로(102)를 구비한 집적 회로 장치(104)를 포함하는 시스템(500)의 블록도이다. 집적 회로 장치(104)는 VC1Z1 전력 도메인(502), 분배 전력 도메인(504), VC1Z3 전력 도메인(506), 분배 전력 도메인(508), VCC1 전력 도메인(510), 분배 전력 도메인들(512 및 514), VC1Z2 전력 도메인(516), VC2Z1 전력 도메인(518), 및 VCC2 전력 도메인(520)을 포함해서 다수의 전력 도메인들을 포함할 수 있다. 전력 관리 집적 회로(PMIC)(102)는 도 1 내지 도 4에 도시된 바와 같이, 단일 스위칭 조정기를 사용하여 전력 도메인들 중 하나 이상에 하나 이상의 조정된 전력 공급들을 제공하도록 적응될 수 있다. PMIC(102)는 제 1 조정된 전력 공급(VREG)을 예컨대 라인(522)을 통해서 VC1Z1 전력 도메인(502)에 제공할 수 있다. PMIC(102)는 또한 제 2 전력 공급(V2)을 라인(524)을 통해서 VC1Z2 전력 도메인(516)에 제공할 수 있고, 제 3 전력 공급(V3)을 라인(526)을 통해서 VC2Z1 전력 도메인(518)에 제공할 수 있으며, 제 4 전력 공급(V4)을 라인(528)을 통해서 VC1Z3 전력 도메인(506)에 제공할 수 있다. 상기 제 2, 제 3 및 제 4 전력 공급들(V2, V3, 및 V4)은 만약 PMIC(102)가 도 1 내지 도 3의 특정 배치를 포함하는 경우에는 조정되지 않을 수 있거나, 또는 만약 PMIC(102)가 도 4의 특정 배치를 포함하는 경우에는 조정될 수 있다.
도 6은 시스템의 전력 관리 집적 회로의 적어도 한 핀으로의 전류 플로우를 선택적으로 디스에이블시키거나 혹은 충분히 감소시키는 방법을 흐름도로 나타낸다. 전력 공급이 전력 관리 집적 회로에서 전압 공급 단자로부터 수신된다(블록 600). 제 1 조정된 공급 전압이 전력 관리 집적 회로의 제 1 핀에 공급된다(블록 602). 시스템이 정상 동작 모드에 있을 때(블록 604), 전류 플로우는 제 2 핀으로 선택적으로 인에이블되는데, 여기서 상기 제 2 핀은 제 1 핀에 응하여 제 1 전력 도메인을 포함하고 제 2 핀에 응하여 제 2 전력 도메인을 포함하는 집적 회로 장치의 제 2 전력 도메인에 연결된다(블록 606). 일반적으로, 전류 플로우는 제 2 핀으로의 전류 플로우를 인에이블시키기 위해서 트랜지스터(도 2 및 도 3의 제 3 트랜지스터(212)와 같은)를 활성시킴으로써 선택적으로 인에이블될 수 있다. 시스템이 정상 동작 모드에 있지 않을 때, 예컨대 시스템이 저전력 또는 전력 차단 동작 모드에 있을 때, 전류 플로우는 제 2 핀으로 선택적으로 디스에이블될 수 있다(블록 608). 전압 레벨은 제 1 전력 도메인 또는 제 2 전력 도메인 중 하나에 선택적으로 스케일링될 수 있다(블록 610). 특정 실시예에서, (도 1A의 로직(112)과 같은) PMIC의 로직은, 예컨대, 전압 레벨을 집적 회로 장치의 하나 이상의 전력 도메인들에 스케일링하거나, 전력 공급을 콜렙서블(collapsible) 전력 도메인에 스케일링하거나 조정하도록 동작할 수 있다.
특정 실시예에서, 전류 플로우는 (도 1 내지 도 4의 제 2 핀(118)과 같은)제 2 핀으로의 전류 플로우를 충분히 감소시키기 위해서 하나 이상의 트랜지스터들(예컨대, 도 3의 제 3 트랜지스터(212) 및 제 4 트랜지스터(302))을 활성해제시킴으로써 선택적으로 디스에이블될 수 있다. 특정 실시예에서, 제 2 핀으로의 전류 플로우는 대략 100 ㎁보다 적은 전류 레벨까지 감소될 수 있고, 그로 인해서 제 2 전력 도메인으로의 전력이 감소된다.
특정 실시예에서, 상기 방법은 집적 회로 장치의 상태를 유지하기 위해서 저전력 모드 동안에, 메모리를 구비할 수 있는 제 1 전력 도메인에 전력을 제공하기 위해 제 1 핀에 조정된 전력 공급을 제공하는 단계를 포함할 수 있다. 특정 실시 예에서, 제 1 조정된 전력 공급 및 제 2 조정된 전력 공급은 상이한 전력 레벨들일 수 있다. 예컨대, 전력 관리 집적 회로는 그 집적 회로의 다수의 전력 도메인들 각각에 상이한 조정된 전력 공급을 제공할 수 있고, 그 전력 공급들 각각은 선택적으로 활성해제될 수 있다.
도 7은 전체적으로 참조번호 700으로 지정된 휴대용 통신 장치의 예시적인(비제한적인) 실시예를 나타낸다. 도 7에 도시된 바와 같이, 휴대용 통신 장치는 처리 유닛(710)을 구비한 온-칩 시스템(722)을 포함하는데, 상기 처리 유닛(710)은 범용 프로세서, 디지털 신호 프로세서, 차세대 감소 명령 세트 머신 프로세서, 또는 이들의 임의의 결합일 수 있다. 도 7은 또한 처리 유닛(710) 및 디스플레이(728)에 연결되는 디스플레이 제어기(726)를 나타낸다. 게다가, 입력 장치(730)는 처리 유닛(710)에 연결된다. 도시된 바와 같이, 메모리(732)는 처리 유닛(710)에 연결된다. 또한, 코더/디코더(CODEC)(734)가 처리 유닛(710)에 연결될 수 있다. 스피커(736) 및 마이크로폰(738)이 CODEC(730)에 연결될 수 있다. 특정 실시예에서, 처리 유닛(710), 디스플레이 제어기(726), 메모리(732), CODEC(734), 다른 소자들, 또는 이들의 임의의 결합은 도 1 내지 도 6에 도시되어 본 명세서에서 설명된 바와 같이 전력 관리 집적 회로(PMIC)(757)를 통해서 전력을 수신할 수 있다.
도 7은 또한 처리 유닛(710) 및 무선 안테나(742)에 무선 제어기(740)가 연결될 수 있다는 것을 나타낸다. 특정 실시예에서, 전원(744)은 온-칩 시스템(722)에 연결된다. 게다가, 특정 실시예에서는, 도 7에 도시된 바와 같이, 디스플레이(728), 입력 장치(730), 스피커(736), 마이크로폰(738), 무선 안테나(742), 및 전원(744)이 온-칩 시스템(722)의 외부에 배치된다. 그러나, 이들 각각은 온-칩 시스템(722)의 소자에 연결된다. PMIC(757)는 자신이 조정된 전력 공급을 생성하고 또한 집적 회로 장치의 하나 이상의 전력 도메인들로의 전력을 선택적으로 활성시키는데 활용할 수 있는 비조정된 전력 공급을 수신하기 위해서 전원(744)에 연결될 수 있고, 상기 집적 회로 장치는 하나 이상의 엘리먼트들(예컨대, 처리 유닛(710), 무선 제어기(740), 메모리(732), 디스플레이 제어기(726) 및 CODEC(734))을 구비할 수 있다.
특정 실시예에서, 처리 유닛(710)은 휴대용 통신 장치(700)의 여러 소자들에 의해서 요구되는 기능 및 동작들을 수행하기 위해 필요한 프로그램들과 연관있는 명령들을 처리할 수 있다. 예컨대, 무선 통신 세션이 무선 안테나를 통해 구축되었을 때, 사용자는 마이크로폰(738)에 대고 말을 할 수 있다. 사용자의 음성을 나타내는 전자 신호들이 CODEC(734)에 전송되어 인코딩될 수 있다. 처리 유닛(710)은 마이크로폰으로부터의 전자 신호들을 인코딩하기 위해서 CODEC(734)에 대한 데이터 처리를 수행할 수 있다. 게다가, 무선 안테나(742)를 통해 수신되는 인입 신호들은 디코딩되어 스피커(736)에 전송되도록 무선 제어기(740)에 의해서 CODEC(734)에 전송될 수 있다. 처리 유닛(710)은 또한 무선 안테나(742)를 통해 수신되는 신호를 디코딩할 때 CODEC(734)에 대한 데이터 처리를 수행할 수 있다.
게다가, 무선 통신 세션 이전에, 동안에, 또는 이후에, 처리 유닛(710)은 입력 장치(730)로부터 수신되는 입력들을 처리할 수 있다. 예컨대, 무선 통신 세션 동안에, 사용자는 휴대용 통신 장치(700)의 메모리(732) 내에 삽입되어 있는 웹 브 라우저를 통해 인터넷을 서핑(surf)하기 위해서 입력 장치(730) 및 디스플레이(728)를 사용할 수 있다.
도 8을 참조하면, 무선 전화기의 예시적일뿐 비제한적인 실시예가 도시되어 있으며, 총괄해서 참조번호 800으로 지정되어 있다. 도시된 바와 같이, 무선 전화기(800)는 서로 연결되어 있는 디지털 기저대역 프로세서(810) 및 아날로그 기저대역 프로세서(826)를 구비하는 온-칩 시스템(822)을 포함한다. 무선 전화기(800)는 또한 디지털 또는 아날로그 신호 처리과정뿐만 아니라 다른 동작들을 수행하기 위해서 프로세서 판독가능 명령들을 실행하도록 적응되는 범용 프로세서를 포함할 수 있다. 특정 실시예에서는, 프로세서 판독가능 명령들을 실행하기 위해서 디지털 기저대역 프로세서(810) 및 아날로그 기저대역 프로세서(826) 외에도 범용 프로세서(미도시)가 구비될 수 있다. 도 8에 도시된 바와 같이, 디스플레이 제어기(828) 및 터치스크린 제어기(830)는 디지털 기저대역 프로세서(810)에 연결된다. 이어서, 온-칩 시스템(822)의 외부에 있는 터치스크린 디스플레이(832)는 디스플레이 제어기(828) 및 터치스크린 제어기(830)에 연결된다. 특정 실시예에서, 디지털 기저대역 프로세서(810), 아날로그 기저대역 프로세서(826), 디스플레이 제어기(828), 터치스크린 제어기(830), 다른 소자들, 또는 이들의 임의의 결합이 도 1 내지 도 6에서 도시되어 본 명세서에서 설명된 PMIC 장치들과 같은 전력 관리 집적 회로(PMIC)(857)로부터 전력을 수신할 수 있다.
도 8은 비디오 인코더(834), 예컨대 PAL(phase alternating line) 인코더, SECAM(sequential couleur avec memoire) 인코더, 또는 NTSC(national television system(s) committee) 인코더가 디지털 기저대역 프로세서(810)에 연결되는 것을 또한 나타낸다. 또한, 비디오 증폭기(836)가 비디오 인코더(834) 및 터치스크린 디스플레이(832)에 연결된다. 또한, 비디오 포트(838)가 비디오 증폭기(836)에 연결된다. 도 8에 도시된 바와 같이, USB(universal serial bus) 제어기(840)가 디지털 기저대역 프로세서(810)에 연결된다. 또한, USB 포트(842)가 USB 제어기(840)에 연결된다. 메모리(844) 및 가입자 신원 모듈(SIM) 카드(846)가 디지털 기저대역 프로세서(810)에 또한 연결될 수 있다. 또한, 도 8에 도시된 바와 같이, 디지털 카메라(848)가 디지털 기저대역 프로세서(810)에 연결될 수 있다. 예시적인 실시예에서, 디지털 카메라(848)는 CCD(charge-coupled device) 카메라 또는 CMOS(complementary metal-oxide semiconductor) 카메라이다.
도 8에 도시된 바와 같이, 스테레오 오디오 CODEC(850)이 아날로그 기저대역 프로세서(826)에 연결될 수 있다. 게다가, 오디오 증폭기(852)는 스테레오 오디오 CODEC(880)에 연결될 수 있다. 예시적인 실시예에서, 제 1 스테레오 스피커(854) 및 제 2 스테레오 스피커(856)는 오디오 증폭기(852)에 연결된다. 도 8은 마이크로폰 증폭기(858)가 스테레오 오디오 CODEC(850)에 또한 연결될 수 있다는 것을 나타낸다. 게다가, 마이크로폰(860)은 마이크로폰 증폭기(858)에 연결될 수 있다. 특정 실시예에서, 주파수 변조(FM) 라디오 튜너(862)는 스테레오 오디오 CODEC(850)에 연결될 수 있다. 또한, FM 안테나(864)가 FM 라디오 튜너(862)에 연결된다. 게다가, 스테레오 헤드폰들(866)이 스테레오 오디오 CODEC(850)에 연결될 수 있다.
도 8은 또한 무선 주파수(RF) 트랜시버(868)가 아날로그 기저대역 프로세서(826)에 연결될 수 있다는 것을 나타낸다. RF 스위치(870)는 RF 트랜시버(868) 및 RF 안테나(872)에 연결될 수 있다. 도 8에 도시된 바와 같이, 키패드(874)가 아날로그 기저대역 프로세서(826)에 연결될 수 있다. 또한, 마이크로폰(876)을 구비한 모노 헤드셋이 아날로그 기저대역 프로세서(826)에 연결될 수 있다. 게다가, 바이브레이터 장치(878)가 아날로그 기저대역 프로세서(826)에 연결될 수 있다. 도 8은 또한 전원(880)이 온-칩 시스템(822)에 연결될 수 있다는 것을 나타낸다. 특정 실시예에서, 전원(880)은 전력을 필요로 하는 무선 전화기(800)의 여러 소자들에 전력을 제공하는 직류 전류(DC) 전원이다. 게다가, 특정 실시예에서, 그 전원은 AC 전력 소스에 연결되는 DC 변압기로의 교류 전류(AC)로부터 유도되는 DC 전원 또는 재충전가능 DC 배터리이다. PMIC(857)는 자신이 조정된 전력 공급을 생성하기 위해 활용할 수 있는 비조정된 전력 공급을 수신하기 위해서 전원(880)에 연결될 수 있다. PMIC(857)는 집적 회로 장치의 하나 이상의 전력 도메인들에 조정된 전력 공급을 제공할 수 있고, 상기 집적 회로 장치는 하나 이상의 엘리먼트들(예컨대, 디스플레이 제어기(828), 디지털 신호 프로세서(810), USB 제어기(840), 터치스크린 제어기(830), 비디오 증폭기(836), PAL/SECAM/NTSC 인코더(834), 메모리(844), SIM 카드(846), 오디오 증폭기(852), 마이크로폰 증폭기(858), FM 라디오 튜너(862), 스테레오 오디오 CODEC(850), 아날로그 기저대역 프로세서(826), 및 RF 트랜시버(868))을 포함할 수 있다. 집적 회로 장치의 전력 도메인은 상기 엘리먼트들 중 하나 이상을 구비할 수 있다. 전력 제어 유닛(857)은 도 1 내지 도 6에 대해 위에서 설명된 바와 같이 전력 도메인들 중 하나 이상으로의 전력을 선택적으로 활성시킬 수 있다.
특정 실시예에서는, 도 8에 도시된 바와 같이, 터치스크린 디스플레이(832), 비디오 포트(838), USB 포트(842), 카메라(848), 제 1 스테레오 스피커(854), 제 2 스테레오 스피커(856), 마이크로폰(860), FM 안테나(864), 스테레오 헤드폰들(866), RF 스위치(870), RF 안테나(872), 키패드(874), 모노 헤드셋(876), 바이브레이터(878), 및 전원(880)이 온-칩 시스템(822)의 외부에 놓인다.
도 9를 참조하면, 무선 인터넷 프로토콜(IP) 전화기의 예시적일뿐 비제한적인 실시예가 도시되어 있으며, 총괄해서 참조번호 900으로 지정되어 있다. 도시된 바와 같이, 무선 IP 전화기(900)는 처리 유닛(904)을 구비한 온-칩 시스템(902)을 포함한다. 처리 유닛(904)은 디지털 신호 프로세서, 범용 프로세서, 차세대 감소 명령 세트 계산 머신 프로세서, 아날로그 신호 프로세서, 프로세서 판독가능 명령 세트들을 실행할 프로세서, 또는 이들의 임의의 결합일 수 있다. 도 9에 도시된 바와 같이, 디스플레이 제어기(906)는 처리 유닛(904)에 연결되고, 디스플레이(908)는 그 디스플레이 제어기(906)에 연결된다. 특정 실시예에서, 디스플레이(908)는 액정 디스플레이(LCD)이다. 키패드(910)가 처리 유닛(904)에 연결될 수 있다. 특정 실시예에서, 처리 유닛(904), 디스플레이 제어기(906), 다른 소자들, 또는 이들의 임의의 결합이 도 1 내지 도 6에 도시되어 본 명세서에서 설명된 바와 같이 전력 관리 집적 회로(PMIC)(957)를 통해서 전력을 수신할 수 있다.
도 9에 또한 도시된 바와 같이, 플래시 메모리(912)가 처리 유닛(904)에 연 결될 수 있다. SDRAM(synchronous dynamic random access memory)(914), SRAM(static random access memory)(916), 및 EEPROM(electrically erasable programmable read only memory)(918)가 또한 처리 유닛(904)에 연결될 수 있다. 도 9는 또한 발광 다이오드(LED)(920)가 처리 유닛(904)에 연결될 수 있다는 것을 나타낸다. 게다가, 특정 실시예에서, 음성 CODEC(922)은 처리 유닛(904)에 연결될 수 있다. 증폭기(924)는 음성 CODEC(922)에 연결될 수 있고, 모노 스피커(926)는 그 증폭기(924)에 연결될 수 있다. 도 9는 또한 모노 헤드셋(928)이 음성 CODEC(922)에 또한 연결될 수 있다는 것을 나타낸다. 특정 실시예에서, 모노 헤드셋(928)은 마이크로폰을 포함한다.
도 9는 또한 WLAN(wireless local area network) 기저대역 프로세서(930)가 처리 유닛(904)에 연결될 수 있다는 것을 나타낸다. RF 트랜시버(932)는 WLAN 기저대역 프로세서(930)에 연결될 수 있고, RF 안테나(934)는 RF 트랜시버(932)에 연결될 수 있다. 특정 실시예에서, 블루투스 제어기(936)는 처리 유닛(9040에 연결될 수 있고, 블루투스 안테나(938)는 제어기(936)에 연결될 수 있다. USB 포트(940)가 처리 유닛(904)에 또한 연결될 수 있다. 게다가, 전원(942)은 온-칩 시스템(902)에 연결되고, PMIC(957)을 통해서 무선 IP 전화기(900)의 여러 소자들에 전력을 제공한다.
특정 실시예에서는, 도 9에 도시된 바와 같이, 디스플레이(908), 키패드(910), LED(920), 모노 스피커(926), 모노 헤드셋(928), RF 안테나(934), 블루투스 안테나(938), USB 포트(940), 및 전원(942)이 온-칩 시스템(902)의 외부에 배치된다. 그러나, 이러한 소자들 각각은 온-칩 시스템(902)의 하나 이상의 소자들에 연결된다. 무선 VoIP 장치(900)는 PMIC(957)를 구비할 수 있는데, 상기 PMIC(957)는 자신이 조정된 전력 공급을 생성하는데 활용할 수 있는 비조정된 전력 공급을 수신하기 위해서 전원(942)에 연결될 수 있다. 만약 온-칩 시스템(902)이 다수의 전력 도메인들을 포함한다면, PMIC(957)는 온-칩 시스템의 다수의 전력 도메인들 중 하나 이상에 조정된 전력 공급을 선택적으로 제공할 수 있다. 온-칩 시스템(902)의 전력 도메인은 디스플레이 제어기(906), 증폭기(924), 음성 CODEC(922), 처리 유닛(904), 플래시 메모리(912), SDRAM(914), SRAM(916), EEPROM(918), RF 트랜시버(932), WLAN MAC 기저대역 프로세서(930), 및 블루투스 제어기(936)와 같은 하나 이상의 엘리먼트들을 구비할 수 있다. 전력 제어 유닛(957)은 도 1 내지 도 6에 대해 위에서 설명된 바와 같이 전력 도메인들 중 하나 이상으로의 전력을 선택적으로 활성시킬 수 있다.
도 10은 총괄해서 참조번호 1000으로 지정된 PDA(portable digital assistant)의 예시적일뿐 비제한적인 실시예를 나타낸다. 도시된 바와 같이, PDA(1000)는 처리 유닛(1004)을 구비하는 온-칩 시스템(1002)을 포함한다. 도 10에 도시된 바와 같이, 터치스크린 제어기(1006) 및 디스플레이 제어기(1008)는 처리 유닛(1004)에 연결된다. 게다가, 터치스크린 디스플레이(1010)가 터치스크린 제어기(1006) 및 디스플레이 제어기(1008)에 연결된다. 도 10은 또한 키패드(1012)가 처리 유닛(1004)에 연결될 수 있다는 것을 나타낸다. 특정 실시예에서, 처리 유닛(1004), 터치스크린 제어기(1006), 디스플레이 제어기(1008), 다른 소자들, 또는 이들의 임의의 결합이 도 1 내지 도 6에 도시되어 본 명세서에 설명된 바와 같이 전력 관리 집적 회로(PMIC)(1057)을 통해서 전력을 수신할 수 있다.
도 10에 또한 도시된 바와 같이, 플래시 메모리(1014)는 처리 유닛(1004)에 연결될 수 있다. 처리 유닛(1004)은 DSP(digital signal processor), 범용 프로세서, 차세대 감소 명령 세트 계산 머신, 아날로그 신호 프로세서, 프로세서 판독가능 명령 세트들을 실행하도록 적응된 프로세서, 또는 이들의 임의의 결합일 수 있다. 또한, ROM(read only memory)(1016), DRAM(dynamic random access memory)(1018), 및 EEPROM(electrically erasable programmable read only memory)(1020)이 처리 유닛(1004)에 연결될 수 있다. 도 10은 또한 IrDA(infrared data association) 포트(1022)가 처리 유닛(1004)에 연결될 수 있다는 것을 나타낸다. 게다가, 특정 실시예에서는, 디지털 카메라(1024)가 처리 유닛(1004)에 연결될 수 있다.
도 10에 도시된 바와 같이, 특정 실시예에서는, 스테레오 오디오 CODEC(1026)이 처리 유닛(1004)에 연결될 수 있다. 제 1 스테레오 증폭기(1028)가 스테레오 오디오 CODEC(1026)에 연결될 수 있고, 제 1 스테레오 스피커(1030)가 제 1 스테레오 증폭기(1028)에 연결될 수 있다. 게다가, 마이크로폰 증폭기(1032)가 스테레오 오디오 CODEC(1026)에 연결될 수 있고, 마이크로폰(1034)이 마이크로폰 증폭기(1032)에 연결될 수 있다. 도 10은 또한 제 2 스테레오 증폭기(1036)가 스테레오 오디오 CODEC(1026) 및 제 2 스테레오 스피커(1038)에 연결될 수 있다는 것을 나타낸다. 특정 실시예에서는, 스테레오 헤드폰들(1040)이 또한 스테레오 오디 오 CODEC(1026)에 연결될 수 있다.
도 10은 또한 802.11 제어기(1042)가 처리 유닛(1004)에 연결될 수 있고 또한 802.11 안테나(1044)가 802.11 제어기(1042)에 연결될 수 있다는 것을 나타낸다. 게다가, 블루투스 제어기(1046)가 처리 유닛(1004)에 연결될 수 있고, 블루투스 안테나(1048)가 블루투스 제어기(1046)에 연결될 수 있다. 도 10에 도시된 바와 같이, USB 제어기(1050)는 처리 유닛(1004)에 연결될 수 있고, USB 포트(1052)는 USB 제어기(1050)에 연결될 수 있다. 게다가, 스마트 카드(1054), 예컨대 멀티미디어 카드(MMC) 또는 보안 디지털 카드(SD)가 처리 유닛(1004)에 연결될 수 있다. 게다가, 도 10에 도시된 바와 같이, 전원(1056)이 PDA(1000)의 여러 소자들에 전력을 제공하기 위해서 온-칩 시스템(1002)의 PMIC(1057)에 연결될 수 있다.
특정 실시예에서는, 도 10에 도시된 바와 같이, 디스플레이(1010), 키패드(1012), IrDA 포트(1022), 디지털 카메라(1024), 제 1 스테레오 스피커(1030), 마이크로폰(1034), 제 2 스테레오 스피커(1038), 스테레오 헤드폰들(1040), 802.11 안테나(1044), 블루투스 안테나(1048), USB 포트(1052), 및 전원(1056)이 온-칩 시스템(1002)의 외부에 배치된다. 그러나, 이러한 소자들 각각은 온-칩 시스템(1002) 상의 하나 이상의 소자들에 연결된다. PMIC(1057)는 자신이 조정된 전력 공급을 생성하는데 활용할 수 있는 비조정된 전력 공급을 수신하기 위해서 전원(1056)에 연결될 수 있다. PMIC(1057)는 온-칩 시스템(1002)의 하나 이상의 전력 도메인들에 전력을 제공할 수 있고, 그것은 하나 이상의 엘리먼트들(예컨대, 디스플레이 제어기(1008), 터치스크린 제어기(1006), 스테레오 증폭기(1028), 마이크로폰 증폭기(1032), 스테레오 증폭기(1036), 처리 유닛(1004), 스테레오 오디오 CODEC(1026), 플래시 메모리(1014), ROM(1016), DRAM(1018), EEPROM(1020), 802.11 제어기(1042), 블루투스 제어기(1046), USB 제어기(1050), 및 스마트 카드 MMC SD(1054))을 구비할 수 있다. 온-칩 시스템(1002)의 전력 도메인은 이러한 엘리먼트들 중 하나 이상을 구비할 수 있고, 전력 제어 유닛(1057)은 도 1 내지 도 6에 대해 위에서 설명된 바와 같이 전력 도메인들 중 하나 이상으로의 전력을 선택적으로 활성시킬 수 있다.
본 명세서에 기재된 실시예들과 관련하여 설명된 여러 기술적인 논리 블록들, 구성들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들의 조합으로서 구현될 수 있다. 이러한 하드웨어 및 소프트웨어의 상호교환가능성을 명백히 설명하기 위해, 다양한 기술적인 소자들, 블록들, 구성들, 모듈들, 회로들, 및 단계들이 그들의 기능성에 관련하여 일반적으로 위에서 설명되었다. 이러한 기능성이 하드웨어로 구현되는지 또는 소프트웨어로 구현되는지의 여부는 전체 시스템에 부과된 특정 애플리케이션 및 설계 제약들에 따라 좌우된다. 당업자는 각각의 특정 애플리케이션을 위해 다양한 방식들로 상기 설명된 기능을 구현할 수 있지만, 이러한 구현 결정들은 본 발명의 범위로부터 벗어나는 것으로 해석되지 않아야 한다.
본 명세서에서 기재된 실시예들과 관련하여 설명된 방법 또는 알고리즘의 단계들은 하드웨어, 프로세서에 의해 실행되는 소프트웨어 모듈, 또는 이들의 결합을 통해 즉시 구현될 수 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, PROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드디스크, 제거가능 디스크, CD-ROM, 또는 해당 분야에 공지되어 있는 임의의 다른 형태의 저장 매체에 존재할 수 있다. 예시적인 저장 매체는 프로세서가 저장 매체로부터 정보를 판독하고 또한 정보를 상기 저장매체에 기록할 수 있도록 상기 프로세서에 연결된다. 대안적으로, 그 저장 매체는 프로세서에 통합될 수 있다. 프로세서 및 저장 매체는 ASIC 내에 존재할 수 있다. ASIC은 컴퓨팅 장치나 사용자 단말기에 존재할 수 있다. 대안적으로, 프로세서 및 저장 매체는 컴퓨팅 장치나 사용자 단말기 내에 이산적인 소자들로 존재할 수 있다.
기재된 실시예들에 대한 앞선 설명은 당업자가 본 발명을 구현하거나 사용할 수 있을 정도로 제공되었다. 이러한 예들에 대한 여러 변형들이 당업자에게는 쉽게 자명할 것이며, 본 명세서에서 정의된 원리들은 본 발명의 사상 또는 범위로부터 벗어나지 않고 다른 예들에도 적용될 수 있다. 따라서, 본 발명은 본 명세서에 제시된 실시예들로 제한되도록 않아야 하고, 아래의 청구범위에 의해 정의되는 원리들 및 신규한 특징들에 따른 가장 넓은 범위로 제공되어야 한다.

Claims (30)

  1. 회로 장치로서,
    집적 회로의 제 1 전력 도메인에 전력을 공급하기 위한 제 1 핀;
    상기 집적 회로의 제 2 전력 도메인에 전력을 공급하기 위한 제 2 핀;
    상기 제 1 전력 도메인에 제 1 조정된 전력 공급을 제공하기 위해서 상기 제 1 핀에 연결되고, 상기 제 2 전력 도메인에 제 2 조정된 전력 공급을 제공하기 위해서 상기 제 2 핀에 연결되는 스위칭 조정기; 및
    저전력 이벤트 동안에 상기 제 1 핀으로의 전류 플로우는 감소시키지 않으면서 상기 제 2 핀으로의 전류 플로우를 선택적으로 감소시키기 위해서 상기 제 1 핀 및 상기 제 2 핀에 연결되는 제어기
    를 포함하고,
    상기 제어기는,
    동작 모드를 결정하기 위한 로직; 및
    상기 제 1 핀에 연결되는 입력 및 상기 제 2 핀에 연결되는 출력을 포함하는 저-강하 조정기(low drop out regulator)
    를 포함하고,
    상기 저-강하 조정기는 상기 제 2 핀으로의 전류 플로우를 선택적으로 감소시키기 위해 상기 로직에 응하는,
    회로 장치.
  2. 제 1항에 있어서, 상기 저전력 이벤트는 일시중단(shut down) 이벤트, 유휴상태(idle) 이벤트, 및 감소 전력 이벤트를 포함하는 그룹에서 선택되는,
    회로 장치.
  3. 제 1항에 있어서, 상기 제어기는 상기 저전력 이벤트 동안에 상기 전류 플로우를 100㎁보다 적은 전류 레벨로 제한하는,
    회로 장치.
  4. 제 1항에 있어서, 상기 스위칭 조정기는 버크 제어기(buck controller) 및 상기 버크 제어기에 응하는 버크 조정기(buck regulator)를 포함하는,
    회로 장치.
  5. 제 1항에 있어서,
    상기 제어기는 헤드 제어기 및 상기 헤드 제어기에 응하는 스위치를 포함하고,
    상기 스위치는 상기 제 2 전력 도메인에 대해서 상기 제 2 조정된 전력 공급을 선택적으로 활성해제시키는,
    회로 장치.
  6. 제 5항에 있어서, 상기 스위치에서의 전압 강하는 상기 집적 회로로의 전류 플로우가 100㎃일 경우엔 5㎷보다 적거나 또는 동일한,
    회로 장치.
  7. 제 1항에 있어서, 상기 제어기는 다수의 콜렙서블(collapsible) 전력 도메인들로의 전류 플로우를 선택적으로 디스에이블시키도록 적응되는,
    회로 장치.
  8. 제 1항에 있어서,
    상기 스위칭 조정기는 180nm 제작 기술을 사용하여 제작되고,
    상기 집적 회로는 45nm 제작 기술을 사용하여 제작되는,
    회로 장치.
  9. 제 1항에 있어서,
    상기 제 1 핀에 연결되는 제 1 단자, 상기 제어기에 연결되는 제어 단자, 및 상기 제 2 핀에 연결되는 제 2 단자를 포함하는 트랜지스터를 더 포함하고,
    상기 제어기는 상기 저전력 이벤트 동안에 상기 제 2 핀으로의 전류 플로우를 충분히 감소시키기 위해서 상기 트랜지스터를 선택적으로 활성해제시키는,
    회로 장치.
  10. 전력 관리 집적 회로로서,
    제 1 조정된 전력 공급을 생성하는 버크 제어기;
    집적 회로의 제 1 전력 도메인에 연결되고, 상기 제 1 전력 도메인에 상기 제 1 조정된 전력 공급을 제공하기 위해 상기 버크 제어기에 응하는 제 1 핀;
    상기 제 1 조정된 전력 공급으로부터 유도되는 제 2 조정된 전력 공급을 상기 집적 회로의 제 2 전력 도메인에 제공하기 위해서 상기 제 2 전력 도메인에 연결되는 제 2 핀; 및
    동작 모드를 결정하고, 상기 동작 모드가 저전력 모드를 포함할 경우에는 상기 제 1 핀으로의 전류 플로우는 감소시키거나 디스에이블시키지 않으면서 상기 제 2 핀으로의 전류 플로우를 선택적으로 감소시키거나 디스에이블시키는 헤드 제어기
    를 포함하고,
    상기 헤드 제어기는,
    상기 동작 모드를 결정하고 적어도 하나의 제어 신호를 제공하기 위한 로직; 및
    상기 제 1 핀에 연결되는 입력 및 상기 제 2 핀에 연결되는 출력을 포함하는 저-강하 조정기(low drop out regulator)
    를 포함하고,
    상기 저-강하 조정기는 상기 제 2 핀으로의 전류 플로우를 선택적으로 감소시키기 위해 상기 로직에 응하는,
    전력 관리 집적 회로.
  11. 제 10항에 있어서,
    외부 인덕터에 연결되는 제 3 핀;
    제 1 전압 공급 단자에 연결되는 제 1 트랜지스터 제 1 단자, 상기 버크 제어기에 연결되는 제 1 트랜지스터 제어 단자, 및 상기 제 3 핀에 연결되는 제 1 트랜지스터 제 2 단자를 포함하는 제 1 트랜지스터; 및
    상기 제 3 핀에 연결되는 제 2 트랜지스터 제 1 단자, 상기 버크 제어기에 연결되는 제 2 트랜지스터 제어 단자, 및 제 2 전압 공급 단자에 연결되는 제 2 트랜지스터 제 2 단자를 포함하는 제 2 트랜지스터를 더 포함하고,
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 상기 제 3 핀을 통해서 상기 인덕터에 전력 공급을 제공하기 위해 상기 버크 제어기에 응하는,
    전력 관리 집적 회로.
  12. 제 10항에 있어서,
    상기 제 1 핀에 연결되는 제 3 트랜지스터 제 1 단자, 상기 헤드 제어기에 연결되는 제 3 트랜지스터 제어 단자, 및 상기 제 2 핀에 연결되는 제 3 트랜지스터 제 2 단자를 포함하는 제 3 트랜지스터를 더 포함하고,
    상기 3 트랜지스터는 상기 저전력 모드에서 상기 제 2 핀으로의 전류 플로우를 선택적으로 감소시키기 위해 상기 헤드 제어기에 응하는,
    전력 관리 집적 회로.
  13. 제 12항에 있어서,
    상기 제 1핀에 연결되는 제 4 트랜지스터 제 1 단자, 상기 제 3 트랜지스터의 제어 단자에 연결되는 제 4 트랜지스터 제어 단자, 및 상기 제 2 핀에 연결되는 제 4 트랜지스터 제 2 단자를 포함하는 제 4 트랜지스터를 더 포함하고,
    상기 제 4 트랜지스터는 상기 제 2 핀으로의 전류 플로우를 선택적으로 감소시키기 위해 상기 헤드 제어기에 응하는,
    전력 관리 집적 회로.
  14. 삭제
  15. 제 10항에 있어서, 상기 헤드 제어기는 상기 제 2 핀으로의 전류 플로우를 100㎁보다 적은 전류 레벨까지 감소시키는,
    전력 관리 집적 회로.
  16. 제 10항에 있어서, 상기 버크 제어기는 상기 제 1 핀을 통해서 상기 제 1 전력 도메인에 상기 제 1 조정된 전력 공급을 제공하고, 상기 제 2 핀을 통해서 상기 제 2 전력 도메인에 상기 제 2 조정된 전력 공급을 선택적으로 제공하는,
    전력 관리 집적 회로.
  17. 제 10항에 있어서,
    상기 집적 회로는 다수의 전력 도메인들을 포함하고,
    상기 버크 제어기는 상기 제 1 핀을 통해서 상기 제 1 전력 도메인에 상기 제 1 조정된 전력 공급을 제공하도록 적응되고,
    상기 헤드 제어기는 상기 제 2 전력 도메인에 상기 제 2 조정된 전력 공급을 제공하고 상기 다수의 전력 도메인들 중 하나 이상의 다른 전력 도메인들에 적어도 하나의 추가적인 조정된 전력 공급을 제공하도록 적응되는,
    전력 관리 집적 회로.
  18. 제 10항에 있어서, 상기 헤드 제어기는 상기 제 2 전력 도메인으로의 제 2 조정된 전력 공급을 제어하기 위해서 상기 제 2 핀으로의 전압 레벨 또는 전류 레벨 중 적어도 하나를 스케일링하도록 적응되는,
    전력 관리 집적 회로.
  19. 집적 회로 장치의 전력 분배를 제어하기 위한 방법으로서,
    전력 관리 집적 회로의 제 1 핀에 제 1 조정된 공급 전압을 공급하고 상기 전력 관리 집적 회로의 제 2 핀에 제 2 조정된 공급 전압을 공급하는 단계; 및
    저전력 이벤트 동안, 상기 제 1 핀에 연결된 입력 및 상기 제 2 핀에 연결된 출력을 포함하는 저-강하 조정기를 통해 로직에 의해 결정되는 동작 모드에 따라 상기 제 1 핀으로의 전류 플로우는 감소시키지 않으면서 상기 제 2 핀으로의 전류 플로우를 선택적으로 감소시키는 단계
    를 포함하는,
    집적 회로 장치의 전력 분배를 제어하기 위한 방법.
  20. 제 19항에 있어서, 상기 전류 플로우를 선택적으로 감소시키는 단계는 저전력 모드에서 상기 제 2 핀으로의 전류 플로우를 충분히 감소시키기 위해서 상기 제 1 핀 및 상기 제 2 핀에 연결된 트랜지스터를 활성해제시키는 단계를 포함하는,
    집적 회로 장치의 전력 분배를 제어하기 위한 방법.
  21. 제 20항에 있어서, 상기 집적 회로 장치의 상태를 유지하기 위해서 상기 저전력 모드 동안 상기 제 1 핀에 공급 전압을 제공하는 단계를 더 포함하는,
    집적 회로 장치의 전력 분배를 제어하기 위한 방법.
  22. 제 19항에 있어서, 상기 제 1 조정된 전력 공급은 상기 제 2 조정된 전력 공급과 상이한 전력 레벨에 있는,
    집적 회로 장치의 전력 분배를 제어하기 위한 방법.
  23. 제 19항에 있어서, 상기 전류 플로우를 선택적으로 감소시키는 단계는 상기 제 2 핀으로의 전류 플로우를 100㎁보다 적은 전류 레벨까지 감소시키는 단계를 포함하는,
    집적 회로 장치의 전력 분배를 제어하기 위한 방법.
  24. 제 19항에 있어서, 시간 기간에 걸쳐서 제 2 전력 도메인의 전력 레벨을 조정하기 위해 상기 제 2 전력 도메인으로의 전압 레벨을 스케일링하는 단계를 더 포함하는,
    집적 회로 장치의 전력 분배를 제어하기 위한 방법.
  25. 집적 회로 장치의 전력 분배를 제어하기 위한 시스템으로서,
    상기 집적 회로 장치의 제 1 핀에 제 1 조정된 공급 전압을 공급하고 상기 집적 회로 장치의 제 2 핀을 사용하여 상기 집적 회로 장치의 제 2 전력 도메인에 제 2 조정된 공급 전압을 공급하기 위한 수단; 및
    동작 모드에 따라 상기 1 핀으로의 전류 플로우는 감소시키지 않으면서 상기 제 2 핀으로의 전류 플로우를 선택적으로 감소시키기 위한 수단
    을 포함하고,
    상기 전류 플로우를 선택적으로 감소시키기 위한 수단은,
    상기 동작 모드를 결정하기 위한 로직; 및
    상기 제 1 핀에 연결된 입력 및 상기 제 2 핀에 연결된 출력을 포함하는 저-강하 조정기
    를 포함하고,
    상기 저-강하 조정기는 저전력 이벤트 동안 상기 제 2 핀으로의 전류 플로우를 선택적으로 감소시키기 위해 상기 로직에 응하는,
    집적 회로 장치의 전력 분배를 제어하기 위한 시스템.
  26. 제 25항에 있어서, 상기 공급하기 위한 수단은 버크 조정기를 포함하는,
    집적 회로 장치의 전력 분배를 제어하기 위한 시스템.
  27. 제 25항에 있어서, 상기 전류 플로우를 선택적으로 감소시키기 위한 수단은 헤드 제어기를 포함하는,
    집적 회로 장치의 전력 분배를 제어하기 위한 시스템.
  28. 이동 통신 장치로서,
    다수의 전력 도메인들을 포함하는 집적 회로 장치; 및
    전력 공급에 응하고 상기 집적 회로 장치에 연결되는 전력 관리 집적 회로를 포함하고,
    상기 전력 관리 집적 회로는,
    상기 다수의 전력 도메인들 중 제 1 전력 도메인에 전력을 공급하는 제 1 핀,
    상기 다수의 전력 도메인들 중 제 2 전력 도메인에 전력을 공급하는 제 2 핀,
    상기 제 1 전력 도메인에 제 1 조정된 전력 공급을 제공하기 위해서 상기 제 1 핀에 연결되고 상기 제 2 전력 도메인에 제 2 조정된 전력 공급을 제공하기 위해서 상기 제 2 핀에 연결되는 스위칭 조정기, 및
    저전력 이벤트 동안에 상기 제 1 핀으로의 전류 플로우를 감소시키지 않으면서 상기 제 2 핀으로의 전류 플로우를 선택적으로 감소시키기 위해서 상기 제 1 핀 및 상기 제 2 핀에 연결되는 제어기
    를 포함하고,
    상기 제어기는,
    동작 모드를 결정하기 위한 로직; 및
    상기 제 1 핀에 연결되는 입력 및 상기 제 2 핀에 연결되는 출력을 포함하는 저-강하 조정기
    를 포함하고,
    상기 저-강하 조정기는 상기 제 2 핀으로의 전류 플로우를 선택적으로 감소시키기 위해 상기 로직에 응하는,
    이동 통신 장치.
  29. 제 28항에 있어서, 상기 저전력 이벤트는 전력 절감 동작 모드를 포함하는,
    이동 통신 장치.
  30. 제 28항에 있어서, 상기 제어기는 전류 플로우를 100㎁보다 적은 전류 레벨까지 감소시키는,
    이동 통신 장치.
KR1020087030116A 2006-05-10 2007-04-23 집적 회로의 전력 분배 제어를 위한 시스템 및 방법 KR101046112B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US11/431,790 2006-05-10
US11/431,790 US7902654B2 (en) 2006-05-10 2006-05-10 System and method of silicon switched power delivery using a package
US11/532,000 2006-09-14
US11/532,000 US7812582B2 (en) 2006-09-14 2006-09-14 System and method of power distribution control of an integrated circuit
PCT/US2007/067227 WO2007133899A1 (en) 2006-05-10 2007-04-23 System and method of power distribution control of an integrated circuit

Publications (2)

Publication Number Publication Date
KR20090009317A KR20090009317A (ko) 2009-01-22
KR101046112B1 true KR101046112B1 (ko) 2011-07-01

Family

ID=38472962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087030116A KR101046112B1 (ko) 2006-05-10 2007-04-23 집적 회로의 전력 분배 제어를 위한 시스템 및 방법

Country Status (6)

Country Link
EP (2) EP3694092A1 (ko)
JP (1) JP4897877B2 (ko)
KR (1) KR101046112B1 (ko)
CN (1) CN103219985B (ko)
ES (1) ES2810015T3 (ko)
WO (1) WO2007133899A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5182513B2 (ja) * 2007-12-27 2013-04-17 株式会社リコー 画像処理装置及びその省電力制御方法
JP5374120B2 (ja) * 2008-11-14 2013-12-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US8564260B2 (en) * 2010-12-17 2013-10-22 Qualcomm Incorporated Dual-stage power conversion
JP2013110337A (ja) * 2011-11-24 2013-06-06 Fujitsu Semiconductor Ltd 半導体集積回路
CN106464138B (zh) * 2014-06-10 2019-03-15 日立汽车系统株式会社 电子控制装置
KR102275497B1 (ko) * 2014-10-20 2021-07-09 삼성전자주식회사 전원 경로 제어기를 포함하는 시스템 온 칩 및 전자 기기

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242896B1 (en) * 2000-10-20 2001-06-05 Hewlett-Packard Company Converting available electrical power to desirable electrical power
US20030025130A1 (en) * 2001-07-25 2003-02-06 Hiroshi Takahashi Suppressing the leakage current in an integrated circuit
WO2005038920A2 (en) * 2003-10-17 2005-04-28 Xipower Limited Embedded power supplies, particularly for ultra large scale integrated circuits

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10201135A (ja) * 1997-01-14 1998-07-31 Nec Home Electron Ltd 電源回路
JPH11306754A (ja) * 1998-04-15 1999-11-05 Nec Corp 半導体集積回路
JP2000013215A (ja) * 1998-04-20 2000-01-14 Nec Corp 半導体集積回路
JP2002116237A (ja) * 2000-10-10 2002-04-19 Texas Instr Japan Ltd 半導体集積回路
JP3817446B2 (ja) * 2001-02-15 2006-09-06 株式会社リコー 電源回路及びｄｃ−ｄｃコンバータの出力電圧制御方法
JPWO2003085501A1 (ja) * 2002-04-04 2005-08-11 松下電器産業株式会社 多電源半導体集積回路
JP3724472B2 (ja) * 2002-10-16 2005-12-07 ソニー株式会社 電子機器と電力供給方法
US6879142B2 (en) * 2003-08-20 2005-04-12 Broadcom Corporation Power management unit for use in portable applications
JP4662235B2 (ja) * 2004-07-14 2011-03-30 株式会社リコー 論理シミュレーション装置およびその方法
US20060061383A1 (en) * 2004-08-31 2006-03-23 Yihe Huang On-chip power regulator for ultra low leakage current
JP2006217540A (ja) * 2005-02-07 2006-08-17 Fujitsu Ltd 半導体集積回路および半導体集積回路の制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242896B1 (en) * 2000-10-20 2001-06-05 Hewlett-Packard Company Converting available electrical power to desirable electrical power
US20030025130A1 (en) * 2001-07-25 2003-02-06 Hiroshi Takahashi Suppressing the leakage current in an integrated circuit
WO2005038920A2 (en) * 2003-10-17 2005-04-28 Xipower Limited Embedded power supplies, particularly for ultra large scale integrated circuits
WO2005038920A3 (en) * 2003-10-17 2006-01-05 Xipower Ltd Embedded power supplies, particularly for ultra large scale integrated circuits

Also Published As

Publication number Publication date
EP2025059A1 (en) 2009-02-18
CN103219985B (zh) 2016-09-28
CN103219985A (zh) 2013-07-24
WO2007133899A1 (en) 2007-11-22
EP3694092A1 (en) 2020-08-12
JP2009536815A (ja) 2009-10-15
EP2025059B1 (en) 2020-05-06
KR20090009317A (ko) 2009-01-22
ES2810015T3 (es) 2021-03-08
JP4897877B2 (ja) 2012-03-14

Similar Documents

Publication Publication Date Title
US7812582B2 (en) System and method of power distribution control of an integrated circuit
CN101438496B (zh) 集成电路的功率分配控制的系统及方法
KR101046112B1 (ko) 집적 회로의 전력 분배 제어를 위한 시스템 및 방법
US7696641B2 (en) Power supply control circuit and electronic circuit
JP5341102B2 (ja) スイッチング回路を使用して、電力を提供するシステムと方法
US20050253462A1 (en) Integrated circuit with multiple power domains
US9990022B2 (en) Adaptive power multiplexing with a power distribution network
US8255718B2 (en) Power saving system and method employed in computer
US20040158749A1 (en) Power savings in a voltage supply controlled according to a work capability operating mode of an integrated circuit
JP2001211640A (ja) 電子装置と半導体集積回路及び情報処理システム
TW201406029A (zh) 用於切換式電壓調整器之電橋驅動器
CN104867521A (zh) 用于存储器的低功率字线逻辑的系统和方法
JP2005151632A (ja) 充電・給電制御方法及び充電・給電装置
KR20110043167A (ko) 휴대 단말기의 전력 소모 제어 방법 및 장치
JP2010172088A (ja) 電子機器及び充電制御方法
WO2021023293A1 (zh) 充电电路、充电芯片、终端和充电系统
KR200181634Y1 (ko) 휴대 전화 단말 장치의 전력단 전류 소모 감소 장치
CN117707265A (zh) 电子设备及电压调整芯片
JP2006149078A (ja) 電源瞬断防止方式
KR100318845B1 (ko) Ｗｌｌ 단말기의 ｓｌｉｃ 전원 제어 장치
KR20050052121A (ko) 휴대 단말기의 배터리 소모방지 장치 및 방법
KR20020034377A (ko) 무선 전화기의 백업 배터리 전원 회로
KR20060096680A (ko) 인가 전원 조절 기능을 가지는 무선통신 단말기 및 그 방법
KR20050020361A (ko) 배터리 충전에 따른 열발생을 감소시키는 배터리 충전 장치
JP2002325131A (ja) 携帯用電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140529

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190327

Year of fee payment: 9