CN103219985A - 集成电路的功率分配控制的系统及方法 - Google Patents

集成电路的功率分配控制的系统及方法 Download PDF

Info

Publication number
CN103219985A
CN103219985A CN2013101628564A CN201310162856A CN103219985A CN 103219985 A CN103219985 A CN 103219985A CN 2013101628564 A CN2013101628564 A CN 2013101628564A CN 201310162856 A CN201310162856 A CN 201310162856A CN 103219985 A CN103219985 A CN 103219985A
Authority
CN
China
Prior art keywords
pin
power
coupled
integrated circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101628564A
Other languages
English (en)
Other versions
CN103219985B (zh
Inventor
刘·G·蔡-奥安
鲍里斯·安德烈亚夫
克里斯托夫·C·里德尔
施春蕾
金圣克
托马斯·R·汤姆斯
贾斯汀·约瑟夫·罗森·加涅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/431,790 external-priority patent/US7902654B2/en
Priority claimed from US11/532,000 external-priority patent/US7812582B2/en
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN103219985A publication Critical patent/CN103219985A/zh
Application granted granted Critical
Publication of CN103219985B publication Critical patent/CN103219985B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0083—Converters characterised by their input or output configuration
    • H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明涉及集成电路的功率分配控制的系统及方法。本发明揭示一种装置，其包含：第一引脚，用以向集成电路的第一功率域供应功率；第二引脚，用以向所述集成电路的第二功率域供应功率；切换调节器；以及控制器。所述切换调节器耦合到所述第一引脚以向所述第一功率域提供第一经调节的功率供应，且耦合到所述第二引脚以向所述第二功率域提供第二经调节的功率供应。所述控制器耦合到所述第一引脚和所述第二引脚，以在低功率事件期间选择性地减少到达至少所述第二引脚的电流流动。

Description

集成电路的功率分配控制的系统及方法
本申请是国际申请日为2007年4月23日，国际申请号为PCT/US2007/067227，发明名称为“集成电路的功率分配控制的系统及方法”的PCT申请进入中国国家阶段申请号为200780016440.4的专利申请的分案申请。
相关申请案
本申请案与2006年5月10日申请的题为“使用封装的硅切换功率传递的系统及方法（System and Method of Silicon Switched Power Delivery Using a Package）”的第11/431,790号相关。
技术领域
本发明大体上涉及功率分配控制的系统及方法。
背景技术
技术的进步已导致产生更小且更强大的个人计算装置。举例来说，多种便携式个人计算装置是小型、轻量且容易由用户携带的，其中包含无线计算装置（例如便携式无线电话）、个人数字助理（PDA）以及寻呼装置。更具体地说，例如蜂窝式（模拟及数字）电话和IP电话等便携式无线电话可经由无线网络传送语音和数据包。此外，许多此类无线电话包含可并入其中的其它类型的装置。举例来说，无线电话还可包含数字照相机、数字摄像机、数字记录器及音频文件播放器。此外，此类无线电话可包含网络接口，可使用所述网络接口来接入因特网。因此，这些无线电话包含重要的计算能力。
随着便携式系统中对新的高性能特征的需求的增加，系统级别的功率管理变得越来越重要，目的是减少功率消耗并延长电池寿命。举例来说，在便携式电子装置中减少数字处理的功率消耗可改进电池寿命，并增加用于其它特征的可用功率预算，所述其它特征例如为彩色显示器和背光。为了减少功率消耗，电路设计者已采用了各种功率管理技术。
一种典型的集成电路包含：衬底，其可包含多个嵌入式电路结构；以及电耦合到所述衬底的一个或一个以上集成电路装置。为了减少此类嵌入式电路结构的功率消耗，一种技术使用多个功率调节器来产生多个功率供应，可利用所述功率供应来满足各种嵌入式电路结构的功率要求。由于所述嵌入式电路结构中的至少一者所使用的功率可能比其它结构少，所以可向所述结构提供较低的功率供应，进而节省整个功率预算中用于其它组件的功率。然而，高电压调节器会耗用大量芯片面积。
另一种用以减少功率消耗的技术涉及在不需要功率时切换功率供应，以停用对嵌入式电路结构的功率。然而，随着半导体制造技术实现了越来越小的装置，高电压切换器可能难以缩小。此外，此类切换器会导致布局和布线复杂性。
因此，将有利的是提供一种减少功率损耗的经改进的功率分配系统及方法。
发明内容
在特定实施例中，揭示一种装置，其包含：第一引脚，用以向集成电路的第一功率域供应功率；第二引脚，用以向集成电路的第二功率域供应功率；切换调节器；以及控制器。所述切换调节器耦合到所述第一引脚以向所述第一功率域提供第一经调节的功率供应，并耦合到所述第二引脚以向所述第二功率域提供第二经调节的功率供应。所述控制器耦合到所述第一引脚和所述第二引脚，以在低功率事件期间选择性地减少电流流动。在特定实施例中，所述控制器适于响应于低功率事件而将电流流动限制成低于大约100毫微安的电流电平。
在另一特定实施例中，一种功率管理器集成电路包含：降压控制器，用以产生第一经调节的功率供应；第一引脚；第二引脚；以及主控制器。所述第一引脚耦合到集成电路的第一功率域，且响应于降压控制器以向第一功率域提供第一经调节的功率供应。所述第二引脚耦合到集成电路的第二功率域，以向第二功率域提供从第一经调节的功率供应导出的第二经调节的功率供应。所述主控制器适于确定操作模式，并在操作模式包括低功率模式时选择性地实质性减少到达第二引脚的电流流动。
在又一特定实施例中，提供一种方法，其包含向功率管理器集成电路的第一引脚供应第一经调节的供应电压，并向功率管理器集成电路的第二引脚供应第二经调节的供应电压。所述方法进一步包含在特定操作模式下选择性地停用或实质性减少到达第二引脚的电流流动。所述功率管理器集成电路耦合到集成电路装置，所述集成电路装置包含响应于第一引脚的第一功率域和响应于第二引脚的第二功率域。在特定实施例中，选择性地停用电流流动包含在集成电路装置处于低功率操作模式时去活晶体管，以停用或减少到达第二引脚的电流流动。
所述功率管理器集成电路的实施例所提供的一个特定优点在于，可结合可变的高电压晶体管装置来利用半导体制造过程，以便限制电流泄漏。在一个特定实施例中，可使用较老的的较低成本的半导体制造技术来制造功率管理器集成电路，且可利用所述功率管理器集成电路来向用较新的的且/或较昂贵的半导体制造技术生产的电路装置供应功率。
所述功率管理器集成电路的实施例所提供的另一特定优点在于，功率管理器集成电路在顶部切换器被停用时将电子装置的泄漏电流实质性减少到小于大约100毫微安的电流电平。
又一特定优点在于，可在功率管理器集成电路内利用单个调节器，以便向集成电路装置的多个功率域提供经调节的功率供应。单个调节器的一个特定优点在于，减少了功率管理器集成电路的成本。此外，功率管理器集成电路的单个调节器允许经由单个功率域来保持电子装置的状态。
耦合到集成电路装置的功率管理器集成电路的特定实施例的又一优点在于，在集成电路装置中不需要泄漏选通资源来防止电流泄漏。由于不需要此类选通资源，所以可在集成电路设计过程期间减小集成电路装置的功率布线的面积和复杂性。
在审阅整个申请案后将容易明白本发明的其它方面、优点和特征，整个申请案包含以下部分：附图说明、具体实施方式和权利要求书。
附图说明
通过结合附图参考以下详细说明，将更容易明白本文中所描述的实施例的方面和伴随优点，其中：
图1A是包含顶部切换器配置的功率管理器集成电路的特定实施例的电子装置的说明性实施例的图式；
图1B是包含底部切换器配置的功率管理器集成电路的特定实施例的电子装置的替代实施例的图式；
图2是功率管理器集成电路的特定实施例的说明性部分的图式；
图3是图2的功率管理器集成电路的特定替代实施例的说明性部分的图式；
图4是功率管理器集成电路的另一特定说明性实施例的说明性部分的图式；
图5是具有多个功率域且包含根据图1到图4的功率管理器集成电路的集成电路装置的特定说明性实施例的方框图；
图6是选择性停用到达功率管理器集成电路的至少一个引脚的电流流动的方法的特定说明性实施例的流程图；
图7是其中可使用图1到图6的系统及方法的并入有处理器和存储器的示范性蜂窝式电话的概要图；
图8是其中可使用图1到图6的系统及方法的并入有处理器和存储器的示范性无线因特网协议电话的概要图；
图9是其中可使用图1到图6的系统及方法的并入有处理器和存储器的示范性便携式数字助理的概要图；以及
图10是其中可使用图1到图6的系统及方法的并入有处理器和存储器的示范性音频文件播放器的概要图。
具体实施方式
图1A是电子装置100的说明性实施例的方框图，所述电子装置100包含功率管理器集成电路（PMIC）102和集成电路装置104的特定实施例。集成电路装置104可包含多个功率域，例如第一功率域106和第二功率域108。功率管理器集成电路102可包含切换调节器110、逻辑112、晶体管（切换器）114、第一引脚116以及第二引脚118。切换调节器110耦合到第一引脚116，且经由切换器114耦合到第二引脚118。切换器114可以是金属氧化物半导体场效晶体管（MOSFET）、场效晶体管（FET）、双极结晶体管或可由逻辑112控制以选择性地启用和停用到达第二引脚118的电流流动的另一电路装置。一般来说，切换器114在PMIC技术中可以是n沟道MOSFET或p沟道MOSFET装置。如果切换器114是n沟道MOSFET装置，那么切换调节器110可以具有大于集成电路装置104的电压电位。
切换器114包含耦合到第一引脚116的第一端子120、耦合到逻辑112的控制端子122以及耦合到第二引脚118的第二端子124。第一引脚116可耦合到集成电路装置104的第一功率域106，且第二引脚118可耦合到集成电路装置104的第二功率域108。第三引脚126可为第一功率域和第二功率域提供与PMIC102的接地连接。
在正常操作模式下，切换调节器110向第一引脚116提供经调节的功率供应。逻辑112可经由控制端子122激活切换器114以向第二引脚118提供经调节的功率供应的至少一部分。在关闭事件或低功率事件期间，或者在其它功率节省的操作模式期间，逻辑112可选择性地去活切换器114以实质性减少到达第二引脚118的电流流动。通过减少到达第二引脚118的电流流动，逻辑112实质性减少到达集成电路装置104的第二功率域108的电流流动。在特定实施例中，切换调节器110可在减少到达第二引脚118的电流流动之后，继续向第一引脚116和第一功率域106传递功率。因此，可利用切换调节器110来选择性地向集成电路装置104的第二功率域108提供功率。
一般来说，应了解，例如同步动态随机存取存储器（SDRAM）等随机存取存储器（RAM）和其它存储器组件占大量静态功率消耗。举例来说，256兆位的SDRAM（例如日本尔必达存储器公司（Elpida Memory,Inc.）生产的SDRAM）在正常操作期间可在1.8伏特下消耗多达275毫微安或大约每位1.844×10-9毫瓦。在1.8伏特下消耗每位1.02pA的SDRAM消耗大约每位1.84皮瓦。通过利用PMIC102来选择性地断开到达集成电路装置104的可包含SDRAM装置的第二功率域108的功率，可减少电路装置100的功率消耗。通过利用单个切换调节器（例如切换调节器110）来产生经调节的功率供应，有可能向一个功率域（例如第一功率域106）传递一致的功率供应，从而允许在第一功率域106内的存储器位置中保持状态信息，同时实质性减少到达集成电路装置104的其它功率域（例如第二功率域108）的功率。
图1B是电子装置150的替代说明性实施例的方框图，所述电子装置150包含功率管理器集成电路（PMIC）152和集成电路装置154的特定实施例。电子装置150包含经布置成底部切换器配置的PMIC152。明确地说，集成电路装置154可包含多个功率域，例如第一功率域156和第二功率域158。功率管理器集成电路152可包含切换调节器160、逻辑162、晶体管（切换器）164、第一引脚166、第二引脚168和第三引脚176。切换调节器160经由第一引脚166耦合到第一功率域156和第二功率域158。切换器164包含经由第二引脚168耦合到第二功率域158的第一端子170。切换器164还包含耦合到逻辑162的控制端子172，以及耦合到逻辑162和第三引脚176的第二端子174。第一功率域156可经由第三引脚176耦合到逻辑162。在操作中，PMIC152可通过去活切换器164来选择性地去活第二功率域158以减少电流流动，同时经由切换调节器160向第一功率域156提供功率。
一般来说，应了解，虽然图1A和图1B的PMIC102和PMIC152可包含一个以上切换器114，且集成电路装置104可包含多个功率域。在特定实施例中，可选择性地去活切换器，以停用到达集成电路装置104的多个功率域的选定功率域的功率。
图2是功率管理器集成电路（PMIC）102的特定实施例的说明性部分200的图式。PMIC102包含切换调节器，例如切换调节器110和逻辑112。切换调节器110可包含降压控制器204、第一晶体管206和第二晶体管208。逻辑112可包含主控制器210。PMIC102还可包含第三晶体管212、第一引脚116、第二引脚118、第三引脚214和第四引脚218。第四引脚218可耦合到功率供应端子，例如图1A中的VDD。
一般来说，第一晶体管206包含耦合到第四引脚218的第一端子220、耦合到降压调节器204的控制端子222以及耦合到第三引脚214的第二端子224。第二晶体管208包含耦合到第三引脚214的第一端子226、耦合到降压控制器204的控制端子228以及耦合到电压供应端子的第二端子230，电压供应端子可以是电接地。第三晶体管212包含耦合到第一引脚116的第一端子232、耦合到主控制器210的控制端子234以及耦合到第二引脚118的第二端子236。
外部电感器238可耦合在第三引脚214与第一引脚116之间。电容器240可耦合在第一引脚116与电压供应端子（其可为电接地）之间，用以过滤对第一功率域的功率供应。电容器242可耦合在第二引脚118与电压供应端子（其可为电接地）之间，用以过滤对第二功率域的功率供应。
在特定实施例中，切换调节器110耦合到第一引脚116以向第一功率域提供第一经调节的功率供应，并且经由第三晶体管212耦合到第二引脚118以向第二功率域提供第二经调节的功率供应。主控制器210耦合到第三晶体管212的控制端子234，并耦合到第二引脚118以选择性地去活第三晶体管212，例如在低功率事件期间。第三晶体管212可以是高电压晶体管，且可作为切换器操作以选择性地去活对第二功率域的第二经调节的功率供应。
在操作中，主控制器210可在正常操作模式期间选择性地激活第三晶体管212，以提供到达第二引脚118的电流流动。主控制器210可在低功率事件期间选择性地去活第三晶体管212，以实质性减少或关闭到达第二引脚118的电流流动，所述低功率事件例如是关机事件、闲置事件、减少功率事件或其任何组合。在一个特定实施例中，主控制器210可操作以经由第三晶体管212实质性减少泄漏电流，（例如）减少到低于大约100毫微安的电流电平。
一般来说，第三晶体管212与主控制器210协作，以使用由降压调节器（例如，降压控制器204、第一晶体管206和第二晶体管208）提供的经调节的电压供应向第二引脚118提供经切换的功率供应，而无需使用额外组件，例如额外的电压调节器。第一引脚116从降压调节器204接收经调节的输出，且第二引脚116经由第三晶体管（顶部切换器）212接收从经调节的输出产生的未经调节的输出。在特定实施例中，第三晶体管212可经设计以在100mA负载耦合到第二引脚118时提供大约5mV的电压降。
一般来说，电路设计工艺通常包含在多种操作条件下建立和维持正确的电路行为，其中多种操作条件包含工艺、电压和温度（PVT）的变化。因此，模拟电路的行为建模通常包含扩展集成电路模型以准确地代表集成电路在可能的PVT值下的行为。举例来说，为了满足5mV DC损耗规范，第三晶体管212应经设计以具有小得足以在PVT值下维持一致性能的接通电阻。举例来说，PMIC102的总损耗电阻（R_loss）可写为接通电阻（R_on）、布线电阻（R_routing）和封装电阻（R_package）的总和，如下：
R_loss=R_on+R_routing+R_package    （等式1）
如果最大R_loss为大约50莫姆，且如果R_package和R_routing分别为大约10莫姆和20莫姆，则最大接通电阻（R_on）应在所有PVT角落上均小于大约20莫姆。在特定实施例中，接通电阻小于大约7莫姆。
在特定实施例中，输出电压规范指定第三晶体管212的中等电压n沟道场效晶体管（NFET）。可根据以下等式来估计特许0.18nm高电压互补金属氧化物半导体（CMOS）工艺中的中等电压NFET的接通电阻数据：
R_on=3.5莫姆*mm2    （等式2）
如果接通电阻为大约7莫姆，则可估计第三晶体管的布局面积为0.5mm2。在特定实施例中，为大约每平方毫米2.4分的估计晶片价格指示第三切换器212的硅成本为1.2分。
在一个特定实施例中，可使用不同的半导体制造技术来制造PMIC102和相关联的包含多个功率域的集成电路（例如图1A的集成电路装置104）。举例来说，PMIC102可使用0.18nm高压CMOS工艺来制造，而集成电路装置104可使用45nm工艺来制造。在另一特定实施例中，PMIC102可使用45nm技术来制造，且集成电路装置可使用100nm技术来制造（例如，PMIC102可使用较老的的制造技术来制造，而集成电路装置（例如图1A的集成电路装置104）可使用较新的的制造技术来制造）。
图3是图2的功率管理器集成电路（PMIC）102的特定说明性实施例的部分300的图式。PMIC102可包含切换调节器110、逻辑112和图2的部分200的其它元件，以及与第三晶体管212并联布置的第四晶体管302。第四晶体管302可包含耦合到第一引脚116的第一端子304、耦合到第三晶体管212的控制端子234的控制端子306以及耦合到第二引脚118的第二端子306。
在操作中，第四晶体管302可在正常操作期间部分地通过在第三晶体管212与第四晶体管214之间划分电流流动而减少跨越第三晶体管212的电压降。此外，通过激活第三晶体管212和第四晶体管302，与原本可能的情况相比有更多的电流可流动到第二引脚118，但不会超过第三晶体管212的电流额定值。在低功率或关机事件期间，主控制器210可去活第三晶体管212和第四晶体管302，以便断开到达第二引脚118的电流流动，并减少泄漏。在特定实施例中，可将泄漏电流减少到低于大约100毫微安的电平。
图4是功率管理器集成电路（PMIC）102的另一特定实施例的部分400的特定说明性实施例的说明图。PMIC102包含切换调节器110和逻辑112。在此特定说明性实施例中，逻辑112包含第一低压差调节器402和第二低压差调节器404。如本文中所使用，低压差调节器可包含提供具有低电压降（例如，低功率消耗）的经调节电压供应的电压调节器。线路406将低压差调节器402和404耦合到第一引脚116。第一低压差调节器402耦合到第二引脚118以提供第二经调节的功率供应，其是从由切换调节器110向第一引脚116提供的第一经调节的功率供应导出的，且第二低压差调节器404耦合到第五引脚408。在此实施例中，第一引脚116可耦合到电路装置（例如图1A的集成电路装置104）的第一功率域，以向第一功率域提供第一经调节的功率供应。第二引脚118可耦合到电路装置的第二功率域，以向第二功率域提供第二经调节的功率供应。第五引脚408可耦合到电路装置的第三功率域，以向第三功率域提供第三经调节的功率供应。逻辑112可包含多个低压差调节器，且可适于选择性地控制每一低压差调节器以激活和去活对集成电路的相关联功率域的经调节功率供应。电容器410可耦合在第五引脚408与电压供应端子（其可为电接地）之间，以过滤对第三功率域的功率供应。
在此方法中，切换调节器110向第一引脚116提供第一经调节的功率供应，且低压差调节器402和404基于第一经调节的功率供应而分别产生第二和第三经调节的功率供应。低压差调节器402和404可经设计以提供作为大约匹配供应的功率供应（例如彼此差异在5mV以内）。在特定实施例中，第一低压差（LDO）调节器402可为大约300mALDO调节器，且第二LDO调节器404可为大约150mA LDO调节器。可估计第一LDO调节器402和第二LDO调节器404的布局面积分别为大约0.17mm2和0.11mm2。所述两个LDO调节器402和404的总硅成本可为大约0.67分。
在特定实施例中，切换调节器110可为高电压功率调节器。LDO调节器402和404可为低电压调节器，其适于从切换调节器110导出功率。因此，可使用小于切换调节器110的硅面积来生产LDO调节器402和404。
图5是系统500的方框图，所述系统500包含具有多个功率域的集成电路装置104，且包含根据图1到图4的功率管理器集成电路102。集成电路装置104可包含多个功率域，其中包含VC1Z1功率域502、分布式功率域504、VC1Z3功率域506、分布式功率域508、VCC1功率域510、分布式功率域512和514、VC1Z2功率域516、VC2Z1功率域518以及VCC2功率域520。功率管理器集成电路（PMIC）102可适于使用单个切换调节器向一个或一个以上功率域提供一个或一个以上经调节的功率供应，如图1到图4所示。PMIC102可例如经由线路522向VC1Z1功率域502提供第一经调节的功率供应VREG。PMIC102还可经由线路524向VC1Z2功率域516提供第二功率供应（V2），经由线路526向VC2Z1功率域518提供第三功率供应（V3），并经由线路528向VC1Z3功率域506提供第四功率供应（V4）。如果PMIC102包含图1到图3的特定布置，则第二、第三和第四功率供应（V2、V3和V4）可未经调节，或者如果PMIC102包含图4的特定布置，则第二、第三和第四功率供应（V2、V3和V4）可经调节。
图6是选择性地停用或实质性减少到达系统的功率管理器集成电路的至少一个引脚的电流流动的方法的流程图。可在功率管理器集成电路处从电压供应端子接收功率供应（方框600）。将第一经调节的供应电压供应到功率管理器集成电路的第一引脚（方框602）。当系统处于正常操作模式时（方框604），选择性地启用到达第二引脚的电流流动，其中第二引脚耦合到集成电路装置的第二功率域，所述集成电路装置包含响应于第一引脚的第一功率域和响应于第二引脚的第二功率域（方框606）。一般来说，可通过激活晶体管（例如图2和图3的第三晶体管212）来启用到达第二引脚的电流流动而选择性地启用电流流动。当系统不处于正常操作模式时，可例如在系统处于低功率或功率关闭操作模式时选择性地停用到达第二引脚的电流流动（方框608）。可视情况缩放到达第一功率域或第二功率域中的一者的电压电平（方框610）。在特定实施例中，举例来说，PMIC的逻辑（例如图1A中的逻辑112）可操作以缩放到达集成电路装置的一个或一个以上功率域的电压电平，以缩放或调整对可折叠功率域的功率供应。
在特定实施例中，可通过去活一个或一个以上晶体管（例如，图3的第三晶体管212和第四晶体管302）以实质性减少到达第二引脚（例如图1到图4的第二引脚118）的电流流动来选择性地停用电流流动。在特定实施例中，可将到达第二引脚的电流流动减少到小于大约100毫微安的电流电平，进而减少到达第二功率域的功率。
在特定实施例中，所述方法可包含在低功率模式期间向第一引脚提供经调节的功率供应以向可包含存储器的第一功率域提供功率，以便保持集成电路装置的状态。在特定实施例中，第一经调节的功率供应和第二经调节的功率供应可处于不同的功率电平。举例来说，功率管理器集成电路可向集成电路的多个功率域中的每一域提供不同的经调节功率供应，且可选择性地去活每一功率供应。
图7说明大体上标示为700的便携式通信装置的示范性的非限制性实施例。如图7中说明的，便携式通信装置包含芯片上系统722，其包含处理单元710，处理单元710可以是通用处理器、数字信号处理器、高级精简指令集机器处理器或其任何组合。图7还展示显示器控制器726，其耦合到处理单元710和显示器728。此外，输入装置730耦合到处理单元710。如图所示，存储器732耦合到处理单元710。此外，编码器/解码器（编解码器）734可耦合到处理单元710。扬声器736和麦克风738可耦合到编解码器730。在特定实施例中，处理单元710、显示器控制器726、存储器732、编解码器734、其它组件或其任何组合可经由功率管理器集成电路（PMIC）757的一个或一个以上引脚接收功率，如图1到图6所示且如本文所述。
图7还指示无线控制器740可耦合到处理单元710和无线天线742。在特定实施例中，功率供应744耦合到芯片上系统722。此外，在特定实施例中，如图7中所说明，显示器728、输入装置730、扬声器736、麦克风738、无线天线742和功率供应744在芯片上系统722外部。然而，每一者耦合到芯片上系统722的组件。PMIC757可耦合到功率供应744以接收未经调节的功率供应，PMIC757可利用所述未经调节的功率供应来产生经调节的功率供应并选择性地激活到达集成电路装置的一个或一个以上功率域的功率，集成电路装置可包含一个或一个以上元件（例如处理单元710、无线控制器740，存储器732、显示器控制器726以及编解码器734）。
在特定实施例中，处理单元710可处理与执行便携式通信装置700的各种组件所需的功能性和操作所必要的程序相关联的指令。举例来说，当经由无线天线建立无线通信会话时，用户可对着麦克风738说话。可将代表用户的语音的电子信号发送到编解码器734以供编码。处理单元710可执行编解码器734的数据处理，以便编码来自麦克风的电子信号。此外，可通过无线控制器740将经由无线天线742接收的传入信号发送到编解码器734以供解码，并将其发送到扬声器736。处理单元710还可在解码经由无线天线742接收的信号时执行编解码器734的数据处理。
此外，在无线通信会话之前、期间或之后，处理单元710可处理从输入装置730接收的输入。举例来说，在无线通信会话期间，用户可能正在使用输入装置730和显示器728来经由嵌入于便携式通信装置700的存储器732内的网络浏览器来上网。
参看图8，展示无线电话的示范性的非限制性实施例并将其大体上标示为800。如图所示，无线电话800包含芯片上系统822，其包含耦合在一起的数字基带处理器810和模拟基带处理器826。无线电话800可替代地包含通用处理器，其适于执行处理器可读指令，以便执行数字或模拟信号处理以及其它操作。在特定实施例中，除了数字基带处理器810和模拟基带处理器826之外，还可包含通用处理器（未图示），以便执行处理器可读指令。如图8中所说明，显示器控制器828和触摸屏控制器830耦合到数字基带处理器810。又，位于芯片上系统822外部的触摸屏显示器832耦合到显示器控制器828和触摸屏控制器830。在特定实施例中，数字基带处理器810、模拟基带处理器826、显示器控制器828、触摸屏控制器830、其它组件或其任何组合可从功率管理器集成电路（PMIC）857接收功率，所述PMIC857例如是图1到图6所示且在本文所述的PMIC装置。
图8进一步指示视频编码器834（例如，逐行倒相（PAL）编码器、顺序传送与存储彩色电视系统（SECAM）编码器或国家电视系统委员会（NTSC）编码器）耦合到数字基带处理器810。此外，视频放大器836耦合到视频编码器834和触摸屏显示器832。此外，视频端口838耦合到视频放大器836。如图8所描绘，通用串行总线（USB）控制器840耦合到数字基带处理器810。此外，USB端口842耦合到USB控制器840。存储器844和订户身份模块（SIM）卡846还可耦合到数字基带处理器810。此外，如图8所示，数码相机848可耦合到数字基带处理器810。在示范性实施例中，数码相机848是电荷耦合装置（CCD）相机或互补金属氧化物半导体（CMOS）相机。
如图8中进一步说明的，立体声音频编解码器850可耦合到模拟基带处理器826。此外，音频放大器852可耦合到立体声音频编解码器880。在示范性实施例中，第一立体声扬声器854和第二立体声扬声器856耦合到音频放大器852。图8展示麦克风放大器858还可耦合到立体声音频编解码器850。此外，麦克风860可耦合到麦克风放大器858。在特定实施例中，调频（FM）收音机调谐器862可耦合到立体声音频编解码器850。此外，FM天线864耦合到FM收音机调谐器862。此外，立体声头戴耳机866可耦合到立体声音频编解码器850。
图8进一步指示射频（RF）收发器868可耦合到模拟基带处理器826。RF切换器870可耦合到RF收发器868和RF天线872。如图8所示，小键盘874可耦合到模拟基带处理器826。此外，带有麦克风876的单声道头戴送受话器可耦合到模拟基带处理器826。此外，振动器装置878可耦合到模拟基带处理器826。图8还展示功率供应880可耦合到芯片上系统822。在特定实施例中，功率供应880是直流（DC）功率供应，其向无线电话800的需要功率的各种组件提供功率。此外，在特定实施例中，功率供应是可再充电的DC电池或DC功率供应，其从连接到交流（AC）功率源的AC到DC变换器导出。PMIC857可耦合到功率供应880以接收未经调节的功率供应，PMIC857可利用所述未经调节的功率供应来产生经调节的功率供应。PMIC857可向集成电路装置的一个或一个以上功率域提供经调节的功率供应，所述集成电路装置可包含一个或一个以上元件（例如显示器控制器828、数字信号处理器810、USB控制器840、触摸屏控制器830、视频放大器836、PAL/SECAM/NTSC编码器834、存储器844、SIM卡846、音频放大器852、麦克风放大器858、FM收音机调谐器862、立体声音频编解码器850、模拟基带处理器826以及RF收发器868）。集成电路装置的功率域可包含一个或一个以上所述元件。功率控制单元857可选择性地激活到达一个或一个以上所述功率域的功率，如上文相对于图1到图6所述。
在特定实施例中，如图8中所描绘，触摸屏显示器832、视频端口838、USB端口842、相机848、第一立体声扬声器854、第二立体声扬声器856、麦克风860、FM天线864、立体声头戴耳机866、RF切换器870、RF天线872、小键盘874、单声道头戴送受话器876、振动器878以及功率供应880在芯片上系统822外部。
参看图9，展示无线因特网协议（IP）电话的示范性的非限制性实施例且将其大体上标示为900。如图所示，无线IP电话900包含芯片上系统902，其包含处理单元904。处理单元904可以是数字信号处理器、通用处理器、高级精简指令集计算机器处理器、模拟信号处理器、用以执行处理器可读指令集的处理器或其任何组合。如图9中所说明，显示器控制器906耦合到处理单元904，且显示器908耦合到显示器控制器906。在特定实施例中，显示器908是液晶显示器（LCD）。小键盘910可耦合到处理单元904。在特定实施例中，处理单元904、显示器控制器906、其它组件或其任何组合可经由功率管理器集成电路（PMIC）957（例如图1到图6所示且本文所述的PMIC）接收功率。
如图9中进一步描绘的，快闪存储器912可耦合到处理单元904。同步动态随机存取存储器（SDRAM）914、静态随机存取存储器（SRAM）916以及电可擦除可编程只读存储器（EEPROM）918还可耦合到处理单元904。图9还展示发光二极管（LED）920可耦合到处理单元904。此外，在特定实施例中，语音编解码器922可耦合到处理单元904。放大器924可耦合到语音编解码器922，且单声道扬声器926可耦合到放大器924。图9进一步指示单声道头戴送受话器928也可耦合到语音编解码器922。在特定实施例中，单声道头戴送受话器928包含麦克风。
图9还说明无线局域网（WLAN）基带处理器930可耦合到处理单元904。RF收发器932可耦合到WLAN基带处理器930，且RF天线934可耦合到RF收发器932。在特定实施例中，蓝牙控制器936也可耦合到处理单元904，且蓝牙天线938可耦合到控制器936。USB端口940可耦合到处理单元904。此外，功率供应942耦合到芯片上系统902，并经由PMIC957向无线IP电话900的各种组件提供功率。
在特定实施例中，如图9所指示，显示器908、小键盘910、LED920、单声道扬声器926、单声道头戴送受话器928、RF天线934、蓝牙天线938、USB端口940以及功率供应942在芯片上系统902外部。然而，这些组件中的每一者均耦合到芯片上系统902的一个或一个以上组件。无线VoIP装置900包含PMIC957，其可耦合到功率供应942以接收未经调节的功率供应，PMIC957可利用所述未经调节的功率供应来产生经调节的功率供应。如果芯片上系统902包含多个功率域，则PMIC957可选择性地向芯片上系统的多个功率域中的一者或一者以上提供经调节的功率供应。芯片上系统902的功率域可包含一个或一个以上元件，例如显示器控制器906、放大器924、语音编解码器922、处理单元904、快闪存储器912、SDRAM914、SRAM916、EEPROM918、RF收发器932、WLAN MAC基带处理器930以及蓝牙控制器936。功率控制单元957可选择性地激活到达一个或一个以上所述功率域的功率，如上文相对于图1到图6所述。
图10说明大体上标示为1000的便携式数字助理（PDA）的示范性的非限制性实施例。如图所示，PDA1000包含芯片上系统1002，其包含处理单元1004。如图10所描绘，触摸屏控制器1006和显示器控制器1008耦合到处理单元1004。此外，触摸屏显示器1010耦合到触摸屏控制器1006和显示器控制器1008。图10还指示小键盘1012可耦合到处理单元1004。在特定实施例中，处理单元1004、触摸屏控制器1006、显示器控制器1008、其它组件或其任何组合均可经由功率管理器集成电路（PMIC）1057接收功率，如图1到图6所示且如本文所述。
如在图10中进一步描绘，快闪存储器1014可耦合到处理单元1004。处理单元1004可以是数字信号处理器（DSP）、通用处理器、高级精简指令集计算机器、模拟信号处理器、适于执行处理器可读指令集的处理器或其任何组合。此外，只读存储器（ROM）1016、动态随机存取存储器（DRAM）1018以及电可擦除可编程只读存储器（EEPROM）1020可耦合到处理单元1004。图10还展示红外数据协会（IrDA）端口1022可耦合到处理单元1004。此外，在特定实施例中，数码相机1024可耦合到处理单元1004。
如图10所示，在特定实施例中，立体声音频编解码器1026可耦合到处理单元1004。第一立体声放大器1028可耦合到立体声音频编解码器1026，且第一立体声扬声器1030可耦合到第一立体声放大器1028。此外，麦克风放大器1032可耦合到立体声音频编解码器1026，且麦克风1034可耦合到麦克风放大器1032。图10进一步展示第二立体声放大器1036可耦合到立体声音频编解码器1026和第二立体声扬声器1038。在特定实施例中，立体声头戴耳机1040也可耦合到立体声音频编解码器1026。
图10还说明802.11控制器1042可耦合到处理单元1004，且802.11天线1044可耦合到802.11控制器1042。此外，蓝牙控制器1046可耦合到处理单元1004，且蓝牙天线1048可耦合到蓝牙控制器1046。如图10所描绘，USB控制器1050可耦合到处理单元1004，且USB端口1052可耦合到USB控制器1050。此外，智能卡1054（例如，多媒体卡（MMC）或安全数字卡（SD））可耦合到处理单元1004。此外，如图10所示，功率供应1056可耦合到芯片上系统1002的PMIC1057，以向PDA1000的各种组件提供功率。
在特定实施例中，如图10所指示，显示器1010、小键盘1012、IrDA端口1022、数码相机1024、第一立体声扬声器1030、麦克风1034、第二立体声扬声器1038、立体声头戴耳机1040、802.11天线1044、蓝牙天线1048、USB端口1052以及功率供应1056均在芯片上系统1002外部。然而，这些组件中的每一者均耦合到芯片上系统1002上的一个或一个以上组件。PMIC1057可耦合到功率供应1056以接收未经调节的功率供应，PMIC1057可利用所述未经调节的功率供应来产生经调节的功率供应。PMIC1057可向芯片上系统1002的一个或一个以上功率域提供功率，芯片上系统1002可包含一个或一个以上元件（例如显示器控制器1008、触摸屏控制器1006、立体声放大器1028、麦克风放大器1032、立体声放大器1036、处理单元1004、立体声音频编解码器1026、快闪存储器1014、ROM1016、DRAM1018、EEPROM1020、802.11控制器1042、蓝牙控制器1046、USB控制器1050以及智能卡MMC SD1054）。芯片上系统1002的功率域可包含这些元件中的一者或一者以上，且功率控制单元1057可选择性地激活到达一个或一个以上所述功率域的功率，如上文相对于图1到图6所述。
结合本文中揭示的实施例描述的各种说明性逻辑区块、配置、模块、电路和算法步骤可实施成电子硬件、计算机软件或所述两者的组合。为了清楚地说明硬件与软件的此可互换性，上文已经就其功能性大概描述了各种说明性组件、区块、配置、模块、电路和步骤。此功能性是实施成硬件还是软件取决于特定应用以及强加于整个系统上的设计限制。熟练的技术人员可针对每一特定应用以各种方式实施所描述的功能性，但此些实施方案决策不应被解释为导致脱离本发明的范围。
结合本文中揭示的实施例描述的方法或算法的步骤可直接在硬件中实施，在处理器执行的软件模块中实施或在所述两者的组合中实施。软件模块可驻存于RAM存储器、快闪存储器、ROM存储器、PROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移除盘、CD-ROM或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体可耦合到处理器，使得处理器可从存储媒体读取信息并向存储媒体写入信息。在替代方案中，存储媒体可与处理器成一体式。处理器和存储媒体可驻存于ASIC中。ASIC可驻存于计算装置或用户终端中。在替代方案中，处理器和存储媒体可作为离散组件驻存在计算装置或用户终端中。
提供先前对所揭示的实施例的描述是为了使所属领域的技术人员能够制作或使用本发明。所属领域的技术人员将容易明白对此些所揭示的实施例的各种修改，且本文中定义的一般原理可在不脱离本发明的精神或范围的情况下应用于其它实施例。因此，本发明并不意图局限于本文中展示的实施例，而应符合与随附权利要求书所定义的原理和新颖特征一致的最广范围。

Claims (13)

1.一种功率管理器集成电路，其包括：
降压控制器，用以产生第一经调节的功率供应；
第一引脚，其耦合到集成电路的第一功率域，且响应于所述降压控制器以向所述第一功率域提供所述第一经调节的功率供应；
第二引脚，其耦合到所述集成电路的第二功率域，以向所述第二功率域提供从所述第一经调节的功率供应导出的第二经调节的功率供应；
主控制器，用以确定操作模式，且在所述操作模式包括低功率模式时选择性地减少或停用到达所述第二引脚的电流流动而不减少到达所述第一引脚的电流流动；
第三引脚，其耦合到外部电感器；
第一晶体管，其包含耦合到第一电压供应端子的第一晶体管第一端子、耦合到所述降压控制器的第一晶体管控制端子以及耦合到所述第三引脚的第一晶体管第二端子；以及
第二晶体管，其包含耦合到所述第三引脚的第二晶体管第一端子、耦合到所述降压控制器的第二晶体管控制端子以及耦合到第二电压供应端子的第二晶体管第二端子；
其中所述第一晶体管和所述第二晶体管响应于所述降压控制器以经由所述第三引脚向所述外部电感器提供功率供应。
2.根据权利要求1所述的功率管理器集成电路，其进一步包括：
第三晶体管，其包含耦合到所述第一引脚的第三晶体管第一端子、耦合到所述主控制器的第三晶体管控制端子以及耦合到所述第二引脚的第三晶体管第二端子，所述第三晶体管响应于所述主控制器以在所述低功率模式下选择性地减少到达所述第二引脚的电流流动。
3.根据权利要求2所述的功率管理器集成电路，其进一步包括：
第四晶体管，其包含耦合到所述第一引脚的第四晶体管第一端子、耦合到所述第三晶体管的所述控制端子的第四晶体管控制端子以及耦合到所述第二引脚的第四晶体管第二端子，所述第四晶体管响应于所述主控制器以选择性地减少到达所述第二引脚的电流流动。
4.根据权利要求1所述的功率管理器集成电路，其中所述主控制器将到达所述第二引脚的电流流动减少到小于大约100毫微安的电流电平。
5.根据权利要求1所述的功率管理器集成电路，其中所述降压控制器经由所述第一引脚向所述第一域提供第一经调节的功率供应，且选择性地经由所述第二引脚向所述第二域提供第二经调节的功率供应。
6.根据权利要求1所述的功率管理器集成电路，其中所述集成电路包含多个功率域，且其中所述降压控制器适于经由所述第一引脚向所述第一功率域提供所述第一经调节的功率供应，且所述主控制器适于向所述第二功率域提供所述第二经调节的功率供应，并向所述多个功率域中的一个或一个以上其它功率域提供至少一个额外的经调节的功率供应。
7.根据权利要求1所述的功率管理器集成电路，其中所述主控制器适于缩放到达所述第二引脚的电流电平或电压电平中的至少一者，以控制到达所述第二功率域的所述第二经调节的功率供应。
8.一种装置，其包括：
控制器，其耦合到第一引脚以向集成电路的第一功率域供应功率，且耦合到第二引脚以向所述集成电路的第二功率域供应功率，其中所述控制器包括：
用以确定操作模式的逻辑；以及
低压差调节器，其包含耦合到所述第一引脚的输入端以及耦合到所述第二引脚的输出端，所述低压差调节器响应于所述逻辑以在低功率事件期间选择性地减少到达所述第二引脚的电流流动而不减少到达所述第一引脚的电流流动。
9.根据权利要求8所述的装置，其中所述控制器在所述低功率事件期间将到达所述第二引脚的所述电流流动限制成小于大约100毫微安的电流电平。
10.一种功率管理器集成电路，其包括：
降压控制器，用以产生到达第一引脚的第一经调节的功率供应，且产生到达第二引脚的第二经调节的功率供应；以及
主控制器，其包括：
用以确定操作模式的逻辑；以及
低压差调节器，其包含耦合到所述第一引脚的输入端以及耦合到所述第二引脚的输出端，所述低压差调节器响应于所述逻辑以在低功率事件期间选择性地减少从所述降压控制器到达所述第二引脚的电流流动而不减少在所述低功率事件期间到达所述第一引脚的电流流动。
11.根据权利要求10所述的电路装置，其中所述主控制器在所述低功率事件期间将从所述降压控制器到达所述第二引脚的所述电流流动限制成小于大约100毫微安的电流电平。
12.一种系统，其包括：
用于根据操作模式而选择性地减少到达第二引脚的电流流动而不减少到达第一引脚的电流流动的装置，其中所述用于选择性地减少电流流动的装置包括：
用以确定操作模式的逻辑；以及
低压差调节器，其包含耦合到所述第一引脚的输入端以及耦合到所述第二引脚的输出端，所述低压差调节器响应于所述逻辑以在低功率事件期间选择性地减少到达所述第二引脚的所述电流流动。
13.根据权利要求12所述的系统，其进一步包括降压调节器，所述降压调节器用以向所述第一引脚供应第一经调节的功率供应，且提供到达所述第二引脚的所述电流流动，其中到达所述第二引脚的所述电流流动是从所述第一经调节的功率供应导出的。
CN201310162856.4A 2006-05-10 2007-04-23 集成电路的功率分配控制的系统及方法 Active CN103219985B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US11/431,790 2006-05-10
US11/431,790 US7902654B2 (en) 2006-05-10 2006-05-10 System and method of silicon switched power delivery using a package
US11/532,000 US7812582B2 (en) 2006-09-14 2006-09-14 System and method of power distribution control of an integrated circuit
US11/532,000 2006-09-14
CN2007800164404A CN101438496B (zh) 2006-05-10 2007-04-23 集成电路的功率分配控制的系统及方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2007800164404A Division CN101438496B (zh) 2006-05-10 2007-04-23 集成电路的功率分配控制的系统及方法

Publications (2)

Publication Number Publication Date
CN103219985A true CN103219985A (zh) 2013-07-24
CN103219985B CN103219985B (zh) 2016-09-28

Family

ID=38472962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310162856.4A Active CN103219985B (zh) 2006-05-10 2007-04-23 集成电路的功率分配控制的系统及方法

Country Status (6)

Country Link
EP (2) EP2025059B1 (zh)
JP (1) JP4897877B2 (zh)
KR (1) KR101046112B1 (zh)
CN (1) CN103219985B (zh)
ES (1) ES2810015T3 (zh)
WO (1) WO2007133899A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105528051A (zh) * 2014-10-20 2016-04-27 三星电子株式会社 包括电力路径控制器的片上系统和电子装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5182513B2 (ja) * 2007-12-27 2013-04-17 株式会社リコー 画像処理装置及びその省電力制御方法
JP5374120B2 (ja) * 2008-11-14 2013-12-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US8564260B2 (en) * 2010-12-17 2013-10-22 Qualcomm Incorporated Dual-stage power conversion
JP2013110337A (ja) * 2011-11-24 2013-06-06 Fujitsu Semiconductor Ltd 半導体集積回路
EP3157151B1 (en) * 2014-06-10 2021-08-11 Hitachi Automotive Systems, Ltd. Electronic control device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10201135A (ja) * 1997-01-14 1998-07-31 Nec Home Electron Ltd 電源回路
JPH11306754A (ja) * 1998-04-15 1999-11-05 Nec Corp 半導体集積回路
JP2000013215A (ja) * 1998-04-20 2000-01-14 Nec Corp 半導体集積回路
JP2002116237A (ja) * 2000-10-10 2002-04-19 Texas Instr Japan Ltd 半導体集積回路
US6242896B1 (en) * 2000-10-20 2001-06-05 Hewlett-Packard Company Converting available electrical power to desirable electrical power
JP3817446B2 (ja) * 2001-02-15 2006-09-06 株式会社リコー 電源回路及びｄｃ−ｄｃコンバータの出力電圧制御方法
JP4910259B2 (ja) * 2001-07-25 2012-04-04 日本テキサス・インスツルメンツ株式会社 半導体集積回路
CN1643479A (zh) * 2002-04-04 2005-07-20 松下电器产业株式会社 多电源半导体集成电路
JP3724472B2 (ja) * 2002-10-16 2005-12-07 ソニー株式会社 電子機器と電力供給方法
US6879142B2 (en) * 2003-08-20 2005-04-12 Broadcom Corporation Power management unit for use in portable applications
GB0324292D0 (en) * 2003-10-17 2003-11-19 Huggins Mark Embedded power supplies particularly for large scale integrated circuits
JP4662235B2 (ja) * 2004-07-14 2011-03-30 株式会社リコー 論理シミュレーション装置およびその方法
US20060061383A1 (en) * 2004-08-31 2006-03-23 Yihe Huang On-chip power regulator for ultra low leakage current
JP2006217540A (ja) * 2005-02-07 2006-08-17 Fujitsu Ltd 半導体集積回路および半導体集積回路の制御方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105528051A (zh) * 2014-10-20 2016-04-27 三星电子株式会社 包括电力路径控制器的片上系统和电子装置
CN105528051B (zh) * 2014-10-20 2019-11-12 三星电子株式会社 包括电力路径控制器的片上系统和电子装置

Also Published As

Publication number Publication date
EP2025059A1 (en) 2009-02-18
JP4897877B2 (ja) 2012-03-14
EP3694092A1 (en) 2020-08-12
ES2810015T3 (es) 2021-03-08
WO2007133899A1 (en) 2007-11-22
KR101046112B1 (ko) 2011-07-01
EP2025059B1 (en) 2020-05-06
KR20090009317A (ko) 2009-01-22
CN103219985B (zh) 2016-09-28
JP2009536815A (ja) 2009-10-15

Similar Documents

Publication Publication Date Title
CN101438496B (zh) 集成电路的功率分配控制的系统及方法
US7812582B2 (en) System and method of power distribution control of an integrated circuit
US11258408B2 (en) Power envelope tracker and adjustable strength DC-DC converter
US7279927B2 (en) Integrated circuit with multiple power domains
US7543164B2 (en) Power savings in a voltage supply controlled according to a work capability operating mode of an integrated circuit
CN103219985A (zh) 集成电路的功率分配控制的系统及方法
JP2001211640A (ja) 電子装置と半導体集積回路及び情報処理システム
CN104583897A (zh) 半导体器件和电子设备
CN102957413B (zh) 可调体偏置电路与可调体偏置方法
JP2003143836A (ja) 電源装置
FI96153C (fi) Menetelmä jänniteregulaattorilla varustetun elektronisen laitteen tehonkulutuksen pienentämiseksi, ja jänniteregulaattorilla varustettu elektroninen laite, joka säästää sähkötehoa
US11429172B2 (en) Digital linear regulator clamping method and apparatus
CN101366090A (zh) 用于存储器的低功率字线逻辑的系统和方法
US7755336B2 (en) Integrated semiconductor component and method for controlling a supply voltage of a functional circuit in an integrated semiconductor component
KR100741387B1 (ko) 무선 주파수 집적 회로
CN115902379A (zh) 电压检测方法、装置、终端设备以及计算机可读存储介质
JP3895994B2 (ja) 半導体集積回路
KR20020034377A (ko) 무선 전화기의 백업 배터리 전원 회로
JPH08314554A (ja) 電源供給方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant