CN105528051A - 包括电力路径控制器的片上系统和电子装置 - Google Patents

包括电力路径控制器的片上系统和电子装置 Download PDF

Info

Publication number
CN105528051A
CN105528051A CN201510656934.5A CN201510656934A CN105528051A CN 105528051 A CN105528051 A CN 105528051A CN 201510656934 A CN201510656934 A CN 201510656934A CN 105528051 A CN105528051 A CN 105528051A
Authority
CN
China
Prior art keywords
voltage
source
soc
power supply
supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510656934.5A
Other languages
English (en)
Other versions
CN105528051B (zh
Inventor
全浩渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105528051A publication Critical patent/CN105528051A/zh
Application granted granted Critical
Publication of CN105528051B publication Critical patent/CN105528051B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

一种片上系统(SoC)，包括多个功能电路，其包括多个逻辑电路和多个功能电路，每个功能电路都包括逻辑电路和存储器，以及多个电力路径控制器，多个电力路径控制器在第一输入端子分别耦接到多个第一电源，在第二输入端子共同耦接到第二电源，并在输出端子分别耦接到存储器。逻辑电路分别耦接到第一电源，并且被配置为分别被供以来自第一电源的多个第一电源电压。每个存储器被配置为通过电力路径控制器中的相应一个选择性地供以来自第一电源的相应一个的第一电源电压中的相应一个以及来自第二电源的第二电源电压中的一个。

Description

包括电力路径控制器的片上系统和电子装置
相关申请的交叉引用
本申请要求在韩国知识产权局(KIPO)提交于2014年10月20日的韩国专利申请号10-2014-0141682的优先权，其公开内容通过引用全部并入本文。
技术领域
示例性实施例一般涉及半导体器件，更具体地，涉及包括电力路径控制器的片上系统(SoC)和包括该SoC的电子装置。
背景技术
片上系统(System-on-Chip，SoC)一般是指在单个或少数几个半导体集成电路(IC)上集成了各种功能电路(例如，中央处理单元、存储器、接口单元、数字信号处理单元、模拟信号处理单元等)以使用有限数量的IC实现诸如计算机系统的电子系统的处理系统。近来，片上系统已经发展到包括诸如多媒体、图形、接口、安全功能等各种功能的复杂系统。由于多种能力和功能集中在电池供电的便携式设备中，目前正努力在增强这些便携式设备的性能的同时，降低它们的功耗。
发明内容
本发明构思的至少一个示例性实施例提供了一种包括电力路径控制器的片上系统(SoC)。
本发明构思的至少一个示例性实施例提供了一种包括SoC的电子装置。
根据示例性实施例，提供了一种SoC，其可包括：多个功能电路，每个功能电路都包括逻辑电路和存储器；以及多个电力路径控制器，其在第一输入端子分别耦接到多个第一电源，在第二输入端子共同耦接到第二电源，并在输出端子分别耦接到存储器。逻辑电路可以分别耦接到第一电源，并且被配置为分别从第一电源供以多个第一电源电压。每个存储器可以被配置为通过电力路径控制器中的相应一个选择性地供以来自第一电源的第一电源电压和来自第二电源的第二电源电压中的一个。
第一电源电压中的每一个可以是根据功能电路的相应一个的操作状态动态地改变的电源电压，第二电源电压可以是固定的电源电压。
第二电源电压可以具有与存储磁芯所需的最小电源电压的电压电平相同的电压电平。
第二电源电压可以具有高于存储磁芯所需的最小电源电压的电压电平的电压电平。
电力路径控制器可以通过多个第一电源线分别耦接到第一电源，并且可以通过单个第二电源线共同连接到第二电源。
每个电力路径控制器可以被配置为响应于第一电源电压的相应一个具有的电压电平高于第二电源电压的电压电平，将第一电源电压的相应一个从第一电源的相应一个传送到存储器的相应一个，并且响应于第一电源电压的相应一个具有的电压电平低于第二电源电压的电压电平，将第二电源电压从第二电源传送到存储器的相应一个。
每个电力路径控制器可以包括：位于第一电源的相应一个和存储器的相应一个之间的第一开关，位于第二电源和存储器的相应一个之间的第二开关，被配置为比较来自第一电源的相应一个的第一电源电压的相应一个和来自第二电源的第二电源电压的比较器，以及开关控制器，被配置为响应于第一电源电压的相应一个具有的电压电平高于第二电源电压的电压电平，则激活第一开关，并响应于第一电源电压的相应一个具有的电压电平低于第二电源电压的电压电平，则激活第二开关。
从第一电源之一供给的第一电源电压可以是固定的电源电压，并且从其它的第一电源供给的第一电源电压可以是根据功能电路相应一些的操作状态动态变化的电源电压。电力路径控制器的第二输入端子可以作为第二电源共同耦接到供给固定电源电压的第一电源之一。
第一电源可以是降压转换器，第二电源可以是低压差稳压器。
第一电源和第二电源可被包括在电源管理集成电路中。
第二电源可以位于SoC内部。
根据示例性实施例，SoC还可以包括另一功能电路，其包括被配置为从第二电源供以第二电源电压的逻辑电路和存储器。
第一电源电压中的每一个可以是根据功能电路中的相应一个的操作状态动态地改变的电源电压。
第一电源电压中的每一个可以是根据功能电路中的相应一个的操作状态动态地改变的电源电压，并且，当第二电源电压具有的电压电平高于或等于分别包括在功能电路的存储器和包括在另一功能电路中的存储器所需的最小电源电压的电压电平时，第二电源电压可以根据另一功能电路的操作状态动态地改变。
第二电源可以包括在SoC中，并可以生成作为第二电源电压的固定电源电压。
根据示例性实施例，提供了一种电子装置，其可包括上述SoC和连接到SoC的电源管理集成电路。电源管理集成电路可包括被配置为生成其中的每一个都根据功能电路中的相应一个的操作状态动态地改变的第一电源电压的多个第一电源，以及被配置为生成固定的第二电源电压的第二电源。
根据示例性实施例，提供了一种片上系统，可包括：属于第一电源组的多个第一功能电路，每个第一功能电路包括第一逻辑电路和第一存储器；属于第二电源组的多个第二功能电路，每个第二功能电路包括第二逻辑电路和第二存储器；多个第一电力路径控制器，其在第一输入端子分别耦接到多个第一电源，在第二输入端子共同耦接到第二电源，并在输出端子分别耦接到第一存储器；以及多个第二电力路径控制器，其在第一输入端子分别耦接到多个第三电源，在第二输入端子共同耦接到第四电源端子，并且在输出端子分别耦接到第二存储器；其中第一逻辑电路分别耦接到第一电源，并且被配置为从第一电源分别供以来自第一电源的多个第一电源电压。第二逻辑电路可以分别耦接到第三电源，并被配置为分别从第三电源供以多个第三电源电压。每个第一存储器可以被配置为由第一电力路径控制器中的相应一个选择性地供以来自第一电源的相应一个的第一电源电压的相应一个以及来自第二电源的第二电源电压中的一个。每个第二存储器可以被配置为通过第二电力路径控制器中的相应一个选择性地供以来自第三电源的相应一个的第三电源电压的相应一个和来自第四电源的第四电源电压中的一个。
第一电源电压中的每一个可以是根据第一功能电路中的相应一个的操作状态动态地改变的电源电压，第二电源电压可以是第一存储器所需的最小电源电压的固定的电源电压。此外，第三电源电压中的每一个可以是根据第二功能电路中的相应一个的操作状态动态地改变的电源电压，第四电源电压可以是固定为第二存储器所需的最小电源电压的电源电压。
根据示例性实施例，提供了一种SoC，其可以包括：包括逻辑电路和第一存储器的第一功能电路，以及包括第二存储器的第二功能电路。在此，逻辑电路可以被配置为供以根据第一功能电路的操作状态动态地改变的第一电压，并且第一存储器和第二存储器中的每一个可以被配置为选择性地供以等于或高于第一存储器和第二存储器所需的最小电压的第一电压和第二电压之一，而第二电压从单个电源供给。
根据示例性实施例的SoC和电子装置可以允许存储器共享生成对应于存储器所需的最小电源电压的电源电压的至少一个电源，从而降低电源管理集成电路(PMIC)和SoC之间的电源线的数量，并降低无源元件的数量和PMIC的大小。
此外，根据示例性实施例的SoC和电子装置可以选择性地为每个存储器供给根据功能电路的操作状态动态地改变的第一电源电压，或固定为存储器所需的最小电源电压的第二电源电压，由此降低功耗并确保存储器的正常运行。
附图说明
从以下结合附图的详细描述中将更清楚地理解发明构思的实施例。
图1是示出根据示例性实施例的片上系统(SoC)的框图。
图2是示出提供给图1中所示的存储磁芯的电源电压的例子的时序图。
图3是示出图1的SoC中包括的电力路径控制器的例子的框图。
图4是示出根据示例性实施例的SoC的框图。
图5是示出提供给图4中所示的存储磁芯的电源电压的例子的时序图。
图6是示出提供给图4中所示的存储磁芯的电源电压的其他例子的时序图。
图7是示出根据示例性实施例的SoC的框图。
图8是示出根据示例性实施例的SoC的框图。
图9是示出根据示例性实施例的SoC的框图。
图10是示出根据示例性实施例的移动装置的框图。
图11是示出了将图10的移动装置实现为智能手机的例子的原理图。
图12是示出包括在根据示例性实施例的移动装置中的接口的框图。
图13是示出根据示例性实施例的电子装置的框图。
具体实施方式
下文将参考附图更充分地描述各种示例性实施例，其中示出了一些示例性实施例。但是本发明的概念可以具体实现为多种不同的形式并且不应被解释为限于本文所阐述的示例性实施例。相反，提供这些示例性实施例使得本公开将是彻底和完整的，并且将向本领域技术人员充分地传达本发明的概念的范围。在附图中，为了清楚起见，可能放大层次和区域的尺寸及相对尺寸。相似的标号指代相似的元件。
将理解的是，虽然本文可以使用术语第一、第二、第三等描述各种元件，但是这些元件不应该受这些术语的限制。这些术语用于区分彼此不同的元素。因此，下面讨论的第一元件可以被称为第二元件，而不脱离本发明构思的教导。如本文所使用的，术语“和/或”包括一个或多个相关联的所列项目的任意和所有组合。
将理解的是，当元件被称为“连接”或“耦接”到另一元件时，它可以直接连接或耦接到另一元件或中间元件可以存在。相反，当元件被称为“直接连接”或“直接耦接”到另一元件时，不存在中间元件。用于描述元件之间的关系的其它词语应该以类似的方式解释(例如，“之间”与“直接之间”，“相邻”与“直接相邻”等)。
本文所使用的术语仅用于描述特定示例性实施例的目的，而不是意在限制本发明的构思。如本文所用，单数形式“一”，“一个”和“该”意在也包括复数形式，除非上下文清楚地另外指明。将进一步理解，在本说明书中使用术语“包括”和/或“包括有”时，指定所陈述的特征、整数、步骤、操作、元件、和/或部件的存在，但不排除存在或添加一个或多个其它特征、整数、步骤、操作、元件、组件和/或它们的组。
除非另有定义，本文使用的所有术语(包括技术和科学术语)具有此发明构思所属的技术领域中的普通技术人员普遍理解的相同的含义。将进一步理解，诸如在常用词典中定义的术语应当解释为具有与它们在相关领域的上下文一致的含义，并且不应以理想化或过于正式的意义解释，除非这里明确地如此定义。
图1是示出根据示例性实施例的片上系统(SoC)的框图，图2是示出提供给图1所示的存储磁芯的电源电压的例子的时序图，图3是示出在图1的SoC中包括的电力路径控制器的例子的框图。
参考图1，片上系统(SoC)100包括多个功能电路IP1、IP2和IPN，以及多个电力路径控制器(PPCs)122、124和126。例如，SoC100可以是包括在诸如移动装置的电子装置中的应用程序处理器(AP)。
功能电路IP1、IP2和IPN可能是执行各种功能的电路或知识产权(IPs)。例如，功能电路IP1、IP2和IPN可以包括中央处理单元(CPU)、图形处理单元(GPU)、总线系统、图像信号处理器(ISP)、多格式编解码器(MFC)块、文件系统(FSYS)块、存储器控制器(MC)等。在一些示例性实施例中，功能电路IP1、IP2和IPN可以属于不同的电力域PD1、PD2和PDN，或功能电路IP1、IP2和IPN中的至少一个可以属于PD1、PD2和PDN中的同一个电力域。
每个功能块IP1、IP2和IPN可以分别包括逻辑电路LU1、LU2和LUN以及存储磁芯MC1、MC2和MCN。这里，存储磁芯MC1、MC2和MCN可以表示包括不间断地供以电源电压以保存所存储的数据的存储单元阵列，或者可以总体表示包括易失性存储单元以及执行存储单元阵列的写/读操作的外围电路的至少一部分(例如，行解码器、列选择器、写入驱动器或读出放大器中的至少一个)的存储单元阵列。在一些示例性实施例中，存储磁芯MC1、MC2和MCN可以是包括静态随机存取存储器(SRAM)单元的存储器单元阵列，或包括SRAM单元以及存储单元阵列的外围电路的至少一个部分的存储单元阵列的集合。在其它示例性实施例中，存储磁芯MC1、MC2和MCN可以是包括动态随机存取存储器(DRAM)单元的存储器单元阵列，或包括DRAM单元以及存储单元阵列的外围电路的至少一部分的存储单元阵列的集合。逻辑电路LU1、LU2和LUN可执行每个功能电路IP1、IP2和IPN的功能相关的操作或处理。每个逻辑电路LU1、LU2和LUN可以包括存储单元阵列的外围电路的至少一部分(例如，行译码器、列选择器、写入驱动器或读出放大器中的至少一个)或全部。
在一些示例性实施例中，包括在功能电路IP1、IP2和IPN中的逻辑电路LU1、LU2和LUN，或包括在逻辑电路LU1、LU2和LUN中的外围电路，可以分别从包括在电源管理集成电路(PMIC)160中的多个第一电源182、184和186中供以电力。逻辑电路LU1、LU2和LUN(或包括在逻辑电路LU1、LU2和LUN的外围电路)可分别耦接到第一电源182、184和186，并且可以分别从第一电源182、184和186接收多个第一电源电压VDD1-1、VDD1-2和VDD1-N。
在一些示例性实施例中，每个第一电源182、184和186可以根据功能电路IP1、IP2和IPN的相应一个的操作状态(例如，所需的吞吐量或所需的操作速度)动态地改变第一电源电压VDD1-1、VDD1-2和VDD1-N。在一些示例性实施例中，为降低SoC100的功耗，可以将动态地改变电源电压的动态电压频率调节(DVFS)技术和/或操作频率施加到SoC100。例如，当对于第一功能电路IP1需要低的吞吐量或低的操作速度时，供给电力到第一功能电路IP1的逻辑电路的LU1的第一电源182可以降低施加到第一功能电路IP1的逻辑电路LU1的第一电源电压VDD1-1的电压电平，以降低功耗。
在某些情况下，功能电路IP1、IP2和IPN的操作状态可以彼此不同，并且因此功能电路IP1、IP2和IPN所需的第一电源电压VDD1-1、VDD1-2和VDD1-N的电压电平可以是彼此不同的。在一些示例性实施例中，功能电路IP1、IP2和IPN可以属于不同的电力域PD1、PD2和PDN，功能电路IP1、IP2和IPN可以分别从第一电源182、184和186供以第一电源电压VDD1-1、VDD1-2以及VDD1-N，并且相应的第一电源182、184和186可以生成具有适合于相应的功能电路IP1、IP2和IPN的电压电平的第一电源电压VDD1-1、VDD1-2和VDD1-N。因此，功能电路IP1、IP2和IPN的功耗可以最小化，因而SoC100的功耗可以最小化。在一些示例性实施例中，每个电源域PD1、PD2和PDN可以包括一个或多个功能电路，并且在PMIC160中包括的第一电源182、184和186的数量可以对应于在SoC100中包括的电力域PD1，PD2和PDN的数量。
在一些示例性实施例中，为了具有高的电力效率，第一电源182、184和186可以使用具有高的电力转换效率的降压转换器(buckconverter，BUCK)实现。例如，降压转换器可以将来自电子设备电池的电源电压转换成第一电源电压VDD1-1、VDD1-2和VDD1-N，因此可以提高电子装置的电力效率。在其它示例性实施例中，每个第一电源182、184和186可以使用低压差(lowdropout，LDO)调节器，或其它转换器或调节器实现。
虽然为逻辑电路LU1、LU2和LUN(或逻辑电路LU1、LU2和LUN中包括的外围电路)供以动态地改变的第一电源电压VDD1-1、VDD1-2和VDD1-N以降低SoC100的功耗，但是在低电源电压下可能不能确保存储单元的操作稳定性，因为随着半导体制造过程不断得到发展，存储单元的特征分布已扩大，从而存储磁芯MC1、MC2和MCN正常操作的最小电源电压可能比逻辑电路LU1、LU2和LUN正常操作的最小电源电压更高。因此，施加到存储磁芯MC1、MC2和MCN的电源电压应高于或等于存储磁芯MC1、MC2和MCN的正常运行的最小电源电压。此外，为了确保每个存储磁芯MC1、MC2和MCN的操作稳定性，可能期望施加到每个存储磁芯MC1、MC2和MCN的电源电压高于或等于施加到相应外围电路的电源电压。这里，如果存储磁芯MC1、MC2和MCN对于各自正常操作具有不同的最低电源电压，则对于存储磁芯MC1、MC2和MCN正常运行的最小电源电压可以指不同的最小电源电压之间的最低电压。
在一些示例性实施例中，为确保存储磁芯MC1、MC2和MCN的这种操作稳定性，SoC100可以从包括在PMIC160中的至少一个第二电源190中接收是固定电源电压的第二电源电压VDD2。在一些示例性实施例中，第二电源电压VDD2可以具有与存储磁芯MC1、MC2和MCN所需的最小电源电压的电压电平相同的电压电平。在其它示例性实施例中，第二电源电压VDD2可以具有比存储磁芯MC1、MC2和MCN所需的最小电源电压的电压电平高的电压电平。在一些示例性实施例中，为生成具有较少噪声(例如，波纹)的稳定的第二电源电压VDD2，可以使用低压差(LDO)稳压器来实现第二电源190。此外，在一些示例性实施例中，为提高电力效率，电池的电源电压可以首先通过降压转换器转换，然后可以由LDO稳压器再次转换为第二电源电压VDD2。在其它示例性实施例中，第二电源190可以使用降压转换器，或其它转换器或调节器实现。此外，SoC100可以使用电力路径控制器122、124和126选择性地提供相应的第一电源电压VDD1-1、VDD1-2和VDD1-N或第二电源电压VDD2到各存储磁芯MC1、MC2和MCN。
电力路径控制器122、124和126可以在第一输入端子IN1分别耦接到第一电源182、184和186，可以在第二输入端子IN2共同耦接到第二电源190，并且可以在输出端子OUT分别耦接到存储磁芯MC1、MC2和MCN。每个电力路径控制器122、124和126可以将来自第一电源182、184和186的相应一个的第一电源电压VDD1-1、VDD1-2和VDD1-N中的相应一个与来自第二电源190的第二电源电压VDD2进行比较，并且可以根据比较的结果，选择性地提供第一电源电压VDD1-1、VDD1-2和VDD1-N中的相应一个或第二电源电压VDD2到存储磁芯MC1MC2和MCN中的相应一个。因此，当给相应的存储磁芯MC1、MC2和MCN供以适合于每个功能电路IP1、IP2和IPN的操作状态的电源电压时，可以确保供给相应存储磁芯MC1、MC2和MCN的电源电压高于或等于存储磁芯MC1、MC2和MCN所需的最低电源电压。
例如，如图2所示，第一电源电压VDD1-1、VDD1-2和VDD1-N可以根据相应的功能电路IP1、IP2和IPN的操作状态动态地改变，以及第二电源电压VDD2可以固定为存储磁芯MC1、MC2和MCN所需的最低电源电压或高于该最低电源电压的电源电压。每个电力路径控制器122、124和126可以将相应的第一电源电压VDD1-1、VDD1-2和VDD1-N和第二电源电压VDD2中较高一个作为输出电源电压PPC1_OUT、PPC2_OUT和PPCN_OUT传送到相应的存储磁芯MC1、MC2和MCN。也就是说，每个存储磁芯MC1、MC2和MCN可以由相应的电力路径控制器122、124和126供以来自相应第一电源182、184和186的相应第一电源电压VDD1-1、VDD1-2和VDD1-N和来自第二电源190的第二电源电压VDD2中的较高一个。因此，提供给每个存储磁芯MC1、MC2和MCN的电源电压高于或等于存储磁芯MC1、MC2和MCN所需的最小电源电压，从而可以确保每个存储磁芯MC1、MC2和MCN的操作稳定性。
参考图3，在一些示例性实施例中，当来自第一电源180的第一电源电压VDD1具有的电压电平高于来自第二电源190的第二电源电压VDD2的电压电平时，每个电力路径控制器200可以将第一电源电压VDD1从第一电源180传送到存储磁芯MC，并且当来自第二电源190的第二电源电压VDD2具有的电压电平高于来自第一电源180的第一电源电压VDD1的电压电平时，可以将第二电源电压VDD2从第二电源190传送到存储磁芯MC。为执行该操作，每个电力路径控制器200可以包括位于第一电源180和存储磁芯MC之间的第一开关250，位于第二电源190和存储磁芯MC之间的第二开关270，比较来自第一电源180的第一电源电压VDD1和来自第二电源190的第二电源电压VDD2的比较器210，以及根据比较的结果选择性地激活第一开关250或第二开关270的控制器230。例如，当第一电源电压VDD1比第二电源电压VDD2更高时，开关控制器230可以生成第一切换信号SWS1以激活第一开关250，并且当第二电源电压VDD2高于第一电源电压VDD1时，可以生成第二切换信号SWS2以激活第二开关270。
在一些示例性实施例中，每个电力路径控制器200还可以包括开关控制器230和第一开关250之间的第一电阻，以及开关控制器230和第二开关270之间的第二电阻，由此防止电力路径的突然切换造成的电压/电流的峰化。在一些示例性实施例中，第一开关250和第二开关270可以是PMOS晶体管，并且每个电力路径控制器200还可以包括响应于第一切换信号SWS1施加第一开关250的源极的电压和第一开关250的漏极的电压中的较高一个到第一开关250的主体的第一PMOS晶体管，以及响应于第二开关信号SWS2施加第二开关270的源极电压和第二开关270的漏极电压中的较高一个到第二开关270的主体的第二PMOS晶体管。因此，可以防止通过第一开关250和第二开关270的主体的电流泄漏。在一些示例性实施例中，每个电力路径控制器200还可以在比较器210的每个输入端子包括低通滤波器，并且比较器210可以是滞后比较器。因此，可以防止由存储磁芯MC的负载电流的变化引起的第一电源电压VDD1和第二电源电压VDD2的噪声和不希望的电力路径切换或反复切换。在一些示例性实施例中，开关控制器230还可以接收外部控制信号，并且可以响应外部控制信号进行操作。
为了确保当分别给功能电路IP1、IP2和IPN供以对应于功能电路IP1、IP2和IPN的当前操作状态的电源电压时电源电压高于或等于存储磁芯MC1、MC2和MCN正常工作所需的最低电源电压，相关技术的SoC不仅耦接到分别供电给功能电路IP1、IP2和IPN的多个第一电源，并且也耦接到分别供电给存储磁芯MC1、MC2和MCN的多个第二电源，并且相关技术的SoC的每个第二电源在维持电源电压高于或等于最小电源电压的同时，根据操作状态动态地改变供给相应存储磁芯MC1、MC2和MCN的电源电压。因此，在相关技术的SoC中，需要和存储磁芯MC1、MC2和MCN相同数量的电源供电给存储磁芯MC1、MC2和MCN，因而在存储磁芯MC1、MC2和MCN和电源之间需要相应数量的电源线。
然而，在根据示例性实施例的SoC100中，多个电力域PD1、PD2和PDN可以共享生成第二电源电压VDD2的第二电源190，第二电源电压VDD2是对应于存储磁芯MC1、MC2和MCN所需的最小电源电压的固定电源电压。例如，电力路径控制器122、124和126可以通过多个第一电源线PL1-1、PL1-2和PL1-N，分别耦接到第一电源182、184和186，并且可以通过单个第二电源线PL2共同耦接到第二电源190。因此，在根据示例性实施例的SoC100中，可以降低包括在PMIC160中的第二电源190的数量，可以降低用于第二电源190的无源元件(例如，电容器)的数量，并且可以降低PMIC160和片上系统100之间的电源线PL1-1、PL1-2，PL1-N和PL2的数量。
如上所述，在根据示例性实施例的SoC100中，每个电力路径控制器122、124和126可比较根据相应的功能电路IP1、IP2和IPN的操作状态动态地改变的第一电源电压VDD1-1、VDD1-2和VDD1-N与对应于存储磁芯MC1、MC2和MCN所需的最小电源电压的固定电源电压的第二电源电压VDD2，并且可以根据比较的结果选择性地供给电源电压VDD1-1、VDD1-2和VDD1-N或第二电源电压VDD2到相应的存储磁芯MC1、MC2和MCN。因此，可以在降低功耗的同时确保存储磁芯MC1、MC2和MCN的正常操作。此外，根据示例性实施例的SoC100可以允许生成第二电源电压VDD2的第二电源190由多个电力域PD1、PD2和PDN或多个功能电路IP1、IP2和IPN共享，从而降低在PMIC160中的第二电源190的数量、无源元件的数量以及PMIC160和SoC100之间的电源线PL1-1、PL1-2、PL1-N和PL2的数量。
图4是示出根据示例性实施例的SoC的框图。图5是示出供给图4所示的存储磁芯的电源电压的例子的时序图。图6是示出供给图4中所示的存储磁芯的电源电压的其他例子的时序图。
参考图4，SoC300包括多个功能电路IP1、IP2和IPN，以及至少一个电力路径控制器324和326。图4的SoC300可以具有图1中的SoC100相似的配置，所不同的是共享的是分别耦接到功能电路IP1、IP2和IPN的多个电源382、384和386中的一个电源382，而非图1中所示的第二电源190。
功能电路IP1、IP2和IPN可以分别耦接到包括在PMIC360中的电源382、384和386。分别包括在功能电路IP1、IP2和IPN(或包括在逻辑电路LU1、LU2和LUN的外围电路)中的多个逻辑电路LU1、LU2和LUN可以分别供以来自电源382、384和386的多个电源电压VDD1-1、VDD1-2和VDD1-N。
在一些示例性实施例中，电源382、384和386中的一个电源382可以供给固定的电源电压VDD1-1，电源382、384和386的其他电源384和386可以供给按照相应的功能电路IP2和IPN的操作状态动态地改变的电源电压VDD1-2和VDD1-N。例如，由电源382供给的固定电源电压VDD1-1可以具有与存储磁芯MC1、MC2和MCN所需的最小电源电压的电压电平相同的电压电平，或者可以具有比最小电源电压的电压电平高的电压电平。根据示例性实施例，供给固定电源电压VDD1-1的一个电源382以及供给动态变化的电源电压VDD1-2和VDD1-N的其他电源384和386中的每一个可使用降压转换器、LDO稳压器、或类似物实现。
包括在对应于供应固定电源电压VDD1-1的一个电源382的功能电路IP1中的存储磁芯MC1可以直接接收来自一个电源382的固定电源电压VDD1-1，并且包括在对应于供应动态变化的电源电压VDD1-2和VDD1-N的其它电源384和386的功能电路IP2和IPN中的存储磁芯MC2和MCN可以通过电力路径控制器324和326选择性地分别被供以动态变化的电源电压VDD1-2和VDD1-N或固定的电源电压VDD1-1。
例如，如图5所示，一个电源382可以生成具有存储磁芯MC1、MC2和MCN所需的最小电源电压的相同或更高的电压电平的固定电源电压VDD1-1，并且包括在对应于一个电源382的功能电路IP1中的存储磁芯MC1可直接从一个电源382接收固定电源电压VDD1-1。电力路径控制器324和326可以在第二输入端子IN2共同耦接到一个电源382以接收固定电源电压VDD1-1，并且可以在第一输入端子IN1分别耦接到其它电源384和386以分别接收动态地改变的电源电压VDD1-2和VDD1-N。每个电力路径控制器324和326可以在输出端子OUT输出来自相应的电源384和386的动态地改变的电源电压VDD1-2和VDD1-N以及固定电源电压VDD1-1之中较高一个作为输出电源电压PPC2_OUT和PPCN_OUT，使得相应的存储磁芯MC2和MCN能够供以动态地改变的电源电压VDD1-2和VDD1-N以及固定的电源电压VDD1-1中的较高一个。因此，在降低SoC300的功耗的同时可以确保存储磁芯MC1、MC2和MCN的操作稳定性。
在其他示例性实施例中，电源382、384和386中的一个电源382可以供给根据相应的功能电路IP1的操作状态动态地改变的电源电压VDD1-1，而电源电压的VDD1-1的电压电平保持为高于或等于存储磁芯MC1、MC2和MCN所需的最小电源电压的电压电平，并且电源382、384和386中的其他电源384和386可供给根据相应的功能电路IP2和IPN的操作状态动态地改变的电源电压VDD1-2和VDD1-N。
例如，如图6所示，一个电源382可以生成动态地改变的电源电压VDD1-1，同时它的电压电平保持高于或等于最小电源电压的VMR，并且包括在对应于一个电源382的功能电路IP1中的存储磁芯MC1可以直接从一个电源382接收的电源电压VDD1-1，其电压电平动态地改变的同时保持高于或等于最小电源电压的VMR。电力路径控制器324和326可以在第二输入端子IN2共同耦接到一个电源382，以接收其电压电平动态变化的同时保持高于或等于最小电源电压VMR的电源电压VDD1-1，并且可以在第一输入端子IN1分别耦接到其它电源384和386以分别接收动态地改变的电源电压VDD1-2和VDD1-N。每个电力路径控制器324和326可以在输出端子OUT输出来自相应电源384和386的动态变化的电源电压VDD1-2和VDD1-N中的较高一个作为输出电源电压PPC2_OUT和PPCN_OUT以及其电压电平动态变化的同时保持在高于或等于最小电源电压的VMR的电源电压VDD1-1，以使得动态地改变的电源电压的VDD1-2和VDD1-N以及在其电压电平动态地改变的同时保持高于或等于最小电源电压VMR的电源电压VDD1-1中的较高一个被供给相应的存储磁芯MC2和MCN。因此，在降低SoC300功耗的同时可以确保存储磁芯MC1、MC2和MCN的操作稳定性。
如上所述，在根据示例性实施例的SoC300中，功能电路IP1、IP2和IPN可分别从电源382、384和386供以电源电压VDD1-1、VDD1-2和VDD1-N，并且生成高于或等于存储磁芯MC1、MC2和MCN所需的最小电源电压的电源电压VDD1-1的电源382，384和386中的一个电源382可以被共享，从而降低PMIC360中的电源的数量、无源元件的数量和PMIC360与SoC300之间的电源线的数量。
图7是示出根据示例性实施例的片上系统的框图。
参考图7，SoC400包括多个功能电路IP1、IPM、IPM+1和IPN，以及多个电力路径控制器422、424、426和428。图7中的SoC400可具有与图1中的SoC100相似的配置，所不同的是，第二电源490和492中的每一个被对应的电源组410和412共享。
功能电路IP1、IPM、IPM+1和IPN可以分别耦接到包括在PMIC460中的多个第一电源482、484、486和488。分别包括在功能电路IP1、IPM、IPM+1和IPN(或包括在逻辑电路LU1、LUM、LUM+1和LUN中的外围电路)中的多个逻辑电路的LU1、LUM、LUM+1和LUN可以分别从第一电源482、484、486和488供以多个第一电源电压VDD1-1、VDD1-M、VDD1-M+1和VDD1-N。
SoC400的每个电源组410和412可以共享包括在PMIC460中的相应的第二电源490和492。例如，对应于属于第一电源组410的功能电路IPM和IP1的电力路径控制器422和424可以在第一输入端子IN1分别耦接到第一电源482和484，可以在第二输入端子IN2共同耦接到相应的第二电源490，并且可以在输出端子OUT分别耦接到包括在属于第一电源组410的功能电路IP1和IPM中的存储磁芯MC1和MCM。包括在属于第一电源组410的功能电路IP1和IPM中的每个存储磁芯MC1和MCM可以由相应的电力路径控制器422和424选择性地供以来自相应的第一电源482和484的、动态地改变的第一电源电压VDD1-1和VDD1-M或者来自相应的第二电源490的固定的第二电源电压VDD2-1。
对应于属于第二电源组412的功能电路的IPM+1和IPN的电力路径控制器426和428可以在第一输入端子IN1分别耦接到第一电源486和488，可以在第二输入端子IN2共同耦接到对应的第二电源492，并且可以在输出端子OUT分别耦接到包括在属于第二电源组412的功能电路的IPM+1和IPN中的存储磁芯MCM+1和MCN。包括在属于第二电源组412的功能电路IPM+1和IPN中的各个存储磁芯的MCM+1和MCN可以由相应的电力路径控制器426和428选择性地供以来自相应的第一电源486和488的、动态地改变第一电源电压VDD1-M+1和VDD1-N或者来自相应的第二电源492的固定的第二电源电压VDD2-2。
如上所述，在根据示例性实施例的SoC400中，每个第二电源490和492可以由相应的电源组410和412共享，从而降低了PMIC460中的电源的数量、无源元件的数量以及PMIC460和SoC400之间的电源线的数量。
图8是示出根据示例性实施例的片上系统的框图。
参考图8，片上系统500包括多个功能电路IP1、IP2和IPN，多个电力路径控制器522、524和526，以及第二电源590。图8中的SoC500可以具有与图1的SoC100类似的结构，所不同的是，第二电源590位于SoC500的内部。
功能电路IP1、IP2和IPN可以分别耦接到包括在PMIC560中的多个第一电源582、584和586。分别包括在功能电路IP1、IP2和IPN(或包括在逻辑电路LU1、LU2和LUN中的外围电路)中的多个逻辑电路LU1、LU2和LUN可以分别从第一电源582、584和586供以多个第一电源电压VDD1-1、VDD1-2和VDD1-N。
多个电力路径控制器522、524和526可以分别耦接到包括在位于SoC500外的PMIC560中的第一电源582、584和586，可以共同耦接到包括在SoC500中的第二电源590。第二电源590可以生成第二电源电压VDD2，它是对应于存储磁芯MC1、MC2和MCN所需的最小电源电压的固定电源电压。在一些示例性实施例中，第二电源590可以直接从外部电池接收电源电压，并且可以将电源电压转换成第二电源电压VDD2。在其它示例性实施例中，来自外部电池的电源电压可由包括在PMIC560中的降压变换器595转换，然后可以由第二电源590转换成第二电源电压VDD2。
每个存储磁芯MC1、MC2和MCN可以由相应的电力路径控制器522、524和526选择性地供以来自相应的第一电源582、584和586的动态地改变的第一电源电压VDD1-1、VDD1-2和VDD1-N或来自第二电源590的固定的第二电源电压VDD2。因此，可以在降低SoC500功耗的同时，确保存储磁芯MC1、MC2和MCN的操作稳定性。
图9是示出根据示例性实施例的SoC的框图。
参考图9，片上系统600包括多个功能电路IP1、IP2和IPN，多个电力路径控制器622、624和626，以及功能电路IP1、IP2和IPN的一个功能电路IP1的一个电源682。图9的SOC600可以具有与图4的SoC300相似的配置，所不同的是，一个电源682位于SoC600之内。
功能电路IP1、IP2和IPN的一个功能电路IP1可以耦接到位于SoC600内部的电源682，功能电路IP1、IP2和IPN的其它功能电路IP2和IPN可以分别耦接到包括在外部的PMIC660中的电源684和686。分别包括在功能电路IP1、IP2和IPN(或包括在逻辑电路LU1、LU2和LUN中的外围电路)的多个逻辑电路LU1、LU2和LUN可以分别从电源682，684和686供以多个电源电压VDD1-1、VDD1-2和VDD1-N。
位于SoC600内的一个电源682可供给对应于存储磁芯MC1、MC2和MCN所需的最小电源电压的固定电源电压VDD1-1，或根据相应的功能电路IP1的操作状态动态地改变的电源电压VDD1-1，而同时电源电压VDD1-1的电压电平保持高于或等于最小电源电压的电压电平。包括在PMIC660中的电源684和686可供给根据相应的功能电路IP2和IPN的操作状态动态地改变的电源电压VDD1-2和VDD1-N。
包括在功能电路IP1中的存储磁芯MC1可直接从位于SoC600内部的电源682接收电源电压VDD1-1。电力路径控制器624和626可以共同耦接到位于SoC600内的电源682，并且可以选择性地从包括在PMIC660的相应的电源684和686传送电源电压VDD1-2和VDD1-N或从位于SoC600内的电源682传送电源电压VDD1-1到相应的存储磁芯MC2和MCN。因此，可以在降低SoC600的功耗的同时确保存储磁芯MC1、MC2和MCN的操作稳定性。
图10是示出根据示例性实施例的移动装置的框图，图11是示出将图10中的移动装置实现为智能手机的示意图。
参照图10和图11，移动装置700(或电子设备)包括SoC710和PMIC780。在一些示例性实施例中，移动装置700还可以包括多个设备或模块720、730、740、750、760和770，诸如存储装置720、存储装置730、通信模块740、相机模块750、显示模块760、触控面板模块770等。例如，如图11所示，移动装置700可以实现为智能手机。
SoC710可以控制移动装置700的总体操作。例如，SoC710可以控制存储装置720、存储装置730和多个模块740、750、760和770。在一些示例性实施例中，SoC710可以是包括在移动装置700中的应用处理器(AP)。
SoC710可以是分别在图1、图4、图7、图8和图9中示出的片上系统100、300、400、500和600中的一个，并且可从PMIC780供电。SoC710可以包括多个功能电路IP1和IPN和多个电力路径控制器PPC1和PPCN。包括在功能电路IP1和IPN中的多个逻辑电路的LU1和LUN可以分别从包括在PMIC780中的多个第一电源PS1-1和PS1-N供以动态地改变的第一电源电压。电力路径控制器PPC1和PPCN可以分别耦接到包括在PMIC780中的第一电源PS1-1和PS1-N，并可以共同地耦接到包括在PMIC780的第二电源PS2中的至少一个。第二电源PS2可以生成固定的第二电源电压。电力路径控制器PPC1和PPCN可以选择性地分别提供来自相应的第一电源PS1-1和PS1-N的动态地改变的第一电源电压或来自第二电源PS2的固定的第二电源电压到相应的存储磁芯MC1和MCN。因此，根据示例性实施例的片上系统710可以在降低功耗的同时确保存储磁芯MC1和MCN的正常操作。而且，在根据示例性实施例的SoC710中，电力路径控制器PPC1和PPCN可共享(或者可以共同耦接到)第二电源PS2，从而降低电源的数量、无源元件的数量和电源线的数量。
内存装置720和存储装置730可以存储用于移动装置700的操作的数据。内存装置720可以包括诸如动态随机存取存储器(DRAM)、SRAM、移动的存储器DRAM等的易失性存储器设备。存储装置730可以包括诸如可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、快闪存储器、相变随机存取存储器(PRAM)、电阻随机存取存储器(RRAM)、纳米浮栅存储器(NFGM)、聚合物随机存取存储器(PoRAM)、磁性随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)等的非易失性存储装置。在一些示例性实施例中，存储装置730还可以包括固态驱动器(SSD)、硬盘驱动器(HDD)、CD-ROM等。
多个模块740、750、760和770可以执行移动装置700的各种功能。例如，移动装置700可以包括执行通信功能的通信模块740(例如，码分多址码分多址(CDMA)模块、长期演进(LTE)模块、射频(RF)模块、超宽带(UWB)模块、无线局域网(WLAN)模块、用于微波接入的全球互通(WIMAX)模块等)，执行相机功能的相机模块750，执行显示功能的显示模块760，执行触摸感测功能的触摸面板模块770等等。在一些示例性实施例中，移动装置700还可以包括全球定位系统(GPS)模块、麦克风(MIC)模块、扬声器模块、陀螺仪模块等。但是，移动装置700中的功能模块740、750、760和770不限于此。
图12是示出包括在根据示例性实施例的移动装置的接口的框图。
参考图12，移动装置800包括SoC802和多个接口811、812、813、814、815、816、817、818、819、820、821、822和823。根据示例性实施例，移动装置800可以是诸如移动电话、智能电话、平板计算机、膝上型计算机、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数字相机、便携式游戏机、音乐播放器、摄录机、视频播放器、导航系统等的任何移动装置。
SoC802控制移动装置800的整体操作。例如，SoC802可以是包括在移动装置800中的应用处理器(AP)。
SoC802可以经由多个接口811到823的每一个与多个外围设备的每一个通信。例如，接口811到823的每一个可以发送从多个功能电路IP1和IPN的相应一个输出的至少一个控制信号到多个外围设备。
例如，SoC802可经由显示接口811和812的每一个控制每个平板显示装置的电源状态和操作状态。平板显示装置可以包括液晶显示器(LCD)、光发光二极管(LED)显示器、有机发光二极管(OLED)显示器或有源矩阵有机发光二极管(AMOLED)显示器等。
SoC802可以控制经由摄像机接口813控制摄像机的电源状态和操作状态，可以经由TV接口814控制TV模块的电源状态和操作状态，并且可以经由图像传感器接口815控制相机模块或图像传感器模块的电源状态和操作状态。
SoC802可以经由GPS接口816控制GPS模块的电源状态和操作状态，可以经由UWB接口817控制UWB模块的电源状态和操作状态，并且可以经由通用串行总线(USB)驱动器接口818控制USB驱动器的电源状态和操作状态。
SoC802可以经由DRAM接口819控制DRAM的电源状态和操作状态，可以经由非易失性存储接口820(例如，闪速存储器接口)控制非易失性存储装置(例如，闪速存储器)的电源状态和操作状态，可以通过音频接口821控制音频模块的电源状态和操作状态，可以通过MFC接口822控制多格式编解码器(MFC)的电源状态，并且可以通过MP3播放器接口823控制MP3播放器的电源状态。例如，模块或接口可以用硬件或软件实现。
SoC802可以是分别在图1、图4、图7、图8和图9中示出的片上系统100、300、400、500和600中的一个。SoC802可包括多个功能电路IP1和IPN以及多个电力路径控制器PPC1和PPCN。包括在功能电路IP1和IPN中的多个逻辑电路的LU1和LUN可以分别供以动态地改变的第一电源电压。每个电力路径控制器PPC1和PPCN可以选择性地提供动态地改变的第一电源电压或固定的第二电源电压到相应的存储磁芯MC1和MCN。因此，根据示例性实施例的片上系统802可以在降低功耗的同时确保存储磁芯MC1和MCN的正常操作。另外，在根据该示例性实施例的SoC802中，电力路径控制器PPC1和PPCN可共享(或者可以共同连接到)第二电源，从而降低电源的数量、无源元件的数量和电源线的数量。
图13是示出根据示例性实施例的电子装置的框图。
参照图13，电子装置1000包括图像处理电路1100、无线收发电路1200、音频处理电路1300、图像文件生成器1400、存储装置1500、用户接口1600、应用处理器1700和PMIC1800。
图像处理电路1100可以包括透镜1110、图像传感器1120、图像处理器1130和显示器1140。无线收发电路1200可以包括天线1210、收发器1220和调制解调器1230。音频处理电路1300可以包括音频处理器1310、麦克风1320和扬声器1330。
应用处理器1700可以是在图1、图4、图7、图8和图9中分别示出的片上系统100、300、400、500和600中的一个。应用处理器1700可以从PMIC1800供以分别对应于多个功能电路或多个电力域的多个第一电源电压，并且第一电源电压的供给可以动态地改变以降低应用处理器1700的功耗。而且，应用处理器1700可以从PMIC1800供以与包括在应用处理器1700中的多个存储磁芯所需的最小电源电压相应的固定的第二电源电压。应用处理器1700可以通过使用分别对应于多个存储磁芯的多个电力路径控制器选择性地提供第一电源电压或第二电源电压给每个存储磁芯，并且因此可以在降低功耗的同时确保存储磁芯的正常操作。而且，应用程序处理器1700可从单个或数量降低的电源接收第二电源电压，从而降低电源的数量、无源元件的数量和电源线的数量。
如图1、图3、图4以及图7至图10中所示的方框表示的至少一个部件、元件或单元(例如，图1中的电力路径控制器122，图3中的开关控制器230)可实施为不同数量的执行上述各功能的硬件、软件和/或固件结构。例如，这些部件、元件或单元中的至少一个可以使用诸如存储器、处理、逻辑、查找表等的直接的电路结构，其可以通过控制一个或多个微处理器或其他控制装置执行各自的功能。此外，这些部件、元件或单元中的至少一个可以由包括用于执行指定的逻辑功能的一个或多个可执行指令模块、程序或代码的一部分具体实施。此外，这些部件、元件或单元中的至少一个还可以包括诸如执行各自的功能的CPU的处理器、微处理器或类似物。这些组件、元件或单元的两个或多个可以组合成单个部件、元件或单元，其执行所组合的两种或多种组件、元件或单元的所有操作或功能。另外，虽然没有在上述框图示出总线，但是组件、元件或单元之间的通信可以通过总线进行。上述示例性实施例的功能方面可以由在一个或多个处理器上执行的算法实现。此外，由方框或处理步骤表示的部件、元件或单元可以采用电子配置、信号处理和/或控制、数据处理等相关领域的任意数量的技术。
根据示例性实施例，图1、图3、图4以及图7至图10中的各种部件、元件或单元执行的功能或操作可以实施为计算机可读记录介质上的计算机可读代码，或者通过传输介质进行传输。计算机可读记录介质是能够存储之后可由计算机系统读取的数据的任何数据存储设备。计算机可读记录介质的例子包括只读存储器(ROM)、RAM、CD-ROM、磁带、软盘和光数据存储设备。传输介质可包括通过因特网或各种类型的通信信道发送的载波。计算机可读记录介质还可以分布在网络耦接的计算机系统上，从而计算机可读代码以分布式方式存储和执行。
根据示例性实施例，提供了一种控制SoC的方法，其可包括由在图1、图3、图4和图7至图10中的各种部件、元件或单元执行的功能或操作。由于这些功能和操作是重复的，所以将省略其详细描述。
本示例性实施例公开的方法可用于各种SoC或包括SoC的系统，诸如移动电话、智能电话、PDA、PMP、数字相机、数字电视、机顶盒，音乐播放器、便携式游戏控制台、导航设备、个人计算机、服务器计算机、工作站、平板计算机、膝上型计算机、智能卡、打印机等。
前述是说明示例性实施例，不应被解释为对它的限制。虽然已经描述了几个示例性实施例，但本领域的技术人员将容易理解，可以对示例性实施例做出许多修改而实质上不脱离本发明构思的新颖教导和优点。因此，所有这些修改都旨在包括在如权利要求所限定的发明构思的范围之内。因此，可以理解的是，前述是说明各种示例性实施例，并且不应被解释为限于所公开的具体示例性实施例，并且对所公开的示例性实施例以及其它示例性实施例的修改，是为了被包括在所附权利要求的范围之内。

Claims (24)

1.一种片上系统(SoC)，包括：
多个功能电路，每一个都包括逻辑电路和存储器；以及
多个电力路径控制器，在第一输入端子分别耦接到多个第一电源，在第二输入端子共同耦接到第二电源，并在输出端子分别耦接到存储器，
其中，所述逻辑电路分别耦接到所述第一电源，并且被配置为分别供以来自第一电源的多个第一电源电压，以及
其中，每个存储器被配置为由电力路径控制器中的相应一个选择性地供以来自第一电源中的相应一个的第一电源电压的相应一个和来自第二电源的第二电源电压中的一个。
2.如权利要求1所述的SoC，其中每个第一电源电压是根据所述功能电路中的相应一个的操作状态动态地改变的电源电压，以及
其中，第二电源电压是固定的电源电压。
3.如权利要求2所述的SoC，其中第二电源电压具有的电压电平与存储磁芯所需的最小电源电压的电压电平相同。
4.如权利要求2所述的Soc，其中第二电源电压具有的电压电平高于存储磁芯所需的最小电源电压的电压电平。
5.如权利要求1所述的SoC，其中电力路径控制器通过多个第一电源线分别耦接到第一电源，并且通过单个第二电源线共同耦接到第二电源。
6.如权利要求1所述的SoC，其中每个电力路径控制器被配置为，响应于第一电源电压的相应一个具有的电压电平高于第二电源电压的电压电平，传送来自第一电源的相应一个的第一电源电压的相应一个到存储器的相应一个，并且响应于第一电源电压的相应一个具有的电压电平低于第二电源电压的电压电平，传送来自第二电源的第二电源电压到存储器的相应一个。
7.如权利要求6所述的SoC，其中，每个电力路径控制器包括：
第一开关，位于第一电源的相应一个与存储器的相应一个之间；
第二开关，位于第二电源与存储器的相应一个之间；
比较器，被配置为将来自第一电源的相应一个的第一电源电压的相应一个与来自第二电源的第二电源电压进行比较；和
开关控制器，被配置为响应于第一电源电压的相应一个具有的电压电平高于第二电源电压的电压电平，激活第一开关，以及响应于第一电源电压的相应一个具有的电压电平低于第二电源电压的电压电平，激活第二开关。
8.如权利要求1所述的SoC，其中从第一电源之一供给的第一电源电压为固定的电源电压，并且从其它第一电源供给的第一电源电压是根据功能电路中的相应一些的操作状态动态地改变的电源电压，以及
其中，电力路径控制器的第二输入端子作为第二电源共同耦接到供给固定电源电压的第一电源之一。
9.如权利要求1所述的SoC，其中第一电源是降压转换器，第二电源是低压差稳压器。
10.如权利要求1所述的SoC，其中第一电源和第二电源包括在电源管理集成电路中。
11.如权利要求1所述的SoC，其中第二电源位于SoC内部。
12.如权利要求1所述的SoC，还包括另一功能电路，其包括被配置为被供以来自第二电源的第二电源电压的逻辑电路和存储器。
13.如权利要求12所述的SoC，其中，第一电源电压中的每一个是根据所述功能电路中的相应一个的操作状态动态地改变的电源电压，以及
其中，第二电源电压是固定的电源电压。
14.如权利要求12所述的SoC，其中，第一电源电压中的每一个是根据所述功能电路中的相应一个的操作状态动态地改变的电源电压，以及
其中，第二电源电压根据所述另一功能电路的操作状态动态地改变。
15.如权利要求14所述的SoC，其中所述第二电源电压的电压电平高于或等于分别包括在所述功能电路中的存储器以及包括在所述另一功能电路中的存储器所需的最小电源电压的电压电平。
16.如权利要求1所述的片上系统(SoC)，其中所述第二电源包括在SoC中。
17.如权利要求16所述的SoC，其中，第二电源生成固定的电源电压作为第二电源电压。
18.一种电子装置，包括：
如权利要求1所述的SoC；以及
电源管理集成电路，其连接到所述SoC并且包括：
多个第一电源电压，被配置为生成第一电源，每个第一电源根据功能电路中的相应一个的操作状态动态地改变；以及
第二电源，被配置为生成固定的第二电源电压。
19.一种片上系统(SoC)，包括：
多个属于第一电源组的第一功能电路，每个第一功能电路包括第一逻辑电路和第一存储器；
多个属于第二电源组的第二功能电路，每个第二功能电路包括第二逻辑电路和第二存储器；
多个第一电力路径控制器，其在第一输入端子分别耦接到多个第一电源，在第二输入端子共同耦接到第二电源，并在输出端子分别耦接到第一存储器；以及
多个第二电力路径控制器，其在第一输入端子分别耦接到多个第三电源，在第二输入端子共同耦接到第四电源，并在输出端子分别耦接到第二存储器，
其中，第一逻辑电路分别耦接到第一电源，并且被配置为分别被供以来自第一电源的多个第一电源电压，
其中，第二逻辑电路分别耦接到第三电源，并且被配置为分别被供以来自第三电源的多个第三电源电压，
其中，每个第一存储器被配置为通过第一电力路径控制器中的相应一个选择性地供以来自第一电源的相应一个的第一电源电压的相应一个以及来自第二电源的第二电源电压中的一个，以及
其中，每个第二存储器被配置为通过第二电力路径控制器中的相应一个选择性地供以来自第三电源的相应的一个的第三电源电压的相应一个以及来自第四电源的第四电源电压中的一个。
20.如权利要求19所述的SoC，其中，每个第一电源电压是根据第一功能电路中的相应一个的操作状态动态地改变的电源电压，
其中，第二电源电压是固定为第一存储器所需的最小电源电压的电源电压，
其中，每个第三电源电压是根据第二功能电路中的相应一个的操作状态动态地改变的电源电压，以及
其中，第四电源电压是固定为第二存储器所需的最小电源电压的电源电压。
21.一种片上系统(SoC)，包括：
第一功能电路，包括逻辑电路和第一存储器；和
第二功能电路，包括第二存储器；
其中，逻辑电路被配置为供以根据第一功能电路的操作状态动态改变的第一电压，
其中，每个第一存储器和第二存储器被配置为选择性地供以第一电压和第二电压之一，其与所述第一存储器和第二存储器所需的最小电压相同或比其更高，
其中第二电压从单个电源供给。
22.如权利要求21所述的SoC，其中，第一存储器和第二存储器中的每一个被配置为供以第一电压和第二电压中较高的一个。
23.如权利要求21所述的SoC，其中第二电压是固定的电压。
24.如权利要求21所述的SoC，其中第二电压被配置为根据第二功能电路的操作状态动态地改变。
CN201510656934.5A 2014-10-20 2015-10-12 包括电力路径控制器的片上系统和电子装置 Active CN105528051B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0141682 2014-10-20
KR1020140141682A KR102275497B1 (ko) 2014-10-20 2014-10-20 전원 경로 제어기를 포함하는 시스템 온 칩 및 전자 기기

Publications (2)

Publication Number Publication Date
CN105528051A true CN105528051A (zh) 2016-04-27
CN105528051B CN105528051B (zh) 2019-11-12

Family

ID=55749034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510656934.5A Active CN105528051B (zh) 2014-10-20 2015-10-12 包括电力路径控制器的片上系统和电子装置

Country Status (4)

Country Link
US (1) US9703366B2 (zh)
KR (1) KR102275497B1 (zh)
CN (1) CN105528051B (zh)
TW (1) TWI670723B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108461097A (zh) * 2017-02-17 2018-08-28 爱思开海力士有限公司 具有电力网结构的半导体存储器件
CN108630249A (zh) * 2017-03-24 2018-10-09 东芝存储器株式会社 半导体存储装置
CN109479039A (zh) * 2016-07-26 2019-03-15 索尼半导体解决方案公司 发送装置、发送方法和通信系统
CN109565261A (zh) * 2016-11-22 2019-04-02 华为技术有限公司 一种供电电路及音频播放设备
CN110134043A (zh) * 2019-05-10 2019-08-16 百度在线网络技术（北京）有限公司 电源系统、计算系统和自动驾驶车辆

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016092536A (ja) 2014-10-31 2016-05-23 ルネサスエレクトロニクス株式会社 半導体装置
US10684671B2 (en) * 2016-05-27 2020-06-16 Qualcomm Incorporated Adaptively controlling drive strength of multiplexed power from supply power rails in a power multiplexing system to a powered circuit
US10254823B2 (en) 2017-03-28 2019-04-09 Qualcomm Incorporated Power management using duty cycles
US10317968B2 (en) * 2017-03-28 2019-06-11 Qualcomm Incorporated Power multiplexing with an active load
US10529407B2 (en) 2017-07-20 2020-01-07 Samsung Electronics Co., Ltd. Memory device including a plurality of power rails and method of operating the same
US10248558B2 (en) 2017-08-29 2019-04-02 Qualcomm Incorporated Memory leakage power savings
US10466766B2 (en) * 2017-11-09 2019-11-05 Qualcomm Incorporated Grouping central processing unit memories based on dynamic clock and voltage scaling timing to improve dynamic/leakage power using array power multiplexers
US10804691B2 (en) 2018-03-06 2020-10-13 Texas Instruments Incorporated Circuit providing reverse current protection for high-side driver
US10955905B2 (en) * 2018-04-11 2021-03-23 North Sea Investment Company Ltd. Apparatus for true power shedding via switchable electrical connections
US11086377B2 (en) * 2018-04-29 2021-08-10 Oracle International Corporation Load line compensation in power monitoring
KR102627594B1 (ko) * 2018-09-18 2024-01-22 삼성전자주식회사 복수의 입력 전압에 기초하여 전압을 출력하는 전자 회로
US11177729B2 (en) * 2019-04-16 2021-11-16 Nxp Usa, Inc. Adaptive and efficient standby power supply scheme for next generation low power automotive systems
US11664660B1 (en) * 2020-10-22 2023-05-30 Juniper Networks, Inc. Apparatus, system, and method for selectively balancing power drawn from multiple power plants via redundant power architectures

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207329A (zh) * 2006-12-21 2008-06-25 夏普株式会社 斩波调节器电路
US20100302877A1 (en) * 2009-05-29 2010-12-02 Samsung Electronics Co., Ltd. Memory device having reduced standby current and memory system including same
CN103219985A (zh) * 2006-05-10 2013-07-24 高通股份有限公司 集成电路的功率分配控制的系统及方法
US20130332748A1 (en) * 2012-06-06 2013-12-12 Qualcomm Incorporated Bi-Modal Power Delivery Scheme for Integrated Circuits that Enables Fine Grain Power Management for Multiple Functional Blocks on a Single Die
CN203376685U (zh) * 2011-12-13 2014-01-01 技领半导体(上海)有限公司 电源管理集成电路的多模式电源管理器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2752304B2 (ja) 1992-10-21 1998-05-18 株式会社東芝 半導体記憶装置
TW535161B (en) * 1999-12-03 2003-06-01 Nec Electronics Corp Semiconductor memory device and its testing method
JP2002368135A (ja) 2001-06-12 2002-12-20 Hitachi Ltd 半導体記憶装置
EP1271289B1 (en) * 2001-06-18 2009-09-23 Hewlett-Packard Development Company, L.P. Power supply management device and method for a computer equipment having powered I/O ports in standby mode
US7177197B2 (en) * 2001-09-17 2007-02-13 Sandisk Corporation Latched programming of memory and method
JP4162076B2 (ja) 2002-05-30 2008-10-08 株式会社ルネサステクノロジ 半導体記憶装置
FR2864684B1 (fr) 2003-12-24 2006-06-23 Dolphin Integration Sa Circuit integre a memoire a consommation reduite
JP2006065916A (ja) 2004-08-25 2006-03-09 Renesas Technology Corp 半導体装置
JP4820571B2 (ja) * 2005-04-15 2011-11-24 ルネサスエレクトロニクス株式会社 半導体装置
US7630270B2 (en) 2006-08-21 2009-12-08 Texas Instruments Incorporated Dual mode SRAM architecture for voltage scaling and power management
US7508179B2 (en) 2006-11-06 2009-03-24 Micrel, Incorporated Dual input prioritized LDO regulator
JP5057757B2 (ja) 2006-11-30 2012-10-24 株式会社東芝 半導体集積回路
US7961546B2 (en) * 2008-02-05 2011-06-14 Texas Instruments Incorporated Memory power management systems and methods
RU2010152835A (ru) * 2008-05-26 2012-07-10 Конинклейке Филипс Электроникс Н.В. (Nl) Способ переключения источника мультимедийных данных и приемника мультимедийных данных из режима работы в ждущий режим и из ждущего режима в режим работы
US8127167B2 (en) * 2009-03-30 2012-02-28 Mediatek Inc. Methods for reducing power consumption and devices using the same
US8004922B2 (en) * 2009-06-05 2011-08-23 Nxp B.V. Power island with independent power characteristics for memory and logic
JP5373567B2 (ja) 2009-11-20 2013-12-18 ルネサスエレクトロニクス株式会社 半導体装置
JP5596143B2 (ja) * 2010-06-29 2014-09-24 パナソニック株式会社 不揮発性記憶システム、メモリシステム用の電源回路、フラッシュメモリ、フラッシュメモリコントローラ、および不揮発性半導体記憶装置
KR20120117369A (ko) * 2011-04-15 2012-10-24 에스케이하이닉스 주식회사 내부 전압 생성 회로와 그의 구동 방법
JP2012230737A (ja) * 2011-04-26 2012-11-22 Elpida Memory Inc 半導体装置
US8630139B2 (en) 2011-11-30 2014-01-14 International Business Machines Corporation Dual power supply memory array having a control circuit that dynamically selects a lower of two supply voltages for bitline pre-charge operations and an associated method
TWI529895B (zh) * 2011-12-21 2016-04-11 國立交通大學 三維積體電路
US9329649B2 (en) * 2012-11-21 2016-05-03 Stmicroelectronics S.R.L. Dual input single output regulator for an inertial sensor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219985A (zh) * 2006-05-10 2013-07-24 高通股份有限公司 集成电路的功率分配控制的系统及方法
CN101207329A (zh) * 2006-12-21 2008-06-25 夏普株式会社 斩波调节器电路
US20100302877A1 (en) * 2009-05-29 2010-12-02 Samsung Electronics Co., Ltd. Memory device having reduced standby current and memory system including same
CN203376685U (zh) * 2011-12-13 2014-01-01 技领半导体(上海)有限公司 电源管理集成电路的多模式电源管理器
US20130332748A1 (en) * 2012-06-06 2013-12-12 Qualcomm Incorporated Bi-Modal Power Delivery Scheme for Integrated Circuits that Enables Fine Grain Power Management for Multiple Functional Blocks on a Single Die

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109479039A (zh) * 2016-07-26 2019-03-15 索尼半导体解决方案公司 发送装置、发送方法和通信系统
CN109479039B (zh) * 2016-07-26 2022-01-04 索尼半导体解决方案公司 发送装置、发送方法和通信系统
CN109565261A (zh) * 2016-11-22 2019-04-02 华为技术有限公司 一种供电电路及音频播放设备
US10998858B2 (en) 2016-11-22 2021-05-04 Huawei Technologies Co., Ltd. Power supply circuit and audio play device
CN108461097A (zh) * 2017-02-17 2018-08-28 爱思开海力士有限公司 具有电力网结构的半导体存储器件
CN108630249A (zh) * 2017-03-24 2018-10-09 东芝存储器株式会社 半导体存储装置
CN108630249B (zh) * 2017-03-24 2022-03-04 铠侠股份有限公司 半导体存储装置
CN110134043A (zh) * 2019-05-10 2019-08-16 百度在线网络技术（北京）有限公司 电源系统、计算系统和自动驾驶车辆
CN110134043B (zh) * 2019-05-10 2020-11-06 百度在线网络技术（北京）有限公司 电源系统、计算系统和自动驾驶车辆

Also Published As

Publication number Publication date
US20160109932A1 (en) 2016-04-21
CN105528051B (zh) 2019-11-12
KR20160046145A (ko) 2016-04-28
TW201616496A (zh) 2016-05-01
TWI670723B (zh) 2019-09-01
KR102275497B1 (ko) 2021-07-09
US9703366B2 (en) 2017-07-11

Similar Documents

Publication Publication Date Title
CN105528051A (zh) 包括电力路径控制器的片上系统和电子装置
CN105528048A (zh) 片上系统的电力路径控制器
CN106057113B (zh) 电源管理驱动器和具有电源管理驱动器的显示设备
US8963448B2 (en) Output buffer circuit, devices including the same, and operating method of the output buffer circuit
CN103943141A (zh) 用于实施基于地址的sram访问协助的系统和方法
US9875783B2 (en) High voltage tolerant word-line driver
US9727297B2 (en) Dual organic light-emitting diode display and head mount display electronic device having the same
CN105573664A (zh) 多通道存储器系统及相关功率管理方法
CN104052432A (zh) 数据被保持的电源选通电路和包括所述电路的设备
US10607660B2 (en) Nonvolatile memory device and operating method of the same
US9582066B2 (en) Stand-by power control device, liquid crystal display device including the same, and method of controlling stand-by power
CN114489369A (zh) 执行接地调制的触摸显示系统
US9013944B2 (en) Auxiliary power device and user system including the same
CN105320240A (zh) 电源管理系统、功率控制方法
US20140160106A1 (en) Display controller and apparatuses including the same
US9734875B2 (en) Semiconductor memory apparatus
US20150121109A1 (en) Voltage regulator and semiconductor memory device including the same
JP2018151727A (ja) 電源管理装置及びメモリシステム
JP7269073B2 (ja) 電源制御回路、パワーマネージメント回路および電子機器
US20220286054A1 (en) Electronic devices and methods of controlling power in electronic devices
CN220527889U (zh) 直流-直流转换器
US20190199217A1 (en) Synchronous Voltage Regulators
CN220935025U (zh) 电源单元和包括电源单元的显示装置
KR101777715B1 (ko) 메모리칩, 메모리 장치 및 이 장치를 구비하는 메모리 시스템
KR20220115029A (ko) 시스템 온 칩

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant