KR20160046145A - 전원 경로 제어기를 포함하는 시스템 온 칩 및 전자 기기 - Google Patents

전원 경로 제어기를 포함하는 시스템 온 칩 및 전자 기기 Download PDF

Info

Publication number
KR20160046145A
KR20160046145A KR1020140141682A KR20140141682A KR20160046145A KR 20160046145 A KR20160046145 A KR 20160046145A KR 1020140141682 A KR1020140141682 A KR 1020140141682A KR 20140141682 A KR20140141682 A KR 20140141682A KR 20160046145 A KR20160046145 A KR 20160046145A
Authority
KR
South Korea
Prior art keywords
power
power supply
power source
supply voltage
source
Prior art date
Application number
KR1020140141682A
Other languages
English (en)
Other versions
KR102275497B1 (ko
Inventor
전호연
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140141682A priority Critical patent/KR102275497B1/ko
Priority to US14/740,918 priority patent/US9703366B2/en
Priority to TW104121523A priority patent/TWI670723B/zh
Priority to CN201510656934.5A priority patent/CN105528051B/zh
Publication of KR20160046145A publication Critical patent/KR20160046145A/ko
Application granted granted Critical
Publication of KR102275497B1 publication Critical patent/KR102275497B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

시스템-온-칩은, 복수의 로직부들 및 복수의 메모리 코어부들을 각각 포함하는 복수의 기능 블록들, 및 제1 입력 단자들에서 복수의 제1 전원 소스들에 각각 연결되고, 제2 입력 단자들에서 적어도 하나의 제2 전원 소스에 공통적으로 연결되며, 출력 단자들에서 복수의 메모리 코어부들에 각각 연결된 복수의 전원 경로 제어기들을 포함한다. 복수의 로직부들은 복수의 제1 전원 소스들에 각각 연결되고, 복수의 제1 전원 소스들로부터 복수의 제1 전원 전압들을 각각 공급받는다. 복수의 메모리 코어부들 각각은, 복수의 전원 경로 제어기들 중 상응하는 전원 경로 제어기에 의해, 복수의 제1 전원 소스들 중 상응하는 제1 전원 소스로부터 공급되는 제1 전원 전압 또는 제2 전원 소스로부터 공급되는 제2 전원 전압을 선택적으로 공급받는다.

Description

전원 경로 제어기를 포함하는 시스템 온 칩 및 전자 기기{SYSTEM-ON-CHIP INCLUDING A POWER PATH CONTROLLER AND ELECTRONIC DEVICE}
본 발명은 반도체 장치에 관한 것으로서, 더욱 상세하게는 전원 경로 제어기(Power Path Controller)를 포함하는 시스템-온-칩(System-on-Chip; SoC), 및 상기 시스템-온-칩을 포함하는 전자 기기에 관한 것이다.
시스템-온-칩(System-on-Chip; SoC)은 컴퓨터 시스템 또는 다른 전자 시스템을 구현하기 위해 CPU(central processing unit), 메모리, 인터페이스(interface), 디지털 신호 처리 회로, 아날로그 신호 처리 회로 등의 다양한 기능 블록들을 하나의 반도체 집적 회로에 집적하는 기술 또는 상기 기술에 따라 집적된 하나의 집적 회로(Integrated Circuit; IC)를 나타낸다. 최근, 시스템-온-칩은 프로세서, 멀티미디어(multimedia), 그래픽(graphic), 인터페이스, 및 보안 등 다양한 기능들을 포함하여 더욱 복잡한 시스템으로 발전하고 있다. 한편, 이러한 시스템-온-칩은 전력 용량을 가지는 모바일 기기에 주로 사용되고, 이에 따라 시스템-온-칩의 전력 소모량을 최소화하는 방안에 대한 연구가 진행되고 있다.
본 발명의 일 목적은 전원 경로 제어기를 포함하는 시스템-온-칩을 제공하는 것이다.
본 발명의 다른 목적은 상기 시스템-온-칩을 포함하는 전자 기기를 제공하는 것이다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 시스템-온-칩은, 복수의 로직부들 및 복수의 메모리 코어부들을 각각 포함하는 복수의 기능 블록들, 및 제1 입력 단자들에서 복수의 제1 전원 소스들에 각각 연결되고, 제2 입력 단자들에서 적어도 하나의 제2 전원 소스에 공통적으로 연결되며, 출력 단자들에서 상기 복수의 메모리 코어부들에 각각 연결된 복수의 전원 경로 제어기들을 포함한다. 상기 복수의 로직부들은 상기 복수의 제1 전원 소스들에 각각 연결되고, 상기 복수의 제1 전원 소스들로부터 복수의 제1 전원 전압들을 각각 공급받는다. 상기 복수의 메모리 코어부들 각각은, 상기 복수의 전원 경로 제어기들 중 상응하는 전원 경로 제어기에 의해, 상기 복수의 제1 전원 소스들 중 상응하는 제1 전원 소스로부터 공급되는 상기 제1 전원 전압 또는 상기 제2 전원 소스로부터 공급되는 제2 전원 전압을 선택적으로 공급받는다.
일 실시예에서, 상기 제1 전원 전압은 상기 복수의 기능 블록들 중 상응하는 기능 블록의 동작 조건에 따라 동적으로 변경되는 전원 전압이고, 상기 제2 전원 전압은 고정된 전원 전압일 수 있다.
일 실시예에서, 상기 제2 전원 전압은 상기 복수의 메모리 코어부들에서 요구되는 최소 전원 전압과 동일한 전압 레벨을 가질 수 있다.
일 실시예에서, 상기 제2 전원 전압은 상기 복수의 메모리 코어부들에서 요구되는 최소 전원 전압보다 높은 전압 레벨을 가질 수 있다.
일 실시예에서, 상기 복수의 전원 경로 제어기들은 복수의 제1 전원 배선들을 통하여 상기 복수의 제1 전원 소스들에 각각 연결되고, 단일한 제2 전원 배선을 통하여 상기 제2 전원 소스에 공통적으로 연결될 수 있다.
일 실시예에서, 상기 복수의 전원 경로 제어기들 각각은, 상기 상응하는 제1 전원 소스로부터 공급되는 상기 제1 전원 전압이 상기 제2 전원 소스로부터 공급되는 상기 제2 전원 전압보다 높은 전압 레벨을 가지는 경우, 상기 상응하는 메모리 코어부에 상기 상응하는 제1 전원 소스로부터 공급되는 상기 제1 전원 전압을 전송하고, 상기 상응하는 제1 전원 소스로부터 공급되는 상기 제1 전원 전압이 상기 제2 전원 소스로부터 공급되는 상기 제2 전원 전압보다 낮은 전압 레벨을 가지는 경우, 상기 상응하는 메모리 코어부에 상기 제2 전원 소스로부터 공급되는 상기 제2 전원 전압을 전송할 수 있다.
일 실시예에서, 상기 복수의 전원 경로 제어기들 각각은, 상기 상응하는 제1 전원 소스와 상기 상응하는 메모리 코어부 사이에 배치되는 제1 스위치, 상기 제2 전원 소스와 상기 상응하는 메모리 코어부 사이에 배치되는 제2 스위치, 상기 상응하는 제1 전원 소스로부터 공급되는 상기 제1 전원 전압과 상기 제2 전원 소스로부터 공급되는 상기 제2 전원 전압을 비교하는 비교기, 및 상기 비교기의 비교 결과로서 상기 상응하는 제1 전원 소스로부터 공급되는 상기 제1 전원 전압이 상기 제2 전원 소스로부터 공급되는 상기 제2 전원 전압보다 높은 전압 레벨을 가지는 경우 상기 제1 스위치를 활성화하고, 상기 상응하는 제1 전원 소스로부터 공급되는 상기 제1 전원 전압이 상기 제2 전원 소스로부터 공급되는 상기 제2 전원 전압보다 낮은 전압 레벨을 가지는 경우 상기 제2 스위치를 활성화하는 스위치 제어부를 포함할 수 있다.
일 실시예에서, 상기 복수의 제1 전원 소스들 중 하나의 제1 전원 소스는 상기 제1 전원 전압으로서 고정된 전원 전압을 공급하고, 상기 복수의 제1 전원 소스들 중 나머지 제1 전원 소스들은 상기 제1 전원 전압들로서 상기 복수의 기능 블록들 중 상응하는 기능 블록들의 동작 조건들에 따라 동적으로 변경되는 전원 전압들을 공급하며, 상기 고정된 전원 전압을 공급하는 상기 하나의 제1 전원 소스는 상기 제2 전원 소스로서 상기 복수의 전원 경로 제어기들의 상기 제2 입력 단자들에 공통적으로 연결될 수 있다.
일 실시예에서, 상기 복수의 전원 경로 제어기들은, 상기 복수의 기능 블록들 중 제1 전원 그룹에 속하는 기능 블록들에 각각 연결된 제1 전원 경로 제어기들, 및 상기 복수의 기능 블록들 중 제2 전원 그룹에 속하는 기능 블록들에 각각 연결된 제2 전원 경로 제어기들을 포함하고, 상기 적어도 하나의 제2 전원 소스는 제3 전원 소스 및 제4 전원 소스를 포함하고, 상기 제1 전원 경로 제어기들은 상기 제2 입력 단자들에서 상기 제3전원 소스에 공통적으로 연결되고, 상기 제2 전원 경로 제어기들은 상기 제2 입력 단자들에서 상기 제4 전원 소스에 공통적으로 연결될 수 있다.
일 실시예에서, 상기 복수의 제1 전원 소스들은 벅(buck) 변환기들이고, 상기 제2 전원 소스는 로우 드롭아웃(low dropout, LDO) 레귤레이터일 수 있다.
일 실시예에서, 상기 복수의 제1 전원 소스들 및 상기 제2 전원 소스는 전력 관리 집적 회로(Power Management Integrated Circuit; PMIC)에 포함될 수 있다.
일 실시예에서, 상기 제2 전원 소스는 상기 시스템-온-칩 내부에 위치할 수 있다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 시스템-온-칩은, 제1 로직부 및 제1 메모리 코어부를 포함하는 제1 기능 블록, 복수의 제2 로직부들 및 복수의 제2 메모리 코어부들을 포함하는 복수의 제2 기능 블록들, 제1 입력 단자들에서 복수의 제1 전원 소스들에 각각 연결되고, 제2 입력 단자들에서 적어도 하나의 제2 전원 소스에 공통적으로 연결되며, 출력 단자들에서 상기 복수의 제2 메모리 코어부들에 각각 연결된 복수의 전원 경로 제어기들을 포함한다. 상기 제1 로직부 및 상기 제1 메모리 코어부는 상기 제2 전원 소스로부터 제2 전원 전압을 공급받고, 상기 복수의 제2 로직부들은 상기 복수의 제1 전원 소스들에 각각 연결되고, 상기 복수의 제1 전원 소스들로부터 복수의 제1 전원 전압들을 각각 공급받으며, 상기 복수의 제2 메모리 코어부들 각각은, 상기 복수의 전원 경로 제어기들 중 상응하는 전원 경로 제어기에 의해, 상기 복수의 제1 전원 소스들 중 상응하는 제1 전원 소스로부터 공급되는 상기 제1 전원 전압 또는 상기 제2 전원 소스로부터 공급되는 상기 제2 전원 전압을 선택적으로 공급받는다.
일 실시예에서, 상기 제1 전원 전압은 상기 복수의 제2 기능 블록들 중 상응하는 기능 블록의 동작 조건에 따라 동적으로 변경되는 전원 전압이고, 상기 제2 전원 전압은 고정된 전원 전압일 수 있다.
일 실시예에서, 상기 제1 전원 전압은 상기 복수의 제2 기능 블록들 중 상응하는 기능 블록의 동작 조건에 따라 동적으로 변경되는 전원 전압이고, 상기 제2 전원 전압은 상기 제1 메모리 코어부 및 상기 복수의 제2 메모리 코어부들에서 요구되는 최소 전원 전압보다 높거나 같은 전압 레벨을 가지면서, 상기 제1 기능 블록의 동작 조건에 따라 동적으로 변경될 수 있다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 시스템-온-칩은, 제1 전원 그룹에 속하고, 복수의 제1 로직부들 및 복수의 제1 메모리 코어부들을 포함하는 복수의 제1 기능 블록들, 제2 전원 그룹에 속하고, 복수의 제2 로직부들 및 복수의 제2 메모리 코어부들을 포함하는 복수의 제2 기능 블록들, 제1 입력 단자들에서 복수의 제1 전원 소스들에 각각 연결되고, 제2 입력 단자들에서 적어도 하나의 제2 전원 소스에 공통적으로 연결되며, 출력 단자들에서 상기 복수의 제1 메모리 코어부들에 각각 연결된 복수의 제1 전원 경로 제어기들, 및 제1 입력 단자들에서 복수의 제3 전원 소스들에 각각 연결되고, 제2 입력 단자들에서 적어도 하나의 제4 전원 소스에 공통적으로 연결되며, 출력 단자들에서 상기 복수의 제2 메모리 코어부들에 각각 연결된 복수의 제2 전원 경로 제어기들을 포함한다. 상기 복수의 제1 로직부들은 상기 복수의 제1 전원 소스들에 각각 연결되고, 상기 복수의 제1 전원 소스들로부터 복수의 제1 전원 전압들을 각각 공급받으며, 상기 복수의 제2 로직부들은 상기 복수의 제3 전원 소스들에 각각 연결되고, 상기 복수의 제3 전원 소스들로부터 복수의 제3 전원 전압들을 각각 공급받으며, 상기 복수의 제1 메모리 코어부들 각각은, 상기 복수의 제1 전원 경로 제어기들 중 상응하는 전원 경로 제어기에 의해, 상기 복수의 제1 전원 소스들 중 상응하는 제1 전원 소스로부터 공급되는 상기 제1 전원 전압 또는 상기 제2 전원 소스로부터 공급되는 상기 제2 전원 전압을 선택적으로 공급받고, 상기 복수의 제2 메모리 코어부들 각각은, 상기 복수의 제2 전원 경로 제어기들 중 상응하는 전원 경로 제어기에 의해, 상기 복수의 제3 전원 소스들 중 상응하는 제3 전원 소스로부터 공급되는 상기 제3 전원 전압 또는 상기 제4 전원 소스로부터 공급되는 상기 제4 전원 전압을 선택적으로 공급받는다.
일 실시예에서, 상기 제1 전원 전압은 상기 복수의 제1 기능 블록들 중 상응하는 기능 블록의 동작 조건에 따라 동적으로 변경되는 전원 전압이고, 상기 제2 전원 전압은 상기 복수의 제1 메모리 코어부들에서 요구되는 최소 전원 전압으로 고정된 전원 전압이며, 상기 제3 전원 전압은 상기 복수의 제2 기능 블록들 중 상응하는 기능 블록의 동작 조건에 따라 동적으로 변경되는 전원 전압이고, 상기 제4 전원 전압은 상기 복수의 제2 메모리 코어부들에서 요구되는 최소 전원 전압으로 고정된 전원 전압일 수 있다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 시스템-온-칩은, 복수의 로직부들 및 복수의 메모리 코어부들을 각각 포함하는 복수의 기능 블록들, 제2 전원 전압을 공급하는 제2 전원 소스, 및 제1 입력 단자들에서 시스템-온-칩의 외부에 위치하는 복수의 제1 전원 소스들에 각각 연결되고, 제2 입력 단자들에서 상기 시스템-온-칩의 내부에 위치하는 상기 제2 전원 소스에 공통적으로 연결되며, 출력 단자들에서 상기 복수의 메모리 코어부들에 각각 연결된 복수의 전원 경로 제어기들을 포함한다. 상기 복수의 로직부들은 상기 복수의 제1 전원 소스들에 각각 연결되고, 상기 복수의 제1 전원 소스들로부터 복수의 제1 전원 전압들을 각각 공급받으며, 상기 복수의 메모리 코어부들 각각은, 상기 복수의 전원 경로 제어기들 중 상응하는 전원 경로 제어기에 의해, 상기 복수의 제1 전원 소스들 중 상응하는 제1 전원 소스로부터 공급되는 상기 제1 전원 전압 또는 상기 제2 전원 소스로부터 공급되는 상기 제2 전원 전압을 선택적으로 공급받는다.
일 실시예에서, 상기 제2 전원 소스는 상기 제2 전원 전압으로서 고정된 전원 전압을 생성할 수 있다.
상기 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 전자 기기는, 동적으로 변경되는 복수의 제1 전원 전압들을 각각 생성하는 복수의 제1 전원 소스들, 및 고정된 제2 전원 전압을 생성하는 적어도 하나의 제2 전원 소스를 포함하는 전력 관리 집적 회로(Power Management Integrated Circuit; PMIC), 및 상기 전력 관리 집적 회로로부터 전원을 공급받는 시스템-온-칩을 포함한다. 상기 시스템-온-칩은, 복수의 로직부들 및 복수의 메모리 코어부들을 각각 포함하는 복수의 기능 블록들, 및 제1 입력 단자들에서 상기 복수의 제1 전원 소스들에 각각 연결되고, 제2 입력 단자들에서 상기 제2 전원 소스에 공통적으로 연결되며, 출력 단자들에서 상기 복수의 메모리 코어부들에 각각 연결된 복수의 전원 경로 제어기들을 포함한다. 상기 복수의 로직부들은 상기 복수의 제1 전원 소스들에 각각 연결되고, 상기 복수의 제1 전원 소스들로부터 상기 복수의 제1 전원 전압들을 각각 공급받으며, 상기 복수의 메모리 코어부들 각각은, 상기 복수의 전원 경로 제어기들 중 상응하는 전원 경로 제어기에 의해, 상기 복수의 제1 전원 소스들 중 상응하는 제1 전원 소스로부터 공급되는 상기 제1 전원 전압 또는 상기 제2 전원 소스로부터 공급되는 제2 전원 전압을 선택적으로 공급받는다.
상기와 같은 본 발명의 실시예들에 따른 시스템-온-칩 및 전자 기기는, 메모리 코어부에서 요구되는 최소 전원 전압에 상응하는 전원 전압을 생성하는 전원 소스를 공유함으로써, 전력 관리 집적 회로(Power Management Integrated Circuit; PMIC)와 시스템-온-칩 사이의 전원 배선의 수를 감소시킬 수 있고, PMIC의 수동 소자의 수 및 사이즈를 감소시킬 수 있다.
또한, 본 발명의 실시예들에 따른 시스템-온-칩 및 전자 기기는, 각 메모리 코어부에 기능 블록의 동작 조건에 따라 동적으로 변경되는 제1 전원 전압 또는 상기 메모리 코어부에서 요구되는 최소 전원 전압으로 고정된 제2 전원 전압을 선택적으로 공급함으로써, 전력 소모를 감소시키면서 상기 메모리 코어부의 정상적인 동작을 보장할 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 시스템-온-칩(System-on-Chip; SoC)을 나타내는 블록도이다.
도 2는 도 1에 도시된 메모리 코어부들에 공급되는 전원 전압들의 일 예를 나타내는 타이밍도이다.
도 3은 도 1의 시스템-온-칩에 포함된 전원 경로 제어기의 일 예를 나타내는 블록도이다.
도 4는 본 발명의 다른 실시예에 따른 시스템-온-칩을 나타내는 블록도이다.
도 5는 도 4에 도시된 메모리 코어부들에 공급되는 전원 전압들의 일 예를 나타내는 타이밍도이다.
도 6은 도 4에 도시된 메모리 코어부들에 공급되는 전원 전압들의 다른 예를 나타내는 타이밍도이다.
도 7은 본 발명의 또 다른 실시예에 따른 시스템-온-칩을 나타내는 블록도이다.
도 8은 본 발명의 또 다른 실시예에 따른 시스템-온-칩을 나타내는 블록도이다.
도 9는 본 발명의 또 다른 실시예에 따른 시스템-온-칩을 나타내는 블록도이다.
도 10은 본 발명의 실시예들에 따른 모바일 기기를 나타내는 블록도이다.
도 11은 도 10의 모바일 기기가 스마트폰으로 구현되는 일 예를 나타내는 도면이다.
도 12는 도 10의 모바일 기기에서 사용되는 인터페이스의 일 예를 나타내는 블록도이다.
도 13은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 시스템-온-칩(System-on-Chip; SoC)을 나타내는 블록도이고, 도 2는 도 1에 도시된 메모리 코어부들에 공급되는 전원 전압들의 일 예를 나타내는 타이밍도이며, 도 3은 도 1의 시스템-온-칩에 포함된 전원 경로 제어기의 일 예를 나타내는 블록도이다.
도 1을 참조하면, 시스템-온-칩(100)은 복수의 기능 블록들(IP1, IP2, IPN), 및 복수의 전원 경로 제어기(Power Path Controller; PPC)들(122, 124, 126)을 포함한다. 예를 들어, 시스템-온-칩(100)은 전자 기기 또는 모바일 기기에 구비되는 애플리케이션 프로세서(Application Processor; AP)일 수 있다.
복수의 기능 블록들(IP1, IP2, IPN)은 다양한 기능들을 수행하는 회로들 또는 아이피(Intellectual Property; IP)들일 수 있다. 예를 들어, 복수의 기능 블록들(IP1, IP2, IPN)은 중앙 처리부(Central Processing Unit; CPU), 그래픽 처리부(Graphic Processing Unit; GPU), 버스 시스템(Bus System), 이미지 신호 프로세서(Image Signal Processor; ISP), 멀티 포맷 코덱(Multi-Format Codec; MFC) 블록, 파일 시스템(File SYStem; FSYS) 블록, 메모리 콘트롤러(Memory Controller; MC) 등을 포함할 수 있다. 일 실시예에서, 복수의 기능 블록들(IP1, IP2, IPN)은 서로 다른 전원 도메인들(PD1, PD2, PDN)에 속할 수 있다. 다른 실시예에서, 각 도메인(PD1, PD2, PDN)에 하나 또는 2 이상의 기능 블록들이 포함될 수 있다.
각 기능 블록(IP1, IP2, IPN)은 로직부(LU1, LU2, LUN) 및 메모리 코어부(MC1, MC2, MCN)를 포함할 수 있다. 여기서, 메모리 코어부(MC1, MC2, MCN)는 저장된 데이터를 유지하도록 지속적으로 전원 전압을 공급받는 휘발성 메모리 셀을 포함하는 메모리 셀 어레이를 의미하거나, 이러한 휘발성 메모리 셀을 포함하는 메모리 셀 어레이과 함께 상기 메모리 셀 어레이에 대한 기입/독출 동작을 수행하는 주변 회로부(Peripheral Circuit)의 적어도 일부(예를 들어, 로우 디코더, 컬럼 셀렉터, 기입 드라이버, 또는 감지 증폭기 중 적어도 하나)를 포괄하여 의미할 수 있다. 일 실시예에서, 메모리 코어부(MC1, MC2, MCN)는 정적 랜덤 액세스 메모리(Static Random Access Memory; SRAM) 셀을 포함하는 메모리 셀 어레이이거나, 상기 SRAM 셀을 포함하는 메모리 셀 어레이와 이의 주변 회로부의 적어도 일부의 조합(collection)일 수 있다. 다른 실시예에서, 메모리 코어부(MC1, MC2, MCN)는 동적 랜덤 액세스 메모리(Dynamic Random Access Memory; DRAM) 셀 또는 다른 휘발성 메모리 셀을 포함하는 메모리 셀 어레이이거나, 상기 휘발성 메모리 셀을 포함하는 메모리 셀 어레이와 이의 주변 회로부의 적어도 일부의 조합일 수 있다. 로직부(LU1, LU2, LUN)는 각 기능 블록(IP1, IP2, IPN)의 소정의 기능을 수행하도록 소정의 연산 또는 처리를 수행할 수 있다. 여기서, 로직부(LU1, LU2, LUN)는 상기 메모리 셀 어레이에 대한 주변 회로부(Peripheral Circuit)의 적어도 일부(예를 들어, 어드레스 입력 버퍼, 입력 데이터 래치 또는 출력 데이터 드라이버 중 적어도 하나) 또는 전부를 포함할 수 있다.
일 실시예에서, 복수의 기능 블록들(IP1, IP2, IPN)의 복수의 로직부들(LU1, LU2, LUN), 또는 복수의 로직부들(LU1, LU2, LUN)에 각각 포함된 복수의 주변 회로부들의 적어도 일부들 또는 전부들은 전력 관리 집적 회로(Power Management Integrated Circuit; PMIC)(160)에 포함된 복수의 제1 전원 소스들(182, 184, 186)로부터 각각 전력을 공급받을 수 있다. 즉, 복수의 로직부들(LU1, LU2, LUN)(및 복수의 로직부들(LU1, LU2, LUN)에 각각 포함된 복수의 주변 회로부들의 적어도 일부들 또는 전부들)은 복수의 제1 전원 소스들(182, 184, 186)에 각각 연결되고, 복수의 제1 전원 소스들(182, 184, 186)로부터 복수의 제1 전원 전압들(VDD1-1, VDD1-2, VDD1-N)을 각각 공급받을 수 있다.
일 실시예에서, 각 제1 전원 소스(182, 184, 186)는 상응하는 기능 블록(IP1, IP2, IPN)의 동작 조건(예를 들어, 요구되는 처리량(Throughput) 또는 요구되는 동작 속도)에 따라 제1 전원 전압(VDD1-1, VDD1-2, VDD1-N)을 동적으로 변경할 수 있다. 즉, 시스템-온-칩(100)의 전력 소모의 감소를 위하여, 전원 전압 및/또는 동작 주파수를 동적으로 변경시키는 DVFS(Dynamic Voltage Frequency Scaling) 기술이 시스템-온-칩(100)에 적용될 수 있다. 예를 들어, 제1 기능 블록(IP1)에 대하여 현재에 낮은 처리량이 요구되거나, 낮은 동작 속도가 요구되는 경우, 제1 기능 블록(IP1)의 로직부(LU1)에 전원을 공급하는 제1 전원 소스(160)는 전력 소모의 감소를 위하여 제1 기능 블록(IP1)의 로직부(LU1)에 인가되는 제1 전원 전압(VDD1-1)의 전압 레벨을 감소시킬 수 있다.
한편, 복수의 기능 블록들(IP1, IP2, IPN)의 동작 조건들은 서로 다를 수 있고, 따라서, 복수의 기능 블록들(IP1, IP2, IPN)에서 요구되는 복수의 제1 전원 전압들(VDD1-1, VDD1-2, VDD1-N)의 전압 레벨들이 서로 다를 수 있다. 이에 따라, 일 실시예에서, 복수의 기능 블록들(IP1, IP2, IPN)은 서로 다른 전원 도메인들(PD1, PD2, PDN)에 속하고, 복수의 기능 블록들(IP1, IP2, IPN)에 각각 상응하는 복수의 제1 전원 소스들(182, 184, 186)로부터 복수의 제1 전원 전압들(VDD1-1, VDD1-2, VDD1-N)을 각각 공급받으며, 각각의 제1 전원 소스들(182, 184, 186)은 상응하는 기능 블록들(IP1, IP2, IPN)에 적합한 전원 레벨들을 가지는 제1 전원 전압들(VDD1-1, VDD1-2, VDD1-N)을 생성할 수 있다. 이에 따라, 복수의 기능 블록들(IP1, IP2, IPN)의 전력 소모가 최소화될 수 있고, 시스템-온-칩(100)의 전력 소모가 최소화될 수 있다. 또한, 실시예에 따라, 각 전원 도메인(PD1, PD2, PDN)에 하나 또는 2 이상의 기능 블록들이 포함될 수 있고, PMIC(160)는 시스템-온-칩(100)에 포함된 전원 도메인들(PD1, PD2, PDN)의 수에 상응하는 수의 제1 전원 소스들(182, 184, 186)을 포함할 수 있다.
일 실시예에서, 높은 전력 효율을 가지도록, 복수의 제1 전원 소스들(182, 184, 186)은 높은 전력 변환 효율을 가지는 벅(BUCK) 변환기들로 구현될 수 있다. 예를 들어, 전자 기기의 배터리의 전원 전압이 벅(BUCK) 변환기들에 의해 제1 전원 전압들(VDD1-1, VDD1-2, VDD1-N)로 변환됨으로써, 상기 전자 기기의 전력 효율이 더욱 향상될 수 있다. 한편, 다른 실시예에서, 복수의 제1 전원 소스들(182, 184, 186) 각각은 로우 드롭아웃(low dropout)(LDO) 레귤레이터, 또는 다른 변환기 또는 레귤레이터로 구현될 수 있다.
시스템-온-칩(100)의 전력 소모 감소를 위하여 복수의 로직부들(LU1, LU2, LUN)(및 복수의 로직부들(LU1, LU2, LUN)에 각각 포함된 복수의 주변 회로부들의 적어도 일부들 또는 전부들)에 동적으로 변경되는 제1 전원 전압들(VDD1-1, VDD1-2, VDD1-N)이 공급되나, 공정 미세화로 인하여 메모리 셀의 특성 산포가 증가됨에 따라, 낮은 전원 전압에서의 메모리 셀의 동작 안정성이 보장되지 않을 수 있고, 이에 따라, 메모리 코어부(MC1, MC2, MCN)가 정상적으로 동작하기 위한 최소 전원 전압은 로직부(LU1, LU2, LUN)가 정상적으로 동작하기 위한 최소 전원 전압보다 낮을 수 있다. 따라서, 복수의 메모리 코어부들(MC1, MC2, MCN)에는 복수의 메모리 코어부들(MC1, MC2, MCN)이 정상적으로 동작하기 위한 최소 전원 전압 이상의 전원 전압을 인가되어야 한다. 또한, 각 메모리 코어부(MC1, MC2, MCN)의 동작 안정성을 위하여, 각 메모리 코어부(MC1, MC2, MCN)에 인가되는 전원 전압은 상응하는 주변 회로부에 인가되는 전원 전압보다 높거나 같은 것이 바람직하다.
일 실시예에서, 복수의 메모리 코어부들(MC1, MC2, MCN)의 이러한 동작 안정성을 보장하기 위하여, 시스템-온-칩(100)은 PMIC(160)에 포함된 적어도 하나의 제2 전원 소스(190)로부터 고정된 전원 전압인 제2 전원 전압(VDD2)을 공급받을 수 있다. 일 실시예에서, 제2 전원 전압(VDD2)은 복수의 메모리 코어부들(MC1, MC2, MCN)에서 요구되는 최소 전원 전압과 동일한 전압 레벨을 가질 수 있다. 다른 실시예에서, 제2 전원 전압(VDD2)은 복수의 메모리 코어부들(MC1, MC2, MCN)에서 요구되는 최소 전원 전압보다 높은 전압 레벨을 가질 수 있다. 한편, 일 실시예에서, 리플(ripple)과 같은 노이즈가 적고 안정적인 제2 전원 전압(VDD2)을 생성하도록, 제2 전원 소스(190)는 로우 드롭아웃(low dropout)(LDO) 레귤레이터로 구현될 수 있다. 또한, 일 실시예에서, 전력 효율을 향상시키도록, 배터리의 전원 전압이 벅 변환기에 의해 변환된 후, 상기 로우 드롭아웃 레귤레이터에 의해 제2 전원 전압(VDD2)으로 다시 변환될 수 있다. 다른 실시예에서, 제2 전원 소스(190)는 벅 변환기, 또는 다른 변환기 또는 레귤레이터로 구현될 수 있다. 또한, 시스템-온-칩(100)은 복수의 전원 경로 제어기들(122, 124, 126)을 이용하여 각각의 메모리 코어부들(MC1, MC2, MCN)에 상응하는 제1 전원 전압(VDD1-1, VDD1-2, VDD1-N) 또는 제2 전원 전압(VDD2)을 선택적으로 공급할 수 있다.
복수의 전원 경로 제어기들(122, 124, 126)은 제1 입력 단자들(IN1)에서 복수의 제1 전원 소스들(182, 184, 186)에 각각 연결되고, 제2 입력 단자들(IN2)에서 적어도 하나의 제2 전원 소스(190)에 공통적으로 연결되며, 출력 단자들(OUT)에서 복수의 메모리 코어부들(MC1, MC2, MCN)에 각각 연결될 수 있다. 각 전원 경로 제어기(122, 124, 126)는 복수의 제1 전원 소스들(182, 184, 186) 중 상응하는 제1 전원 소스로부터 공급되는 제1 전원 전압(VDD1-1, VDD1-2, VDD1-N)과 제2 전원 소스(190)로부터 공급되는 제2 전원 전압(VDD2)을 비교하고, 비교의 결과에 따라 제1 전원 전압(VDD1-1, VDD1-2, VDD1-N) 또는 제2 전원 전압(VDD2)을 상응하는 메모리 코어부(MC1, MC2, MCN)에 선택적으로 제공함으로써, 각 기능 블록(IP1, IP2, IPN)의 동작 조건에 부합되는 전원 전압을 메모리 코어부(MC1, MC2, MCN)에 공급하면서 메모리 코어부(MC1, MC2, MCN)에 대한 최소 전원 전압 이상의 전원 전압을 메모리 코어부(MC1, MC2, MCN)에 공급할 수 있다.
예를 들어, 도 2에 도시된 바와 같이, 복수의 제1 전원 전압들(VDD1-1, VDD1-1, VDD1-N)은 상응하는 기능 블록들(IP1, IP2, IPN)의 동작 조건들에 따라 동적으로 변경될 수 있고, 제2 전원 전압(VDD2)은 메모리 코어부(MC1, MC2, MCN)에 대한 최소 전원 전압과 동일하거나 높은 전압으로 고정된 전원 전압일 수 있다. 각 전원 경로 제어기(122, 124, 126)는 출력 전원 전압(PPC1_OUT, PPC2_OUT, PPCN_OUT)으로서 상응하는 제1 전원 전압(VDD1-1, VDD1-2, VDD1-N) 또는 제2 전원 전압(VDD2) 중 높은 전원 전압을 상응하는 메모리 코어부(MC1, MC2, MCN)에 전송할 수 있다. 즉, 각 메모리 코어부(MC1, MC2, MCN)는, 상응하는 전원 경로 제어기(122, 124, 126)에 의해, 상응하는 제1 전원 소스(182, 184, 186)로부터 공급되는 제1 전원 전압(VDD1-1, VDD1-2, VDD1-N) 또는 제2 전원 소스(190)로부터 공급되는 제2 전원 전압(VDD2) 중 높은 전원 전압을 공급받을 수 있다. 이에 따라, 각 메모리 코어부(MC1, MC2, MCN)가 메모리 코어부(MC1, MC2, MCN)에 대한 최소 전원 전압 이상의 전원 전압을 공급받음으로써, 각 메모리 코어부(MC1, MC2, MCN)의 동작 안정성이 보장될 수 있다.
예를 들어, 도 3에 도시된 바와 같이, 각 전원 경로 제어기(200)는 제1 전원 소스(180)로부터 공급되는 제1 전원 전압(VDD1)이 제2 전원 소스(190)로부터 공급되는 제2 전원 전압(VDD2)보다 높은 전압 레벨을 가지는 경우, 메모리 코어부(MC)에 제1 전원 소스(180)로부터 공급되는 제1 전원 전압(VDD1)을 전송하고, 제1 전원 소스(180)로부터 공급되는 제1 전원 전압(VDD1)이 제2 전원 소스(190)로부터 공급되는 제2 전원 전압(VDD2)보다 낮은 전압 레벨을 가지는 경우, 메모리 코어부(MC)에 제2 전원 소스(190)로부터 공급되는 제2 전원 전압(VDD2)을 전송할 수 있다. 이러한 동작을 수행하도록, 각 전원 경로 제어기(200)는 제1 전원 소스(180)와 메모리 코어부(MC) 사이에 배치되는 제1 스위치(250), 제2 전원 소스(190)와 메모리 코어부(MC) 사이에 배치되는 제2 스위치(270), 제1 전원 소스(180)로부터 공급되는 제1 전원 전압(VDD1)과 제2 전원 소스(190)로부터 공급되는 제2 전원 전압(VDD2)을 비교하는 비교기(210), 및 비교기(210)의 비교 결과로서 제1 전원 전압(VDD1)이 제2 전원 소스(190)로부터 공급되는 제2 전원 전압(VDD2)보다 높은 전압 레벨을 가지는 경우 제1 스위치(250)를 활성화하도록 제1 스위칭 신호(SWS1)를 생성하고, 제1 전원 소스(180)로부터 공급되는 제1 전원 전압(VDD1)이 제2 전원 소스(190)로부터 공급되는 제2 전원 전압(VDD2)보다 낮은 전압 레벨을 가지는 경우 제2 스위치(270)를 활성화하도록 제2 스위칭 신호(SWS2)를 생성하는 스위치 제어부를 포함할 수 있다.
한편, 일 실시예에서, 각 전원 경로 제어기(200)는 스위치 제어부(230)와 제1 스위치(250) 사이에 제1 저항 및 스위치 제어부(230)와 제2 스위치(270) 사이에 제2 저항을 더 포함할 수 있고, 이에 따라 갑작스러운 전원 경로 변경에 의한 전압/전류 피킹을 방지할 수 있다. 또한, 일 실시예에서, 제1 및 제2 스위치들(250, 270) 각각은 PMOS 트랜지스터로 구현될 수 있고, 각 전원 경로 제어기(200)는 제1 스위칭 신호(SWS1)에 응답하여 제1 스위치(250)의 바디에 제1 스위치(250)의 소스의 전압 또는 제1 스위치(250)의 드레인의 전압 중 높은 전압을 인가하기 위한 PMOS 트랜지스터들, 및 제2 스위칭 신호(SWS2)에 응답하여 제2 스위치(270)의 바디에 제2 스위치(270)의 소스의 전압 또는 제2 스위치(270)의 드레인의 전압 중 높은 전압을 인가하기 위한 PMOS 트랜지스터들을 더 포함할 수 있고, 이에 따라 제1 및 제2 스위치들(250, 270)의 바디들을 통한 전류 누설이 방지될 수 있다. 또한, 일 실시예에서, 각 전원 경로 제어기(200)는 비교기(210)의 각 입력단에 로우 패스 필터를 더 포함하고, 비교기(210)로서 히스테리시스(hysteresis) 비교기를 이용할 수 있다. 이에 따라, 제1 및 제2 전원 전압들(VDD1, VDD2)의 노이즈 또는 메모리 코어부(MC)의 부하 전류의 변화에 의해 발생되는 원치 않는 전원 경로 스위칭 또는 반복되는 스위칭을 방지할 수 있다. 또한, 일 실시예에서, 스위치 제어부(230)는 외부 제어 신호를 더욱 수신하고, 상기 외부 제어 신호에 응답하여 동작할 수 있다.
한편, 복수의 기능 블록들(IP1, IP2, IPN)에 이들의 현재 동작 조건들에 따라 각각 상응하는 전원 전압들을 공급하면서, 복수의 메모리 코어부들(MC1, MC2, MCN)에 정상 동작을 위한 최소 전원 전압 이상의 전원 전압들을 공급하기 위하여, 종래의 시스템-온-칩은 복수의 로직부들(LU1, LU2, LUN)의 전원 공급을 위한 복수의 제1 전원 소스들과 함께 복수의 메모리 코어부들(MC1, MC2, MCN)의 전원 공급을 위한 복수의 제2 전원 소스들에 연결되고, 각 제2 전원 소스가 상응하는 메모리 코어부(MC1, MC2, MCN)에 공급되는 전원 전압을 메모리 코어부(MC1, MC2, MCN)에 대한 상기 최소 전원 전압으로 유지하면서 동작 조건에 따라 동적으로 변경한다. 따라서, 종래의 시스템-온-칩에서는, 복수의 메모리 코어부들(MC1, MC2, MCN)의 전원 공급을 위하여 다수의 전원 소스들이 요구되고, 복수의 메모리 코어부들(MC1, MC2, MCN)과 전원 소스들 사이에 다수의 전원 배선들이 요구된다.
그러나, 본 발명의 실시예들에 따른 시스템-온-칩(100)에서는, 복수의 전원 도메인들(PD1, PD2, PDN)이 메모리 코어부(MC1, MC2, MCN)에서 요구되는 최소 전원 전압에 상응하는 고정된 전원 전압인 제2 전원 전압(VDD2)을 생성하는 제2 전원 소스(190)를 공유할 수 있다. 예를 들어, 복수의 전원 경로 제어기들(122, 124, 126)은 복수의 제1 전원 배선들(PL1-1, PL1-2, PL1-N)을 통하여 복수의 제1 전원 소스들(182, 184, 186)에 각각 연결되고, 단일한 제2 전원 배선(PL2)을 통하여 제2 전원 소스(190)에 공통적으로 연결될 수 있다. 이에 따라, 본 발명의 실시예들에 따른 시스템-온-칩(100)에서는, PMIC(160)에 포함된 제2 전원 소스(190)의 수가 감소될 수 있고, 제2 전원 소스(190)에 필요한 수동 소자(예를 들어, 커패시터)의 수가 감소되며, PMIC(160)와 시스템-온-칩(100) 사이의 전원 배선(PL1-1, PL1-2, PL1-N, PL2)의 수가 감소될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 시스템-온-칩(100)에서는, 각 전원 경로 제어기(122, 124, 126)가 상응하는 기능 블록(IP1, IP2, IPN)의 동작 조건에 따라 동적으로 변경되는 제1 전원 전압(VDD1-1, VDD1-2, VDD1-N)과 메모리 코어부(MC1, MC2, MCN)에서 요구되는 최소 전원 전압에 상응하는 고정된 전원 전압인 제2 전원 전압(VDD2)을 비교하여 상기 비교의 결과에 따라 상응하는 메모리 코어부(MC1, MC2, MCN)에 상응하는 제1 전원 전압(VDD1-1, VDD1-2, VDD1-N) 또는 제2 전원 전압(VDD2)을 선택적으로 공급함으로써, 전력 소모를 감소시키면서 메모리 코어부(MC1, MC2, MCN)의 정상적인 동작을 보장할 수 있다. 또한, 본 발명의 실시예들에 따른 시스템-온-칩(100)은, 복수의 전원 도메인들(PD1, PD2, PDN) 또는 복수의 기능 블록들(IP1, IP2, IPN)에 대하여 제2 전원 전압(VDD2)을 생성하는 제2 전원 소스(190)를 공유함으로써, PMIC(160)에 포함된 제2 전원 소스(190)의 수, 수동 소자의 수, 및 PMIC(160)와 시스템-온-칩(100) 사이의 전원 배선(PL1-1, PL1-2, PL1-N, PL2)의 수를 감소시킬 수 있다.
도 4는 본 발명의 다른 실시예에 따른 시스템-온-칩을 나타내는 블록도이고, 도 5는 도 4에 도시된 메모리 코어부들에 공급되는 전원 전압들의 일 예를 나타내는 타이밍도이며, 도 6은 도 4에 도시된 메모리 코어부들에 공급되는 전원 전압들의 다른 예를 나타내는 타이밍도이다.
도 4를 참조하면, 시스템-온-칩(300)은 복수의 기능 블록들(IP1, IP2, IPN), 및 적어도 하나의 전원 경로 제어기(324, 326)를 포함한다. 도 4의 시스템-온-칩(300)은, 도 1의 제2 전원 소스(190)를 대신하여 복수의 제1 전원 소스들(382, 384, 386) 중 하나의 제1 전원 소스(382)를 공유하는 것 외에, 도 1의 시스템-온-칩(100)과 유사한 구성을 가질 수 있다.
복수의 기능 블록들(IP1, IP2, IPN)은 PMIC(360)에 포함된 복수의 전원 소스들(382, 384, 386)에 각각 연결될 수 있다. 복수의 기능 블록들(IP1, IP2, IPN)에 각각 포함된 복수의 로직부들(LU1, LU2, LUN)(및 복수의 로직부들(LU1, LU2, LUN)에 각각 포함된 복수의 주변 회로부들의 적어도 일부들 또는 전부들)은 복수의 전원 소스들(382, 384, 386)로부터 복수의 전원 전압들(VDD1-1, VDD1-2, VDD1-N)을 각각 공급받을 수 있다.
일 실시예에서, 복수의 기능 블록들(IP1, IP2, IPN)에 각각 연결된 복수의 전원 소스들(382, 384, 386) 중 하나의 전원 소스(382)는 고정된 전원 전압(VDD1-1)을 공급하고, 복수의 전원 소스들(382, 384, 386) 중 나머지 전원 소스들(384, 386)은 상응하는 기능 블록들(IP2, IPN)의 동작 조건들에 따라 동적으로 변경되는 전원 전압들(VDD1-2, VDD1-N)을 공급할 수 있다. 예를 들어, 하나의 전원 소스(382)가 공급하는 고정된 전원 전압(VDD1-1)는 메모리 코어부들(MC1, MC2, MCN)에서 요구되는 최소 전원 전압과 같은 전압 레벨로 고정되거나, 상기 최소 전압보다 높은 전압 레벨로 고정될 수 있다. 한편, 실시예에 따라, 고정된 전원 전압(VDD1-1)을 공급하는 하나의 전원 소스(382) 또는 동적으로 변경되는 전원 전압들(VDD1-2, VDD1-N)을 공급하는 나머지 전원 소스들(384, 386) 각각은 벅 변환기, LDO 레귤레이터, 또는 다른 변환기 또는 레귤레이터로 구현될 수 있다.
또한, 고정된 전원 전압(VDD1-1)을 공급하는 하나의 전원 소스(382)에 상응하는 기능 블록(IP1)에 포함된 메모리 코어부(MC1)는 하나의 전원 소스(382)로부터 고정된 전원 전압(VDD1-1)을 직접 수신하고, 동적으로 변경되는 전원 전압들(VDD1-2, VDD1-N)을 공급하는 나머지 전원 소스들(384, 386)에 상응하는 기능 블록들(IP2, IPN)에 포함된 메모리 코어부들(MC2, MCN)은 전원 경로 제어기들(324, 326)을 통하여 상응하는 전원 소스(384, 386)로부터 공급되는 동적으로 변경되는 전원 전압(VDD1-2, VDD1-N) 또는 고정된 전원 전압(VDD1-1)을 선택적으로 공급받을 수 있다.
예를 들어, 도 5에 도시된 바와 같이, 복수의 전원 소스들(382, 384, 386) 중 하나의 전원 소스(382)는 메모리 코어부들(MC1, MC2, MCN)에서 요구되는 최소 전원 전압과 같은 전압 레벨 또는 이 보다 높은 전압 레벨로 고정된 전원 전압(VDD1-1)을 생성할 수 있고, 하나의 전원 소스(382)에 상응하는 기능 블록(IP1)에 포함된 메모리 코어부(MC1)는 하나의 전원 소스(382)로부터 고정된 전원 전압(VDD1-1)을 직접 수신할 수 있다. 전원 경로 제어기들(324, 326)은 제2 입력 단자들(IN2)에서 하나의 전원 소스(382)에 공통적으로 연결되어 고정된 전원 전압(VDD1-1)을 수신하고, 제1 입력 단자들(IN1)에서 나머지 전원 소스들(384, 386)에 각각 연결되어 동적으로 변경되는 전원 전압들(VDD1-2, VDD1-N)을 각각 수신할 수 있다. 각 전원 경로 제어기(324, 326)는, 출력 단자(OUT)에서 출력 전원 전압(PPC2_OUT, PPCN_OUT)으로서 상응하는 전원 소스(384, 386)로부터 공급되는 동적으로 변경되는 전원 전압(VDD1-2, VDD1-N) 또는 고정된 전원 전압(VDD1-1) 중 높은 전원 전압을 출력함으로써, 상응하는 메모리 코어부(MC2, MCN)에 동적으로 변경되는 전원 전압(VDD1-2, VDD1-N) 또는 고정된 전원 전압(VDD1-1) 중 높은 전원 전압을 공급할 수 있다. 이에 따라, 시스템-온-칩(300)의 전력 소모가 감소되면서, 메모리 코어부들(MC1, MC2, MCN)의 동작 안정성이 보장될 수 있다.
다른 실시예에서, 복수의 전원 소스들(382, 384, 386) 중 하나의 전원 소스(382)는 메모리 코어부들(MC1, MC2, MCN)에서 요구되는 최소 전원 전압보다 높거나 같은 전압 레벨을 가지면서 상응하는 기능 블록(IP1)의 동작 조건에 따라 동적으로 변경되는 전원 전압(VDD1-1)을 공급하고, 복수의 전원 소스들(382, 384, 386) 중 나머지 전원 소스들(384, 386)은 상응하는 기능 블록들(IP2, IPN)의 동작 조건들에 따라 동적으로 변경되는 전원 전압들(VDD1-2, VDD1-N)을 공급할 수 있다.
예를 들어, 도 6에 도시된 바와 같이, 복수의 전원 소스들(382, 384, 386) 중 하나의 전원 소스(382)는 메모리 코어부들(MC1, MC2, MCN)에서 요구되는 최소 전원 전압(VMR)보다 높거나 같은 전압 레벨을 가지면서 동적으로 변경되는 전원 전압(VDD1-1)을 생성할 수 있고, 하나의 전원 소스(382)에 상응하는 기능 블록(IP1)에 포함된 메모리 코어부(MC1)는 하나의 전원 소스(382)로부터 최소 전원 전압(VMR)보다 높거나 같은 전압 레벨을 가지면서 동적으로 변경되는 전원 전압(VDD1-1)을 직접 수신할 수 있다. 전원 경로 제어기들(324, 326)은 제2 입력 단자들(IN2)에서 하나의 전원 소스(382)에 공통적으로 연결되어 최소 전원 전압(VMR)보다 높거나 같은 전압 레벨을 가지면서 동적으로 변경되는 전원 전압(VDD1-1)을 수신하고, 제1 입력 단자들(IN1)에서 나머지 전원 소스들(384, 386)에 각각 연결되어 동적으로 변경되는 전원 전압들(VDD1-2, VDD1-N)을 각각 수신할 수 있다. 각 전원 경로 제어기(324, 326)는, 출력 단자(OUT)에서 출력 전원 전압(PPC2_OUT, PPCN_OUT)으로서 상응하는 전원 소스(384, 386)로부터 공급되는 동적으로 변경되는 전원 전압(VDD1-2, VDD1-N) 또는 최소 전원 전압(VMR)보다 높거나 같은 전압 레벨을 가지면서 동적으로 변경되는 전원 전압(VDD1-1) 중 높은 전원 전압을 출력함으로써, 상응하는 메모리 코어부(MC2, MCN)에 동적으로 변경되는 전원 전압(VDD1-2, VDD1-N) 또는 최소 전원 전압(VMR)보다 높거나 같은 전압 레벨을 가지면서 동적으로 변경되는 전원 전압(VDD1-1) 중 높은 전원 전압을 공급할 수 있다. 이에 따라, 시스템-온-칩(300)의 전력 소모가 감소되면서, 메모리 코어부들(MC1, MC2, MCN)의 동작 안정성이 보장될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 시스템-온-칩(300)에서는, 복수의 기능 블록들(IP1, IP2, IPN)이 복수의 전원 소스들(382, 384, 386)로부터 복수의 전원 전압들(VDD1-1, VDD1-2, VDD1-N)을 각각 공급받고, 복수의 전원 소스들(382, 384, 386) 중 메모리 코어부(MC1, MC2, MCN)에서 요구되는 최소 전원 전압 이상의 전원 전압(VDD1-1)을 생성하는 하나의 전원 소스(382)가 공유됨으로써, PMIC(360)에 포함된 전원 소스의 수, 수동 소자의 수, 및 PMIC(360)와 시스템-온-칩(300) 사이의 전원 배선의 수가 감소될 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 시스템-온-칩을 나타내는 블록도이다.
도 7을 참조하면, 시스템-온-칩(400)은 복수의 기능 블록들(IP1, IPM, IPM+1, IPN), 및 복수의 전원 경로 제어기들(422, 424, 426, 428)를 포함한다. 도 7의 시스템-온-칩(400)은, 제2 전원 소스(490, 492)가 전원 그룹(410, 412)별로 공유되는 것 외에, 도 1의 시스템-온-칩(100)과 유사한 구성을 가질 수 있다.
복수의 기능 블록들(IP1, IPM, IPM+1, IPN)은 PMIC(460)에 포함된 복수의 제1 전원 소스들(482, 484, 486, 488)에 각각 연결될 수 있다. 복수의 기능 블록들(IP1, IPM, IPM+1, IPN)에 각각 포함된 복수의 로직부들(LU1, LUM, LUM+1, LUN)(및 복수의 로직부들(LU1, LUM, LUM+1, LUN)에 각각 포함된 복수의 주변 회로부들의 적어도 일부들 또는 전부들)은 복수의 제1 전원 소스들(482, 484, 486, 488)로부터 복수의 제1 전원 전압들(VDD1-1, VDD1-M, VDD1-M+1, VDD1-N)을 각각 공급받을 수 있다.
시스템-온-칩(400)은 전원 그룹(410, 412)별로 PMIC(460)에 포함된 제2 전원 소스(490, 492)를 공유할 수 있다. 예를 들어, 제1 전원 그룹(410)에 속하는 복수의 기능 블록들(IP1, IPM)에 상응하는 전원 경로 제어기들(422, 424)은 제1 입력 단자들에서 복수의 제1 전원 소스들(482, 484)에 각각 연결되고, 제2 입력 단자들에서 제2 전원 소스(490)에 공통적으로 연결되며, 출력 단자들에서 제1 전원 그룹(410)에 속하는 복수의 기능 블록들(IP1, IPM)에 포함된 메모리 코어부들(MC1, MCM)에 각각 연결될 수 있다. 제1 전원 그룹(410)에 속하는 복수의 기능 블록들(IP1, IPM)에 포함된 메모리 코어부들(MC1, MCM) 각각은, 상응하는 전원 경로 제어기(422, 424)에 의해, 상응하는 제1 전원 소스(482, 484)로부터 공급되는 동적으로 변경되는 제1 전원 전압(VDD1-1, VDD1-M) 또는 제2 전원 소스(490)로부터 공급되는 고정된 제2 전원 전압(VDD2-1)을 선택적으로 공급받을 수 있다.
또한, 제2 전원 그룹(412)에 속하는 복수의 기능 블록들(IPM+1, IPN)에 상응하는 전원 경로 제어기들(426, 428)은 제1 입력 단자들에서 복수의 제1 전원 소스들(486, 488)에 각각 연결되고, 제2 입력 단자들에서 제2 전원 소스(492)에 공통적으로 연결되며, 출력 단자들에서 제2 전원 그룹(412)에 속하는 복수의 기능 블록들(IPM+1, IPN)에 포함된 메모리 코어부들(MCM+1, MCN)에 각각 연결될 수 있다. 제2 전원 그룹(412)에 속하는 복수의 기능 블록들(IPM+1, IPN)에 포함된 메모리 코어부들(MCM+1, MCN) 각각은, 상응하는 전원 경로 제어기(426, 428)에 의해, 상응하는 제1 전원 소스(486, 488)로부터 공급되는 동적으로 변경되는 제1 전원 전압(VDD1-M+1, VDD1-N) 또는 제2 전원 소스(492)로부터 공급되는 고정된 제2 전원 전압(VDD2-2)을 선택적으로 공급받을 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 시스템-온-칩(400)에서는, 제2 전원 소스(490, 492)가 전원 그룹(410, 412)별로 공유됨으로써, PMIC(460)에 포함된 전원 소스의 수, 수동 소자의 수, 및 PMIC(460)와 시스템-온-칩(400) 사이의 전원 배선의 수가 감소될 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 시스템-온-칩을 나타내는 블록도이다.
도 8을 참조하면, 시스템-온-칩(500)은 복수의 기능 블록들(IP1, IP2, IPN), 복수의 전원 경로 제어기들(522, 524, 526), 및 제2 전원 소스(590)를 포함한다. 도 8의 시스템-온-칩(500)은, 제2 전원 소스(590)가 시스템-온-칩(500) 내부에 위치하는 것 외에, 도 1의 시스템-온-칩(100)과 유사한 구성을 가질 수 있다.
복수의 기능 블록들(IP1, IP2, IPN)은 PMIC(560)에 포함된 복수의 제1 전원 소스들(582, 584, 586)에 각각 연결될 수 있다. 복수의 기능 블록들(IP1, IP2, IPN)에 각각 포함된 복수의 로직부들(LU1, LU2, LUN)(및 복수의 로직부들(LU1, LU2, LUN)에 각각 포함된 복수의 주변 회로부들의 적어도 일부들 또는 전부들)은 복수의 제1 전원 소스들(582, 584, 586)로부터 상응하는 기능 블록들(IP1, IP2, IPN)의 동작 조건들에 따라 동적으로 변경되는 복수의 제1 전원 전압들(VDD1-1, VDD1-2, VDD1-N)을 각각 공급받을 수 있다.
복수의 전원 경로 제어기들(522, 524, 526)은 시스템-온-칩(500) 외부의 PMIC(560)에 포함된 복수의 제1 전원 소스들(582, 584, 586)에 각각 연결되고, 시스템-온-칩(500) 내에 위치하는 제2 전원 소스(590)에 공통적으로 연결될 수 있다. 제2 전원 소스(590)는 메모리 코어부들(MC1, MC2, MCN)에서 요구되는 최소 전원 전압에 상응하는 고정된 전원 전압인 제2 전원 전압(VDD2)을 생성할 수 있다. 일 실시예에서, 제2 전원 소스(590)는 외부의 배터리로부터 직접 수신된 전원 전압을 제2 전원 전압(VDD2)으로 변환할 수 있다. 다른 실시예에서, 외부의 배터리의 전원 전압이 PMIC(560)에 포함된 벅 변환기(595)에 의해 변환되어 제2 전원 소스(590)에 제공되고, 제2 전원 소스(590)는 벅 변환기(595)로부터 수신된 전원 전압을 제2 전원 전압(VDD2)으로 변환할 수 있다.
각 메모리 코어부(MC1, MC2, MCN)는, 상응하는 전원 경로 제어기(522, 524, 526)에 의해, 복수의 제1 전원 소스들(582, 584, 586) 중 상응하는 제1 전원 소스로부터 공급되는 동적으로 변경되는 제1 전원 전압(VDD1-1, VDD1-2, VDD1-N) 또는 제2 전원 소스(590)로부터 공급되는 고정된 제2 전원 전압(VDD2)을 선택적으로 공급받을 수 있다. 이에 따라, 시스템-온-칩(500)의 전력 소모가 감소되면서, 메모리 코어부들(MC1, MC2, MCN)의 동작 안정성이 보장될 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 시스템-온-칩을 나타내는 블록도이다.
도 9를 참조하면, 시스템-온-칩(600)은 복수의 기능 블록들(IP1, IP2, IPN), 복수의 전원 경로 제어기들(622, 624, 626) 및 복수의 기능 블록들(IP1, IP2, IPN) 중 하나의 기능 블록(IP1)을 위한 전원 소스(682)를 포함한다. 도 9의 시스템-온-칩(600)은, 기능 블록(IP1)을 위한 전원 소스(682)가 시스템-온-칩(600) 내부에 위치하는 것 외에, 도 4의 시스템-온-칩(300)과 유사한 구성을 가질 수 있다.
복수의 기능 블록들(IP1, IP2, IPN) 중 하나의 기능 블록(IP1)은 시스템-온-칩(600) 내부에 위치하는 전원 소스(682)에 연결되고, 나머지 기능 블록들(IP2, IPN)은 시스템-온-칩(600) 외부의 PMIC(660)에 포함된 복수의 전원 소스들(684, 686)에 각각 연결될 수 있다. 복수의 기능 블록들(IP1, IP2, IPN)에 각각 포함된 복수의 로직부들(LU1, LU2, LUN)(및 복수의 로직부들(LU1, LU2, LUN)에 각각 포함된 복수의 주변 회로부들의 적어도 일부들 또는 전부들)은 복수의 전원 소스들(682, 684, 686)로부터 복수의 전원 전압들(VDD1-1, VDD1-2, VDD1-N)을 각각 공급받을 수 있다.
시스템-온-칩(600) 내부에 위치하는 전원 소스(682)는 메모리 코어부들(MC1, MC2, MCN)에서 요구되는 최소 전원 전압에 상응하는 고정된 전원 전압(VDD1-1)을 공급하거나, 메모리 코어부들(MC1, MC2, MCN)에서 요구되는 최소 전원 전압보다 높거나 같은 전압 레벨을 가지면서 상응하는 기능 블록(IP1)의 동작 조건에 따라 동적으로 변경되는 전원 전압(VDD1-1)을 공급할 수 있다. PMIC(660)에 포함된 복수의 전원 소스들(684, 686)은 상응하는 기능 블록들(IP2, IPN)의 동작 조건들에 따라 동적으로 변경되는 전원 전압들(VDD1-2, VDD1-N)을 공급할 수 있다.
기능 블록(IP1)의 메모리 코어부(MC1)는 시스템-온-칩(600) 내부에 위치하는 전원 소스(682)로부터 전원 전압(VDD1-1)을 직접 공급받을 수 있다. 전원 경로 제어기들(324, 326)은 시스템-온-칩(600) 내부에 위치하는 전원 소스(682)에 공통적으로 연결될 수 있고, 상응하는 메모리 코어부들(MC2, MCN)에 PMIC(660)에 포함된 상응하는 전원 소스(684, 686)로부터 공급되는 동적으로 변경되는 전원 전압(VDD1-2, VDD1-N) 또는 시스템-온-칩(600) 내부에 위치하는 전원 소스(682)로부터 공급되는 고정된 전원 전압(VDD1-1)을 선택적으로 전송할 수 있다. 이에 따라, 시스템-온-칩(600)의 전력 소모가 감소되면서, 메모리 코어부들(MC1, MC2, MCN)의 동작 안정성이 보장될 수 있다.
도 10은 본 발명의 실시예들에 따른 모바일 기기를 나타내는 블록도이고, 도 11은 도 10의 모바일 기기가 스마트폰으로 구현되는 일 예를 나타내는 도면이다.
도 10 및 도 11을 참조하면, 모바일 기기(700)(또는 전자 기기)는 시스템-온-칩(710) 및 PMIC(780)를 포함할 수 있다. 모바일 기기(700)는 복수의 장치들 또는 모듈들(720, 730, 740, 750, 760, 770)을 더 포함할 수 있다. 한편, 도 11에 도시된 바와 같이, 모바일 기기(700)는 스마트폰으로 구현될 수 있다.
시스템-온-칩(710)은 모바일 기기(700)의 전반적인 동작을 제어할 수 있다. 다시 말하면, 시스템-온-칩(710)은 메모리 장치(720), 저장 장치(730) 및 복수의 모듈들(740, 750, 760, 770)을 제어할 수 있다. 예를 들어, 시스템-온-칩(710)은 모바일 기기(700)에 구비되는 애플리케이션 프로세서(Application Processor; AP)일 수 있다.
시스템-온-칩(710)은 도 1, 도 4, 도 7, 도 8 또는 도 9에 도시된 시스템-온-칩(100, 300, 400, 500, 600)일 수 있으며, PMIC(780)로부터 전원을 공급받을 수 있다. 시스템-온-칩(710)은 복수의 기능 블록들(IP1, IPN) 및 복수의 전원 경로 제어기들(PPC1, PPCN)을 포함할 수 있다. 복수의 기능 블록들(IP1, IPN)에 포함된 복수의 로직부들(LU1, LUN)은 PMIC(780)에 포함된 복수의 제1 전원 소스들(PS1-1, PS1-N)로부터 동적으로 변경되는 복수의 제1 전원 전압들을 각각 공급받을 수 있다. 복수의 전원 경로 제어기들(PPC1, PPCN)은 PMIC(780)에 포함된 복수의 제1 전원 소스들(PS1-1, PS1-N)에 각각 연결되고, PMIC(780)에 포함된 고정된 전원 전압인 제2 전원 전압을 생성하는 적어도 하나의 제2 전원 소스(PS2)에 공통적으로 연결될 수 있다. 각 전원 경로 제어기(PPC1, PPCN)는 상응하는 메모리 코어부(MC1, MCN)에 상응하는 제1 전원 소스(PS1-1, PS1-N)로부터 공급되는 제1 전원 전압 또는 제2 전원 소스(PS2)로부터 공급되는 제2 전원 전압을 선택적으로 제공할 수 있다. 이에 따라, 본 발명의 실시예들에 따른 시스템-온-칩(710)은 전력 소모를 감소시키면서, 메모리 코어부(MC1, MCN)의 정상적인 동작을 보장할 수 있다. 또한, 본 발명의 실시예들에 따른 시스템-온-칩(710)에서, 복수의 전원 경로 제어기들(PPC1, PPCN)이 적어도 하나의 제2 전원 소스(PS2)를 공유 또는 공통적으로 연결됨으로써, 전원 소스의 수, 수동 소자의 수 및 전원 배선의 수가 감소될 수 있다.
메모리 장치(720) 및 저장 장치(730)는 모바일 기기(700)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(720)는 DRAM(dynamic random access memory) 장치, SRAM(static random access memory) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치에 상응할 수 있고, 저장 장치(730)는 EPROM(erasable programmable read-only memory) 장치, EEPROM(electrically erasable programmable read-only memory) 장치, 플래시 메모리(flash memory) 장치, PRAM(phase change random access memory) 장치, RRAM(resistance random access memory) 장치, NFGM(nano floating gate memory) 장치, PoRAM(polymer random access memory) 장치, MRAM(magnetic random access memory) 장치, FRAM(ferroelectric random access memory) 장치 등과 같은 비휘발성 메모리 장치에 상응할 수 있다. 실시예에 따라서, 저장 장치(730)는 솔리드 스테이트 드라이브(solid state drive; SSD), 하드 디스크 드라이브(hard disk drive; HDD), 씨디롬(CD-ROM) 등을 더 포함할 수도 있다.
복수의 모듈들(740, 750, 760, 770)은 모바일 기기(700)의 다양한 기능들을 각각 수행할 수 있다. 예를 들어, 모바일 기기(700)는 통신 기능을 수행하기 위한 통신 모듈(740)(예를 들어, CDMA(code division multiple access) 모듈, LTE(long term evolution) 모듈, RF(radio frequency) 모듈, UWB(ultra wideband) 모듈, WLAN(wireless local area network) 모듈, WIMAX(worldwide interoperability for microwave access) 모듈 등), 카메라 기능을 수행하기 위한 카메라 모듈(750), 표시 기능을 수행하기 위한 디스플레이 모듈(760), 터치 입력 기능을 수행하기 위한 터치 패널 모듈(770) 등을 포함할 수 있다. 실시예에 따라서, 모바일 기기(700)는 GPS(global positioning system) 모듈, 마이크 모듈, 스피커 모듈, 자이로스코프(gyroscope) 모듈 등을 더 포함할 수 있다. 다만, 모바일 기기(700)에 구비되는 복수의 모듈들(740, 750, 760, 770)의 종류는 그에 한정되지 않음은 자명하다.
도 12는 도 10의 모바일 기기에서 사용되는 인터페이스의 일 예를 나타내는 블록도이다.
도 12를 참조하면, 모바일 기기(800)는 시스템-온-칩(802) 및 복수의 인터페이스들(811, 812, 813, 814, 815, 816, 817, 818, 819, 820, 821, 822, 823)을 포함한다. 실시예에 따라서, 모바일 기기(800)는 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(Personal Digital Assistant; PDA), 휴대형 멀티미디어 플레이어(Portable Multimedia Player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation) 시스템 등과 같은 임의의 모바일 시스템으로 구현될 수 있다.
시스템-온-칩(802)은 모바일 기기(800)의 전반적인 동작을 제어할 수 있다. 예를 들어, 시스템-온-칩(802)은 모바일 기기(800)에 구비되는 애플리케이션 프로세서(Application Processor; AP)일 수 있다.
시스템-온-칩(802)은 복수의 인터페이스들(811~823) 각각을 통하여 다수의 주변 장치들 각각과 통신할 수 있다. 예컨대, 복수의 인터페이스들(811~823) 각각은 복수의 기능 블록들(IP1, IP2) 중에서 상응하는 기능 블록으로부터 출력된 적어도 하나의 제어 신호를 상기 다수의 주변 장치들 각각으로 전송할 수 있다.
예를 들어, 시스템-온-칩(802)은 각 디스플레이 인터페이스(811, 812)를 통하여 디스플레이 장치(panel display)의 동작을 제어할 수 있다. 디스플레이 장치는 LCD(liquid crystal device) 디스플레이, LED(light emitting diode) 디스플레이, OLED(Organic Light Emitting Diode) 디스플레이, 또는 AMOLED(Active Matrix Organic Light-Emitting Diode) 디스플레이를 포함할 수 있다.
시스템-온-칩(802)은 캠코더 인터페이스(813)를 통하여 캠코더의 동작을 제어할 수 있고, TV 인터페이스(814)를 통하여 TV 모듈의 동작을 제어할 수 있고, 이미지 센서 인터페이스(815)를 통하여 카메라 모듈 또는 이미지 센서 모듈의 동작을 제어할 수 있다.
시스템-온-칩(802)은 GPS 인터페이스(816)를 통하여 GPS 모듈의 동작을 제어할 수 있고, UWB 인터페이스(817)를 통하여 UWB(ultra wideband) 모듈의 동작을 제어할 수 있고, USB 드라이브 인터페이스(818)를 통하여 USB 드라이브의 동작을 제어할 수 있다.
시스템-온-칩(802)은 DRAM 인터페이스(dynamic random access memory interface; 819)를 통하여 DRAM의 동작을 제어할 수 있고, 비휘발성 메모리 인터페이스(820), 예컨대 플래시 메모리 인터페이스를 통하여 비휘발성 메모리, 예컨대 플래시 메모리의 동작을 제어할 수 있고, 오디오 인터페이스(821)를 통하여 오디오 모듈의 동작을 제어할 수 있고, MFC 인터페이스(822)를 통하여 MFC의 동작을 제어할 수 있고, MP3 플레이어 인터페이스(823)를 통하여 MP3플레이어의 동작을 제어할 수 있다. 여기서 모듈(module) 또는 인터페이스는 하드웨어 및/또는 소프트웨어로 구현될 수 있다.
시스템-온-칩(802)은 도 1, 도 4, 도 7, 도 8 또는 도 9에 도시된 시스템-온-칩(100, 300, 400, 500, 600)일 수 있으며, 복수의 기능 블록들(IP1, IPN) 및 복수의 전원 경로 제어기들(PPC1, PPCN)을 포함할 수 있다. 복수의 기능 블록들(IP1, IPN)에 포함된 복수의 로직부들(LU1, LUN)은 동적으로 변경되는 복수의 제1 전원 전압들을 각각 공급받을 수 있다. 각 전원 경로 제어기(PPC1, PPCN)는 상응하는 메모리 코어부(MC1, MCN)에 동적으로 변경되는 제1 전원 전압 또는 고정된 제2 전원 전압을 선택적으로 제공할 수 있다. 이에 따라, 본 발명의 실시예들에 따른 시스템-온-칩(802)은 전력 소모를 감소시키면서, 메모리 코어부(MC1, MCN)의 정상적인 동작을 보장할 수 있다. 또한, 본 발명의 실시예들에 따른 시스템-온-칩(802)에서, 복수의 전원 경로 제어기들(PPC1, PPCN)이 적어도 하나의 전원 소스를 공유 또는 공통적으로 연결됨으로써, 전원 소스의 수, 수동 소자의 수 및 전원 배선의 수가 감소될 수 있다.
도 13은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 13을 참조하면, 전자 기기(1000)는 이미지 처리부(1100), 무선 송수신부(1200), 오디오 처리부(1300), 이미지 파일 생성부(1400), 메모리 장치(1500), 유저 인터페이스(1600), 애플리케이션 프로세서(1700) 및 PMIC(1800)를 포함한다.
이미지 처리부(1100)는 렌즈(1110), 이미지 센서(1120), 이미지 프로세서(1130) 및 디스플레이부(1140)를 포함한다. 무선 송수신부(1200)는 안테나(1210), 트랜시버(1220) 및 모뎀(1230)을 포함한다. 오디오 처리부(1300)는 오디오 프로세서(1310), 마이크(1320) 및 스피커(1330)를 포함한다.
애플리케이션 프로세서(1700)는 도 1, 도 4, 도 7, 도 8 또는 도 9에 도시된 시스템-온-칩(100, 300, 400, 500, 600)일 수 있다. 애플리케이션 프로세서(1700)는 PMIC(1800)로부터 애플리케이션 프로세서(1700)에 포함된 복수의 기능 블록들 또는 복수의 전원 도메인들에 각각 상응하는 복수의 제1 전원 전압들을 공급받고, 상기 복수의 제1 전원 전압들은 애플리케이션 프로세서(1700)의 전력 소모 감소를 위하여 동적으로 변경될 수 있다. 또한, 애플리케이션 프로세서(1700)는 PMIC(1800)로부터 애플리케이션 프로세서(1700)에 포함된 복수의 메모리 코어부들의 최소 전원 전압에 상응하는 고정된 제2 전원 전압을 공급받을 수 있다. 애플리케이션 프로세서(1700)는 복수의 메모리 코어부들에 각각 상응하는 복수의 전원 경로 제어기들을 이용하여 복수의 메모리 코어부들에 제1 전원 전압 또는 제2 전원 전압을 선택적으로 공급함으로써, 전력 소모를 감소시키면서, 메모리 코어부의 정상적인 동작을 보장할 수 있다. 또한, 애플리케이션 프로세서(1700)가 PMIC(1800)로부터 단일 또는 적은 수의 제2 전원 전압을 수신함으로써, 전원 소스의 수, 수동 소자의 수 및 전원 배선의 수가 감소될 수 있다.
본 발명의 실시예들에 따른 시스템-온-칩은 전력 소모를 감소하고 시스템의 성능을 향상하기 위하여 유용하게 이용될 수 있다. 특히 고속으로 동작하고 전력 감소가 요구되는 스마트폰, 태블릿 컴퓨터(tablet computer), PDA(personal digital assistant), EDA(enterprise digital assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP(portable multimedia player) 등과 같은 전자 기기에 더욱 유용하게 적용될 수 있다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
100, 300, 400, 500, 600: 시스템-온-칩
IP1, IP2, IPM, IPM+1, IPN: 기능 블록
LU1, LU2, LUM, LUM+1, LUN: 로직부
MC1, MC2, MCM, MCM+1, MCN: 메모리 코어부
122, 124, 126, 200, 324, 326, 422, 424, 426, 428, 522, 524, 526, 624, 626: 전원 경로 제어기

Claims (20)

  1. 복수의 로직부들 및 복수의 메모리 코어부들을 각각 포함하는 복수의 기능 블록들; 및
    제1 입력 단자들에서 복수의 제1 전원 소스들에 각각 연결되고, 제2 입력 단자들에서 적어도 하나의 제2 전원 소스에 공통적으로 연결되며, 출력 단자들에서 상기 복수의 메모리 코어부들에 각각 연결된 복수의 전원 경로 제어기들을 포함하고,
    상기 복수의 로직부들은 상기 복수의 제1 전원 소스들에 각각 연결되고, 상기 복수의 제1 전원 소스들로부터 복수의 제1 전원 전압들을 각각 공급받으며,
    상기 복수의 메모리 코어부들 각각은, 상기 복수의 전원 경로 제어기들 중 상응하는 전원 경로 제어기에 의해, 상기 복수의 제1 전원 소스들 중 상응하는 제1 전원 소스로부터 공급되는 상기 제1 전원 전압 또는 상기 제2 전원 소스로부터 공급되는 제2 전원 전압을 선택적으로 공급받는 시스템-온-칩.
  2. 제1 항에 있어서, 상기 제1 전원 전압은 상기 복수의 기능 블록들 중 상응하는 기능 블록의 동작 조건에 따라 동적으로 변경되는 전원 전압이고,
    상기 제2 전원 전압은 고정된 전원 전압인 시스템-온-칩.
  3. 제2 항에 있어서, 상기 제2 전원 전압은 상기 복수의 메모리 코어부들에서 요구되는 최소 전원 전압과 동일한 전압 레벨을 가지는 시스템-온-칩.
  4. 제2 항에 있어서, 상기 제2 전원 전압은 상기 복수의 메모리 코어부들에서 요구되는 최소 전원 전압보다 높은 전압 레벨을 가지는 시스템-온-칩.
  5. 제1 항에 있어서, 상기 복수의 전원 경로 제어기들은 복수의 제1 전원 배선들을 통하여 상기 복수의 제1 전원 소스들에 각각 연결되고, 단일한 제2 전원 배선을 통하여 상기 제2 전원 소스에 공통적으로 연결된 시스템-온-칩.
  6. 제1 항에 있어서, 상기 복수의 전원 경로 제어기들 각각은, 상기 상응하는 제1 전원 소스로부터 공급되는 상기 제1 전원 전압이 상기 제2 전원 소스로부터 공급되는 상기 제2 전원 전압보다 높은 전압 레벨을 가지는 경우, 상기 상응하는 메모리 코어부에 상기 상응하는 제1 전원 소스로부터 공급되는 상기 제1 전원 전압을 전송하고, 상기 상응하는 제1 전원 소스로부터 공급되는 상기 제1 전원 전압이 상기 제2 전원 소스로부터 공급되는 상기 제2 전원 전압보다 낮은 전압 레벨을 가지는 경우, 상기 상응하는 메모리 코어부에 상기 제2 전원 소스로부터 공급되는 상기 제2 전원 전압을 전송하는 시스템-온-칩.
  7. 제6 항에 있어서, 상기 복수의 전원 경로 제어기들 각각은,
    상기 상응하는 제1 전원 소스와 상기 상응하는 메모리 코어부 사이에 배치되는 제1 스위치;
    상기 제2 전원 소스와 상기 상응하는 메모리 코어부 사이에 배치되는 제2 스위치;
    상기 상응하는 제1 전원 소스로부터 공급되는 상기 제1 전원 전압과 상기 제2 전원 소스로부터 공급되는 상기 제2 전원 전압을 비교하는 비교기; 및
    상기 비교기의 비교 결과로서 상기 상응하는 제1 전원 소스로부터 공급되는 상기 제1 전원 전압이 상기 제2 전원 소스로부터 공급되는 상기 제2 전원 전압보다 높은 전압 레벨을 가지는 경우 상기 제1 스위치를 활성화하고, 상기 상응하는 제1 전원 소스로부터 공급되는 상기 제1 전원 전압이 상기 제2 전원 소스로부터 공급되는 상기 제2 전원 전압보다 낮은 전압 레벨을 가지는 경우 상기 제2 스위치를 활성화하는 스위치 제어부를 포함하는 시스템-온-칩.
  8. 제1 항에 있어서, 상기 복수의 제1 전원 소스들 중 하나의 제1 전원 소스는 상기 제1 전원 전압으로서 고정된 전원 전압을 공급하고, 상기 복수의 제1 전원 소스들 중 나머지 제1 전원 소스들은 상기 제1 전원 전압들로서 상기 복수의 기능 블록들 중 상응하는 기능 블록들의 동작 조건들에 따라 동적으로 변경되는 전원 전압들을 공급하며,
    상기 고정된 전원 전압을 공급하는 상기 하나의 제1 전원 소스는 상기 제2 전원 소스로서 상기 복수의 전원 경로 제어기들의 상기 제2 입력 단자들에 공통적으로 연결된 시스템-온-칩.
  9. 제1 항에 있어서, 상기 복수의 전원 경로 제어기들은, 상기 복수의 기능 블록들 중 제1 전원 그룹에 속하는 기능 블록들에 각각 연결된 제1 전원 경로 제어기들, 및 상기 복수의 기능 블록들 중 제2 전원 그룹에 속하는 기능 블록들에 각각 연결된 제2 전원 경로 제어기들을 포함하고,
    상기 적어도 하나의 제2 전원 소스는 제3 전원 소스 및 제4 전원 소스를 포함하고,
    상기 제1 전원 경로 제어기들은 상기 제2 입력 단자들에서 상기 제3전원 소스에 공통적으로 연결되고, 상기 제2 전원 경로 제어기들은 상기 제2 입력 단자들에서 상기 제4 전원 소스에 공통적으로 연결된 시스템-온-칩.
  10. 제1 항에 있어서, 상기 복수의 제1 전원 소스들은 벅(buck) 변환기들이고, 상기 제2 전원 소스는 로우 드롭아웃(low dropout, LDO) 레귤레이터인 시스템-온-칩.
  11. 제1 항에 있어서, 상기 복수의 제1 전원 소스들 및 상기 제2 전원 소스는 전력 관리 집적 회로(Power Management Integrated Circuit; PMIC)에 포함된 시스템-온-칩.
  12. 제1 항에 있어서, 상기 제2 전원 소스는 상기 시스템-온-칩 내부에 위치하는 시스템-온-칩.
  13. 제1 로직부 및 제1 메모리 코어부를 포함하는 제1 기능 블록;
    복수의 제2 로직부들 및 복수의 제2 메모리 코어부들을 포함하는 복수의 제2 기능 블록들;
    제1 입력 단자들에서 복수의 제1 전원 소스들에 각각 연결되고, 제2 입력 단자들에서 적어도 하나의 제2 전원 소스에 공통적으로 연결되며, 출력 단자들에서 상기 복수의 제2 메모리 코어부들에 각각 연결된 복수의 전원 경로 제어기들을 포함하고,
    상기 제1 로직부 및 상기 제1 메모리 코어부는 상기 제2 전원 소스로부터 제2 전원 전압을 공급받고,
    상기 복수의 제2 로직부들은 상기 복수의 제1 전원 소스들에 각각 연결되고, 상기 복수의 제1 전원 소스들로부터 복수의 제1 전원 전압들을 각각 공급받으며,
    상기 복수의 제2 메모리 코어부들 각각은, 상기 복수의 전원 경로 제어기들 중 상응하는 전원 경로 제어기에 의해, 상기 복수의 제1 전원 소스들 중 상응하는 제1 전원 소스로부터 공급되는 상기 제1 전원 전압 또는 상기 제2 전원 소스로부터 공급되는 상기 제2 전원 전압을 선택적으로 공급받는 시스템-온-칩.
  14. 제13 항에 있어서, 상기 제1 전원 전압은 상기 복수의 제2 기능 블록들 중 상응하는 기능 블록의 동작 조건에 따라 동적으로 변경되는 전원 전압이고,
    상기 제2 전원 전압은 고정된 전원 전압인 시스템-온-칩.
  15. 제13 항에 있어서, 상기 제1 전원 전압은 상기 복수의 제2 기능 블록들 중 상응하는 기능 블록의 동작 조건에 따라 동적으로 변경되는 전원 전압이고,
    상기 제2 전원 전압은 상기 제1 메모리 코어부 및 상기 복수의 제2 메모리 코어부들에서 요구되는 최소 전원 전압보다 높거나 같은 전압 레벨을 가지면서, 상기 제1 기능 블록의 동작 조건에 따라 동적으로 변경되는 시스템-온-칩.
  16. 제1 전원 그룹에 속하고, 복수의 제1 로직부들 및 복수의 제1 메모리 코어부들을 포함하는 복수의 제1 기능 블록들;
    제2 전원 그룹에 속하고, 복수의 제2 로직부들 및 복수의 제2 메모리 코어부들을 포함하는 복수의 제2 기능 블록들;
    제1 입력 단자들에서 복수의 제1 전원 소스들에 각각 연결되고, 제2 입력 단자들에서 적어도 하나의 제2 전원 소스에 공통적으로 연결되며, 출력 단자들에서 상기 복수의 제1 메모리 코어부들에 각각 연결된 복수의 제1 전원 경로 제어기들; 및
    제1 입력 단자들에서 복수의 제3 전원 소스들에 각각 연결되고, 제2 입력 단자들에서 적어도 하나의 제4 전원 소스에 공통적으로 연결되며, 출력 단자들에서 상기 복수의 제2 메모리 코어부들에 각각 연결된 복수의 제2 전원 경로 제어기들을 포함하고,
    상기 복수의 제1 로직부들은 상기 복수의 제1 전원 소스들에 각각 연결되고, 상기 복수의 제1 전원 소스들로부터 복수의 제1 전원 전압들을 각각 공급받으며,
    상기 복수의 제2 로직부들은 상기 복수의 제3 전원 소스들에 각각 연결되고, 상기 복수의 제3 전원 소스들로부터 복수의 제3 전원 전압들을 각각 공급받으며,
    상기 복수의 제1 메모리 코어부들 각각은, 상기 복수의 제1 전원 경로 제어기들 중 상응하는 전원 경로 제어기에 의해, 상기 복수의 제1 전원 소스들 중 상응하는 제1 전원 소스로부터 공급되는 상기 제1 전원 전압 또는 상기 제2 전원 소스로부터 공급되는 상기 제2 전원 전압을 선택적으로 공급받고,
    상기 복수의 제2 메모리 코어부들 각각은, 상기 복수의 제2 전원 경로 제어기들 중 상응하는 전원 경로 제어기에 의해, 상기 복수의 제3 전원 소스들 중 상응하는 제3 전원 소스로부터 공급되는 상기 제3 전원 전압 또는 상기 제4 전원 소스로부터 공급되는 상기 제4 전원 전압을 선택적으로 공급받는 시스템-온-칩.
  17. 제16 항에 있어서, 상기 제1 전원 전압은 상기 복수의 제1 기능 블록들 중 상응하는 기능 블록의 동작 조건에 따라 동적으로 변경되는 전원 전압이고,
    상기 제2 전원 전압은 상기 복수의 제1 메모리 코어부들에서 요구되는 최소 전원 전압으로 고정된 전원 전압이며,
    상기 제3 전원 전압은 상기 복수의 제2 기능 블록들 중 상응하는 기능 블록의 동작 조건에 따라 동적으로 변경되는 전원 전압이고,
    상기 제4 전원 전압은 상기 복수의 제2 메모리 코어부들에서 요구되는 최소 전원 전압으로 고정된 전원 전압인 시스템-온-칩.
  18. 복수의 로직부들 및 복수의 메모리 코어부들을 각각 포함하는 복수의 기능 블록들;
    제2 전원 전압을 공급하는 제2 전원 소스; 및
    제1 입력 단자들에서 시스템-온-칩의 외부에 위치하는 복수의 제1 전원 소스들에 각각 연결되고, 제2 입력 단자들에서 상기 시스템-온-칩의 내부에 위치하는 상기 제2 전원 소스에 공통적으로 연결되며, 출력 단자들에서 상기 복수의 메모리 코어부들에 각각 연결된 복수의 전원 경로 제어기들을 포함하고,
    상기 복수의 로직부들은 상기 복수의 제1 전원 소스들에 각각 연결되고, 상기 복수의 제1 전원 소스들로부터 복수의 제1 전원 전압들을 각각 공급받으며,
    상기 복수의 메모리 코어부들 각각은, 상기 복수의 전원 경로 제어기들 중 상응하는 전원 경로 제어기에 의해, 상기 복수의 제1 전원 소스들 중 상응하는 제1 전원 소스로부터 공급되는 상기 제1 전원 전압 또는 상기 제2 전원 소스로부터 공급되는 상기 제2 전원 전압을 선택적으로 공급받는 시스템-온-칩.
  19. 제18 항에 있어서, 상기 제2 전원 소스는 상기 제2 전원 전압으로서 고정된 전원 전압을 생성하는 시스템-온-칩.
  20. 동적으로 변경되는 복수의 제1 전원 전압들을 각각 생성하는 복수의 제1 전원 소스들, 및 고정된 제2 전원 전압을 생성하는 적어도 하나의 제2 전원 소스를 포함하는 전력 관리 집적 회로(Power Management Integrated Circuit; PMIC); 및
    상기 전력 관리 집적 회로로부터 전원을 공급받는 시스템-온-칩을 포함하고,
    상기 시스템-온-칩은,
    복수의 로직부들 및 복수의 메모리 코어부들을 각각 포함하는 복수의 기능 블록들; 및
    제1 입력 단자들에서 상기 복수의 제1 전원 소스들에 각각 연결되고, 제2 입력 단자들에서 상기 제2 전원 소스에 공통적으로 연결되며, 출력 단자들에서 상기 복수의 메모리 코어부들에 각각 연결된 복수의 전원 경로 제어기들을 포함하고,
    상기 복수의 로직부들은 상기 복수의 제1 전원 소스들에 각각 연결되고, 상기 복수의 제1 전원 소스들로부터 상기 복수의 제1 전원 전압들을 각각 공급받으며,
    상기 복수의 메모리 코어부들 각각은, 상기 복수의 전원 경로 제어기들 중 상응하는 전원 경로 제어기에 의해, 상기 복수의 제1 전원 소스들 중 상응하는 제1 전원 소스로부터 공급되는 상기 제1 전원 전압 또는 상기 제2 전원 소스로부터 공급되는 제2 전원 전압을 선택적으로 공급받는 전자 기기.
KR1020140141682A 2014-10-20 2014-10-20 전원 경로 제어기를 포함하는 시스템 온 칩 및 전자 기기 KR102275497B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140141682A KR102275497B1 (ko) 2014-10-20 2014-10-20 전원 경로 제어기를 포함하는 시스템 온 칩 및 전자 기기
US14/740,918 US9703366B2 (en) 2014-10-20 2015-06-16 System-on-chip including a power path controller and electronic device
TW104121523A TWI670723B (zh) 2014-10-20 2015-07-02 包括一電源路徑控制器的系統單晶片及電子裝置
CN201510656934.5A CN105528051B (zh) 2014-10-20 2015-10-12 包括电力路径控制器的片上系统和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140141682A KR102275497B1 (ko) 2014-10-20 2014-10-20 전원 경로 제어기를 포함하는 시스템 온 칩 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20160046145A true KR20160046145A (ko) 2016-04-28
KR102275497B1 KR102275497B1 (ko) 2021-07-09

Family

ID=55749034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140141682A KR102275497B1 (ko) 2014-10-20 2014-10-20 전원 경로 제어기를 포함하는 시스템 온 칩 및 전자 기기

Country Status (4)

Country Link
US (1) US9703366B2 (ko)
KR (1) KR102275497B1 (ko)
CN (1) CN105528051B (ko)
TW (1) TWI670723B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190133220A (ko) * 2017-03-28 2019-12-02 퀄컴 인코포레이티드 능동 부하를 사용한 전력 멀티플렉싱
KR20200032386A (ko) * 2018-09-18 2020-03-26 삼성전자주식회사 복수의 입력 전압에 기초하여 전압을 출력하는 전자 회로

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016092536A (ja) 2014-10-31 2016-05-23 ルネサスエレクトロニクス株式会社 半導体装置
US10684671B2 (en) * 2016-05-27 2020-06-16 Qualcomm Incorporated Adaptively controlling drive strength of multiplexed power from supply power rails in a power multiplexing system to a powered circuit
KR102276012B1 (ko) * 2016-07-26 2021-07-12 소니 세미컨덕터 솔루션즈 가부시키가이샤 송신 장치, 송신 방법, 및 통신 시스템
CN109565261B (zh) * 2016-11-22 2021-02-23 华为技术有限公司 一种供电电路及音频播放设备
KR20180095173A (ko) * 2017-02-17 2018-08-27 에스케이하이닉스 주식회사 파워 메쉬 구조를 갖는 반도체 메모리 장치
CN108630249B (zh) * 2017-03-24 2022-03-04 铠侠股份有限公司 半导体存储装置
US10254823B2 (en) 2017-03-28 2019-04-09 Qualcomm Incorporated Power management using duty cycles
US10529407B2 (en) 2017-07-20 2020-01-07 Samsung Electronics Co., Ltd. Memory device including a plurality of power rails and method of operating the same
US10248558B2 (en) * 2017-08-29 2019-04-02 Qualcomm Incorporated Memory leakage power savings
US10466766B2 (en) * 2017-11-09 2019-11-05 Qualcomm Incorporated Grouping central processing unit memories based on dynamic clock and voltage scaling timing to improve dynamic/leakage power using array power multiplexers
US10804691B2 (en) * 2018-03-06 2020-10-13 Texas Instruments Incorporated Circuit providing reverse current protection for high-side driver
US10955905B2 (en) * 2018-04-11 2021-03-23 North Sea Investment Company Ltd. Apparatus for true power shedding via switchable electrical connections
US11086377B2 (en) * 2018-04-29 2021-08-10 Oracle International Corporation Load line compensation in power monitoring
US11177729B2 (en) * 2019-04-16 2021-11-16 Nxp Usa, Inc. Adaptive and efficient standby power supply scheme for next generation low power automotive systems
CN110134043B (zh) * 2019-05-10 2020-11-06 百度在线网络技术（北京）有限公司 电源系统、计算系统和自动驾驶车辆
US11664660B1 (en) * 2020-10-22 2023-05-30 Juniper Networks, Inc. Apparatus, system, and method for selectively balancing power drawn from multiple power plants via redundant power architectures

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100128922A (ko) * 2009-05-29 2010-12-08 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2752304B2 (ja) 1992-10-21 1998-05-18 株式会社東芝 半導体記憶装置
TW535161B (en) * 1999-12-03 2003-06-01 Nec Electronics Corp Semiconductor memory device and its testing method
JP2002368135A (ja) 2001-06-12 2002-12-20 Hitachi Ltd 半導体記憶装置
EP1271289B1 (en) * 2001-06-18 2009-09-23 Hewlett-Packard Development Company, L.P. Power supply management device and method for a computer equipment having powered I/O ports in standby mode
US7177197B2 (en) * 2001-09-17 2007-02-13 Sandisk Corporation Latched programming of memory and method
JP4162076B2 (ja) 2002-05-30 2008-10-08 株式会社ルネサステクノロジ 半導体記憶装置
FR2864684B1 (fr) 2003-12-24 2006-06-23 Dolphin Integration Sa Circuit integre a memoire a consommation reduite
JP2006065916A (ja) 2004-08-25 2006-03-09 Renesas Technology Corp 半導体装置
JP4820571B2 (ja) * 2005-04-15 2011-11-24 ルネサスエレクトロニクス株式会社 半導体装置
EP2025059B1 (en) * 2006-05-10 2020-05-06 Qualcomm Incorporated System and method of power distribution control of an integrated circuit
US7630270B2 (en) 2006-08-21 2009-12-08 Texas Instruments Incorporated Dual mode SRAM architecture for voltage scaling and power management
US7508179B2 (en) 2006-11-06 2009-03-24 Micrel, Incorporated Dual input prioritized LDO regulator
JP5057757B2 (ja) 2006-11-30 2012-10-24 株式会社東芝 半導体集積回路
JP2008160933A (ja) * 2006-12-21 2008-07-10 Sharp Corp チョッパレギュレータ回路
US7961546B2 (en) * 2008-02-05 2011-06-14 Texas Instruments Incorporated Memory power management systems and methods
BRPI0909605A2 (pt) * 2008-05-26 2018-05-22 Koninl Philips Electronics Nv "método para a comutação de uma fonte multimídia e um terminal multimídia de um modo operacional para um modo de espera, fonte multimídia e terminal multimídia"
US8127167B2 (en) * 2009-03-30 2012-02-28 Mediatek Inc. Methods for reducing power consumption and devices using the same
US8004922B2 (en) * 2009-06-05 2011-08-23 Nxp B.V. Power island with independent power characteristics for memory and logic
JP5373567B2 (ja) 2009-11-20 2013-12-18 ルネサスエレクトロニクス株式会社 半導体装置
JP5596143B2 (ja) * 2010-06-29 2014-09-24 パナソニック株式会社 不揮発性記憶システム、メモリシステム用の電源回路、フラッシュメモリ、フラッシュメモリコントローラ、および不揮発性半導体記憶装置
KR20120117369A (ko) * 2011-04-15 2012-10-24 에스케이하이닉스 주식회사 내부 전압 생성 회로와 그의 구동 방법
JP2012230737A (ja) * 2011-04-26 2012-11-22 Elpida Memory Inc 半導体装置
US8630139B2 (en) 2011-11-30 2014-01-14 International Business Machines Corporation Dual power supply memory array having a control circuit that dynamically selects a lower of two supply voltages for bitline pre-charge operations and an associated method
US8868893B2 (en) * 2011-12-13 2014-10-21 Active-Semi, Inc. Multi-mode power manager for power management integrated circuit
TWI529895B (zh) * 2011-12-21 2016-04-11 國立交通大學 三維積體電路
US9134777B2 (en) * 2012-06-06 2015-09-15 Qualcomm Incorporated Bi-modal power delivery scheme for an integrated circuit comprising multiple functional blocks on a single die to achieve desired average throughput for the integrated circuit
US9329649B2 (en) * 2012-11-21 2016-05-03 Stmicroelectronics S.R.L. Dual input single output regulator for an inertial sensor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100128922A (ko) * 2009-05-29 2010-12-08 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190133220A (ko) * 2017-03-28 2019-12-02 퀄컴 인코포레이티드 능동 부하를 사용한 전력 멀티플렉싱
KR20200032386A (ko) * 2018-09-18 2020-03-26 삼성전자주식회사 복수의 입력 전압에 기초하여 전압을 출력하는 전자 회로

Also Published As

Publication number Publication date
CN105528051A (zh) 2016-04-27
US20160109932A1 (en) 2016-04-21
TW201616496A (zh) 2016-05-01
US9703366B2 (en) 2017-07-11
KR102275497B1 (ko) 2021-07-09
CN105528051B (zh) 2019-11-12
TWI670723B (zh) 2019-09-01

Similar Documents

Publication Publication Date Title
KR102275497B1 (ko) 전원 경로 제어기를 포함하는 시스템 온 칩 및 전자 기기
KR102252643B1 (ko) 시스템 온 칩의 전원 경로 제어기
KR102190453B1 (ko) 전력 관리 장치 및 이를 포함하는 시스템 온 칩
US9189052B2 (en) Voltage regulation for data retention in a volatile memory
US9166567B2 (en) Data-retained power-gating circuit and devices including the same
KR20120042649A (ko) 소프트 스타팅 기능을 갖는 전압 레귤레이터 및 전압 레귤레이터의 제어 방법
US9214202B2 (en) Input buffer and memory device including the same
WO2015133987A1 (en) High voltage tolerant word-line driver
KR102237574B1 (ko) 시스템-온-칩 및 이를 포함하는 전자 장치
US7821851B2 (en) Semiconductor memory device capable of operating in a plurality of operating modes and method for controlling thereof
US10333379B2 (en) Power switching circuitry including power-up control
US10607660B2 (en) Nonvolatile memory device and operating method of the same
CN105320240A (zh) 电源管理系统、功率控制方法
US10347328B2 (en) SRAM with multiple power domains
US11257550B2 (en) Bias control for memory cells with multiple gate electrodes
JP2018151727A (ja) 電源管理装置及びメモリシステム
US20220286054A1 (en) Electronic devices and methods of controlling power in electronic devices
US20170287534A1 (en) Sub-threshold enabled flash memory system
US11670362B2 (en) Sub-word line driver placement for memory device
KR20220115029A (ko) 시스템 온 칩
CN114911747A (zh) 片上系统
KR20220153964A (ko) 전원 전압 변화를 보상하는 인터페이스 회로 및 이의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant