KR101035395B1 - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- KR101035395B1 KR101035395B1 KR1020080095430A KR20080095430A KR101035395B1 KR 101035395 B1 KR101035395 B1 KR 101035395B1 KR 1020080095430 A KR1020080095430 A KR 1020080095430A KR 20080095430 A KR20080095430 A KR 20080095430A KR 101035395 B1 KR101035395 B1 KR 101035395B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- storage node
- forming
- semiconductor device
- hole
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000003860 storage Methods 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- 239000010703 silicon Substances 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 9
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 5
- 239000011259 mixed solution Substances 0.000 claims description 5
- 229910017604 nitric acid Inorganic materials 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 2
- 230000000087 stabilizing effect Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 34
- 239000003990 capacitor Substances 0.000 description 11
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
- H01L21/30621—Vapour phase etching
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 스토리지 노드용 홀의 식각 공정을 안정화하여 반도체 소자의 특성 및 신뢰성을 개선할 수 있는 반도체 소자의 제조방법을 개시한다. 개시된 본 발명에 따른 반도체 소자의 제조방법은, 반도체 기판 상부에 실리콘막을 형성하는 단계, 상기 실리콘막을 식각하여 홀을 형성하는 단계, 상기 홀의 표면을 포함하는 실리콘막 상에 금속계막을 형성하는 단계 및 상기 실리콘막 상에 형성된 금속계막을 제거하여 상기 홀 내에 스토리지 노드를 형성하는 단계를 포함한다.The present invention discloses a method for manufacturing a semiconductor device that can improve the characteristics and reliability of the semiconductor device by stabilizing the etching process of the hole for the storage node. A method of manufacturing a semiconductor device according to the present disclosure includes forming a silicon film on a semiconductor substrate, forming a hole by etching the silicon film, forming a metal layer on a silicon film including a surface of the hole, and Removing the metal layer formed on the silicon layer to form a storage node in the hole.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게, 스토리지 노드용 홀의 식각 공정을 안정화하여 반도체 소자의 특성 및 신뢰성을 개선할 수 있는 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device that can improve the characteristics and reliability of the semiconductor device by stabilizing the etching process of the hole for the storage node.
반도체 메모리 소자의 수요가 급증함에 따라 고용량의 캐패시터를 얻기 위한 다양한 기술들이 제안되고 있다. 여기서, 캐패시터는 스토리지 노드와 플레이트 노드 사이에 유전막이 개재된 구조로서, 그 용량은 전극의 표면적과 유전막의 유전율에 비례하며, 전극들 간의 간격, 즉, 유전막의 두께에 반비례한다. As the demand for semiconductor memory devices has soared, various techniques for obtaining high capacity capacitors have been proposed. Here, the capacitor is a structure in which a dielectric film is interposed between the storage node and the plate node, and its capacity is proportional to the surface area of the electrode and the dielectric constant of the dielectric film, and is inversely proportional to the gap between the electrodes, that is, the thickness of the dielectric film.
따라서, 고용량의 캐패시터를 얻기 위해 유전율이 큰 유전막을 사용하거나, 전극의 표면적을 확대시키거나, 또는, 전극들 간의 거리를 줄이는 것이 요구된다. 그런데, 전극들 간의 거리, 즉, 유전막의 두께를 줄이는 것은 그 한계가 있는 바, 고용량의 캐패시터를 형성하기 위한 연구는 유전율이 큰 유전막을 사용하거나, 또는, 캐패시터의 높이를 증가시켜 전극의 표면적을 넓히는 방식으로 진행되고 있다. Therefore, it is required to use a dielectric film having a high dielectric constant, to enlarge the surface area of the electrode, or to reduce the distance between the electrodes in order to obtain a high capacity capacitor. However, reducing the distance between the electrodes, that is, the thickness of the dielectric film has its limitations, and studies for forming a high-capacitance capacitor use a dielectric film having a high dielectric constant or increase the height of the capacitor to increase the surface area of the electrode. It is going to expand.
여기서, 상기 전극의 표면적을 증가시키기 위한 방법으로는 캐패시터를 오목형 또는 실린더형의 3차원 구조로 형성하는 방법이 있다. 이 중에서도 실린더형의 캐패시터를 형성하면, 스토리지 노드의 양면을 모두 활용할 수 있기 때문에 오목 형의 캐패시터에 비해 상대적으로 매우 넓은 전극 면적을 가지며, 따라서, 고집적 소자에 적용하기에 유리하다. Here, the method for increasing the surface area of the electrode is a method of forming a capacitor in a concave or cylindrical three-dimensional structure. Among these, when the cylindrical capacitor is formed, both sides of the storage node can be utilized, and thus, the electrode capacitor has a relatively large electrode area compared with the concave capacitor, and therefore is advantageous for application to highly integrated devices.
이하에서는, 종래 기술에 따른 실린더형 캐패시터를 갖는 반도체 소자의 제조방법을 간략하게 설명하도록 한다.Hereinafter, a manufacturing method of a semiconductor device having a cylindrical capacitor according to the prior art will be briefly described.
반도체 기판 상부에 층간 절연막을 형성한 후, 상기 층간 절연막 내에 스토리지 노드 콘택 플러그를 형성한다. 상기 층간 절연막 상에 스토리지 노드의 형성틀로서 작용할 몰드 절연막을 형성한다. 여기서, 상기 몰드 절연막은 산화막, 예컨대, TEOS막으로 형성한다. 그런 다음, 상기 몰드 절연막을 식각하여 스토리지 노드 콘택 플러그를 노출시키는 홀을 형성한다.After forming an interlayer insulating film on the semiconductor substrate, a storage node contact plug is formed in the interlayer insulating film. A mold insulating film is formed on the interlayer insulating film to serve as a frame for forming a storage node. Here, the mold insulating film is formed of an oxide film, for example, a TEOS film. Then, the mold insulating layer is etched to form holes for exposing the storage node contact plugs.
상기 홀의 표면을 포함한 몰드 절연막 상에 스토리지 노드용 도전막을 형성한 후, 상기 몰드 절연막 상에 형성된 스토리지 노드용 도전막 부분을 제거하여 스토리지 노드를 형성한다. 상기 스토리지 노드의 형성틀로서 작용한 몰드 절연막을 제거하기 위한 딥-아웃 공정을 수행하고, 상기 스토리지 노드 상에 유전막과 플레이트 노드를 차례로 형성하여 실린더형 캐패시터를 형성한다. After forming the conductive film for the storage node on the mold insulating film including the surface of the hole, the storage node is formed by removing the conductive film portion for the storage node formed on the mold insulating film. A dip-out process is performed to remove the mold insulating layer, which acts as a forming frame of the storage node, and a dielectric layer and a plate node are sequentially formed on the storage node to form a cylindrical capacitor.
그러나, 전술한 종래 기술의 경우에는 상기 몰드 절연막을 산화막으로 형성하기 때문에, 상기 스토리지 노드용 홀을 형성하기 위한 식각 공정을 제대로 수행하기 어렵다. However, in the above-described prior art, since the mold insulating layer is formed of an oxide layer, it is difficult to properly perform an etching process for forming the hole for the storage node.
다시 말해, 반도체 소자의 고집적화 추세에 따라 충분한 셀 캐패시턴스를 확보하기 위하여 스토리지 노드의 높이가 증가하였을 뿐 아니라 스토리지 노드 사이 의 공간이 협소해졌는데, 상기 산화막으로 이루어진 몰드 절연막은 식각 공정시 용이하게 식각되지 못한다. 특히, 상기 산화막으로 이루어진 몰드 절연막의 식각 공정시 스토리지 노드용 홀의 경사도가 수직하게 형성되기 어렵다.In other words, according to the trend toward higher integration of semiconductor devices, not only has the height of the storage nodes increased in order to secure sufficient cell capacitance but also the space between the storage nodes became narrow. The mold insulating layer formed of the oxide layer is not easily etched during the etching process. can not do it. In particular, during the etching process of the mold insulating layer formed of the oxide layer, the inclination of the hole for the storage node is hardly formed vertically.
그 결과, 상기 식각 공정시 스토리지 노드 콘택 플러그가 노출되지 않아 스토리지 노드와 스토리지 노드 콘택 플러그 간의 전기적인 연결이 이루어지지 않으며, 이로 인해, 반도체 소자의 특성 및 신뢰성이 저하된다. As a result, the storage node contact plug is not exposed during the etching process, and thus, electrical connection between the storage node and the storage node contact plug is not made, thereby degrading the characteristics and reliability of the semiconductor device.
또한, 전술한 종래 기술의 경우에는 상기 몰드 절연막이 TEOS막으로 형성되기 때문에, 후속 딥-아웃 공정시 TEOS막 내의 카본키에 의해 미세 브리지 등의 결함이 발생된다. 이로 인해, 전술한 종래 기술의 경우에는 반도체 소자의 특성 및 신뢰성 저하가 더욱 심화된다.In addition, in the above-described prior art, since the mold insulating film is formed of a TEOS film, defects such as fine bridges are generated by the carbon key in the TEOS film during the subsequent dip-out process. For this reason, in the case of the above-described prior art, the deterioration of the characteristics and the reliability of the semiconductor device are further exacerbated.
본 발명은 스토리지 노드용 홀의 식각 공정을 안정화할 수 있는 반도체 소자의 제조방법을 제공한다.The present invention provides a method of manufacturing a semiconductor device capable of stabilizing the etching process of the hole for the storage node.
또한, 본 발명은 반도체 소자의 특성 및 신뢰성을 개선할 수 있는 반도체 소자의 제조방법을 제공한다.The present invention also provides a method for manufacturing a semiconductor device that can improve the characteristics and reliability of the semiconductor device.
본 발명의 실시예에 따른 반도체 소자의 제조방법은, 반도체 기판 상부에 실리콘막을 형성하는 단계, 상기 실리콘막을 식각하여 홀을 형성하는 단계, 상기 홀의 표면을 포함하는 실리콘막 상에 금속계막을 형성하는 단계 및 상기 실리콘막 상 에 형성된 금속계막을 제거하여 상기 홀 내에 스토리지 노드를 형성하는 단계를 포함한다.In the method of manufacturing a semiconductor device according to an embodiment of the present invention, forming a silicon film on the semiconductor substrate, etching the silicon film to form a hole, forming a metal-based film on the silicon film including the surface of the hole And removing the metal layer formed on the silicon layer to form a storage node in the hole.
상기 홀을 형성하는 단계는, HBr 가스, Cl2 가스, CH2F2 가스 및 CF4 가스 중 적어도 하나 이상을 사용하는 건식 식각 방식으로 수행한다.The forming of the hole may be performed by a dry etching method using at least one of HBr gas, Cl 2 gas, CH 2 F 2 gas, and CF 4 gas.
상기 홀을 형성하는 단계 후, 그리고, 상기 금속계막을 형성하는 단계 전, 상기 홀의 표면을 포함하는 실리콘막 상에 베리어막을 형성하는 단계 및 상기 베리어막이 형성된 반도체 기판을 RTA하는 단계를 더 포함한다.And forming a barrier film on the silicon film including the surface of the hole after the forming of the hole and before forming the metal layer, and RTA of the semiconductor substrate on which the barrier film is formed.
상기 베리어막은 Ti막을 포함한다.The barrier film includes a Ti film.
상기 금속계막은 TiN막을 포함한다.The metal based film includes a TiN film.
상기 스토리지 노드를 형성하는 단계 후, 상기 실리콘막을 제거하는 단계 및 상기 스토리지 노드 상에 유전막과 플레이트 노드를 차례로 형성하는 단계를 더 포함한다.After forming the storage node, the method may further include removing the silicon layer and sequentially forming a dielectric layer and a plate node on the storage node.
상기 실리콘막을 제거하는 단계는, 질산과 불산의 혼합 용액을 사용하는 습식 식각 공정으로 수행한다.The removing of the silicon film is performed by a wet etching process using a mixed solution of nitric acid and hydrofluoric acid.
본 발명은 종래의 산화막 대신에 실리콘막을 식각하여 스토리지 노드용 홀을 형성함으로써, 상기 스토리지 노드용 홀을 형성하기 위한 식각 공정을 안정화할 수 있으며, 이를 통해, 반도체 소자의 특성 및 신뢰성을 개선할 수 있다.The present invention can stabilize the etching process for forming the storage node holes by etching the silicon film instead of the conventional oxide film, thereby improving the characteristics and reliability of the semiconductor device. have.
또한, 본 발명은 상기 실리콘막이 후속 딥-아웃 공정시 용이하게 제거됨에 따라 미세 브리지가 유발되지 않는 바, 반도체 소자의 제조 수율을 향상시킬 수 있다.In addition, according to the present invention, since the silicon film is easily removed during the subsequent dip-out process, fine bridges are not induced, and thus the manufacturing yield of the semiconductor device can be improved.
본 발명은 스토리지 노드 콘택 플러그를 포함한 반도체 기판 상부에 실리콘막을 형성한 후, 상기 실리콘막을 식각하여 상기 스토리지 노드 콘택 플러그를 노출시키는 스토리지 노드용 홀을 형성한다.The present invention forms a silicon film on the semiconductor substrate including a storage node contact plug, and then forms a hole for the storage node exposing the storage node contact plug by etching the silicon film.
이렇게 하면, 상기 실리콘막이 종래의 산화막보다 식각 특성이 상대적으로 우수하므로, 상기 스토리지 노드용 홀을 형성하기 위한 식각 공정을 안정화시킬 수 있다. 따라서, 본 발명은 상기 식각 공정이 제대로 수행되지 않아 스토리지 노드 콘택 플러그가 노출되지 않는 페일을 방지할 수 있는 바, 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있다.In this case, since the silicon film has relatively better etching characteristics than the conventional oxide film, the etching process for forming the hole for the storage node can be stabilized. Therefore, the present invention can prevent the failing of the storage node contact plug is not exposed because the etching process is not performed properly, it is possible to improve the characteristics and reliability of the semiconductor device.
이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 1a 내지 도 1f는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 도시한 공정별 단면도이다.1A to 1F are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
도 1a를 참조하면, 소정의 하부구조물(도시안됨)이 형성된 반도체 기판(100) 상에 상기 하부구조물을 덮도록 절연막(110)을 증착한 후, 상기 절연막(110)를 식각하여 스토리지 노드 콘택 플러그용 홀을 형성한다. 이어서, 상기 홀을 매립하도록, 예컨대, 폴리실리콘막을 증착한 후, 상기 폴리실리콘막을 에치-백하여 상기 절연막(110) 내에 스토리지 노드 콘택 플러그(120)를 형성한다. Referring to FIG. 1A, an
도 1b를 참조하면, 상기 스토리지 노드 콘택 플러그(120)를 포함한 절연막(110) 상에 식각 정지막(130)을 형성한다. 상기 식각 정지막(130)은, 예컨대, 질화막으로 형성한다. 그리고 나서, 상기 식각 정지막(130) 상에 실린더형의 스토리지 노드를 위한 형성틀로서 작용하는 몰드막을 형성한다. 상기 몰드막은 실리콘막(140)으로 형성한다.Referring to FIG. 1B, an
여기서, 상기 실리콘막(140)은 결함에 양호한 특성을 가지므로, 본 발명의 실시예에서는 상기 실리콘막(140)을 형성한 후에 그 표면을 평탄화하기 위한 CMP 공정을 생략해도 무방하다.Here, since the
도 1c를 참조하면, 상기 실리콘막(140) 상에 마스크 패턴(도시안됨)을 형성한 후, 상기 마스크 패턴을 식각 마스크로 사용해서 상기 실리콘막(140) 및 식각 정지막(130)을 식각한다. 여기서, 상기 실리콘막(140)의 식각은 건식 식각 방식으로 수행하며, 상기 건식 식각 방식은 HBr 가스, Cl2 가스, CH2F2 가스 및 CF4 가스 중 적어도 하나 이상, 바람직하게, HBr 가스와 Cl2 가스를 사용하여 수행한다.Referring to FIG. 1C, after forming a mask pattern (not shown) on the
그 결과, 반도체 기판(100) 상부에 스토리지 노드 콘택 플러그(120)를 노출시키는 다수의 스토리지 노드용 홀(H)이 형성된다. 그리고 나서, 상기 마스크 패턴을 제거한다.As a result, a plurality of holes H for the storage node exposing the storage
여기서, 본 발명은 종래의 산화막보다 식각 특성이 우수한 실리콘막(140)을 식각하여 스토리지 노드용 홀(H)을 형성하므로 상기 식각 공정을 안정화할 수 있으다. 이를 통해, 본 발명은 상기 스토리지 노드용 홀(H)의 저면에서 스토리지 노드 콘택 플러그(120)가 노출되지 않아 스토리지 노드와 스토리지 노드 콘택 플러그(120)가 제대로 콘택되지 않는 페일을 방지할 수 있으며, 따라서, 본 발명은 반도체 소자의 특성 및 신뢰성을 개선할 수 있다.Herein, the etching process may be stabilized because the storage node hole H is formed by etching the
또한, 본 발명은 상기 스토리지 노드용 홀(H)의 식각 공정이 안정화됨에 따라 스토리지 노드용 홀(H)의 높이를 증가시킬 수 있고, 스토리지 노드용 홀(H) 측벽이 수직한 경사도를 갖도록 형성할 수 있으므로, 셀 캐패시턴스를 효과적으로 증가시킬 수 있다.In addition, the present invention can increase the height of the storage node hole (H) as the etching process of the storage node hole (H) is stabilized, the storage node hole (H) side wall is formed to have a vertical inclination As a result, the cell capacitance can be effectively increased.
도 1d를 참조하면, 상기 스토리지 노드용 홀(H)의 표면을 포함하는 실리콘막(140) 상에 Ti막으로 베리어막(도시안됨)을 형성한 후, 상기 베리어막이 형성된 반도체 기판(100)을 RTA(Rapid Thermal Annealing)한다. 그리고 나서, 상기 베리어막 상에 스토리지 노드용 도전막으로서 금속계막(150)을 형성한다. 상기 금속계막(150)은, 예컨대, TiN막을 포함한다.Referring to FIG. 1D, after forming a barrier film (not shown) with a Ti film on a
도 1e를 참조하면, 상기 실리콘막(140) 상에 형성된 금속계막을 에치백, 또는, CMP 공정을 통해 제거하여, 상기 스토리지 노드용 홀(H) 내에 스토리지 노드(SN)를 형성한다.Referring to FIG. 1E, the metal layer formed on the
도 1f를 참조하면, 상기 스토리지 노드(SN)가 형성된 반도체 기판(100)에 대해 상기 실리콘막을 제거하기 위한 습식 딥-아웃 공정을 수행한다. 상기 습식 딥-아웃 공정은 질산과 불산의 혼합 용액을 사용하여 수행하며, 상기 질산과 불산의 혼합 용액은 실리콘막:질화막의 식각 선택비가, 예컨대, 50:1∼1000:1인 용액이다. Referring to FIG. 1F, a wet dip-out process for removing the silicon layer is performed on the
여기서, 상기 실리콘막은 상기 질산과 불산의 혼합 용액에 의해 선택적으로 제거 가능할 뿐 아니라 종래의 산화막 딥-아웃시 발생되던 미세 브리지가 발생되지 않으므로, 본 발명은 반도체 소자의 제조 수율을 향상시킬 수 있다.Here, the silicon film is not only selectively removed by the mixed solution of nitric acid and hydrofluoric acid, but also a fine bridge generated during the oxide oxide dip-out is not generated, and thus the present invention can improve the manufacturing yield of the semiconductor device.
이후, 도시하지는 않았으나 상기 스토리지 노드 상에 유전체막과 플레이트 노드를 형성한 다음, 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 반도체 소자의 제조를 완성한다.Subsequently, although not shown, a dielectric film and a plate node are formed on the storage node, and then a series of subsequent known processes are sequentially performed to complete the manufacture of the semiconductor device according to the embodiment of the present invention.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.
도 1a 내지 도 1f는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.1A to 1F are cross-sectional views of processes for describing a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100 : 반도체 기판 110 : 절연막100
120 : 스토리지 노드 콘택 플러그 130 : 식각 정지막120: storage node contact plug 130: etch stop film
140 : 실리콘막 H : 스토리지 노드용 홀140: silicon film H: hole for storage node
150 : 금속계막 SN : 스토리지 노드150 metal layer SN: storage node
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080095430A KR101035395B1 (en) | 2008-09-29 | 2008-09-29 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080095430A KR101035395B1 (en) | 2008-09-29 | 2008-09-29 | Method of manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100036006A KR20100036006A (en) | 2010-04-07 |
| KR101035395B1 true KR101035395B1 (en) | 2011-05-20 |
Family
ID=42213732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080095430A KR101035395B1 (en) | 2008-09-29 | 2008-09-29 | Method of manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101035395B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8969167B2 (en) | 2012-08-29 | 2015-03-03 | Samsung Electronics Co., Ltd. | Methods of fabricating a semiconductor device with capacitors using mold structure and protection layer |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130106151A (en) | 2012-03-19 | 2013-09-27 | 에스케이하이닉스 주식회사 | Method for fabricating capacitor with high aspect ratio |
| KR101874586B1 (en) | 2012-08-06 | 2018-07-04 | 삼성전자주식회사 | Fabrication Method of semiconductor device using photo key |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010056241A (en) * | 1999-12-14 | 2001-07-04 | 윤종용 | Method for manufacturing electrode of capacitor |
| KR20040001227A (en) * | 2002-06-27 | 2004-01-07 | 주식회사 하이닉스반도체 | method for fabricating capacitor |
| KR20080060317A (en) * | 2006-12-27 | 2008-07-02 | 주식회사 하이닉스반도체 | Method for fabricating capacitor in semiconductor device |
| KR20080086185A (en) * | 2007-03-22 | 2008-09-25 | 주식회사 하이닉스반도체 | Method of manufacturing a flash memory device |
-
2008
- 2008-09-29 KR KR1020080095430A patent/KR101035395B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010056241A (en) * | 1999-12-14 | 2001-07-04 | 윤종용 | Method for manufacturing electrode of capacitor |
| KR20040001227A (en) * | 2002-06-27 | 2004-01-07 | 주식회사 하이닉스반도체 | method for fabricating capacitor |
| KR20080060317A (en) * | 2006-12-27 | 2008-07-02 | 주식회사 하이닉스반도체 | Method for fabricating capacitor in semiconductor device |
| KR20080086185A (en) * | 2007-03-22 | 2008-09-25 | 주식회사 하이닉스반도체 | Method of manufacturing a flash memory device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8969167B2 (en) | 2012-08-29 | 2015-03-03 | Samsung Electronics Co., Ltd. | Methods of fabricating a semiconductor device with capacitors using mold structure and protection layer |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100036006A (en) | 2010-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7727837B2 (en) | Method of producing an integrated circuit having a capacitor with a supporting layer | |
| KR100656283B1 (en) | Method for forming capacitor in semiconductor device | |
| KR20090114144A (en) | Semiconductor device and method of manufacturing the same | |
| KR101035395B1 (en) | Method of manufacturing semiconductor device | |
| US20120282750A1 (en) | Semiconductor device having capacitors fixed to support patterns and method for manufacturing the same | |
| KR100849066B1 (en) | Method for forming mim capacitor of cylinder type | |
| KR101168389B1 (en) | Method for fabricating semiconductor device | |
| US6924189B2 (en) | Method for manufacturing capacitor bottom electrode of semiconductor device | |
| KR101111922B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100939771B1 (en) | Method for forming capacitor of semiconductor device | |
| US20040137680A1 (en) | Manufacturing method of semiconductor device | |
| KR101032403B1 (en) | Method for forming cylinder type capacitor of semiconductor device | |
| KR100842911B1 (en) | Method for forming capacitor of semiconductor device | |
| KR20060000485A (en) | Method for forming storage node electrode of semiconductor capacitor | |
| KR101044005B1 (en) | Method for manufacturing capacitor of semiconductor device | |
| KR100876880B1 (en) | Cylindrical Capacitor Formation Method | |
| KR100875658B1 (en) | Semiconductor device manufacturing method | |
| KR100876879B1 (en) | How to Form a Storage Node for Capacitors | |
| KR100683486B1 (en) | Method of manufacturing capacitor for semiconductor device | |
| KR101025732B1 (en) | Method of fabricating capacitor for crack prevention | |
| KR20090037257A (en) | Method for forming capacitor of semiconductor device | |
| KR20100107782A (en) | Method for forming capacitor having cylinder type storage electrode and mask for the same | |
| KR20060071939A (en) | Method for forming capacitor of semiconductor device | |
| KR20080088962A (en) | Method for forming storage node of semiconductor device | |
| KR20040107133A (en) | Method for forming storage node of semiconductor capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |