KR100876880B1 - Cylindrical Capacitor Formation Method - Google Patents
Cylindrical Capacitor Formation Method Download PDFInfo
- Publication number
- KR100876880B1 KR100876880B1 KR1020020082173A KR20020082173A KR100876880B1 KR 100876880 B1 KR100876880 B1 KR 100876880B1 KR 1020020082173 A KR1020020082173 A KR 1020020082173A KR 20020082173 A KR20020082173 A KR 20020082173A KR 100876880 B1 KR100876880 B1 KR 100876880B1
- Authority
- KR
- South Korea
- Prior art keywords
- node
- dielectric film
- plate node
- film
- trench
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Abstract
본 발명은 구조적으로 안정한 실린더형 캐패시터 형성방법을 개시한다. 개시된 본 발명의 방법은, 스토리지 노드 콘택이 형성된 반도체 기판을 제공하는 단계와, 상기 기판 상에 식각장벽막과 제1플레이트 노드 물질막을 차례로 증착하는 단계와, 상기 제1플레이트 노드 물질막과 식각장벽막을 차례로 식각하여 제1플레이트 노드와 상기 스토리지 노드 콘택을 노출시키는 트렌치를 형성하는 단계와, 상기 트렌치의 측벽 상에 제1유전체막을 형성하는 단계와, 상기 제1유전체막을 포함한 트렌치 표면 상에 스토리지 노드를 형성하는 단계와, 상기 스토리지 노드, 제1유전체막 및 제1플레이트 노드 상에 제2유전체막을 증착하는 단계와, 상기 제2유전체막 상에 트렌치를 매립하는 형태로 제2플레이트 노드를 형성하는 단계와, 상기 제2플레이트 노드와 제1플레이트 노드를 전기적으로 연결시키는 단계를 포함한다. 본 발명에 따르면, 플레이트 노드를 형성한 후에 스토리지 노드를 형성함으로써 딥-아웃 (Dip-out) 공정을 생략할 수 있으며, 따라서, 상기 딥-아웃 공정에서의 스토리지 노드의 쓰러짐 현상을 방지할 수 있다. The present invention discloses a method of forming a structurally stable cylindrical capacitor. The disclosed method comprises the steps of providing a semiconductor substrate having a storage node contact formed thereon, depositing an etch barrier film and a first plate node material film on the substrate in turn, the first plate node material film and an etch barrier Etching a film in sequence to form a trench that exposes the first plate node and the storage node contact; forming a first dielectric film on the sidewalls of the trench; and forming a storage node on the trench surface including the first dielectric film. Forming a second dielectric layer on the storage node, the first dielectric layer, and the first plate node; and forming a second plate node in the form of a trench on the second dielectric layer. And electrically connecting the second plate node and the first plate node. According to the present invention, the dip-out process can be omitted by forming the storage node after the plate node is formed, thus preventing the storage node from falling down in the dip-out process. .
Description
도 1a 내지 도 1e는 본 발명의 실시예에 따른 실린더형 캐패시터 형성방법을 설명하기 위한 공정별 단면도.1A to 1E are cross-sectional views of processes for explaining a method of forming a cylindrical capacitor according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1 : 반도체 기판 2 : 층간절연막1
3 : 스토리지 노드 콘택 4 : 식각장벽막3: storage node contact 4: etching barrier
5 : 제1플레이트 노드 물질막 5a : 제1플레이트 노드5: first plate node material film 5a: first plate node
6 : 제1유전체막 7 : 스토리지 노드6: first dielectric layer 7: storage node
8 : 제2유전체막 9 : 제2플레이트 노드8: second dielectric film 9: second plate node
10a,10b : 캐패시터 11 : 절연막10a, 10b: Capacitor 11: Insulation film
T : 트렌치 C : 콘택홀T: Trench C: Contact Hole
본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 보다 상세하게는, 스토리지 노드의 쓰러짐 현상을 방지할 수 있는 실린더형(cylindric) 캐패시터 형성방법에 관한 것이다. The present invention relates to a method of forming a capacitor of a semiconductor device, and more particularly, to a method of forming a cylindrical capacitor capable of preventing the storage node from falling down.
반도체 메모리 소자의 수요가 급증함에 따라 고용량의 캐패시터를 얻기 위한 다양한 기술들이 제안되고 있다. 여기서, 캐패시터는 스토리지 노드(storage node)와 플레이트 노드(plate node) 사이에 유전체막(dielectric)이 개재된 구조로서, 그 용량은 전극 표면적과 유전체막의 유전율에 비례하며, 전극들간의 간격, 즉, 유전체막의 두께에 반비례한다. As the demand for semiconductor memory devices has soared, various techniques for obtaining high capacity capacitors have been proposed. Here, the capacitor is a structure in which a dielectric film is interposed between the storage node and the plate node, the capacitance of which is proportional to the surface area of the electrode and the dielectric constant of the dielectric film, and the distance between the electrodes, that is, It is inversely proportional to the thickness of the dielectric film.
따라서, 고용량의 캐패시터를 얻기 위해서는 유전율이 큰 유전체막을 사용하거나, 전극 표면적을 확대시키거나, 또는, 전극들간의 거리를 줄이는 것이 요구된다. 그런데, 전극들간의 거리, 즉, 유전체막의 두께를 줄이는 것은 그 한계가 있는 바, 고용량의 캐패시터를 형성하기 위한 연구는 유전율이 큰 유전체막을 사용하거나, 또는, 전극 표면적을 넓히는 방식으로 진행되고 있다.Therefore, in order to obtain a high capacity capacitor, it is required to use a dielectric film having a large dielectric constant, to enlarge the electrode surface area, or to reduce the distance between the electrodes. However, reducing the distance between the electrodes, that is, the thickness of the dielectric film has its limitation, and researches for forming a capacitor having a high capacity have been conducted by using a dielectric film having a high dielectric constant or increasing the electrode surface area.
상기 전극 표면적을 넓힌 예로서, 스토리지 노드를 오목형(concave)과 실린더형(cylindric)으로 형성한 경우를 들 수 있으며, 최근에는 오목형 보다는 실린더형을 더 선호하는 추세이다. As an example of increasing the electrode surface area, a storage node may be formed in a concave shape and a cylindrical shape, and in recent years, a cylindrical shape is more preferred than a concave shape.
이것은 내부 면적만을 사용하는 오목형 보다는 내부 면적은 물론 외부 면적까지도 전극 면적으로 사용하는 실린더형이 캐패시터 높이를 더 낮게 가져갈 수 있기 때문이다. 즉, 고용량을 얻기 위해서는 전극 높이를 높게 하는 것이 유리하지만, 이 경우 단차로 인해 후속 공정의 진행이 다소 어려워질 수 있는 바, 가급적 전극 높이를 낮게 가져가는 것이 후속 공정 진행 측면에서 바람직하기 때문이다.This is because a cylindrical shape using an electrode area as an internal area as well as an external area may have a lower capacitor height than a concave type using only an internal area. That is, it is advantageous to increase the electrode height in order to obtain a high capacity, but in this case, it may be somewhat difficult to proceed with the subsequent process due to the step.
한편, 도시하고 설명하지는 않았지만, 실린더형 캐패시터를 형성하기 위해서는 실린더형 스토리지 노드를 형성하기 위해 형틀로서 사용되어진 산화막을 제거하 기 위한 딥-아웃(Dip-out) 공정이라는 습식 식각 공정을 수행해야만 한다. On the other hand, although not shown and described, in order to form a cylindrical capacitor, a wet etching process called a dip-out process for removing an oxide film used as a form for forming a cylindrical storage node must be performed. .
그런데, 이 공정은 고집적화 따른 구조적인 불안정성이 문제가 되고 있다. 즉, 상기 딥-아웃 공정을 포함한 각종 후속 세정 공정에서는 고집적화에 따라 스토리지 노드의 쓰러짐(collapse)이 발생될 수 있으며, 이것은 고집적화에 따라 캐패시터의 바텀 CD(Critical Dimension) 면적은 감소한 반면 캐패시터의 높이는 증가한 것에 기인된 것이며, 또한, 캐패시터들간의 간격 감소에 기인된 것이다. However, this process is a problem of structural instability due to high integration. That is, in various subsequent cleaning processes including the deep-out process, collapse of the storage node may occur due to high integration, which increases the capacitor's bottom CD (critical dimension) area while increasing the height of the capacitor. This is also due to the reduction in the spacing between the capacitors.
결국, 실린더형 캐패시터를 형성함에 있어서, 소자의 고집적화가 진행될수록 스토리지 노드의 쓰러짐 현상은 더욱 심각해질 것이며, 이에 따라, 이웃하는 스토리지 노드간의 브릿지(bridge) 문제로 인해 소자의 제조수율 및 신뢰성은 저하될 수 밖에 없다. As a result, in the formation of the cylindrical capacitor, as the device is highly integrated, the collapse of the storage node will become more severe. Accordingly, the manufacturing yield and reliability of the device are deteriorated due to the bridge problem between neighboring storage nodes. It must be.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 고집적화에 따른 스토리지 노드의 쓰러짐 현상을 방지할 수 있는 실린더형 캐패시터 형성방법을 제공함에 그 목적이 있다. Accordingly, an object of the present invention is to provide a method of forming a cylindrical capacitor capable of preventing the collapse of the storage node due to high integration, which is devised to solve the above problems.
또한, 본 발명은 구조적으로 안정한 실린더형 캐패시터 형성방법을 제공함에 그 다른 목적이 있다. Another object of the present invention is to provide a method of forming a structurally stable cylindrical capacitor.
상기와 같은 목적을 달성하기 위해, 본 발명은, 스토리지 노드 콘택이 형성된 반도체 기판을 제공하는 단계; 상기 기판 상에 식각장벽막과 제1플레이트 노드 물질막을 차례로 증착하는 단계; 상기 제1플레이트 노드 물질막과 식각장벽막을 차 례로 식각하여 제1플레이트 노드와 상기 스토리지 노드 콘택을 노출시키는 트렌치를 형성하는 단계; 상기 트렌치의 측벽 상에 제1유전체막을 형성하는 단계; 상기 제1유전체막을 포함한 트렌치 표면 상에 스토리지 노드를 형성하는 단계; 상기 스토리지 노드, 제1유전체막 및 제1플레이트 노드 상에 제2유전체막을 증착하는 단계; 상기 제2유전체막 상에 트렌치를 매립하는 형태로 제2플레이트 노드를 형성하는 단계; 및 상기 제2플레이트 노드와 제1플레이트 노드를 전기적으로 연결시키는 단계를 포함하는 실린더형 캐패시터 형성방법을 제공한다. In order to achieve the above object, the present invention provides a method comprising: providing a semiconductor substrate on which a storage node contact is formed; Sequentially depositing an etch barrier film and a first plate node material film on the substrate; Etching the first plate node material layer and the etching barrier layer in order to form a trench exposing the first plate node and the storage node contact; Forming a first dielectric film on sidewalls of the trench; Forming a storage node on the trench surface including the first dielectric layer; Depositing a second dielectric film on the storage node, the first dielectric film, and the first plate node; Forming a second plate node in the form of filling the trench on the second dielectric layer; And electrically connecting the second plate node and the first plate node.
여기서, 상기 상기 제1유전체막은 상대적으로 유전상수가 큰 물질로 이루어지며, 제2유전체막은 상대적으로 스텝커버리지가 우수한 물질로 이루어진다. 또한, 상기 제1유전체막과 제2유전체막은 동일 물질이지만 상이한 두께로 증착된다. Here, the first dielectric film is made of a material having a relatively high dielectric constant, and the second dielectric film is made of a material having relatively excellent step coverage. Further, the first dielectric film and the second dielectric film are the same material but are deposited in different thicknesses.
상기 트렌치 측벽 상에 제1유전체막을 형성하는 단계는 상기 트렌치 표면 및 제1플레이트 노드 상에 제1유전체막을 증착하는 단계와, 상기 제1유전체막을 에치백하여 제1플레이트 노드 및 트렌치 저면 상에 증착된 제1유전체막 부분을 제거하는 단계로 구성된다. Forming a first dielectric film on the trench sidewalls includes depositing a first dielectric film on the trench surface and a first plate node, and etching back the first dielectric film onto a first plate node and a trench bottom surface. And removing the portion of the first dielectric film.
본 발명에 따르면, 플레이트 노드를 형성한 후에 스토리지 노드를 형성함으로써 딥-아웃 공정을 생략할 수 있으며, 따라서, 상기 딥-아웃 공정에서의 스토리지 노드의 쓰러짐 현상을 방지할 수 있다. According to the present invention, the dip-out process can be omitted by forming the storage node after the plate node is formed, thus preventing the storage node from falling down in the dip-out process.
(실시예)(Example)
이하, 첨부된 도면에 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 실린더형 캐패시터 형성방법을 설명하기 위한 공정별 단면도이다. 1A to 1E are cross-sectional views of processes for describing a method of forming a cylindrical capacitor according to an embodiment of the present invention.
도 1a를 참조하면, 소정의 하지층을 덮도록 층간절연막(2)이 형성되고, 상기 층간절연막(2) 내에 스토리지 노드 콘택(3)이 형성된 반도체 기판(31)을 마련한다. 그런다음, 스토리지 노드 콘택(3)을 포함한 층간절연막(2) 상에 식각장벽막(4)을 증착한 후, 상기 식각장벽막(4) 상에 제1플레이트 노드 물질막(5)을 증착한다. Referring to FIG. 1A, an interlayer
여기서, 상기 식각장벽막(4)은 후속 제1플레이트 노드 물질막(5)의 식각 공정에서 상기 스토리지 노드 콘택(3)의 리세스(recess)가 발생되는 것을 방지하기 위해 형성해 준 것이다. 상기 제1플레이트 노드 물질막(5)은 소망하는 캐패시터 높이에 해당하는 두께로 증착함이 바람직하다. The
도 1b를 참조하면, 제1플레이트 노드 물질막(4)과 식각장벽막(5)간의 식각 선택비를 이용해서 1차로 상기 제1플레이트 노드 물질막(5)을 식각하고, 그런다음, 2차로 상기 식각장벽막(4)을 식각하여 제1플레이트 노드(5a)를 형성함과 동시에 스토리지 노드 콘택(3)을 노출시키면서 캐패시터 형성 영역을 한정하는 트렌치(T)를 형성한다. Referring to FIG. 1B, the first plate
다음으로, 트렌치(T) 표면 및 제1플레이트 노드(5a) 상에 제1유전체막(6)을 증착한 후, 상기 제1유전체막(6)에 대해 마스크의 사용없이 에치백 공정을 수행하여 트렌치(T)의 저면에 증착된 부분 및 제1플레이트 노드(5a) 상에 증착된 부분을 제거한다. 이때, 제1플레이트 노드(5a) 상에 제1유전체막(6)이 스페이서 형태로 잔류될 경우, 제조 완료된 캐패시터에서의 플레이트 노드와 스토리지 노드간에 브레 이크다운 소오스(breakdown source)가 될 수 있는 바, 이러한 불량이 발생되지 않도록 함이 바람직하다. Next, after depositing the first
도 1c를 참조하면, 상기 기판 결과물 상에 스토리지 노드 물질막을 증착한다. 그런다음, 트렌치(T)를 매립하도록 스토리지 노드 물질막 상에 감광막(도시안됨)을 도포한 후, 제1플레이트 노드(5a)이 노출되도록 상기 감광막과 스토리지 노드 물질막을 CMP(Chemical Mechanical Polishing)하고, 그리고나서, 잔류된 감광막을 제거하여 제1유전체막(6)을 포함한 트렌치(T) 표면 상에 스토리지 노드(7)를 형성한다. Referring to FIG. 1C, a storage node material film is deposited on the substrate resultant. Then, after applying a photoresist film (not shown) on the storage node material film to fill the trench (T), and the chemical mechanical polishing (CMP) of the photoresist film and the storage node material film to expose the first plate node (5a) Then, the remaining photoresist film is removed to form the
여기서, 상기 CMP는 이전 공정 단계에서 제1플레이트 노드(5a) 상에 잔류되었을지도 모를 제1유전체막이 완전히 제거될 수 있도록 하는 타겟(target)을 설정하여 수행함이 바람직하다. In this case, the CMP may be performed by setting a target to completely remove the first dielectric film, which may have remained on the first plate node 5a in the previous process step.
도 1d를 참조하면, 상기 기판 결과물 상에 제2유전체막(8)을 증착한 후, 트렌치(T)를 완전히 매립시키는 두께로 제2플레이트 노드 물질막을 증착한 후, 이를 패터닝하여 제2플레이트 노드(9)를 형성하고, 이를 통해, 캐패시터(10a, 10b)를 형성한다. 이때, 제1플레이트 노드(5a)과 제2플레이트 노드(9)는 제2유전체막(8)에 의해 전기적으로 단락된다. Referring to FIG. 1D, after depositing a second
도 1e를 참조하면, 상기 단계까지의 기판 결과물 상에 금속배선과의 전기적 절연을 위해 절연막(11)을 증착한 후, 공지의 공정에 따라 상기 절연막(11), 제2플레이트 노드 물질막(9), 제2유전체막(8) 및 제1플레이트 노드 물질막(5)의 소정 두께만큼을 식각하여 금속배선용 콘택홀(C)을 형성한다.
Referring to FIG. 1E, after the insulating film 11 is deposited on the substrate resultant up to the step for electrical insulation with the metal wiring, the insulating film 11 and the second plate node material film 9 are manufactured according to a known process. ), The second
이후, 도시하지는 않았으나, 금속배선 공정을 통해 단락된 제1플레이트 노드 물질막(5)과 제2플레이트 노드 물질막(9)이 전기적으로 연결되도록 하여 본 발명에 따른 실린더형 캐패시터의 형성을 완성하고, 그리고나서, 일련의 후속 공정을 진행한다. Thereafter, although not shown, the first plate
전술한 바와 같은 본 발명의 방법에 따르면, 외부면적 노드인 플레이트 노드를 먼저 형성한 다음 내부면적 노드인 스토리지 노드를 형성하는 방식으로 캐패시터를 형성하기 때문에 팁-아웃 공정이 필요없으며, 따라서, 고집적화에 따른 스토리지 노드의 쓰러짐 현상은 근본적으로 방지된다. According to the method of the present invention as described above, the tip-out process is not necessary because the capacitor is formed in such a manner that the plate node, which is the outer area node, is formed first, and then the storage node, which is the inner area node, is not required. The collapse of the storage node is essentially prevented.
또한, 본 발명의 방법은 전술한 바와 같이 플레이트 노드를 형성한 후에 플레이트 노드를 형성하기 때문에, 캐패시터들 사이에 이물질이 개재될 수 없는 것과 관련해서 캐패시터들간의 브릿지로 방지된다. In addition, since the method of the present invention forms the plate node after forming the plate node as described above, it is prevented by the bridge between the capacitors in connection with the fact that foreign matter cannot be interposed between the capacitors.
한편, 본 발명의 방법에 있어서, 제1유전체막으로서는 제2유전체막에 비해 상대적으로 유전상수가 높은 물질을 사용하고, 그리고, 제2유전체막으로서 제1유전체막에 비해 상대적으로 스텝커버리지(step coverage)가 좋은 물질을 사용함으로써, 캐패시터 용량을 증가시킴과 동시에 플레이트 노드와 스토리지 노드간의 브레이크다운(breakdown) 특성이 향상되도록 할 수 있다. Meanwhile, in the method of the present invention, a material having a higher dielectric constant than that of the second dielectric film is used as the first dielectric film, and step coverage is relatively relatively compared to the first dielectric film as the second dielectric film. By using a material having good coverage, it is possible to increase the capacitor capacity and to improve the breakdown characteristics between the plate node and the storage node.
또한, 상기 제1유전체막과 제2유전체막은 동일 물질을 사용하되, 증착 두께를 달리함으로써 상기의 효과가 얻어지도록 할 수도 있다. In addition, the first dielectric film and the second dielectric film may be made of the same material, but the above effects may be obtained by varying the deposition thickness.
이상에서와 같이, 본 발명은 딥-아웃 공정을 생략하는 공정으로 캐패시터를 형성하기 때문에 스토리지 노드의 쓰러짐 현상을 근본적으로 해결할 수 있다. As described above, the present invention can fundamentally solve the collapse of the storage node because the capacitor is formed by a step of omitting the dip-out process.
따라서, 본 발명은 캐패시터의 신뢰성 및 제조수율을 확보할 수 있으며, 이에 따라, 소자 특성 및 신뢰성 또한 확보할 수 있다. Therefore, the present invention can secure the reliability and manufacturing yield of the capacitor, thereby securing the device characteristics and reliability.
또한, 본 발명은 제1유전체막과 제2유전체막의 종류 및 증착 두께를 달리함으로써 고용량을 가지면서 신뢰성이 우수한 캐패시터를 제공할 수 있다. In addition, the present invention can provide a capacitor having high capacity and excellent reliability by varying the type and deposition thickness of the first dielectric film and the second dielectric film.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020082173A KR100876880B1 (en) | 2002-12-21 | 2002-12-21 | Cylindrical Capacitor Formation Method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020082173A KR100876880B1 (en) | 2002-12-21 | 2002-12-21 | Cylindrical Capacitor Formation Method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040055484A KR20040055484A (en) | 2004-06-26 |
KR100876880B1 true KR100876880B1 (en) | 2008-12-31 |
Family
ID=37348156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020082173A KR100876880B1 (en) | 2002-12-21 | 2002-12-21 | Cylindrical Capacitor Formation Method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100876880B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100787351B1 (en) * | 2006-10-04 | 2007-12-18 | 주식회사 하이닉스반도체 | Compositon for preventing leaning when forming capacitor and method for manufacturing capacitor using it |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11186515A (en) * | 1997-12-22 | 1999-07-09 | Nippon Steel Corp | Semiconductor and manufacture of semiconductor device |
-
2002
- 2002-12-21 KR KR1020020082173A patent/KR100876880B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11186515A (en) * | 1997-12-22 | 1999-07-09 | Nippon Steel Corp | Semiconductor and manufacture of semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR20040055484A (en) | 2004-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7307000B2 (en) | Method of fabricating a capacitor for a semiconductor device | |
KR0126799B1 (en) | Manufacturing method of capacitor of semiconductor device | |
US20030001268A1 (en) | Semiconductor device including cylinder-type capacitor and a manufacturing method thereof | |
JP2004140361A (en) | Semiconductor device using damascene process and its manufacturing method | |
US8247885B2 (en) | Semiconductor device having capacitors fixed to support patterns and method for manufacturing the same | |
KR100876880B1 (en) | Cylindrical Capacitor Formation Method | |
KR20080088987A (en) | Planarization method of dielectric layer in semiconductor device | |
KR100865011B1 (en) | Method of forming a storage node in a capacitor | |
US7018903B2 (en) | Method of forming semiconductor device with capacitor | |
KR100477541B1 (en) | Method for forming mim capacitor | |
US5879984A (en) | Methods for fabricating capacitor structures using a photoresist layer | |
KR19980079409A (en) | Semiconductor device and manufacturing method thereof | |
CN113517273B (en) | Capacitor array structure, method for manufacturing the same and semiconductor memory device | |
KR100866127B1 (en) | Method for forming capacitor of semiconductor device | |
KR20060000485A (en) | Method for forming storage node electrode of semiconductor capacitor | |
KR100811250B1 (en) | Method for forming the capacitor of semiconductor device | |
KR100240588B1 (en) | Manufacturing method of capacitor of semiconductor device | |
US20100081248A1 (en) | Method for manufacturing semiconductor device | |
KR100876879B1 (en) | How to Form a Storage Node for Capacitors | |
JP2003007855A (en) | Semiconductor device and manufacturing method thereof | |
KR100688724B1 (en) | Method for manufacturing high volume mim capacitor | |
KR101044005B1 (en) | Method for manufacturing capacitor of semiconductor device | |
KR20040001221A (en) | method for fabricating capacitor | |
KR20050059796A (en) | Method for forming capacitor of semiconductor device | |
KR20010058141A (en) | Method for forming capacitor of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |