KR100811250B1 - Method for forming the capacitor of semiconductor device - Google Patents
Method for forming the capacitor of semiconductor device Download PDFInfo
- Publication number
- KR100811250B1 KR100811250B1 KR1020010081383A KR20010081383A KR100811250B1 KR 100811250 B1 KR100811250 B1 KR 100811250B1 KR 1020010081383 A KR1020010081383 A KR 1020010081383A KR 20010081383 A KR20010081383 A KR 20010081383A KR 100811250 B1 KR100811250 B1 KR 100811250B1
- Authority
- KR
- South Korea
- Prior art keywords
- hard mask
- capacitor
- photoresist
- film
- interlayer insulating
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Abstract
본 발명은 반도체소자의 커패시터 제조방법 관한 것으로, 특히 소정의 하부구조를 가지고 있는 반도체기판 상에 층간절연막과 하드마스크를 순차적으로 증착한 후, 노광 및 식각공정으로 콘택홀을 형성하며, 결과물 전체에 감광막을 도포한 후, 2차 에치백 공정을 진행하여 하드마스크를 제거하여 커패시터를 형성함으로써, 상기 하드마스크 제거 시, 콘택홀 하부면이 손상되는 것을 방지하여 하부 비트라인과 쇼트(short)되는 현상을 제거하도록 하는 기술이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a capacitor of a semiconductor device, and in particular, deposits an interlayer insulating film and a hard mask sequentially on a semiconductor substrate having a predetermined substructure, and forms contact holes through an exposure and etching process. After the photoresist is applied, the secondary etchback process is performed to remove the hard mask to form a capacitor, which prevents damage to the bottom surface of the contact hole when the hard mask is removed, thereby shortening the lower bit line. It is a technique to remove.
커패시터, 브릿지, 실린더형, 하드마스크Capacitors, Bridges, Cylindrical, Hardmasks
Description
도 1은 종래 반도체소자의 커패시터 제조방법에 의해 형성된 커패시터의 문제점을 설명하기 위해 나타낸 사진이다.1 is a photograph illustrating a problem of a capacitor formed by a capacitor manufacturing method of a conventional semiconductor device.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체소자의 커패시터 제조방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
2A through 2E are cross-sectional views sequentially illustrating a method of manufacturing a capacitor of a semiconductor device according to an embodiment of the present invention.
-- 도면의 주요부분에 대한 부호의 설명 -- -Explanation of symbols for the main parts of the drawing-
100 : 반도체기판 110 : 비트라인100: semiconductor substrate 110: bit line
120 : 식각정지막 130 : 층간절연막120: etch stop film 130: interlayer insulating film
140 : 하드마스크 150 : 제1감광막패턴140: hard mask 150: the first photosensitive film pattern
155 : 스토리지 노드 콘택홀 형성영역155: storage node contact hole forming area
160 : 콘택홀 170 : 제2감광막160: contact hole 170: second photosensitive film
180 : 스토리지 노드 하부 전극
180: lower electrode of the storage node
본 발명은 반도체소자의 커패시터 제조방법 관한 것으로, 보다 상세하게는 소정의 하부구조를 가지고 있는 반도체기판 상에 층간절연막과 하드마스크를 순차적으로 증착한 후, 노광 및 식각공정으로 콘택홀을 형성하며, 결과물 전체에 감광막을 도포한 후, 2차 에치백 공정을 진행하여 하드마스크를 제거하여 커패시터를 형성함으로써, 상기 하드마스크 제거 시, 콘택홀 하부면이 손상되는 것을 방지하여 하부 비트라인과 쇼트되는 현상을 제거하도록 하는 반도체소자의 커패시터 제조방법에 관한 것이다. The present invention relates to a method of manufacturing a capacitor of a semiconductor device, and more particularly, to sequentially deposit an interlayer insulating film and a hard mask on a semiconductor substrate having a predetermined substructure, to form contact holes in an exposure and etching process, After applying the photoresist to the entire result, the secondary etch back process is performed to remove the hard mask to form a capacitor, which prevents the contact hole lower surface from being damaged when the hard mask is removed, and the short bit with the lower bit line It relates to a capacitor manufacturing method of a semiconductor device to remove the.
최근 반도체 집접회로 공정 기술이 발달함에 따라 반도체 기판 상에 제조되는 소자의 최소 선폭 길이는 더욱 미세화되고, 단위 면적당 집적도는 증가하고 있다.With the recent development of semiconductor integrated circuit process technology, the minimum line width length of devices fabricated on a semiconductor substrate is further miniaturized, and the degree of integration per unit area is increasing.
일반적으로, 커패시터는 전하를 저장하고, 반도체 소자의 동작에 필요한 전하를 공급하는 부분으로서, 반도체 소자가 고집적화 되어짐에 따라 단위 셀(cell)의 크기는 작아지면서 소자의 동작에 필요한 정전용량(Capacitance)은 약간 씩 증가되고 있다. In general, a capacitor stores electric charges and supplies electric charges necessary for the operation of the semiconductor device. As the semiconductor device becomes more integrated, the capacitance of the device becomes smaller while the size of the unit cell becomes smaller. Is increasing slightly.
커패시터의 전하저장전극의 구조를 보면, 크게 전하를 저장하는 전극은 좁은 평면적 위에 여러 층을 쌓아서 넓은 커패시터의 면적을 얻고자 하는 적층구조(Stacked Structure)와, 반도체 기판에 일정한 깊이의 홈을 형성한 후에 그 부위에 커패시터를 형성하여 전하를 저장하도록 하는 홈 구조(Trench Structure)등으로 크게 대별되어지고 있다.In the structure of the charge storage electrode of the capacitor, a large charge storage electrode is formed by stacking several layers on a narrow plane to obtain a large capacitor area, and forming a groove having a constant depth in a semiconductor substrate. Later, it is largely classified into a trench structure that forms a capacitor at the site to store charge.
특히, 상기 적층구조는 핀 형상으로 형성되는 핀(Fin)타입과, 실린더와 같이 원통형상으로 형성되는 실린더(Cylinder)타입 및 캐비티(Cavity)타입에 변형을 가미한 HSG(Hemispherical Shaped Grains) 및 벨로즈(Bellows)등과 같은 변형 커패시터 구조 등으로 구성되어 커패시터의 충전용량을 증가시키는 노력이 이루어지고 있다.In particular, the laminated structure has a fin type, fin shape, and cylinder shaped and cavity type HSG (Hemispherical Shaped Grains) and bellows, which are modified to have a cylindrical shape such as a cylinder, and a cavity type. Efforts have been made to increase the charging capacity of capacitors, which are composed of modified capacitor structures such as bellows.
도 1은 종래 반도체소자의 커패시터 제조방법에 의해 형성된 커패시터의 문제점을 설명하기 위해 나타낸 단면도이다.1 is a cross-sectional view illustrating a problem of a capacitor formed by a capacitor manufacturing method of a conventional semiconductor device.
도 1에 도시된 바와 같이, 소정의 하부구조를 가지고 있는 반도체기판 상에 층간절연막과 하드마스크를 증착한 후, 노광 및 식각공정을 진행하여 스토리지 노드 콘택홀을 형성하였다.As illustrated in FIG. 1, an interlayer insulating layer and a hard mask are deposited on a semiconductor substrate having a predetermined substructure, and then a storage node contact hole is formed by performing an exposure and etching process.
그 후, 상기 하드마스크를 제거한 후, 결과물 상에 MPS막을 증착하여 MPS막을 성장시켜 돌기형으로 형성하고, 화학기계적 연마 공정을 진행하여 실린더형 커패시터를 형성하였다.Thereafter, after removing the hard mask, the MPS film was deposited on the resultant to grow the MPS film to form a protrusion, and a chemical mechanical polishing process was performed to form a cylindrical capacitor.
그런데, 상기 하드마스크 제거 공정 시, 콘택홀 하부 층간절연막이 "A"와 같이 손상되어, 후속 MPS막 형성 시, MPS 성장으로 인한 돌기형 MPS막이 서로 연결되어 브릿지 현상을 유발하는 문제점이 있었다.
However, during the hard mask removal process, the contact hole lower interlayer insulating film is damaged as “A”, and thus, when the subsequent MPS film is formed, the protruding MPS films due to MPS growth are connected to each other to cause a bridge phenomenon.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 소정의 하부구조를 가지고 있는 반도체기판 상에 층간절연막과 하드마스크를 순차적으로 증착한 후, 노광 및 식각공정으로 콘택홀을 형성하며, 결과물 전체에 감광막을 도포한 후, 2차 에치백 공정을 진행하여 하드마스크를 제거하여 커패시터를 형성함으로써, 상기 하드마스크 제거 시, 콘택홀 하부면의 손상을 방지하여 하부 비트라인과 쇼트되는 현상을 제거하도록 하는 것이 목적이다.
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to sequentially deposit an interlayer insulating film and a hard mask on a semiconductor substrate having a predetermined substructure, and then expose and etch the contact holes. After the photoresist is applied to the entire resultant, the secondary etchback process is performed to remove the hard mask to form a capacitor. When removing the hard mask, the lower surface of the contact hole is prevented from being damaged. The purpose is to eliminate the phenomenon of short circuit.
상기 목적을 달성하기 위하여, 본 발명은 비트라인이 형성된 반도체기판 상에 층간절연막과 하드마스크를 순차적으로 증착한 후 스토리지 노드 콘택홀이 형성되도록 제1감광막 패턴을 형성하는 단계와, 상기 제1감광막 패턴을 식각마스크로 식각 공정을 진행하여 스토리지 노드 콘택홀을 형성한 후 결과물 전체에 제2감광막을 도포하는 단계와, 상기 제2감광막을 에치백 공정으로 하드마스크 상부까지 제거하는 단계와, 상기 하드마스크를 제2감광막을 식각베리어로 사용하여 제거하는 단계와, 상기 제2감광막을 세정공정을 통하여 제거한 후 결과물 전체에 스토리지 노드 하부 전극 형성물질을 증착하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 커패시터 제조방법을 제공한다.In order to achieve the above object, the present invention comprises the steps of sequentially depositing an interlayer insulating film and a hard mask on the semiconductor substrate on which the bit line is formed, and then forming a first photoresist layer pattern to form a storage node contact hole, and the first photoresist layer Etching the pattern using an etch mask to form a storage node contact hole, and then applying a second photoresist film to the entire resultant, removing the second photoresist film to an upper portion of the hard mask by an etch back process, and the hard Removing the mask by using the second photoresist layer as an etch barrier, and removing the second photoresist layer through a cleaning process, and depositing a storage node lower electrode forming material over the entire resultant semiconductor device. It provides a method of manufacturing a capacitor.
바람직하게, 본 발명은 상기 하드마스크는 폴리로 구성하는 것을 특징으로 한다.Preferably, the present invention is characterized in that the hard mask is made of poly.
또한, 바람직하게, 본 발명은 상기 하드마스크는 티타늄막 단독으로 구성되거나, 티타늄막과 티타늄 나이트라이드막으로 이루어진 이중막으로 400 ~ 1000Å 두께로 형성하는 것을 특징으로 한다.
In addition, preferably, the present invention is characterized in that the hard mask is formed of a titanium film alone, or a double film consisting of a titanium film and a titanium nitride film is formed to a thickness of 400 ~ 1000Å.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체소자의 커패시터 제조방법을 설명하기 위해 순차적으로 나타낸 단면도이다.2A through 2E are cross-sectional views sequentially illustrating a method of manufacturing a capacitor of a semiconductor device according to an embodiment of the present invention.
도 2a에 도시된 바와 같이, 비트라인(110)이 형성된 반도체기판(100) 상에 식각정지막(120)과 층간절연막(130)을 순차적으로 증착하며, 이때, 층간절연막(130)은 산화물질을 이용하여 5000 ~ 20000Å 정도 증착한다.As shown in FIG. 2A, the
그리고, 상기 층간절연막(130) 상에 폴리를 이용하여 LPCVD 방법 또는 PECVD 방법으로 350 ~ 770℃의 온도에서 100 ~ 2000Å 두께의 하드마스크(140)를 증착한 후, 스토리지 노드 콘택홀 형성영역(155)이 형성되도록 감광막을 도포하여 제1감광막 패턴(150)을 형성한다.After the deposition of the
이어서, 도 2b에 도시된 바와 같이, 상기 제1감광막 패턴(미도시함)을 식각마스크로 하드마스크(140)와 층간절연막(130) 및 식각정지막(120)을 식각하여 스토리지 노드 콘택홀(미도시함)을 형성한 후 BOE용액 또는 HF용액을 사용하여 습식식각으로 제1감광막 패턴(미도시함)을 제거한다.Subsequently, as illustrated in FIG. 2B, the
그 후, 상기 결과물 전체에 후속 하드마스크를 제거하기 위한 식각베리어로 제2감광막(170)을 도포한다.Thereafter, the second
그리고, 도 2c에 도시된 바와 같이, 상기 제2감광막(170)을 에치백 공정으로 하드마스크(140) 상부까지 제거하여 후속 하드마스크 제거 식각 시, 스토리지 노드 콘택홀 하부면에 가하는 스트레스를 완화시킨다.As shown in FIG. 2C, the second
이어서, 도 2d에 도시된 바와 같이, 상기 제2감광막(미도시함)을 식각베리어로 에치백 공정을 진행하여 하드마스크(미도시함)를 제거한 후, 잔류된 제2감광막을 제거하여 층간절연막 내에 콘택홀(160)을 남긴다.Subsequently, as shown in FIG. 2D, the second photoresist film (not shown) is etched back as an etching barrier to remove the hard mask (not shown), and then the remaining second photoresist film is removed to remove the interlayer insulating film. The
계속하여, 도 2e에 도시된 바와 같이, 상기 결과물 전체에 스토리지 노드 하부 전극 형성물질을 증착하여 스토리지 노드 하부 전극(180)을 형성한 후, 제3감광막(미도시함)을 도포하고 식각베리어로 사용하여 하부 층간절연막(130) 상부가 드러날 때까지 화학기계적 연마 공정을 진행함으로써, 상기 스토리지 노드 하부 전극(180)을 분리한다.Subsequently, as illustrated in FIG. 2E, the storage node lower electrode forming material is deposited on the entire resultant to form the storage node
그 후, 상기 결과물 상에서 제3감광막(미도시함)을 습식세정공정을 진행하여 제거한다.
Thereafter, the third photoresist film (not shown) is removed on the result by performing a wet cleaning process.
따라서, 상기한 바와 같이, 본 발명에 따른 반도체소자의 커패시터 제조방법을 이용하게 되면, 소정의 하부구조를 가지고 있는 반도체기판 상에 층간절연막과 하드마스크를 순차적으로 증착한 후, 노광 및 식각공정으로 콘택홀을 형성하며, 결과물 전체에 감광막을 도포한 후, 2차 에치백 공정을 진행하여 하드마스크를 제거하여 커패시터를 형성함으로써, 상기 하드마스크 제거 시, 콘택홀 하부면이 손상되는 것을 방지하여 비트라인과 쇼트되는 현상이 제거되는 효과가 있다.Therefore, as described above, when the capacitor manufacturing method of the semiconductor device according to the present invention is used, the interlayer insulating film and the hard mask are sequentially deposited on the semiconductor substrate having a predetermined substructure, followed by exposure and etching processes. After forming a contact hole and applying a photoresist to the entire product, a secondary etch back process is performed to remove a hard mask to form a capacitor, thereby preventing the contact hole from being damaged when the hard mask is removed. The effect of shorting with the line is eliminated.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010081383A KR100811250B1 (en) | 2001-12-19 | 2001-12-19 | Method for forming the capacitor of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010081383A KR100811250B1 (en) | 2001-12-19 | 2001-12-19 | Method for forming the capacitor of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030050848A KR20030050848A (en) | 2003-06-25 |
KR100811250B1 true KR100811250B1 (en) | 2008-03-07 |
Family
ID=29576537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010081383A KR100811250B1 (en) | 2001-12-19 | 2001-12-19 | Method for forming the capacitor of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100811250B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114823541A (en) * | 2021-01-29 | 2022-07-29 | 长鑫存储技术有限公司 | Method for forming semiconductor structure |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000025529A (en) * | 1998-10-13 | 2000-05-06 | 윤종용 | White metal-platinum etching method by mask dimension variation |
KR20010058983A (en) * | 1999-12-30 | 2001-07-06 | 박종섭 | Method for manufacturing capacitor |
KR20010063526A (en) * | 1999-12-22 | 2001-07-09 | 박종섭 | A method for fabricating semiconductor device using nitride film for preventing oxidation metal bit line |
KR20020024735A (en) * | 2000-09-26 | 2002-04-01 | 박종섭 | Method for forming the storage node contact |
-
2001
- 2001-12-19 KR KR1020010081383A patent/KR100811250B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000025529A (en) * | 1998-10-13 | 2000-05-06 | 윤종용 | White metal-platinum etching method by mask dimension variation |
KR20010063526A (en) * | 1999-12-22 | 2001-07-09 | 박종섭 | A method for fabricating semiconductor device using nitride film for preventing oxidation metal bit line |
KR20010058983A (en) * | 1999-12-30 | 2001-07-06 | 박종섭 | Method for manufacturing capacitor |
KR20020024735A (en) * | 2000-09-26 | 2002-04-01 | 박종섭 | Method for forming the storage node contact |
Also Published As
Publication number | Publication date |
---|---|
KR20030050848A (en) | 2003-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100533971B1 (en) | Method of manufacturing capacitor for semiconductor device | |
KR20040078828A (en) | Method for forming capacitor in semiconductor device | |
US6403431B1 (en) | Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits | |
US8753954B2 (en) | Semiconductor device having capacitors fixed to support patterns and method for manufacturing the same | |
KR100825020B1 (en) | Method of manufacturing capacitor for semiconductor memory device | |
KR100811250B1 (en) | Method for forming the capacitor of semiconductor device | |
KR100570059B1 (en) | Method for forming metal contact in semiconductor device | |
KR100885483B1 (en) | Capacitor and method for fabrication of the same | |
KR100414376B1 (en) | Method for forming the capacitor of semiconductor device | |
KR100762227B1 (en) | Method for forming the capacitor of semiconductor device | |
KR100745059B1 (en) | capacitor in semiconductor device and method for fabricating the same | |
KR100721190B1 (en) | Method for forming the semiconductor memory device | |
KR100384859B1 (en) | Method of fabricating capacitor | |
KR100866127B1 (en) | Method for forming capacitor of semiconductor device | |
KR100876880B1 (en) | Cylindrical Capacitor Formation Method | |
KR100825019B1 (en) | Method of fabricating capacitor | |
KR100429373B1 (en) | Method for forming the capacitor cell of semiconductor device | |
KR20010063707A (en) | Method of manufacturing a capacitor in a semiconductor device | |
KR100491421B1 (en) | Method of forming a capacitor in a semiconductor device | |
KR100876879B1 (en) | How to Form a Storage Node for Capacitors | |
KR20020066587A (en) | Method for forming the capacitor in semiconductor device | |
KR100620659B1 (en) | Method for fabricating capacitor of semiconductor device | |
KR100878495B1 (en) | Method of manufacutring capacitor for semiconductor device | |
KR20010058141A (en) | Method for forming capacitor of semiconductor device | |
KR20050019196A (en) | Method for manufacturing capacitor of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Re-publication after modification of scope of protection [patent] | ||
FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |