KR101044005B1 - Method for manufacturing capacitor of semiconductor device - Google Patents
Method for manufacturing capacitor of semiconductor device Download PDFInfo
- Publication number
- KR101044005B1 KR101044005B1 KR1020070076012A KR20070076012A KR101044005B1 KR 101044005 B1 KR101044005 B1 KR 101044005B1 KR 1020070076012 A KR1020070076012 A KR 1020070076012A KR 20070076012 A KR20070076012 A KR 20070076012A KR 101044005 B1 KR101044005 B1 KR 101044005B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- gap
- fill
- storage node
- semiconductor device
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명에 따른 반도체 소자의 캐패시터 제조방법은, 반도체 기판 상에 홀이 구비된 몰드절연막을 형성하는 단계와, 상기 홀 표면 및 몰드절연막 상에 스토리지 노드용 도전막 및 갭-필 유도막을 형성하는 단계와, 상기 갭-필 유도막 상에 상기 홀을 매립하도록 갭-필막을 형성하는 단계와, 상기 갭-필막 및 갭-필 유도막을 상기 몰드절연막이 노출될 때까지 제거하는 단계와, 상기 홀 내에 잔류된 갭-필막 및 상기 몰드절연막을 제거하여 스토리지 노드를 형성하는 단계와, 상기 스토리지 노드 상에 유전막과 플레이트 노드를 형성하는 단계를 포함한다.In the method for manufacturing a capacitor of a semiconductor device according to the present invention, forming a mold insulating film having a hole on a semiconductor substrate, and forming a conductive film and a gap-fill induction film for a storage node on the hole surface and the mold insulating film. Forming a gap-fill film to fill the hole on the gap-fill inducing film, removing the gap-fill film and the gap-fill inducing film until the mold insulating film is exposed; Forming a storage node by removing the remaining gap-fill film and the mold insulating layer; and forming a dielectric layer and a plate node on the storage node.
Description
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 제조방법을 설명하기 위한 공정별 단면도.1A to 1E are cross-sectional views illustrating processes of manufacturing a capacitor of a semiconductor device according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100 : 반도체 기판 102 : 버퍼막100
104 : 식각정지막 106 : 몰드절연막104: etching stop film 106: mold insulating film
108 : 스토리지 노드 콘택 플러그 110 : 스토리지 노드용 금속막108: storage node contact plug 110: metal film for the storage node
112 : 갭-필 유도막 114 : 갭-필막112: gap-fill film 114: gap-fill film
116 : 유전막 118 : 플레이트노드116: dielectric film 118: plate node
120 : 캐패시터 H : 스토리지 노드 플러그 콘택용 홀120: Capacitor H: hole for storage node plug contact
본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 보다 자세하게는, 스토리지 노드의 손실을 방지하여 안정적인 구조를 갖는 캐패시터를 제조할 수 있는 반도체 소자의 캐패시터 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a capacitor of a semiconductor device, and more particularly, to a method of manufacturing a capacitor of a semiconductor device capable of manufacturing a capacitor having a stable structure by preventing loss of a storage node.
반도체 메모리 소자의 수요가 급증함에 따라 고용량의 캐패시터를 얻기 위한 다양한 기술들이 제안되고 있다. 여기서, 캐패시터는 스토리지 노드(Storage Node)와 플레이트 노드(Plate Node) 사이에 유전체막(Dielectric)이 개재된 구조로서, 그 용량은 전극 표면적과 유전체막의 유전율에 비례하며, 전극들간의 간격, 즉, 유전체막의 두께에 반비례한다. As the demand for semiconductor memory devices has soared, various techniques for obtaining high capacity capacitors have been proposed. Here, the capacitor has a structure in which a dielectric film is interposed between the storage node and the plate node, and the capacitance thereof is proportional to the electrode surface area and the dielectric constant of the dielectric film, and the distance between the electrodes, that is, It is inversely proportional to the thickness of the dielectric film.
따라서, 고용량의 캐패시터를 얻기 위해서는 유전율이 큰 유전체막을 사용하거나, 전극 표면적을 확대시키거나, 또는, 전극들간의 거리를 줄이는 것이 요구된다. 그런데, 전극들간의 거리, 즉, 유전체막의 두께를 줄이는 것은 그 한계가 있는 바, 고용량의 캐패시터를 형성하기 위한 연구는 유전율이 큰 유전체막을 사용하거나, 또는, 전극 표면적을 넓히는 방식으로 진행되고 있다.Therefore, in order to obtain a high capacity capacitor, it is required to use a dielectric film having a large dielectric constant, to enlarge the electrode surface area, or to reduce the distance between the electrodes. However, reducing the distance between the electrodes, that is, the thickness of the dielectric film has its limitation, and researches for forming a capacitor having a high capacity have been conducted by using a dielectric film having a high dielectric constant or increasing the electrode surface area.
여기서, 상기 전극 표면적을 증가시키기 위한 방법으로는 스토리지 노드의 형태를 오목(Concave) 또는 실린더(Cylinder) 형태의 3차원 구조로 형성하는 방법이 대표적이며, 이 중에서도 실린더 형태의 스토리지 노드는 오목 형태의 스토리지 노드에 비해 상대적으로 매우 넓은 전극 면적을 갖기 때문에 고집적 소자에 적용하기에 유리하다. In this case, the method for increasing the electrode surface area is typically a method of forming the shape of the storage node into a concave or cylinder-shaped three-dimensional structure, and among these, the cylindrical storage node has a concave shape. The relatively large electrode area compared to the storage node is advantageous for high integration devices.
이하에서는, 종래 기술에 따른 실린더형 스토리지 노드의 형성 공정을 포함한 반도체 소자의 제조방법을 간략하게 설명하도록 한다.Hereinafter, a manufacturing method of a semiconductor device including a process of forming a cylindrical storage node according to the related art will be briefly described.
먼저, 소정의 하부 구조물이 구비된 반도체 기판 상에 상기 하부 구조물을 덮도록 층간절연막을 증착한 후, 상기 층간절연막을 식각하여 콘택홀을 형성한다. 그런 다음, 상기 콘택홀을 매립하도록 폴리실리콘막을 증착하고, 그리고 나서, 상 기 폴리실리콘막을 상기 층간절연막이 노출되도록 에치백(Etch Back)하여 스토리지 노드콘택을 형성한다.First, an interlayer insulating film is deposited on a semiconductor substrate having a predetermined lower structure to cover the lower structure, and then the contact insulating layer is formed by etching the interlayer insulating film. Then, a polysilicon film is deposited to fill the contact hole, and then the polysilicon film is etched back to expose the interlayer insulating film to form a storage node contact.
계속해서, 상기 스토리지 노드콘택을 포함한 층간절연막 상에 식각정지막과 몰드절연막을 차례로 증착한 다음, 상기 몰드절연막과 식각정지막을 식각하여 상기 스토리지 노드콘택을 노출시키는 스토리지 노드용 홀을 형성한다. 이어서, 상기 스토리지 노드용 홀을 포함한 기판 전면 상에 도전막을 증착한 후, 스토리지 노드 간 분리가 이루어지도록 상기 도전막을 에치백하여 실린더형 스토리지 노드를 형성한다.Subsequently, an etch stop layer and a mold insulating layer are sequentially deposited on the interlayer insulating layer including the storage node contact, and then the mold insulating layer and the etch stop layer are etched to form holes for the storage node exposing the storage node contacts. Subsequently, after depositing a conductive film on the entire surface of the substrate including the hole for the storage node, the conductive film is etched back to form a cylindrical storage node so as to be separated between storage nodes.
다음으로, 상기 스토리지 노드의 형성틀로서 작용한 몰드절연막을 제거하기 위한 딥-아웃(Dip-out) 공정을 수행하고, 그리고 나서, 상기 스토리지 노드 상에 유전막과 플레이트 노드를 차례로 형성하여 캐패시터를 형성한다. 이어서, 상기 캐패시터가 형성된 기판 결과물에 대해 공지된 일련의 후속 공정들을 차례로 수행하여 반도체 소자를 완성한다.Next, a dip-out process is performed to remove the mold insulating layer serving as the storage node forming frame, and then a dielectric layer and a plate node are sequentially formed on the storage node to form a capacitor. do. Subsequently, a series of subsequent known processes are sequentially performed on the substrate product on which the capacitor is formed to complete the semiconductor device.
한편, 반도체 기술의 진보와 더불어 반도체 소자의 고속화 및 고집적화가 급속하게 진행됨에 따라, 패턴의 미세화 및 패턴 치수의 고정밀화에 대한 요구가 점점 높아지고 있으며, 이에, 소망하는 캐패시터의 용량을 확보하기 위해서는 캐패시터의 높이를 최대한 높여주어야 한다.On the other hand, with the advancement of semiconductor technology and the high speed and high integration of semiconductor devices, the demand for miniaturization of patterns and high precision of pattern dimensions is increasing. Thus, in order to secure the capacity of a desired capacitor, The height of the should be as high as possible.
그러나, 전술한 종래 기술의 경우에는, 상기 딥-아웃 공정시 스토리지 노드의 쓰러짐을 방지하기 위해 산화막과 같은 물질로 이루어진 베리어막을 사용하여 상기 스토리지 노드에 대한 절연 공정을 수행하는데, 상기 스토리지 노드 내부의 공간에 산화막을 완전하게 갭-필하지 않으면, 상기 스토리지 노드의 에치-백 공정시 홀 상부에 형성된 산화막으로 이루어진 베리어막이 손실되어 홀 하부의 스토리지 노드가 노출되면서, 상기 에치-백 공정에 사용되는 용액에 의해 어택(Attack)을 받게 된다.However, in the above-described prior art, an insulation process for the storage node is performed using a barrier film made of a material such as an oxide film to prevent the storage node from falling down during the deep-out process. If the oxide layer is not completely gap-filled in the space, the barrier layer formed of the oxide layer formed on the upper portion of the hole during the etch-back process of the storage node is lost, and the storage node under the hole is exposed, so that the solution used in the etch-back process. You will be attacked by.
따라서, 상기와 같이 에치-백 공정의 에치 용액에 의해 스토리지 노드가 어택을 받게 되면 상기 스토리지 노드의 두께가 국부적으로 감소하게 되거나 또는 핀-홀(Pin-Hole)이 발생하여 후속의 딥-아웃 공정에 사용되는 케미컬이 상기 손실 부위로 침투하게 됨에 따라서, 스토리지 노드 하부의 절연막이 손실됨에 따른 벙커 디펙트(Bunker Defect) 및 배선의 단절에 의한 소자의 페일(Fail)을 유발하게 된다. Therefore, when the storage node is attacked by the etch solution of the etch-back process as described above, the thickness of the storage node is locally reduced or a pin-hole is generated and subsequent dip-out process is performed. As the chemical used to penetrate into the loss portion, the bunker defect caused by the loss of the insulating layer under the storage node and the failure of the device due to the disconnection of the wiring is caused.
또한, 상기와 같이 스토리지 노드가 손실되어 그 두께가 일정 두께 이하가 되면 소자의 동작시 전극으로서의 역할을 용이하게 수행하지 못해 캐패시터의 누설 전류를 증가시켜 비트 페일(Bit Fail)을 발생시키고, 결국, 소자의 수율 및 신뢰성을 감소시켜 소자 동작의 불량을 유발한다. In addition, if the storage node is lost and its thickness is less than a predetermined thickness as described above, it cannot easily serve as an electrode during the operation of the device, thereby increasing the leakage current of the capacitor to generate a bit fail. It reduces the yield and reliability of the device, leading to poor device operation.
본 발명은, 스토리지 노드 어택(Attack)을 방지하여 벙커 디펙트(Bunker Defect) 및 배선의 단절에 의한 소자의 페일(Fail)을 방지할 수 있는 반도체 소자의 캐패시터 제조방법을 제공한다.The present invention provides a method of manufacturing a capacitor of a semiconductor device capable of preventing a storage node attack and preventing a device failure due to a bunker defect and a disconnection of wiring.
또한, 본 발명은 캐패시터의 누설 전류를 감소시켜 비트 페일(Bit Fail)의 발생을 방지할 수 있는 반도체 소자의 캐패시터 제조방법을 제공한다.In addition, the present invention provides a method of manufacturing a capacitor of a semiconductor device capable of reducing the leakage current of the capacitor to prevent the occurrence of bit fail.
게다가, 본 발명은 소자의 수율 및 신뢰성을 향상시켜 소자 동작의 불량을 방지할 수 있는 반도체 소자의 캐패시터 제조방법을 제공한다.In addition, the present invention provides a method of manufacturing a capacitor of a semiconductor device capable of improving the yield and reliability of the device, thereby preventing the failure of the device operation.
본 발명에 따른 반도체 소자의 캐패시터 제조방법은, 반도체 기판 상에 홀이 구비된 몰드절연막을 형성하는 단계; 상기 홀 표면 및 몰드절연막 상에 스토리지 노드용 도전막 및 갭-필 유도막을 형성하는 단계; 상기 갭-필 유도막 상에 상기 홀을 매립하도록 갭-필막을 형성하는 단계; 상기 갭-필막 및 갭-필 유도막을 상기 몰드절연막이 노출될 때까지 제거하는 단계; 상기 홀 내에 잔류된 갭-필막 및 상기 몰드절연막을 제거하여 스토리지 노드를 형성하는 단계; 및 상기 스토리지 노드 상에 유전막과 플레이트 노드를 형성하는 단계;를 포함한다.A method of manufacturing a capacitor of a semiconductor device according to the present invention includes forming a mold insulating film having a hole on a semiconductor substrate; Forming a conductive film and a gap-fill induction film for a storage node on the hole surface and the mold insulating film; Forming a gap-fill film to fill the hole on the gap-fill induction film; Removing the gap-fill film and the gap-fill induction film until the mold insulating film is exposed; Forming a storage node by removing the gap-fill film and the mold insulating film remaining in the hole; And forming a dielectric layer and a plate node on the storage node.
상기 몰드절연막은 PSG, BPSG, PE-TEOS, O3 USG 및 HDP 중 적어도 어느 하나 이상의 막으로 형성한다.The mold insulating layer is formed of at least one of PSG, BPSG, PE-TEOS, O 3 USG, and HDP.
상기 스토리지 노드는 W, WN, TiN, Si 및 Ru 중 어느 하나의 막으로 형성한다.The storage node is formed of any one of W, WN, TiN, Si, and Ru.
상기 갭-필 유도막은 질화막으로 형성한다.The gap-fill induction film is formed of a nitride film.
상기 갭-필 유도막은 퍼니스(Furnace) 또는 챔버 타입의 반응로 내에서 형성한다.The gap-fill induction film is formed in a furnace or chamber type reactor.
상기 갭-필 유도막은 1∼300Å 두께로 형성한다.The gap-fill induction film is formed to a thickness of 1 ~ 300Å.
상기 갭-필 유도막은 1∼50Å 두께로 형성한다.The gap-fill induction film is formed to a thickness of 1 to 50 microns.
상기 갭-필막은 O3 USG, PE-TEOS 및 Si USG 중 어느 하나의 막으로 형성한다.The gap-fill film is formed of any one of O 3 USG, PE-TEOS, and Si USG.
상기 갭-필 유도막 및 상기 갭-필막은 인-시튜(In-Situ)로 수행한다.The gap-fill induction film and the gap-fill film are performed in-situ.
상기 유전막은 Al2O3, HfO2, ZrO2, TiO2, Ta2O5, BST 및 PZT 중 적어도 어느 하나 이상의 막으로 형성한다.The dielectric layer is formed of at least one of Al2O3, HfO2, ZrO2, TiO2, Ta2O5, BST, and PZT.
상기 플레이트 노드는 TiN, WN, WN/W 및 Ru 중 적어도 어느 하나 이상의 막으로 형성한다.The plate node is formed of at least one of TiN, WN, WN / W and Ru.
(실시예)(Example)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명은, 스토리지 노드 콘택용 홀을 구비한 몰드절연막 상에 스토리지 노드 형성 후, 상기 스토리지 노드 상에 실리콘 질화막을 형성하고, 상기 실리콘 질화막 상에 상기 스토리지 노드 콘택용 홀을 매립하도록 산화막을 형성한다.According to the present invention, after forming a storage node on a mold insulating film having a hole for storage node contact, a silicon nitride film is formed on the storage node, and an oxide film is formed to fill the storage node contact hole on the silicon nitride film. .
이렇게 하면, 상기 실리콘 질화막에 의해 상기 실리콘 질화막 상의 산화막 형성시, 상기 산화막의 인큐베이션 타임(Incubation Time)이 길어짐에 따라 스토리지 노드 콘택용 홀 상부와 하부까지 균일한 두께로 산화막이 증착할 수 있어, 상기 스토리지 노드 콘택용 홀 내부의 공간에 상기 산화막으로 완전하게 갭-필한 상태에서 상기 스토리지 노드의 절연을 위한 에치-백 공정을 수행함으로써, 상기 에치-백 공정의 식각액에 의한 상기 스토리지 노드의 어택을 방지할 수 있다.In this case, when the oxide film is formed on the silicon nitride film by the silicon nitride film, as the incubation time of the oxide film becomes longer, the oxide film may be deposited to a uniform thickness up to and below the hole for the storage node contact. By performing an etch-back process for insulation of the storage node in a state completely gap-filled with the oxide film in a space inside a storage node contact hole, the attack of the storage node by the etchant of the etch-back process is prevented. can do.
따라서, 상기와 같이 스토리지 노드의 어택으로 인한 손실을 방지할 수 있으므로, 스토리지 노드 하부의 절연막이 손실됨에 따른 벙커 디펙트(Bunker Defect) 및 배선의 단절에 의한 소자의 페일(Fail) 발생을 원천적으로 방지할 수 있다.Therefore, the loss due to the attack of the storage node can be prevented as described above, and the failure of the device due to the breaker of the bunker defect and the wiring due to the loss of the insulating film under the storage node is fundamentally prevented. You can prevent it.
또한, 상기와 같이 스토리지 노드의 어택으로 인한 손실을 방지할 수 있으므로 상기 스토리지 노드의 두께 감소에 따른 캐패시터의 누설 전류를 증가 및 그에 따른 비트 페일(Bit Fail)의 발생을 방지할 수 있고, 따라서, 소자의 수율 및 신뢰성을 향상시켜 소자 동작의 불량을 방지할 수 있다.In addition, since the loss due to the attack of the storage node can be prevented as described above, it is possible to increase the leakage current of the capacitor due to the decrease of the thickness of the storage node and to prevent the occurrence of bit fail. Improper device operation can be prevented by improving device yield and reliability.
자세하게, 도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 제조방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.1A to 1E are cross-sectional views illustrating processes of manufacturing a capacitor of a semiconductor device according to an exemplary embodiment of the present invention.
도 1a를 참조하면, 스토리지 노드 콘택 플러그(108)가 형성된 반도체 기판(100) 상에 상기 스토리지 노드 콘택 플러그(108)를 덮도록 버퍼막(102), 식각정지막(104) 및 몰드절연막(106)을 차례로 형성한다.Referring to FIG. 1A, a
바람직하게, 상기 버퍼막(102) 및 식각정지막(104)은 산화막 및 질화막으로 형성하고, 상기 몰드절연막(106)은 PSG, BPSG, PE-TEOS, O3 USG 및 HDP 중 어느 하나의 막 또는 적어도 둘 이상의 적층막으로 형성한다.Preferably, the
도 1b를 참조하면, 상기 몰드절연막(106), 식각정지막(104) 및 버퍼막(102)을 식각하여 스토리지 노드 콘택용 홀(H)을 형성한다. 그런다음, 상기 스토리지 노드 콘택용 홀(H) 표면을 포함한 몰드절연막(106) 상에 스토리지 노드용 금속막(110)을 증착하여, 스토리지 노드를 형성한다. 상기 스토리지 노드를 형성하는 금속막(110)은 W, WN, TiN, Si 및 Ru 중 어느 하나의 막으로 형성하는 것이 바람직하다.Referring to FIG. 1B, the
도 1c를 참조하면, 상기 스토리지 노드가 형성된 스토리지 노드 콘택용 홀(H) 표면을 포함한 몰드절연막(106) 상에 갭-필 유도막(112)을 형성하고, 상기 갭-필 유도막(112) 상에 상기 스토리지 노드 콘택용 홀(H)을 매립하도록 갭-필막(114)을 형성한다.Referring to FIG. 1C, a gap-
여기서, 상기 갭-필 유도막(112)은 300Å 이내의 범위 내에서, 바람직하게는, 50Å 이내의 범위 내에서 실리콘 질화막으로 형성하며, 퍼니스(Furnace) 또는 챔버 타입의 반응로 내에서 형성한다.Here, the gap-
상기 갭-필막(114)은 O3 USG, PE-TEOS 및 Si USG 중 어느 하나의 막으로 형성하며, 이때, 상기 갭-필 유도막(112) 및 상기 갭-필막(114)은 인-시튜(In-Situ) 또는, 인-챔버(In-Chamber)로 수행하는 것이 바람직하다. The gap-
여기서, 갭-필 유도막(112)으로서의 상기 실리콘 질화막은, 상기 갭-필막(114)의 인큐베이션 타임(Incubation Time)을 증가시켜 상기 스토리지 노드 콘택용 홀(H) 상부와 하부까지 균일하게 상기 갭-필막(114)을 형성시킬 수 있어, 후속의 상기 스토리지 노드의 절연을 위한 에치-백 공정을 수행시, 상기 스토리지 노드 콘택용 홀(H) 내부의 공간에 완전하게 갭-필된 상기 산화막으로 인해 상기 에치-백 공정의 식각액에 의한 상기 스토리지 노드의 어택을 방지할 수 있다.Here, the silicon nitride film as the gap-
도 1d를 참조하면, 상기 갭-필막(114) 및 갭-필 유도막(112)을 상기 몰드절 연막(106)이 노출될때까지 에치-백 또는 CMP로 제거한다.Referring to FIG. 1D, the gap-
도 1e를 참조하면, 상기 스토리지 노드 콘택용 홀(H) 내의 갭-필막(114) 및 갭-필 유도막(112)을 상기 몰드절연막에 대한 딥-아웃 공정 전, 먼저 제거하고, 그런다음, 상기 몰드절연막(106)을 상기 식각정지막(104)이 노출될 때까지 딥-아웃하여 제거한다.Referring to FIG. 1E, the gap-
이어서, 상기 딥-아웃되고 잔류된 스토리지 노드 표면 상에 유전막(116) 및 플레이트 노드(118)를 형성하여 본 발명의 실시예에 따른 반도체 소자의 캐패시터(120)를 완성한다. Subsequently, the
상기 유전막(116)은 Al2O3, HfO2, ZrO2, TiO2, Ta2O5, BST 및 PZT 중 어느 하나의 막 또는 적어도 둘 이상의 적층막으로 형성하며, 상기 플레이트 노드(118)는 TiN, WN, WN/W 및 Ru 중 어느 하나의 막 또는 적어도 둘 이상의 적층막으로 형성한다.The
여기서, 상기 스토리지 노드는 상기 딥-아웃 공정시 상기 스토리지 노드 콘택용 홀(H) 내부의 갭-필막(114) 및 갭-필 유도막(112)에 의해 그의 어택을 방지할 수 있다.Here, the storage node may prevent the attack by the gap-
전술한 바와 같이, 본 발명은 상기 실리콘 질화막 상의 산화막 형성시, 상기 실리콘 질화막에 의해 상기 산화막의 인큐베이션 타임(Incubation Time)이 길어짐에 따라 스토리지 노드 콘택용 홀 상부와 하부까지 균일한 두께로 상기 산화막을 갭-필할 수 있어, 스토리지 노드의 에치-백 공정에서의 식각액에 의한 상기 스토리지 노드의 어택을 방지할 수 있다.As described above, according to the present invention, when the oxide film is formed on the silicon nitride film, the oxide film is formed to have a uniform thickness to the upper and lower portions of the storage node contact hole as the incubation time of the oxide film is increased by the silicon nitride film. It can be gap-filled, preventing attack of the storage node by an etchant in an etch-back process of the storage node.
따라서, 스토리지 노드 하부의 절연막이 손실됨에 따른 벙커 디펙트(Bunker Defect) 및 배선의 단절에 의한 소자의 페일(Fail) 발생을 원천적으로 방지할 수 있으며, 또한, 스토리지 노드의 두께 감소에 따른 캐패시터의 누설 전류를 증가 및 그에 따른 비트 페일(Bit Fail)의 발생을 방지할 수 있으므로, 따라서, 소자의 수율 및 신뢰성을 향상시켜 소자 동작의 불량을 방지할 수 있다.Therefore, the failure of the device due to the bunker defect and the disconnection of the wiring due to the loss of the insulating layer under the storage node can be prevented, and the capacitor of the capacitor according to the decrease of the thickness of the storage node can be prevented. Since the leakage current can be increased and the occurrence of bit fail can be prevented, it is possible to improve the yield and reliability of the device, thereby preventing the failure of the device operation.
이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.In the above-described embodiments of the present invention, the present invention has been described and described with reference to specific embodiments, but the present invention is not limited thereto, and the scope of the following claims is not limited to the scope of the present invention. It will be readily apparent to those skilled in the art that the present invention may be variously modified and modified.
이상에서와 같이, 본 발명은 반도체 소자의 캐패시터를 제조함에 있어서, 스토리지 노드 콘택용 홀을 구비한 몰드절연막 상에 스토리지 노드 형성 후, 상기 스토리지 노드 상에 실리콘 질화막 및 상기 스토리지 노드 콘택용 홀을 매립하도록 산화막을 형성하여, 상기 실리콘 질화막에 의해 상기 산화막을 스토리지 노드 콘택용 홀 상부와 하부까지 균일한 두께로 갭-필할 수 있으므로, 상기 스토리지 노드 에치-백 공정의 식각액에 의한 상기 스토리지 노드의 어택을 방지할 수 있다.As described above, in the manufacture of a capacitor of a semiconductor device, after forming a storage node on a mold insulating film having a storage node contact hole, the silicon nitride film and the storage node contact hole are buried on the storage node. The oxide layer may be formed so that the oxide layer may be gap-filled by the silicon nitride layer to a uniform thickness to the upper and lower portions of the storage node contact hole. You can prevent it.
따라서, 본 발명은 상기와 같이 스토리지 노드의 어택으로 인한 손실을 방지할 수 있으므로, 스토리지 노드 하부의 절연막이 손실됨에 따른 벙커 디펙트(Bunker Defect) 및 배선의 단절에 의한 소자의 페일(Fail) 발생을 원천적으로 방지할 수 있으며, 스토리지 노드의 두께 감소에 따른 캐패시터의 누설 전류를 증가 및 그에 따른 비트 페일(Bit Fail)의 발생을 방지할 수 있다.Therefore, since the present invention can prevent the loss due to the attack of the storage node as described above, the failure of the device due to the bunker defect and disconnection of the wiring due to the loss of the insulating film under the storage node It is possible to prevent the source, and to increase the leakage current of the capacitor due to the reduction of the thickness of the storage node and thereby prevent the occurrence of bit fail.
따라서, 본 발명은 소자의 수율 및 신뢰성을 향상시켜 소자 동작의 불량을 방지할 수 있다.Therefore, the present invention can improve the yield and the reliability of the device to prevent the failure of the device operation.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070076012A KR101044005B1 (en) | 2007-07-27 | 2007-07-27 | Method for manufacturing capacitor of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070076012A KR101044005B1 (en) | 2007-07-27 | 2007-07-27 | Method for manufacturing capacitor of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090011945A KR20090011945A (en) | 2009-02-02 |
KR101044005B1 true KR101044005B1 (en) | 2011-06-24 |
Family
ID=40683006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070076012A KR101044005B1 (en) | 2007-07-27 | 2007-07-27 | Method for manufacturing capacitor of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101044005B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6458653B1 (en) | 2001-01-05 | 2002-10-01 | Samsung Electronics Co., Ltd. | Method for forming lower electrode of cylinder-shaped capacitor preventing twin bit failure |
KR20020084481A (en) * | 2001-05-02 | 2002-11-09 | 삼성전자 주식회사 | Capacitor in semiconductor device and method for manufacturing the same |
US6667209B2 (en) | 2002-02-08 | 2003-12-23 | Samsung Electronics Co., Ltd. | Methods for forming semiconductor device capacitors that include an adhesive spacer that ensures stable operation |
KR100825019B1 (en) | 2001-12-31 | 2008-04-24 | 주식회사 하이닉스반도체 | Method of fabricating capacitor |
-
2007
- 2007-07-27 KR KR1020070076012A patent/KR101044005B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6458653B1 (en) | 2001-01-05 | 2002-10-01 | Samsung Electronics Co., Ltd. | Method for forming lower electrode of cylinder-shaped capacitor preventing twin bit failure |
KR20020084481A (en) * | 2001-05-02 | 2002-11-09 | 삼성전자 주식회사 | Capacitor in semiconductor device and method for manufacturing the same |
KR100825019B1 (en) | 2001-12-31 | 2008-04-24 | 주식회사 하이닉스반도체 | Method of fabricating capacitor |
US6667209B2 (en) | 2002-02-08 | 2003-12-23 | Samsung Electronics Co., Ltd. | Methods for forming semiconductor device capacitors that include an adhesive spacer that ensures stable operation |
Also Published As
Publication number | Publication date |
---|---|
KR20090011945A (en) | 2009-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100929642B1 (en) | Semiconductor device and manufacturing method thereof | |
KR100632938B1 (en) | DRAM device having capacitor and method of forming the same | |
KR20040078828A (en) | Method for forming capacitor in semiconductor device | |
KR101044005B1 (en) | Method for manufacturing capacitor of semiconductor device | |
KR20100036006A (en) | Method of manufacturing semiconductor device | |
KR20040072086A (en) | Method for fabricating cell capacitor of DRAM | |
KR100842911B1 (en) | Method for forming capacitor of semiconductor device | |
KR100863521B1 (en) | Method for fabricating capacitor with cylinder storage node | |
KR20080098895A (en) | Method for fabricating capacitor having storage electrode mixed concave and cylinder | |
KR100876880B1 (en) | Cylindrical Capacitor Formation Method | |
KR20060031991A (en) | Method for manufacturing capacitor in semiconductor device | |
KR100637688B1 (en) | A method for forming a capacitor of a semiconductor device | |
KR20070054933A (en) | Method of manufacturing semiconductor device | |
KR20030000695A (en) | Method for forming the storage node of semiconductor device | |
KR20090037257A (en) | Method for forming capacitor of semiconductor device | |
KR100594270B1 (en) | Method for manufacturing capacitor in semiconductor device | |
KR101025732B1 (en) | Method of fabricating capacitor for crack prevention | |
KR100680959B1 (en) | Method of forming capacitor of semiconductor device | |
KR20050059796A (en) | Method for forming capacitor of semiconductor device | |
KR20080088921A (en) | Method for manufacturing capacitor | |
KR20120042576A (en) | Method for forming the semiconductor device | |
KR20120005336A (en) | Method for fabricating capacitor in semiconductor device | |
KR20090037261A (en) | Method for manufacturing capacitor of semiconductor device | |
KR20080010662A (en) | Method for manufacturing semiconductor device | |
KR20060119190A (en) | Method for fabricating cylinder type capacitor bottom electrode of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |