KR20100107782A - Method for forming capacitor having cylinder type storage electrode and mask for the same - Google Patents

Method for forming capacitor having cylinder type storage electrode and mask for the same Download PDF

Info

Publication number
KR20100107782A
KR20100107782A KR1020090026043A KR20090026043A KR20100107782A KR 20100107782 A KR20100107782 A KR 20100107782A KR 1020090026043 A KR1020090026043 A KR 1020090026043A KR 20090026043 A KR20090026043 A KR 20090026043A KR 20100107782 A KR20100107782 A KR 20100107782A
Authority
KR
South Korea
Prior art keywords
storage electrode
support layer
forming
layer
storage node
Prior art date
Application number
KR1020090026043A
Other languages
Korean (ko)
Other versions
KR101076884B1 (en
Inventor
박종범
송한상
박종국
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090026043A priority Critical patent/KR101076884B1/en
Publication of KR20100107782A publication Critical patent/KR20100107782A/en
Application granted granted Critical
Publication of KR101076884B1 publication Critical patent/KR101076884B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment

Abstract

PURPOSE: A method for forming a capacitor equipped with a cylindrical storage electrode and a mask for the same are provided to prevent the generation of a bridge forming phenomenon in a wiring layer forming process by forming a supporting layer to be protruded to the outside of the dummy storage electrode. CONSTITUTION: An interlayer insulating film(610) is formed on a semiconductor substrate(600) including a cell region. A storage node contact(620) is formed in the interlayer insulating film. An etch-stopping film(630) is formed on the interlayer insulating film including the storage node contact. A mold layer(640) is formed on the etch-stopping film. A supporting film(650) is formed on the mold layer.

Description

실린더형 스토리지 전극을 구비하는 캐패시터 형성방법 및 이에 사용되는 마스크{Method for forming capacitor having cylinder type storage electrode and mask for the same}Method for forming capacitor having cylinder type storage electrode and mask for the same}

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 실린더형 스토리지 전극을 구비하는 캐패시터 형성방법 및 이에 사용되는 마스크에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method of forming a capacitor having a cylindrical storage electrode and a mask used therein.

반도체 메모리 소자의 고집적화와 그로 인한 디자인 룰(design rule)의 축소로, 한정된 면적 내에 메모리 소자를 구현하는 데 어려움이 도출되고 있다. 예컨대, 하나의 트랜지스터와 하나의 캐패시터로 이루어진 단위 메모리 셀로 구성되는 디램(DRAM) 소자의 경우, 한정된 면적 내에 충분한 캐패시턴스를 가지는 캐패시터를 구현하기가 더욱 어려워지고 있다.Due to the high integration of semiconductor memory devices and the reduction of design rules, difficulties in implementing memory devices in a limited area have been derived. For example, in the case of a DRAM device consisting of a unit memory cell composed of one transistor and one capacitor, it becomes more difficult to implement a capacitor having sufficient capacitance in a limited area.

제한된 면적내에서 충분한 캐패시턴스를 확보하기 위해서는 스토리지 전극의 유효 표면적을 증가시키는 방안이 고려되고 있으며, 이러한 방안으로 스토리지 전극의 높이를 증가시키는 방법이 우선적으로 고려되고 있다. 특히, 실린더 형태의 스토리지 전극의 경우 유효 면적의 증가를 위해 그 높이는 점차 높아지고 있는 반면에 실린더의 직경은 작아지고 있어 어스펙트 비(aspect ratio)가 매우 높아지고 있다. 이러한 실린더의 높은 어스펙트 비로 인해 스토리지 전극이 쓰러지거나 인접 스토리지 전극끼리 붙는 리닝(leaning) 현상이 일어나 소자의 특성이 악화되는 것은 물론 제조 수율이 현저하게 저하된다.In order to secure sufficient capacitance within a limited area, a method of increasing the effective surface area of the storage electrode is considered, and a method of increasing the height of the storage electrode is considered first. In particular, in the case of a cylinder-type storage electrode, its height is gradually increased to increase the effective area, while the diameter of the cylinder is decreasing, resulting in a very high aspect ratio. Due to the high aspect ratio of the cylinder, the storage electrodes collapse or the adjacent storage electrodes stick to each other, thereby deteriorating the characteristics of the device and significantly lowering the manufacturing yield.

실린더형 스토리지전극의 리닝(leanig) 현상을 방지하기 위하여 인접 실린더의 상부를 질화막으로 연결하는 NFC(Nitride Floating Cylinder) 공정이 제안되어 적용되고 있다.In order to prevent the leakage of the cylindrical storage electrode, a NFC (Nitride Floating Cylinder) process for connecting the upper part of the adjacent cylinder with a nitride film has been proposed and applied.

도 1은 NFC 공정을 적용한 실린더형 스토리지전극을 구비하는 캐패시터를 나타내 보인 단면도이다.1 is a cross-sectional view illustrating a capacitor having a cylindrical storage electrode to which the NFC process is applied.

도 1을 참조하면, 반도체기판(100) 상에 층간절연막(110)과 스토리지노드 컨택(120)이 배치되고, 스토리지노드 컨택(120)과 접속된 실린더형의 스토리지 전극(130)이 배치된다. 인접하고 있는 스토리지 전극(130) 사이에는 지지층(140)이 배치되어 스토리지 전극(130)이 쓰러지는 것을 방지하고 있다. 지지층(140)은 실린더형 스토리지 전극을 형성하기 위한 형틀이 되는 몰드절연막의 식각시 지지층이 식각되지 않도록 질화막을 사용하여 형성한다.Referring to FIG. 1, an interlayer insulating layer 110 and a storage node contact 120 are disposed on a semiconductor substrate 100, and a cylindrical storage electrode 130 connected to the storage node contact 120 is disposed. The support layer 140 is disposed between adjacent storage electrodes 130 to prevent the storage electrodes 130 from falling over. The support layer 140 is formed using a nitride film so that the support layer is not etched during the etching of the mold insulating film, which is a template for forming the cylindrical storage electrode.

도 2는 도 1에 도시된 실린더형 스토리지전극을 형성하기 위한 마스크 레이아웃이고, 도 3은 NFC 공정으로 실린더 타입의 캐패시터를 형성한 후 층간절연막을 형성한 상태의 단면을 나타낸 전자현미경(SEM) 사진이며, 도 4는 배선층을 형성한 상태의 전자현미경(SEM) 사진이다.FIG. 2 is a mask layout for forming the cylindrical storage electrode illustrated in FIG. 1, and FIG. 3 is an SEM photograph showing a cross section of a state in which an interlayer insulating film is formed after a capacitor of a cylinder type is formed by an NFC process. 4 is an electron microscope (SEM) photograph of a state in which a wiring layer is formed.

도 2를 참조하면, 셀 영역에는 실린더형 스토리지전극을 형성하기 위한 패턴(210)들이 규칙적으로 배열되고, 셀 영역의 가장자리에는 더미 스토리지전극 패 턴(220)들이 배치된다. 도시된 바와 같이, 종래에는 NFC를 위한 지지층(230)을 더미 스토리지전극 패턴(220)의 가장자리로부터 일정 거리, 예를 들면 99 ∼ 100㎚ 정도가 남도록 배치하였다. 따라서, 셀 가장자리의 경우 패터닝 후 도 3에 나타난 바와 같이, 지지층이 더미 스토리지전극의 외부로 돌출되게 된다.Referring to FIG. 2, patterns 210 for forming cylindrical storage electrodes are regularly arranged in a cell region, and dummy storage electrode patterns 220 are disposed at an edge of the cell region. As shown, conventionally, the support layer 230 for NFC is disposed such that a predetermined distance, for example, about 99 to 100 nm remains from the edge of the dummy storage electrode pattern 220. Therefore, in the case of the cell edge, as shown in FIG. 3 after patterning, the support layer protrudes out of the dummy storage electrode.

일반적으로 실린더형 스토리전극을 채용할 경우 층간절연막으로 TEOS막을 증착할 때 스토리지전극의 높은 어스펙트비와 TEOS의 스텝 커버리지(step coverage) 특성으로 인해 도 3의 "A"와 같이 심(seam)이 빈번히 발생한다. 여기에, NFC 공정 채용으로 인해 셀 영역 가장자리의 경우 지지층이 더미 스토리지전극의 외부로 돌출되기 때문에 TEOS를 증착하게 되면 돌출된 지지층으로 인해 "B"와 "C"와 같이 심(seam)이 추가로 발생하게 된다. 그 결과, 두 개의 심(seam)이 중첩되는 부분에서 보이드(void)가 발생하고, 후속 단계에서 배선용 금속막을 증착하면 도 4에 도시된 바와 같이 보이드로 인해 금속막이 서로 연결되어 브리지가 발생하여 소자의 동작 불량을 유발하고 수율(yield)이 저하되는 문제가 있다.In general, when a cylindrical story electrode is used, when the TEOS film is deposited as an interlayer insulating film, the seam is reduced as shown in "A" of FIG. 3 due to the high aspect ratio of the storage electrode and the step coverage characteristic of the TEOS. Occurs frequently. In addition, since the support layer protrudes to the outside of the dummy storage electrode at the edge of the cell region due to the NFC process, when the TEOS is deposited, a seam is additionally added such as "B" and "C" due to the protruding support layer. Will occur. As a result, voids occur at the portions where two seams overlap, and when a metal film for wiring is deposited in a subsequent step, as shown in FIG. 4, the metal films are connected to each other due to the voids to generate a bridge. There is a problem that causes a poor operation of the yield (yield).

본 발명이 이루고자 하는 기술적 과제는 실린더형 캐패시터 형성 후 층간절연막을 형성할 때 심(seam)이 발생하는 것을 방지할 수 있는 반도체 소자의 캐패시터 형성방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a method of forming a capacitor of a semiconductor device capable of preventing a seam from occurring when forming an interlayer insulating layer after forming a cylindrical capacitor.

본 발명이 이루고자 하는 다른 기술적 과제는 상기 캐패시터 형성에 사용되는 지지층 마스크를 제공하는 데 있다.Another object of the present invention is to provide a support layer mask used for forming the capacitor.

상기 기술적 과제를 이루기 위하여 본 발명에 따른 반도체 소자의 캐패시터 형성방법은, 셀 영역을 포함하는 반도체기판 상에 층간절연막을 형성하는 단계와, 층간절연막에, 반도체기판과 접속된 스토리지노드 컨택을 형성하는 단계와, 스토리지노드 컨택을 포함하는 층간절연막 상에 몰드층 및 지지층을 형성하는 단계와, 몰드층 및 지지층을 패터닝하여 셀 영역에는 스토리지노드 홀을, 셀 영역의 가장자리에는 더미 스토리지노드 홀을 형성하는 단계와, 스토리지노드 홀 및 더미 스토리지노드 홀의 내벽에, 노드분리된 스토리지 전극 및 더미 스토리지 전극을 형성하는 단계와, 더미 스토리지 전극 외부로 500Å 이내로 돌출되도록 레이아웃된 지지층 마스크를 사용하여 지지층을 패터닝하는 단계와, 몰드층을 제거하여 실린더 구조의 스토리지 전극을 형성하는 단계, 및 스토리지 전극 위에 유전체막 및 플레이트 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of forming a capacitor of a semiconductor device, the method including forming an interlayer insulating film on a semiconductor substrate including a cell region, and forming a storage node contact connected to the semiconductor substrate on the interlayer insulating film. Forming a mold layer and a support layer on the interlayer insulating layer including the storage node contact; patterning the mold layer and the support layer to form a storage node hole in the cell region and a dummy storage node hole in an edge of the cell region. Forming a node-separated storage electrode and a dummy storage electrode on the inner wall of the storage node hole and the dummy storage node hole, and patterning the support layer using a support layer mask laid out so as to protrude within 500 Å out of the dummy storage electrode. And the storage electrode of the cylinder structure by removing the mold layer. It characterized in that it comprises the step, and the storage electrode to form a dielectric film and a plate electrode on forming.

상기 지지층은 사선형의 홀 타입으로 형성할 수 있다.The support layer may be formed in a diagonal hole type.

상기 지지층은 질화막으로 형성할 수 있다.The support layer may be formed of a nitride film.

상기 다른 기술적 과제를 이루기 위하여 본 발명에 따른 지지층 마스크는, 셀 영역에 형성된 실린더형 스토리지 전극과 상기 셀 영역의 가장자리에 형성된 더미 스토리지 전극의 쓰러짐을 방지하기 위하여 배치되는 지지층 패턴을 정의하는 마스크에 있어서, 지지층 패턴이 더미 스토리지 전극의 외부로 500Å 이내로 돌출되도록 레이아웃된 것을 특징으로 한다.In order to achieve the above technical problem, the support layer mask according to the present invention includes a mask defining a support layer pattern disposed to prevent the cylindrical storage electrode formed in the cell region and the dummy storage electrode formed at the edge of the cell region. The support layer pattern may be laid out so as to protrude to within 500 mV of the dummy storage electrode.

상기 지지층은 사선형의 홀 타입인 것이 바람직하다.It is preferable that the said support layer is a diagonal hole type.

본 발명에 의한 반도체 소자의 캐패시터 형성방법에 따르면, 스토리지 전극의 쓰러짐을 방지하기 위하여 형성하는 지지층을 셀 영역의 가장자리에 배치된 더미 스토리지 전극의 외부로 500Å 이내로 돌출되도록 함으로써, 후속 단계에서 층간절연막이 증착되면서 불량한 스텝 커버리지로 인해 심(seam)이 발생하고 이로 인해 배선층 형성시 브리지가 형성되는 현상을 방지할 수 있다.According to the method for forming a capacitor of a semiconductor device according to the present invention, the interlayer insulating film is formed in a subsequent step by protruding a support layer formed to prevent the storage electrode from falling down within 500 mV of the dummy storage electrode disposed at the edge of the cell region. During deposition, seams are generated due to poor step coverage, thereby preventing a bridge from being formed when the wiring layer is formed.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안된다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below.

도 5는 본 발명에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위하여 도시한 도면으로, 셀 가장자리를 포함하는 영역의 마스크 레이아웃을 나타낸다.FIG. 5 is a diagram illustrating a method of forming a capacitor of a semiconductor device according to the present invention, and illustrates a mask layout of an area including a cell edge.

도 5를 참조하면, 셀 영역에는 실린더형 스토리지 전극을 형성하기 위한 홀 타입의 패턴(510)들이 사선으로 규칙적으로 배열되고, 셀 영역의 가장자리에는 더미 스토리지 전극 패턴(520)들이 배치된다. 본 발명의 일 실시예에서는 셀 영역의 가장자리에서 스토리지 전극 및 더미 스토리지 전극의 기울어짐이나 쓰러짐을 방지하기 위한 사선형 홀 타입의 지지층 패턴(530)이 더미 스토리지전극 패턴(520)과 오버랩(overlap)되도록 레이아웃된다. 즉, 상기 지지층 패턴(530)이 도시된 바와 같이 더미 스토리지 전극(520)과 오버랩되거나, 또는 500Å 이내로 돌출되도록 레이아웃하는 것이 바람직하다.Referring to FIG. 5, hole type patterns 510 for forming cylindrical storage electrodes are regularly arranged in diagonal lines in the cell region, and dummy storage electrode patterns 520 are disposed at edges of the cell region. In an exemplary embodiment, an oblique hole type support layer pattern 530 overlaps the dummy storage electrode pattern 520 to prevent the storage electrode and the dummy storage electrode from tilting or falling down at the edge of the cell region. Layout so as to be possible. That is, the support layer pattern 530 is preferably laid out so as to overlap with the dummy storage electrode 520 or to protrude within 500 Å as shown.

도 6 내지 도 9는 본 발명에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 단면도들이다.6 to 9 are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device according to the present invention.

도 6을 참조하면, 셀 영역을 포함하는 반도체기판(600) 상에 형성된 층간절연막(610)을 식각하여 반도체기판(600)의 불순물영역과 스토리지 전극을 접속시키기 위한 스토리지노드 컨택홀을 형성한다. 다음, 스토리지노드 컨택홀을 도전막으로 매립한 다음 평탄화 공정을 진행하여 반도체기판(600)의 불순물영역과 접속되면서 이후 형성될 캐패시터와 연결되는 스토리지노드 컨택(620)을 형성한다. 상기 평탄화 공정은 에치백(etch back) 또는 화학기계적연마(CMP; Chemical Mechanical Polishing) 방법으로 수행할 수 있다. 도면에 나타내지는 않았지만, 층간절연막(610)을 형성하기 이전에, 반도체기판(600)에 활성영역을 한정하는 소자분리막이 형성되고, 반도체기판(600) 내에는 소스/드레인과 같은 불순물 영역(미도시)이 배치된다. 이 불순물 영역은 층간절연막(610)을 관통하는 스토리지노드 컨택(620)에 연결된다.Referring to FIG. 6, the interlayer insulating layer 610 formed on the semiconductor substrate 600 including the cell region is etched to form a storage node contact hole for connecting the impurity region of the semiconductor substrate 600 to the storage electrode. Next, the storage node contact hole is filled with a conductive layer, and then a planarization process is performed to form a storage node contact 620 connected to an impurity region of the semiconductor substrate 600 and connected to a capacitor to be formed later. The planarization process may be performed by an etch back or chemical mechanical polishing (CMP) method. Although not shown in the drawings, before forming the interlayer insulating film 610, an isolation layer defining an active region is formed in the semiconductor substrate 600, and an impurity region such as a source / drain is formed in the semiconductor substrate 600. Is placed. The impurity region is connected to the storage node contact 620 penetrating the interlayer insulating layer 610.

계속해서, 스토리지노드 컨택(620)을 포함하는 층간절연막(610) 상에 식각정지막(630)을 형성한다. 식각정지막(630)은 실리콘질화막으로 형성할 수 있으며, 이후 몰드층 제거시 스토리지노드 컨택(620)과 층간절연막(610)의 오버식각(over etch)을 방지하는 역할을 한다.Subsequently, an etch stop layer 630 is formed on the interlayer insulating layer 610 including the storage node contact 620. The etch stop layer 630 may be formed of a silicon nitride layer, and then serves to prevent over etching of the storage node contact 620 and the interlayer dielectric layer 610 when the mold layer is removed.

상기 식각정지막(630) 위에 몰드층(640)을 형성한다. 몰드층(640)은 이후 형성될 커패시터의 정전용량을 충분히 확보할 수 있을 정도의 높이로 형성한다. 몰드층(640)을 형성하기 전, 또는 후에 몰드층(640)과의 식각 선택비가 있는 물질막, 예컨대 PSG(Phosphorus Silicon Glass), BPSG (BoroPhospho Silicate Glass), USG(Undoped Silicate Glass), 또는 PETEOS(Plasma Enhanced Tetra Ortho Ethyl Silicon) 중 적어도 어느 하나를 선택하여 형성하여 몰드층(640)을 다층으로 형성할 수 있다. 몰드층(640)과 물질막의 조합은 이후 선택적으로 식각될 몰드층이 수직한 식각 프로파일(profile)을 가지도록 개선시킬 수 있다. 또한, 후속 형성될 스토리지 전극막 간의 브릿지 현상을 억제할 수 있다.A mold layer 640 is formed on the etch stop layer 630. The mold layer 640 is formed at a height high enough to sufficiently secure the capacitance of the capacitor to be formed later. A material film having an etch selectivity with the mold layer 640 before or after forming the mold layer 640, such as Phosphorus Silicon Glass (PSG), BoroPhospho Silicate Glass (BPSG), Undoped Silicate Glass (USG), or PETEOS. The mold layer 640 may be formed in multiple layers by selecting and forming at least one of plasma enhanced tetra ortho ethyl silicon. The combination of the mold layer 640 and the material film can be improved so that the mold layer to be selectively etched later has a vertical etch profile. In addition, the bridge phenomenon between the storage electrode films to be subsequently formed can be suppressed.

다음에, 몰드층(640) 위에, 몰드층(640)을 식각하는 물질 예컨대, 불산(HF) 용액에 대해 식각 선택비가 낮아 식각이 잘 되지 않는 물질, 예컨대 질화막을 사용하여 지지층(650)을 형성한다. 지지층(650)은 후속 형성될 스토리지 전극의 높이를 충분히 높일 수 있도록 지지해 줄 수 있다.Next, the support layer 650 is formed on the mold layer 640 by using a material having low etching selectivity with respect to a hydrofluoric acid (HF) solution, such as a nitride film, for example, a nitride film. do. The support layer 650 may support to sufficiently increase the height of the storage electrode to be subsequently formed.

도 7을 참조하면, 몰드층(640) 및 지지층(650)을 패터닝하여 스토리지노드 홀을 형성한다. 구체적으로, 지지층 위에 도 4의 스토리지 노드 패턴 및 더미 스토 리지 노드 패턴용 마스크를 사용하여 마스크막 패턴(미도시)을 형성한 다음, 마스크막 패턴을 식각마스크로 하여 보호막, 지지층 및 식각정지막을 식각한다. 셀 영역에는 스토리지노드 컨택(620)을 노출시키는 스토리지노드 홀(660)이 형성되고, 셀 영역의 가장자리에는 더미 스토리지노드 홀(665)이 형성된다. 이때, 셀 영역의 가장자리에 형성된 더미 스토리지노드 홀(665)의 크기는 셀 영역에 형성된 스토리지노드 홀(660)의 크기보다 상대적으로 크게 형성한다.Referring to FIG. 7, the mold layer 640 and the support layer 650 are patterned to form storage node holes. Specifically, a mask layer pattern (not shown) is formed on the support layer using the storage node pattern and the dummy storage node pattern mask of FIG. 4, and then the protective layer, the support layer, and the etch stop layer are etched using the mask layer pattern as an etch mask. do. A storage node hole 660 is formed in the cell area to expose the storage node contact 620, and a dummy storage node hole 665 is formed at an edge of the cell area. In this case, the size of the dummy storage node hole 665 formed at the edge of the cell area is relatively larger than the size of the storage node hole 660 formed in the cell area.

도 8을 참조하면, 스토리지노드 홀 및 더미 스토리지노드 홀이 형성된 결과물 상에 도전막을 증착한 후 에치백 또는 화학기계적연마(CMP) 공정을 수행하여, 스토리지노드 컨택(620)과 접속되면서 노드분리된 스토리지 전극(670) 및 더미 스토리지 전극(675)을 형성한다.Referring to FIG. 8, a conductive layer is deposited on a resultant product on which the storage node hole and the dummy storage node hole are formed, followed by an etch back or chemical mechanical polishing (CMP) process to connect the node to the storage node contact 620. The storage electrode 670 and the dummy storage electrode 675 are formed.

다음에, 도 4에 도시된 지지층 패턴용 마스크를 이용하여 지지층(650)을 패터닝한다. 이때, 지지층(650)이 셀 영역의 가장자리에 형성된 더미 스토리지 전극(675) 밖으로 돌출되지 않거나 또는 500Å 이내로 돌출되도록 패터닝한다. 지지층(650)이 더미 스토리지 전극(675) 밖으로 500Å 이내로 돌출되도록 패터닝하면, 후속 단계에서 층간절연막이 증착되면서 불량한 스텝 커버리지로 인해 심(seam)이 발생하고 이로 인해 배선층 형성시 브리지가 형성되는 현상을 방지할 수 있다.Next, the support layer 650 is patterned using the mask for support layer patterns shown in FIG. In this case, the support layer 650 is patterned so as not to protrude out of the dummy storage electrode 675 formed at the edge of the cell region or to protrude within 500 kHz. When the support layer 650 is patterned to protrude out of the dummy storage electrode 675 to within 500 Å, an interlayer insulating film is deposited in a subsequent step, and seams are generated due to poor step coverage, thereby forming a bridge when forming a wiring layer. It can prevent.

도 9를 참조하면, 불산(HF) 용액 또는 버퍼산화막식각액(BOE)을 이용하여 몰드층을 제거함으로써 실린더형 스토리지 전극(670) 및 더미 스토리지 전극(675)을 형성한다.Referring to FIG. 9, a cylindrical storage electrode 670 and a dummy storage electrode 675 are formed by removing a mold layer using a hydrofluoric acid (HF) solution or a buffer oxide film etching solution (BOE).

계속해서, 실린더 구조의 스토리지 전극이 형성된 결과물 상에 유전체막(도 시되지 않음) 및 플레이트 전극(도시되지 않음)을 순차적으로 형성하여 실린더 구조의 커패시터를 완성하고, 층간절연막 및 배선층 형성 공정을 통상적인 방법으로 진행한다.Subsequently, a dielectric film (not shown) and a plate electrode (not shown) are sequentially formed on the resultant product in which the storage electrode of the cylinder structure is formed to complete the capacitor of the cylinder structure, and the interlayer insulating film and the wiring layer forming process are conventionally performed. Proceed to How to.

도 10은 본 발명의 일 실시예에 따른 방법으로 형성한 캐패시터의 셀 영역 가장자리에 대한 전자현미경(SEM) 사진이다.10 is an electron micrograph (SEM) image of the edge of the cell region of the capacitor formed by the method according to an embodiment of the present invention.

더미 스토리지 전극의 외부로 지지층이 돌출되지 않도록 패터닝한 경우로서, 층간절연막에 심(seam)이 발생되지 않았음을 알 수 있다.When the support layer is patterned so that the support layer does not protrude outside the dummy storage electrode, it can be seen that no seam is generated in the interlayer insulating film.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the technical spirit of the present invention. Do.

도 1은 NFC 공정을 적용한 실린더형 스토리지전극을 구비하는 캐패시터를 나타내 보인 단면도이다.1 is a cross-sectional view illustrating a capacitor having a cylindrical storage electrode to which the NFC process is applied.

도 2는 실린더형 스토리지전극을 형성하기 위한 마스크 레이아웃이다.2 is a mask layout for forming a cylindrical storage electrode.

도 3은 NFC 공정으로 실린더 타입의 캐패시터를 형성한 후 층간절연막을 형성한 상태의 단면을 나타낸 전자현미경(SEM) 사진이다.3 is an electron microscope (SEM) photograph showing a cross section of a state in which an interlayer insulating film is formed after a cylinder type capacitor is formed by an NFC process.

도 4는 종래의 NFC 공정을 적용한 실린더형 캐패시터 형성방법을 나타내보인 전자현미경(SEM) 사진이다.4 is an electron microscope (SEM) photograph showing a method of forming a cylindrical capacitor using a conventional NFC process.

도 5는 본 발명에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위하여 도시한 도면으로, 셀 가장자리를 포함하는 영역의 마스크 레이아웃을 나타낸다.FIG. 5 is a diagram illustrating a method of forming a capacitor of a semiconductor device according to the present invention, and illustrates a mask layout of an area including a cell edge.

도 6 내지 도 9는 본 발명에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 단면도들이다.6 to 9 are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device according to the present invention.

도 10은 본 발명의 방법으로 형성한 캐패시터의 셀 영역 가장자리에 대한 전자현미경(SEM) 사진이다.10 is an electron micrograph (SEM) image of the edge of the cell region of the capacitor formed by the method of the present invention.

Claims (5)

셀 영역을 포함하는 반도체기판 상에 층간절연막을 형성하는 단계;Forming an interlayer insulating film on the semiconductor substrate including the cell region; 상기 층간절연막에, 상기 반도체기판과 접속된 스토리지노드 컨택을 형성하는 단계;Forming a storage node contact on the interlayer insulating layer, the storage node contact being connected to the semiconductor substrate; 상기 스토리지노드 컨택을 포함하는 상기 층간절연막 상에 몰드층 및 지지층을 형성하는 단계;Forming a mold layer and a support layer on the interlayer dielectric layer including the storage node contact; 상기 몰드층 및 지지층을 패터닝하여 셀 영역에는 스토리지노드 홀을, 셀 영역의 가장자리에는 더미 스토리지노드 홀을 각각 형성하는 단계;Patterning the mold layer and the support layer to form a storage node hole in a cell region and a dummy storage node hole in an edge of the cell region; 상기 스토리지노드 홀 및 더미 스토리지노드 홀의 내벽에, 노드분리된 스토리지 전극 및 더미 스토리지 전극을 형성하는 단계;Forming node-separated storage electrodes and dummy storage electrodes on inner walls of the storage node holes and the dummy storage node holes; 상기 더미 스토리지 전극 외부로 500Å 이내로 돌출되도록 레이아웃된 지지층 마스크를 사용하여 상기 지지층을 패터닝하는 단계;Patterning the support layer using a support layer mask laid out so as to protrude within 500 mm out of the dummy storage electrode; 상기 몰드층을 제거하여 실린더 구조의 스토리지 전극을 형성하는 단계; 및Removing the mold layer to form a storage electrode having a cylindrical structure; And 상기 스토리지 전극 위에 유전체막 및 플레이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.And forming a dielectric film and a plate electrode on the storage electrode. 제1항에 있어서,The method of claim 1, 상기 지지층은 사선형의 홀 타입으로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The support layer is a capacitor forming method of the semiconductor device, characterized in that formed in a diagonal hole type. 제1항에 있어서,The method of claim 1, 상기 지지층은 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.And the support layer is formed of a nitride film. 셀 영역에 형성된 실린더형 스토리지 전극과 상기 셀 영역의 가장자리에 형성된 더미 스토리지 전극의 쓰러짐을 방지하기 위하여 배치되는 지지층 패턴을 정의하는 마스크에 있어서,1. A mask defining a support layer pattern disposed to prevent a cylindrical storage electrode formed in a cell region and a dummy storage electrode formed at an edge of the cell region. 상기 지지층 패턴이 상기 더미 스토리지 전극의 외부로 500Å 이내로 돌출되도록 레이아웃된 것을 특징으로 하는 실린더형 스토리지 전극을 구비하는 캐패시터의 지지층 마스크.The support layer mask of a capacitor having a cylindrical storage electrode, characterized in that the support layer pattern is laid out so as to protrude to the outside of the dummy storage electrode within 500Å. 제4항에 있어서,The method of claim 4, wherein 상기 지지층은 사선형의 홀 타입인 것을 특징으로 하는 실린더형 스토리지 전극을 구비하는 캐패시터의 지지층 마스크.The support layer mask of a capacitor having a cylindrical storage electrode, characterized in that the support layer is a diagonal hole type.
KR1020090026043A 2009-03-26 2009-03-26 Method for forming capacitor having cylinder type storage electrode and mask for the same KR101076884B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090026043A KR101076884B1 (en) 2009-03-26 2009-03-26 Method for forming capacitor having cylinder type storage electrode and mask for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090026043A KR101076884B1 (en) 2009-03-26 2009-03-26 Method for forming capacitor having cylinder type storage electrode and mask for the same

Publications (2)

Publication Number Publication Date
KR20100107782A true KR20100107782A (en) 2010-10-06
KR101076884B1 KR101076884B1 (en) 2011-10-25

Family

ID=43129438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090026043A KR101076884B1 (en) 2009-03-26 2009-03-26 Method for forming capacitor having cylinder type storage electrode and mask for the same

Country Status (1)

Country Link
KR (1) KR101076884B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102411071B1 (en) 2017-05-29 2022-06-21 삼성전자주식회사 Semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886719B1 (en) * 2007-10-25 2009-03-04 주식회사 하이닉스반도체 Semiconductor device and method manufacturing the same

Also Published As

Publication number Publication date
KR101076884B1 (en) 2011-10-25

Similar Documents

Publication Publication Date Title
US8288263B2 (en) Method for fabricating semiconductor device
TWI250579B (en) Method for fabricating semiconductor device
US9287214B2 (en) Semiconductor device
TWI440166B (en) Method for fabricating bottom electrode of capacitors of dram
KR20110136473A (en) Semiconductor device and method of manufacturing a semiconductor device
TW200910520A (en) Method for forming contact in semiconductor device
KR100744672B1 (en) Method for fabricating contact hole in semiconductor device
KR20120004212A (en) Method for fabricating capacitor
CN101211820A (en) Method for fabricating semiconductor device
KR100672780B1 (en) Semiconductor device and method for fabrication thereof
US20080160759A1 (en) Method for fabricating landing plug contact in semiconductor device
KR100685677B1 (en) Method for fabrication of semiconductor device
KR101076884B1 (en) Method for forming capacitor having cylinder type storage electrode and mask for the same
KR100960467B1 (en) Semiconductor Device and The Method for Manufacturing Semiconductor Device
US7846809B2 (en) Method for forming capacitor of semiconductor device
KR101090470B1 (en) Method for fabricating cylinder type capacitor
JP2006148052A (en) Method for forming storage electrode of semiconductor element
KR20020032784A (en) Method for manufacturing semiconductor device
JP3987239B2 (en) Manufacturing method of semiconductor device
KR101043734B1 (en) Method for fabrication of semiconductor device
KR100842761B1 (en) Method for forming capacitor bottom electrode of semiconductor device
JP2011054676A (en) Method of manufacturing semiconductor device
KR20060023004A (en) Forming method of contact plug in semiconductor device
KR100857853B1 (en) Semiconductor device in capacitor and method for fabricating the same
KR100579858B1 (en) Method of fabricating mim(metal-insulator-metal) capacitor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee